

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2017年7月20日(20.07.2017)




(10) 国際公開番号
WO 2017/122255 A1

- (51) 国際特許分類:
H01L 33/02 (2010.01)
- (21) 国際出願番号: PCT/JP2016/005199
- (22) 国際出願日: 2016年12月20日(20.12.2016)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2016-006475 2016年1月15日(15.01.2016) JP
- (71) 出願人: 信越半導体株式会社 (SHIN-ETSU HAN-
DOTAI CO., LTD.) [JP/JP]; 〒1000004 東京都千代田
区大手町二丁目2番1号 Tokyo (JP).
- (72) 発明者: 石崎 順也 (ISHIZAKI, Junya); 〒3790196
群馬県安中市磯部2丁目13番1号信越半導体
株式会社 半導体磯部研究所内 Gunma (JP). 池田
淳 (IKEDA, Jun); 〒3790196 群馬県安中市磯部2丁
目13番1号信越半導体株式会社 磯部工場内
Gunma (JP). 鈴木 謙一 (SUZUKI, Kenichi); 〒
3790196 群馬県安中市磯部2丁目13番1号信
越半導体株式会社 磯部工場内 Gunma (JP). 古屋
翔吾 (FURUYA, Shogo); 〒3790196 群馬県安中市磯
部2丁目13番1号信越半導体株式会社 半導
体磯部研究所内 Gunma (JP).
- (74) 代理人: 好宮 幹夫, 外 (YOSHIMIYA, Mikio et
al.); 〒1100005 東京都台東区上野7丁目6番11
号第一下谷ビル8F Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保
護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA,
BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN,
CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG,
ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL,
IN, IR, IS, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC,
LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW,
MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG,
PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG,
SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ,
UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保
護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW,
MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユー
ラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨー
ロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE,
ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC,
MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR),

[続葉有]

(54) Title: LIGHT-EMITTING ELEMENT AND MANUFACTURING METHOD THEREFOR

(54) 発明の名称: 発光素子及びその製造方法



(57) Abstract: The present invention relates to a light-emitting element comprising a window layer/supporting substrate, and a light-emitting part provided on the window layer/supporting substrate and including a second conductivity type second semiconductor layer, an active layer, and a first conductivity type first semiconductor layer in that order. The light-emitting element is characterized in that: the light-emitting element includes a removal portion from which at least the first semiconductor layer and the active layer are removed, a non-removal portion excluding the removal portion, a first ohmic electrode provided on the first semiconductor layer of the non-removal portion, and a second ohmic electrode provided on the second semiconductor layer of the removal portion or on the second conductivity type semiconductor layer electrically connected to the second semiconductor layer; and the window layer/supporting substrate and the light-emitting part are bonded to each other with an SiO₂ film interposed therebetween. Thereby, it is possible to provide: a light-emitting element such that peeling due to a failure to bond during the bonding process can be minimized; and a manufacturing method therefor.

(57) 要約:

[続葉有]



WO 2017/122255 A1



OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

— 国際調査報告 (条約第 21 条(3))

本発明は、窓層兼支持基板と、該窓層兼支持基板上に設けられ、第二導電型の第二半導体層と活性層と第一導電型の第一半導体層とをこの順に含む発光部とを有する発光素子において、少なくとも前記第一半導体層と前記活性層が除去された除去部と、該除去部以外の非除去部と、該非除去部の前記第一半導体層上に設けられた第一オーミック電極と、前記除去部の前記第二半導体層上または前記第二半導体層に電氣的に接続した第二導電型の半導体層上に設けられた第二オーミック電極とを有し、前記窓層兼支持基板と前記発光部とが SiO_2 膜を介して接合されたものであることを特徴とする発光素子である。これにより、接合時に生じる接合不良による剥離が低減された発光素子及びその製造方法が提供される。

明 細 書

発明の名称：発光素子及びその製造方法

技術分野

[0001] 本発明は、発光素子及びその製造方法に関する。

背景技術

[0002] チップオンボード（COB）などの製品は、LED素子からの放熱性に優れ、照明等の用途において、採用されるLEDチップ実装方法である。COBなどにLEDを実装する場合、チップを直接ボードに接合するフリップ実装が必須である。フリップ実装を実現するためには、発光素子の一方の面に極性の異なる通電用パッドを設けたフリップチップを作製する必要がある。また、通電用パッドが設けられた面の反対側の面は光取り出し機能を有する材料で構成する必要がある。

[0003] 黄色～赤色LEDでフリップチップを作製する場合、発光層にはAlGaInP系の材料が用いられる。AlGaInP系材料はバルク結晶が存在せず、エピタキシャル法でLED部は形成されるため、出発基板はAlGaInPとは異なる材料が選択される。出発基板はGaAsやGeが選択される場合が多く、これらの基板は可視光に対して光吸収の特性を有するため、フリップチップを作製する場合、出発基板は除去される。しかし、発光層を形成するエピタキシャル層は極薄膜のため、出発基板除去後に自立することができない。したがって、発光層に発光波長に対して略透明で窓層としての機能を有し、自立させるために十分な厚さを有する支持基板としての機能を有する材料・構成の窓層兼支持基板を、出発基板と置換する必要がある。

[0004] このような窓層兼支持基板の機能を有する置換材料として、GaP、GaAsP、サファイアなどが選択される。前記いずれの材料を選択しても、AlGaInP系材料と異なる材料であるため、格子定数、熱膨張係数やヤング率などの機械的特性はAlGaInP系材料とは異なる。

[0005] このような技術として、特許文献1には窓層兼支持基板としてGaPを結

晶成長と直接接合により形成する方法が開示されている。この技術では直接接合するGaP基板の大きさによって発光素子用ウェハの大きさが決まり、ウェハを大口径化することが難しい問題がある。このため、この技術では小さい発光素子には向いても、大きな発光素子には向かない。

[0006] また、特許文献2には窓層兼支持基板としてGaPを結晶成長して形成する方法が開示されている。この技術によればGaP基板を接合しないため、接合基板の大きさの制約を受けない。しかし、GaPとAlGaInP発光層部には大きな格子不整が存在し、反りが発生する。ウェハを大口径化すると反りが大きくなるため、大きいウェハを使用するとデバイスプロセスが難しくなる問題がある。このため、この技術では小さい発光素子には向いても、大きな発光素子には向かない。

[0007] また、特許文献3には表面が荒れた発光層を透明接着層で接合する技術が開示されている。この技術では、接合自体は可能だが、接着剤と発光層及び被接合ウェハとの密着性が悪く、接合不良部の発生が回避できない。

先行技術文献

特許文献

[0008] 特許文献1：特開2015-12028号公報

特許文献2：特開2015-5551号公報

特許文献3：特開2006-210916号公報

発明の概要

発明が解決しようとする課題

[0009] このように、基板（出発基板）が発光素子から発する光を吸収する材料である発光素子ウェハを窓層兼支持基板（透明基板）に接合後、基板を除去する工程を有する発光素子及びその製造方法において、従来の方法では接合不良が生じやすく、歩留まりを上げることが困難であった。

[0010] 本発明は前述のような問題に鑑みてなされたもので、接合時に生じる接合不良による剥離が低減された発光素子及びその製造方法を提供することを目

的とする。

課題を解決するための手段

[0011] 上記目的を達成するために、本発明によれば、窓層兼支持基板と、該窓層兼支持基板上に設けられ、第二導電型の第二半導体層と活性層と第一導電型の第一半導体層とをこの順に含む発光部とを有する発光素子において、

少なくとも前記第一半導体層と前記活性層が除去された除去部と、該除去部以外の非除去部と、該非除去部の前記第一半導体層上に設けられた第一オーミック電極と、前記除去部の前記第二半導体層上または前記第二半導体層に電氣的に接続した第二導電型の半導体層上に設けられた第二オーミック電極とを有し、

前記窓層兼支持基板と前記発光部とが SiO_2 膜を介して接合されたものであることを特徴とする発光素子を提供する。

[0012] このように、窓層兼支持基板と発光部とが SiO_2 膜を介して接合されたものであるので、接合不良による剥離が低減された発光素子となる。

[0013] このとき、前記 SiO_2 膜は、前記発光部側に設けられた第一の SiO_2 膜と、前記窓層兼支持基板側に設けられた第二の SiO_2 膜とを有し、前記第一の SiO_2 膜と第二の SiO_2 膜とが直接接合されたものであることが好ましい。

[0014] このようなものであれば、接合不良による剥離がより確実に低減された発光素子となる。

[0015] またこのとき、前記 SiO_2 膜は、前記発光部側に設けられた第一の SiO_2 膜と、前記窓層兼支持基板側に設けられた第二の SiO_2 膜とを有し、前記第一の SiO_2 膜と第二の SiO_2 膜とが接着剤を介して接合されたものであることが好ましい。

[0016] このようなものであれば、接合不良による剥離がより確実に低減された発光素子となる。

[0017] また、本発明によれば基板上に、該基板と格子整合系の材料で少なくとも第一半導体層、活性層、第二半導体層を順次エピタキシャル成長により発光

部を形成する工程と、窓層兼支持基板を前記発光部と接合する接合工程と、前記基板を除去する工程と、前記第一半導体層表面に第一オーミック電極を形成する工程と、少なくとも前記第一半導体層と前記活性層を除去して除去部を形成する除去工程と、前記除去部の前記第二半導体層または前記第二半導体層に電氣的に接続した第二導電型の半導体層上に第二オーミック電極を形成する工程からなる発光素子の製造方法において、

前記接合工程において、 SiO_2 膜を介して前記窓層兼支持基板を前記発光部と接合することを特徴とする発光素子の製造方法を提供する。

[0018] このように、 SiO_2 膜を介して前記窓層兼支持基板を前記発光部と接合するので、接合不良による剥離が低減された発光素子を製造することができる。

[0019] このとき、前記接合工程において、前記発光部上に形成した第一の SiO_2 膜と、前記窓層兼支持基板上に形成した第二の SiO_2 膜とを直接接合することが好ましい。

[0020] このようにすれば、接合不良による剥離がより確実に低減された発光素子を製造することができる。

[0021] またこのとき、前記接合工程において、前記発光部上に形成した第一の SiO_2 膜と、前記窓層兼支持基板上に形成した第二の SiO_2 膜とを接着剤を介して接合することが好ましい。

[0022] このようにすれば、接合不良による剥離がより確実に低減された発光素子を製造することができる。

発明の効果

[0023] 本発明の発光素子及び発光素子の製造方法であれば、接合不良による剥離が低減された発光素子を実現できる。

図面の簡単な説明

[0024] [図1]本発明の発光素子の第一の実施形態を示した概略図である。

[図2]本発明の発光素子の製造方法の第一の実施形態を示した説明図である。

[図3]本発明の発光素子の第二の実施形態を示した概略図である。

[図4]本発明の発光素子の製造方法の第二の実施形態を示した説明図である。

[図5]本発明の発光素子の第三の実施形態を示した概略図である。

[図6]本発明の発光素子の製造方法の第三の実施形態を示した説明図である。

[図7]本発明の発光素子の第四の実施形態を示した概略図である。

[図8]本発明の発光素子の製造方法の第四の実施形態を示した説明図である。

[図9]本発明の発光素子の第五の実施形態を示した概略図である。

[図10]本発明の発光素子の製造方法の第五の実施形態を示した説明図である。

。

[図11]比較例の発光素子を示した概略図である。

[図12]実施例1～5及び比較例において作製した発光素子の剥離率を示したグラフである。

発明を実施するための形態

[0025] 以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。

上記したように、基板が発光素子から発する光を吸収する材料である発光素子ウェハを窓層兼支持基板に接合後、基板を除去する工程を有する発光素子及びその製造方法において、従来の方法では接合不良が生じやすく、歩留まりを上げることが困難であった。

[0026] そこで、本発明者らはこのような問題を解決すべく鋭意検討を重ねた。その結果、窓層兼支持基板と発光部とが SiO_2 膜を介して接合されたものであれば、接合不良による剥離が低減された発光素子とすることができることに想到した。そして、これらを実施するための最良の形態について精査し、本発明を完成させた。

[0027] (第一の実施形態)

図1に本発明の発光素子の第一の実施形態を示した。図1に示すように、本発明の第一の実施形態における発光素子100は、窓層兼支持基板110と、窓層兼支持基板110上に設けられ、第二導電型の第二半導体層105と活性層104と第一導電型の第一半導体層103とをこの順に含む発光部

108とを有している。また、少なくとも第一半導体層103及び活性層104が除去された除去部180と、該除去部180以外の非除去部181とを有している。そして、非除去部181の第一半導体層103上に設けられた第一オーミック電極150と、除去部180の第二半導体層105上または緩衝層106及び電流伝播層107等の第二半導体層105に電氣的に接続した第二導電型の半導体層上に設けられた第二オーミック電極151とを有している。また、窓層兼支持基板110と発光部108とがSiO₂膜122を介して接合されたものである。

[0028] 窓層兼支持基板110は、例えば、GaP、GaAsP、サファイア等からなる透明基板とすることができる。

[0029] SiO₂膜122は、発光部108側に設けられた第一のSiO₂膜120と、窓層兼支持基板110側に設けられた第二のSiO₂膜121とを有し、第一のSiO₂膜120と第二のSiO₂膜121とが直接接合されたものである。すなわち、接着剤を介さずに直接接合されたものである。このようなものであれば、接合不良による剥離がより確実に低減された発光素子となる。

[0030] 第一及び第二のSiO₂膜120、121は、例えば、厚さ0.05～1.0μmのものとすることができる。

[0031] 第一のSiO₂膜120と発光部108との間に、電流伝播層107と緩衝層106を有するものとすることができる。

[0032] 電流伝播層107は、例えば、Al_zGa_{1-z}As (0 ≤ z ≤ 1) またはGaAs_wP_{1-w} (0 ≤ w ≤ 1) からなる厚さ0.5～5.0μmのものとすることができる。緩衝層106は、例えば、InGaPまたはAlInPからなる厚さ0.1～1.0μmのものとすることができる。

[0033] 発光部108は、例えば、(Al_xGa_{1-x})_yIn_{1-y}P (0 ≤ x ≤ 1、0 ≤ y ≤ 1) あるいはAl_zGa_{1-z}As (0 ≤ z ≤ 1) からなる厚さ0.5～1.0μmの第二導電型の第二半導体層105、厚さ0.1～1.0μmの活性層104、厚さ0.5～1.0μmの第一導電型の第一半導体層103

とをこの順に含むものとすることができる。

[0034] 活性層104は、発光波長に応じて $(\text{Al}_x\text{Ga}_{1-x})_y\text{In}_{1-y}\text{P}$ ($0 \leq x \leq 1$ 、 $0.4 \leq y \leq 0.6$) または $\text{Al}_z\text{Ga}_{1-z}\text{As}$ ($0 \leq z \leq 0.45$) で形成されたものとすることができる。可視光照明に適用する場合、 AlGaInP を選択するのが好適であり、赤外照明に適用する場合、 AlGaAs あるいは InGaAs を選択するのが好適である。ただし、活性層104の設計に関しては、超格子等の利用により波長は材料組成に起因する波長以外に調整可能であるため、上記の材料に限られない。

[0035] 第一半導体層103、第二半導体層105は AlGaInP もしくは AlGaAs が選択され、その選択は活性層104と必ずしも同一の材料系でなくともよい。

[0036] 図1の除去部180では、第一半導体層103、活性層104、第二半導体層105及び緩衝層106が除去された場合を示したが、本発明はこれに限定されず、少なくとも第一半導体層103及び活性層104が除去されたものであればよい。

[0037] このような発光素子100であれば、窓層兼支持基板110と発光部108とが SiO_2 膜122を介して接合されたものであるので、接合不良による剥離が低減されたものとなる。

[0038] 次に、本発明の第一の実施形態における発光素子の製造方法について、図2を用いて説明する。

[0039] 最初に、図2(a)に示すように、出発基板として基板101を準備する。基板101として、結晶軸が $[001]$ 方向より $[110]$ 方向に傾斜した基板101を用いることが好ましい。また、基板101としては、 GaAs または Ge を好適に用いることができる。基板101を上記材料から選択すれば、後述する活性層104の材料を格子整合系でエピタキシャル成長を行うことができるため、活性層104の品質を向上させやすく、輝度上昇や寿命特性の向上が得られる。

[0040] 次に、基板101の上に、基板101の除去用の選択エッチング層102

を形成してもよい。選択エッチング層102は二層以上の層構造からなり、基板101に接する第一の選択エッチング層102A、後述する第一半導体層103に接する第二の選択エッチング層102Bを少なくとも有することが好ましい。第一の選択エッチング層102Aと第二の選択エッチング層102Bは異なる材料あるいは組成から構成しても良い。

[0041] 次に、基板101と格子整合系の材料で第一導電型の第一半導体層103、活性層104、第二導電型の第二半導体層105を順次エピタキシャル成長により発光部108を形成する工程を行う。

[0042] このとき、具体的には、基板101上（選択エッチング層102を設けた場合には、選択エッチング層102上）に、例えばMOVPE法（有機金属気相成長法）やMBE法（分子線エピタキシー法）、CBE法（化学線エピタキシー法）により、第一導電型の第一半導体層103、活性層104、第二導電型の第二半導体層105から成る発光部108、緩衝層106、電流伝播層107をこの順にエピタキシャル成長したエピタキシャル基板109を作製することができる。

[0043] 電流伝播層107としては、 AlGaAs または GaAsP または GaP を好適に用いることができる。電流伝播層107を $\text{GaAs}_x\text{P}_{1-x}$ ($0 \leq x < 1$) で形成した場合、緩衝層106は InGaP あるいは AlInP で形成するのが最も好適である。 $\text{GaAs}_x\text{P}_{1-x}$ ($x \neq 1$) と、 AlGaInP 系材料または AlGaAs 系材料との間には格子不整が存在するため、 $\text{GaAs}_x\text{P}_{1-x}$ ($x \neq 1$) には高密度のひずみや貫通転位が入る。貫通転位密度は組成 x により調整可能である。

[0044] 次に、図2（b）に示すように、電流伝播層107上に第一の SiO_2 膜120を堆積し、第一接合基板130を作製することができる。第一の SiO_2 膜120は、光CVD、スパッタ法、PECVD法にて形成することができる。

[0045] 図2（c）に示すように、透明基板である窓層兼支持基板110上に第二の SiO_2 膜121を堆積し、第二接合基板131を作製することができる。

第二の SiO_2 膜121は、光CVD、スパッタ法、PECVD法にて形成することができる。窓層兼支持基板110は、例えば、GaP、GaAsP、サファイア等からなる透明基板とすることができる。

[0046] このようにして作製した第一接合基板130と第二接合基板131を、NaOH等のアルカリ水溶液にて洗浄することが好ましい。そして、この洗浄後に、後述の接合工程を行うことが好ましい。

[0047] 次に、図2(d)に示すように、窓層兼支持基板110を発光部108と接合する接合工程を行う。このとき、 SiO_2 膜122を介して窓層兼支持基板110を発光部108と接合する。

[0048] そして、接合工程において、発光部108上に形成した第一の SiO_2 膜120と、窓層兼支持基板110上に形成した第二の SiO_2 膜121とを直接接合することが好ましい。このようにすれば、接合不良による剥離がより確実に低減された発光素子を製造することができる。

[0049] 具体的には、例えば、第一接合基板130と第二接合基板131を、第一の SiO_2 膜120と第二の SiO_2 膜121を対向させ、かつ接触しないように設置し、10Pa以下の真空雰囲気にする。真空雰囲気とした後、第一の SiO_2 膜120と第二の SiO_2 膜121を接触させ、かつ、5000Nの圧力と400℃以上の熱を加えて第一接合基板130と第二接合基板131を圧着して直接接合することによって、接合基板140を形成することができる。

[0050] 次に、図2(e)に示すように、接合基板140より基板101を除去する工程を行う。基板101の除去は、エッチングにより行うことができる。エッチングに際しては、アンモニア水と過酸化水素水の混合液にてエッチングを行うことができる。第一の選択エッチング層102Aを基板101と異なる材料にしておくことで、アンモニア水と過酸化水素水の混合液によるエッチングを選択的に停止させることができる。

[0051] 基板101除去後、第一の選択エッチング層102Aを除去することができる。同様に、第二の選択エッチング層102Bも除去することができる。

これらの除去には例えば塩酸等を用いることができる。

[0052] 次に、図2（f）に示すように、第一半導体層103表面に第一オーミック電極150を形成する工程を行う。このとき、第一導電型がN型の場合、第一オーミック電極150は、Au、Ag、Al、Ni、Pd、Ge、Si、Snから少なくとも一種類以上の材料を含み、100nm以上の膜厚を有するものとすることができる。第一導電型がP型の場合、第一オーミック電極150は、Au、Be、Mg、Znから少なくとも一種類以上の材料を含み、100nm以上の膜厚を有するものとすることができる。

[0053] 次に、図2（g）に示すように、少なくとも第一半導体層103と活性層104を除去して除去部180を形成する除去工程を行う。具体的には、例えば、ドライ法あるいはウェット法によるエッチングによって第一半導体層103、活性層104、第二半導体層105、緩衝層106の第一の領域160を切り欠いたパターンを形成する。これにより、除去部180と、該除去部180以外の非除去部181を形成することができる。図2（g）では緩衝層106まで切り欠いた例を図示しているが、少なくとも第一半導体層103と活性層104を除去すればよく、第二半導体層105あるいは緩衝層106が露出した状態でエッチングを止めても同様の機能を有する。

[0054] 次に、図2（h）に示すように、第一の領域160及び第一の領域160以外の領域を被覆するように誘電体膜170で被覆してもよい。誘電体膜170は、SiO₂、SiN_x等が選択可能である。誘電体膜170を被覆後、第一の領域160の一部をエッチングし、電流伝播層107を露出させた第二の領域161を形成することができる。

[0055] 次に、図2（i）に示すように、除去部180の第二半導体層105または緩衝層106及び電流伝播層107等の第二半導体層105に電氣的に接続した第二導電型の半導体層上に第二オーミック電極151を形成する工程を行う。

[0056] 具体的には、除去部180における第二の領域161の一部に第二オーミック電極151を形成することができる。図2（i）では、第二オーミック

電極 151 を電流伝播層 107 上に形成した場合を示している。

[0057] 第二導電型がN型の場合、第二オーミック電極 151 は、Au、Ag、Al、Ni、Pd、Ge、Si、Sn から少なくとも一種類以上の材料を含み、100nm以上の膜厚を有するものとすることができる。第二導電型がP型の場合、第二オーミック電極 151 は、Au、Be、Mg、Zn から少なくとも一種類以上の材料を含み、100nm以上の膜厚を有するものとすることができる。

[0058] 次に、ステルスダイシング法、あるいはブレードダイシング法によって個別ダイスに分割し、発光素子とすることができる。

[0059] このように、SiO₂膜 122 を介して窓層兼支持基板 110 を発光部 108 と接合するので、接合不良による剥離が低減された発光素子を製造することができる。

[0060] (第二の実施形態)

図3に本発明の発光素子の第二の実施形態を示した。図3に示すように、本発明の第二の実施形態における発光素子 200 は、窓層兼支持基板 210 と、窓層兼支持基板 210 上に設けられ、第二導電型の第二半導体層 205 と活性層 204 と第一導電型の第一半導体層 203 とをこの順に含む発光部 208 とを有している。また、少なくとも第一半導体層 203 及び活性層 204 が除去された除去部 280 と、該除去部 280 以外の非除去部 281 とを有している。そして、非除去部 281 の第一半導体層 203 上に設けられた第一オーミック電極 250 と、除去部 280 の第二半導体層 205 上または緩衝層 206 及び電流伝播層 207 等の第二半導体層 205 に電氣的に接続した第二導電型の半導体層上に設けられた第二オーミック電極 251 とを有している。また、窓層兼支持基板 210 と発光部 208 とがSiO₂膜 222 を介して接合されたものである。

[0061] 窓層兼支持基板 210 は、例えば、GaP、GaAsP、サファイア等からなる透明基板とすることができる。

[0062] SiO₂膜 222 は、発光部 208 側に設けられた第一のSiO₂膜 220

と、窓層兼支持基板 210 側に設けられた第二の SiO_2 膜 221 とを有し、第一の SiO_2 膜 220 と第二の SiO_2 膜 221 とが直接接合されたものである。すなわち、接着剤を介さずに直接接合されたものである。このようなものであれば、接合不良による剥離がより確実に低減された発光素子となる。

[0063] 第一及び第二の SiO_2 膜 220、221 は、例えば、厚さ $0.05 \sim 1.0 \mu\text{m}$ のものとすることができる。

[0064] 第一の SiO_2 膜 220 と発光部 208 との間に、第一透明導電膜層 211 と、第一透明導電膜層 211 上の一部に形成されたコンタクト層 212 と、電流伝播層 207 と、緩衝層 206 とを有するものとすることができる。

[0065] 第一透明導電膜層 211 は、例えば、 Mg 、 Ni 、 Cu 、 Ga 、 In 、 Sn のうちいずれか一種類以上を含む酸化物から構成されるものとすることができる。

[0066] コンタクト層 212 は、例えば、 $(\text{Al}_x\text{Ga}_{1-x})_y\text{In}_{1-y}\text{P}$ ($0 \leq x \leq 1$ 、 $0 \leq y \leq 1$) あるいは $\text{Al}_z\text{Ga}_{1-z}\text{As}$ ($0 \leq z \leq 1$) あるいは $\text{GaAs}_w\text{P}_{1-w}$ ($0 \leq w \leq 1$) からなる厚さ $0.005 \sim 0.1 \mu\text{m}$ のものとすることができる。

[0067] 電流伝播層 207 は、例えば、 $\text{Al}_z\text{Ga}_{1-z}\text{As}$ ($0 \leq z \leq 1$) または $\text{GaAs}_w\text{P}_{1-w}$ ($0 \leq w \leq 1$) からなる厚さ $0.5 \sim 5.0 \mu\text{m}$ のものとすることができる。緩衝層 206 は、例えば、 InGaP または AlInP からなる厚さ $0.1 \sim 1.0 \mu\text{m}$ のものとすることができる。発光部 208 は、例えば、 $(\text{Al}_x\text{Ga}_{1-x})_y\text{In}_{1-y}\text{P}$ ($0 \leq x \leq 1$ 、 $0 \leq y \leq 1$) あるいは $\text{Al}_z\text{Ga}_{1-z}\text{As}$ ($0 \leq z \leq 1$) からなる厚さ $0.5 \sim 1.0 \mu\text{m}$ の第二導電型の第二半導体層 205、厚さ $0.1 \sim 1.0 \mu\text{m}$ の活性層 204、厚さ $0.5 \sim 1.0 \mu\text{m}$ の第一導電型の第一半導体層 203 とをこの順に含むものとすることができる。

[0068] 活性層 204 は発光波長に応じて $(\text{Al}_x\text{Ga}_{1-x})_y\text{In}_{1-y}\text{P}$ ($0 \leq x \leq 1$ 、 $0.4 \leq y \leq 0.6$) または $\text{Al}_z\text{Ga}_{1-z}\text{As}$ ($0 \leq z \leq 0.45$) で

形成されたものとすることができる。可視光照明に適用する場合、 AlGaInP を選択するのが好適であり、赤外照明に適用する場合、 AlGaAs あるいは InGaAs を選択するのが好適である。ただし、活性層204の設計に関しては、超格子等の利用により波長は材料組成に起因する波長以外に調整可能であるため、上記の材料に限られない。

[0069] 第一半導体層203、第二半導体層205は AlGaInP もしくは AlGaAs が選択され、その選択は活性層204と必ずしも同一の材料系でなくともよい。

[0070] 図3の除去部280では、第一半導体層203、活性層204、第二半導体層205及び緩衝層206が除去された場合を示したが、本発明はこれに限定されず、少なくとも第一半導体層203及び活性層204が除去されたものであればよい。

[0071] このような発光素子200であれば、窓層兼支持基板210と発光部208とが SiO_2 膜222を介して接合されたものであるので、接合不良による剥離が低減されたものとなる。

[0072] 次に、本発明の第二の実施形態における発光素子の製造方法について、図4を用いて説明する。

[0073] 最初に、図4(a)に示すように、出発基板として基板201を準備する。基板201として、結晶軸が $[001]$ 方向より $[110]$ 方向に傾斜した基板201を用いることが好ましい。また、基板201としては、 GaAs または Ge を好適に用いることができる。基板201を上記材料から選択すれば、後述する活性層204の材料を格子整合系でエピタキシャル成長を行うことができるため、活性層204の品質を向上させやすく、輝度上昇や寿命特性の向上が得られる。

[0074] 次に、基板201の上に、基板201の除去用の選択エッチング層202を形成してもよい。選択エッチング層202は二層以上の層構造からなり、基板201に接する第一の選択エッチング層202A、後述する第一半導体層203に接する第二の選択エッチング層202Bを少なくとも有すること

が好ましい。第一の選択エッチング層202Aと第二の選択エッチング層202Bは異なる材料あるいは組成から構成しても良い。

[0075] 次に、基板201と格子整合系の材料で第一導電型の第一半導体層203、活性層204、第二導電型の第二半導体層205を順次エピタキシャル成長により発光部208を形成する工程を行う。

[0076] このとき、具体的には、基板201上（選択エッチング層202を設けた場合には、選択エッチング層202上）に、例えばMOVPE法やMBE法、CBE法により、基板201と格子定数が略同一の第一導電型の第一半導体層203、活性層204、第二導電型の第二半導体層205から成る発光部208、緩衝層206、電流伝播層207をこの順にエピタキシャル成長したエピタキシャル基板209を作製することができる。

[0077] 電流伝播層207としては、 AlGaAs または GaAsP または GaP を好適に用いることができる。電流伝播層207を $\text{GaAs}_x\text{P}_{1-x}$ ($0 \leq x < 1$) で形成した場合、緩衝層206は InGaP あるいは AlInP で形成するのが最も好適である。 $\text{GaAs}_x\text{P}_{1-x}$ ($x \neq 1$) と、 AlGaInP 系材料または AlGaAs 系材料との間には格子不整が存在するため、 $\text{GaAs}_x\text{P}_{1-x}$ ($x \neq 1$) には高密度のひずみや貫通転位が入る。貫通転位密度は組成 x により調整可能である。

[0078] 次に、図4(b)に示すように、電流伝播層207上の一部にコンタクト層212を形成し、コンタクト層212及び電流伝播層207を被覆するように第一透明導電膜層211を形成することができる。

[0079] 第一透明導電膜層211は、 In 、 Sn 、 Zn 、 Ga 、 Cu のいずれか一つを含む酸化物から選択可能であり、スパッタ法等により形成することができる。第一透明導電膜層211の膜厚は、後述する接合工程において、接合に要する平坦度が与えられる膜厚を選択すればよい。そのため、コンタクト層212以上の膜厚があればどのような膜厚でも選択可能である。

[0080] 次に、第一透明導電膜層211上に第一の SiO_2 膜220を堆積して第一接合基板230を形成することができる。第一の SiO_2 膜220は、光CV

D、スパッタ法、PECVD法にて形成することが可能である。

[0081] 次に、図4(c)に示すように、透明基板である窓層兼支持基板210上に第二のSiO₂膜221を堆積し、第二接合基板231を形成することができる。第二のSiO₂膜221は、光CVD、スパッタ法、PECVD法にて形成することが可能である。窓層兼支持基板210は、例えば、GaP、GaAsP、サファイア等からなる透明基板とすることができる。

[0082] このようにして作製した第一接合基板230と第二接合基板231を、NaOH等のアルカリ水溶液にて洗浄することが好ましい。そして、この洗浄後に、後述の接合工程を行うことが好ましい。

[0083] 次に、図4(d)に示すように、窓層兼支持基板210を発光部208と接合する接合工程を行う。このとき、SiO₂膜222を介して窓層兼支持基板210を発光部208と接合する。

[0084] そして、接合工程において、発光部208上に形成した第一のSiO₂膜220と、窓層兼支持基板210上に形成した第二のSiO₂膜221とを直接接合することが好ましい。このようにすれば、接合不良による剥離がより確実に低減された発光素子を製造することができる。

[0085] 具体的には、例えば、第一接合基板230と第二接合基板231を、第一のSiO₂膜220と第二のSiO₂膜221を対向させ、かつ接触しないように設置し、20Pa以下の真空雰囲気にする。真空雰囲気とした後、第一のSiO₂膜220と第二のSiO₂膜221を接触させ、かつ、5000Nの圧力と400℃以上の熱を加えて第一接合基板230と第二接合基板231を圧着して直接接合することによって、接合基板240を形成することができる。

[0086] 次に、図4(e)に示すように接合基板240より基板201を除去する工程を行う。基板201の除去は、エッチングにより行うことができる。エッチングに際しては、アンモニア水と過酸化水素水の混合液にてエッチングを行うことができる。第一の選択エッチング層202Aを基板201と異なる材料にしておくことで、アンモニア水と過酸化水素水の混合液によるエッ

チングを選択的に停止させることができる。

[0087] 基板201除去後、第一の選択エッチング層202Aを除去することができる。同様に、第二の選択エッチング層202Bも除去することができる。これらの除去には例えば塩酸等を用いることができる。

[0088] 次に、図4(f)に示すように、第一半導体層203表面に第一オーミック電極250を形成する工程を行う。このとき、第一導電型がN型の場合、第一オーミック電極250は、Au、Ag、Al、Ni、Pd、Ge、Si、Snから少なくとも一種類以上の材料を含み、200nm以上の膜厚を有するものとすることができる。第一導電型がP型の場合、第一オーミック電極250は、Au、Be、Mg、Znから少なくとも一種類以上の材料を含み、200nm以上の膜厚を有するものとすることができる。

[0089] 次に、図4(g)に示すように、少なくとも第一半導体層203と活性層204を除去して除去部280を形成する除去工程を行う。具体的には、例えば、ドライ法あるいはウェット法によるエッチングによって第一半導体層203、活性層204、第二半導体層205、緩衝層206の第一の領域260を切り欠いたパターンを形成する。これにより、除去部280と、該除去部280以外の非除去部281を形成することができる。図4(g)では緩衝層206まで切り欠いた例を図示しているが、少なくとも第一半導体層203と活性層204を除去すればよく、第二半導体層205あるいは緩衝層206が露出した状態でエッチングを止めても同様の機能を有する。

[0090] 次に、図4(h)に示すように、第一の領域260及び第一の領域260以外の領域を被覆するように誘電体膜270で被覆してもよい。誘電体膜270は、SiO₂、SiN_x等が選択可能である。誘電体膜270を被覆後、第一の領域260の一部をエッチングし、電流伝播層207を露出させた第二の領域261を形成することができる。

[0091] 次に、図4(i)に示すように、除去部280の第二半導体層205または緩衝層206及び電流伝播層207等の第二半導体層205に電氣的に接続した第二導電型の半導体層上に第二オーミック電極251を形成する工程

を行う。

[0092] 具体的には、除去部 280 における第二の領域 261 の一部に第二オーミック電極 251 を形成する。図 4 (i) では、第二オーミック電極 251 を電流伝播層 207 上に形成した場合を示している。

[0093] 第二導電型が N 型の場合、第二オーミック電極 251 は、Au、Ag、Al、Ni、Pd、Ge、Si、Sn から少なくとも一種類以上の材料を含み、100 nm 以上の膜厚を有するものとすることができる。第二導電型が P 型の場合、第二オーミック電極 251 は、Au、Be、Mg、Zn から少なくとも一種類以上の材料を含み、100 nm 以上の膜厚を有するものとすることができる。

[0094] 次に、ステルスダイシング法、あるいはブレードダイシング法によって個別ダイスに分割し、発光素子とすることができる。

[0095] このように、SiO₂ 膜 222 を介して窓層兼支持基板 210 を発光部 208 と接合するので、接合不良による剥離が低減された発光素子を製造することができる。

[0096] (第三の実施形態)

図 5 に本発明の発光素子の第三の実施形態を示した。図 5 に示すように、本発明の第三の実施形態における発光素子 300 は、窓層兼支持基板 310 と、窓層兼支持基板 310 上に設けられ、第二導電型の第二半導体層 305 と活性層 304 と第一導電型の第一半導体層 303 とをこの順に含む発光部 308 とを有している。また、少なくとも第一半導体層 303 及び活性層 304 が除去された除去部 380 と、該除去部 380 以外の非除去部 381 とを有している。そして、非除去部 381 の第一半導体層 303 上に設けられた第一オーミック電極 350 と、除去部 380 の第二半導体層 305 上または緩衝層 306 及び電流伝播層 307 等の第二半導体層 305 に電氣的に接続した第二導電型の半導体層上に設けられた第二オーミック電極 351 とを有している。また、窓層兼支持基板 310 と発光部 308 とが SiO₂ 膜 322 を介して接合されたものである。

- [0097] 窓層兼支持基板 310 は、例えば、GaP、GaAsP、サファイア等からなる透明基板とすることができる。
- [0098] SiO₂膜 322 は、発光部 308 側に設けられた第一の SiO₂膜 320 と、窓層兼支持基板 310 側に設けられた第二の SiO₂膜 321 とを有し、第一の SiO₂膜 320 と第二の SiO₂膜 321 とが接着剤 325 を介して接合されたものである。このようなものであれば、接合不良による剥離がより確実に低減された発光素子となる。
- [0099] 接着剤 325 は、BCB（ベンゾシクロブテン）あるいはエポキシ等からなる接着剤等を用いることができる。
- [0100] 第一及び第二の SiO₂膜 320、321 は、例えば、厚さ 0.05～1.0 μm のものとすることができる。
- [0101] 第一の SiO₂膜 320 と発光部 308 との間に、電流伝播層 307 及び緩衝層 306 を有するものとすることができる。
- [0102] 電流伝播層 307 は、例えば、Al_zGa_{1-z}As（0 ≤ z ≤ 1）または GaAs_wP_{1-w}（0 ≤ w ≤ 1）からなる厚さ 0.5～5.0 μm のものとすることができる。緩衝層 306 は、例えば、InGaP または AlInP からなる厚さ 0.1～1.0 μm のものとすることができる。
- [0103] 発光部 308 は、例えば、(Al_xGa_{1-x})_yIn_{1-y}P（0 ≤ x ≤ 1、0 ≤ y ≤ 1）あるいは Al_zGa_{1-z}As（0 ≤ z ≤ 1）からなる厚さ 0.5～1.0 μm の第二導電型の第二半導体層 305、厚さ 0.1～1.0 μm の活性層 304、厚さ 0.5～1.0 μm の第一導電型の第一半導体層 303 とをこの順に含むものとすることができる。
- [0104] 活性層 304 は、発光波長に応じて (Al_xGa_{1-x})_yIn_{1-y}P（0 ≤ x ≤ 1、0.4 ≤ y ≤ 0.6）または Al_zGa_{1-z}As（0 ≤ z ≤ 0.45）で形成されたものとすることができる。可視光照明に適用する場合、AlGaInP を選択するのが好適であり、赤外照明に適用する場合、AlGaAs あるいは InGaAs を選択するのが好適である。ただし、活性層 304 の設計に関しては、超格子等の利用により波長は材料組成に起因する波長以

外に調整可能であるため、上記の材料に限られない。

[0105] 第一半導体層 303、第二半導体層 305 は AlGaInP もしくは AlGaAs が選択され、その選択は活性層 304 と必ずしも同一の材料系でなくともよい。

[0106] 図 5 の除去部 380 では、第一半導体層 303、活性層 304、第二半導体層 305 及び緩衝層 306 が除去された場合を示したが、本発明はこれに限定されず、少なくとも第一半導体層 303 及び活性層 304 が除去されたものであればよい。

[0107] このような発光素子 300 であれば、窓層兼支持基板 310 と発光部 308 とが SiO_2 膜 322 を介して接合されたものであるので、接合不良による剥離が低減されたものとなる。

[0108] 次に、本発明の第三の実施形態における発光素子の製造方法について、図 6 を用いて説明する。

[0109] 最初に、図 6 (a) に示すように、出発基板として基板 301 を準備する。基板 301 として、結晶軸が $[001]$ 方向より $[110]$ 方向に傾斜した基板 301 を用いることが好ましい。また、基板 301 としては、 GaAs または Ge を好適に用いることができる。基板 301 を上記材料から選択すれば、後述する活性層 304 の材料を格子整合系でエピタキシャル成長を行うことができるため、活性層 304 の品質を向上させやすく、輝度上昇や寿命特性の向上が得られる。

[0110] 次に、基板 301 上に、基板 301 の除去用の選択エッチング層 302 を形成してもよい。選択エッチング層 302 は二層以上の層構造からなり、基板 301 に接する第一の選択エッチング層 302 A、後述する第一半導体層 303 に接する第二の選択エッチング層 302 B を少なくとも有することが好ましい。第一の選択エッチング層 302 A と第二の選択エッチング層 302 B は異なる材料あるいは組成から構成しても良い。

[0111] 次に、基板 301 と格子整合系の材料で第一導電型の第一半導体層 303、活性層 304、第二導電型の第二半導体層 305 を順次エピタキシャル成

長により発光部308を形成する工程を行う。

- [0112] このとき、具体的には、基板301上（選択エッチング層302を設けた場合には、選択エッチング層302上）に、例えばMOVPE法やMBE法、CBE法により、基板301と格子定数が略同一の第一導電型の第一半導体層303、活性層304、第二導電型の第二半導体層305から成る発光部308、緩衝層306、電流伝播層307をこの順にエピタキシャル成長したエピタキシャル基板309を作製することができる。
- [0113] 電流伝播層307としては、 AlGaAs または GaAsP または GaP を好適に用いることができる。電流伝播層307を $\text{GaAs}_x\text{P}_{1-x}$ ($0 \leq x < 1$) で形成した場合、緩衝層306は InGaP あるいは AlInP で形成するのが最も好適である。 $\text{GaAs}_x\text{P}_{1-x}$ ($x \neq 1$) と、 AlGaInP 系材料または AlGaAs 系材料との間には格子不整が存在するため、 $\text{GaAs}_x\text{P}_{1-x}$ ($x \neq 1$) には高密度のひずみや貫通転位が入る。貫通転位密度は組成 x により調整可能である。
- [0114] 次に、図6（b）に示すように、電流伝播層307上に第一の SiO_2 膜320を堆積し、この第一の SiO_2 膜320上に接着剤325（透明接着層）を形成し、第一接合基板330を作製することができる。
- [0115] 第一の SiO_2 膜320は、光CVD、スパッタ法、PECVD法にて形成することが可能である。
- [0116] 接着剤325は、BCB（ベンゾシクロブテン）あるいはエポキシ等が選択可能である。形成方法はディップ法あるいはスピンコート法により形成可能な材料を選択することが好適である。
- [0117] 次に、ホットプレート上に、第一接合基板330を80～110℃の範囲で30秒以上保持して溶剤を揮発させることが好ましい。溶剤が揮発すればよいため、前述のどの条件でも選択可能だが、温度90℃以上、60秒以上の保持時間を選択することが好適である。
- [0118] 図6（c）に示すように、透明基板である窓層兼支持基板310上に第二の SiO_2 膜321を堆積し、第二接合基板331を作製することができる。

第二の SiO_2 膜321は、光CVD、スパッタ法、PECVD法にて形成することが可能である。窓層兼支持基板310は、例えば、GaP、GaAsP、サファイア等からなる透明基板とすることができる。

[0119] 図6(b)、(c)においては、第一接合基板330のみに接着剤325を設けた例を開示したが、第二接合基板331に接着剤325を設けても同様の効果が得られることは言うまでも無い。

[0120] 次に、図6(d)に示すように、窓層兼支持基板310を発光部308と接合する接合工程を行う。このとき、 SiO_2 膜322を介して窓層兼支持基板310を発光部308と接合する。

[0121] そして、接合工程において、発光部308上に形成した第一の SiO_2 膜320と、窓層兼支持基板310上に形成した第二の SiO_2 膜321とを接着剤325を介して接合する。このようにすれば、接合不良による剥離がより確実に低減された発光素子を製造することができる。

[0122] 具体的には、例えば、第一接合基板330と第二接合基板331を、接着剤325と第二の SiO_2 膜321を対向させ、かつ接触しないように設置し、30Pa以下の真空雰囲気にする。真空雰囲気とした後、接着剤325と第二の SiO_2 膜321を接触させ、かつ、5000Nの圧力と100~200℃の間の温度になるように制御して5分以上保持した後、300℃以上の熱を加えて第一接合基板330と第二接合基板331を圧着して接合することによって、接合基板340を形成することができる。

[0123] 次に、図6(e)に示すように、接合基板340より基板301を除去する工程を行う。基板301の除去は、エッチングにより行うことができる。エッチングに際しては、アンモニア水と過酸化水素水の混合液にてエッチングを行うことができる。第一の選択エッチング層302Aを基板301と異なる材料にしておくことで、アンモニア水と過酸化水素水の混合液によるエッチングを選択的に停止させることができる。

[0124] 基板301除去後、第一の選択エッチング層302Aを除去することができる。同様に、第二の選択エッチング層302Bも除去することができる。

これらの除去には例えば塩酸等を用いることができる。

[0125] 次に、図6（f）に示すように、第一半導体層303表面に第一オーミック電極350を形成する工程を行う。このとき、第一導電型がN型の場合、第一オーミック電極350は、Au、Ag、Al、Ni、Pd、Ge、Si、Snから少なくとも一種類以上の材料を含み、300nm以上の膜厚を有するものとすることができる。第一導電型がP型の場合、第一オーミック電極350は、Au、Be、Mg、Znから少なくとも一種類以上の材料を含み、300nm以上の膜厚を有するものとすることができる。

[0126] 次に、図6（g）に示すように、少なくとも第一半導体層303と活性層304を除去して除去部380を形成する除去工程を行う。

[0127] 具体的には、例えば、ドライ法あるいはウェット法によるエッチングによって第一半導体層303、活性層304、第二半導体層305、緩衝層306の第一の領域360を切り欠いたパターンを形成する。これにより、除去部380と、該除去部380以外の非除去部381を形成することができる。図6（g）では緩衝層306まで切り欠いた例を図示しているが、少なくとも第一半導体層303と活性層304を除去すればよく、第二半導体層305あるいは緩衝層306が露出した状態でエッチングを止めても同様の機能を有する。

[0128] 次に、図6（h）に示すように、第一の領域360及び第一の領域360以外の領域を被覆するように誘電体膜370で被覆してもよい。誘電体膜370は、SiO₂、SiN_x等が選択可能である。誘電体膜370を被覆後、第一の領域360の一部をエッチングし、電流伝播層307を露出させた第二の領域361を形成することができる。

[0129] 次に、図6（i）に示すように、除去部380の第二半導体層305または緩衝層306及び電流伝播層307等の第二半導体層305に電氣的に接続した第二導電型の半導体層上に第二オーミック電極351を形成する工程を行う。

[0130] 具体的には、除去部380における第二の領域361の一部に第二オーミ

ック電極 351 を形成することができる。図 6 (i) では、第二オーミック電極 351 を電流伝播層 307 上に形成した場合を示している。

[0131] 第二導電型が N 型の場合、第二オーミック電極 351 は、Au、Ag、Al、Ni、Pd、Ge、Si、Sn から少なくとも一種類以上の材料を含み、300nm 以上の膜厚を有するものとすることができる。第二導電型が P 型の場合、第二オーミック電極 351 は、Au、Be、Mg、Zn から少なくとも一種類以上の材料を含み、300nm 以上の膜厚を有するものとすることができる。

[0132] 次に、ステルスダイシング法、あるいはブレードダイシング法によって個別ダイスに分割し、発光素子とすることができる。

[0133] このように、SiO₂ 膜 322 を介して窓層兼支持基板 310 を発光部 308 と接合するので、接合不良による剥離が低減された発光素子を製造することができる。

[0134] (第四の実施形態)

図 7 に本発明の発光素子の第四の実施形態を示した。図 7 に示すように、本発明の第四の実施形態における発光素子 400 は、窓層兼支持基板 410 と、窓層兼支持基板 410 上に設けられ、第二導電型の第二半導体層 405 と活性層 404 と第一導電型の第一半導体層 403 とをこの順に含む発光部 408 とを有している。また、少なくとも第一半導体層 403 及び活性層 404 が除去された除去部 480 と、該除去部 480 以外の非除去部 481 とを有している。そして、非除去部 481 の第一半導体層 403 上に設けられた第一オーミック電極 450 と、除去部 480 の第二半導体層 405 上または緩衝層 406 及び電流伝播層 407 等の第二半導体層 405 に電氣的に接続した第二導電型の半導体層上に設けられた第二オーミック電極 451 とを有している。また、窓層兼支持基板 410 と発光部 408 とが SiO₂ 膜 422 を介して接合されたものである。

[0135] 窓層兼支持基板 410 は、例えば、GaP、GaAsP、サファイア等からなる透明基板とすることができる。

- [0136] SiO_2 膜422は、発光部408側に設けられた第一の SiO_2 膜420と、窓層兼支持基板410側に設けられた第二の SiO_2 膜421とを有し、第一の SiO_2 膜420と第二の SiO_2 膜421とが接着剤425を介して接合されたものである。このようなものであれば、接合不良による剥離がより確実に低減された発光素子となる。
- [0137] 接着剤425は、BCB（ベンゾシクロブテン）あるいはエポキシ等からなる接着剤等を用いることができる。
- [0138] 第一及び第二の SiO_2 膜420、421は、例えば、厚さ0.05～1.0 μm のものとすることができる。
- [0139] 第一の SiO_2 膜420と発光部408との間に、第一透明導電膜層411と、第一透明導電膜層411上の一部に形成されたコンタクト層412と、電流伝播層407と、緩衝層406とを有するものとすることができる。
- [0140] 第一透明導電膜層411は、例えば、Mg、Ni、Cu、Ga、In、Snのうちいずれか一種以上を含む酸化物から構成されるものとすることができる。
- [0141] コンタクト層412は、例えば、 $(\text{Al}_x\text{Ga}_{1-x})_y\text{In}_{1-y}\text{P}$ ($0 \leq x \leq 1$ 、 $0 \leq y \leq 1$) あるいは $\text{Al}_z\text{Ga}_{1-z}\text{As}$ ($0 \leq z \leq 1$) あるいは $\text{GaAs}_w\text{P}_{1-w}$ ($0 \leq w \leq 1$) からなる厚さ0.005～0.1 μm のものとすることができる。
- [0142] 電流伝播層407は、例えば、 $\text{Al}_z\text{Ga}_{1-z}\text{As}$ ($0 \leq z \leq 1$) または $\text{GaAs}_w\text{P}_{1-w}$ ($0 \leq w \leq 1$) からなる厚さ0.5～5.0 μm のものとすることができる。緩衝層406は、例えば、 InGaP または AlInP からなる厚さ0.1～1.0 μm のものとすることができる。
- [0143] 発光部408は、例えば、 $(\text{Al}_x\text{Ga}_{1-x})_y\text{In}_{1-y}\text{P}$ ($0 \leq x \leq 1$ 、 $0 \leq y \leq 1$) あるいは $\text{Al}_z\text{Ga}_{1-z}\text{As}$ ($0 \leq z \leq 1$) からなる厚さ0.5～1.0 μm の第二導電型の第二半導体層405、厚さ0.1～1.0 μm の活性層404、厚さ0.5～1.0 μm の第一導電型の第一半導体層403とをこの順に含むものとすることができる。

[0144] 活性層404は、発光波長に応じて $(Al_xGa_{1-x})_yIn_{1-y}P$ ($0 \leq x \leq 1$ 、 $0.4 \leq y \leq 0.6$) または $Al_zGa_{1-z}As$ ($0 \leq z \leq 0.45$) で形成されたものとするができる。可視光照明に適用する場合、 $AlGaInP$ を選択するのが好適であり、赤外照明に適用する場合、 $AlGaAs$ あるいは $InGaAs$ を選択するのが好適である。ただし、活性層404の設計に関しては、超格子等の利用により波長は材料組成に起因する波長以外に調整可能であるため、上記の材料に限られない。

[0145] 第一半導体層403、第二半導体層405は $AlGaInP$ もしくは $AlGaAs$ が選択され、その選択は活性層404と必ずしも同一の材料系でなくともよい。

[0146] 図7の除去部480では、第一半導体層403、活性層404、第二半導体層405及び緩衝層406が除去された場合を示したが、本発明はこれに限定されず、少なくとも第一半導体層403及び活性層404が除去されたものであればよい。

[0147] このような発光素子400であれば、窓層兼支持基板410と発光部408とが SiO_2 膜422を介して接合されたものであるので、接合不良による剥離が低減されたものとなる。

[0148] 次に、本発明の第四の実施形態における発光素子の製造方法について、図8を用いて説明する。

[0149] 最初に、図8(a)に示すように、出発基板として基板401を準備する。基板401として、結晶軸が $[001]$ 方向より $[110]$ 方向に傾斜した基板401を用いることが好ましい。また、基板401としては、 $GaAs$ または Ge を好適に用いることができる。基板401を上記材料から選択すれば、後述する活性層404の材料を格子整合系でエピタキシャル成長を行うことができるため、活性層404の品質を向上させやすく、輝度上昇や寿命特性の向上が得られる。

[0150] 次に、基板401の上に、基板401の除去用の選択エッチング層402を形成してもよい。選択エッチング層402は二層以上の層構造からなり、

基板401に接する第一の選択エッチング層402A、後述する第一半導体層403に接する第二の選択エッチング層402Bを少なくとも有することが好ましい。第一の選択エッチング層402Aと第二の選択エッチング層402Bは異なる材料あるいは組成から構成しても良い。

[0151] 次に、基板401と格子整合系の材料で第一導電型の第一半導体層403、活性層404、第二導電型の第二半導体層405を順次エピタキシャル成長により発光部408を形成する工程を行う。

[0152] このとき、具体的には、基板401上（選択エッチング層402を設けた場合には、選択エッチング層402上）に、例えばMOVPE法やMBE法、CBE法により、基板401と格子定数が略同一の第一導電型の第一半導体層403、活性層404、第二導電型の第二半導体層405から成る発光部408、緩衝層406、電流伝播層407をこの順にエピタキシャル成長したエピタキシャル基板409を作製することができる。

[0153] 本実施形態においては、最も単純な構造である第一半導体層403、活性層404、第二半導体層405が同一材料であるAlInGaPの場合を例示するが、第一半導体層403あるいは第二半導体層405は特性向上のため、各層内には複数層が含まれるのが一般的であり、第二半導体層405が単一層であることに限定されない。

[0154] また、第一半導体層403は二種類以上のAl組成からなる層からなり、活性層404に近い側にAl組成の高い層を、基板401に近い側にAl組成の低い層を有するものとすることができる。この活性層404に近い側のAl組成の高い層は、クラッド層の機能を有する機能層であり、単一組成あるいは単一条件層を意味しない。

[0155] 電流伝播層407としては、AlGaAsまたはGaAsPまたはGaPを好適に用いることができる。電流伝播層407を $\text{GaAs}_x\text{P}_{1-x}$ ($0 \leq x < 1$) で形成した場合、緩衝層406はInGaPあるいはAlInPで形成するのが最も好適である。 $\text{GaAs}_x\text{P}_{1-x}$ ($x \neq 1$) と、AlGaInP系材料またはAlGaAs系材料との間には格子不整が存在するため、Ga

As_xP_{1-x} ($x \neq 1$) には高密度のひずみや貫通転位が入る。貫通転位密度は組成 x により調整可能である。

[0156] 次に、図 8 (b) に示すように、電流伝播層 407 上の一部にコンタクト層 412 を形成し、コンタクト層 412 及び電流伝播層 407 を被覆するように第一透明導電膜層 411 を形成することができる。

[0157] 第二導電型が N 型の場合、コンタクト層 412 は、Au、Ag、Al、Ni、Pd、Ge、Si、Sn から少なくとも一種類以上の材料を含み、100 nm 以上の膜厚を有するものとすることができる。第二導電型が P 型の場合、コンタクト層 412 は、Au、Be、Mg、Zn から少なくとも一種類以上の材料を含み、0.005 ~ 0.1 μ m の膜厚を有するものとすることができる。本実施形態においては、第二導電型を P 型とし、電極材料として AuBe を 0.01 μ m の構造を選択した場合を例示する。

[0158] 第一透明導電膜層 411 は、In、Sn、Zn、Ga、Cu のいずれか一つを含む酸化物から選択可能であり、本実施形態においては ITO を選択し、スパッタ法により堆積した場合を例示する。第一透明導電膜層 411 の膜厚は、後述する接合工程において、接合に要する平坦度が有られる膜厚を選択すればよい。コンタクト層 412 以上の膜厚があればどのような膜厚でも選択可能である。

[0159] 次に、第一透明導電膜層 411 上に第一の SiO_2 膜 420 を堆積し、この第一の SiO_2 膜 420 上に接着剤 425 (透明接着層) を形成し、第一接合基板 430 を作製することができる。

[0160] 第一の SiO_2 膜 420 は、光 CVD、スパッタ法、PECVD 法にて形成することが可能である。

[0161] 接着剤 425 は、BCB あるいはエポキシ等が選択可能である。形成方法はディップ法あるいはスピンコート法により形成可能な材料を選択することが好適である。

[0162] 次に、ホットプレート上に、第一接合基板 430 を 80 ~ 110 $^{\circ}$ C の範囲で 30 秒以上保持して溶剤を揮発させることが好ましい。溶剤が揮発すれば

よいため、前述のどの条件でも選択可能だが、温度 90℃以上、60秒以上の保持時間を選択することが好適である。

[0163] 図8(c)に示すように、透明基板である窓層兼支持基板410上に第二のSiO₂膜421を堆積し、第二接合基板431を作製することができる。第二のSiO₂膜421は、光CVD、スパッタ法、PECVD法にて形成することが可能である。窓層兼支持基板410は、例えば、GaP、GaAsP、サファイア等からなる透明基板とすることができる。

[0164] 図8(b)、(c)においては、第一接合基板430のみに接着剤425を設けた例を開示したが、第二接合基板431に接着剤425を設けても同様の効果が得られる。

[0165] 次に、図8(d)に示すように、窓層兼支持基板410を発光部408と接合する接合工程を行う。このとき、SiO₂膜422を介して窓層兼支持基板410を発光部408と接合する。

[0166] そして、接合工程において、発光部408上に形成した第一のSiO₂膜420と、窓層兼支持基板410上に形成した第二のSiO₂膜421とを接着剤425を介して接合する。このようにすれば、接合不良による剥離がより確実に低減された発光素子を製造することができる。

[0167] 具体的には、例えば、第一接合基板430と第二接合基板431を、接着剤425と第二のSiO₂膜421を対向させ、かつ接触しないように設置し、30Pa以下の真空雰囲気にする。真空雰囲気とした後、接着剤425と第二のSiO₂膜421を接触させ、かつ、5000Nの圧力と100~200℃の間の温度になるように制御して5分以上保持した後、300℃以上の熱を加えて第一接合基板430と第二接合基板431を圧着して接合することによって、接合基板440を形成することができる。

[0168] 次に、図8(e)に示すように、接合基板440より基板401を除去する工程を行う。基板401の除去は、エッチングにより行うことができる。エッチングに際しては、アンモニア水と過酸化水素水の混合液にてエッチングを行うことができる。第一の選択エッチング層402Aを基板401と異

なる材料にしておくことで、アンモニア水と過酸化水素水の混合液によるエッチングを選択的に停止させることができる。

[0169] 基板401除去後、第一の選択エッチング層402Aを除去することができる。同様に、第二の選択エッチング層402Bも除去することができる。これらの除去には例えば塩酸等を用いることができる。

[0170] 次に、図8(f)に示すように、第一半導体層403表面に第一オーミック電極450を形成する工程を行う。第一導電型がN型の場合、第一オーミック電極450は、Au、Ag、Al、Ni、Pd、Ge、Si、Snから少なくとも一種類以上の材料を含み、400nm以上の膜厚を有するものとすることができる。第一導電型がP型の場合、第一オーミック電極450は、Au、Be、Mg、Znから少なくとも一種類以上の材料を含み、400nm以上の膜厚を有するものとすることができる。

[0171] 次に、図8(g)に示すように、少なくとも第一半導体層403と活性層404を除去して除去部480を形成する除去工程を行う。具体的には、例えば、ドライ法あるいはウェット法によるエッチングによって第一半導体層403、活性層404、第二半導体層405、緩衝層406の第一の領域460を切り欠いたパターンを形成する。これにより、除去部480と、該除去部480以外の非除去部481を形成することができる。図8(g)では緩衝層406まで切り欠いた例を図示しているが、少なくとも第一半導体層403と活性層404を除去すればよく、第二半導体層405あるいは緩衝層406が露出した状態でエッチングを止めても同様の機能を有する。本実施形態において、第一の領域460以外の領域を平坦面として表しているが、平坦面に限定されるものではなく、第一の領域460以外の領域を粗面あるいは凹凸面としても良いことは言うまでも無い。

[0172] 次に、図8(h)に示すように、第一の領域460及び第一の領域460以外の領域を被覆するように誘電体膜470で被覆してもよい。誘電体膜470は、SiO₂、SiN_x等が選択可能である。誘電体膜470を被覆後、第一の領域460の一部をエッチングし、電流伝播層407を露出させた第

二の領域461を形成することができる。

[0173] 次に、図8(i)に示すように、除去部480の第二半導体層405または緩衝層406及び電流伝播層407等の第二半導体層405に電氣的に接続した第二導電型の半導体層上に第二オーミック電極451を形成する工程を行う。

[0174] 具体的には、除去部480における第二の領域461の一部に第二オーミック電極451を形成することができる。図8(i)では、第二オーミック電極451を電流伝播層407上に形成した場合を示している。

[0175] 第二導電型がN型の場合、第二オーミック電極451は、Au、Ag、Al、Ni、Pd、Ge、Si、Snから少なくとも一種類以上の材料を含み、400nm以上の膜厚を有するものとすることができる。第二導電型がP型の場合、第二オーミック電極451は、Au、Be、Mg、Znから少なくとも一種類以上の材料を含み、400nm以上の膜厚を有するものとすることができる。

[0176] 次に、ステルスダイシング法、あるいはブレードダイシング法によって個別ダイスに分割し、発光素子とする。

[0177] このように、SiO₂膜422を介して窓層兼支持基板410を発光部408と接合するので、接合不良による剥離が低減された発光素子を製造することができる。

[0178] (第五の実施形態)

図9に本発明の発光素子の第五の実施形態を示した。図9に示すように、本発明の第五の実施形態における発光素子500は、窓層兼支持基板510と、窓層兼支持基板510上に設けられ、第二導電型の第二半導体層505と活性層504と第一導電型の第一半導体層503とをこの順に含む発光部508とを有している。また、少なくとも第一半導体層503及び活性層504が除去された除去部580と、該除去部580以外の非除去部581とを有している。そして、非除去部581の第一半導体層503上に設けられた第一オーミック電極550と、除去部580の第二半導体層505上また

は緩衝層 506 及び電流伝播層 507 等の第二半導体層 505 に電氣的に接続した第二導電型の半導体層上に設けられた第二オーミック電極 551 とを有している。また、窓層兼支持基板 510 と発光部 508 とが SiO_2 膜 522 を介して接合されたものである。

[0179] 窓層兼支持基板 510 は、例えば、GaP、GaAsP、サファイア等からなる透明基板とすることができる。

[0180] SiO_2 膜 522 は、発光部 508 側に設けられた第一の SiO_2 膜 520 と、窓層兼支持基板 510 側に設けられた第二の SiO_2 膜 521 とを有し、第一の SiO_2 膜 520 と第二の SiO_2 膜 521 とが接着剤 525 を介して接合されたものである。このようなものであれば、接合不良による剥離がより確実に低減された発光素子となる。

[0181] 接着剤 525 は、BCB（ベンゾシクロブテン）あるいはエポキシ等からなる接着剤等を用いることができる。

[0182] 第一の SiO_2 膜 520 と発光部 508 との間に、第一の SiO_2 膜 520 上部表面の一部に形成された金属パターン層 512 と、電流伝播層 507 と、緩衝層 506 とを有するものとすることができる。

[0183] 第一及び第二の SiO_2 膜 520、521 は、例えば、厚さ $0.05 \sim 1.0 \mu\text{m}$ のものとすることができる。電流伝播層 507 は、例えば、 $\text{Al}_z\text{Ga}_{1-z}\text{As}$ ($0 \leq z \leq 1$) または $\text{GaAs}_w\text{P}_{1-w}$ ($0 \leq w \leq 1$) からなる厚さ $0.5 \sim 5.0 \mu\text{m}$ のものとすることができる。緩衝層 506 は、例えば、 InGaP または AlInP からなる厚さ $0.1 \sim 1.0 \mu\text{m}$ のものとすることができる。

[0184] 発光部 508 は、例えば、 $(\text{Al}_x\text{Ga}_{1-x})_y\text{In}_{1-y}\text{P}$ ($0 \leq x \leq 1$ 、 $0 \leq y \leq 1$) あるいは $\text{Al}_z\text{Ga}_{1-z}\text{As}$ ($0 \leq z \leq 1$) からなる厚さ $0.5 \sim 1.0 \mu\text{m}$ の第二導電型の第二半導体層 505、厚さ $0.1 \sim 1.0 \mu\text{m}$ の活性層 504、厚さ $0.5 \sim 1.0 \mu\text{m}$ の第一導電型の第一半導体層 503 とをこの順に含むものとすることができる。

[0185] 活性層 504 は、発光波長に応じて $(\text{Al}_x\text{Ga}_{1-x})_y\text{In}_{1-y}\text{P}$ ($0 \leq x$

≤ 1 、 $0.4 \leq y \leq 0.6$) または $\text{Al}_z\text{Ga}_{1-z}\text{As}$ ($0 \leq z \leq 0.45$) で形成されたものとすることができる。可視光照明に適用する場合、 AlGaInP を選択するのが好適であり、赤外照明に適用する場合、 AlGaAs あるいは InGaAs を選択するのが好適である。ただし、活性層 504 の設計に関しては、超格子等の利用により波長は材料組成に起因する波長以外に調整可能であるため、上記の材料に限られない。

[0186] 第一半導体層 503、第二半導体層 505 は AlGaInP もしくは AlGaAs が選択され、その選択は活性層 504 と必ずしも同一の材料系でなくともよい。

[0187] 図 9 の除去部 580 では、第一半導体層 503、活性層 504、第二半導体層 505 及び緩衝層 506 が除去された場合を示したが、本発明はこれに限定されず、少なくとも第一半導体層 503 及び活性層 504 が除去されたものであればよい。

[0188] このような発光素子 500 であれば、窓層兼支持基板 510 と発光部 508 とが SiO_2 膜 522 を介して接合されたものであるので、接合不良による剥離が低減されたものとなる。

[0189] 次に、本発明の第五の実施形態における発光素子の製造方法について、図 10 を用いて説明する。

[0190] 最初に、図 10 (a) に示すように出発基板として基板 501 を準備する。基板 501 として、結晶軸が $[001]$ 方向より $[110]$ 方向に傾斜した基板 501 を用いることが好ましい。また、基板 501 としては、 GaAs または Ge を好適に用いることができる。基板 501 を上記材料から選択すれば、後述する活性層 504 の材料を格子整合系でエピタキシャル成長を行うことができるため、活性層 504 の品質を向上させやすく、輝度上昇や寿命特性の向上が得られる。

[0191] 次に、基板 501 の上に、基板 501 の除去用の選択エッチング層 502 を形成してもよい。選択エッチング層 502 は二層以上の層構造からなり、基板 501 に接する第一の選択エッチング層 502A、後述する第一半導体

層503に接する第二の選択エッチング層502Bを少なくとも有することが好ましい。第一の選択エッチング層502Aと第二の選択エッチング層502Bは異なる材料あるいは組成から構成しても良い。

[0192] 次に、基板501と格子整合系の材料で第一導電型の第一半導体層503、活性層504、第二導電型の第二半導体層505を順次エピタキシャル成長により発光部508を形成する工程を行う。

[0193] このとき、具体的には、基板501上（選択エッチング層502を設けた場合には、選択エッチング層502上）に、例えばMOVPE法やMBE法、CBE法により、基板501と格子定数が略同一の第一導電型の第一半導体層503、活性層504、第二導電型の第二半導体層505から成る発光部508、緩衝層506、電流伝播層507をこの順にエピタキシャル成長したエピタキシャル基板509を作製することができる。

[0194] 本実施形態においては、最も単純な構造である第一半導体層503、活性層504、第二半導体層505が同一材料であるAlInGaPの場合を例示するが、第一半導体層503あるいは第二半導体層505は特性向上のため、各層内には複数層が含まれるのが一般的であり、第二半導体層505が単一層であることに限定されない。

[0195] また、第一半導体層503は二種類以上のAl組成からなる層からなり、活性層504に近い側にAl組成の高い層を、基板501に近い側にAl組成の低い層を有するものとすることができる。この活性層504に近い側のAl組成の高い層は、クラッド層の機能を有する機能層であり、単一組成あるいは単一条件層を意味しない。

[0196] 電流伝播層507としては、AlGaAsまたはGaAsPまたはGaPを好適に用いることができる。電流伝播層507を $\text{GaAs}_x\text{P}_{1-x}$ ($0 \leq x < 1$) で形成した場合、緩衝層506はInGaPあるいはAlInPで形成するのが最も好適である。 $\text{GaAs}_x\text{P}_{1-x}$ ($x \neq 1$) と、AlGaInP系材料またはAlGaAs系材料との間には格子不整が存在するため、 $\text{GaAs}_x\text{P}_{1-x}$ ($x \neq 1$) には高密度のひずみや貫通転位が入る。貫通転位密度

は組成 x により調整可能である。

[0197] 次に、図10(b)に示すように、電流伝播層507上の一部に金属パターン層512を形成し、金属パターン層512及び電流伝播層507を被覆するように第一の SiO_2 膜520を堆積することができる。第一の SiO_2 膜520は、光CVD、スパッタ法、PECVD法にて形成することが可能である。

[0198] 次に、第一の SiO_2 膜520上に接着剤525（透明接着層）を形成し、第一接合基板530を作製することができる。

[0199] 接着剤525は、BCBあるいはエポキシ等が選択可能である。形成方法はディップ法あるいはスピコート法により形成可能な材料を選択することが好適である。

[0200] 次に、ホットプレート上に、第一接合基板530を80～110℃の範囲で30秒以上保持して溶剤を揮発させることが好ましい。溶剤が揮発すればよいため、前述のどの条件でも選択可能だが、温度90℃以上、60秒以上の保持時間を選択することが好適である。

[0201] 図10(c)に示すように、透明基板である窓層兼支持基板510上に第二の SiO_2 膜521を堆積し、第二接合基板531を作製することができる。第二の SiO_2 膜521は、光CVD、スパッタ法、PECVD法にて形成することが可能である。窓層兼支持基板510は、例えば、GaP、GaAsP、サファイア等からなる透明基板とすることができる。

[0202] 図10(b)、(c)においては、第一接合基板530のみに接着剤525を設けた例を開示したが、第二接合基板531に接着剤525を設けても同様の効果が得られる。

[0203] 次に、図10(d)に示すように、窓層兼支持基板510を発光部508と接合する接合工程を行う。このとき、 SiO_2 膜522を介して窓層兼支持基板510を発光部508と接合する。

[0204] そして、接合工程において、発光部508上に形成した第一の SiO_2 膜520と、窓層兼支持基板510上に形成した第二の SiO_2 膜521とを接着

剤525を介して接合する。このようにすれば、接合不良による剥離がより確実に低減された発光素子を製造することができる。

[0205] 具体的には、例えば、第一接合基板530と第二接合基板531を、接着剤525と第二のSiO₂膜521を対向させ、かつ接触しないように設置し、30Pa以下の真空雰囲気にする。真空雰囲気とした後、接着剤525と第二のSiO₂膜521を接触させ、かつ、5000Nの圧力と100～200℃の間の温度になるように制御して5分以上保持した後、300℃以上の熱を加えて第一接合基板530と第二接合基板531を圧着して接合することによって、接合基板540を形成することができる。

[0206] 次に、図10(e)に示すように、接合基板540より基板501を除去する工程を行う。基板501の除去は、エッチングにより行うことができる。エッチングに際しては、アンモニア水と過酸化水素水の混合液にてエッチングを行うことができる。第一の選択エッチング層502Aを基板501と異なる材料にしておくことで、アンモニア水と過酸化水素水の混合液によるエッチングを選択的に停止させることができる。

[0207] 基板501除去後、第一の選択エッチング層502Aを除去することができる。同様に、第二の選択エッチング層502Bも除去することができる。これらの除去には例えば塩酸等を用いることができる。

[0208] 次に、図10(f)に示すように、第一半導体層503表面に第一オーミック電極550を形成する工程を行う。第一導電型がN型の場合、第一オーミック電極550は、Au、Ag、Al、Ni、Pd、Ge、Si、Snから少なくとも一種類以上の材料を含み、500nm以上の膜厚を有するものとすることができる。第一導電型がP型の場合、第一オーミック電極550は、Au、Be、Mg、Znから少なくとも一種類以上の材料を含み、500nm以上の膜厚を有するものとすることができる。

[0209] 次に、図10(g)に示すように、少なくとも第一半導体層503と活性層504を除去して除去部580を形成する除去工程を行う。具体的には、例えば、ドライ法あるいはウェット法によるエッチングによって第一半導体

層 503、活性層 504、第二半導体層 505、緩衝層 506 の第一の領域 560 を切り欠いたパターンを形成する。これにより、除去部 580 と、該除去部 580 以外の非除去部 581 を形成することができる。図 10 (g) では緩衝層 506 まで切り欠いた例を図示しているが、少なくとも第一半導体層 503 と活性層 504 を除去すればよく、第二半導体層 505 あるいは緩衝層 506 が露出した状態でエッチングを止めても同様の機能を有する。

[0210] 次に、図 10 (h) に示すように、第一の領域 560 及び第一の領域 560 以外の領域を被覆するように誘電体膜 570 で被覆してもよい。誘電体膜 570 は、 SiO_2 、 SiN_x 等が選択可能である。誘電体膜 570 を被覆後、第一の領域 560 の一部をエッチングし、電流伝播層 507 を露出させた第二の領域 561 を形成することができる。

[0211] 次に、図 10 (i) に示すように、除去部 580 の第二半導体層 505 または緩衝層 506 及び電流伝播層 507 等の第二半導体層 505 に電氣的に接続した第二導電型の半導体層上に第二オーミック電極 551 を形成する工程を行う。

[0212] 具体的には、除去部 580 における第二の領域 561 の一部に第二オーミック電極 551 を形成することができる。図 10 (i) では、第二オーミック電極 551 を電流伝播層 507 上に形成した場合を示している。

[0213] 第二導電型が N 型の場合、第二オーミック電極 551 は、Au、Ag、Al、Ni、Pd、Ge、Si、Sn から少なくとも一種類以上の材料を含み、500 nm 以上の膜厚を有するものとする。第二導電型が P 型の場合、第二オーミック電極 551 は、Au、Be、Mg、Zn から少なくとも一種類以上の材料を含み、500 nm 以上の膜厚を有するものとする。

[0214] 次に、ステルスダイシング法、あるいはブレードダイシング法によって個別ダイスに分割し、発光素子とする。

[0215] このように、 SiO_2 膜 522 を介して窓層兼支持基板 510 を発光部 508 と接合するので、接合不良による剥離が低減された発光素子を製造するこ

とができる。

実施例

[0216] 以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。

[0217] (実施例 1)

本発明の第一の実施形態による発光素子の製造方法により、図 1 に示すような本発明の第一の実施形態による発光素子 100 を 10000 個製造した。

[0218] 具体的には、実施例 1 において製造した発光素子 100 は、GaP からなる透明基板である窓層兼支持基板 110 上に、厚さ $0.5\ \mu\text{m}$ の第二の SiO_2 膜 121 と、同じく厚さ $0.5\ \mu\text{m}$ の第一の SiO_2 膜 120 を介して、AlGaAs からなる厚さ $1.0\ \mu\text{m}$ の電流伝播層 107、AlInP からなる厚さ $0.5\ \mu\text{m}$ の緩衝層 106、AlGaInP からなる厚さ $1.0\ \mu\text{m}$ の p 型の第二半導体層 105、厚さ $0.5\ \mu\text{m}$ の活性層 104、厚さ $1.0\ \mu\text{m}$ の n 型の第一半導体層 103 とをこの順に含む発光部 108 が形成されている。

[0219] 更に、活性層 104 及び第一導電型の第一半導体層 103、第二導電型の第二半導体層 105 及び緩衝層 106 が除去された除去部 180 と、除去部 180 以外の非除去部 181 とを有している。

[0220] そして、非除去部 181 の第一半導体層 103 の表面上に AuGeNi からなる厚さ $500\ \text{nm}$ の第一オーミック電極 150 と、除去部 180 の電流伝播層 107 の表面上に AuBe からなる厚さ $500\ \text{nm}$ の第二オーミック電極 151 とを有している。

[0221] (実施例 2)

本発明の第二の実施形態による発光素子の製造方法により、図 3 に示すような本発明の第二の実施形態による発光素子 200 を 10000 個製造した。

[0222] 具体的には、実施例 2 において製造した発光素子 200 は、第一の SiO_2

膜 2 2 0 と電流伝播層 2 0 7 との間に、第一透明導電膜層 2 1 1 及び第一透明導電膜層 2 1 1 上の一部に A l G a l n P からなる厚さ 0. 0 5 μ m のコンタクト層 2 1 2 が形成されている点を除き実施例 1 と同じ構造とした。

[0223] (実施例 3)

本発明の第三の実施形態による発光素子の製造方法により、図 5 に示すような本発明の第三の実施形態による発光素子 3 0 0 を 1 0 0 0 0 個製造した。

[0224] 具体的には、実施例 3 において製造した発光素子 3 0 0 は、第一及び第二の S i O₂ 膜 3 2 0、3 2 1 を B C B (ベンゾシクロブテン) からなる接着剤 3 2 5 を介して接合した点以外は実施例 1 と同じ構造とした。

[0225] (実施例 4)

本発明の第四の実施形態による発光素子の製造方法により、図 7 に示すような本発明の第四の実施形態による発光素子 4 0 0 を 1 0 0 0 0 個製造した。

[0226] 具体的には、実施例 4 において製造した発光素子 4 0 0 は、第一及び第二の S i O₂ 膜 4 2 0、4 2 1 を B C B (ベンゾシクロブテン) からなる接着剤 4 2 5 を介して接合した点以外は実施例 2 と同じ構造とした。

[0227] (実施例 5)

本発明の第五の実施形態による発光素子の製造方法により、図 9 に示すような本発明の第五の実施形態による発光素子 5 0 0 を 1 0 0 0 0 個製造した。

[0228] 具体的には、実施例 5 において製造した発光素子 5 0 0 は、第一の S i O₂ 膜 5 2 0 上部表面の一部に金属パターン層 5 1 2 が形成されている点を除き実施例 3 と同じ構造とした。

[0229] (比較例)

図 1 1 に示すような発光素子 6 0 0 を 1 0 0 0 0 個製造した。具体的には、実施例 3 における第一及び第二の S i O₂ 膜の代わりに、第一及び第二の S i N_x 膜 6 2 0、6 2 1 を用いた点を除き、実施例 3 と同じ構造とした。

[0230] 上記の実施例 1 ～ 5 及び比較例において製造した発光素子において、窓層兼支持基板（透明基板）の剥離率の測定を行い、このときの結果を図 12 に示した。

[0231] その結果、図 12 に示したように、比較例で作製した発光素子の剥離率は 78% であった。一方、実施例 1 ～ 5 で作製した発光素子の剥離率はいずれも 4% 以下であった。このように、実施例 1 ～ 5 で製造した発光素子では、比較例で製造した発光素子と比べて、接合時に生じる接合不良による剥離を低減することができた。

[0232] なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

請求の範囲


- [請求項1] 窓層兼支持基板と、該窓層兼支持基板上に設けられ、第二導電型の第二半導体層と活性層と第一導電型の第一半導体層とをこの順に含む発光部とを有する発光素子において、
- 少なくとも前記第一半導体層と前記活性層が除去された除去部と、該除去部以外の非除去部と、該非除去部の前記第一半導体層上に設けられた第一オーミック電極と、前記除去部の前記第二半導体層上または前記第二半導体層に電氣的に接続した第二導電型の半導体層上に設けられた第二オーミック電極とを有し、
- 前記窓層兼支持基板と前記発光部とが SiO_2 膜を介して接合されたものであることを特徴とする発光素子。
- [請求項2] 前記 SiO_2 膜は、前記発光部側に設けられた第一の SiO_2 膜と、前記窓層兼支持基板側に設けられた第二の SiO_2 膜とを有し、前記第一の SiO_2 膜と第二の SiO_2 膜とが直接接合されたものであることを特徴とする請求項1に記載の発光素子。
- [請求項3] 前記 SiO_2 膜は、前記発光部側に設けられた第一の SiO_2 膜と、前記窓層兼支持基板側に設けられた第二の SiO_2 膜とを有し、前記第一の SiO_2 膜と第二の SiO_2 膜とが接着剤を介して接合されたものであることを特徴とする請求項1に記載の発光素子。
- [請求項4] 基板上に、該基板と格子整合系の材料で少なくとも第一半導体層、活性層、第二半導体層を順次エピタキシャル成長により発光部を形成する工程と、窓層兼支持基板を前記発光部と接合する接合工程と、前記基板を除去する工程と、前記第一半導体層表面に第一オーミック電極を形成する工程と、少なくとも前記第一半導体層と前記活性層を除去して除去部を形成する除去工程と、前記除去部の前記第二半導体層または前記第二半導体層に電氣的に接続した第二導電型の半導体層上に第二オーミック電極を形成する工程からなる発光素子の製造方法において、

前記接合工程において、 SiO_2 膜を介して前記窓層兼支持基板を前記発光部と接合することを特徴とする発光素子の製造方法。


[請求項5] 前記接合工程において、前記発光部上に形成した第一の SiO_2 膜と、前記窓層兼支持基板上に形成した第二の SiO_2 膜とを直接接合することを特徴とする請求項4に記載の発光素子の製造方法。

[請求項6] 前記接合工程において、前記発光部上に形成した第一の SiO_2 膜と、前記窓層兼支持基板上に形成した第二の SiO_2 膜とを接着剤を介して接合することを特徴とする請求項4に記載の発光素子の製造方法。

[図1]




[図2]




A cross-sectional view of a semiconductor device 200. The device features a substrate 210 with a base layer 220 and a patterned layer 221. A gate stack 207 is formed on the substrate, consisting of a gate dielectric 212 and a gate conductive layer 211. A source/drain region 208 is formed on the gate stack, comprising a stack of layers 203, 204, 205, and 206. A contact pad 250 is formed on the source/drain region. A second source/drain region 207 is formed on the gate stack, comprising a stack of layers 203, 204, 205, and 206. A contact pad 251 is formed on the second source/drain region. A passivation layer 280 is formed over the device, with a via 281 exposing the contact pad 250.


[図4]




[図5]




[図6]




[図7]




[図8]




[図9]




[図10]



[図11]



[図12]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2016/005199

A. CLASSIFICATION OF SUBJECT MATTER

H01L33/02(2010.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L33/00-H01L33/64, H01L21/84

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2017
Kokai Jitsuyo Shinan Koho	1971-2017	Toroku Jitsuyo Shinan Koho	1994-2017

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 2008-210886 A (Hitachi Cable Ltd.), 11 September 2008 (11.09.2008), paragraphs [0015] to [0030]; fig. 1 (Family: none)	1-2, 4-5
Y	JP 3520270 B1 (United Epitaxy Co., Ltd.), 06 February 2004 (06.02.2004), paragraphs [0012] to [0020]; fig. 1 to 3 & US 2002/0105003 A1 paragraphs [0015] to [0023]; fig. 1 to 3 & DE 10118448 A & TW 493286 B	3, 6
Y	JP 5-74925 A (Hitachi, Ltd.), 26 March 1993 (26.03.1993), paragraphs [0021] to [0032]; fig. 1 (Family: none)	3, 6

☐ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
17 January 2017 (17.01.17)

Date of mailing of the international search report
31 January 2017 (31.01.17)

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. H01L33/02(2010.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. H01L33/00-H01L33/64, H01L21/84

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2017年
日本国実用新案登録公報	1996-2017年
日本国登録実用新案公報	1994-2017年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X	JP 2008-210886 A（日立電線株式会社） 2008.09.11, [0015]-[0030], 図1 (ファミリーなし)	1-2, 4-5
Y	JP 3520270 B1（國聯光電科技股▲ふん▼有限公司） 2004.02.06, [0012]-[0020], 図1-図3 & US 2002/0105003 A1, [0015]-[0023], FIG. 1-FIG. 3 & DE 10118448 A & TW 493286 B	3, 6

C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの

「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）

「O」口頭による開示、使用、展示等に言及する文献

「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日

17.01.2017

国際調査報告の発送日

31.01.2017

国際調査機関の名称及びあて先

日本国特許庁（ISA/J P）

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

吉野 三寛

2 K

6204

電話番号 03-3581-1101 内線 3255

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 5-74925 A (株式会社日立製作所) 1993.03.26, [0021]-[0032], 図 1 (ファミリーなし)	3, 6