

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2015-197859

(P2015-197859A)

(43) 公開日 平成27年11月9日(2015.11.9)

(51) Int.Cl.	F I	テーマコード (参考)
G06F 12/06 (2006.01)	G06F 12/06 515H	5B060
G06F 3/08 (2006.01)	G06F 3/08 H	
G06F 3/06 (2006.01)	G06F 3/06 301G	

審査請求 未請求 請求項の数 7 O L (全 15 頁)

(21) 出願番号 特願2014-76344 (P2014-76344)
 (22) 出願日 平成26年4月2日(2014.4.2)

(71) 出願人 000003078
 株式会社東芝
 東京都港区芝浦一丁目1番1号
 (74) 代理人 110001737
 特許業務法人スズエ国際特許事務所
 (72) 発明者 市島 旬
 東京都青梅市新町3丁目3番地の5 東芝
 デジタルメディアエンジニアリング株式会
 社内
 Fターム(参考) 5B060 CD15

(54) 【発明の名称】 メモリコントローラ、半導体記憶装置、およびメモリコントローラの制御方法


(57) 【要約】

【課題】複数のバンクを含む半導体記憶媒体を効率的に制御する。

【解決手段】実施形態によれば、メモリコントローラは、半導体記憶媒体を制御する。メモリコントローラは、第1の受信部と、送信部と、第2の受信部と、リクエスト送信部とを備える。第1の受信部は、半導体記憶媒体の複数のバンクのうちの少なくとも1つがビジー状態の場合にビジーを示し、複数のバンクのうちの少なくとも2つがレディ状態の場合にレディを示すレディ/ビジー信号を受ける。送信部は、レディ/ビジー信号がビジーを示す場合に、複数のバンクに含まれているバンクに対して、レディ状態かビジー状態かを問うステータスリードリクエストを送る。第2の受信部は、ステータスリードリクエストの応答としてステータス信号を受ける。リクエスト送信部は、ステータス信号とレディ/ビジー信号とに基づいて、複数のバンクに含まれるレディ状態バンクにリクエストを送る。

【選択図】 図1

図 1



【特許請求の範囲】**【請求項 1】**

半導体記憶媒体を制御するメモリコントローラであって、

前記半導体記憶媒体の複数のバンクのうちの少なくとも1つがビジー状態の場合にビジーを示し、前記複数のバンクのうちの少なくとも2つがレディ状態の場合にレディを示すレディ/ビジー信号を受ける第1の受信部と、

前記レディ/ビジー信号が前記ビジーを示す場合に、前記複数のバンクに含まれているバンクに対して、前記レディ状態か前記ビジー状態かを問うステータスリードリクエストを送る送信部と、

前記ステータスリードリクエストの応答としてステータス信号を受ける第2の受信部と

10

、
前記ステータス信号と前記レディ/ビジー信号とに基づいて、前記複数のバンクに含まれるレディ状態バンクにリクエストを送るリクエスト送信部と、
を具備するメモリコントローラ。

【請求項 2】

前記ステータス信号と前記レディ/ビジー信号とに基づいて、前記バンクが前記ビジー状態であるか前記レディ状態であるかを示すバンクレディ/ビジー信号を生成する生成部をさらに具備し、

前記リクエスト送信部は、前記バンクレディ/ビジー信号に基づいて、前記レディ状態バンクに前記リクエストを送る、

20

請求項 1 記載のメモリコントローラ。

【請求項 3】

前記複数のバンクは、第1及び第2のバンクを含み、

前記送信部は、前記レディ/ビジー信号が前記ビジーを示す場合に、前記第1のバンク及び前記第2のバンクの双方に対して、前記ステータスリードリクエストを送り、

前記第2の受信部は、前記ステータスリードリクエストの応答として、前記第1のバンクから第1のステータス信号を受け、前記第2のバンクから第2のステータス信号を受け

、
前記生成部は、前記第1のステータス信号に基づいて前記第1のバンクが前記ビジー状態であるか前記レディ状態であるかを示す第1のバンクレディ/ビジー信号を生成し、前記第2のステータス信号に基づいて前記第2のバンクが前記ビジー状態であるか前記レディ状態であるかを示す第2のバンクレディ/ビジー信号を生成する、

30

請求項 2 記載のメモリコントローラ。

【請求項 4】

前記複数のバンクは、優先的に使用される第1のバンクと、第2のバンクとを含み、

前記送信部は、前記レディ/ビジー信号が前記ビジーを示す場合に、前記第1のバンクに対して、前記ステータスリードリクエストを送り、

前記第2の受信部は、前記第1のバンクから前記ステータスリードリクエストの応答として前記ステータス信号を受け、

前記生成部は、前記レディ/ビジー信号と前記ステータス信号とに基づいて、前記第1のバンクが前記ビジー状態であるか前記レディ状態であるかを示す第1のバンクレディ/ビジー信号を生成する、

40

請求項 2 記載のメモリコントローラ。

【請求項 5】

前記複数のバンクは、第1及び第2のバンクを含み、

前記バンクレディ/ビジー信号は、前記第1のバンクが前記ビジー状態であるか前記レディ状態であるかを示す第1のバンクレディ/ビジー信号と、前記第2のバンクが前記ビジー状態であるか前記レディ状態であるかを示す第2のバンクレディ/ビジー信号とを含み、

前記送信部は、前記第1のバンクに対する第1のリクエストが発生し、前記第1のバン

50

クレディ/ビジー信号が前記ビジーを示す場合に、前記第1のバンクに対して前記ステータスリードリクエストを送り、前記第2のバンクに対する第2のリクエストが発生し、前記第2のバンククレディ/ビジー信号が前記ビジーを示す場合に、前記第2のバンクに対して前記ステータスリードリクエストを送り、

前記生成部は、

前記第1のバンクから受けた前記ステータス信号に基づいて、前記第1のバンククレディ/ビジー信号を更新し、

前記第2のバンクから受けた前記ステータス信号に基づいて、前記第2のバンククレディ/ビジー信号を更新し、

前記クレディ/ビジー信号が前記クレディを示す場合に、前記第1のバンククレディ/ビジー信号及び前記第2のバンククレディ/ビジー信号を前記クレディとし、

前記第1のリクエストが前記第1のバンクに送られて前記クレディ/ビジー信号が前記クレディから前記ビジーに変化した場合に、前記第1のバンククレディ/ビジー信号を前記ビジーとし、

前記第2のリクエストが前記第2のバンクに送られて前記クレディ/ビジー信号が前記クレディから前記ビジーに変化した場合に、前記第2のバンククレディ/ビジー信号を前記ビジーとする、

請求項2記載のメモリコントローラ。

【請求項6】

請求項1乃至請求項5のいずれか1項に記載のメモリコントローラと、前記メモリコントローラによって制御される前記半導体記憶媒体と、を具備する半導体記憶装置。

【請求項7】

半導体記憶媒体を制御するメモリコントローラの制御方法であって、

前記半導体記憶媒体の複数のバンクのうちの少なくとも1つがビジー状態の場合にビジーを示し、前記複数のバンクのうちの少なくとも2つがクレディ状態の場合にクレディを示すクレディ/ビジー信号を受けると、

前記クレディ/ビジー信号が前記ビジーを示す場合に、前記複数のバンクに含まれているバンクに対して、前記クレディ状態か前記ビジー状態かを問うステータスリードリクエストを送ることと、

前記ステータスリードリクエストの応答としてステータス信号を受けると、

前記ステータス信号と前記クレディ/ビジー信号とに基づいて、前記複数のバンクに含まれるクレディ状態バンクにリクエストを送ることと、を具備するメモリコントローラの制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

実施形態は、メモリコントローラ、半導体記憶装置、およびメモリコントローラの制御方法に関する。

【背景技術】

【0002】

記憶装置の一例として、複数の種類の記憶媒体を組み合わせたハイブリッド型記憶装置がある。ハイブリッド型記憶装置では、例えば、磁気記憶媒体と半導体記憶媒体とが含まれる。

【0003】

半導体記憶媒体のメモリ領域は、複数のメモリバンク（以下、単にバンクと表記する。）に分割される場合がある。半導体記憶媒体のメモリコントローラは、例えばインターリーブ（interleaving）方式に基づいて、複数のバンクに対するデータの書き込み及び読み出しを制御する。

【先行技術文献】

10

20

30

40

50

【特許文献】

【0004】

【特許文献1】特開2007-213179号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本実施形態は、複数のバンクを含む半導体記憶媒体を効率的に制御するメモリコントローラ、半導体記憶装置、およびメモリコントローラの制御方法を提供する。

【課題を解決するための手段】

【0006】

10

実施形態によれば、メモリコントローラは、半導体記憶媒体を制御する。メモリコントローラは、第1の受信部、送信部、第2の受信部、リクエスト送信部を備える。第1の受信部は、半導体記憶媒体の複数のバンクのうちの少なくとも1つがビジー状態の場合にビジーを示し、複数のバンクのうちの少なくとも2つがレディ状態の場合にレディを示すレディ/ビジー信号を受ける。送信部は、レディ/ビジー信号がビジーを示す場合に、複数のバンクに含まれているバンクに対して、レディ状態かビジー状態かを問うステータスリードリクエストを送る。第2の受信部は、ステータスリードリクエストの応答としてステータス信号を受ける。リクエスト送信部は、ステータス信号とレディ/ビジー信号とに基づいて、複数のバンクに含まれるレディ状態バンクにリクエストを送る。

【図面の簡単な説明】

20

【0007】

【図1】本実施形態に係るメモリコントローラの構成を例示するブロック図。

【図2】本実施形態に係るメモリコントローラを備える記憶装置を例示するブロック図。

【図3】本実施形態に係るR/Bコントローラの構成を例示するブロック図。

【図4】本実施形態に係るバンクコントローラの処理を例示するフローチャート。

【図5】本実施形態に係るリクエストアービタ及びR/Bコントローラの処理を例示するフローチャート。

【図6】比較例のR/B信号に基づくリクエスト発行制御を例示するタイミングチャート。

。

【図7】本実施形態に基づくリクエスト発行制御の第1の例を示すタイミングチャート。

30

【図8】本実施形態に基づくリクエスト発行制御の第2の例を示すタイミングチャート。

【発明を実施するための形態】

【0008】

以下、図面を参照して、発明の実施形態について説明する。なお、以下の説明において、略又は実質的に同一の機能及び構成要素については、同一符号を付し、必要に応じて説明を行う。

【0009】

【実施形態】

本実施形態においては、複数のバンクに含まれる特定のバンクがビジー（Busy）であるかレディ（Ready）であるかを示すバンクレディ/ビジー情報（以下、バンクR/B情報という）を生成するメモリコントローラ、半導体記憶装置、およびメモリコントローラの制御方法について説明する。

40

【0010】

図1は、本実施形態に係るメモリコントローラの構成を例示するブロック図である。

【0011】

半導体記憶装置1は、半導体記憶媒体2と、メモリコントローラ3とを備える。

【0012】

半導体記憶媒体2は、揮発性半導体メモリでもよく、不揮発性半導体メモリでもよい。本実施形態において、半導体記憶媒体2は、不揮発性半導体メモリであり、例えば、NAND型フラッシュメモリとするが、NOR型フラッシュメモリ、MRAM（Magnetoresis

50

tive Random access memory : 磁気抵抗メモリ)、P R A M (Phase change Random access memory : 相変化メモリ)、R e R A M (Resistive Random access memory : 抵抗変化型メモリ)、F e R A M (Ferroelectric Random Access Memory)などの記憶媒体でもよい。

【0013】

半導体記憶媒体2のメモリ領域は、複数のバンクB0, B1に分けられている。本実施形態では、説明を簡略化するために、バンク数が2つの場合を例として説明するが、バンク数は3以上でもよい。

【0014】

半導体記憶媒体2では、2つのバンクB0, B1で1つのレディ/ビジー信号(以下、R/B信号という)を共有している。換言すれば、R/B信号は、バンクB0, B1のうちの少なくとも1つがビジー状態の場合に、ビジーを示す。R/B信号は、バンクB0, B1の双方がレディ状態の場合にレディを示す。

10

【0015】

半導体記憶媒体2とメモリコントローラ3と間のメモリインタフェース(以下、メモリI/Fという)は、1チャンネルとするが2チャンネル以上でも同様の制御を適用可能である。

【0016】

メモリコントローラ3は、半導体記憶媒体2に電氣的に接続され、半導体記憶媒体2を制御する。メモリコントローラ3は、ステータスリードリクエストの自動発行を行う。より具体的に説明すると、メモリコントローラ3は、半導体記憶媒体2からのR/B信号を受け、R/B信号に応じてステータスリードリクエストを自動発行し、バンクB0, B1ごとにビジー状態かレディ状態かを示すバンクR/B情報を生成する。

20

【0017】

メモリコントローラ3は、バンクコントローラBC0, BC1、リクエストアービタ4、レディ/ビジーコントローラ(以下、R/Bコントローラという)5、インタフェースコントローラ(以下、I/Fコントローラという)6を含む。

【0018】

バンクコントローラBC0は、バンクB0に対するリクエストのキューイングを実行する。バンクコントローラBC0は、バンクB0に対するリクエストを、リクエストアービタ4へ送る。

30

【0019】

バンクコントローラBC1は、バンクB1に対するリクエストのキューイングを実行し、バンクB1に対するリクエストを、リクエストアービタ4へ送る。

【0020】

リクエストとしては、例えば、データの読み出し又は書き込みなどのアクセスリクエストがある。

【0021】

バンクコントローラBC0, BC1からリクエストアービタ4へ送られるリクエストは、バンクB0, B1がビジー状態であっても発行してよいか否かを示すフラグ情報を含む。

40

【0022】

リクエストアービタ4は、バンクコントローラBC0, BC1からリクエストを受け、いずれのリクエストに優先権を与えるかを調停するアービトレーション機能を含む。

【0023】

例えば、リクエストアービタ4は、R/Bコントローラ5から受けたバンクB0, B1ごとのバンクR/B情報と、バンクコントローラBC0, BC1から受けたリクエストに含まれているフラグ情報とに基づいて、バンクB0, B1へ発行可能なリクエストを選択する。例えば、リクエストアービタ4は、レディ状態のバンクに対するリクエスト、またはビジー状態でも発行してよいフラグが付加されたリクエストを優先して選択する。リク

50

エストアービタ 4 は、複数のリクエストを発行可能な場合には、例えばラウンドロビン又は L R U (Least Recently Used) 制御を用いてリクエストを選択する。

【 0 0 2 4 】

そして、リクエストアービタ 4 は、選択されたリクエストを R / B コントローラ 5 に送る。また、リクエストアービタ 4 は、バンクコントローラ B C 0 , B C 1 からのリクエストがあるか否かを示すリクエスト有無信号を、R / B コントローラ 5 に送る。

【 0 0 2 5 】

R / B コントローラ 5 は、第 1 の受信部 5 a と、送信部 5 b と、第 2 の受信部 5 c と、生成部 5 d とを備える。

【 0 0 2 6 】

第 1 の受信部 5 a は、リクエストアービタ 4 からのリクエストを受ける。また、第 1 の受信部 5 a は、半導体記憶媒体 2 から R / B 信号を受ける。

【 0 0 2 7 】

送信部 5 b は、R / B 信号がビジーを示す場合に、I / F コントローラ 6 を介してバンク B 0 , B 1 のうちの何れかのバンクに対して、レディ状態かビジー状態かを問うステータスリードリクエストを送る。

【 0 0 2 8 】

第 2 の受信部 5 c は、ステータスリードリクエストの応答としてステータス信号を受信する。

【 0 0 2 9 】

生成部 5 d は、受信したステータス信号に基づいて、特定のバンクがビジー状態であるかレディ状態であるかを示すバンク R / B 情報を生成する。

【 0 0 3 0 】

換言すれば、R / B コントローラ 5 は、リクエストアービタ 4 からリクエストを受け、このリクエストを発行するか、又は、ステータスリードリクエストを発行するか選択し、選択されたリクエスト又はステータスリードリクエストを I / F コントローラ 6 に送る。

【 0 0 3 1 】

R / B コントローラ 5 は、ステータスリードリクエストを I / F コントローラ 6 に送った場合に、ステータスリードリクエストの応答として I / F コントローラ 6 を介して受けたステータス信号、または半導体記憶媒体 2 から受けた R / B 信号に基づいて、バンク B 0 , B 1 ごとのバンク R / B 情報を内部で生成又は更新する。

【 0 0 3 2 】

バンク B 0 のバンク R / B 情報は、バンク B 0 がレディ状態かビジー状態かを示す。

【 0 0 3 3 】

バンク B 1 のバンク R / B 情報は、バンク B 1 がレディ状態かビジー状態かを示す。

【 0 0 3 4 】

R / B コントローラ 5 は、バンク B 0 , B 1 ごとのバンク R / B 情報をリクエストアービタ 4 に送る。

【 0 0 3 5 】

I / F コントローラ 6 は、メモリ I / F を制御する。I / F コントローラ 6 は、R / B コントローラ 5 から実行すべきリクエストを受け付けると、リクエストをメモリ I / F にしたがって半導体記憶媒体 2 に送る。リクエストがアクセスリクエストの場合、I / F コントローラ 6 は、半導体記憶媒体 2 に対するアクセスを実行する。I / F コントローラ 6 は、リクエストに対する完了通知信号を、リクエストアービタ 4、R / B コントローラ 5 などの各種コントローラへ送る。リクエストが読み出しリクエストの場合には、I / F コントローラ 6 は、半導体記憶媒体 2 から読み出されたデータなどのアクセス結果を、各種コントローラへ送る。I / F コントローラ 6 は、完了通知信号及びアクセス結果を、R / B コントローラ 5 経由でリクエストアービタ 4 へ送っても、リクエストアービタ 4 経由でバンクコントローラ B C 0 , B C 1 に送ってもよい。

【 0 0 3 6 】

10

20

30

40

50

さらに、I/Fコントローラ6は、R/Bコントローラ5からステータスリードリクエストを受けると、ステータスリードリクエストをメモリI/Fにしたがって半導体記憶媒体2に送る。I/Fコントローラ6は、ステータスリードリクエストの応答としてステータス信号を、R/Bコントローラ5へ送る。

【0037】

図2は、本実施形態に係るメモリコントローラ3を備える記憶装置を例示するブロック図である。

【0038】

記憶装置7は、ハイブリッド型ハードディスクドライブ(HDD)である。しかしながら、記憶装置7は、例えばSSD(Solid State Drive)などでもよい。

10

【0039】

記憶装置7は、ホスト装置8の制御に従って、半導体記憶媒体2と、磁気記憶媒体であるディスク9とに、大容量のデータを記憶する。

【0040】

記憶装置7は、ハードディスクコントローラ(HDC)10と、バッファメモリ11と、ヘッドIC(Integrated Circuit)12と、ディスク9と、ヘッド13とを備える。

【0041】

HDC10は、記憶装置7とホスト装置8との間のインターフェースを制御し、半導体記憶媒体2及びディスク9に対するデータ書き込み及びデータ読み出し等を制御する。

【0042】

バッファメモリ11は、HDC10の制御に従い、記憶装置7とホスト装置8との間のデータ転送のための書き込みデータまたは読み出しデータを一時的に記憶する。バッファメモリ11としては、例えばDRAM(Dynamic Random Access Memory)などが用いられる。

20

【0043】

ヘッドIC12は、HDC10に従い、ヘッド13を制御するヘッドアンプ集積回路である。

【0044】

ヘッド13は、ヘッドIC12の制御に従って、ディスク9上を移動し、ディスク9に記憶されたデータを読み出し、ディスク9にデータを書き込む。

30

【0045】

メモリコントローラ3は、上記HDC10に従い、半導体記憶媒体2を制御する。メモリコントローラ3に備えられているバンクコントローラBC0、BC1は、上記HDC10から転送された転送リクエストのキューイングを行う。

【0046】

図3は、本実施形態に係るR/Bコントローラ5の構成を例示するブロック図である。

【0047】

R/Bコントローラ5は、制御部14、選択部15、生成部5dを備える。

【0048】

制御部14は、上記の第1の受信部5a、送信部5b、および第2の受信部5cを含む。

40

【0049】

選択部15は、リクエストアービタ4からのリクエストと、制御部14で発行されたステータスリードリクエストとを受け、制御部14からの制御信号C1に従い、リクエストと、ステータスリードリクエストとのいずれか一方を選択し、I/Fコントローラ6に送る。

【0050】

制御部14は、I/Fコントローラ6からの完了通知信号、ステータス信号、及び半導体記憶媒体2からのR/B信号を受ける。

【0051】

50

生成部 5 d は、制御部 1 4 から制御信号 C 2 に従い、バンク B 0 , B 1 ごとのバンク R / B 情報を生成又は更新し、リクエストアービタ 4 へ送る。

【 0 0 5 2 】

R / B コントローラ 5 におけるバンク B 0 のバンク R / B 情報の生成、及び、バンク B 0 に対するリクエストとステータスリードリクエストの選択について説明する。なお、バンク B 1 についても、下記のバンク B 0 の場合と同様の処理が実行される。

【 0 0 5 3 】

生成部 5 d は、R / B 信号がレディを示す場合に、バンク B 0 のバンク R / B 情報とバンク B 1 のバンク R / B 情報との双方を、レディとする。

【 0 0 5 4 】

送信部 5 b は、リクエストアービタ 4 からバンク B 0 に対するリクエストがあるかどうかを示す信号を受け、リクエストがあることを検知したが、バンク B 0 のバンク R / B 情報がビジーを示す場合に、選択部 1 5 によって、リクエストではなく、バンク B 0 に対するステータスリードリクエストを選択し、送る。

【 0 0 5 5 】

第 2 の受信部 5 c は、バンク B 0 に対するステータス信号を受ける。

【 0 0 5 6 】

生成部 5 d は、バンク B 0 に対するステータス信号がレディを示す場合に、バンク B 0 に対するバンク R / B 情報をレディに更新し、バンク B 0 に対するバンク R / B 情報を更新したことを示す更新フラグをアサートする。

【 0 0 5 7 】

送信部 5 b は、バンク B 0 に対する更新フラグがアサートされている場合、リクエストアービタ 4 から受けたバンク B 0 に対するリクエストを、I / F コントローラ 6 に送り、生成部 5 d は、バンク B 0 に対する更新フラグをデアサートする。

【 0 0 5 8 】

生成部 5 d は、リクエストアービタ 4 から受けたバンク B 0 に対するリクエストを I / F コントローラ 6 に送った結果により R / B 信号がレディからビジーとなった場合には、当該バンク B 0 に対するバンク R / B 情報をビジーとする。

【 0 0 5 9 】

送信部 5 b は、R / B 信号がビジーを示す場合であっても、ステータスリードリクエストを I / F コントローラ 6 に送る。

【 0 0 6 0 】

送信部 5 b は、ステータスリードリクエストを I / F コントローラ 6 に送った後、バンク B 0 のバンク R / B 情報がレディを示さない場合、所定時間経過後に、再度ステータスリードリクエストを I / F コントローラ 6 に送る。

【 0 0 6 1 】

図 4 は、本実施形態に係るバンクコントローラ B C 0 の処理を例示するフローチャートである。なお、バンクコントローラ B C 1 の処理についても、この図 4 と同様である。

【 0 0 6 2 】

ステップ S 1 において、バンクコントローラ B C 0 は、H D C 1 0 から転送されたキューイングリクエストがあるか否かを判定する。キューイングリクエストがない場合、バンクコントローラ B C 0 は、ステップ S 1 を繰り返す。

【 0 0 6 3 】

キューイングリクエストがある場合、ステップ S 2 において、バンクコントローラ B C 0 は、リクエストアービタ 4 に、リクエストを送る。

【 0 0 6 4 】

ステップ S 3 において、バンクコントローラ B C 0 は、I / F コントローラ 6 からリクエストアービタ 4 経由で実行完了通知を受け取るまでステップ S 3 を繰り返す。

【 0 0 6 5 】

リクエストが実行完了した場合、バンクコントローラ B C 0 は、処理を終了する。

10

20

30

40

50

【 0 0 6 6 】

図 5 は、本実施形態に係るリクエストアービタ 4 及び R / B コントローラ 5 の処理を例示するフローチャートである。

【 0 0 6 7 】

ステップ T 1 において、リクエストアービタ 4 は、バンクコントローラ B C 0 , B C 1 からリクエストを受けたか否かを判定する。

【 0 0 6 8 】

リクエストを受けていない場合、リクエストアービタ 4 は、ステップ T 1 を繰り返す。

【 0 0 6 9 】

リクエストを受けた場合、ステップ T 2 において、リクエストアービタ 4 は、リクエストのフラグ情報に基づいて、対象バンクがレディ状態であることを必要とするレディ必要リクエストがあるか否かを判定する。

10

【 0 0 7 0 】

レディ必要リクエストがない場合には、処理はステップ T 7 に移動する。

【 0 0 7 1 】

レディ必要リクエストがある場合には、処理はステップ T 3 に移動する。

【 0 0 7 2 】

ステップ T 3 において、リクエストアービタ 4 は、フラグ情報とバンク R / B 情報に基づいて、レディ必要リクエストの対象バンクがすべてレディ状態かを判定する。

20

【 0 0 7 3 】

レディ必要リクエストの対象バンクがすべてレディ状態でない場合、処理はステップ T 4 へ移動する。

【 0 0 7 4 】

レディ必要リクエストの対象バンクがすべてレディ状態の場合、処理はステップ T 7 へ移動する。

【 0 0 7 5 】

ステップ T 4 において、R / B コントローラ 5 は、対象バンクに対するステータスリードリクエストを、I / F コントローラ 6 に送る。

【 0 0 7 6 】

ステップ T 5 において、R / B コントローラ 5 は、I / F コントローラ 6 におけるステータスリードリクエストの実行を待つ。

30

【 0 0 7 7 】

ステップ T 6 において、R / B コントローラ 5 は、レディ必要リクエストの対象バンクに対するステータスリードリクエストの完了通知信号を受けたか否かを判定する。

【 0 0 7 8 】

ステータスリードリクエストの完了通知信号を受けていない場合、処理はステップ T 4 に移動する。

【 0 0 7 9 】

ステータスリードリクエストの完了通知信号を受けた場合、処理はステップ T 7 に移動する。

40

【 0 0 8 0 】

ステップ T 7 において、リクエストアービタ 4 は、フラグ情報及びバンク R / B 情報に基づいて、対象バンクがレディ状態であることを必要としないレディ不要リクエストがあるか、又は、レディ状態のバンクに対するリクエストがあるかを判定する。

【 0 0 8 1 】

レディ不要リクエストがなく、かつ、レディ状態のバンクに対するリクエストがない場合、処理はステップ T 1 に移動する。

【 0 0 8 2 】

レディ不要リクエストがあるか、又は、レディ状態のバンクに対するリクエストがある場合、ステップ T 8 において、リクエストアービタ 4 は、アービトレーションを実行し、

50

ステップ T 9 において、R / B コントローラ 5 経由で、I / F コントローラ 6 に、リクエストを送る。

【 0 0 8 3 】

ステップ T 1 0 において、リクエストアービタ 4 は、I / F コントローラ 6 におけるリクエストの実行を待つ。リクエストアービタ 4 は、リクエストの完了通知信号を受けると、処理を終了する。

【 0 0 8 4 】

なお、上記図 5 において、ステータスリードリクエストの発行方法は、適宜変更可能である。例えば、バンク B 0 , B 1 のうちの優先的なバンクのレディ状態が認識された時点で、ステータスリードリクエストの発行を停止してもよい。例えば、リクエストがない場合であっても、メモリ I / F が使用可能であれば、ステータスリードリクエストを発行してもよい。ステータスリードリクエストは、設定された間隔で発行されてもよい。

【 0 0 8 5 】

以上説明した本実施形態においては、バンク B 0 , B 1 ごとのバンク R / B 情報を適切なタイミングで生成又は更新することができ、半導体記憶媒体 2 に対するインタリーブアクセスを効率化することができる。

【 0 0 8 6 】

本実施形態においては、キューイングされたリクエストとは独立してステータスリードリクエストが発行され、バンク B 0 , B 1 ごとのバンク R / B 情報を自動生成又は更新することができる。

【 0 0 8 7 】

本実施形態においては、バンク B 0 , B 1 がレディ状態かビジー状態かを、R / B 信号のみに頼って監視するのではなく、バンク B 0 , B 1 ごとのバンク R / B 情報を生成し監視することにより、レディ状態バンクに対してリクエストを送ることが促進され、バンク B 0 , B 1 へのリクエストの発行を効率的に行うことができる。

【 0 0 8 8 】

本実施形態においては、メモリコントローラ 3 のみの変更でリクエスト発行を効率化することができ、例えば記憶装置 7 に含まれるファームウェアなどを変更する必要がないため、適用容易である。

【 0 0 8 9 】

以下で、比較例の R / B 信号に基づく制御と、本実施形態に係る制御とを対比して、本実施形態の有効性を説明する。ここでは、バンク B 0 , B 1 に対するリクエストの発行を制御する場合を例として説明するが、プログラムコマンドの実行を制御する場合についても同様である。

【 0 0 9 0 】

図 6 は、比較例の R / B 信号に基づくリクエスト発行制御を例示するタイミングチャートである。

【 0 0 9 1 】

この図 6 では、上から下へ、バンク B 0 に対して発行されるリクエストの発行状態、バンク B 0 の状態、バンク B 1 に対して発行されるリクエストの発行状態、バンク B 1 の状態、R / B 信号の状態を表している。ここで、R / B 信号は、上述のように、バンク B 0 , B 1 で共有されており、バンク B 0 , B 1 の双方がレディ状態の場合にレディを示し、バンク B 0 , B 1 のうちの少なくとも 1 つがビジー状態の場合にビジーを示す。

【 0 0 9 2 】

比較例では、メモリ I / F の R / B 信号のみを用いてリクエストの発行が制御されている。例えば、バンク B 0 がレディ状態で、バンク B 1 がビジー状態の場合、R / B 信号はビジーを示す。このため、レディ状態のバンク B 0 に対するリクエスト発行が阻害される。各バンクコントローラ B C 0 , B C 1 に、ステータスリードリクエストをキューイングし、ステータスリードリクエストをバンクコントローラ B C 0 , B C 1 から発行することで、バンク B 0 , B 1 ごとにレディ状態かビジー状態かを調べることは可能である。しか

10

20

30

40

50

しながら、ステータスリードリクエストが必要になるタイミングは、半導体記憶媒体 2 の特性及びリクエスト実行状態によって変化する。このため、バンクコントローラ B C 0 , B C 1 からステータスリードリクエストを発行するタイミングを予め想定することは困難である。このため、効率的にバンク B 0 , B 1 をアクセスしたい場合に、各バンクコントローラ B C 0 , B C 1 に複数のリクエストを予めキューイングしておくことができない。

【 0 0 9 3 】

上記図 6 の比較例のタイミングチャートにおいて、バンク B 0 にリクエストが発行されると、バンク B 0 がビジー状態となるため、R / B 信号もビジーを示す。このため、レディ状態のバンク B 1 に対するリクエストの発行が実行されない。比較例の制御では、R / B 信号がレディを示すたびに、バンク B 0 , B 1 に対して交互にリクエストが発行され、アクセスされる。

10

【 0 0 9 4 】

図 7 は、本実施形態に基づくリクエスト発行制御の第 1 の例を示すタイミングチャートである。

【 0 0 9 5 】

この図 7 では、上から下へ、バンク B 0 に対して発行されるリクエスト及びステータスリードリクエスト (S T R) の発行状態、バンク B 0 の状態、バンク B 1 に対して発行されるリクエスト及びステータスリードリクエストの発行状態、バンク B 1 の状態、R / B 信号の状態を表している。

【 0 0 9 6 】

バンクコントローラ B 0 とバンクコントローラ B 1 は、それぞれリクエスト (プログラムコマンド) を 3 つキューイングする。

20

【 0 0 9 7 】

初期状態はバンク B 0 , B 1 の双方がレディ状態であるため、まずバンク B 0 に 1 つ目のリクエストが発行される。

【 0 0 9 8 】

1 つ目のリクエストが発行されると、R / B 信号がビジーを示すが、バンク B 0 には 2 つ目のリクエストが存在する。このため、バンク B 0 に対してステータスリードリクエストが発行され、バンク B 0 の状態が調べられ、バンク B 0 に対するバンク R / B 情報が生成される。

30

【 0 0 9 9 】

バンク B 0 に対するバンク R / B 情報が生成された後、バンク B 0 はビジー状態であるがバンク B 1 はレディ状態のままである。

【 0 1 0 0 】

このため、バンク B 1 の 1 つ目のリクエストが発行される。

【 0 1 0 1 】

その後、バンク B 0 とバンク B 1 とに、それぞれステータスリードリクエストが発行され、バンク B 0 , B 1 に対するバンク R / B 情報が生成される。

【 0 1 0 2 】

バンク B 0 に対するバンク R / B 情報がレディとなったタイミングでは、バンク B 1 に対する R / B 情報はビジーで、かつ、バンク B 1 に対するリクエストも存在している。このため、バンク B 1 にステータスリードリクエストが発行された後に、バンク B 0 の 2 つ目のプログラムが実行される。

40

【 0 1 0 3 】

バンク B 0 への 2 つ目のリクエスト発行中に、R / B 信号がレディになる。このため、バンク B 1 に対するバンク R / B 情報はレディに更新される。

【 0 1 0 4 】

バンク B 0 に 2 つ目のリクエストが発行されると、R / B 信号がビジーを示すが、バンク B 0 には 3 つ目のリクエストが存在する。このため、バンク B 0 に対してステータスリードリクエストが発行され、バンク B 0 の状態が調べられ、バンク B 0 に対するバンク R

50

/ B 情報が生成される。

【 0 1 0 5 】

バンク B 0 に対するバンク R / B 情報が生成された後、バンク B 0 はビジー状態であるがバンク B 1 はレディ状態である。

【 0 1 0 6 】

このため、バンク B 1 の 2 つ目のリクエストが発行される。

【 0 1 0 7 】

上記の制御が繰り返され、ビジー状態のバンクに対するリクエストが存在する場合は、このビジー状態のバンクに対してステータスリードリクエストがポーリングされ、レディ状態のバンクに対してリクエストが発行される。

10

【 0 1 0 8 】

図 8 は、本実施形態に基づくリクエスト発行制御の第 2 の例を示すタイミングチャートである。この図 8 の第 2 の例では、上記図 7 の第 1 の例と同様に、上から下へ、バンク B 0 に対して発行されるリクエスト及びステータスリードリクエストの発行状態、バンク B 0 の状態、バンク B 1 に対して発行されるリクエスト及びステータスリードリクエストの発行状態、バンク B 1 の状態、R / B 信号の状態を表している。

【 0 1 0 9 】

バンクコントローラ B 0 とバンクコントローラ B 1 は、それぞれリクエストを 3 つキューイングし、優先順位は L R U 制御(最近実行されていないバンクを最優先)とする。

【 0 1 1 0 】

バンク B 0 の 1 つ目のリクエスト発行後、バンク B 1 が最優先となり、かつ、バンク B 1 に対するバンク R / B 信号はレディ状態を示したままである。このため、ステータスリードリクエストは発行されず、バンク B 1 に対して 1 つ目のリクエストが発行される。

20

【 0 1 1 1 】

バンク B 1 の 1 つ目のリクエスト発行後、バンク B 0 が最優先となり、最優先のバンク B 0 からステータスリードリクエストのポーリングが開始される。最優先のバンク B 0 のレディ状態が検出された時点で、ステータスリードリクエストのポーリングが終了され、バンク B 0 の 2 つ目のリクエストが発行される。

【 0 1 1 2 】

バンク B 0 の 2 つ目のリクエストが発行され、バンク B 1 が最優先となったが、バンク B 0 の状態がレディ状態からビジー状態に変化する前でありバンク B 0 の状態が未だレディ状態を示したままの場合に、バンク B 1 がビジー状態からレディ状態に変化すると、バンク B 0 , B 1 の双方がレディ状態になり、R / B 信号がレディ状態を示す。すると、最優先のバンク B 1 のレディ状態が検出され、最優先のバンク B 1 の 2 つ目のリクエストが発行される。

30

【 0 1 1 3 】

その後、上記の制御が繰り返される。

【 0 1 1 4 】

この第 2 の例では最優先バンクから順番にステータスリードリクエストが発行されるため、メモリ I / F を第 1 の例よりもさらに効率的に使用することができる。

40

【 0 1 1 5 】

上記の図 6 乃至図 8 に比較されるように、本実施形態に係るメモリコントローラ 3 により、リクエスト発行を効率化することができる。

【 0 1 1 6 】

本実施形態において、各コントローラの機能は、自由に組み合わせ、又は、分離することができる。例えば、リクエストアービタ 4 と R / B コントローラ 5 とを組み合わせてもよい。

【 0 1 1 7 】

本実施形態においては、例えば、リクエストの有無に依存することなく、ステータスリードコマンドを先行して発行してもよい。

50

【0118】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】


【0119】

1...半導体記憶装置、2...半導体記憶媒体、3...メモリコントローラ、BC0, BC1...バンクコントローラ、4...リクエストアービタ、5...R/Bコントローラ、5a...第1の受信部、5b...送信部、5c...第2の受信部、5d...生成部、6...I/Fコントローラ、B1, B2...バンク、7...記憶装置、8...ホスト装置、9...ディスク、10...HDC、11...バッファメモリ、12...ヘッドIC、13...ヘッド、14...制御部、15...選択部。

10


【図1】

図1




【図2】

図2




【 図 3 】

図 3




【 図 4 】

図 4




【 図 5 】

図 5




【 図 6 】

図 6



【 図 7 】

図 7



【 図 8 】

図 8

