

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4078446号
(P4078446)

(45) 発行日 平成20年4月23日(2008.4.23)

(24) 登録日 平成20年2月15日(2008.2.15)

(51) Int.Cl.

H04L 12/56 (2006.01)

F 1

H04L 12/56

F

請求項の数 21 (全 30 頁)

(21) 出願番号	特願平10-535787
(86) (22) 出願日	平成10年1月30日(1998.1.30)
(65) 公表番号	特表2002-514366(P2002-514366A)
(43) 公表日	平成14年5月14日(2002.5.14)
(86) 國際出願番号	PCT/US1998/001985
(87) 國際公開番号	W01998/036530
(87) 國際公開日	平成10年8月20日(1998.8.20)
審査請求日	平成17年1月6日(2005.1.6)
(31) 優先権主張番号	60/038,025
(32) 優先日	平成9年2月14日(1997.2.14)
(33) 優先権主張国	米国(US)
(31) 優先権主張番号	08/993,880
(32) 優先日	平成9年12月18日(1997.12.18)
(33) 優先権主張国	米国(US)

(73) 特許権者	アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド アメリカ合衆国、94088-3453 カリフォルニア州、サンノイバール、 ピィ・オウ・ボックス・3453、ワン ・エイ・エム・ディ・プレイス、メイル ・トップ・68(番地なし)
(74) 代理人	弁理士 深見 久郎
(74) 代理人	弁理士 森田 俊雄
(74) 代理人	弁理士 伊藤 英彦

最終頁に続く

(54) 【発明の名称】探索可能なキャッシュ領域を備えるマルチコピークью構造

(57) 【特許請求の範囲】

【請求項 1】

ネットワークスイッチから送信されるフレームのコピーのカウントを維持するための構成であって、

エントリを受取ってクьюに入れるよう構成されるマルチコピークьюを含み、各エントリはフレーム識別子およびコピー数を有し、各コピー数は正または負の値であり、正の値のコピー数は送信されるべきフレームのコピーの総数を表わし、負の値のコピー数は既に行なわれたフレームのコピーの1つについての送信を表わし、さらに、

正のコピー数を有するマルチコピークьюからのエントリを受取り、ストアするよう構成される探索可能な第1のメモリと、

マルチコピークьюを出るエントリを検査し、マルチコピークьюからのエントリが負のコピー数を有するときには、負のコピー数を有するエントリと同じフレーム識別子を有するエントリを求めて第1のメモリを探索し、第1のメモリ内のエントリのコピー数が1よりも大きければそのフレーム識別子を有する第1のメモリ内のエントリのコピー数をデクリメントし、コピー数が1と等しければ第1のメモリ内のそのエントリをデリートするよう構成されるバッファマネージャとを含み、

フレーム識別子は、フレームがストアされている第2のメモリ内の場所を指すフレームポインタである、構成。

【請求項 2】

第1のメモリはキャッシュメモリである、請求項1に記載の構成。

【請求項 3】

バッファ内にフレームをストアするよう構成される第2のメモリをさらに含む、請求項1に記載の構成。

【請求項 4】

第2のメモリ内のバッファは、そのバッファ内にストアされているフレームのためのコピー数がストア可能であるコピー数領域を備えたバッファヘッダを有する、請求項3に記載の構成。

【請求項 5】

バッファマネージャは、マルチコピークューから出る正のコピー数を有するエントリを第1のメモリへと書き込み、正のコピー数を有するエントリの書き込みの前に第1のメモリがフルであれば、第1のメモリから最古のエントリを除去し、そのエントリのコピー数を、バッファマネージャによって除去されたエントリ内のフレームポインタが指すフレームをストアするバッファのバッファヘッダのコピー数領域へと書き込むようさらに構成される、請求項4に記載の構成。

【請求項 6】

バッファマネージャは、バッファマネージャによる第1のメモリの探索が負のコピー数を有するエントリと同じ識別子を有するエントリを第1のメモリ内でつきとめないとき、その負のコピー数を含むエントリ内のフレームポインタが指すフレームをストアしているバッファのコピー数領域からコピー数を取出すようさらに構成される、請求項5に記載の構成。

10

20

【請求項 7】

メモリ構成であって、

エントリを受取ってキューに入れるよう構成されるマルチコピークューを含み、各エントリはフレームポインタおよびコピー数を有し、各コピー数は正または負の値であり、正の値のコピー数は送信されるべきフレームのコピーの総数を表わし、負の値のコピー数は既に行なわれたフレームのコピーの1つについての送信を表わし、さらに、

エントリをストアするよう構成される第1のメモリを含み、各エントリは第2のメモリ内にストアされているデータを指すデータポインタと、関連のデータ項目とを有し、さらに、

データポインタが指す第2のメモリ内の場所でデータをストアするよう構成される第2のメモリを含み、第2のメモリ内の場所はデータとともに関連のデータ項目をストアするよう構成され、したがって、第2のメモリは関連のデータ項目をストアするための第1のメモリの拡張部であり、

30

第1のメモリは探索可能なキャッシュであり、データはデータのフレームであり、データポインタはフレームポインタであり、関連のデータ項目は装置から送信されるべきフレームのコピーの数を示すコピー数である、メモリ構成。

【請求項 8】

エントリを検査し、エントリが負のコピー数を含むときに、負のコピー数を有するエントリと同じフレームポインタを有するエントリを求めてキャッシュを探査し、キャッシュ内のエントリのコピー数が1よりも大きければ、そのフレームポインタを有するキャッシュ内のエントリのコピー数をデクリメントし、コピー数が1と等しければキャッシュ内のエントリをデリートするよう構成されるバッファマネージャをさらに含む、請求項7に記載のメモリ構成。

40

【請求項 9】

バッファマネージャは、正のコピー数のエントリをキャッシュへと書き込み、正のコピー数のエントリの書き込みの前にキャッシュがフルであれば、キャッシュから最古のエントリを除去し、そのエントリのコピー数を、バッファマネージャによってキャッシュから除去されたエントリ内のフレームポインタが指すフレームをストアする第2のメモリ内の場所のコピー数領域へと書き込むようさらに構成される、請求項8に記載のメモリ構成。

【請求項 10】

50

バッファマネージャは、バッファマネージャによるキャッシュの探索が負のコピー数を有するエントリと同じ識別子を有するエントリをキャッシュ内につきとめないとき、負のコピー数を含むエントリ内のフレームポインタが指すフレームをストアする場所のコピー数領域からコピー数を取出すようさらに構成される、請求項9に記載のメモリ構成。

【請求項11】

装置から送信されるべきデータ項目のコピーの数のカウントを維持するための構成であって、

エントリを受取ってキューに入れるよう構成されるマルチコピーキューを含み、各エントリはフレームポインタおよびコピー数を有し、各コピー数は正または負の値であり、正の値のコピー数は送信されるべきフレームのコピーの総数を表わし、負の値のコピー数は既に行なわれたフレームのコピーの1つについての送信を表わし、さらに、

10

エントリがストアされる第1のメモリを含み、第1のメモリ内にストアされる各エントリは複数のコピーが装置から送信されるべき異なるデータ項目に対応し、第1のメモリはキャッシュメモリであり、各エントリは、データ項目がストアされている第2のメモリ内の場所を指すポインタと、そのデータ項目のまだ送信されていないコピーの数を示すコピー数とを有し、さらに、

第1のメモリ内のエントリと同じポインタを有するデータ項目のコピーが装置から送信されるときに、第1のメモリ内にストアされているエントリの1つの中のコピー数を調節するよう構成されるマネージャ装置を含む、構成。

【請求項12】

20

マネージャ装置は、装置内のエントリを受取り検査するようさらに構成され、前記装置内のエントリは、第1のメモリ内にストアされるべきエントリと、前記ポインタとポインタが指すデータ項目についての1つのコピーが装置から送信されたことを示す負のコピー数とを含むエントリとを含み、マネージャ装置はさらに、マネージャ装置が負のコピー数と第1のメモリ内にストアされているそのエントリのポインタに一致するポインタとを持つエントリを受取ると、第1のメモリ内にストアされているエントリの1つについてのコピー数を調節するよう構成される、請求項11に記載の構成。

【請求項13】

装置はネットワークスイッチであり、マネージャ装置はマルチポートスイッチのバッファマネージャであり、第1のメモリはキャッシュメモリであり、データ項目はデータのフレームであり、ポインタはフレームポインタである、請求項12に記載の構成。

30

【請求項14】

パケット交換網のためのマルチポートスイッチ構成であって、スイッチは単一のフレームの複数のコピーを送信するよう構成され、スイッチ構成は、

エントリを受取ってキューに入れるよう構成されるマルチコピーキューを含み、各エントリはフレームポインタおよびコピー数を有し、各コピー数は正または負の値であり、正の値のコピー数は送信されるべきフレームのコピーの総数を表わし、負の値のコピー数は既に行なわれたフレームのコピーの1つについての送信を表わし、さらに、

正のコピー数を有するマルチコピーキューからのエントリを受取ってストアするよう構成される探索可能な第1のメモリと、

40

マルチコピーキューを出るエントリを検査し、マルチコピーキューからのエントリが負のコピー数を含むときに、負のコピー数を有するエントリと同じフレームポインタを有するエントリを求めて第1のメモリを探索し、第1のメモリ内のエントリのコピー数が1よりも大きければ、そのフレームポインタを有する第1のメモリ内のエントリのコピー数をデクリメントし、コピー数が1と等しければ第1のメモリ内のそのエントリをデリートするよう構成されるバッファマネージャとを含み、

フレームポインタはフレームがストアされる第2のメモリ内の場所を指す、スイッチ構成。

【請求項15】

バッファ内のフレームをストアするよう構成される第2のメモリをさらに含む、請求項1

50

4に記載のスイッチ構成。

【請求項 16】

第2のメモリ内のバッファは、そのバッファ内にストアされているフレームのためのコピー数がストア可能であるコピー数領域を含むバッファヘッダを有する、請求項15に記載のスイッチ構成。

【請求項 17】

バッファマネージャは、マルチコピーキューから出る正のコピー数のエントリを第1のメモリへと書込み、正のコピー数のエントリの書込の前に第1のメモリがフルであれば、第1のメモリから最古のエントリを除去し、そのエントリのコピー数を、バッファマネージャによって除去されたエントリ内のフレームポインタが指すフレームをストアするバッファのバッファヘッダのコピー数領域へと書込むようさらに構成される、請求項16に記載のスイッチ構成。 10

【請求項 18】

バッファマネージャは、バッファマネージャによる第1のメモリの探索が負のコピー数を有するエントリと同じ識別子を有するエントリを第1のメモリ内につきとめないと、負のコピー数を含むエントリ内のフレームポインタが指すフレームをストアするバッファのコピー数領域からコピー数を取出すようさらに構成される、請求項17に記載のスイッチ構成。

【請求項 19】

ネットワークスイッチからのフレームの送信の数のカウントを維持する方法であって、探索可能な第1のメモリにエントリをロードするステップを含み、各エントリは、フレーム識別子と、ネットワークスイッチからまだ送信されていないフレームのコピーの数を示すコピー数とを含み、第1のメモリはキャッシュメモリであり、さらに、

第2のメモリにフレームをストアするステップと、

フレームが送信されるときに、送信されたフレームと同じ識別子を有するエントリを求めて第1のメモリを探索するステップと、

第1のメモリの探索が、送信されたフレームと同じフレーム識別子のエントリをつきとめると、第1のメモリ内のそのエントリのコピー数をデクリメントするステップと、

マルチコピーキューにエントリをロードするステップをさらに含み、各エントリはフレームポインタおよびコピー数を有し、各コピー数は正または負の値であり、正の値のコピー数は送信されるべきフレームのコピーの総数を表わし、負の値のコピー数は既に行なわれたフレームのコピーの1つについての送信を表わし、第1のメモリにエントリをロードするステップは、正のコピー数を有するマルチコピーキューから出るエントリのみをロードするステップを含む、方法。 30

【請求項 20】

正のコピー数のエントリの書込の前に第1のメモリがエントリでフルであるかどうかを判断し、第1のメモリがフルであれば、第1のメモリから最古のエントリを除去し、そのエントリのコピー数を、除去されたエントリ内のフレームポインタが指すフレームをストアする第2のメモリ内の場所のコピー数領域へと書込むステップをさらに含む、請求項19に記載の方法。 40

【請求項 21】

第1のメモリの探索が負のコピー数を有するエントリと同じポインタを有するエントリを第1のメモリ内につきとめないと、負のコピー数を含むエントリ内のフレームポインタが指すフレームをストアする場所のコピー数領域からコピー数を取出すステップをさらに含む、請求項20に記載の方法。

【発明の詳細な説明】

発明の分野

本発明は通信分野に関連し、特に、データの複数のコピーを送信し、送信されたコピーの数のカウントを維持するための方法および装置に関する。

背景技術

10

20

30

40

50

EP - A - 0 622 922 は、通信システム内の共用メモリに接続された複数のユーザにデータまたはメッセージをマルチキャスティングする公知の方法および装置を開示している。説明されたシステムにおいては、メモリは複数のデータバッファとして組織化され、各々が独自の直接制御ブロックおよび間接制御ブロックを含む制御ブロックによって制御される。チェーン状に連結されたデータバッファから成るメッセージは、対応の直接制御ブロックをチェーン状に連結することによって形成され、関連の間接制御ブロックを用いることによって、各ユーザごとにデータを書き換えずに複数のユーザにマルチキャストされ得る。各直接制御ブロックは複数のカウントを可能にするフィールドを有する。Lee , Tsern-Huei 他による「共用バッファメモリスイッチにおけるマルチキャスティング」(Multicasting in a shared buffer memory switch)、TENCON '93、北京、1993年10月19 - 21日、第1巻、IEEE第209 - 212頁は、マルチキャスト能力を備える公知の共用バッファメモリスイッチを開示している。

Schultz , Kenneth J 他の「CAMベース單一チップ共用バッファATMスイッチ」(CA M-based single chip shared buffer ATM switch)、Supercomm-ICC、ニューオーリンズ、1994年5月1 - 5日、第2巻、IEEE第1190 - 1195頁もまた、共用RAMを有する公知の共用バッファスイッチアーキテクチャを開示している。

パケット交換網(たとえば、イーサネット網)のような多くのネットワークシステムにおいて、単一のエンドステーションが同じデータをネットワーク上の複数の他のエンドステーションに送信することがしばしば望ましい。たとえば、従来の電子メールシステムでは、ユーザは同じ電子メールメッセージをその電子メールシステムに接続された異なる4人のユーザに送ることを望むかもしれない。

パケット交換網では、スイッチがそのポートを通してエンドステーションからデータのフレームを受信すると転送決定を行なう。フレームが多数のエンドステーションに送信されるべきであれば、スイッチはフレームを正しいポートに転送するための転送決定を行なわなければならない。このようなシステムにおける問題の1つはフレームの正しい数のコピーが送信されることを確実とすることである。この問題は、情報がそれを通して送信され得る多数のポートをスイッチが有する場合に特に達成が困難である。たとえば、フレームのコピーがスイッチの3つの異なるポートから同時に送信されるのであれば、送信されたコピーの数の正確なカウントを維持することは問題である。

また、送信されたコピー数の正確なカウントを維持して、そのデータを一時的に保持するために用いられている資源が他のデータをストアするためにいつ再使用できるかがスイッチにわかるようにすることが重要である。この情報の提供が時宜を得たものでなければ、データをストアするための資源に不必要的輻輳およびコンテンションが起こり得る。

パケット交換網のネットワークスイッチのような装置から送信された、フレームのようなデータ項目のコピー数のカウントを維持する構成および方法が必要である。

発明の概要

本発明は、添付の請求項1に記載の特徴によって特徴づけられる、ネットワークスイッチから送信されるフレームのコピーのカウントを維持するための構成を提供する。本発明は、添付の請求項9に記載の特徴によって特徴づけられる、装置から送信されるべきデータ項目のコピー数のカウントを維持するための構成をさらに提供する。さらに、本発明は、添付の請求項12に記載のステップによって特徴づけられる、ネットワークスイッチからのフレームの送信数のカウントを維持する方法を提供する。

上述および他の必要は、ネットワークスイッチから送信されるフレームのコピーのカウントを維持するための構成であって、マルチコピークью、探索可能なメモリおよびバッファマネージャを含む構成を提供する本発明の実施例によって満たされる。マルチコピークьюはエントリを受取り、クьюに入れる。各エントリはフレーム識別子およびコピー数を有する。各コピー数は正または負の値であり、正の値のコピー数は送信されるべきフレームのコピーの総数を表わし、負の値のコピー数は既に行なわれたフレームのコピーの1つの送信を表わす。メモリは、正のコピー数を有するマルチコピークьюからのエントリを受取り、ストアするよう構成される。バッファマネージャはマルチコピークьюを出た

10

20

30

40

50

後のエントリを検査する。マルチコピーキューからのエントリが負のコピー数を含む（そのコピーが送信されたことを示す）とき、バッファマネージャは負のコピー数を有するエントリと同じフレーム識別子を有するエントリを求めて第1のメモリを探索する。バッファマネージャは、メモリ内のエントリのコピー数が1よりも大きければメモリ内のエントリのコピー数をデクリメントし、コピー数が1と等しければメモリ内のエントリをデリートする。

本発明のこの実施例の利点は、コピーが異なるポートから同時に送信され得るマルチポートスイッチ環境においても正確なカウント数の送信が行なわれることである。カウントはキャッシュメモリのようなメモリ内に各複数コピーフレームごとに維持される。このフレームのコピーが送信されるたびに、バッファマネージャはそのフレームのコピー数（すなわち、送信数のカウント）を変更する。フレームコピーの送信を示すエントリをキューに入れるためのキューを用いることによって、コピーの各送信を認識し、それに従ってメモリ内のカウントを調節する機会がバッファマネージャに与えられる。これは、全送信が同時に起こっても認識されるように、キューがバッファマネージャにコピーの送信を順次的に通知するためである。

上述の必要は、エントリをストアするよう構成される第1のメモリを含み、各エントリが第2のメモリ内にストアされるデータを指すデータポインタと関連のデータ項目とを有するメモリ構成を提供する本発明の別の実施例によって満たされる。第2のメモリが、第2のメモリ内のデータポインタが指す場所にデータをストアする。第2のメモリ内の場所はそのデータとともに関連のデータをストアするよう構成され、したがって、第2のメモリは関連のデータ項目をストアするための第1のメモリの拡張部である。

上述の実施例によって与えられる利点の1つは、第2のメモリが必要に応じて第1のメモリの直接アドレス指定可能な拡張部となることができる点である。データと関連し、通常は第1のメモリ内にストアされるデータ項目がデータ自体とともに第2のメモリ内にストア可能である。したがって、この構成は必要な場合にのみデータ項目をストアするためのより大容量のメモリを与え、したがって、第1のメモリは小さく、比較的高速に保たれ得る。

本発明の別の実施例は、装置から送信されるべきデータ項目のコピー数のカウントを維持するための構成を提供し、エントリがストアされる第1のメモリとマネージャ装置とを含む。第1のメモリ内にストアされる各エントリは、複数のコピーが装置から送信されるべき異なるデータ項目に対応する。各エントリは、第2のメモリ内のデータ項目がストアされている場所を指すポインタと、データのいくつのコピーがまだ送信されていないかを示すコピー数とを有する。マネージャ装置は、第1のメモリ内のエントリと同じポインタを有するデータ項目のコピーが装置から送信されるときに、第1のメモリ内にストアされているエントリの1つのコピー数を調節する。

本発明の別の実施例では、パケット交換網のためのマルチポートスイッチ構成が設けられ、スイッチは1つのフレームの複数のコピーを送信するよう構成される。スイッチ構成はエントリを受取り、キューに入れよう構成されるマルチコピーキューを含み、各エントリはフレームポインタおよびコピー数を有する。各コピー数は正または負の値である。正の値のコピー数は送信されるべきフレームのコピーの総数を表わし、負の値のコピー数は既に行なわれたフレームのコピーの1つの送信を表わす。探索可能な第1のメモリが正のコピー数を有するマルチコピーキューからのエントリを受取り、ストアする。バッファマネージャがマルチコピーキューを出るエントリを検査する。マルチコピーキューからのエントリが負のコピー数を含むとき、バッファマネージャは負のコピー数を有するエントリと同じフレームポインタを有するエントリを求めて第1のメモリを探索する。バッファマネージャは、第1のメモリ内のエントリのコピー数が1よりも大きければそのフレームポインタを有する第1のメモリ内のエントリのコピー数をデクリメントする。コピー数が1と等しければ、バッファマネージャは第1のメモリ内のそのエントリをデリートする。

本発明のスイッチ構成は、送信の指示をキューに入れ、送信の指示がキューを出るときにメモリ内にストアされているコピー数を変更することによって、フレームコピーの送信数

10

20

30

40

50

のカウントを維持する。負のコピー数をキューに入れ、それらを一度に1つバッファマネージャに与えて処理することによって、複数のポートを通しての同時のコピー送信がある場合でもフレームの送信されたコピーの正確なカウントが維持され得る。

上述の必要は、ネットワークスイッチからのフレームの送信数のカウントを維持する方法を提供する本発明によって満たされる。この方法は探索可能な第1のメモリにエントリをロードするステップを含み、各エントリは、フレーム識別子と、ネットワークスイッチからまだ送信されていないフレームのコピー数を示すコピー数とを含む。フレームが送信されるとき、送信されたフレームと同じフレーム識別子を有するフレームを求めて第1のメモリが探索される。第1のメモリの探索が送信されたフレームと同じフレーム識別子を有するエントリをつきとめると、第1のメモリ内のそのエントリのコピー数はデクリメントされる。

本発明の上述および他の特徴、局面および利点は、添付の図面を参照すると本発明の以下のより詳細な説明からより明らかとなるであろう。

【図面の簡単な説明】

図1は、この発明の実施例に従って構成されたパケット交換システムのブロック図である。

図2は、この発明の実施例に従って構成され、図1のパケット交換システムに用いられるマルチポートスイッチのブロック図である。

図3は、この発明の実施例に従って構成された、図2のマルチポートスイッチのスイッチサブシステムの概略図である。

図4は、この発明の実施例に従って構成された、図3のスイッチサブシステムの単一の出力キューを示すブロック図である。

図5は、この発明の実施例による第1のタイプの出力キューを詳細に示す図である。

図6は、この発明の実施例による第2のタイプの出力キューを詳細に示す図である。

図7は、この発明の実施例に従って構成された、外部メモリのオーバフロー領域を詳細に示す図である。

図8は、この発明に採用されるリンクリストデータ構造のブロック図である。

図9は、この発明の実施例によるフレームバッファヘッダフォーマットを概略的に示す図である。

図10は、この発明の実施例に従って構成された、図4のスイッチサブシステムのマルチコピー、リクレームおよびフリーバッファプール領域を詳細に示す図である。

図11は、この発明の実施例に従って構成されたフリーバッファプール構造のブロック図である。

図12は、この発明の実施例に従って構成されたマルチコピーキューのブロック図である。

図13は、この発明の実施例に従って構成されたマルチコピーキャッシュの概略図である。

図14は、この発明の実施例に従って構成された、スイッチサブシステムのバッファマネージャのキュー部およびポートベクタFIFOのブロック図である。

例示的な実施例の詳細な説明

イーサネット(IEEE 802.3)網などのパケット交換ネットワークにおけるスイッチを例に挙げてこの発明を説明する。しかしながら、以下に詳細に説明するように、この発明は他のパケット交換システムおよび一般的な他のタイプのシステムにも適用可能であることが明らかとなるであろう。

図1は、この発明が有利に採用され得る例示的なシステムのブロック図である。例示的なシステム10はイーサネット網などのパケット交換ネットワークである。パケット交換ネットワークは、ネットワークステーション間でのデータパケットの通信を可能にする統合マルチポートスイッチ(IMS)12を含む。ネットワークはたとえば10Mbpsのネットワークデータレートでデータの授受を行なう24個の毎秒10メガビットの速度(Mbps)のネットワークステーション14と、100Mbpsのネットワーク速度

10

20

30

40

50

でデータパケットの授受を行なう 2 つの 100M\bps ネットワークステーション 22 といった、種々の構成を有するネットワークステーションを含み得る。したがって、スイッチ 12 はネットワークステーション 14 または 22 から受けたデータパケットをイーサネットプロトコルに基づく適切な宛先に選択的に転送する。

開示される実施例によると、10M\bps ネットワークステーション 14 は媒体 17 を介して、かつ半二重イーサネットプロトコルに従って、スイッチ 12 に対してデータパケットの授受を行なう。イーサネットプロトコル ISO / IEC 8802-3 (ANSI / IEEE Std. 802.3, 1993 Ed.) は、すべてのステーション 14 が等しくネットワークチャネルにアクセスできるようにする半二重媒体アクセス機構を規定する。半二重環境のトラヒックは媒体 17 と区別されたりまたはそれより優先されることはない。各ステーション 14 はむしろ、媒体上のトラヒックを認識するために搬送波感知多重アクセス / 衝突検出 (CSMA / CD) を用いるイーサネットインタフェースカードを含む。媒体上の受信搬送波がデアサートされたことを感知することによりネットワークトラヒックの不在が検出される。送信するデータを有するステーション 14 はすべて、パケット間ギャップ期間 (IPG) として公知である、媒体上の受信搬送波がデアサートされた後、予め定められた時間だけ待機することにより、チャネルにアクセスしようとする。複数のステーション 14 がネットワーク上に送信するデータを有する場合、ステーションの各々が、媒体上の受信搬送波の、デアサートが感知されたことに応答して IPG 期間の後に送信を行なうとするため、衝突が生じる。したがって、送信ステーションは、別のステーションが同時にデータを送信することにより衝突が生じていないかを判断するために媒体を監視する。衝突が検出されれば、両方のステーションが停止し、ランダムな期間だけ待機し、再度送信を試みる。

100M\bps ネットワークステーション 22 は好ましくは、提案されているフロー制御によるイーサネット規格 IEEE 802.3 × 全二重 - 草案 (0.3) に従う全二重モードで動作する。全二重環境は各 100M\bps ネットワークステーション 22 とスイッチ 12 との間に双方向ポイントツーポイント通信リンクを設け、スイッチ 12 およびそれぞれのステーション 22 は衝突することなくデータパケットの送受信を同時に行なうことができる。100M\bps ネットワークステーション 22 の各々は、100ベース-TX、100ベース-T4 または 100ベース-FX タイプの 100M\bps 物理 (PHY) 装置 20 を介してネットワーク媒体 17 に結合される。スイッチ 12 は、物理装置 20 への接続をもたらす媒体独立インタフェース (MII) 24 を含む。100M\bps ネットワーク 22 は他のネットワークへの接続のためのサーバまたはルータとして実現され得る。

図 1 に示されるように、ネットワーク 10 は、スイッチ 12 と 10M\bps ステーション 14 との間で送信されたデータパケットの時分割多重化および時分割非多重化を行なう一連のスイッチトランシーバ 26 を含む。磁気変成器モジュール 19 は媒体 17 上の信号の波形を維持する。スイッチ 12 は、時分割多重化プロトコルを用いて单一のシリアルノンリターンツーゼロ (NRZ) インタフェース 23 を介して各スイッチトランシーバ 16 に対するデータパケットの送受信を行なうトランシーバインターフェース 18 を含む。スイッチトランシーバ 16 はシリアル NRZ インタフェース 23 からパケットを受信し、受信されたパケットを非多重化し、ネットワーク媒体 17 を介して適切なエンドステーション 14 にそのパケットを出力する。開示される実施例によると、各スイッチトランシーバ 16 は独立した 4 つの 10M\bps ツイストペアポートを有し、スイッチ 12 が必要とする PIN の数が 4 分の 1 に減少するようにするシリアル NRZ インタフェースを介する 4 : 1 多重化を用いる。

スイッチ 12 は、意思決定エンジン、切換エンジン、バッファメモリインタフェース、構成 / 制御 / 状態レジスタ、管理カウンタ、ならびにネットワークステーション 14 および 12 のためのイーサネットポート間でデータパケットの経路制御を行なうための MAC (媒体アクセス制御) プロトコルインタフェースを含む。スイッチ 12 はまた、インテリジェントな切換決定を行ない、後に説明するように、外部の管理エンティティに管理情報ベ

10

20

30

40

50

ース（MIB）オブジェクトの形式で統計的なネットワーク情報を与えるための優れた機能を有する。スイッチ12はさらに、スイッチ12のチップサイズを最小にするためにパケットデータの外部ストアおよびスイッチ論理を可能にするインターフェースを含む。たとえば、スイッチ12は、受信したフレームデータ、メモリ構造およびMIBカウンタ情報をストアするための外部メモリ36へのアクセスをもたらす同期型ダイナミックRAM（SDRAM）インターフェース34を含む。メモリ36は2Mbまたは4Mbのメモリサイズを有する80、100または120MHz同期型DRAMであってもよい。

スイッチ12はさらに、外部管理エンティティが管理MACインターフェース32によってスイッチ12の全体的な動作を制御できるようにする、管理ポート30を含む。スイッチ12は、PCIホストおよびブリッジ28を介して管理エンティティがアクセスできるようとするPCIインターフェース26をさらに含む。これに代えて、PCIホストおよびブリッジ28が複数のスイッチデバイス12に対する拡張バスとしての役割を果たしてもよい。

スイッチ12は、1つのソースから少なくとも1つの宛先ステーションに受信データパケットを選択的に送信する内部意思決定エンジン（図2）を含む。内部意思決定エンジンには外部ルールチェックが代用されてもよい。スイッチ12は外部ルールチェックインターフェース（ERCI）40を含み、これは内部意思決定エンジンの代わりにフレーム転送決定を行なうために外部ルールチェック42が用いられるようとする。したがって、フレーム転送決定は、内部切換エンジンまたは外部ルールチェック42のいずれかによって行なわれ得る。

スイッチ12は、ポートごとのステータスをクロックに合せて出力しLED外部論理46を駆動する、LEDインターフェース44をさらに含む。LED外部論理46は人間が読取ることができるLEDディスプレイエレメント48を駆動する。発振器38はスイッチ12のシステム機能に40MHzのクロック入力を与える。

図2は、図1の統合マルチポートスイッチ（IMS）12のブロック図である。スイッチ12はそれぞれの10Mbpsネットワークステーション14間で半二重のデータパケットの送受信を行なうための24個の10Mbps媒体アクセス制御（MAC）ポート50（ポート1から24）と、それぞれの100Mbpsネットワークステーション間で全二重のデータパケットの送受信を行なうための2つの100MbpsMACポート53（ポート25および26）とを含む。上述のとおり、管理インターフェース30もまたMAC層プロトコル（ポート0）に従って動作する。MACポート50、53および30の各々は、受信先入れ先出し（ FIFO）バッファ52と送信FIFO54とを有する。ネットワークステーションからのデータパケットは対応のMACポートで受信され、対応の受信FIFO52にストアされる。受信されたデータパケットは対応の受信FIFO52から外部メモリインターフェース34に出力されて、外部メモリ36にストアされる。受信されたパケットのヘッダもまた、内部ルールチェック58または外部ルールチェックインターフェース40のいずれかである、意思決定エンジンに転送され、いずれのMACポートからデータパケットが出力されるかを決定する。具体的には、パケットヘッダは、スイッチ12が内部ルールチェック58または外部ルールチェック42を用いて動作するよう構成されているか否かに依存して、内部ルールチェック58または外部ルールチェックインターフェース40に送られる。内部ルールチェック58および外部ルールチェック42は、所与のデータパケットに関する宛先MACポートを決定するための意思決定論理を提供する。したがって、意思決定エンジンは、単一ポート、マルチプルポートまたは全ポート（すなわちブロードキャスト）のいずれかに所与のデータパケットを出力し得る。たとえば、各データパケットにはソースおよび宛先アドレスを有するヘッダが含まれ、意思決定エンジンは宛先アドレスに基づいて適切な出力MACポートを特定する。これに代えて、宛先アドレスは、適切な意思決定エンジンが複数のネットワークステーションに対応するものと特定するバーチャルアドレスに対応してもよい。これに代えて、受信されたデータパケットは、（100Mbpsステーション22のうちの1つのルータを介する）別のネットワークまたは所定のグループのステーションを特定するIEEE 802.1d

10

20

30

40

50

プロトコルに準拠するV L A N (バーチャルL A N) タグ付フレームを含んでもよい。したがって、内部ルールチェックカ5 8または外部ルールチェックカ4 2のいずれかがインターフェース4 0を介して、バッファメモリ3 6に一時的にストアされたフレームが単一のM A Cポートまたは複数のM A Cポートに出力されるべきかを決定する。

外部ルールチェックカ4 2を使用することにより、容量の増加、およびフレームが外部メモリに完全にバッファされる前にフレーム転送決定を可能にし、かつスイッチ1 2がフレームを受信する順からは独立した順で決定が行なわれるようとする、決定キューのうちランダムな順序付け、といった利点がもたらされる。

意思決定エンジン(すなわち内部ルールチェックカ5 8または外部ルールチェックカ4 2)は、データパケットを受信すべき各M A Cポートを特定するポートベクタの形式で転送決定をスイッチサブシステム5 6に出力する。ルールチェックカからのポートベクタは、外部メモリ3 6にデータパケットをストアするアドレス場所と、データパケットを受信して送信するためのM A Cポート(たとえばM A Cポート0から2 6)の識別子とを含む。スイッチサブシステム5 6はポートベクタに特定されたデータパケットを外部メモリインタフェース3 4を介して外部メモリ3 6から取出し、取出されたデータパケットを特定されたポートの適切な送信F I F O 5 4に与える。

付加的なインターフェースにより管理および制御情報が与えられる。たとえば、管理データインターフェース5 9は、M I I管理仕様(I E E E 8 0 2 . 3 u)に従うスイッチトランシーバ1 6および1 0 0 M \ b p s物理装置2 0と制御およびステータス情報をスイッチ1 2が交換できるようにする。たとえば、管理データインターフェース5 9は、双方向管理データI O(M D I O)信号経路に時間基準を与える管理データクロック(M D C)を出力する。

P C Iインターフェース2 6は、P C Iホストプロセッサ2 8によって内部I M Sステータスおよび構成レジスタ6 0にアクセスし、かつ外部メモリ3 6にアクセスするための、3 2ビットP C I改訂2 . 1に適合したスレーブインターフェースである。P C Iインターフェース2 6は複数のスイッチデバイスのための拡張バスとしての役割も果たし得る。管理ポート3 0は標準7ワイヤ反転シリアルG P S Iインターフェースを介して外部M A Cエンジンにインターフェースされ、標準M A C層プロトコルによりホストコントローラがスイッチ1 2にアクセスできるようになる。

図3は、この発明の例示的な実施例に従う、図2のスイッチサブシステム5 6をより詳細に説明する図である。図2に示されるマルチポートスイッチ1 2の他のエレメントは、スイッチサブシステム5 6とこれらの他のエレメントとの接続を示すために図3に再度示される。スイッチサブシステム5 6はフレームの受信および転送を行なうためのコアスイッチングエンジンを含む。スイッチングエンジンを実現するために用いられる主な機能ブロックは、ポートベクタF I F O 7 0と、バッファマネージャ7 2と、複数のポート出力キュー7 4と、管理ポート出力キュー7 5と、拡張バスポート出力キュー7 7と、フリーバッファプール1 0 4と、マルチコピーキュー9 0と、マルチコピーキャッシュ9 6と、リクレームキュー9 8とを含む。これらの機能ブロックの動作および構成は後により詳細に説明するが、まず、個々のエレメントに関する後の説明に関連性を持たせるために、図3のスイッチサブシステム5 6の全体像を簡単に説明する。

ポートからマルチポートスイッチ1 2に入るフレームには基本的に2つのタイプがある。すなわち、單一コピーフレームとマルチコピーフレームである。單一コピーフレームは、マルチポートスイッチ1 2によって他の1つのポートにのみ送られることとなる、ポートで受信されたフレームである。これとは対照的に、マルチコピーフレームは、1つのポートで受信され、1つより多い数のポートに送信されるフレームである。図3では、各ポートは別個のM A C5 0によって表わされ、それ自体の受信F I F O 5 2および送信F I F O 5 4を有する。

單一コピーまたはマルチコピーであるフレームは内部M A Cエンジン5 0によって受信される。フレームパケットがポートで受信されると、それは受信F I F O 5 2に置かれる。各フレームはヘッダを有し、これは、内部ルールチェックカ5 8または外部ルールチェックカ

10

20

30

40

50

42のいずれかのルールチェックに与えられる。ルールチェック42または58は、ヘッダの情報に基づいて、フレームパケットがどこから送り出されるかを決定し、すなわちいずれのポートを介してフレームパケットが送信されるかを決定する。

ルールチェック42または58が転送決定を行なうのと同時に、バッファマネージャ72はフリーバッファプール104からフリーバッファポインタを得る。このフリーバッファポインタは、受信 FIFO52によってフレームがストアされることとなる外部メモリ36の場所である。バッファマネージャ72によってフリーバッファポインタがフリーバッファプール104から得られると、フリーバッファポインタによってポイントされるバッファはもはやフリーであるとは考えられない。フレームデータは、直接メモリアクセス(DMA)トランザクションでデータバス80を介して受信 FIFO52から外部メモリ36に転送される。フレームはフリーバッファプール104から得られたフリーバッファポインタがポイントする場所にストアされるが、後に説明するように、フレームをストアするために多くの他のバッファが用いられてもよい。

ヘッダデータの他に、ルールチェック42または58はバッファマネージャ72からのフリーバッファポインタも受信する。このフリーバッファポインタはここではフレームポインタと呼ばれる。なぜなら、フレームがストアされる外部メモリ36でのメモリ場所をポイントするからである。ルールチェック42または58は、転送決定を行ないかつ「ポートベクタ」の形式で転送命令を発生するためにヘッダ情報を用いる。図示される例示的な実施例では、ポートベクタは、フレームが転送されるべき各出力ポートに対してセットされたビットを備えた28ビットベクタである。この全体像での例では、受信されたフレームは单一フレームであると想定する。したがって、ルールチェック42または58によって生成されたポートベクタには1つのビットしかセットされない。ポートベクタにセットされたビットはポートのうち特定的なものに対応する。

ルールチェック42または58はポートベクタ FIFO70にポートベクタおよびフレームポインタ(ならびに制御操作コードおよびVLANインデックス)を置く。ポートベクタはポートベクタ FIFO70によって検査され、ポートベクタに関連したフレームポインタがどの特定の出力キュー74に入力されるべきかを決定する。ポートベクタ FIFO70は適切な出力キュー74の一番上にフレームポインタを置く。これによりフレームの送信がキューとして維持される。

ある時点で、フレームポインタは出力キュー74を通過した後に出力キュー74の一番下まで到達する。バッファマネージャ72はそれが出力キュー74の一番下まで到達したときにフレームポインタを取り、フレームポインタ書込バス86を介して正しいポートの適切な送信 FIFO54にそのフレームポインタを送る。これによりフレームの送信がスケジュールされる。フレームポインタによってポイントされた外部メモリ36での場所からDMAトランザクションにおいて読み出されたフレームデータは、適切な送信 FIFO54に置かれ後に送信される。

マルチコピー送信は、ポートベクタが、フレームがそれから送信されることとなるマルチプルポートを示す、セットされた複数のビットを有する点を除いて、單一コピー送信と同様である。フレームポインタは適切な出力キュー74の各々に置かれ、対応の送信 FIFO54から送信される。

バッファマネージャ72は特殊な制御キューを用い、すなわち、フリーバッファプール104と、マルチコピーキュー90と、リクレームキュー98と、マルチコピーキャッシュ96とを用いて、受信フレームをストアするためにバッファを割当て、フレームがその指定された出力ポートに送信されると再度使用できるようバッファを取出すプロセスを管理する。後により詳細に説明するが、バッファマネージャ72はまた、出力キュー74ならびに制御キュー104、90および98のために外部メモリ36に「オーバフロー」領域を維持する。

この動作上の全体像を背景として、以下にスイッチサブシステム56の個々のセクションおよびさまざまな局面をより詳細に説明する。これらの局面のうち最初に説明するものは、この発明のさまざまな出力キュー74の構造である。10Mb/sポートおよび100

10

20

30

40

50

Mb/s出力ポートに指定される出力キュー74の他に、管理ポート30のために出力キュー75が設けられ、拡張ポート26のために出力キュー77が設けられる。これらの出力キュー75および77は出力キュー74と同じ外部構成を有するが、後に説明するよう異なった内部構成を有する。

図4は、この発明の実施例に従う出力キュー74の外部構成を示すブロック図である。図4から明らかなように、この発明の出力キュー74は3部構成である。性能を最も高くするためには、チップ上のキュー構造のすべてを保持することが好ましいが（マルチポートスイッチ12を参照）、チップの占有面積に関する費用は非常に高い。これにより、チップが多数のエントリの切換を行ない、それらをキューとして維持する必要があるときにはジレンマが生じる。この発明は、チップ上に高性能な小容量セクションを含み、チップ外にオーバフロー領域を含む、単一の出力キューを与えることによりこのジレンマを解消する。オーバフロー領域は、チップ上の領域よりも比較的性能が低いにも関わらず、所要の大容量のキューとしてキューが役割を果たすようとする。

図4の実施例に従うこの発明の单一論理出力キュー74は3つの物理セクションを有する。これらには、出力キュー書込側76と、出力キュー読出側78と、外部メモリ36にある出力キューオーバフロー領域（全体が110として示される）とが含まれる。出力キュー74のすべてに関する外部メモリ36へのアクセスは、前述のとおり外部メモリインターフェース34を介するものである。この発明は、現在の外部メモリのバースト的な性質を利用し、（フレームポインタなどの）データが、チップ12を外部メモリ36に接続するバス84を介してバースト状にチップの内外からオーバフロー領域110に送られるようとする。

出力キュー書込側76および出力キュー読出側78はチップ12上にある。書込側76および読出側78は小さくて値段の高い資源であると考えられる。これとは対照的に、出力キュー74の第3の部分を形成するオーバフロー領域110は大きくて比較的安価である。書込側76および読出側78により高い性能がもたらされ、オーバフロー領域を通る経路によっては低性能で大容量の経路がもたらされる。

動作時に、出力キュー書込側76はエントリを受信する。この発明に従うマルチポートスイッチ12の例示的な実施例では、エントリは、フレームの最初の256バイトがストアされる外部メモリの第1のバッファをポイントするフレームポインタである。しかしながら当業者には、出力キューの構成74はエントリとしてのフレームポインタに制限されず、マルチポートスイッチおよび他の技術の両方において、他のタイプのエントリをキューとして維持することに広く適用可能であることが明らかであろう。

エントリが出力キュー書込側76内を完全に移動し、その一番下まで到達すると、出力キュー74に関連した制御論理はエントリをどう処理するか決定する。出力キュー読出側78にスペースがあれば、出力キュー74のオーバフロー領域110は空いており、1つまたはそれ以上のエントリが出力キュー書込側76から出力キュー読出側78に直接送られる。書込側76から読出側78に直接エントリを送ることはすべてチップ12上で行なわれるため、エントリは低レイテンシーで素早く完全に送られる。

出力キュー読出側78がいっぱいであり、出力キュー書込側76に少なくとも1バーストサイズの量のデータ（たとえばエントリの16バイト分）があれば、データはその出力キュー74のオーバフロー領域110にバースト状に書込まれる。出力キュー読出側78がいっぱいであり、かつ出力キュー書込側76にはまだ1バーストサイズの量のデータがないときは、エントリは出力キュー書込側に留まりさらに処理は行なわれない。最終的には、出力キュー読出側78は空になり、出力キュー読出側78に1バーストサイズの量のデータを収容する十分なスペースが生まれ、かつオーバフロー領域110にデータがあるときがくると、オーバフロー領域110から出力キュー読出側78に1バーストのデータが与えられる。

出力キュー構成において、読出側78は伝統的なキューとほぼ同様に作用する。なぜなら、エントリが1つずつ取出されるのはこの部分からであるからである。出力キュー書込側76は主に、データをバーストに組立てて外部メモリ36に書込むための回収機能を果た

10

20

30

40

50

す。したがって、この発明は单一の事象（エントリを出力キュー 74 に置くこと）をバースト事象に変える。書込側 76 は、蓄積されたデータが必要に応じて外部メモリ 36 のオーバフロー領域 110 にバーストされるようとする。比較的稀な場合にのみ必要となる機能に高価なチップ資源を提供するのではなく、輻輳時にオーバフロー領域 110 が安価なストレージを提供する。この発明はチップ外のオーバフロー領域 110 を利用するが、この領域 110 のアクセスは、1 度に多くのバイトの情報をバーストすることにより効率よく行なわれる。これは、単一のエントリがキューに対して書込まれたり読出されたりする従来のキュー構造とは対照的である。

動作時に、出力キュー 74 に到達するエントリが多ければ、これらのエントリはオーバフロー領域 110 に置かれ、チップ上のキュー 78 のオーバフローを回避するようとする。したがって、この発明のキュー構造を用いるとフレームの廃棄が大幅に防止される。また、オーバフロー領域 110 のためのメモリの合計量は、外部メモリ 36 のサイズを変更することにより容易に変更可能である。さらに、個々の特定のオーバフロー領域 110 のサイズは、出力キュー 74 の性能に影響を及ぼすことなくキューのサイズをカスタマイズするためにプログラム可能である。

典型的に、キューは、先入れ先出し構成を有する順序づけられた構成である。しかしながら、リクレームキュー 98 およびフリー・バッファプール 104 などのいくつかのタイプのキューでは、エントリの順序は問題ではない。書込側 100 から読出側 102 にデータを直接送信することが可能であれば、この発明はそのキューに関するオーバフロー領域を迂回して情報がこの経路に直接送信されるようとする。これは、情報が順番によって影響を受けない限り、関連のオーバフロー領域に情報がある場合でも可能である。たとえば、バッファの再要求は順番によって影響を受けない。なぜなら、バッファがフレームにストアされる必要がなくなった後に、最終的にバッファがフリー・バッファプール 104 のフリーリストに戻される順番は、いかなるものでも許容されるからである。したがって、データが順番によって影響を受けない場合に外部メモリ 36 のリクレームキュー 98 のオーバフロー領域 110 への書込についての帯域幅が生じるのを回避するために、読出側 102 にさらなるエントリのためのスペースがあるものと想定して、書込側 100 から読出側 102 に情報が直接送られる。リクレームキュー 98 は順番によって影響を受けないデータをキューとして維持するタイプのキューの一例である。しかしながら、順番によって影響を受けない他の多くのタイプのデータが種々の適用例で可能であるため、この発明のこの特徴は、他のタイプのデータをキューとして維持するキューにおいて有用性を見出す。

図 1 および図 2 に示されるこの発明の例示的な実施例のマルチポートスイッチには 28 個の出力キュー（各々が出力ポートと関連する）があり、すなわち、10 Mb / s ユーザポートに関するものが 24 個、100 Mb / s サバポートに関するものが 2 つ、管理ポートに関するものが 1 つ、そして拡張バスポートに関するものが 1 つある。出力キュー 74、75 および 77 は、フレームポインタが送信のためにキューとして維持されるときにそれらに一時的なストレージを提供する。キュー作業は、転送ポートベクタに示されるさまざまな出力キュー 74、75 および 77 に対してポートベクタ FIFO 70 がフレームポインタを書込むという形態をとる。

この発明のある好ましい実施例では、さまざまな出力キュー 74、75 および 77 は以下のフィールドのうちいくつかまたはすべてを含む。すなわち、單一コピービットと、フレームポインタと、制御操作コードまたは制御信号と、VLAN（バーチャルローカルエリアネットワーク）インデックスとである。單一コピービットは 1 つの出力ポートにのみ転送されることとなるフレームを示す。フレームポインタは外部メモリ 36 のフレームをポイントする。制御操作コードはフレームに関する特定的な情報（すなわち新たに得たフレームなど）を識別する。制御信号は制御操作コードからの情報を用いて、送信前にポートによってフレームがいかに処理されるかを示す。VLAN インデックスは、外部へのフレームに（必要であれば）挿入されるべき VLAN タグに対する基準を与える。しかしながら、この発明は種々のタイプのフィールドを有する他の出力キューにも適用可能であるため、これらのフィールドは例としてのみのものである。

10

20

30

40

50

第1のタイプの出力キュー74、すなわち10Mb/sポート出力キューの例示的な実施例の内部構成が図5に示される。10Mb/s出力キュー74は10Mb/sポートに転送されることとなるフレームのエントリを保持する。これらのキューの出力キュー書込側76は32個のエントリを保持し、出力キュー読出側78は図示される例示的な実施例において16個のエントリを保持するが、考えられる他のサイズのものもこの発明の範囲内である。10Mb/s出力キュー74は單一コピービットとフレームポインタ(14ビット)とを含む。この発明のマルチポートスイッチの例示的な実施例では、10Mb/sポートにはVLANタグがないためVLANインデックスは必要ない。

第2のタイプの出力キュー74、すなわち100Mb/sポート出力キューの例示的な実施例の内部構成が図6に示される。100Mb/sポート出力キューは100Mb/sポートに転送されることとなるフレームのエントリを保持する。出力キュー書込側76はこのタイプの出力キューに64個のエントリを保持し、出力キュー読出側は16個のエントリを保持する。各エントリはVLANインデックスと、部分的な制御操作コード(ビット4-0)と、單一コピービットと、フレームポインタとを含む。

外部メモリ36の例示的なマップが図7に示される。外部メモリ36の全体の容量はたとえば4Mbであるが、種々の実施例において他の容量のメモリが採用されてもよい。この発明に従ってオーバフロー領域に外部メモリ36を使用することにより、外部メモリを変更するだけで出力キューのサイズを増減することができる。これは、キューとして維持する容量全体がチップの製造時に設定される、キュー構成がすべてチップ上にあるシステムよりも有利である。

スイッチ12のストア要件を満たすために、外部メモリ36の例示的な実施例は下記の領域にスペースを割当てる。すなわち、フリーバッファプールオーバフロー120と、リクレームキューオーバフロー122と、マルチコピーキューオーバフロー124と、管理ポート出力キューオーバフロー126と、10Mb/sおよび100Mb/s宛先ポートの各々のための個々の出力キューオーバフロー128と、拡張バスポート出力キューオーバフロー130と、MIBカウンタ132と、グローバルフレームバッファプール134とである。

メモリ領域全体のBASEアドレスはチップ上のレジスタ60の中のメモリベースアドレスレジスタ内でプログラム可能である。外部メモリマップ内の各領域のBASEアドレスはレジスタセット内でプログラム可能である。領域長レジスタは不要である。所与の領域の長さは、マッピング内のその領域のBASEアドレスから次の領域のBASEアドレスまでの領域に等しい。

個々のオーバフロー領域の長さ(したがって容量)がプログラム可能であるため、各キューの容量全体がプログラム可能である。この発明のこの特徴により、必要に応じて容量の増大した特定の出力キューを提供するようにスイッチをカスタマイズすることが可能になる。

したがって、チップ12上の制御キューに適合しない後続のオーバフロー領域ストアエントリは外部メモリ36に置かれる。フリーバッファプールオーバフロー領域120はアドレスポインタをグローバルフレームバッファプール134中の未使用のバッファにストアする。リクレームキューオーバフロー領域122は、必要でなくなったリンクリストチエーンにフレームポインタをストアする。マルチコピーキューオーバフロー領域124は(キューとして維持されたフレームポインタについては)コピーナンバー「1」を、かつ(うまく送信されたフレームについては)コピーナンバー「-1」を付してフレームポインタをストアする。

後続のオーバフロー領域は、チップ上に入らない出力キューのエントリをストアする。管理ポート出力キューオーバフロー領域126は管理ポートへの送信を待機するフレームポインタをストアする。出力キューオーバフロー領域128は適切な10Mb/sまたは100Mb/sポートへの送信を待機するフレームポインタをストアする。拡張バスポート出力キューオーバフロー領域130は拡張バスポートへの送信を待機するフレームポインタをストアする。

10

20

30

40

50

MIB カウンタ領域 132 は、スイッチ 12 によって周期的に更新されるポートごとの統計をすべて含む。スイッチ 12 は MIB 統計をストアするための 8 ビットおよび 16 ビットカウンタをチップ上に維持する。スイッチ 12 は MIB データの損失を防止するために要求される周波数で、外部メモリ 36 の 32 ビットまたは 64 ビットの MIB カウンタを更新する。

グローバルフレームバッファプール 134 は、受信されたフレームデータをストアするリンクリストのバッファを含む。任意の時点で、これらリンクリストは有効フレームデータと無効になったバッファとを含み、無効になったこれらのバッファは、バッファマネージャ 72 によってフリーバッファプール 104 に戻されるか、または PCI ホストプロセッサ 28 の所有となる。

次に図 8 を参照して、いずれかの MAC ポートまたは PCI バスから受信されたフレームデータは、この発明の例示的な実施例におけるリンクリストデータ構成のフォーマットで外部メモリ 36 にストアされる。リンクリストを生成するために用いられるバッファ 140 の長さは 256 バイトであるが、発明の種々の実施例では他の長さのバッファ長さが採用されてもよい。これらのバッファ 140 の各々へのアドレスポインタはスイッチ 12 内のフリーバッファプール 104 によってストアされる。

スイッチ 12 のポートのうち 1 つにフレームが受信されると、バッファマネージャ 72 はフリーバッファプール 104 からアドレスポインタを要求し、バッファ 140 をリンクしてフレームをストアするようにする。フレームをストアする外部メモリ 36 の第 1 のバッファに対するアドレスポインタが、そのフレームに対するフレームポインタになる。フレームポインタは、送信されることとなるフレームをキューとして維持するためのスイッチサブシステム 56 において用いられる。

バッファ 140 は、メモリの次のバッファの場所を示す各バッファヘッダ 142 のアドレスポインタによって互いに繋がれる。バッファヘッダ 142 はまた、バッファ 140 に含まれるフレームデータに関する他の情報を含む。図 9 a の例示的なバッファヘッダフォーマットに示されるように、先頭のバッファのヘッダは 12 バイトである。図 9 b に示されるように、後の各バッファのヘッダは 4 バイトである。外部メモリバーストは、2 バンク × 16 バイトの長さであるため、各バッファの実際のフレームストア容量は 256 B - 16 B = 240 B である。

図 9 a および図 9 b に示されるように、先頭および後のバッファヘッダフォーマットは下記のフィールドを含む。

バッファフォーマットビット：どのバッファフォーマットが使用中であるかを示す。1 は 12 バイトの長さの先頭バッファフォーマットを示す。0 は 4 バイトである後のバッファのフォーマットを示す。バッファを繋ぐ際に残りのバッファの各々に関して用いられる。

E ビット（フレームマーカの最後）：フレームに関する最後のバッファであることを示す。E ビットがセットされていれば、チェーンにはこれ以上バッファはない。

C ビット（CRC エラー検出）：CRC エラーが受信機によって検出されたことを示す。

C ビットが検出されると、送信機能は反転された CRC を意図的に送信する。

L ビット（整列エラー）：フレーム整列エラーが（CRC エラーとともに）受信フレームに検出されたことを示す。

O ビット（受信 FIFO オーバフロー）：受信 FIFO がオーバフローし、バッファのデータが有効でないかもしれないことを示す。

バッファ長さ：バッファヘッダの後の最初のバイトから始まる、バッファのデータフィールドにおいて有効なバイトの合計数。この長さにはオフセットバイト値は含まれるべきではない。

次のバッファポインタ：次のバッファに対するポインタ。次のバッファポインタは E ビットがセットされているときには有効でない。

オフセットバイト数：バッファのフレームデータセクションにおいてフレームの最初のバイトが始まる場所を示す。0 のオフセットは、データがバッファヘッダ 142 の後の最初のビットで始まることを意味する。0 のオフセットは、データがバッファの 16 番目のバ

10

20

30

40

50

イトに後続するバイトで始まることを示す。オフセットが 0 でない値の場合、フレームデータは 16 B + バッファの始まりからのオフセットの後に始まる。送信機能はオフセットバイトフィールドに示されるバイト数だけ飛び越す。

P ビット (ポートタイプ) : 入来する受信フレームのポートタイプを示す。0 は 10 Mb / s ポートを示し、1 は 100 Mb / s ポートを示す。このビットは、フレームが完全に受信されて外部メモリ 36 にバッファされる前に、フレームを拡張バスに転送するようスイッチ 12 をプログラミングする際に、タイムスタンプフィールドに関連してホスト 28 によって用いられる。

T ビット : 受信されたフレームのタイプを示す。タグ付またはタグ付でない場合がある。1 はタグ付のフレームであることを示し、VLAN 識別子フィールドは受信 VLAN ID を含む。0 はタグ付でないフレームを示し、VLAN ID は有効でない。

受信ポート番号 : フレームが受信されたポート番号を示す。

VLAN 識別子 : 「タグ付」ポートから受信された VLAN ID。フレームがタグ付でないポートから受信される場合、このフィールドは無効である。

R ビット (CRC 再計算) : CRC を除去し送信機能において再計算する必要があることを示す。スイッチ 12 はタグ付フレームが受信されるとこのビットをセットする。さらに、ホスト 28 がフレームの内容を修正した場合、ホスト 28 はこのビットをセットしなければならない。スイッチ 12 がフレームを送信すると、スイッチ 12 はこのビットを検査して、既存の CRC を送信するか、CRC を除去して CRC を再計算するかを判断する。

A ビット (CRC 追加) : フレームデータの最後に CRC がないことを示す。ホストはメモリに (CRC なしの) フレームを生成し、このビットをセットすることができる。スイッチ 12 はフレームの送信時に CRC を発生して追加する。A ビットがセットされている場合、フレームの長さには CRC は含まれるべきでない。

F ビット (フォーマットビット) : フレーム長 / タイムスタンプフィールドを特定する。0 はフィールドが入来フレームのタイムスタンプであることを示す。1 はフィールドが受信フレームのフレーム長であることを示す。

フレーム長 / タイムスタンプ : F ビットに依存する。F ビットがクリアされていると、このフィールドは受信フレームの最初からのタイムスタンプを表わす。タイムスタンプは 1 μ s の分解能を有する。F ビットがセットされている場合には、CRC および受信された VLAN タグの全てを含む受信フレームの長さの合計が示される。フレームが受信されると、スイッチ 12 は (タイマレジスタからの) タイムスタンプでこのフィールドをマークする。フレームが完全に受信される前に拡張バスフレームを転送するようホスト 28 によってスイッチ 12 がプログラミングされている場合、フレームデータを過度に読出すことなく外部メモリ 36 から取出すことができるデータを測定するために (受信ポートの速度とともに) タイムスタンプを用いることができる。フレーム全体が受信されると、スイッチ 12 はフレーム長をこのフィールドに書き込み F ビットをセットする。

コピー数 : ポートベクタ FIFO 070 によって送信されるようにうまくキューとして維持されたコピーの数を示すために用いられる。このフィールドは、バッファマネージャ 72 が、新しいエントリのためのマルチコピー・キャッシュ 96 にスペースを設ける必要がある場合に、フレームポインタのコピー数をストアするために用いられる。

図 10 は図 3 のスイッチサブシステム 56 のいくつかの要素を示す詳細図である。これらの要素は、フレーム記憶のためのバッファを与えるため、かつ、バッファがフレーム記憶のためにはや必要とされなくなるとこれらのバッファを再要求し、再び使用可能にするために用いられる。上述のように、各出力キュー 74、75 (出力キュー 77 を除く) はフレームポインタをバッファマネージャ 72 に渡し、バッファマネージャ 72 はフレームポインタが指すフレームの送信をスケジュールする。バッファマネージャ 72 は、1) スイッチ 12 の内部バスを管理し、2) 出力キュー 74 への / からのフレームポインタのキュー入れ / 出しを容易にし、3) バッファの位置を決め、フリーバッファプール 104 に戻すために制御キュー 90、98 を管理し、4) 外部メモリ 36 を出入りするデータの流れを制御し、5) MIB およびオーバーフロー領域を含むメモリ構造を維持するという機

10

20

30

40

50

能を制御する。バッファマネージャ72は全アクセスを外部メモリ36に割当てるためのスケジューラ機能を含む。これらのアクセスには、1)受信されたフレームデータを記憶バッファ140に書込み、2)送信のために記憶バッファ140からフレームデータを読み出し、3)出力キュー74および制御キュー90、98のためのオーバーフロー領域の各々にフレームポインタを維持し(すなわち、書込み、読み出す)、4)MIBカウンタを更新することが含まれる。

バッファマネージャ72が所与のフレームポインタを適切な全出力キュー74、75にコピーした後、ポートベクタ FIFO70がコピーの数(「コピー数」)を計算し、フレームポインタおよびコピー数をマルチコピーキュー90の書込側に入れる。コピー数は、フレームが転送されるべきでないことを示す「0」、單一コピー送信を示す「1」、またはマルチコピー送信を示す「>1」であり得る。これらの3つの場合を以下に説明する。

コピー数が「0」であり、フレームポインタがセットされたビットのないヌル転送ポートベクタを有することが意味されているとき、ポートベクタ FIFO70はフレームポインタをリクレームキュー98の書込側100に直接渡す。バッファマネージャ72がリクレームキュー98を処理するときは、以下に述べるようにバッファマネージャ72がバッファのリンクリストチェーンを解体し、各「フリー」バッファごとのアドレスポインタをフリー・バッファプール104の書込側106に戻す。

コピー数が「1」の單一コピー送信のとき、ポートベクタ FIFO70はフレームポインタ、制御信号/制御操作コードおよびVLANインデックスを適切なポートの出力キュー74にコピーする。ポートベクタ FIFO70は出力キュー74内の單一コピー・ビットをセットして(図5および図6参照)、これが單一の送信であることを示す。バッファマネージャ72はそのポートの出力キュー74からフレームポインタおよび單一コピー・ビットを読み出すと、上述のように送信をスケジュールする。バッファマネージャ72は、フレームがストアされている外部メモリ36において最初のバッファの位置を決めるためにフレームポインタを用いる。バッファマネージャ72はこの最初のバッファからバッファヘッダを読み出し、最初のバッファからデータを捕捉し、このデータを適切なMAC送信 FIFO54に入れる。フレームが複数バッファにおよぶ場合を想定すると、そのフレームのためのチェーン内の全バッファを見つけ、送信するためのアドレスを、後続バッファへのリンクがバッファマネージャ72に与える。データが送信のために FIFO54に一旦置かれると、バッファは不使用となり、フリー・バッファプール104に戻され、結果として別のフレームデータをストアするために再割当される。

コピー数が1よりも大きいとき、ポートベクタ FIFO70はフレームポインタ、VLANインデックスおよび制御信号/制御操作コードを適切な出力キュー74の各々にコピーする(キュー74に言及する際には、キュー75、77もまた言及されている)。ポートベクタ FIFO70は出力キュー74内の適切なフレームポインタのための單一コピー・ビットをクリアし、コピー数が「>1」であるフレームポインタをマルチコピーキュー90の書込側92に入れる。

バッファマネージャ72がフレームポインタおよびクリアされた單一コピー・ビットを出力キュー74の1つから読み出すたびに、バッファマネージャ72はフレームの送信をスケジュールするが、コピー数「1」のフレームポインタを有するエントリがあるかどうかマルチコピー・キャッシュ96を調べる。コピー数「1」のフレームポインタがマルチコピー・キャッシュ96に見つかれば、バッファマネージャ72は、フレームの單一コピー送信の場合と同様に、送信のためにフレームをスケジュールし、送信の間にバッファを再要求する。しかしながら、フレームポインタがマルチコピー・キャッシュ96にないか、マルチコピー・キャッシュ96におけるフレームポインタのコピー数が1よりも大きければ、バッファマネージャ72はフレームを送信するがバッファを再要求しない。送信を成功させた後、バッファマネージャ72はフレームポインタのコピーをコピー数「-1」とともにマルチコピー・キュー90の書込側92に入れる。

マルチコピー・フレームが送信されるたびに、バッファマネージャ72はマルチコピー・キャッシュ96内にコピー数「1」のフレームポインタを見つけられなかったならば、フレー

10

20

30

40

50

ムポインタのコピーをマルチコピーキー90に入れる。したがって、いかなる所との時間でも、マルチコピーキー90はコピー数が「1」よりも大きいフレームポインタ、および/または、各々コピー数が「-1」である、同じフレームポインタのいくつかのコピーを含むことができる。

バッファマネージャ72は不使用となったバッファを再要求するためにマルチコピーキー90およびマルチコピーキャッシュ96を絶えず処理する。バッファマネージャ72はマルチコピーキー90を処理し、コピー数「>1」のフレームポインタを読出すると、この新しいエントリ(フレームポインタおよびコピー数)をマルチコピーキャッシュ96に入れようと試みる。マルチコピーキャッシュ96がフルであれば、バッファマネージャ72はその新しいフレームポインタのためにスペースを設ける。バッファマネージャ72は「より古い」マルチコピーキャッシュエントリを読み出し、外部メモリ36内のそのバッファヘッダ内のこのエントリに対するコピー数を更新し、このエントリをマルチコピーキャッシュ96からクリアする。マルチコピーキャッシュ96内に使用可能な空きができると、バッファマネージャ72はマルチコピーキー90からの新しいエントリをマルチコピーキャッシュ96に入れることができる。

バッファマネージャ72がマルチコピーキー90を処理し、コピー数「-1」のフレームポインタを読出すると、それはマルチコピーキャッシュ96を探索して、デクリメントまたはデリートするためにコピー数「-1」の対応するフレームポインタアドレスを探す。バッファマネージャ72がフレームポインタの一致を見つければ、それは1)コピー数が「>1」であればマルチキャッシュのフレームポインタをデクリメントするし、または2)コピー数が「1」であればマルチコピーキャッシュのフレームポインタ/コピー数エントリをデリートし、フレームポインタをリクレームキー98に入れる。

一致するフレームポインタが見つからなければ、バッファマネージャ72はコピー数を求めて外部メモリ36(図9参照)におけるフレームポインタのバッファヘッダを探索する。メモリ内のコピー数が「1」であれば、バッファマネージャ72はフレームポインタをリクレームキー98に入れる。メモリ内のコピー数が「>1」であれば、バッファマネージャ72はこのコピー数のフレームポインタをマルチコピーキャッシュ96に入れ、そのコピー数をデクリメントする。

バッファマネージャ72は、フレームポインタを読み出してから、リンクリストチェーンをたどり、バッファをフリーバッファプール104に戻すことによって、リクレームキー98を絶えず処理する。この作用は、ヌルポートベクタを有し、ポートベクタ FIFO70によってリクレームキーに入れられていたフレームか、マルチコピー転送ベクタを有し、全コピーの送信を完了したフレームかのためのバッファを戻すのみである。單一コピーフレームにリンクされたバッファは、上述のようにそのフレームが送信されるときにフリーバッファプール104へと直接戻される。

出力キー74と外部メモリ36内のそのオーバーフロー領域110とがフルであるために、ポートベクタ FIFO70が單一コピー転送ベクタのためのフレームポインタを出力キー74に入れることができなければ、そのフレームは廃棄される。フレームポインタはリクレームキー98に戻され、フレームの廃棄がスイッチの管理資源によって記録される。1つ以上の出力キー74と外部メモリ36内のそれらのオーバーフロー領域110とがフルであるために、ポートベクタ FIFO70がマルチコピー転送ベクタのための1つ以上のフレームポインタを入れることができなければ、そのフレームは使用可能なスペースのある出力キーへと転送されるのみであり、マルチコピーキー90に入れられたコピー数はうまく入れられたフレームポインタを反映するのみである。フレームポインタが入れられなかつたことは、フレームポインタがキーに入れられなかつた各ポートごとにスイッチ管理資源によって記録される。全出力キー74と外部メモリ36内のそれらのオーバーフロー領域110とがフルであるためにポートベクタ FIFO70がマルチコピー転送ベクタのためのどのフレームポインタも入れることができなければ、そのフレームポインタはリクレームキー98に渡され、スイッチ管理資源にはそれに従い通知される。

10

20

30

40

50

マルチコピーキー90は、フレームをストアするために用いられる全バッファ（すなわち、アドレスポインタ）がフリーバッファプール104に戻され得る前に、特定のマルチコピーフレームの何回の送信が完了されなければならないかを追跡するためにバッファマネージャ72が用いる高優先順位キーである。この出力キーの書込側92および読出側94はそれぞれ64エントリおよび16エントリを保持する。マルチコピーキー90はマルチコピーキャッシュ96に入力を与え、マルチコピーキャッシュ96はいつバッファを再要求するかを決定するためにバッファマネージャ72によって用いられる。マルチコピーキーの内部構造を図12に示す。

出力キー74にうまく入れることができたフレームポインタの数に基づいて、ポートベクタ FIFO70はフレームのフレームポインタコピーと「>1」であるコピー数とをマルチコピーキー90に入れる。特定のポートの出力キー74がフルであれば、ポートベクタ FIFO70はフレームポインタのコピーをその出力キー74に入れることができず、したがって、これをコピー数を決定する際の成功した事象として含めることはできない。

バッファマネージャ72が出力キーフレームポインタを読み出し、單一コピービットが「0」である（すなわち、マルチコピー）ことを見つけるたびに、それは、これが最後の送信であることを示すコピー数「1」のフレームポインタを求めてマルチコピーキャッシュを調べる。この一致が見つかなければ、各バッファの内容が送信された後に不使用になったバッファをフリーバッファプール104に与えることによって、バッファマネージャ72は單一コピー送信の場合と同様にフレームを送信し、バッファを再要求する。一致が見つかれば、バッファマネージャ72はマルチコピーフレームを送信し、コピー数「-1」のフレームポインタのコピーをマルチコピーキー90に入れる。拡張バス出力キー75または管理ポート出力キー77へとキーに入れられたフレームのためのマルチコピーフレームポインタの（PCIインターフェイス26を介しての）使用をホストが終了すると、ホストはコピー数「-1」のフレームポインタのコピーをフレームポインタレジスタを介してマルチコピーキーへと書込む。このレジスタは図2におけるレジスタ60のブロックに示されるレジスタの1つである。

出力キー74と同様に、マルチコピーキー90も入力経路および出力経路を備えて構成される。入力経路または書込側により、ポートベクタ FIFO70およびバッファマネージャはフレームポインタ/コピー数をマルチコピーキー90に入れることができる。出力経路または読出側により、マルチコピーキー90はフレームポインタ/コピー数をマルチコピーキャッシュ96に入れることができる。マルチコピーキー「オーバーフロー124」と呼ばれる、フレームポインタ/コピー数のためのさらなるストレージが外部メモリ36に設けられる。

フレームポインタ/コピー数が空のマルチコピーキー90に書込まれると、それらは読出側94がフルになるまで書込側92から読出側94へと移動する。マルチコピーキー90の書込側92に書込まれるさらなるフレームポインタ/コピー数は外部メモリ36内のマルチコピーキー「オーバーフロー領域124」に入れられる。一旦マルチコピーキー90の読出側94とそのオーバーフロー領域124とがフルになれば、マルチコピーキーに入れられるさらなるフレームポインタ/コピー数が書込側92を満たし始める。

マルチコピーキー90を通過するフレームポインタの順序は、マルチコピーキーの読出側94のスペースがクリアされると、フレームポインタ/コピー数がマルチコピーキー「オーバーフロー領域124」からマルチコピーキーの読出側94へと移動し、マルチコピーキーの書込側92からマルチコピーキー「オーバーフロー領域124」へと移動するようにして維持される。

マルチコピーキャッシュ96はマルチコピーキー90と同様であるが、フレームポインタ/コピー数をスキャンするための探索可能な領域を設ける。マルチコピーキャッシュ96は256までのエントリを保持する。バッファマネージャ72はマルチコピーキー90からフレームポインタを読み出し、コピー数が「>1」または「-1」のいずれであるかによって、フレームポインタをマルチコピーキャッシュ96に入れるかそれを処理するか

10

20

30

40

50

する。

さらに、バッファマネージャ72が出力キュー74の読み出側からフレームポインタを読み出すごとに、バッファマネージャ72は送信をスケジュールする。單一コピービットが「0」である（マルチコピーフレームを意味する）ならば、バッファマネージャ72は、このフレームの最後の送信であることを示すコピー数「1」のフレームポインタを求めてマルチコピーキャッシュ96をスキヤンする。一致があれば、バッファマネージャ72はフレーム送信の間にエントリを除去し、バッファをフリーバッファプールに戻す。一致がなければ、バッファマネージャは送信の終了時にコピー数「-1」のフレームポインタをマルチコピーキュー90に入れる。

バッファマネージャ72は周期的に、フレームポインタ/コピー数を読み出し、それをマルチコピーキャッシュ96に入れるか処理することによってマルチコピーキュー90を処理する。これはフレーム送信から独立して行なわれる。バッファマネージャがコピー数「>1」のフレームポインタを読み出すか、コピー数「-1」のフレームポインタを読み出すかによって2つの場合が引き続いて生じる。

1) バッファマネージャ72がマルチコピーキュー90からコピー数「>1」のフレームポインタを読み出す。マルチコピーキャッシュ96に空きがあれば、それは新しいエントリを書込む。マルチコピーキャッシュ96がフルであれば、バッファマネージャ72はキャッシュ96内のスペースをクリアしなければならない。これが行われるのは、マルチコピーキャッシュ96からより古いフレームポインタ/コピー数の1つを読み出し、外部メモリ36内のフレームポインタのバッファヘッダをマルチコピーキャッシュ96内のコピー数で更新し、このキャッシュエントリをデリートすることによってである。一旦スペースが生じると、新しいフレームポインタ/コピー数がマルチコピーキャッシュ96に書込まれる。

2) バッファマネージャ72がマルチコピーキャッシュ90からコピー数「-1」のフレームポインタを読み出す。バッファマネージャ72はコピー数「-1」の一一致するフレームポインタを求めてマルチコピーキャッシュ96を探索する。バッファマネージャ72がマルチコピーキャッシュ96内でフレームポインタの一一致を見つけられるかどうかによって2つの場合が続く。

a) バッファマネージャ72がフレームポインタの一一致を見つける。マルチコピーキャッシュ96のエントリのコピー数が「1」であれば、バッファマネージャ72はマルチコピーキャッシュエントリをデリートし、フレームポインタをリクレームキュー98に入れる。キャッシュエントリのコピー数が「>1」であれば、バッファマネージャ72はコピー数を「1」だけデクリメントする。

b) バッファマネージャ72がマルチコピーキャッシュ96内でフレームポインタの一一致を見つけられない。これは、一致するフレームポインタが外部メモリ36内のフレームのリンクリストチェーンのバッファヘッダに既に移動されていることを意味する。バッファマネージャ72はバッファヘッダに行って、コピー数を読み出さなければならない。（メモリ内の）この値が「1」であれば、フレームはもはや必要ではなく、バッファマネージャ72はフレームポインタをリクレームキュー98に入れる。（メモリ内の）この値が「>1」であれば、バッファマネージャ72は（外部メモリ36内にあった）フレームポインタ/コピー数のコピーをマルチコピーキャッシュ96に入れ、コピー数を「1」だけデクリメントする。マルチコピーキャッシュ96がフルであれば、バッファマネージャはより古いフレームポインタ/コピー数の1つを外部メモリ36に移動させることによってスペースをクリアする。

リクレームキュー98はもはや必要とされないリンクリストチェーンを指すフレームポインタを保持する。バッファマネージャ72は、マルチコピーキャッシュを処理してフレームポインタのコピー数が「1」である（すなわち、フレームの最後の送信がうまく終った）ことを見出すと、フレームポインタのリクレームキューに書込む。さらに、ポートベクタFIFO70は、1)フレームポインタのポートベクタがヌルであるか、2)転送ベクタの全出力キューがフルであったのでフレームポインタがキューに入れられることがで

10

20

30

40

50

きなかったという条件下で、フレームポインタをリクレームキュー 98 に書込む。最後に、ホストは、拡張バス出力キュー 77 または管理ポート出力キュー 75 に対してキューに入れられた單一コピーフレームの使用を終えると、(フレームポインタレジスタを用いて)フレームポインタをリクレームキュー 98 に書込む。

バッファマネージャ 72 はリクレームキューのエントリを処理するとき、フレームポインタのリンクリストチェーンをたどり、各バッファをフリーバッファプール 104 に戻す。リクレームキュー構造の内部構造は図示されないが、本発明の例示的実施例においてはフレームポインタ(14ビット)のみを含む。リクレームキューの書込側 100 は 64 エントリを保持し、リクレームキューの書込側 102 は 16 エントリを保持する。

出力キュー 74 と同様に、リクレームキュー 98 は入力経路および出力経路を備えて構成される。入力経路または書込側 100 によってバッファマネージャ 72 はフレームポインタをリクレームキュー 98 に入れることができる。出力経路または読出側 102 によってバッファマネージャ 72 はフレームポインタを読み出し、関連の全バッファをフリーバッファプール 104 に戻すことができる。フレームポインタのためのさらなるストレージは外部メモリ 36 内に設けられるリクレームキュー オーバーフロー領域 122 内に設けられる。

フレームポインタが空のリクレームキュー 98 に書込まれると、これらは読出側 102 がフルになるまで書込側 100 から読出側 102 へと移動する。リクレームキュー 98 の書込側 100 に書込まれるさらなるフレームポインタは外部メモリ 36 内のリクレームキュー オーバーフロー領域 122 に入れられる。一旦リクレームキュー 98 の読出側 102 およびオーバーフロー領域 122 がフルになると、リクレームキュー 98 に入れられるさらなるフレームポインタが書込側 100 を満たし始める。

図 11 はフリーバッファプール 104 の内部構造の例示的実施例を示す。フリーバッファプール 104 は、外部メモリ 36 内の全フリーバッファ 140 を指すアドレスポインタを含んだ FIFO である。フレームが受信されると、バッファマネージャ 72 は入来するデータをストアするためにフリーバッファプール 104 から使用可能なアドレスポインタを捕捉する。バッファマネージャ 72 はまたフリーバッファプール 104 からのアドレスポインタを(要求される場合)ホストプロセッサ 28 に割当てる。ホストは、直接入力/出力スペースにおけるレジスタ 60 の中のフリーバッファプールレジスタを読み出すか書込むことによってアドレスポインタを要求するかそれらをフリーバッファプール 104 に戻すことができる。フリーバッファプール 104 の書込側 106 および読出側 108 は本発明の例示的実施例においては各々 64 エントリを保持する。

フリーバッファプール 104 は(出力キュー 74 と同様に)入力経路および出力経路を備えて構成される。入力経路または書込側 106 により、バッファマネージャ 72 またはホスト 28 はアドレスポインタをフリーバッファプール 104 へと入れることができる。フリーバッファプール 104 の出力経路または読出側 108 により、バッファマネージャ 72 はアドレスポインタをホスト 28 に与え、またはプール 104 からアドレスポインタを引出して受信フレームデータをストアすることができる。使用可能なアドレスポインタのさらなるストレージ、フリーバッファプールのオーバーフロー領域 120 は上述のように外部メモリ 36 内に設けられる。

スイッチ 12 が起動すると、フリーバッファプールは読出側 108 からアドレスポインタを発生する。フレームが入来するときにフリーバッファプール 104 内のフリーリストが読み出される。書込側 106 にトラフィック要求を扱うのに十分なバッファポインタがなければ、オーバーフロー領域 120 がより多くのバッファポインタを得るためにアクセスされる。

本発明のある実施例は、スイッチ 12 が開始されるとバッファポインタを与える有利な配置および方法を提供する。スイッチ 12 が最初に電源投入されるとき、外部メモリ 36 内のオーバーフロー領域 120 がバッファポインタを含むことは必要とされない。代わりに、バッファポインタはオンザフライで発生される。スイッチ 12 は電源投入されるとバッファポインタを発生し、それをオーバーフロー領域 120 に入れることができるが、この

10

20

30

40

50

のようなポインタは 16,000 個または 32,000 個存在することがあり、これによってスイッチ 12 の電源投入手順が遅くなるであろう。本発明は、電源投入時に全バッファがフリーであり、これらのバッファのアイデンティティが既知であるという事実を利用する。したがって、バッファポインタは電源投入後に必要とされるときに図 10 に示されるようにカウンタ 180 を用いて発生される。

フリーリストカウント発生器 180 がマルチプレクサ 182 の入力に接続される。フリーバッファプール 104 のフリーリストが開始時に空であるので、フリーリストカウンタ 180 はバッファポインタを発生する。一旦フリーリストが最高カウントに達すると、それはこれ以上バッファポインタを発生しない。

フレームパケットがスイッチ 12 において受信されると、フレームパケットは固定長バッファへと分解する。典型的にフレームはさまざまなサイズである。バッファは 256 バイトのサイズであり、バッファのデータ部分は 240 バイトである。バッファ内容の送信後、バッファポインタがリクレームキュー 98 に入れられるか、または、バッファチェーンをたどることができるならばフリーバッファプール 104 のフリーリストに直接入れられる。スイッチ 12 の動作の間、フリーバッファプール 104 に戻されるどのアドレスポインタも書込側 106 から読出側 108 へと移動する。読出側 108 がフルとなれば、さらなるアドレスポインタはオーバーフロー領域 120 に渡される。一旦読出側 108 およびオーバーフロー領域 120 がフルとなると、フリーバッファプール 104 に入れられるさらなるアドレスポインタがプール 104 の書込側 106 を再び満たし始める。

図 13 は本発明の実施例に従うマルチコピーキャッシュ 96 の内部配列の概略図である。上で簡単に述べたように、マルチコピーキャッシュ 96 へのエントリの時間順が維持される。本発明では、このように時間順が維持されるのは先行技術におけるようなタイムスタンプによってではなく、メモリ内の物理的順序によってである。本発明のマルチコピーキャッシュ 96 はまた有効性ビットの使用を避け、代わりに後述するように有効性を符号化する。

図 13 を参照すると、マルチコピーキャッシュ 96 は 4 ウェイセットアソシアティブメモリとして構成される。マルチコピーキャッシュ 96 へのエントリは上述のようにフレームポインタとそのコピー数とを含む。フレームポインタの最下位 6 ビットが、エントリがストアされるセットアソシアティブキャッシュ 96 内の行を決定する。本発明の図示される実施例では、キャッシュ 96 には 64 行が存在するが、キャッシュサイズが大きくされれば他の行数も制限されない。

セットアソシアティブキャッシュ 96 は 4 列に分割され、その各々が並行して探索される。バッファマネージャ 72 がエントリをキャッシュ 96 へとストアするとき、エントリは常に、第 1 の列の、フレームポインタの最下位 6 ビットによって示される行の最上位 (51:39) ビットに入る。この行は読出され、全エントリが 13 ビット分右にシフトされ、行は再び書込まれる。実際にキャッシュ 96 に書込まれるエントリはフレームポインタの上位 8 ビットを含み、それはアドレスタグとフレームポインタに関連した 5 ビットコピー数を形成する。エントリがキャッシュ 96 から読出されると、フレームポインタはキャッシュ 96 の行数を指すビットおよびアドレスタグで再形成される。

行がフルであり、その行への新たなエントリが書込まれれば、キャッシュ 96 内の最も古いエントリがキャッシュ 96 から除去される。バッファヘッダ 142 に関して上述したように、除去されるフレームポインタに関連したコピー数は除去されるフレームポインタが指す外部メモリ内のフレームのバッファヘッダ 142 に書込まれる。したがって、外部メモリ 36 にストアされるフレーム (すなわち、バッファ 140) はコピー数をストアするためのマルチコピーキャッシュ 96 のためのオーバーフロー領域となる。

本発明の有利な特徴の 1 つはセットアソシアティブキャッシュ 96 に別個の有効ビットが存在しないことである。コピー数が 00000 であるとき、エントリがもはや有効でないことをバッファマネージャ 72 はわかっており、エントリをキャッシュ 96 から除去する。これによってキャッシュ構成が簡素化される。本発明のキャッシュ 96 の別の利点は非常に高速な探索が行なわれ得ることである。これは、バッファマネージャ 72 がマルチコ

10

20

30

40

50

ピークью 90 を出たフレームポインタによって既に定められている单一の行を検査しさえすればよいためである。その行内の 4 つのエントリが並行して検査され、探索速度をさらに高める。4 ウェイセットアソシアティブメモリとして説明しているが、これは例にすぎず、メモリは本発明の範疇から逸脱せずに n ウェイセットアソシアティブ方式となり得る。

上の説明から、本発明がキャッシュにおけるエントリの行ごとの物理的位置決めによってキャッシュエントリの時間順（エージ）を維持すると理解されるべきである。すなわち、キャッシュ内のエントリの物理的位置がエントリの相対的エージを示す。エントリはメモリにおけるエントリの物理的再順序付けによってエージングされる。

本発明のある実施例はポートごとにスイッチ 12 によって切換えられるフレームのレイテンシをカスタマイズする。図 14 を参照すると、ポートベクタ F I F O 70 が受信ポートのプログラムされたスイッチモードを検査して、いつフレームポインタおよび関連の情報を送信ポートの適切な出力キュー 74 へと入れるかを決定する。第 1 のモード（低レイテンシモード）では、ポートベクタ F I F O 70 はいつフレームポインタを出力キュー 74 に入れるかに対して制限を与えない。第 2 のモード（中間レイテンシモード）では、ポートベクタ F I F O 70 はフレームの 64 バイトが受信されて初めてフレームポインタを出力キュー 74 に入れる。第 3 のモード（高レイテンシモード）では、ポートベクタ F I F O 70 はフレームが完全に受信されて初めてフレームポインタを出力キュー 70 に入れる。

いつポートベクタ F I F O 70 がフレームポインタを出力キュー 74 へと移動するかのタイミングを変えるいくつかの特殊な場合があり、それらは、1) 第 1 または第 2 のモードの 10 Mb / s ポートから 100 Mb / s ポートへのフレーム転送と、2) 管理ポート 30 へのフレーム転送と、3) 拡張バスポートへのフレーム転送とを含む。場合 1) では、10 Mb / s ポートから 100 Mb / s ポートへの速度不一致によって転送モードが強制的に第 3 の高レイテンシモードとされる。場合 2) では、管理ポートへと移動する全フレームが第 3 のモードのフレームである。場合 3) では、拡張バスポートへのどのフレーム転送も拡張バスポート 26 のスイッチモードを用いる。マルチコピーポートベクタが特殊な場合のポートの 1 つを含む場合、ポートベクタ全体に対するフレームポインタのキュー入れはポートベクタ内で表わされる最長レイテンシスイッチモードのそれになる。たとえば、フレームが第 1 または第 2 のモードのポートによって受信され、そのマルチコピー転送ポートベクタが管理ポート 30 を含めば、スイッチモードは第 3 のモードである。この場合、フレームが完全に受信されて初めてフレームポインタのコピーが全出力キュー 74 に入れられる。

スイッチモードをここでより詳細に説明する。入力（すなわち、受信）ポートに当てはまるスイッチモードが転送レイテンシ（一旦スイッチ 12 がフレームを受信し始めるとどの程度後にスイッチ 12 がフレームを転送するか）と出力ポートへのフラグメント / エラー伝搬を低減する能力とを決定する。第 2 の中間レイテンシモードは各ポートに対するデフォルトであるが、スイッチモードはレジスタ 60 ではポートごとにプログラム可能である。

これら 3 つのモデルのすべてにおいて、内部 M A C ポートの受信 F I F O 52 で受信されるフレームデータはできるだけ早く外部メモリ 52 内のバッファ 140 に転送される。ほぼ同時に、ルールチェック 42 または 58 が宛先アドレスおよびソースアドレス、受信ポート数、フレームポインタ、ならびにいくつかの付加的情報を受信し、適切なルックアップを行なう。一旦ルックアップが完了すると、ルールチェック 42 または 58 はフレームポインタおよび転送ポートベクタをポートベクタ F I F O 70 に戻す。

ポートベクタ F I F O はポートベクタ内で識別される出力ポートのための出力キュー 74 の書込側 76 にフレームポインタを入れる。受信ポートのスイッチモードは、ポートベクタ F I F O 70 がポートベクタ（およびフレームポインタ）を受取るときから、それがフレームポインタを出力キュー 74 に入れるときまでの間のレイテンシを規定する。これは以下の 3 つのモードに対して説明される。一旦フレームポインタが出力キュー 74 の読み出

10

20

30

40

50

側 7 8 に移動すると、バッファマネージャ 7 2 はフレームポインタを読み出し、送信をスケジュールする。バッファマネージャはフレームポインタによって特定されるアドレスからフレームデータを移動させ始める。一旦 MAC ポートの送信 FIFO 5 4 がその開始点に設定されると（そして、データ送信のために媒体が使用可能であると想定すると）、フレーム送信が始まる。

第 1 のモードは最低のレイテンシを与えるように設計される。フレームはライン - レート速度で受信され、転送される。この第 1 のモードにおいてはネットワークエラーに対する保護がなく、これは、フレームがフラグメント（すなわち、< 64 バイトの長さ）であるか CRC エラーを含むかが判断され得る前にフレームが送信のためにキューに入れられるためである。第 1 のモードにおいて、フレーム受信は出力ポートでのフレーム送信が始まるまでに完了していないかもしれない。受信フレームが短すぎる場合または無効な CRC で終る場合、受信 MAC は外部メモリ 3 6 内のバッファヘッダ 1 4 2 に印を付けてこれらの条件を示す。送信 MAC は、後に短すぎるものか無効な CRC で終るフレームの送信が始まれば MAC が無効な CRC を発生することを保証する。送信 MAC がフレーム送信を始めておらず、バッファヘッダ 1 4 2 が短すぎるものか無効な CRC で終るフレームを示している場合、バッファマネージャ 7 2 はフレームを出力ポートへと転送しない。

第 2 のモードはフレームを転送するための低レイテンシとあるネットワークエラーに対する保護とを与える。フレームは 64 バイト以上が受信された後に受信され、転送される。これによってスイッチ 1 2 がフレームのフラグメントをフィルタ処理する（すなわち、転送しない）ことが可能となるが、これは 64 バイトよりも大きい CRC エラーフレームを完全にはフィルタ処理しない。

第 2 のモードにおいては、受信 MAC で 64 バイトのしきい値を達成したフレームのフレームポインタは適切な出力キュー 7 4 に入れられる。最小の 64 バイトのしきい値を達成できないフレームはデリートされ、それらのフレームポインタは出力キュー 7 4 に入れられない。64 バイト以上の受信フレームが無効な CRC で終れば、受信 MAC は外部メモリ 3 6 内のバッファヘッダ 1 4 2 に印を付けてこの条件を示す。後に無効な CRC で終る 64 バイト以上のフレームの送信が開始されるときには、送信 MAC は不良な CRC で送信を終了する。送信 MAC がフレーム送信を開始しておらず、バッファヘッダ 1 4 2 が無効な CRC で終るフレーム（64 ビット以上）であることを示している場合、バッファマネージャはフレームポインタを（單一コピー転送のための）リクレームキュー 9 8 または（マルチコピー転送のための）マルチコピーキュー 9 6 へと出力ポート 7 4 への転送なしに戻す。

第 3 のモードは 3 つのモードの中で最高レベルのネットワークエラー保護を与えるがより高い転送レイテンシを有するストアアンドフォワードモードである。フレームは、スイッチ 1 2 がそれらを出力ポートに転送する前に完全に受信される。このモードでは、スイッチ 1 2 は転送の前に全てのフラグメントおよび CRC エラーフレームをふるい分ける。第 3 のモードにおいて、一旦有効フレームが受信側でうまく完了すると（すなわち、有効な CRC を持ち、64 バイト以上であると）、フレームポインタが適切な出力キュー 7 4 に入れられる。受信エラー（無効 CRC、短すぎるもの（> 64 バイト）等）で終るフレームはデリートされ、それらのフレームポインタは出力キュー 7 4 に入れられない。

ポートベクタ FIFO 7 0 は、受信ポートの選択されたモードと受信されたデータ量とに依存してポートベクタを出力キュー 7 4 に入れる決定を行なう。上述の実施例では、3 つのしきい値があるが他の実施例では異なる数のしきい値が存在する。例示的実施例では、これらのしきい値は 1) n < 64 バイトであるような n バイト（たとえば 6 バイト）の受信、2) 64 バイトの受信、および 3) 全フレームの受信である。

本発明はしきい値に基づいてフレームを出力キュー 7 4 へと転送する。ポートベクタ FIFO 7 0 は、受信されるデータタイプの量とポートがプログラムされたモードとに基づいて送信シーケンスを再び順序付ける。例示的実施例は受信されたデータの量に基づいて転送の決定を行なうが、本発明の他の実施例では、受信されるデータタイプのような他の要因に基づいて転送の決定が行われる。

10

20

30

40

50


本発明の転送方式を実施するにあたって、バッファマネージャ72はフレームポインタを受信ポートと関連付ける、キャッシュメモリ(CAM)161内のテーブル160を維持する。ポートベクタ FIFO70が新しいポートベクタおよびフレームポインタをルールチェック42または58から受信するたびに、それは関連付けを行なって受信ポートがフレーム受信を終えたかどうかを判断し、終えていなければどれほどのフレームが既に受信されているかを判断する。ポートベクタ FIFO70が受信ポートのアイデンティティに関する情報をルールチェック42または58から受信することはない。ポートベクタが受取る唯一のポートの何らかの識別を与える情報はフレームポインタである。

ポートベクタ FIFO70はフレームポインタでアドレステーブル160に問合せをする。フレームがなお受信されていればアドレステーブルは受信ポートを戻し、またはアドレステーブル160はフレームポインタを見つけることができないときはフレームが既に受信されたことを意味する。一旦フレームが完全に受信されると、フレームポインタがアドレステーブル160から移動される。これは、第3のしきい値(フレーム完了)が満たされたことを意味する。したがって、フレームポインタは直ちに出力キュー74に入れられ得る。


アドレステーブル160が受信ポートを戻せば、ポートベクタ FIFO70がフレームポインタおよび関連の情報を保持領域162に入れ、その受信ポートからの2信号を監視し始める。これらの2信号は3つの事象のうちの1つを示す。第1の事象はポートがnバイトを受信するときに示される。その時点で、そのポートが第1のモードにあれば、ポートベクタ FIFO70がフレームポインタを適切な出力キュー74に送ることによってその処理を開始する。受信ポートが第1のモードにあれば、ポートベクタ FIFO70は第2の事象の発生を示す信号が受信されるまで待機する。このポートが第2のモードにあれば、ポートベクタ FIFO70はフレームポインタを保持領域162から解放し、適切な出力キュー74に入れる。最後に、受信ポートが第3のモードにあれば、ポートベクタ FIFO70はフレームが完全であることを示すフラグの受信を待つ。各受信ポート(図14の参照番号164)がこのフラグを維持し、この情報をポートベクタ FIFO70に提供する。フレームポインタに関連付けられたポートの決定はポートベクタ FIFO70次第である。ポートベクタ FIFO70は各ポートのモードを識別する情報を維持する。要約すると、フレームポインタが受信されると、ポートベクタ FIFO70は最初にバッファマネージャ72のアドレステーブル160に問合せをして受信ポートを決定し、その受信ポートのためのモードを決定し、受信ポートからのフラグを監視し、モードおよびフラグに従ってフレームポインタを解放する。

本発明が詳細に説明され、図示されたが、これは図示および例示のためのものにすぎず、限定するものとは受取られるべきでなく、本発明の精神および範疇が請求の範囲によってのみ限定されることが明らかに理解される。

【図1】




【 図 2 】



一
三

(3)



(4)





Fig. 4

【図5】



【図6】




Fig. 6

Fig. 5




Fig. 7




Fig. 8

Fig. 6












































Fig. 9a



【図 9 b】




Fig. 9b

【図 11】




Fig. 11

【図 10】




Fig. 10

【図 12】




Fig. 12

【図13】




Fig. 13

【図14】




Fig. 14

フロントページの続き

(74)代理人

弁理士 堀井 豊

(72)発明者 エリムリ, バハディール

アメリカ合衆国、94040 カリフォルニア州、マウンテン・ビュー、カリフォルニア・ストリート、2101、ナンバー・109

(72)発明者 ルナルデュー, トマス・ジェイ

アメリカ合衆国、95117 カリフォルニア州、サン・ノゼ、ブラックフォード・アベニュー、3701

審査官 吉田 隆之

(56)参考文献 特開平8-8906(JP, A)

特開平4-175034(JP, A)

特開平6-338899(JP, A)

特開平6-334652(JP, A)

(58)調査した分野(Int.Cl., DB名)

H04L 12/56