

(19) 世界知的所有権機関
国際事務局(43) 国際公開日
2009年1月22日 (22.01.2009)

PCT


(10) 国際公開番号
WO 2009/011303 A1

- (51) 国際特許分類:
H01L 21/322 (2006.01) H01L 27/12 (2006.01)
H01L 21/205 (2006.01)
- (21) 国際出願番号: PCT/JP2008/062569
- (22) 国際出願日: 2008年7月11日 (11.07.2008)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願2007-184043 2007年7月13日 (13.07.2007) JP
- (71) 出願人 (米国を除く全ての指定国について): キヤノンアネルバ株式会社 (CANON ANELVA CORPORATION) [JP/JP]; 〒2158550 神奈川県川崎市麻生区栗木2-5-1 Kanagawa (JP).
- (72) 発明者: および
- (75) 発明者/出願人 (米国についてのみ): 中津留 順子 (NAKATSURU, Junko) [JP/JP]; 〒2158550 神奈川県川崎市麻生区栗木2-5-1 キヤノンアネルバ株式会社内 Kanagawa (JP). 伊達 大樹 (DATE, Hiroki) [JP/JP]; 〒2158550 神奈川県川崎市麻生区栗木2-5-1 キヤノンアネルバ株式会社内 Kanagawa (JP).
- (74) 代理人: 岡部 正夫, 外 (OKABE, Masao et al.); 〒1000005 東京都千代田区丸の内3-2-3 富士ビル602号室 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
- 添付公開書類:
— 国際調査報告書

(54) Title: Si LAYER AGGREGATION SUPPRESSION METHOD, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND VACUUM PROCESSING DEVICE

(54) 発明の名称: Si層凝集抑制方法、半導体装置の製造方法及び真空処理装置

[図3]



27 SOI SUBSTRATE

31 Si SUBSTRATE

(57) Abstract: Provided is an SOI substrate Si layer aggregation suppression method which can prevent aggregation of a Si layer in a heating /temperature increase process when heating a Si layer in an exposed state on the uppermost surface of an SOI substrate and suppress the aggregation without forming a protection film on the SOI substrate. The SOI substrate Si layer aggregation suppression method supplies a hydride gas in the heating/temperature increase process when heating the Si layer in the exposed state on the SOI substrate (27) formed by an insulation layer (32) and a Si layer (33) which are successively layered on a Si substrate (31). In this method, before aggregation of the Si layer, the hydride is disaggregated at the temperature before the aggregation to terminate dangling bond (41) of the Si layer by a predetermined atom such as H.

(57) 要約: SOI基板の最表面の露出状態のSi層を加熱昇温するとき、加熱昇温過程でのSi層の凝集を防止でき、さらにSOI

基板上に保護膜を形成することなく凝集を抑制することができるSOI基板のSi層凝集抑制方法を提供する。このSOI基板のSi層凝集抑制方法は、Si基板31上に絶縁層32とSi層33が順次積層されて成るSOI基板27で、露出状態にあるSi層を加熱昇温するとき、加熱昇温過程で水素化合物ガスを供給する方法である。この方法では、Si層が凝集する前に、凝集前の温度で水素化合物ガスが解離してSi層のダングリングボンド41をH等の所定原子で終端させる。

WO 2009/011303 A1

明 細 書

Si層凝集抑制方法、半導体装置の製造方法及び真空処理装置
技術分野

[0001] 本発明はSi層凝集抑制方法に関し、特に、SOI基板を加熱昇温するとき、最表面のSi層で凝集が生じるのを防止するSi層凝集抑制方法に関する。

背景技術

[0002] 近年、SOI(Silicon On Insulator)基板上に電界効果トランジスタ等の半導体素子を形成することが行われている(特許文献1)。SOI基板は、一般的に、Si(シリコン)基板と、その上に堆積された絶縁層(SiO_2 層)と、この絶縁層上にさらに堆積された結晶性のSi層とから成る積層構造によって構成されている。

[0003] かかるSOI基板は、LSI(Large Scale Integrated Circuit)等の処理能力の高速性と低消費電力の両立を可能にし、次世代の半導体基板として注目されている。SOI基板では、現在、MOSTランジスタ等において寄生容量を低減するため、Si層の薄膜化(15nm以下)が進んでいる。

[0004] 近年、SOI基板ではSi層の薄膜化に伴って次のような問題が提起される。

[0005] SOI基板の最表面のSi層の厚みが10nm程度の場合、このSi層を事情に応じて加熱昇温すると、或る温度条件のときにSi層が凝集するという現象が起きる。このような加熱昇温の過程の一例として、SOI基板の最表面のSi層の上に加熱昇温過程によりSiエピタキシャル膜を成長させようとする場合がある。この場合には、上記のSi層で凝集作用が生じ、当該Si層の上にSiエピタキシャル膜を成長させることが困難となるという問題が生じる。

[0006] また他の例として、CVD成膜法を利用してSi層の上に成膜を行う場合であって、当該成膜工程で600℃程度の加熱昇温過程が行なわれる場合には、その加熱昇温過程の段階でSi層の凝集が起きることが知られている。

[0007] 上記のごとくSi層の凝集が生じる理由は、Si層が10nm程度の薄膜になると、当該Si層が数原子層の膜厚となる結果、膜層状態を安定に維持することが困難となるからと予想されている。しかしながら、現在の段階では、Si層の凝集が起きる正確な原

因は十分に解明されていない。

[0008] そこで特許文献1では上記のSi層の凝集の問題を取り扱っている。特許文献1による半導体装置の製造方法によれば、Si層の凝集を防ぐために2つの方法が提案されている。

[0009] 第1の方法として、Si層を形成した基板を非酸化性雰囲気中において熱処理する際、Si層の表面が露出している場合には、その熱処理温度をSi層の凝集温度より低い温度までしか昇温しないようにしている(特許文献1、段落[0009]等)。しかしながら、当該基板を凝集温度以上に昇温させる必要がある場合も生じる。この場合には、第2の方法として、Si層の表面を保護膜で覆うことによって昇温を行うようにする。この第2の方法では、凝集温度以上で熱処理を行う前に、Si層の表面に SiO_2 や Si_3N_4 等の保護膜を形成する(特許文献1、段落[0010]等)。

[0010] ところで、前述のごとく例えばSOI基板の最表面のSi層の上にSiエピタキシャル層を成長させる場合には、Si層の凝集温度以上の温度に昇温する必要があり、かつ当該Si層の表面を露出させておく必要がある。このような場合には、特許文献1による方法では、上記凝集の問題を解決することができない。

特許文献1:特開2002-353426号公報

発明の開示

発明が解決しようとする課題

[0011] 上記のごとく例えばSOI基板の最表面のSi層の上にSiエピタキシャル膜を成膜する場合、最表面のSi層は必然的に露出状態であり、かつSi層の凝集温度以上に加熱昇温しなければならないので、前述したSi層の凝集の問題が起きることになる。そこで本発明が解決しようとする課題は、そのような場合であっても、加熱昇温過程においてSi層の凝集原因が生じない条件を作ることにより、Si層の凝集現象を抑制しようとするものである。

さらに上記特許文献1では、他の問題点として、(1)凝集抑制のために形成された保護膜の上にエピタキシャル膜を形成することができない(エピタキシャル膜は本来的に鏡面加工されたSOI基板上に形成されるものであるから)、(2)エピタキシャル膜以外の他のプロセスを行う場合でも、前述の保護膜を除去しなければならず、余分な

工程を要するという問題がある。

- [0012] 本発明の目的は、上記の課題に鑑み、SOI基板の最表面の露出状態にあるSi層を凝集が生じる温度以上に加熱昇温する場合に、当該Si層が凝集するのを防止でき、さらにSOI基板上に保護膜を形成することなく凝集を抑制することができるSi層凝集抑制方法を提供することにある。

課題を解決するための手段

- [0013] 本発明に係るSi層凝集抑制方法は、上記目的を達成するために、次のように構成される。

- [0014] Si層の凝集が生じる前の最適な段階で所要の水素化物ガスを成膜室に導入し、水素化物ガスを解離させ、解離した水素化物ガスでSi層の凝集が起きない条件を作り出し、これによりSi層の凝集を防止する。

上記のSi層凝集抑制方法では、加熱昇温過程でSi層の凝集が生じる前の段階で、水素化物ガスが解離され、その水素原子がSi層の多数のダングリングボンドに接続され、これらのダングリングボンドを終端させる。これによりSi層の凝集を防止することが可能となる。

この方法によれば、昇温中に水素化合物ガスを導入してもハロゲン原子を含むガスのエッチング作用によって、昇温中での水素化物ガスによるSi層上の成膜を阻止することが可能となる。

- [0015] 本発明に従う成膜形成方法は、単結晶Si層上に、所定の堆積温度で成膜材料ガスから成膜材料を堆積させて成膜を形成する方法であって、

成膜室内に、所定の堆積温度より低い第1の温度に維持された単結晶Si層を有する基板を準備し、

該第1の温度から該所定の堆積温度へと該基板上の単結晶Si層を昇温させる際に、所定の堆積温度に至る前に成膜材料ガスとハロゲンガスを成膜室に導入し、

単結晶Si層が所定の堆積温度に至った以後は、成膜室内におけるハロゲン原子ガスの成膜材料ガスに対する含有比率を低減させて、所定の堆積温度で単結晶Si層上に成膜材料ガスの成膜材料を堆積させている。

- [0016] 単結晶Si層はその厚さが約10nm以下であり、第1の温度は400℃より低いもので

あり、成膜材料ガスは所定の堆積温度以下で分解するものであつてSi又はGeの水素化合物、例えば Si_2H_6 であり、ハロゲンガスは塩素ガスであつて、成膜はSOI基板上のエピタキシャル層である例が、本発明の実施例である。

発明の効果

[0017] 本発明によれば、加熱昇温過程でSi層の凝集を防止することができる。

図面の簡単な説明

[0018] [図1]本発明に係るSOI基板の凝集抑制方法が実施される成膜装置の一例を示す平面図である。

[図2]図1におけるA－A線断面図である。

[図3]SOI基板の構造を示す断面図である。

[図4]Si層のダングリングボンドの終端状態を示す図である。

[図5]SOI基板上にSiエピタキシャル層の成長させる時の温度変化状態を示すグラフである。

符号の説明

[0019]	15, 16	成膜室
	24	ヒータ
	26	放射温度計
	27	Si基板
	31	SOI基板
	33	Si層

発明を実施するための形態

[0020] 以下に、本発明の好適な実施形態(実施例)を添付図面に基ついて説明する。

[0021] 図1と図2に、本発明に係るSOI基板の凝集抑制方法が実施される成膜装置の一例としてCVD装置を示す。図1はCVD装置の平面図、図2は図1におけるA－A線断面図である。本実施形態によれば、一例として、CVD装置の成膜室の内部にSOI基板が搬入され、当該SOI基板における最表面の露出状態の単結晶Si層の上にSi(シリコン)のエピタキシャル成長膜が形成される。なお本発明の方法が適用されるSi

層は単結晶Si層又は結晶性Si層に限定されるものではなく、又成膜装置はCVD装置に限定されない。

[0022] 図1と図2において、このCVD装置は、SOI基板を外部の大気環境と真空室内との間で出し入れするための2つの交換室11, 12と、真空環境内でSOI基板を搬送する搬送機構13を備える搬送室14と、Siのエピタキシャル膜を成膜する2つの成膜室15, 16とを備えている。交換室11, 12は、複数枚の例えば8インチのSOI基板を収容することができる。交換室11, 12と搬送室14の間、搬送室14と2つの成膜室15, 16の間には、それぞれ、ゲートバルブ17が設けられている。各真空室は、独立したターボ分子ポンプで排気される。

[0023] 図2において、成膜室15には上記ターボ分子ポンプ21が設けられ、成膜室15の天井部15a等の壁部の外側には加熱用ヒータ22が設けられている。ヒータ22は成膜室15を加熱するためのものであり、メンテナンス等の大気暴露後に加熱することによって真空容器壁に吸着した水分を脱離させる。成膜室15の内部は例えば 5×10^{-7} Paの超高真空まで排気される。サセプタ23の内部には基板加熱用の2つのヒータ24が設けられる。2つのヒータ24のそれぞれには給電機構24Aによって加熱用電力が供給される。サセプタ23は、熱電対25でその温度状態を検出され、ヒータ24の加熱状態を制御することにより所要の温度に制御される。成膜室15の外側には放射温度計26が装備され、これによってサセプタ23上に搭載されたSOI基板27の温度が測定される。

[0024] SOI基板27は、サセプタ23の上で、デバイス形成面を上側にして配置される。サセプタ23には、例えば直径7mmの穴が3点开いており、これを通して石英製ピン(不図示)が上下し、SOI基板27を搬送機構13からサセプタ23に載せ代える。SOI基板27がサセプタ23の上に載せられた後は、上記の穴はSOI基板自身により塞がれる。

[0025] さらに、成膜室15には、原料ガスを導入するための原料ガス導入部28が設けられている。原料ガスとしては、この実施形態では、SOI基板27の上にSiエピタキシャル膜を成長させるため、後述するごとく、水素化物ガスおよび／またはハロゲンガスが導入される。水素化物ガスは例えばジシランガス(SiH_4)であり、ハロゲンガスは例えば塩素ガス(Cl_2)である。この実施形態では、ジシランガス(SiH_4)と塩素ガス(Cl_2)

が導入される。

なお、成膜装置にはコントローラ140が設けられており、ヒータ24への電力供給を行う給電機構24A、ガス導入部28、ヒータ22、ターボ分子ポンプ21などの動作をコントロールする。コントローラはコンピュータなどを備えて構成され、プログラムの実行によりこれらの動作を実現する。

[0026] 次に、上記CVD装置の成膜室15において、SOI基板27の上に、例えばSiエピタキシャル膜を成膜する例について説明する。

[0027] 図3に示すごとく、SOI基板27は、Si基板31と、その上に堆積された絶縁膜であるSiO₂膜32と、さらにその上に堆積された最表面のSi層33とから構成されている。最表面のSi層33はSOI基板27において露出している。

[0028] SOI基板27の最表面に位置するSi層33は、大気中の酸素や水分などによる自然酸化、あるいは金属成分や有機物成分を除去するため、塩酸過酸化水混合液やアンモニア過酸化水素水等で洗浄処理されている。このため、一般的に、Si層33の表面上には1mm程度のシリコン酸化膜(SiO₂膜)が形成されている。このシリコン酸化膜は、希釈フッ化水素酸水溶液中にて予めエッチング除去しておく。この希釈フッ化水素酸水溶液で処理されたSi層33の表面は水素(H)によって終端されている。

[0029] 上記SOI基板27は、前述のごとく交換室11および搬送室14を経由して成膜室15のサセプタ23の上に搭載される。成膜室15の内部は例えば 5×10^{-7} Paの超高真空まで排気されている。成膜室15において、サセプタ23上に設置されたSOI基板27は、その最表面の露出状態のSi層の上にSiエピタキシャル膜を成長させるため、さらにヒータ24によって400℃程度に加熱昇温させ、その直後から本発明実施例では、原料ガス導入部28から水素化合物ガスであるジシランガス(Si₂H₆)とハロゲンガスである塩素ガス(Cl₂)を共に導入する。

[0030] 通常、上記の加熱昇温過程では、典型的に400℃を越えた温度の段階から、Si層33の表面では上記の終端されている水素原子が脱離する。その後、水素原子の脱離状態のままで加熱昇温過程を継続すると、温度600℃に到る経過時間中(図5の時間帯51)にSOI基板27の最表面の露出したSi層33が超高真空中で加熱され、その結果、薄膜のSi層33は凝集することになる。

- [0031] そこで本発明実施例では、SOI基板27に対する加熱処理過程で400℃程度になったとき、すなわちSi層33の凝集が起きる前の段階から(即ち600℃に至る前の段階)、前述の通り図3に示すごとくジシランガスと共に塩素ガスを導入し、これらのガスをSi層33の表面に対して供給し、露出したSi層33の表面のダングリングボンドを所定の原子で終端させる。この終端状態を図4に示す。このような終端状態を保って600℃まで加熱昇温過程を継続し、SOI基板27のSi層33に対して加熱処理を行う。なお図5のグラフ52は、温度の変化特性を示している。
- [0032] 上記の処理・作用に基づき、SOI基板27の最表面の露出したSi層33の表面では、ジシランガスおよび塩素ガスから解離した水素(H)原子、シリコン(Si)原子、塩素(Cl)原子によりそのダングリングボンドが終端され、Si層33が凝集するのを防止・抑制することができる。この場合において、例えば、ジシランガスは12sccm、塩素ガスは0.5sccmが用いられた。
- [0033] 上記の現象は、ミクロ的に見ると、図4に示すごとくSi層33のダングリングボンド(dangling bond: 化学結合手)41がH, Si, Clのいずれかで終端されるものと推測される。こうしてSOI基板27のSi層33は安定化し、その凝集を抑制することが可能となる。例えばジシランガス(Si_2H_6)は400℃程度で解離するので、解離したジシランガス(Si_2H_6)はダングリングボンド41を終端するものと考えられる。Siを終端する原子がないと、隣接するSi同士が余った手で結合して凝集が起きると考えられる。ダングリングボンドが終端されることで原子が10nm以下のSi層でも凝集が生じなかったと推測される。
- [0034] より厳密には、Si膜33の凝集防止は、ジシランガスガスのみを導入するだけでも可能である。
- [0035] しかしながら、ジシランガスだけでは昇温中にSi層33の上にSi膜が成長する可能性があるので、本実施形態では、この成膜を防止するために塩素ガスを同時に導入し、Si層33上のSi膜の成長を抑制するようにしている。従ってこの時間帯51での加熱昇温過程の段階では、好ましくは、ジシランガス(Si_2H_6)と塩素ガス(Cl_2)を供給することにより、Si層33の凝集を防止すると共に、Si膜エピタキシャル膜の成膜を防止する。

- [0036] 上記において、Si層33のダングリングボンドを上記所定原子で終端させれば、Si層の凝集を抑制できるので、上記のジシランガス以外のガス、例えばゲルマンガス、モノシランガス、トリシランガスであっても、代表的に400～600℃の温度範囲程度で分解するものであれば、適切なタイミングで導入することにより同様な作用・効果を達成することができる。
- [0037] 上記のごとくして、SOI基板27の最表面のSi層33上にSiエピタキシャル膜を成長させる前の段階でSi層33の凝集を抑制し、SOI基板27の温度が堆積温度(ここでは、ジシランガスを用いたシリコンの堆積温度である600℃程度)になるまで加熱昇温を行い、その温度が安定した後には、原料ガス導入部28で導入される原料ガスのうち塩素ガスの導入を次第に低減し、最終的には供給を止め、ジシランガスのみを例えば24sccmの条件で導入して引き続きSiエピタキシャル層の成長を行わせる。
- [0038] なお、前述の通りジシランガスはSi膜堆積の原料ガスであり、かつ塩素ガスはSi膜のエッチングガスでもあるので、制御温度600℃への加熱昇温途中においてもSiエピタキシャル膜、または、Si層33がエッチングされ、Si層33の初期の膜厚が制御されない可能性がある。しかしながら、本実施形態で用いたジシランガス12sccm、塩素ガス0.5sccmの成膜速度は、600℃以下において0.1nm/分以下と十分に小さいため、初期の膜厚に影響を与えることはない。もちろん、水素化物ガスとハロゲン原子を含むエッチングガスの導入を段階的に行ってもよい。つまり、Si層が凝集する比較的低い温度付近では水素化物ガスを導入し、Siの堆積温度付近になったときにハロゲン原子を含むエッチングガスを導入するようにしてもよい。Siの堆積とSiのエッチングが均衡するように、水素化物ガスとエッチングガスの導入量を調整することが好ましい。
- [0039] 上記の処理・作用に基づき、SOI基板27の最表面の露出したSi層33の表面では、ジシランガスおよび塩素ガスから解離した水素(H)原子、シリコン(Si)原子、塩素(Cl)原子によりそのダングリングボンドが終端され、Si層33が凝集するのを防止抑制することができる。つまり、シリコン原子は、水素原子よりもSi層33表面からの脱離温度が高いため、シリコンの水素化物を含むガスを導入することで、堆積温度までの昇温過程でも安定的にダングリングボンドを終端するための原子を供給することができ

、Si層33の凝集を抑制できる。一方で、堆積温度よりも低い温度でシリコン原子をSi層33表面に堆積させてしまうと、その堆積膜は特性が劣るものとなる。従って、同時にエッチングガスを導入することで、シリコン原子の堆積を抑制しつつ、Si層33の凝集を防止できる。各ガスの導入量は、このような均衡がたもたれるように調整することが好ましい。この場合において、本実施例ではジシランガスは12sccm、塩素ガスは0.5sccmが用いられた。

[0040] なおSOI基板27のSi層の上に堆積されるエピタキシャル膜はSiエピタキシャル膜に限定されない。Siエピタキシャル膜以外の膜の場合においても、SOI基板の最表面の露出したSi層が凝集しないように、一般的に水素化物ガスを利用して凝集を抑制する。さらにエピタキシャル膜が堆積される層は、Si層に限られず、例えばGe層の他の層であってもよい。またSOI基板上にエピタキシャル層の成長を行うことによりSi層以外の別の層(例えばGe層)を形成する場合でも、本発明を適用することができる。また上記の実施形態において、SOI基板を凝集温度以上で熱処理したとき、熱処理の際または熱処理の後に他の異なるプロセスを行うように構成することもできる。また、SOI層に限らず、薄いSi層(シリコンからなる層、特に結晶性のもの)を最表面に形成した積層体にも本発明を適用可能である。

[0041] 水素化物ガスには、Siの水素化物ガス、Geの水素化物ガス、あるいはSiと塩素原子等のハロゲン原子を含むガス等が適宜に用いられる。

[0042] なお、SOI基板のSi層の凝集を抑制するため、塩素等のハロゲン原子を含むガスのみを用いることも可能である。

[0043] 以上の実施形態で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎず、さらに数値および各構成の組成(材質)については例示にすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。

なお、上記のようにして加熱昇温したSOI基板に、例えば、p型又はn型Si層をエピタキシャル成長させることで、半導体装置であるFETを形成することができる。FETの形成方法は、公知の方法を用いることができ、例えば、Si層にイオン注入法や熱

拡散法により不純物を選択的にドーピングしてウェル領域を形成し、Si層上にゲート絶縁膜を形成し、この上にゲート電極を形成する。また、SOI基板の作製も、公知の方法を用いることができ、SIMOX (Separation by IMplantation of OXygen) 式や、張り合わせ方式により形成することができる。

産業上の利用可能性

[0044] 本発明は、SOI基板の最表面の露出したSi層に対して加熱昇温するとき当該Si層の凝集を抑制するのに利用される。


請求の範囲

- [1] 表面にSi層を有する積層体の加熱昇温過程で、水素化物ガス及びハロゲン原子を含むガスを供給することを特徴とするSi層凝集抑制方法。
- [2] 前記水素化物ガスは、前記Si層が凝集する前に、凝集前の温度で解離して前記Si層のダングリングボンドを所定原子で終端させることを特徴とする請求項1記載のSi層凝集抑制方法。
- [3] 前記水素化物ガスはSiの水素化物ガスであることを特徴とする請求項1に記載のSi層凝集抑制方法。
- [4] 前記水素化物ガスはGeの水素化物ガスであることを特徴とする請求項1に記載のSi層凝集抑制方法。
- [5] 前記ハロゲン原子を含むガスは、前記Si層が凝集する前に、凝集前の温度で解離して前記Si層のダングリングボンドを所定原子で終端させることを特徴とする請求項1記載のSi層凝集抑制方法。
- [6] 前記ハロゲン原子を含むガスは塩素原子を含むことを特徴とする請求項1記載のSi層凝集抑制方法。
- [7] Si基板上に絶縁層とSi層が順次積層されてなるSOI基板を、加熱昇温する昇温工程と、
昇温された前記Si層上に半導体層をエピタキシャル成長させる工程と、
を含み、
前記昇温工程は、水素化物ガス、及び、ハロゲン原子を含むガスを供給する工程を含むことを特徴とする半導体装置の製造方法。
- [8] 前記半導体層は、Si層、またはSiと他のIV族元素とから成る化合物半導体層であることを特徴とする請求項7記載の半導体装置の製造方法。
- [9] 単結晶Si層上に、所定の堆積温度で成膜材料ガスから成膜材料を堆積させて成膜を形成する方法において、
成膜室内に、単結晶Si層を有する基板を準備し、
所定の堆積温度へと該基板上の単結晶Si層を昇温させる際に、該所定の堆積温度に至る前において該成膜材料ガスとハロゲンガスを該成膜室に導入し、


該単結晶Si層が該所定の堆積温度に至った以後は、該成膜室内における該ハロゲン原子ガスの該成膜材料ガスに対する含有比率を該所定の堆積温度に至る前の含有比率より低減又はゼロにさせて、該所定の堆積温度で該単結晶Si層上に成膜材料ガスの成膜材料を堆積させている方法。

- [10] 該単結晶Si層はその厚さが約10nm以下である請求項9記載の方法。
- [11] 該第1の温度は400℃より低い請求項9に記載の方法。
- [12] 該成膜材料ガスは、該所定の堆積温度以下で分解するものである請求項9に記載の方法。
- [13] 該成膜材料ガスはSi又はGeの水素化物である請求項9に記載の方法。
- [14] 該成膜はエピタキシャル層である請求項9に記載の方法。
- [15] 該ハロゲン原子ガスは塩素ガス又は塩素を含むガスである請求項9に記載の方法。
。
- [16] 該基板はSOI基板である請求項9に記載の方法。
- [17] 真空排気可能な真空容器と、
水素化物ガス及びハロゲン原子を含むガス夫々供給可能なガス導入手段と、
基板を所望の温度に加熱可能な加熱装置と、
前記ガス導入手段及び加熱装置を制御し、表面にSi層を有する積層体の加熱昇温過程で、前記ガス導入手段により、水素化物ガス及びハロゲン原子を含むガスを供給するコントローラと、
を有することを特徴とする真空処理装置。
- [18] 前記コントローラは、Siの堆積温度以上ではハロゲン原子を含むガスの供給を停止して、半導体層をエピタキシャル成長させることを特徴とする請求項17に記載の真空処理装置。
- [19] 前記コントローラは、前記堆積温度以下で、前記Si層の堆積とSi層のエッチングが均衡するように、前記水素化物ガス及びハロゲン原子を含むガスの導入量を調整することを特徴とする請求項18に記載の真空処理装置。


[図1]




[図3]



[図4]



[図5]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2008/062569

A. CLASSIFICATION OF SUBJECT MATTER

H01L21/322(2006.01) i, H01L21/205(2006.01) i, H01L27/12(2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L21/322, H01L21/205, H01L27/12

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2008
Kokai Jitsuyo Shinan Koho	1971-2008	Toroku Jitsuyo Shinan Koho	1994-2008

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2007-096137 A (Denso Corp.), 12 April, 2007 (12.04.07), Par. Nos. [0024] to [0064]; Figs. 4, 13, 14 & US 2007/0072398 A1 & DE 102006045912 A & KR 10-2007-0036714 A & CN 1949461 A & KR 10-2007-0110476 A	1-19
Y	Jahan C, et al., "Agglomeration control during the selective epitaxial growth of Si raised sources and drains on ultra-thin silicon-on- insulator substrates", JOURNAL OF CRYSTAL GROWTH, 2005.06.01, Vol. 280, No. 3-4, pp. 530-538	1-19

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
06 October, 2008 (06.10.08)

Date of mailing of the international search report
21 October, 2008 (21.10.08)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2008/062569

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 10-041321 A (Sony Corp.), 13 February, 1998 (13.02.98), Figs. 1 to 4 (Family: none)	4
A	JP 2002-353426 A (Oki Electric Industry Co., Ltd.), 06 December, 2002 (06.12.02), Par. Nos. [0014] to [0022]; Figs. 1 to 3 & US 6861322 B2 & US 2002/0182784 A1	1-19
A	JP 2001-244469 A (Oki Electric Industry Co., Ltd.), 07 September, 2001 (07.09.01), Par. Nos. [0009] to [0014]; Figs. 1 to 3 & US 6391692 B1 & US 2002/0119627 A1	1-19
A	JP 08-100264 A (NEC Corp.), 16 April, 1996 (16.04.96), Figs. 1, 2 (Family: none)	1-19
A	JP 08-055842 A (Applied Materials Inc.), 27 February, 1996 (27.02.96), Fig. 9 & US 5551982 A & US 5599397 A & US 5725673 A & US 5834059 A & EP 675524 A1 & DE 69534965 D	1-19

A. 発明の属する分野の分類 (国際特許分類 (I P C))

Int.Cl. H01L21/322 (2006.01) i, H01L21/205 (2006.01) i, H01L27/12 (2006.01) i

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (I P C))

Int.Cl. H01L21/322, H01L21/205, H01L27/12

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 0 8 年
日本国実用新案登録公報	1 9 9 6 - 2 0 0 8 年
日本国登録実用新案公報	1 9 9 4 - 2 0 0 8 年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 2007-096137 A (株式会社デンソー) 2007.04.12, 段落【0024】 - 【0064】, 第4, 13, 14図 & US 2007/0072398 A1 & DE 102006045912 A & KR 10-2007-0036714 A & CN 1949461 A & KR 10-2007-0110476 A	1-19
Y	Jahan C, et al., "Agglomeration control during the selective epitaxial growth of Si raised sources and drains on ultra-thin silicon-on-insulator substrates", JOURNAL OF CRYSTAL GROWTH, 2005.06.01, Vol. 280, No. 3-4, pp. 530-538	1-19

☒ C欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

0 6 . 1 0 . 2 0 0 8

国際調査報告の発送日

2 1 . 1 0 . 2 0 0 8

国際調査機関の名称及びあて先

日本国特許庁 (I S A / J P)

郵便番号 1 0 0 - 8 9 1 5

東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

萩原 周治

4 L

9 8 3 5

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 4 9 8

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 10-041321 A (ソニー株式会社) 1998.02.13, 第1 - 4 図 (ファミリーなし)	4
A	JP 2002-353426 A (沖電気工業株式会社) 2002.12.06, 段落【0014】 - 【0022】, 第1 - 3 図 & US 6861322 B2 & US 2002/0182784 A1	1-19
A	JP 2001-244469 A (沖電気工業株式会社) 2001.09.07, 段落【0009】 - 【0014】, 第1 - 3 図 & US 6391692 B1 & US 2002/0119627 A1	1-19
A	JP 08-100264 A (日本電気株式会社) 1996.04.16, 第1, 2 図 (ファミリーなし)	1-19
A	JP 08-055842 A (アプライド マテリアルズ インコーポレイテッド) 1996.02.27, 第9 図 & US 5551982 A & US 5599397 A & US 5725673 A & US 5834059 A & EP 675524 A1 & DE 69534965 D	1-19