

(19) 日本国特許庁(JP)

## (12) 公表特許公報(A)

(11) 特許出願公表番号

特表2006-501676  
(P2006-501676A)

(43) 公表日 平成18年1月12日(2006.1.12)

(51) Int.C1.

HO1L 21/02 (2006.01)  
HO1L 21/66 (2006.01)

F1

HO1L 21/02  
HO1L 21/66

テーマコード(参考)

4M106  
Z

審査請求 未請求 予備審査請求 未請求 (全 18 頁)

(21) 出願番号 特願2004-541567 (P2004-541567)  
 (86) (22) 出願日 平成15年9月19日 (2003.9.19)  
 (85) 翻訳文提出日 平成17年5月30日 (2005.5.30)  
 (86) 國際出願番号 PCT/US2003/029340  
 (87) 國際公開番号 WO2004/032225  
 (87) 國際公開日 平成16年4月15日 (2004.4.15)  
 (31) 優先権主張番号 10/260,894  
 (32) 優先日 平成14年9月30日 (2002.9.30)  
 (33) 優先権主張国 米国(US)


(71) 出願人 591016172  
 アドバンスト・マイクロ・ディバイシズ・  
 インコーポレイテッド  
 ADVANCED MICRO DEVI  
 CES INCORPORATED  
 アメリカ合衆国、94088-3453  
 カリフォルニア州、サンディベイル、ビイ・  
 オウ・ボックス・3453、ワン・エイ・  
 エム・ディ・プレイス、メイル・ストップ  
 ・68 (番地なし)  
 (74) 代理人 100099324  
 弁理士 鈴木 正剛  
 (74) 代理人 100111615  
 弁理士 佐野 良太

最終頁に続く

(54) 【発明の名称】相互接続レベルにおけるプロセス制御

## (57) 【要約】

相互接続レベルでのプロセス制御を実行する方法および装置。ワークに対するプロセス工程が実行される。ワーク上の相互接続部位に関連する製造データが取得される。この製造データに基づいて、相互接続特性制御プロセスが実行される。相互接続特性制御プロセスでは、相互接続部位に関連する特性を制御するために、ワーク上の相互接続部位に付随する構造に関連するプロセスを制御する。



**【特許請求の範囲】****【請求項 1】**

ワークにプロセス工程を実行するステップと、  
前記ワーク上の相互接続部位に関連する製造データを取得するステップと、  
前記製造データに基づいて相互接続特性制御プロセスを実行するステップとを有し、  
前記相互接続特性制御プロセスは、前記ワーク上の前記相互接続部位に関連する特性を制御するために、前記相互接続部位に付随する構造に関連するプロセスを制御するステップを含む方法。

**【請求項 2】**

前記ワークに前記プロセス工程を実行する前記ステップは、半導体ウェハ(105)に前記プロセス工程を実行するステップをさらに有する請求項1に記載の方法。 10

**【請求項 3】**

前記ワークに前記プロセス工程を実行する前記ステップは、前記半導体ウェハ(105)に相互接続部位を形成するステップを有する請求項2に記載の方法。

**【請求項 4】**

前記半導体ウェハ(105)に相互接続部位を形成する前記ステップは、前記半導体ウェハ(105)にピア(750)を形成するステップを有する請求項3に記載の方法。

**【請求項 5】**

前記半導体ウェハ(105)に相互接続部位を形成する前記ステップは、前記半導体ウェハ(105)にコンタクト領域を形成するステップを有する請求項3に記載の方法。 20

**【請求項 6】**

前記ワーク上の相互接続部位に関連する製造データを取得する前記ステップは、処理済みの前記半導体ウェハ(105)に関連するウェハ電気的試験データを取得するステップをさらに有する請求項1に記載の方法。

**【請求項 7】**

相互接続特性制御プロセスを実行する前記ステップは、バリヤ層プロセス、層間絶縁体(ILD)層プロセス、プリメタル絶縁層(PMD)プロセス、および金属成膜プロセスのうちの少なくとも1つを制御するステップをさらに有する請求項1に記載の方法。

**【請求項 8】**

相互接続特性制御プロセスを実行する前記ステップは、前記相互接続部位の抵抗率を変えるステップをさらに有する請求項1に記載の方法。 30

**【請求項 9】**

ワークを処理するための処理装置(910)と、  
前記処理装置に動作可能に結合されたプロセスコントローラ(310)と、を備え、前記プロセスコントローラ(310)は前記ワークに関連する製造データに基づいて相互接続特性制御プロセスを実行し、前記相互接続特性制御プロセスは、前記ワーク上の前記相互接続部位に関連する特性を制御するために、前記相互接続部位に付随する構造に関連するプロセスを制御することを特徴とする相互接続レベル処理を実行するためのシステム。

**【請求項 10】**

命令で符号化されたコンピュータ可読プログラム記憶装置であって、コンピュータによって実行されると、 40

ワークにプロセス工程を実行するステップと、  
前記ワーク上の相互接続部位に関連する製造データを取得するステップと、  
前記製造データに基づいて相互接続特性制御プロセスを実行するステップと、を有し、前記相互接続特性制御プロセスは、前記ワーク上の前記相互接続部位に関連する特性を制御するために、前記相互接続部位に付随する構造に関連するプロセスを制御する方法を実行するプログラム記憶装置。

**【発明の詳細な説明】****【技術分野】****【0001】**

本発明は一般に半導体製造に関し、より詳細には、ワーク上の相互接続レベルにおいてプロセス制御を実行するための方法および装置に関する。

#### 【背景技術】

##### 【0002】

製造業における技術の爆発的な進歩により、新しい革新的な製造プロセスが数多く生み出された。今日の製造プロセス、とりわけ半導体製造プロセスでは、多くの重要な工程が必要とされる。一般に、このような工程は不可欠なものであり、このため、通常は多くの入力を微調整して、生産を適切に制御する必要がある。

##### 【0003】

半導体デバイスの製造においては、半導体の原材料からパッケージング済みの半導体デバイスを製造するまでに、別個のプロセス工程が数多く要求される。半導体材料を成長させる最初の工程から、半導体結晶を切断して個々のウェハを製造する工程、製造段階（エッチャリング、ドーピング、イオン注入等）、パッケージング、完成したデバイスの最終検査に至るまでの各種プロセスはそれぞれ非常に異なり、特化されているため、これらのプロセスは、異なる制御方式を採用している別の製造現場で実施されることがある。

##### 【0004】

一般に、プロセス工程の組が、時にロットと呼ばれる半導体ウェハの集合体全体に実行される。例えば、各種材料から構成され得るプロセス層が、半導体ウェハ全体に形成され得る。続いて、公知のフォトリソグラフィ技術によって、このプロセス層全体にパターニングしたフォトレジスト層が形成され得る。通常はこの後に、パターニングしたフォトレジスト層をマスクとして使用して、プロセス層にわたってエッチャリングプロセスが実施される。このエッチャリングプロセスによって、プロセス層にさまざまな構造（feature）すなわち物体が形成される。このような構造は、トランジスタのゲート電極構造として使用することができる。多くの場合、半導体ウェハに電気的領域を分離するために、トレンチアイソレーション構造も半導体ウェハの基板にわたって形成される。使用することができるアイソレーション構造の一例として、浅部トレンチアイソレーション（STI：shallow trench isolation）構造がある。

##### 【0005】

通常は、半導体製造施設にある製造装置（manufacturing tool）は、製造フレームワークすなわち処理の構成要素のネットワークと相互に通信を行っている。各製造装置は、通常は装置インターフェースと接続されている。装置インターフェースは、製造ネットワークが接続されているマシンインターフェースに接続されており、製造装置と製造フレームワークとの間の通信が可能となっている。マシンインターフェースは、一般に高度プロセス制御（APC）システムの一環をなすことがある。APCシステムは、制御スクリプトを起動する。この制御スクリプトは、製造プロセスの実行に必要とされるデータを自動的に取得するソフトウェアプログラムであり得る。

##### 【0006】

図1に、代表的な半導体ウェハ105を示す。通常、ウェハ105は、格子150に配置された個々の半導体ダイ103を複数含んでいる。公知のフォトリソグラフィのプロセスおよび装置を用いて、パターニング対象の1層以上のプロセス層にわたって、パターニングされたフォトレジスト層が形成され得る。使用するフォトマスクによって異なるが、フォトリソグラフィプロセスの一環として、ステッパにより、一度に約1～4のダイ103位置に対して露光プロセスが実施される。パターンニングされたフォトレジスト層は、その下のポリシリコン、金属または絶縁材料の層などの1層以上の材料層に対して実施されるウェットエッチャリングまたはドライエッチャリングのプロセス中にマスクとして使用され、下地層に所望のパターンが転写される。パターニングされたフォトレジスト層は、複数の特徴（例えば下層のプロセス層に複製しようとしている線状の特徴や開口状の特徴）から構成される。

##### 【0007】

次に、図2に、従来技術のプロセスフローのフローチャート図を示す。製造システムが

10

20

30

40

50

、1バッチ/ロットに関連する複数の半導体ウェハ105を処理し得る(ブロック210)。製造システムは、半導体ウェハ105に各種プロセスを実行したら、処理済みの半導体ウェハ105に最終電気的試験を実施し得る(ブロック220)。最終電気的試験では、半導体ウェハ105にある1つ以上の部位に関連する抵抗測定など、複数の電気的パラメータの測定が実施され得る。電気的試験で得たデータが製造システムによって使用され、半導体ウェハ105に形成された各種コンタクトおよび/またはビアの相互接続特性が求められる(ブロック230)。

#### 【0008】

相互接続抵抗などの各種相互接続特性を求めたら、製造システムは、他のプロセスの調整を行って、後続の半導体ウェハ105の相互接続特性を変更するための調整を計算し得る(ブロック240)。システムは、計算で得た調整に基づいて、後続の半導体ウェハ105に実行するプロセス工程を調整し得る(ブロック250)。

10

#### 【発明の開示】

##### 【発明が解決しようとする課題】

#### 【0009】

現在の方法にまつわる問題に、一般に、相互接続パラメータの特性が、半導体ウェハ105に多数のプロセスが実行された後に求められるという事実がある。通常、相互接続特性は、半導体ウェハ105を実質的に処理した後にしか正確に求められない。このため、残りのプロセス工程がほとんどない状態で相互接続の処理が実質的に完了するため、現在の方法は本来的にフィードバック修正機能を欠いている。現在の処理技術を使用する場合、半導体ウェハ105を実質的に処理してから相互接続特性が求められるという事実により、相互接続特性を制御することは困難であり、非効率的となり得る。さらに、相互接続を形成してからウェハの最終電気的試験が終了するまでタイムラグが発生することがあり、このため相互接続の不良を補正できる可能性が低下する。

20

#### 【0010】

本発明は、上記の問題の1つ以上を解決するか少なくとも軽減することを狙ったものである。

#### 【課題を解決するための手段】

#### 【0011】

本発明の一態様では、相互接続レベルでのプロセス制御を実行するための方法が提供される。ワークに対するプロセス工程が実行される。ワーク上の相互接続部位に関連する製造データが取得される。この製造データに基づいて、相互接続特性制御プロセスが実行される。相互接続特性制御プロセスでは、相互接続部位に関連する特性を制御するために、ワーク上の相互接続部位に付随する構造に関連するプロセスを制御する。

30

#### 【0012】

本発明の別の態様では、相互接続レベルでのプロセス制御を実行するためのシステムが提供される。システムは、ワークを処理するための処理装置を備える。システムは、処理装置に動作可能に結合されたプロセスコントローラも備える。プロセスコントローラは、ワークに関連する製造データに基づいて相互接続特性制御プロセスを実行することができる。相互接続特性制御プロセスでは、相互接続部位に関連する特性を制御するために、ワーク上の相互接続部位に付随する構造に関連するプロセスを制御する。

40

#### 【0013】

本発明の別の態様では、相互接続レベルでのプロセス制御を実行するための装置が提供される。この装置は、ワークに関連する製造データに基づいて相互接続特性制御プロセスを実行するように適合されたプロセスコントローラを備える。相互接続特性制御プロセスでは、相互接続部位に関連する特性を制御するために、ワーク上の相互接続部位に付随する構造に関連するプロセスを制御する。

#### 【0014】

本発明のさらに別の態様では、相互接続レベルでのプロセス制御を実行するために、命令で符号化されたコンピュータ可読プログラム記憶装置が提供される。命令で符号化され

50

たコンピュータ可読プログラム記憶装置は、コンピュータによって実行されると、ワークにプロセス工程を実行するステップと、ワーク上の相互接続部位に関連する製造データを取得するステップと、製造データに基づいて相互接続特性制御プロセスを実行するステップとを有する方法を実行する。相互接続特性制御プロセスでは、相互接続部位に関連する特性を制御するために、ワーク上の相互接続部位に付随する構造に関連するプロセスを制御する。

【発明を実施するための最良の形態】

【0015】

添付の図面と併せて下記の説明を読めば、本発明が理解できるであろう。添付の図面においては、同一の参照符号は同じ要素を参照している。

10

【0016】

本発明は、種々の変形および代替形態を取り得るが、その特定の実施形態が、図面に例として図示され、ここに詳細に記載されているに過ぎない。しかし、この説明は、本発明を開示した特定の実施形態に限定することを意図するものではなく、反対に、添付の特許請求の範囲によって規定される本発明の趣旨ならびに範囲に含まれる全ての変形例、均等物および代替例を含むことを理解すべきである。

【0017】

本発明の例示的な実施形態を下記に記載する。簡潔を期すために、実際の実装の特徴を全て本明細書に記載することはしない。当然、実際の実施形態の開発においては、システム上の制約およびビジネス上の制約に適合させるなど、開発の具体的な目的を達するために、実装に固有の判断が数多く必要とされ、この判断は実装によって変わるということが理解される。さらに、この種の開発作業は複雑かつ時間がかかるものであるが、本開示の利益を受ける当業者にとって日常的な作業であるということが理解されよう。

20

【0018】

半導体製造には、数多くの別個のプロセスが関わっている。多くの場合、ワーク（例えば半導体ウェハ105、半導体デバイスなど）が、複数の製造プロセス装置によって段階的に処理される。本発明の各種実施形態は、コンタクトおよび／またはピアなど、半導体ウェハ105上の複数の部位の相互接続特性に作用するためにプロセス制御を実行するものである。本発明の各種実施形態は、例えば、バリアライナの形成の制御、ILD層の膜厚の制御、相互接続部位の形態(geometry)の制御、プリメタル絶縁物層の制御、バリヤ層の制御など、半導体ウェハ105に対する各種プロセス工程を制御する数個のパラメータを調整するものである。本発明の各種実施形態は、半導体ウェハ105にある相互接続部位の抵抗率を決定するためにウェハ電気的試験を実施して、相互接続部位の電気的特性を変えるために制御の調整を行うものである。

30

【0019】

図3に、本発明の各種実施形態によるシステム300のブロック図を示す。システム300のプロセスコントローラ310は、処理装置910に関連する各種操作を制御することができる。システム300は、処理された半導体ウェハ105に関連する計測データ、装置状態データなど、製造に関連するデータを取得することができる。システム300は、処理された半導体ウェハ105に関連する計測データを取得する計測装置950も備え得る。

40

【0020】

システム300は、データベースユニット340も備え得る。データベースユニット340は、複数のタイプのデータを記憶するために設けられたものであり、このようなデータには、例えば、製造に関連するデータ、システム300の動作に関連するデータ（例えば処理装置910の状態、半導体ウェハ105の状態など）がある。データベースユニット340は、処理装置910が実行する複数のプロセスラン(process run)に関する装置状態データを記憶し得る。データベースユニット340は、装置状態データおよび／または半導体ウェハ105の処理に関連するその他のデータをデータベース記憶ユニット345に記憶するためのデータベースサーバ342を備え得る。

50

## 【0021】

システム300は、半導体ウェハ105上の各種相互接続部位（例えばコンタクトおよび／またはビア）の電気的特性に関連するデータを提供する複数の電気的試験を行うことができるウェハ電気的試験（WET）ユニット330も備える。システム300は、半導体ウェハ105に実行される各種プロセス工程を制御することができるサブコントローラ350を複数備え得る。例えば、プロセスコントローラ310は、所定の電気的特性値（例えば特定の相互接続部位の所定の抵抗率）を提供し得、この値が、半導体ウェハ105に実行される各種制御プロセス工程の制御調整を算出するためにサブコントローラ350によって使用され得る。サブコントローラ350に関する詳細な説明ならびに記載は、図4およびこれに関する下記の説明に示す。

10

## 【0022】

さらに、システム300は、半導体ウェハ105にある、ビアおよびコンタクトなどの相互接続部位の特性を制御することができる相互接続制御ユニット360を備え得る。相互接続制御ユニット360に関する詳細な説明ならびに記載は、図8およびこれに関する下記の説明に示す。システム300は、ビアおよび／またはコンタクトの抵抗率を制御するなど、半導体ウェハ105上の各種相互接続部位の特性に作用するために、各種制御調整を行うことができる。

## 【0023】

プロセスコントローラ310、サブコントローラ350および／または相互接続制御ユニット360は、ソフトウェアユニット、ハードウェアユニット、またはファームウェアユニットであり得、これらはスタンドアロンのユニットであるか、システム300に関連付けられたコンピュータシステムに統合されている。また、ブラックによって表される図3の各種構成要素は、システム通信回線315を介して相互に通信してもよい。システム通信回線315は、コンピュータバスリンク、専用ハードウェア通信リンク、電話システム通信リンク、無線通信リンク、あるいは本開示の利益を得る当業者によって実装され得るその他の通信リンクであり得る。

20

## 【0024】

次に、図4に、本発明の各種実施形態によるサブコントローラ350のより詳細なブラック図を示す。サブコントローラ350は、各種の制御ユニットを備え得、その例には、バリアライナ制御ユニット410、相互接続形態制御ユニット420、金属配線間層内絶縁体配線（ILD：inner-layer dielectric between metal lines）層制御ユニット430、プリメタル絶縁体（PMD）層制御ユニット440、および／または半導体ウェハ105に実行する各種プロセス工程を制御するその他の制御ユニットなどがある。半導体ウェハ105の各種部分（バリアライナ、ILD層、形態層およびPMD層など）を制御するために、WETユニット330からのデータと、プロセスコントローラ310が予め決定している相互接続特性が、サブコントローラ350によって使用され得る。

30

## 【0025】

次に、図5～7に、トレンチおよび／またはビアを有する半導体ウェハ105の断面図を示す。図5は、基板層530に堆積されたILD層520を示す。ILD層520内にトレンチ540が形成され得る。トレンチ540は各種構造の形成に使用される。一実施形態では、トレンチ540は、コンタクトを形成するために使用され得る。一実施形態では、トレンチ540を使用して、金属配線、コンタクトおよび／またはビアを作成するために使用することができるダマシンプロセスが実行され得るが、金属配線、コンタクトおよび／またはビアを作成するために本開示の利益を得る当業者にとって公知のその他のプロセスを使用してもよい。トレンチ540をILD層520から隔離するために、トレンチ540にバリヤ層510が形成され得る。通常、トレンチ540にタンゲステンまたは銅などの金属が埋め込まれて、相互接続部位が形成され得る。トレンチ540に形成される相互接続の特定の特性（抵抗率など）がバリアライナ制御ユニット410に影響を与える、バリアライナ制御ユニット410はバリヤ層510の形成に作用する制御パラメータを調整し得る。図6に、バリヤ層510をさらに詳細に示す。バリヤ層510は、タンタ

40

50

ル層 610、窒化タンタル層 620 および PMD 層 630 を備え得る。窒化タンタル層 620 は、タンタル層 610 と PMD 層 630 の間に設けられ得る。PMD 層 630 に対して調整が行われると、バリヤ層 510 が影響を受ける可能性があり、これがトレンチ 540 から形成されるコンタクトの特性に影響を及ぼし得る。ILD 層制御ユニット 430 は、バリヤ層 510 に影響し得る PMD 層 630 の処理を制御することができ、これによってトレンチ 540 の特性に影響する。バリヤ層 510 の組成（例えばタンタル／窒化タンタル／タンタルの組合せなど）を調整すれば、相互接続の特性（例えば抵抗率）に作用することができる。さらに、バリヤ層 510（図 6 を参照）を構成する各層の膜厚の比率を調整することで、相互接続の特性（例えば抵抗率）に作用することができる。本発明の各種実施形態では、他の金属成膜プロセスを使用して、相互接続の特性（例えば抵抗率）に作用してもよい。

10

#### 【0026】

図 6 に戻ると、トレンチ 540 から形成されるビアの特性に作用するために、トレンチ 540 の周囲の構成（formation）が制御され得る。例えば、ILD 層 520 を制御して、トレンチ 540 から形成されるビアの特性に作用することができる。ILD 層制御ユニット 430 は、ILD 層 520 の特性を制御することで、トレンチ 540 の特性に作用してもよい。さらに、相互接続形態制御ユニット 420 は、トレンチ 540 の形態を制御してもよく、これが、相互接続を形成するためにトレンチ 540 に堆積される金属の分量に影響を及ぼし得る。このため、サブコントローラ 350 を使用して、ビアを形成するために金属が埋め込まれるトレンチ 540 などの相互接続部位の電気的特性に作用してもよい。

20

#### 【0027】

図 7 は、ビア 750 が形成されている半導体ウェハ 105 の断面図である。一実施形態では、基板層 530 上に誘電体層 720 が堆積されており、その上に金属層 730 が形成されている。金属層 730 はアルミニウムおよび／または銅を含み得る。一実施形態では、ダマシンプロセスを使用して、金属配線 705 が形成され得る。一般に、ビア 750 は、2 層の金属表面（図 7 に示す 2 層の金属配線 705 など）を電気的に接続するために形成される。2 層の金属配線 705 は誘電体層 740 によって分離され得る。このため、ビア 750 を使用して、誘電体層 740 によって分離された 2 層の金属配線 705 が相互接続され得る。ビア 750 は、金属の埋め込み物質 760（例えば銅）が埋め込まれたトレンチ 540（図 5 参照）から形成され得る。ビア 750 は、バリアライナ 710 によって誘電体層 740 から分離され得る。

30

#### 【0028】

ビア 750 および／またはその他のコンタクトの抵抗率は、処理された半導体ウェハ 105 から製造されるデバイスの動作に影響を与える。このため、抵抗率を所定の許容差内に入るように制御すれば、半導体ウェハ 105 から、より正確に処理されたデバイスを製造できるようになる。バリアライナ制御ユニット 410 は、バリアライナ 710 の特性を制御することができ、これが金属層 730 に堆積されるビア 750 の特性に影響を与える。このため、サブコントローラ 350 を使用して、コンタクトやビアなどの相互接続部位の電気的特性に作用するフィードバックおよび／またはフィードフォワード制御を実現することができる。本発明の各種実施形態を使用して、相互接続の特性（例えば抵抗率）を調整するために相互接続に付随する 1 つ以上の構造（例えば、ILD 層 520、PMD 層 630、バリヤ層 510、ラバリアイナ 710、トレンチ 540、ビア 750、金属配線 705 など）に関わるプロセスの制御を実行することができる。

40

#### 【0029】

次に、図 8 に、相互接続制御ユニット 360 のより詳細なブロック図を示す。相互接続制御ユニット 360 は、処理された半導体ウェハ 105 に関連する計測データを入力し得る。計測データは、相互接続部位の形成に使用されたバリヤ層 510、ILD 層 630、PMD 層 520 および／またはトレンチの形成に関連する測定値を含み得る。また、相互接続制御ユニット 360 は、サブコントローラ 350 から制御データも入力し得、このデ

50

ータは、プロセスコントローラ 310 によって規定されている相互接続特性の影響を受けた制御データに関連し得る。相互接続制御ユニット 360 は、計測データおよび/または制御データを使用して、半導体ウェハ 105 に形成された相互接続部位の特性（例えば、半導体ウェハ 105 に形成されたコンタクトまたはビアの抵抗率）に作用するため、半導体ウェハ 105 に対して実行される複数のプロセス工程を調整させ得る。

【0030】

相互接続制御ユニット 360 は、半導体ウェハ 105 に形成しようとしているビアのとり得る電気的特性（例えば抵抗率）を予測するか求めることができるビア電気的特性算出ユニット 810 を備え得る。相互接続制御ユニット 360 は、半導体ウェハ 105 に形成されるコンタクトのとり得る電気的特性を予測するか求めることができるコンタクト電気的特性算出ユニット 820 も備え得る。次に、ビアおよび/またはその他のコンタクトに関連する電気的特性データが、相互接続処理制御ユニット 830 によって検査され得る。相互接続処理制御ユニット 830 は、金属配置プロセス、相互接続領域のバリヤ層 510 の処理、PMD 層 630 の処理および/または PMD 層 520 の処理など各種プロセス工程を調整することができ、これらは、サブコントローラ 350 の動作を制御するために調整データによって調整され得るプロセス工程である。換言すれば、相互接続処理制御ユニット 830 は、相互接続部位の取り得る電気的特性を算出して、相互接続部位の制御の補正を行うために、システム 300 の各種構成要素に補正のための適切なデータを提供することができる。

【0031】

次に、図 9 に、本発明の一実施形態によるシステム 300 のより詳細なブロック図を示す。回線またはネットワーク 923 を介して提供される複数の制御入力信号または製造パラメータを使用して、半導体ウェハ 105 が処理装置 910a, 910b によって処理される。回線 923 の制御入力信号または製造パラメータは、マシンインタフェース 915a, 915b を介してコンピュータシステム 930 から処理装置 910a, 910b に送信される。第 1 マシンインタフェース 915a および第 2 マシンインタフェース 915b は、通常、処理装置 910a, 910b の外部に存在する。別の実施形態では、第 1 マシンインタフェース 915a および第 2 マシンインタフェース 915b は処理装置 910a, 910b 内に存在する。半導体ウェハ 105 が複数の処理装置 910 に供給されて、そこから搬出される。一実施形態では、半導体ウェハ 105 は、処理装置 910 に手動で供給される。別の実施形態では、半導体ウェハ 105 は、処理装置 910 に自動で（例えば、ロボットによる半導体ウェハ 105 の移送などにより）供給される。一実施形態では、複数の半導体ウェハ 105 がロット単位で（例えば、カセット内に並べて）処理装置 910 に搬送される。

【0032】

一実施形態では、コンピュータシステム 930 は、回線 923 を介して、第 1 マシンインタフェース 915a および第 2 マシンインタフェース 915b に制御入力信号すなわち製造パラメータを送信する。コンピュータシステム 930 は、処理操作を制御することができる。一実施形態では、コンピュータシステム 930 はプロセスコントローラである。コンピュータシステム 930 は、コンピュータ記憶装置 932 に結合されており、コンピュータ記憶装置 932 は、複数のソフトウェアプログラムおよびデータの組を有し得る。コンピュータシステム 930 は、本明細書に記載の操作を実行することができるプロセッサ（図示なし）を少なくとも 1 つ備え得る。コンピュータシステム 930 は、製造モデル 940 を使用して、回線 923 に制御入力信号を生成する。一実施形態では、製造モデル 940 は、回線 923 を介して処理装置 910a, 910b に送信される複数の制御入力パラメータを決定する製造レシピを有している。

【0033】

一実施形態では、製造モデル 940 は、特定の製造プロセスを実現する処理スクリプトおよび入力制御を定義する。処理装置 A 910a に宛てた回線 923 の制御入力信号（または制御入力パラメータ）は、第 1 マシンインタフェース 915a によって受理され処

10

20

30

40

50

理される。処理装置 B 910b に宛てた回線 923 の制御入力信号は、第 2 マシンインターフェース 915b によって受理され処理される半導体製造プロセスにおいて使用される処理装置 910a, 910b の例として、ステッパやエッチングプロセス装置、成膜装置などがある。

【 0034 】

処理装置 910a, 910b によって処理された 1 枚以上の半導体ウェハ 105 も、計測装置 950 に送信されて、計測データが取得され得る。計測装置 950 は、光波散乱計測 (scatterometry) データ取得装置、オーバーレイ誤差測定装置、微小寸法測定装置 (critical dimension measurement tool) などであり得る。一実施形態では、計測装置 950 は 1 枚以上の処理済み半導体ウェハ 105 を検査する。計測データ解析ユニット 960 は、計測装置 950 からのデータを収集、編成および解析し得る。計測データは、半導体ウェハ 105 にわたって形成されたデバイスのさまざまな物理的特性または電気的特性に関するものである。例えば、ライン幅の測定値、トレンチの深さ、側壁の角度、厚さ、抵抗などについて計測データが取得され得る。計測データは、処理済みの半導体ウェハ 105 にわたって存在する可能性のある欠陥を決定するために使用されてもよく、これが処理装置 910 の性能を定量化するために使用されてもよい。

【 0035 】

上記したように、計測データ解析ユニット 960 からの解析済みの計測データ、ウェハ電気的試験ユニット 330 からの電気的特性データ、および / またはデータベースユニット 340 からのデータが、相互接続制御ユニット 360 に入力され得る。相互接続制御ユニット 360 は、ピアおよび / またはコンタクトのとり得る電気的特性および / または実際の電気的特性を求め得る。相互接続制御ユニット 360 は、この値を求めたら、プロセスの調整に関連するデータをサブコントローラ 350 に提供し得る。サブコントローラ 350 は、半導体ウェハ 105 に各種プロセスを実行する際に実施すべきフィードバックおよび / またはフィードフォワード補正を計算し得る。次に、サブコントローラ 350 によって、フィードバックおよび / またはフィードフォワード補正に関連するデータがコンピュータシステム 930 に送信され得る。これを受け、コンピュータシステム 930 は、システム 300 によって実行される後続のプロセスに対し、制御の調整を行い得る。

【 0036 】

次に、図 10 に、本発明の各種実施形態のフローチャート図を示す。システム 300 は、半導体ウェハ 105 にプロセスを実行する ( ブロック 1010 ) 。一般に、半導体ウェハ 105 のプロセス中に、計測データおよび / またはウェハ試験データなどの製造データが取得される。システム 300 は、処理された半導体ウェハ 105 に関連する計測データを取得し得る ( ブロック 1020 ) 。次に、計測データが解析されて、バリヤ層の特性、PMD 層の電子的特性、ILD 層の特性、トレンチの特性などの複数の特性が決定される ( ブロック 1030 ) 。また、システム 300 は、半導体ウェハ 105 上の各種相互接続部位の電気的特性に関連するウェハ電気的試験データも取得し得る ( ブロック 1040 ) 。システム 300 は、このウェハ電気的試験データを解析して、半導体ウェハ 105 に形成された特定のコンタクトおよび / またはピアにおける抵抗などの各種特性を決定し得る ( ブロック 1050 ) 。

【 0037 】

システム 300 は、計測データおよび / または WET データを解析したら、半導体ウェハ 105 にある相互接続部位 ( 例えばピア、コンタクトなど ) の特性に作用するために相互接続特性制御プロセスを実施し得る ( ブロック 1060 ) 。半導体ウェハ 105 に形成された相互接続の特性を制御するために、フィードバックおよび / またはフィードフォワード補正を使用することができる。相互接続特性制御プロセスを実施するステップのより詳細な説明については、図 11 およびこれに関する下記の説明に示す。コンタクトおよび / またはピアの特性が許容できる所定の許容差内に入るように、相互接続特性制御プロセスのデータを使用して、以降の半導体ウェハ 105 への処理が実行され得る ( ブロック 1070 ) 。

10

20

30

40

50

## 【0038】

次に、図11に、図10のブロック1060に示した相互接続特性制御プロセスを実施するステップのより詳細なフロー・チャート図を示す。システム300は、ビアおよび/またはコンタクトに関連する関連パラメータを計算する(ブロック1110)。例えば、システム300は、半導体ウェハ105に形成されたコンタクトまたはビアに関するILD層の膜厚、バリヤ層の特性、バリアライナの特性および/またはトレンチの形態特性を計算し得る。システム300は、半導体ウェハ105に形成された相互接続構造に関連するWETデータ、相互接続パラメータ特性および/または記憶済みのデータを使用して、相互接続部位の特性を求める(ブロック1120)。相互接続特性は、半導体ウェハ105に形成された相互接続部位の実際の特性または特性の予測に関連したものであり得る。次に、システム300は、半導体ウェハ105にある相互接続部位の実際の電気的特性または電気的特性の予測が所定の許容差内に入っているかどうかを判定する(ブロック1130)。アプリケーションの特性が所定の許容差内に入っていると判定した場合、システム300は、プロセスを大きく修正または変更せずに半導体ウェハ105の処理を続ける(ブロック1140)。

10

## 【0039】

相互接続部位の実際の特性または予測された特性が所定の許容範囲から外れていると判定された場合、相互接続特性を変えるために、制御の変更が行われる(ブロック1150)。この制御調整には、ILD層の膜厚、PMD層の特性、バリヤ層の膜厚、バリアライナの特性、トレンチの特性などの調整が含まれ得る。サブコントローラ350は相互接続制御ユニット360からデータを受け取り、このデータが使用されて、相互接続部位の特性に作用するため、半導体ウェハ105に実行されるプロセス工程が変更され得る。図11に記載したステップが終了すると、図10のブロック1060に記載した相互接続特性制御プロセスの実行を行うプロセスが実質的に行われたことになる。

20

## 【0040】

本発明の各種実施形態を使用して、相互接続部位の特性に作用するための制御調整を実行し、半導体ウェハ105の処理中に形成されるデバイスの動作の精度を向上させることができる。プロセス制御技術を使用して、半導体ウェハ105に形成される相互接続部位のとらえ難い(subtle)特性に作用することで、半導体ウェハ105から製造されるデバイスの性能を向上させることができる。

30

## 【0041】

本発明の原理は、ケー・エル・エー・テンコール・インコーポレイテッド(KLA Tencor, Inc.)が提唱しているカタリスト(Catalyst)システムなどの高度プロセス制御(APC: Advanced Process Control)フレームワークに用いることが可能である。カタリストシステムは、半導体製造装置材料協会(SEMI: Semiconductor Equipment and Materials International)のコンピュータ統合生産(CIM: Computer Integrated Manufacturing)フレームワークに準拠したシステム技術を用いており、高度プロセス制御(APC)フレームワークをベースとしている。CIM(SEMI E8 1-0699: CIMフレームワークドメインアーキテクチャ暫定仕様)およびAPC(SEMI E93-0999: CIMフレームワーク高度プロセス制御コンポーネント暫定仕様)の仕様は、SEMIから公的に入手可能である。APCフレームワークは、本発明が教示する制御方法を実装するための好ましいプラットフォームである。一部の実施形態においては、APCフレームワークは工場規模のソフトウェアシステムであり得、このため、本発明が教示する制御方法は、工場に存在するほぼあらゆる半導体製造装置に応用することが可能である。また、APCフレームワークによって、プロセスの性能のリモートアクセスと監視とが可能となる。さらに、APCフレームワークを使用することによって、ローカルドライブを使用する場合と比べて、データの保管の利便性および柔軟性が向上すると共に、コストを抑えることができる。APCフレームワークでは必要なソフトウェアコードを非常に柔軟に記述できるため、APCフレームワークによって、一層高度な制御が可能となる。

40

50

## 【0042】

本発明が教示する制御方法を A P C フレームワークに配置するには、数多くのソフトウェアコンポーネントが必要となる可能性がある。A P C フレームワーク内のコンポーネントのほかに、制御システムに関わる各半導体製造装置用のコンピュータスクリプトが記述される。半導体製造工場で制御システム内の半導体製造装置が起動されると、通常はこの半導体製造装置がスクリプトを呼び出して、オーバーレイ制御装置などのプロセス制御装置が必要とする動作を開始する。この制御方法は、一般にこれらのスクリプトに定義されて実行される。このようなスクリプトの開発には、制御システムの開発の多くの部分を占める。本発明の原理は、他の種類の製造フレームワークにも実装可能である。

## 【0043】

上記に記載した特定の実施形態は例に過ぎず、本発明は、本開示の教示の利益を得る当業者にとって自明の、同等の別法によって変更および実施されてもよい。さらに、ここに記載した構成または設計の詳細が、添付の特許請求の範囲以外によって限定されことない。このため、上記に記載した特定の実施形態を変形または変更することが可能であり、この種の変形例の全てが本発明の範囲ならびに趣旨に含まれることが意図されることが明らかである。したがって、ここに保護を請求する対象は、添付の特許請求の範囲に記載したとおりである。

## 【図面の簡単な説明】

## 【0044】

【図 1】先行技術による、処理対象の半導体ウェハの略式図である。

【図 2】先行技術による半導体ウェハの製造時の処理フローを示すフローチャートである。

【図 3】本発明の例示的な実施形態による、システムのブロック図表現である。

【図 4】本発明の例示的な実施形態による、図 3 の 1 つ以上のサブコントローラのより詳細なブロック図である。

【図 5】本発明の例示的な実施形態による、コンタクトを有する半導体ウェハの断面図である。

【図 6】本発明の例示的な実施形態による、図 5 の半導体ウェハのバリヤ層の断面図である。

【図 7】本発明の例示的な実施形態による、ビアを有する半導体ウェハの断面図である。


【図 8】本発明の例示的な実施形態による、図 3 の相互接続制御ユニットのより詳細なブロック図である。

【図 9】本発明の例示的な実施形態による、図 3 のシステムのより詳細なブロック図である。


【図 10】本発明の例示的な実施形態による方法を示すフローチャートである。

【図 11】本発明の例示的な実施形態による、図 10 に示す相互接続特性制御プロセスの方法のより詳細なフローチャート図である。


【図1】




【図2】



【図3】



【図4】



【図5】




FIGURE 5

【図6】




FIGURE 6

【図7】






FIGURE 7


【図8】




【 四 9 】



【 図 1 0 】



【 図 1 1 】



## 【国際調査報告】

INTERNATIONAL SEARCH REPORT		Internationalization No PCT/US 03/29340
A. CLASSIFICATION OF SUBJECT MATTER IPC 7 H01L21/66		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) IPC 7 H01L G05B		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched		
Electronic data base consulted during the international search (name of data base and, where practical, search terms used) EPO-Internal		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category <sup>a</sup>	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	WO 01 50522 A (ADVANCED MICRO DEVICES INC) 12 July 2001 (2001-07-12) page 3, line 14 -page 4, line 30 page 5, line 32-39 page 8, line 27-33 page 10, line 20 -page 12, line 25; figures 1-13 —	1-10
Y	WO 02 04886 A (RITZDORF THOMAS L ;MCHUGH PAUL R (US); EUDY STEVE L (US); SEMITOOL) 17 January 2002 (2002-01-17) page 5, paragraph 1 -page 8, paragraph 4 —	1-10
Y	US 2002/119660 A1 (BALASUBRAMHANYA LALITHA S ET AL) 29 August 2002 (2002-08-29) paragraphs '00251, '00321 —	4,7
		—/—
<input checked="" type="checkbox"/> Further documents are listed in the continuation of box C.		<input checked="" type="checkbox"/> Patent family members are listed in annex.
<p><sup>a</sup> Special categories of cited documents:</p> <p>*A* document defining the general state of the art which is not considered to be of particular relevance</p> <p>*E* earlier document but published on or after the international filing date</p> <p>*L* document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)</p> <p>*O* document referring to an oral disclosure, use, exhibition or other means</p> <p>*P* document published prior to the international filing date but later than the priority date claimed</p> <p>*T* later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention</p> <p>*X* document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone</p> <p>*Y* document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art.</p> <p>*&amp; document member of the same patent family</p>		
Date of the actual completion of the international search  23 January 2004		Date of mailing of the international search report  02/02/2004
Name and mailing address of the ISA European Patent Office, P.B. 5518 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax. (+31-70) 340-3016		Authorized officer  Cousins, D

## INTERNATIONAL SEARCH REPORT

International Application No.  
PCT/US 03/29340

C.(Continuation) DOCUMENTS CONSIDERED TO BE RELEVANT		
Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	<p>KHAN K ET AL: "Yield improvement at the contact process through run-to-run control"            ELECTRONICS MANUFACTURING TECHNOLOGY SYMPOSIUM, 1999. TWENTY-FOURTH IEEE/CPMT AUSTIN, TX, USA 18-19 OCT. 1999, PISCATAWAY, NJ, USA, IEEE, US, 18 October 1999 (1999-10-18), pages 258-263, XP010359958            ISBN: 0-7803-5502-4            ----</p>	
A	<p>FUKUDA E ET AL: "Advanced process control system description of an easy-to-use control system incorporating pluggable modules"            SEMICONDUCTOR MANUFACTURING CONFERENCE PROCEEDINGS, 1999 IEEE INTERNATIONAL SYMPOSIUM ON SANTA CLARA, CA, USA 11-13 OCT. 1999, PISCATAWAY, NJ, USA, IEEE, US, 11 October 1999 (1999-10-11), pages 321-324, XP010360616            ISBN: 0-7803-5403-6            ----</p>	
A	<p>BALIGA J: "I ADVANCED PROCESS CONTROL: SOON TO BE A MUST"            SEMICONDUCTOR INTERNATIONAL, CAHNERS PUB., NEWTON, MAS, IL, US, July 1999 (1999-07), pages 76-78, 80, 82, 84, 86, 88, XP009015968            ISSN: 0163-3767            -----</p>	

## INTERNATIONAL SEARCH REPORT

International	Publication No
PCT/US 03/29340	

Patent document cited in search report	Publication date	Patent family member(s)		Publication date
WO 0150522	A 12-07-2001	US 6470230 B1		22-10-2002
		EP 1245044 A1		02-10-2002
		JP 2003519922 T		24-06-2003
		WO 0150522 A1		12-07-2001
WO 0204886	A 17-01-2002	AU 7192301 A		21-01-2002
		AU 8287901 A		21-01-2002
		WO 0204886 A1		17-01-2002
		WO 0204887 A1		17-01-2002
		US 2003020928 A1		30-01-2003
US 2002119660	A1 29-08-2002	US 6413867 B1		02-07-2002
		EP 1111356 A2		27-06-2001
		JP 2001244254 A		07-09-2001
		TW 516075 B		01-01-2003

---

フロントページの続き

(81)指定国 AP(GH,GM,KE,LS,MW,MZ,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,MD,RU,TJ,TM),EP(AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HU,IE,IT,LU,MC,NL,PT,RO,SE,SI,SK,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AT,AU,AZ,BA,BB,BG,BR,BY,BZ,CA,CH,CN,CO,CR,CU,CZ,DE,DK,DM,DZ,EC,EE,ES,FI,GB,GD,GE,GH,GM,HR,HU,ID,IL,IN,IS,JP,KE,KG,KP,KR,KZ,LC,LK,LR,LS,LT,LU,LV,MA,MD,MG,MK,MN,MW,MX,MZ,NO,NZ,OM,PH,PL,PT,RO,RU,SC,SD,SE,SG,SK,SL,TJ,TM,TN,TR,TT,TZ,UA,UG,UZ,VC,VN,YU,ZA,ZM,ZW

(74)代理人 100108604

弁理士 村松 義人

(72)発明者 ロバート ジェイ. チョン

アメリカ合衆国、テキサス州 78749、オースティン、ゲイビアン ドライブ 6921

(72)発明者 エリック オー. グリーン

アメリカ合衆国、テキサス州 78704、オースティン、イースト リバーサイド ドライブ  
ナンバー 145 500

F ターム(参考) 4M106 DJ38 DJ40