



申請日期	89 年 2 月 22 日
案 號	89103078
類 別	H03F 1/00

A4
C4

445701

(以上各欄由本局填註)

發明專利說明書

一、發明 名稱	中 文	介面設備之快速前置放大器
	英 文	Fast pre-amplifier for an interface arrangement
二、發明 創作人	姓 名	(1) 赫門·凱撒爾 Casier, Herman Joris
	國 籍	(1) 比利時
		(1) 比利時酷尼艾凡得斯特六號
	住、居所	Avondster 6, B-8520 Kuurne, Belgium
三、申請人	姓 名 (名稱)	(1) 艾可特公司 ALCATEL
	國 籍	(1) 法國
	住、居所 (事務所)	(1) 法國巴黎玻蘭堤路五十四號 54, rue La Boetie, 75008 Paris, France
	代 表 人 姓 名	(1) 克理斯丹·格果 Gregoire, Christian

裝

訂

線

(由本局填寫)

承辦人代碼：
大類：
IPC分類：

A6
B6

本案已向：

國(地區) 申請專利，申請日期： 案號： ，☐有 ☐無主張優先權歐洲 1999 年 6 月 30 日 99 401622.8 ☒無主張優先權

有關微生物已寄存於： ，寄存日期： ，寄存號碼：

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

訂

線

五、發明說明(1)

本發明與包括一極快速前置放大器用以操作較小輸入信號且具有高共模抑制(RCJ)的介面設備有關。更明確地說，本發明與輸入及輸出之差動對間，包括一差動前置放大器與一比較器串級連接的介面設備有關。

此類介面設備通常是用於介接電子晶片的快速低電壓差動信號(LVDS)電路。此LVDS電路目前的標準是為小差動輸入信號指定最小交換門檻電壓，同時共模輸入信號在很大的範圍變化，兩者都是在很高的頻率。由於輸入信號小，介面設備需要高靈敏度。在習用的介面設備中，比較器是一差動放大器，前方是極高速的差動前置放大器，具有低且受控制的增益。前置放大器必須放大差動信號，並衰減共模信號。一個使用NMOS電晶體或

PMOS電晶體的簡單差動對無法滿足全輸入範圍的工作。因此，通常是並連2個輸入差動對：一個PMOS及一個NMOS差動對。結合這兩個差動對的輸出輸入到比較器。差動對中的每一個涵蓋一部分輸入電壓範圍。在此電壓範圍的中間，PMOS與NMOS輸入對都作用，然而接近接地或是供應電壓的輸入電壓時，就只有PMOS輸入或只有NMOS輸入作用。結果，輸入前置放大器的增益在整個輸入電壓範圍內並非定值。保持固定增益的傳統電路速度太慢，不符合標準，因此不能使用。此外，由於習用前置放大器的輸出與接地或與供應電壓有關，因此，接下來的比較器或差動放大器很難設計。每一個操作範圍偏移的改變以及此，對信號歪斜都有直接影響。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(2)

本發明的目的是提供一種上述習知型式的介面設備，但在較大的輸入電壓範圍對較小輸入信號的增益是定值。

按照本發明，達成此目的的方法是，該差動前置放大器包括第一及第二半前置放大器，該半前置放大器每一個都具有第一及第二輸入以及一輸出，連接到該比較器不同的輸入，該第一半前置放大器的第一輸入連接到該介面設備的第一輸入，並經由第一輸入反相器裝置耦合到該第一半前置放大器的輸出，而該第一半前置放大器的第二輸入連接到該介面設備的第二輸入，並經由第二輸入反相器裝置耦合到該輸出，第二輸入反相器裝置包括電流鏡裝置，用以相對於該第一輸入反相器裝置的輸出電流反轉該第二輸入反相器裝置的輸出電流，該第二半前置放大器與該第一半前置放大器相同，且該第二半前置放大器的第一輸入連接到該介面設備的第二輸入，而該第二半前置放大器的第二輸入連接到該介面設備的第一輸入。

按此方法，來自第一及第二輸入反相器裝置的相反電流提供給每一個半前置放大器的輸出。由於兩個半前置放大器相互相對連接在一起，因此可以得到非常高的共模信號衰減。反相器裝置的作用如同一整個供應電壓都是其輸入範圍的放大器。結果，可以涵蓋很大的共模範圍。由於信號間的低歪斜，也可以到達非常高的速度，以及信號的輸入範圍可以寬到整個供應電壓。

本發明的另一特徵是該第一輸入反相器裝置包括第一NMOS電晶體，在第一電源供應端與第二電源供應端間

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(3)

與第一 P M O S 電晶體串連，該介面設備的第一輸入連接到該第一 N M O S 及第一 P M O S 電晶體每一個的閘極，且該串連電晶體的接合點連接到該半前置放大器的輸出。

本發明還有一特徵是該第二輸入反相器裝置包括第一及第二反相電路，該第一反相電路包括第二 N M O S 電晶體，在第一及第二電源供應端間與一鏡射輸入 P M O S 電晶體串連，該第二輸入反相器裝置進一步包括一鏡射輸出 N M O S 電晶體，在該第一及該第二電源供應端間與一鏡射輸出 P M O S 電晶體串連，該鏡射輸入 P M O S 電晶體閘極與汲極連接到該鏡射 P M O S 電晶體的閘極，以及該鏡射輸入 N M O S 電晶體的閘極與汲極連接到該鏡射輸出 N M O S 電晶體的閘極，以及，該串連的鏡射輸出電晶體的接合點連接到該半前置放大器的輸出。

N M O S 電晶體與 P M O S 電晶體二次地工作，它們增益的和保持常數。結果是，介面設備在輸入電壓整個範圍的增益都保持常數。

本發明的另一特徵是一電流源配置於該鏡射輸入 P M O S 電晶體的閘極與該鏡射輸入 N M O S 電晶體的閘極之間。

此電流源，位於兩二極體之間，連接鏡射輸入電晶體，以防止當輸入信號在範圍的極端致其中之一的電晶體切換到關時，這些電晶體都切換到關。換言之，電流源保持兩個電流鏡都作用。結果是，共模抑制 (C M R) 的速度很快。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(4)

本發明還有另一特徵是該半前置放大器每一個都包括輸出裝置，由串連於第一及第二電源供應端間的輸出 N M O S 電晶體與輸出 P M O S 電晶體所構成，該輸出 N M O S 電晶體與 P M O S 電晶體的閘極連接到該半前置放大器的輸出及它們的接合點。

互補的電晶體構成一短路反相器。此電路相當於與一電阻器串連的電壓源。它的電阻反比於反相器電晶體的互導增益。按此方法，可以得到一受控制的增益。此外，半前置放大器輸出上的直流電壓大約是在供應電壓的中點。通常這對比較器較佳，以及對後續電路的歪斜性能也較佳，例如脈波可較陡峭。

本介面設備的其它特徵都描述於所附申請專利範圍。

參考以下對實施例的描述並配合附圖，將可更瞭解本發明的前述及其它目的與特徵。其中：

圖 1 是本發明的快速介面設備；

圖 2 顯示構成圖 1 之部分快速介面設備之半前置放大器 (H P A 1) 的 N M O S 分路；以及

圖 3 顯示包括圖 2 之分路的半前置放大器 (H P A 1) 。

本發明的快速介面設備是用於介接電子晶片的低電壓差動信號 (L V D S) 電路。因此，介面設備需要符合目前的 L V D S 標準 I E E E - 1 5 9 6 . 3 (1 9 9 6) 以及 T I A / E I A - 6 4 4 (1 9 9 6)，其中規定，差動輸入信號的最小切換門檻電壓為 1 0 0 微伏，而對

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(5)

3.3 伏的供應電壓而言，共模輸入信號的變化從 0.0 到 2.40 伏。此外，就目前的應用而言，信號速度是 250 MHz，共模信號速度到 1 GHz。

為獲致這些要求，介面設備包括一快速前置放大器，接著是一比較器。前置放大器適合放大 ($\cong +10$ dB) 差動輸入信號，以及在進入比較器前衰減 (至少 -20 dB) 共模信號。

如圖 1 所示，介面設備具有差動輸入端 INN 及 INP，以及輸出端 OUT。前置放大器是由兩個半前置放大器 HPA1 與 HPA2 構成，且連接到差動放大器所構成的比較器 DA。更詳細說，輸入端 INN 連接到半前置放大器 HPA1 的反相輸入 (-) 及半前置放大器 HPA2 的非反相輸入 (+)，同時，輸入端 INP 對稱地連接到 HPA1 的非反相輸入 (+)，以及 HPA2 的反相輸入 (-)。HPA1 的輸出 OUT1 連接到比較器 DA 的一輸入，以及，HPA2 的輸出 OUT2 連接到 DA 的另一輸入，DA 的輸出連接到輸出端 OUT。

每一個半前置放大器 HPA1 / HPA2 是由極性相反的兩平行分路所構成：即 NMOS 分路與 PMOS 分路。半前置放大器 HPA1 的 NMOS 分路例如圖 2 所示。在此分路中，輸入端 INN 連接到 NMOS 輸入電晶體 NN1 的閘極，它的源極連接到接地 V_{ss} ，但它的汲極經由 PMOS 電流鏡電路連接到輸出 OUT1。由兩個 PMOS 電晶體 PM1 與 PM2 所構成的電流鏡電路反轉

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(6)

N P 1 的汲極電流，P M 1 與 P M 2 的閘極交互連接，並連接到 P M 1 的汲極。N P 1 的汲極連接到 P M 1 的汲極，它的源極連接到電源供應端 V_{dd} 。P M 2 的源極也連接到 V_{dd} ，且它的汲極連接到輸出 O U T 1。

同時，第一 N M O S 輸入電晶體 N N 1 的汲極電流直接施加到輸出 O U T 1，第二 N M O S 輸入電晶體 N P 1 所產生的電流也經由 P M O S 電流鏡電路 P M 1、P M 2 反轉，並回授到第一 N M O S 輸入電晶體 N N 1 的汲極。如果在兩輸入端之輸入信號 I N N 與 I N P 的電壓相同，N M O S 電流相互抵消，因此在 O U T 1 沒有輸出信號，無論它們的共模電壓為何。反言之，如果兩輸入信號 I N N 與 I N P 相差一差動電壓，N M O S 電流不會被抵消，在 O U T 1 上會得到一輸出電流。

以 P M O S 電晶體所構建的互補電路，連同圖 2 的 N M O S 分路一起，構成一完整的半前置放大器 H P A 1，如圖 3 所示。此互補電路包括 P M O S 電晶體 P N 1 與 P P 1，以及由 N M O S 電晶體 N M 1 與 N M 2 所構成的 N M O S 電流鏡電路。輸入端 I N N 與 I N P 分別連接到 P M O S 電晶體 P N 1 與 P P 1。P N 1 連接於電源供應端 V_{dd} 與 N N 1 的汲極間，即輸出端 O U T 1，而 P P 1 連接到電源供應端 V_{dd} ，並經由 N M O S 電流鏡電路 N M 1、N M 2 連接到輸出端 O U T 1。電晶體 N M 1 與 N M 2 的閘極交互連接，並連接到 N M 1 的汲極，以及，它們的源極連接到接地 V_{ss} 。N M 1 的汲極連接到 P P 1

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(7)

的汲極，同時NM2的汲極連接到輸出端OUT1。

電晶體NN1與PN1串連於接地 V_{ss} 與電源供應端 V_{dd} 之間，構成半前置放大器HPA1的第一輸入反相器，同時輸入電晶體NP1、PP1連同電流鏡PM1、PM2及NM1、NM2構成HPA1的第二輸入反相器。輸入反相器是一放大器，以整個供應電壓做為輸入範圍。結果，可以涵蓋大的共模範圍。

輸入端INN可看成連接到第一半前置放大器HPA1的反相輸入(-)，同時輸入端INP可看成連接到HPA1的非反相輸入(+)。

NMOS分路與PMOS分路結合的輸出電流被轉換成輸出端的輸出電壓OUT1。這是經由一短路反相器執行，如下所述。

短路反相器包括NMOS電晶體NO1與PMOS電晶體PO1，如圖2及3所示。這些電晶體串連於接地 V_{ss} 與電源供應端 V_{dd} 之間，它們的接合點連接到輸出端OUT1。NO1與PO1的閘極也一同連接到輸出端OUT1。短路反相器等於一與電阻器串連的電壓源。電阻反比於反相器電晶體的跨導增益。結果是可得到受控制的增益。

最後，電流源I1加於兩個二極體之間，連接電流鏡的電晶體PM1與NM1。當輸入PMOS或NMOS電晶體PM1或NM1其中之一在信號輸入範圍的極端切換到關時，電流源I1防止這些電晶體全都切換到關。換言

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(8)

之，電流源 I_1 保持電流鏡的動作，並藉以保持高速的共模抑制 (CMR)。

須注意，構成短路反相器之電晶體 N_{O1} 與 P_{O1} 的 W/L 要小於前述 NMOS 與 PMOS 輸入電晶體 N_{N1} 、 N_{P1} 、 P_{N1} 、及 P_{P1} 。 W/L 的比值控制半前置放大器 H_{PA1} 的差動增益。

為構成介面設備完整的前置放大器，還須要第二半前置放大器 H_{PA2} 加到 H_{PA1} ，且輸入端 I_{NN} 與 I_{NP} 互換。半前置放大器 H_{PA2} 與 H_{PA1} 相同。結果是， H_{PA2} 與 H_{PA1} 具有相同的共模輸出電壓值及反差動輸出電壓。更明確地說，請再參閱圖 1，介面設備的輸入端 I_{NN} 連接到第一半前置放大器 H_{PA1} 的反相輸入 (－) 以及半前置放大器 H_{PA2} 的非反相輸入 (+)，同時，介面設備的輸入端 I_{NP} 連接到 H_{PA1} 的非反相輸入 (+) 以及 H_{PA2} 的反相輸入 (－)。如前所述， H_{PA1} 與 H_{PA2} 的互補輸出 O_{UT1} 與 O_{UT2} 送入差動比較器 D_A 。

由於前置放大器之 PMOS 與 NMOS 電晶體的動作是二次的，因此它們的增益和保持為常數。因此，介面設備的增益在整個輸入範圍都保持常數。本介面設備也可在低供應電壓下工作，只要供應電壓 V_{dd} 保持大於 $V_{tN} + V_{tP} + 2(V_{gs} - V_t)$ ，其中 V_t 是門檻電壓， V_{tN} 與 V_{tP} 分別是 NMOS 與 PMOS 電晶體， V_{gs} 是這些電晶體的閘極到源極電壓。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(9)

雖然以上是以特定的裝置描述本發明的原理，但必須瞭解，此描述只是用以說明的例子，並非限制本發明的範圍，本發明僅受所附申請專利範圍之範圍的限制。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

四、中文發明摘要(發明之名稱：

介面設備之快速前置放大器)

一種介面設備，包括串級連接的差動前置放大器（H P A 1，H P A 2）以及比較器（D A），即是一般所熟知用於介接電子晶片的快速低電壓差動信號（L V D S）電路，此 L V D S 電路目前的標準是為小的差動輸入信號指定一最小切換門檻電壓，同時共模輸入信號在一很大的範圍變化，兩者都是在很高的頻率。做到此的原因是差動前置放大器包括第一（H P A 1）及第二（H P A 2）半前置放大器，每一個在相反的方向接收設備的輸入（I N N，I N P）。每一個半前置放大器（H P A 1 / H P A 2）具有第一輸入反相器裝置（N N 1，P N 1），將一輸入（I N N / I N P）耦合到它的一輸出（O U T 1 / O U T 2），以及第二輸入反相器裝置（N P 1，P M 1，P M 2；P P 1，N M 1，N M 2），將另一輸入（I N N / I N P）經由電流鏡裝置（P M 1，P M 2；N M 1，N M 2）耦合到輸出。第二輸入反相器裝置的輸出電流相對於第一輸入反相器裝置的輸出電流被反轉。為得到受控制的增益，半前置放大器還包括一短

英文發明摘要(發明之名稱：Fast pre-amplifier for an interface arrangement)

An interface arrangement including the cascade connection of a differential pre-amplifier (HPA1, HPA2) and a comparator (DA), and generally known as fast Low Voltage Differential Signal [LVDS] circuit for interfacing electronic chips. The current standards for such a LVDS circuit specify a minimum switching threshold voltage for the small differential input signal, while the common mode input signal varies over a very large range, both at a very high frequency. This is achieved owing to the fact that the differential pre-amplifier comprises a first (HPA1) and a second (HPA2) half pre-amplifier, each receiving the arrangement inputs (INN, INP) in an opposite way. Each half pre-amplifier (HPA1/HPA2) having first input inverter means (NN1, PN1) coupling an input (INN/INP) to an output (OUT1/OUT2) thereof, and second input inverter means (NP1, PM1, PM2; PP1, NM1, NM2) coupling the other input (INP/INN) to the output via current mirror means (PM1, PM2; NM1, NM2). The output current of the second input inverter means is thereby inverted with respect to the output current of the first input inverter means. To obtain a controlled gain, the half pre-amplifier further includes a short-circuited inverter.

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

訂

線

四、中文發明摘要（發明之名稱：

)

路反相器。

（請先閱讀背面之注意事項再填寫本頁各欄）

裝

訂

線

英文發明摘要（發明之名稱：

)

六、申請專利範圍

1. 一種介面設備，包括：介於輸入差動對（ I_{NN} ； I_{NP} ）與介面輸出（ O_{UT} ）間之串級連接的差動前置放大器（ H_{PA1} ， H_{PA2} ）及比較器（ D_A ），其特徵為

該差動前置放大器包括第一（ H_{PA1} ）與第二（ H_{PA2} ）半前置放大器，每一個該半前置放大器具有第一（ $-$ ）及第二（ $+$ ）輸入，以及連接到該比較器（ D_A ）不同輸入的輸出（ O_{UT1} ； O_{UT2} ），

該第一半前置放大器（ H_{PA1} ）的第一輸入（ $-$ ）連接到該介面設備的第一輸入（ I_{NN} ），並經由第一輸入反相器裝置（ N_{N1} ； P_{N1} ）耦合到該第一半前置放大器的輸出（ O_{UT1} ），同時該第一半前置放大器（ H_{PA1} ）的第二輸入（ $+$ ）連接到該介面設備的第二輸入（ I_{NP} ），並經由包括電流鏡裝置（ P_{M1} ， P_{M2} ； N_{M1} ， N_{M2} ）的第二輸入反相器裝置（ N_{P1} ， P_{M1} ， P_{M2} ； P_{P1} ， N_{M1} ， N_{M2} ）耦合到該輸出（ O_{UT1} ），電流鏡裝置用以相對於該第一輸入反相器裝置的輸出電流反轉該第二輸入反相器裝置的輸出電流，

該第二半前置放大器（ H_{PA2} ）與該第一半前置放大器（ H_{PA1} ）相同，以及

該第二半前置放大器（ H_{PA2} ）的第一輸入（ $-$ ）連接到該介面設備的第二輸入（ I_{NP} ），同時第二半前置放大器（ H_{PA2} ）的第二輸入（ $+$ ）連接到該介面設

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

線

六、申請專利範圍

備的第一輸入 (I N N) 。

2 . 如申請專利範圍第 1 項的介面設備，其特徵是該第一輸入反相器裝置 (N N 1 ; P N 1) 包括第一 N M O S 電晶體 (N N 1)，與第一 P M O S 電晶體 (P N 1) 串連於第一電源供應端 (V s s) 與第二電源供應端 (V d d) 之間，該介面設備的第一輸入 (I N N) 連接到該第一 N M O S (N N 1) 及第一 P M O S (P N 1) 電晶體每一個的閘極，以及，該串連電晶體 (N N 1 , P N 1) 的接合點連接到該半前置放大器的輸出 (O U T 1 ; O U T 2) 。

3 . 如申請專利範圍第 1 項的介面設備，其特徵是該第二輸入反相器裝置 (N P 1 , P M 1 , P M 2 ; P P 1 , N M 1 , N M 2) 包括第一及第二反相電路，

該第一反相器電路包括第二 N M O S 電晶體 (N P 1)，與鏡射輸入 P M O S 電晶體 (P M 1) 串連於第一電源供應端 (V s s) 與第二電源供應端 (V d d) 之間，

該第二反相器電路包括第二 P M O S 電晶體 (P P 1)，與鏡射輸入 N M O S 電晶體 (N M 1) 串連於該第一 (V s s) 與該第二 (V d d) 電源供應端之間，

該第二輸入反相器裝置還包括一鏡射輸出 N M O S 電晶體 (N M 2)，與鏡射輸出 P M O S 電晶體 (P M 2) 串連於該第一 (V s s) 與該第二 (V d d) 電源供應端之間，該鏡射輸入 P M O S 電晶體 (P M 1) 的閘極與汲極連接到該鏡射輸出 P M O S 電晶體 (P M 2) 的閘極，以及

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

該鏡射輸出 NMOS 電晶體 (NM1) 的閘極與汲極連接到該鏡射輸出 NMOS 電晶體 (NM2) 的閘極，以及

該串連鏡射輸出電晶體 (NM2, PM2) 接合點連接到該半前置放大器的輸出 (OUT1; OUT2)。

4. 如申請專利範圍第 3 項的介面設備，其特徵是電流源 (I1) 配置於該鏡射輸入 PMOS 電晶體 (PM1) 的閘極與該鏡射輸入 NMOS 電晶體 (NM1) 的閘極之間。

5. 如申請專利範圍第 1 項的介面設備，其特徵是該半前置放大器每一個進一步包括輸出裝置，包括一輸出 NMOS 電晶體 (NO1)，與一輸出 PMOS 電晶體 (PO1) 串連於第一電源供應端 (V_{ss}) 與第二電源供應端 (V_{dd}) 之間，該輸出 NMOS 與 PMOS 電晶體的閘極連接到該半前置放大器的輸出 (OUT1; OUT2)，以及它們的接合點。

6. 如申請專利範圍第 1 項的介面設備，其特徵是在每一個半前置放大器 (HPA1; HPA2) 中，該第一輸入是反相輸入 (-)，該第二輸入是非反相輸入 (+)。

7. 如申請專利範圍第 6 項的介面設備，其特徵是該比較器 (DA) 是一差動放大器，以及

該第一半前置放大器的輸出 (OUT1) 連接到該比較器的第一輸入，同時，該第二半前置放大器的輸出 (OUT2) 連接到該比較器的第二輸入。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

8．如申請專利範圍第2、3或4項的介面設備，其特徵是該第一電源供應端（ V_{ss} ）是接地，該第二電源供應端（ V_{dd} ）是供應電壓。

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

線

445701 89103078

1/2

831877




圖 1




圖 2


HPA1

圖 3