

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第6029411号
(P6029411)

(45) 発行日 平成28年11月24日 (2016.11.24)

(24) 登録日 平成28年10月28日 (2016.10.28)

(51) Int.Cl.	F I
HO 1 L 29/861 (2006.01)	HO 1 L 29/91 D
HO 1 L 29/868 (2006.01)	HO 1 L 29/06 3 O 1 G
HO 1 L 29/06 (2006.01)	

請求項の数 2 (全 20 頁)

(21) 出願番号	特願2012-220488 (P2012-220488)	(73) 特許権者	000006013
(22) 出願日	平成24年10月2日 (2012.10.2)		三菱電機株式会社
(65) 公開番号	特開2014-75384 (P2014-75384A)		東京都千代田区丸の内二丁目7番3号
(43) 公開日	平成26年4月24日 (2014.4.24)	(74) 代理人	110001195
審査請求日	平成26年11月12日 (2014.11.12)		特許業務法人深見特許事務所
		(72) 発明者	大月 詠子
			東京都千代田区丸の内二丁目7番3号 三
			菱電機株式会社内
		(72) 発明者	貞松 康史
			東京都千代田区丸の内二丁目7番3号 三
			菱電機株式会社内
		(72) 発明者	吉浦 康博
			東京都千代田区丸の内二丁目7番3号 三
			菱電機株式会社内

最終頁に続く

(54) 【発明の名称】 半導体装置

(57) 【特許請求の範囲】

【請求項 1】

互いに対向する第1主表面および第2主表面を有する第1導電型の半導体基板と、
 前記半導体基板の前記第1主表面側に形成されたアノードと、
 前記アノードの外周から距離を隔てられ、前記アノードを取り囲むように、前記半導体
 基板の前記第1主表面側に形成されたガードリングと、
 前記半導体基板の前記第2主表面側に形成された第1導電型のカソードと
 を有し、
 前記アノードは、前記外周側に位置する終端部において、相対的に不純物濃度の高い領
 域と相対的に不純物濃度の低い領域とを備え、
 前記アノードにおける前記終端部では、
前記半導体基板の前記第1主表面から第1の深さにわたり、前記相対的に不純物濃度の
高い領域として、第1不純物濃度を有する第2導電型の第1不純物領域が形成され、
前記半導体基板の前記第1主表面から第2の深さにわたり、前記相対的に不純物濃度の
低い領域として、第2不純物濃度を有する第2導電型の第2不純物領域が形成され、
前記第2の深さは前記第1の深さよりも浅く、
前記第2不純物領域は、前記第1不純物領域によって下方と側方とから取り囲まれるよ
うに形成された、半導体装置。

【請求項 2】

前記第2不純物領域は、複数形成され、

複数の前記第2不純物領域は、前記アノードと前記ガードリングとを結ぶ方向に互いに距離を隔てられ、

複数の前記第2不純物領域のそれぞれは、前記第1不純物領域によって下方と側方とから取り囲まれるように形成された、請求項1記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は半導体装置に関し、特に、ダイオードを備えた電力用の高耐圧の半導体装置に関するものである。

【背景技術】

10

【0002】

近年、産業用電力装置などの分野でインバータ装置が使用されている。インバータ装置には、通常、商用電源（交流電源）が使用される。そのため、インバータ装置は、交流電源を一度直流に変換（順変換）するコンバータ部分と、平滑回路部分と、直流電圧を交流に変換（逆変換）するインバータ部分とから構成される。インバータ部分におけるメインのパワー素子としては、比較的高速でスイッチング動作が可能なゲート絶縁型トランジスタ（Insulated Gate Bipolar Transistor、以下「IGBT」と記す。）が主に適用されている。

【0003】

インバータ装置の負荷は電動誘導機（誘導性負荷のモータ）の場合が多い。その誘導性負荷は上アーム素子と下アーム素子の中間電位点に接続されて、誘導性負荷に流す電流の方向は正と負の両方向とされる。そのため、誘導性負荷に流れる電流を負荷接続端から高電位の電源側へ戻したり、負荷接続端から接地側に流したりするために、その電流を誘導性負荷とアーム素子の閉回路間とで還流させるためのフリーホイールダイオードが必要とされる。

20

【0004】

インバータ装置では、通常、IGBTをスイッチング素子として動作させて、オフ状態とオン状態を繰り返すことで電力エネルギーが制御される。誘導性負荷によるインバータ回路のスイッチングでは、ターンオン過程を経てオン状態とされ、一方、ターンオフ過程を経てオフ状態とされる。ターンオン過程とはIGBTがオフ状態からオン状態へ遷移することをいい、ターンオフ過程とはIGBTがオン状態からオフ状態へ遷移することという。IGBTがオンの状態ではダイオードには電流は流れず、ダイオードはオフ状態にある。一方、IGBTがオフの状態ではダイオードに電流が流れ、ダイオードはオン状態にある。

30

【0005】

次に、従来のダイオードの構造とその動作について説明する。従来のダイオードでは、n型低濃度の半導体基板の一方の主表面側に、p型拡散領域を含むアノードが形成されている。半導体基板の他方の主表面側には、n+型高濃度領域を含むカソードが形成されている。カソードとアノードとの間に電圧が印加された状態でダイオードの耐圧を確保するために、ダイオードとしては、ガードリング（p型領域）を備えたダイオードが一般的に広く用いられている。ガードリングは、アノード（p型拡散領域）の外周から距離を隔ててアノードを取り囲むように形成されることで、アノードの外周側の終端部の電界が緩和されることになる。

40

【0006】

アノードとカソードとの間に順方向に高電圧が印加されたオン状態では、半導体基板におけるn型の領域（ドリフト層）に、多数のキャリアが蓄積される。一方、アノードとカソードとの間に逆方向に高電圧が印加されたオフ時（リバースリカバリー時）では、ドリフト層に蓄積されたキャリアが排出されることによって逆回復電流（リカバリー電流）が流れる。このとき、ダイオードには大電流で高電圧が印加されるため、大きな電力消費を伴って発熱することになる。このことは、高速スイッチングを妨げる原因の一つとなる。

50

【 0 0 0 7 】

なお、ダイオードを備えた電力用の半導体装置を開示した文献として、たとえば、特許文献 1 , 2 , 3 , 4 がある。

【 先行技術文献 】

【 特許文献 】

【 0 0 0 8 】

【 特許文献 1 】 特表 2 0 1 1 - 5 1 4 6 7 4 号公報

【 特許文献 2 】 特開 2 0 0 0 - 1 1 4 5 5 0 号公報

【 特許文献 3 】 特開 2 0 0 3 - 1 0 1 0 3 9 号公報

【 特許文献 4 】 特開平 0 7 - 2 2 1 3 2 6 号公報

10

【 発明の概要 】

【 発明が解決しようとする課題 】

【 0 0 0 9 】

しかしながら、従来の半導体装置では次のような問題があった。ダイオードがオン状態では、キャリアは、アノード直下のドリフト層の領域だけではなく、ガードリング直下のドリフト層の領域にも拡散して蓄積されることになる。

【 0 0 1 0 】

一方、オン状態からオフ状態に変わる際には、ドリフト層に蓄積されたキャリアはアノードまたはカソードから排出されるなどして最終的に消滅する。このとき、アノードの p 型拡散領域には、アノード直下のドリフト層の領域に蓄積されたキャリア（ホール）と、ガードリング直下のドリフト層の領域に蓄積されたキャリア（ホール）との双方のキャリアが流れ込む。特に、アノードの終端部では、ホールが集中的に流れ込むことになる。このため、アノードの終端部では、電界が集中して温度が上昇し、ダイオードが破壊されるおそれがあった。

20

【 0 0 1 1 】

本発明は上記問題点を解決するためになされたものであり、その目的は、アノードの終端部に電流が集中するのが抑制される半導体装置を提供することである。

【 課題を解決するための手段 】

【 0 0 1 2 】

本発明に係る半導体装置は、半導体基板とアノードとガードリングとカソードとを有する。半導体基板は、互いに対向する第 1 主表面および第 2 主表面を有する。アノードは、半導体基板の第 1 主表面側に形成されている。ガードリングは、アノードの外周から距離を隔てられ、アノードを取り囲むように、半導体基板の第 1 主表面側に形成されている。カソードは、半導体基板の第 2 主表面側に形成されている。アノードは、外周側に位置する終端部において、相対的に不純物濃度の高い領域と相対的に不純物濃度の低い領域とを備えている。

30

アノードにおける終端部では、半導体基板の第 1 主表面から第 1 の深さにわたり、相対的に不純物濃度の高い領域として、第 1 不純物濃度を有する第 2 導電型の第 1 不純物領域が形成され、半導体基板の第 1 主表面から第 2 の深さにわたり、相対的に不純物濃度の低い領域として、第 2 不純物濃度を有する第 2 導電型の第 2 不純物領域が形成されている。第 2 の深さは第 1 の深さよりも浅い。第 2 不純物領域は、第 1 不純物領域によって下方と側方とから取り囲まれるように形成されている。

40

【 発明の効果 】

【 0 0 1 3 】

本発明に係る半導体装置によれば、ダイオードにおけるアノードの終端部に電流が集中するのを抑制することができる。

【 図面の簡単な説明 】

【 0 0 1 4 】

【 図 1 】 本発明の実施の形態 1 に係る、ダイオードを備えた電力用の半導体装置の断面図である。

50

【図 2】同実施の形態において、半導体装置のオン動作を説明するためのキャリアの流れを示す断面図である。

【図 3】同実施の形態において、半導体装置のオフ動作を説明するためのキャリアの流れを示す断面図である。

【図 4】比較例に係る、ダイオードを備えた電力用の半導体装置の断面図である。

【図 5】比較例に係る、ダイオードを備えた電力用の半導体装置において、オフ動作を説明するためのキャリアの挙動を示す断面図である。

【図 6】比較例に係る、ダイオードを備えた電力用の半導体装置において、オン状態からオフ状態に変わる際の電流、電圧および温度の経時変化を示すグラフである。

【図 7】同実施の形態において、作用効果を説明するためのキャリアの流れを示す断面図である。

10

【図 8】本発明の実施の形態 2 に係る、ダイオードを備えた電力用の半導体装置の断面図である。

【図 9】同実施の形態において、作用効果を説明するためのオン状態からオフ状態に変わる際のキャリアの流れを示す断面図である。

【図 10】本発明の実施の形態 3 に係る、ダイオードを備えた電力用の半導体装置の断面図である。

【図 11】同実施の形態において、作用効果を説明するためのオン状態からオフ状態に変わる際のキャリアの流れを示す断面図である。

【図 12】本発明の実施の形態 4 に係る、ダイオードを備えた電力用の半導体装置の断面図である。

20

【図 13】同実施の形態において、作用効果を説明するためのオン状態からオフ状態に変わる際のキャリアの流れを示す断面図である。

【図 14】本発明の実施の形態 5 に係る、ダイオードを備えた電力用の半導体装置の断面図である。

【図 15】同実施の形態において、作用効果を説明するためのオン状態からオフ状態に変わる際のキャリアの流れを示す断面図である。

【図 16】本発明の実施の形態 6 に係る、ダイオードを備えた電力用の半導体装置の断面図である。

【図 17】同実施の形態において、作用効果を説明するためのオン状態からオフ状態に変わる際のキャリアの流れを示す断面図である。

30

【図 18】本発明の実施の形態 7 に係る、ダイオードを備えた電力用の半導体装置の断面図である。

【図 19】同実施の形態において、作用効果を説明するためのオン状態からオフ状態に変わる際のキャリアの流れを示す断面図である。

【図 20】本発明の実施の形態 8 に係る、ダイオードを備えた電力用の半導体装置の断面図である。

【図 21】同実施の形態において、作用効果を説明するためのオン状態からオフ状態に変わる際のキャリアの流れを示す断面図である。

【図 22】本発明の実施の形態 9 に係る、ダイオードを備えた電力用の半導体装置の断面図である。

40

【図 23】同実施の形態において、作用効果を説明するためのオン状態からオフ状態に変わる際のキャリアの流れを示す断面図である。

【図 24】本発明の実施の形態 10 に係る、ダイオードを備えた電力用の半導体装置の断面図である。

【図 25】同実施の形態において、作用効果を説明するためのオン状態からオフ状態に変わる際のキャリアの流れを示す断面図である。

【図 26】本発明の実施の形態 11 に係る、ダイオードを備えた電力用の半導体装置の断面図である。

【図 27】同実施の形態において、作用効果を説明するためのオン状態からオフ状態に変わる際のキャリアの流れを示す断面図である。

50

わる際のキャリアの流れを示す断面図である。

【図 2 8】本発明の実施の形態 1 2 に係る、ダイオードを備えた電力用の半導体装置の断面図である。

【図 2 9】同実施の形態において、作用効果を説明するためのオン状態からオフ状態に変わる際のキャリアの流れを示す断面図である。

【発明を実施するための形態】

【0015】

実施の形態 1

本発明の実施の形態 1 に係る、ダイオードを備えた電力用の半導体装置について説明する。図 1 に示すように、半導体装置 1 では、n-型の低濃度の半導体基板 2 の一方の主表面の側に、ダイオードのアノード 3 が形成されている。そのアノード 3 の外周と距離を隔てられて、アノード 3 を取り囲むように、ガードリング 4 が形成されている。アノード 3 は、p+型拡散領域 3 a、p-型領域 1 1 a およびアノード電極 8 を備えている。ガードリング 4 は、p+型領域 4 a を備えている。一方、半導体基板 2 の他方の主表面の側には、カソード 6 が形成されている。カソード 6 は、n+型高濃度領域 6 a を備えている。

【0016】

アノード 3 の構造について詳しく説明する。p-型領域 1 1 a は、アノード 3 の外周側に位置する終端部に形成されている。p-型領域 1 1 a は、相対的に電気抵抗の高い領域として、p+型拡散領域 3 a によって挟まれるように形成されている。p+型拡散領域 3 a および p-型領域 1 1 a は、一方の主表面からそれぞれ同じ深さにわたり形成されている。同じ深さとは、厳密に同じ深さを意図するものではなく、製造上の誤差を含むものである。また、p-型領域 1 1 a の表面は絶縁膜 7 によって覆われている。

【0017】

p-型領域 1 1 a の不純物濃度は、p+型拡散領域 3 a の不純物濃度よりも低く設定されている。p+型拡散領域 3 a の不純物濃度は、たとえば、 $1 \times 10^{16} / \text{cm}^3 \sim 1 \times 10^{18} / \text{cm}^3$ 程度とされる。p-型領域 1 1 a の不純物濃度は、たとえば、 $1 \times 10^{14} / \text{cm}^3 \sim 1 \times 10^{16} / \text{cm}^3$ 程度とされる。なお、n-型の低濃度の半導体基板 2 の不純物濃度は、たとえば、 $1 \times 10^{13} / \text{cm}^3 \sim 1 \times 10^{14} / \text{cm}^3$ 程度とされる。また、n+型高濃度領域 6 a の不純物濃度は、たとえば、 $1 \times 10^{18} / \text{cm}^3 \sim 1 \times 10^{20} / \text{cm}^3$ 程度とされる。

【0018】

次に、上述した半導体装置の動作について説明する。インバータ回路におけるダイオードでは、IGBT のスイッチング動作に応じてオン状態とオフ状態とが交互に繰り返される。IGBT がオンの状態ではダイオードはオフ状態にあり、IGBT がオフの状態ではダイオードはオン状態にある。

【0019】

ダイオードのアノード 3 とカソード 6 との間に順方向に高電圧が印加されたオン状態では、図 2 に示すように、半導体基板 2 の n-型の領域（ドリフト層）に、多数のキャリアが蓄積される。すなわち、p+型拡散領域 3 a から半導体基板 2 のドリフト層に向かってホールが注入されるとともに、n+型高濃度領域 6 a から半導体基板 2 のドリフト層に向

【0020】

次に、ダイオードのアノード 3 とカソード 6 との間に逆方向に高電圧が印加されると、ダイオードはオン状態からオフ状態に変わる。図 3 に示すように、オン状態からオフ状態に変わる際には、オン状態においてドリフト層に蓄積されたキャリアのうち、電子はカソード 6 から排出され、ホールはアノード 3 から排出される。また、一部の電子とホールは再結合して消滅し、注入されたキャリアが最終的に消滅してオフ状態になる。

【0021】

上述した半導体装置 1 のアノード 3 における終端部では、相対的に不純物濃度の低い p-型領域 1 1 a が形成されている。これにより、アノード 3 の終端部における電界集中を

10

20

30

40

50

緩和させることができる。このことについて、比較例に係る半導体装置を交えて説明する。

【0022】

比較例に係る半導体装置では、アノードとして、p+型拡散領域3aの不純物濃度とは異なる不純物濃度を有するp-型領域11aが形成されていない点を除いて、上述した半導体装置と同様の構造を有している。

【0023】

図4に示すように、半導体装置101では、半導体基板102の一方の主表面の側に、ダイオードのアノード103が形成されている。そのアノード103の外周と距離を隔てられて、アノード103を取り囲むように、ガードリング104が形成されている。アノード103は、p+型拡散領域103aを備えている。ガードリング104は、p+型領域104aを備えている。一方、半導体基板102の他方の主表面の側には、カソード106が形成されている。カソード106は、n+型高濃度領域106aを備えている。

10

【0024】

次に、比較例に係る半導体装置の動作について説明する。まず、ダイオードのアノード103とカソード106との間に順方向に高電圧が印加されたオン状態では、p+型拡散領域103aから半導体基板102のn型の領域（ドリフト層）に向かってホールが注入されるとともに、n+型高濃度領域106aから半導体基板102のドリフト層に向かって電子が注入される。

【0025】

次に、ダイオードのアノード103とカソード106との間に逆方向に高電圧が印加されて、ダイオードはオン状態からオフ状態に変わる。この際に、オン状態においてドリフト層に蓄積されたキャリアのうち、電子はカソード106から排出され、ホールはアノード103から排出されるなどして、注入されたキャリアが最終的に消滅する。

20

【0026】

このとき、アノード103のp+型拡散領域103aには、アノード103直下のドリフト層に蓄積されたキャリア（ホール）と、ガードリング104直下のドリフト層に蓄積されたキャリア（ホール）との双方のキャリアが流れ込む（逆回復電流）。そのため、特に、ガードリング104のp+型領域104a直近の、p+型拡散領域103aの終端部（点線枠115）では、電流が集中することになる。

【0027】

30

ここで、ダイオードがオン状態からオフ状態に変わる際における、ダイオードに流れる電流、電圧およびダイオードの温度のそれぞれの時間変化を図6に示す。図6に示すように、ダイオードには、オン状態からオフ状態に変わる際に逆回復電流（リカバリー電流）が流れる（実線のグラフ参照）。このとき、p+型拡散領域103aの終端部（点線枠115）に集中的にキャリア（ホール）が流れ込むことになる。このため、アノードの終端部では電界が集中し、ダイオードの温度が上昇してしまう（一点鎖線のグラフ参照）。その結果、ダイオードが破壊されるおそれがある。

【0028】

比較例に係る半導体装置に対して上述した半導体装置では、アノード3の終端部において、p+型拡散領域3aとp-型領域11aとが形成されている。p-型領域11aの不純物濃度は、p+型拡散領域3aの不純物濃度よりも低く、p-型領域11aは、p+型拡散領域3aよりも電気抵抗の高い領域として、p+型拡散領域3aによって挟まれるように形成されている。また、p-型領域11aは、一方の主表面からp+型拡散領域3aと同じ深さにわたり形成されている。

40

【0029】

これにより、図7に示すように、ダイオードがオン状態からオフ状態に変わる際には、アノード3において電流が集中的に流れ込む箇所（点線枠15a、15b）が、少なくとも2箇所に分散される。電流が集中的に流れ込む箇所が分散されることで、電界の集中も緩和される。その結果、ダイオードの温度上昇が抑制されて、ダイオードが破壊されるのを防止することができる。

50

【0030】

実施の形態2

本発明の実施の形態2に係る、ダイオードを備えた電力用の半導体装置について説明する。

【0031】

図8に示すように、アノード3は、p+型拡散領域3aとp++型領域12aとを備えている。p++型領域12aは、相対的に電気抵抗の低い領域として、アノード3の終端部に形成されている。p++型領域12aは、ガードリング4が配置されている側と、ガードリング4が配置されている側とは反対側とから、p+型拡散領域3aによって挟まれるように配置されている。

10

【0032】

p+型拡散領域3aおよびp++型領域12aは、一方の主表面からそれぞれ同じ深さにわたり形成されている。同じ深さとは、厳密に同じ深さを意図するものではなく、製造上の誤差を含むものである。p++型領域12aの不純物濃度は、p+型拡散領域3aの不純物濃度よりも高く設定されている。p++型領域12aの不純物濃度は、たとえば、 $1 \times 10^{18} / \text{cm}^3 \sim 1 \times 10^{20} / \text{cm}^3$ 程度とされる。なお、これ以外の構成については、図1に示す半導体装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。

【0033】

次に、上述した半導体装置の動作について簡単に説明する。まず、ダイオードがオン状態では、p+型拡散領域3aから半導体基板2のn-型の領域（ドリフト層）に向かってホールが注入されるとともに、n+型高濃度領域6aから半導体基板2のドリフト層に向かって電子が注入される。一方、オン状態からオフ状態に変わる際には、オン状態においてドリフト層に蓄積されたキャリアのうち、電子はカソード6から排出され、ホールはアノード3から排出されて、オフ状態になる。

20

【0034】

上述した半導体装置におけるアノード3の終端部では、p+型拡散領域3aとp++型領域12aとが形成されている。p++型領域12aの不純物濃度は、p+型拡散領域3aの不純物濃度よりも高く、p++型領域12aは、p+型拡散領域3aよりも電気抵抗の低い領域として、p+型拡散領域3aによって挟まれるように形成されている。また、p++型領域12aとp+型拡散領域3aは、一方の主表面からそれぞれ同じ深さにわたり形成されている。すなわち、ダイオードのアノード3の終端部では、電気抵抗の相対的に低い領域（p++型領域12a）と、高い領域（p+型拡散領域3a）とが配置されていることになる。

30

【0035】

これにより、図9に示すように、ダイオードがオン状態からオフ状態に変わる際には、アノード3において電流が集中的に流れ込む箇所（点線枠15a、15b）が、少なくとも2箇所に分散される。電流が集中的に流れ込む箇所が分散されることで、電界の集中も緩和される。その結果、ダイオードの温度上昇が抑制されて、ダイオードが破壊されるのを防止することができる。

40

【0036】

実施の形態3

本発明の実施の形態3に係る、ダイオードを備えた電力用の半導体装置について説明する。

【0037】

図10に示すように、アノード3は、p+型拡散領域3aとp-型領域11bとを備えている。p-型領域11bは、相対的に電気抵抗の高い領域として、アノード3における終端部に形成されている。p-型領域11bは、p+型拡散領域3aによって側方と下方とから取り囲まれるように、一方の主表面からp+型拡散領域3aよりも浅い領域にわたって形成されている。なお、これ以外の構成については、図1に示す半導体装置と同様なので

50

、同一部材には同一符号を付しその説明を繰り返さないこととする。

【0038】

次に、上述した半導体装置の動作について簡単に説明する。まず、ダイオードがオン状態では、p+型拡散領域3aから半導体基板2のn型の領域（ドリフト層）に向かってホールが注入されるとともに、n+型高濃度領域6aから半導体基板2のドリフト層に向かって電子が注入される。一方、オン状態からオフ状態に変わる際には、オン状態においてドリフト層に蓄積されたキャリアのうち、電子はカソード6から排出され、ホールはアノード3から排出されて、オフ状態になる。

【0039】

上述した半導体装置におけるアノード3の終端部では、p+型拡散領域3aとp-型領域11bとが形成されている。p-型領域11bの不純物濃度は、p+型拡散領域3aの不純物濃度よりも低く、p-型領域11bは、p+型拡散領域3aよりも電気抵抗の高い領域として、p+型拡散領域3aによって下方と側方とから取り囲まれるように、一方の主表面からp+型拡散領域3aよりも浅い領域にわたって形成されている。すなわち、ダイオードのアノード3の終端部では、電気抵抗の相対的に低い領域（p+型拡散領域3a）と、高い領域（p-型領域11b）とが配置されていることになる。

【0040】

これにより、図11に示すように、ダイオードがオン状態からオフ状態に変わる際には、アノード3において電流が集中的に流れ込む箇所（点線枠15a、15b）が少なくとも2箇所に分散される。電流が集中的に流れ込む箇所が分散されることで、電界の集中も緩和される。その結果、ダイオードの温度上昇が抑制されて、ダイオードが破壊されるのを防止することができる。

【0041】

実施の形態4

本発明の実施の形態4に係る、ダイオードを備えた電力用の半導体装置について説明する。

【0042】

図12に示すように、アノード3は、p+型拡散領域3aとp++型領域12bとを備えている。p++型領域12bは、相対的に電気抵抗の低い領域として、アノード3の終端部に形成されている。p++型領域12bは、p+型拡散領域3aによって側方と下方とから取り囲まれるように、一方の主表面からp+型拡散領域3aよりも浅い領域にわたって形成されている。なお、これ以外の構成については、図1に示す半導体装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。

【0043】

次に、上述した半導体装置の動作について簡単に説明する。まず、ダイオードがオン状態では、p+型拡散領域3aから半導体基板2のn型の領域（ドリフト層）に向かってホールが注入されるとともに、n+型高濃度領域6aから半導体基板2のドリフト層に向かって電子が注入される。一方、オン状態からオフ状態に変わる際には、オン状態においてドリフト層に蓄積されたキャリアのうち、電子はカソード6から排出され、ホールはアノード3から排出されて、オフ状態になる。

【0044】

上述した半導体装置におけるアノード3の終端部では、p+型拡散領域3aとp++型領域12bとが形成されている。p++型領域12bの不純物濃度は、p+型拡散領域3aの不純物濃度よりも高く、p++型領域12bは、p+型拡散領域3aよりも電気抵抗の低い領域として、p+型拡散領域3aによって下方と側方とから取り囲まれるように、一方の主表面からp+型拡散領域3aよりも浅い領域にわたって形成されている。すなわち、ダイオードのアノード3の終端部では、電気抵抗の相対的に低い領域（p++型領域12b）と、高い領域（p+型拡散領域3a）とが配置されていることになる。

【0045】

これにより、図13に示すように、ダイオードがオン状態からオフ状態に変わる際には

10

20

30

40

50

、アノード 3 において電流が集中的に流れ込む箇所（点線枠 15 a、15 b）が、少なくとも 2 箇所に分散される。電流が集中的に流れ込む箇所が分散されることで、電界の集中も緩和される。その結果、ダイオードの温度上昇が抑制されて、ダイオードが破壊されるのを防止することができる。

【0046】

実施の形態 5

本発明の実施の形態 5 に係る、ダイオードを備えた電力用の半導体装置について説明する。

【0047】

図 14 に示すように、アノード 3 は、p+型拡散領域 3 a と p-型領域 11 c とを備えている。p-型領域 11 c は、相対的に電気抵抗の高い領域として、アノード 3 の終端部に形成されている。p-型領域 11 c は、ガードリング 4 が配置されている側と、ガードリング 4 が配置されている側とは反対側とから、p+型拡散領域 3 a によって挟まれるように配置されている。

【0048】

また、p-型領域 11 c は、p+型拡散領域 3 a よりも下方へ突出するように、一方の主表面から p+型拡散領域 3 a よりも深い領域にわたって形成されている。なお、これ以外の構成については、図 1 に示す半導体装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。

【0049】

次に、上述した半導体装置の動作について簡単に説明する。まず、ダイオードがオン状態では、p+型拡散領域 3 a から半導体基板 2 の n 型の領域（ドリフト層）に向かってホールが注入されるとともに、n+型高濃度領域 6 a から半導体基板 2 のドリフト層に向かって電子が注入される。一方、オン状態からオフ状態に変わる際には、オン状態においてドリフト層に蓄積されたキャリアのうち、電子はカソード 6 から排出され、ホールはアノード 3 から排出されて、オフ状態になる。

【0050】

上述した半導体装置におけるアノード 3 の終端部では、p+型拡散領域 3 a と p-型領域 11 c とが形成されている。p-型領域 11 c の不純物濃度は、p+型拡散領域 3 a の不純物濃度よりも低く、p-型領域 11 c は、p+型拡散領域 3 a よりも電気抵抗の高い領域として、p+型拡散領域 3 a よりも下方に突出するように形成されている。すなわち、ダイオードのアノード 3 の終端部では、電気抵抗の相対的に低い領域（p+型拡散領域 3 a）と、高い領域（p-型領域 11 c）とが配置されていることになる。

【0051】

これにより、図 15 に示すように、ダイオードがオン状態からオフ状態に変わる際には、アノード 3 において電流が集中的に流れ込む箇所（点線枠 15 a、15 b）が、少なくとも 2 箇所に分散される。電流が集中的に流れ込む箇所が分散されることで、電界の集中も緩和される。その結果、ダイオードの温度上昇が抑制されて、ダイオードが破壊されるのを防止することができる。

【0052】

また、上述したアノード 3 における終端部では、p-型領域 11 c が形成されているところ、p-型領域 11 c は、ダイオードの順電圧（VF）に影響を与える。順電圧とは、順方向電流を流したときのダイオードのアノードとカソード間の電圧降下をいい、p-型領域 11 c の不純物濃度を低くすると、順電圧は上がる傾向にある。

【0053】

上述した半導体装置では、p-型領域 11 c の不純物濃度を過度に下げなくても、p-型領域 11 c が、一方の主表面から p+型拡散領域 3 a よりも深い領域にわたって形成されていることで、オフ時の電流の分散を図りながら、順電圧が高くなるのを抑制することができる。

【0054】

実施の形態 6

本発明の実施の形態 6 に係る、ダイオードを備えた電力用の半導体装置について説明する。

【0055】

図 16 に示すように、アノード 3 は、p+型拡散領域 3 a と p++型領域 1 2 c とを備えている。p++型領域 1 2 c は、相対的に電気抵抗の低い領域として、アノード 3 の終端部に形成されている。p++型領域 1 2 c は、p+型拡散領域 3 a よりも下方へ突出するように、一方の主表面から p+型拡散領域 3 a よりも深い領域にわたって形成されている。なお、これ以外の構成については、図 1 に示す半導体装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。

10

【0056】

次に、上述した半導体装置の動作について簡単に説明する。まず、ダイオードがオン状態では、p+型拡散領域 3 a から半導体基板 2 の n 型の領域（ドリフト層）に向かってホールが注入されるとともに、n+型高濃度領域 6 a から半導体基板 2 のドリフト層に向かって電子が注入される。一方、オン状態からオフ状態に変わる際には、オン状態においてドリフト層に蓄積されたキャリアのうち、電子はカソード 6 から排出され、ホールはアノード 3 から排出されて、オフ状態になる。

【0057】

上述した半導体装置におけるアノード 3 の終端部では、p+型拡散領域 3 a と p++型領域 1 2 c とが形成されている。p++型領域 1 2 c の不純物濃度は、p+型拡散領域 3 a の不純物濃度よりも高く、p++型領域 1 2 c は、p+型拡散領域 3 a よりも電気抵抗の低い領域として、p+型拡散領域 3 a よりも下方に突出するように、一方の主表面から p+型拡散領域 3 a よりも深い領域にわたって形成されている。すなわち、ダイオードのアノード 3 の終端部では、電気抵抗の相対的に低い領域（p++型領域 1 2 c）と、高い領域（p+型拡散領域 3 a）とが配置されていることになる。

20

【0058】

これにより、図 17 に示すように、ダイオードがオン状態からオフ状態に変わる際には、アノード 3 において電流が集中的に流れ込む箇所（点線枠 1 5 a、1 5 b）が、少なくとも 2 箇所に分散される。電流が集中的に流れ込む箇所が分散されることで、電界の集中も緩和される。その結果、ダイオードの温度上昇が抑制されて、ダイオードが破壊されるのを防止することができる。

30

【0059】

また、上述したアノードにおける終端部では、p++型領域 1 2 c が形成されているところ、p++型領域 1 2 c は、逆回復電流に起因する逆回復損失（リカバリーロス）に影響を与える。p++型領域 1 2 c の不純物濃度を高くすると、リカバリーロスは増える傾向にある。

【0060】

上述した半導体装置では、p++型領域 1 2 c の不純物濃度を過度に上げなくても、p++型領域 1 2 c は、一方の主表面から p+型拡散領域 3 a よりも深い領域にわたって形成されていることで、オフ時の電流の分散を図りながら、リカバリーロスが増加するのを抑制することができる。

40

【0061】

実施の形態 7

本発明の実施の形態 7 に係る、ダイオードを備えた電力用の半導体装置について説明する。

【0062】

図 18 に示すように、アノード 3 は、p+型拡散領域 3 a と p-型領域 1 1 d とを備えている。p-型領域 1 1 d は、相対的に電気抵抗の高い領域として、アノード 3 の終端部に複数形成されている。複数の p-型領域 1 1 d のそれぞれは、ガードリング 4 が配置されている側と、ガードリング 4 が配置されている側とは反対側とから、p+型拡散領域 3 a

50

によって挟まれるように配置されている。なお、これ以外の構成については、図 1 に示す半導体装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。

【0063】

次に、上述した半導体装置の動作について簡単に説明する。まず、ダイオードがオン状態では、p+型拡散領域 3 a から半導体基板 2 の n 型の領域（ドリフト層）に向かってホールが注入されるとともに、n+型高濃度領域 6 a から半導体基板 2 のドリフト層に向かって電子が注入される。一方、オン状態からオフ状態に変わる際には、オン状態においてドリフト層に蓄積されたキャリアのうち、電子はカソード 6 から排出され、ホールはアノード 3 から排出されて、オフ状態になる。

10

【0064】

上述した半導体装置におけるアノード 3 の終端部では、p+型拡散領域 3 a と複数の p-型領域 1 1 d が形成されている。p-型領域 1 1 d の不純物濃度は、p+型拡散領域 3 a の不純物濃度よりも低く、複数の p-型領域 1 1 d のそれぞれは、p+型拡散領域 3 a よりも電気抵抗の高い領域として、p+型拡散領域 3 a によって挟まれるように形成されている。すなわち、ダイオードのアノード 3 の終端部では、電気抵抗の相対的に低い領域（p+型拡散領域 3 a）と、高い複数の領域（p-型領域 1 1 d）とが配置されていることになる。

【0065】

これにより、図 19 に示すように、ダイオードがオン状態からオフ状態に変わる際には、アノード 3 において電流が集中的に流れ込む箇所（点線枠 1 5 a、1 5 b、1 5 c）が、少なくとも 3 箇所に分散される。電流が集中的に流れ込む箇所がさらに分散されることで、電界の集中もさらに緩和される。その結果、ダイオードの温度上昇が抑制されて、ダイオードが破壊されるのを防止することができる。

20

【0066】

実施の形態 8

本発明の実施の形態 8 に係る、ダイオードを備えた電力用の半導体装置について説明する。

【0067】

図 20 に示すように、アノード 3 は、p+型拡散領域 3 a と p++型領域 1 2 d とを備えている。p++型領域 1 2 d は、相対的に電気抵抗の低い領域として、アノード 3 の終端部に複数形成されている。複数の p++型領域 1 2 d のそれぞれは、ガードリング 4 が配置されている側と、ガードリング 4 が配置されている側とは反対側とから、p+型拡散領域 3 a によって挟まれるように配置されている。なお、これ以外の構成については、図 1 に示す半導体装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。

30

【0068】

次に、上述した半導体装置の動作について簡単に説明する。まず、ダイオードがオン状態では、p+型拡散領域 3 a から半導体基板 2 の n 型の領域（ドリフト層）に向かってホールが注入されるとともに、n+型高濃度領域 6 a から半導体基板 2 のドリフト層に向かって電子が注入される。一方、オン状態からオフ状態に変わる際には、オン状態においてドリフト層に蓄積されたキャリアのうち、電子はカソード 6 から排出され、ホールはアノード 3 から排出されて、オフ状態になる。

40

【0069】

上述した半導体装置におけるアノードの終端部では、p+型拡散領域 3 a と複数の p++型領域 1 2 d が形成されている。p++型領域 1 2 d の不純物濃度は、p+型拡散領域 3 a の不純物濃度よりも高く、複数の p++型領域 1 2 d のそれぞれは、p+型拡散領域 3 a よりも電気抵抗の低い領域として、p+型拡散領域 3 a によって挟まれるように形成されている。すなわち、ダイオードのアノード 3 の終端部では、電気抵抗の相対的に高い領域（p+型拡散領域 3 a）と、低い複数の領域（p++型領域 1 2 d）とが配置されていること

50

になる。

【0070】

これにより、図21に示すように、ダイオードがオン状態からオフ状態に変わる際には、アノード3において電流が集中的に流れ込む箇所（点線枠15a、15b、15c）が、少なくとも3箇所に分散される。電流が集中的に流れ込む箇所がさらに分散されることで、電界の集中もさらに緩和される。その結果、ダイオードの温度上昇が抑制されて、ダイオードが破壊されるのを防止することができる。

【0071】

実施の形態9

本発明の実施の形態9に係る、ダイオードを備えた電力用の半導体装置について説明する。

10

【0072】

図22に示すように、アノード3は、p+型拡散領域3aとp-型領域11eとを備えている。p-型領域11eは、相対的に電気抵抗の高い領域として、アノード3における終端部に複数形成されている。複数のp-型領域11eのそれぞれは、p+型拡散領域3aによって側方と下方とから取り囲まれるように、一方の主表面からp+型拡散領域3aよりも浅い領域にわたって形成されている。なお、これ以外の構成については、図1に示す半導体装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。

【0073】

20

次に、上述した半導体装置の動作について簡単に説明する。まず、ダイオードがオン状態では、p+型拡散領域3aから半導体基板2のn型の領域（ドリフト層）に向かってホールが注入されるとともに、n+型高濃度領域6aから半導体基板2のドリフト層に向かって電子が注入される。一方、オン状態からオフ状態に変わる際には、オン状態においてドリフト層に蓄積されたキャリアのうち、電子はカソード6から排出され、ホールはアノード3から排出されて、オフ状態になる。

【0074】

上述した半導体装置におけるアノード3の終端部では、p+型拡散領域3aと複数のp-型領域11eが形成されている。p-型領域11eの不純物濃度は、p+型拡散領域3aの不純物濃度よりも低く、複数のp-型領域11eのそれぞれは、p+型拡散領域3aよりも電気抵抗の高い領域として、p+型拡散領域3aによって下方と側方とから取り囲まれるように形成されている。すなわち、ダイオードのアノード3の終端部では、電気抵抗の相対的に低い領域（p+型拡散領域3a）と、高い複数の領域（p-型領域11e）とが配置されていることになる。

30

【0075】

これにより、図23に示すように、ダイオードがオン状態からオフ状態に変わる際には、アノード3において電流が集中的に流れ込む箇所（点線枠15a、15b、15c）が、少なくとも3箇所に分散される。電流が集中的に流れ込む箇所がさらに分散されることで、電界の集中もさらに緩和される。その結果、ダイオードの温度上昇が抑制されて、ダイオードが破壊されるのを防止することができる。

40

【0076】

実施の形態10

本発明の実施の形態10に係る、ダイオードを備えた電力用の半導体装置について説明する。

【0077】

図24に示すように、アノード3は、p+型拡散領域3aとp++型領域12eとを備えている。p++型領域12eは、相対的に電気抵抗の低い領域として、アノード3における終端部に複数形成されている。複数のp++型領域12eのそれぞれは、p+型拡散領域3aによって側方と下方とから取り囲まれるように、一方の主表面からp+型拡散領域3aよりも浅い領域にわたって形成されている。なお、これ以外の構成については、図1に示

50

す半導体装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。

【0078】

次に、上述した半導体装置の動作について簡単に説明する。まず、ダイオードがオン状態では、p+型拡散領域3aから半導体基板2のn型の領域（ドリフト層）に向かってホールが注入されるとともに、n+型高濃度領域6aから半導体基板2のドリフト層に向かって電子が注入される。一方、オン状態からオフ状態に変わる際には、オン状態においてドリフト層に蓄積されたキャリアのうち、電子はカソード6から排出され、ホールはアノード3から排出されて、オフ状態になる。

【0079】

上述した半導体装置におけるアノード3の終端部では、p+型拡散領域3aと複数のp++型領域12eが形成されている。p++型領域12eの不純物濃度は、p+型拡散領域3aの不純物濃度よりも高く、複数のp++型領域12eのそれぞれは、p+型拡散領域3aよりも電気抵抗の低い領域として、p+型拡散領域3aによって下方と側方とから取り囲まれるように形成されている。すなわち、ダイオードのアノード3の終端部では、相対的に抵抗の低い複数の領域（p++型領域12e）と、高い領域（p+型拡散領域3a）とが配置されていることになる。

【0080】

これにより、図25に示すように、ダイオードがオン状態からオフ状態に変わる際には、アノード3において電流が集中的に流れ込む箇所（点線枠15a、15b、15c）が、少なくとも3箇所に分散される。電流が集中的に流れ込む箇所がさらに分散されることで、電界の集中もさらに緩和される。その結果、ダイオードの温度上昇が抑制されて、ダイオードが破壊されるのを防止することができる。

【0081】

実施の形態11

本発明の実施の形態11に係る、ダイオードを備えた電力用の半導体装置について説明する。

【0082】

図26に示すように、アノード3は、p+型拡散領域3aとp-型領域11fとを備えている。p-型領域11fは、相対的に電気抵抗の高い領域として、アノード3の終端部に複数形成されている。複数のp-型領域11fのそれぞれは、p+型拡散領域3aよりも下方へ突出するように、一方の主表面からp+型拡散領域3aよりも深い領域にわたって形成されている。なお、これ以外の構成については、図1に示す半導体装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。

【0083】

次に、上述した半導体装置の動作について簡単に説明する。まず、ダイオードがオン状態では、p+型拡散領域3aから半導体基板2のn型の領域（ドリフト層）に向かってホールが注入されるとともに、n+型高濃度領域6aから半導体基板2のドリフト層に向かって電子が注入される。一方、オン状態からオフ状態に変わる際には、オン状態においてドリフト層に蓄積されたキャリアのうち、電子はカソード6から排出され、ホールはアノード3から排出されて、オフ状態になる。

【0084】

上述した半導体装置におけるアノード3の終端部では、p+型拡散領域3aと複数のp-型領域11fが形成されている。p-型領域11fの不純物濃度は、p+型拡散領域3aの不純物濃度よりも低く、複数のp-型領域11fのそれぞれは、p+型拡散領域3aよりも電気抵抗の高い領域として、p+型拡散領域3aよりも下方に突出するように形成されている。すなわち、ダイオードのアノード3の終端部では、電気抵抗の相対的に抵抗の低い領域（p+型拡散領域3a）と、高い複数の領域（p-型領域11f）とが配置されていることになる。

【0085】

10

20

30

40

50

これにより、図 27 に示すように、ダイオードがオン状態からオフ状態に変わる際には、アノード 3 において電流が集中的に流れ込む箇所（点線枠 15a、15b、15c）が少なくとも 3 箇所に分散される。電流が集中的に流れ込む箇所がさらに分散されることで、電界の集中もさらに緩和される。その結果、ダイオードの温度上昇が抑制されて、ダイオードが破壊されるのを防止することができる。

【0086】

実施の形態 12

本発明の実施の形態 12 に係る、ダイオードを備えた電力用の半導体装置について説明する。

【0087】

図 28 に示すように、アノード 3 は、p+型拡散領域 3a と p++型領域 12f とを備えている。p++型領域 12f は、相対的に電気抵抗の低い領域として、アノード 3 の終端部に複数形成されている。複数の p++型領域 12f のそれぞれは、p+型拡散領域 3a よりも下方へ突出するように、一方の主表面から p+型拡散領域 3a よりも深い領域にわたって形成されている。なお、これ以外の構成については、図 1 に示す半導体装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。

【0088】

次に、上述した半導体装置の動作について簡単に説明する。まず、ダイオードがオン状態では、p+型拡散領域 3a から半導体基板 2 の n 型の領域（ドリフト層）に向かってホールが注入されるとともに、n+型高濃度領域 6a から半導体基板 2 のドリフト層に向かって電子が注入される。一方、オン状態からオフ状態に変わる際には、オン状態においてドリフト層に蓄積されたキャリアのうち、電子はカソード 6 から排出され、ホールはアノード 3 から排出されて、オフ状態になる。

【0089】

上述した半導体装置におけるアノード 3 の終端部では、p+型拡散領域 3a と複数の p++型領域 12f が形成されている。p++型領域 12f の不純物濃度は、p+型拡散領域 3a の不純物濃度よりも高く、複数の p++型領域 12f のそれぞれは、p+型拡散領域 3a よりも下方に突出するように形成されている。すなわち、ダイオードのアノード 3 の終端部では、電気抵抗の相対的に低い複数の領域（p++型領域 12f）と、高い領域（p+型拡散領域 3a）とが配置されていることになる。

【0090】

これにより、図 29 に示すように、ダイオードがオン状態からオフ状態に変わる際には、アノード 3 において電流が集中的に流れ込む箇所（点線枠 15a、15b、15c）が少なくとも 3 箇所に分散される。電流が集中的に流れ込む箇所がさらに分散されることで、電界の集中もさらに緩和される。その結果、ダイオードの温度上昇が抑制されて、ダイオードが破壊されるのを防止することができる。

【0091】

なお、上述した各実施の形態では、アノード 3 における終端部において、p-型領域 11a ~ 11f または p++型領域 12a ~ 12f が半導体基板の主表面から所定の深さにわたり形成された場合について説明したが、ダイオードをオン状態からオフ状態に変わる際に、電流が集中的に流れ込む箇所を分散させることができれば、上述した各配置に限られない。

【0092】

今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。

【産業上の利用可能性】

【0093】

本発明は、ダイオードを備えた電力用の半導体装置に有効に利用される。

【符号の説明】

1 半導体装置、2 半導体基板、3 アノード、3 a p+型拡散領域、4 ガードリング、4 a p+型領域、6 カソード、6 a n型高濃度領域、7 絶縁膜、8 アノード電極、11 a、11 b、11 c、11 d、11 e、11 f p-型領域、12 a、12 b、12 c、12 d、12 e、12 f p++型領域、15 a、15 b、15 c 点線枠。

图 1




图2






图 3




☒ 4




【図5】

図5




【図6】

図6




【図7】

図7




【図8】

図8




【図9】

図9




【図11】

図11




【図10】

図10




【図12】


図12




【圖 23】



【 図 2 4 】



【圖 27】



【圖 28】





图29



フロントページの続き

審査官 棚田 一也

(56)参考文献 特開 2 0 0 0 - 1 1 4 5 5 0 (J P , A)
特表 2 0 1 1 - 5 1 4 6 7 4 (J P , A)

(58)調査した分野(Int.Cl. , D B 名)
H 0 1 L 2 9 / 8 6 - 9 6
H 0 1 L 2 9 / 0 6