

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4871590号
(P4871590)

(45) 発行日 平成24年2月8日(2012.2.8)

(24) 登録日 平成23年11月25日(2011.11.25)

(51) Int. Cl.		F I			
H03F	3/34	(2006.01)	H03F	3/34	C
H03F	3/45	(2006.01)	H03F	3/45	A
H03F	3/68	(2006.01)	H03F	3/68	Z
H03H	11/12	(2006.01)	H03H	11/12	B

請求項の数 3 (全 15 頁)

(21) 出願番号	特願2005-378685 (P2005-378685)	(73) 特許権者	000005821
(22) 出願日	平成17年12月28日 (2005.12.28)		パナソニック株式会社
(65) 公開番号	特開2007-181032 (P2007-181032A)		大阪府門真市大字門真1006番地
(43) 公開日	平成19年7月12日 (2007.7.12)	(74) 代理人	100077931
審査請求日	平成20年7月14日 (2008.7.14)		弁理士 前田 弘
		(74) 代理人	100110939
			弁理士 竹内 宏
		(74) 代理人	100110940
			弁理士 嶋田 高久
		(74) 代理人	100113262
			弁理士 竹内 祐二
		(74) 代理人	100115059
			弁理士 今江 克実
		(74) 代理人	100115691
			弁理士 藤田 篤史

最終頁に続く

(54) 【発明の名称】 トランスコンダクタを用いた積分器及びフィルタ回路

(57) 【特許請求の範囲】

【請求項1】

差動電圧信号を受け、差動電流信号を出力するトランスコンダクタと、第1および第2の容量とを備えた積分器であって、

前記トランスコンダクタは、前記差動電圧信号を受け、シングルエンドの電流信号を出力する第1及び第2のトランスコンダクタを備えており、

前記第1及び第2のトランスコンダクタの一方の反転入力端と他方の非反転入力端とは互いに接続されており、

前記第1及び第2のトランスコンダクタのそれぞれは、前記差動電圧信号の正側及び負側のそれぞれが入力される第1及び第2の電圧電流変換回路と、入力側及び出力側に前記第1及び第2の電圧電流変換回路のそれぞれが接続されたカレントミラー回路とを有し、前記第2の電圧電流変換回路と前記カレントミラー回路との接続点から前記シングルエンドの電流信号を出力するものであり、

前記トランスコンダクタは、前記第1及び第2のトランスコンダクタのそれぞれから出力された電流信号を前記差動電流信号として出力するものであり、

前記第1の容量が、前記第1のトランスコンダクタにおけるカレントミラー回路の入出力端間に接続され、

前記第2の容量が、前記第2のトランスコンダクタにおけるカレントミラー回路の入出力端間に接続されている

ことを特徴とする積分器。

【請求項 2】

差動電圧信号を受け、差動電流信号を出力するトランスコンダクタと、第 1、第 2、第 3、第 4 および第 5 の容量とを備えた積分器であって、

前記トランスコンダクタは、前記差動電圧信号を受け、シングルエンドの電流信号を出力する第 1 及び第 2 のトランスコンダクタを備えており、

前記第 1 及び第 2 のトランスコンダクタの一方の反転入力端と他方の非反転入力端とは互いに接続されており、

前記第 1 及び第 2 のトランスコンダクタのそれぞれは、前記差動電圧信号の正側及び負側のそれぞれが入力される第 1 及び第 2 の電圧電流変換回路と、入力側及び出力側に前記第 1 及び第 2 の電圧電流変換回路のそれぞれが接続されたカレントミラー回路とを有し、前記第 2 の電圧電流変換回路と前記カレントミラー回路との接続点から前記シングルエンドの電流信号を出力するものであり、

前記トランスコンダクタは、前記第 1 及び第 2 のトランスコンダクタのそれぞれにおけるカレントミラー回路の入力側及び出力側のいずれか一方に接続された第 1 及び第 2 の可変電流源と、当該トランスコンダクタの差動出力の動作点電圧と基準電圧との差に基づいて、前記第 1 及び第 2 の可変電流源を制御する同相帰還回路とを備え、前記第 1 及び第 2 のトランスコンダクタのそれぞれから出力された電流信号を前記差動電流信号として出力するものであり、

前記第 1 の容量が、前記トランスコンダクタの差動出力端間に接続され、

前記第 2 の容量が、前記第 1 のトランスコンダクタの出力端と前記同相帰還回路の出力端との間に接続され、

前記第 3 の容量が、前記第 2 のトランスコンダクタの出力端と前記同相帰還回路の出力端との間に接続され、

前記第 4 の容量が、前記第 1 のトランスコンダクタにおけるカレントミラー回路の入出力端間に接続され、

前記第 5 の容量が、前記第 2 のトランスコンダクタにおけるカレントミラー回路の入出力端間に接続されている

ことを特徴とする積分器。

【請求項 3】

請求項 1 および 2 のいずれか一つに記載の積分器を備えたことを特徴とするフィルタ回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、トランスコンダクタに関し、特に、入出力がいずれも差動信号である完全差動型のトランスコンダクタ、及びそのようなトランスコンダクタを備えた積分器及びフィルタ回路に関する。

【背景技術】

【0002】

Low - IF の無線アーキテクチャに用いられる複素フィルタは、ダウンコンバージョンの過程で所望波と同じ帯域に折り返されるイメージ信号を効率的に除去する役割を担っている。複素フィルタを用いることにより高い Q 値を持つイメージ除去フィルタが不要となるため、無線システムの 1 チップ化、低コスト化を進める上で複素フィルタは重要なパーツの一つとして認識されている。

【0003】

ところで、携帯性向上等の観点から近年の無線システムには低電力化が強く求められている。したがって、複素フィルタの低電力化も重要な課題の一つである。当初、複素フィルタとしてオペアンプを用いた構成のものが提案された（例えば、特許文献 1 参照）。その後、より低電力化が図れる Gm - C 構成の複素フィルタ（以下、Gm - C フィルタともいう。）が提案されている（例えば、特許文献 2 参照）。

10

20

30

40

50

【特許文献1】特許第2988583号

【特許文献2】特許第3584893号

【発明の開示】

【発明が解決しようとする課題】

【0004】

Gm - Cフィルタとは、電圧信号を電流信号に変換するトランスコンダクタ (Gm) 及び当該電流信号を積分する容量 (C) から構成したフィルタである。Gm - Cフィルタはオペアンプを用いたフィルタよりも線形性に劣るため完全差動構成をとることが多い。このため、差動出力のバイアス点 (同相動作点ともいう) を安定させるべく同相帰還回路が必要となる。

10

【0005】

完全差動型のGm - Cフィルタは、その構成上、同相発振を引き起こすことがある。したがって、完全差動型のGm - Cフィルタにおいては同相電位を安定させることが非常に重要である。このため、従来の完全差動型のGm - Cフィルタでは比較的大きな同相帰還回路を設けている。特に、完全差動型のGm - Cフィルタで複素フィルタを構成する場合には、複素フィルタの構成上、同相電位が非常に不安定になるため、より大規模な同相帰還回路を設ける必要がある。しかし、大規模な同相帰還回路はチップ面積及び消費電力の増大の要因となる。また、同相電位安定化のために信号ラインの同相電流を増加させるといった手段も考えられるが、これはノイズ特性劣化の要因となる。

【0006】

20

図10は、従来の完全差動型トランスコンダクタの構成を示す。当該トランスコンダクタは差動電圧信号 ($V_{in+} - V_{in-}$) を差動電流信号 ($I_{out+} - I_{out-}$) に変換する電圧電流変換回路として動作する。従来のトランスコンダクタは100倍程度の高い同相ゲインを有している。このため、電圧信号 V_{in+} 及び V_{in-} のそれぞれの入力端がHレベル (又はLレベル) のとき電流信号 I_{out+} 及び I_{out-} のそれぞれの出力端はLレベル (又はHレベル) となる。すなわち、従来のトランスコンダクタは、入力電圧信号の微小な同相変化に対して出力差動信号の同相電位が大きく変化するという特性を有している。そこで、出力端の電圧を安定させるために出力端の電圧を監視して差動電流信号のバイアス調整を行う同相帰還回路 (CMFB) が必要となる。さらに、同相帰還を安定させるために位相補償容量も必要となる。

30

【0007】

図11は、完全差動型トランスコンダクタ及び容量から構成された複素フィルタの構成を示す。複素フィルタは、Iフィルタ100、Qフィルタ200及びジャイレータ300の大きく3つの部分に分けることができる。ジャイレータ300は、Iフィルタ100とQフィルタ200とを直交位相関係で結ぶ役割をしており、同相電圧で見た場合、交差接続されたインバータからなるラッチに等しい動作をする。すなわち、Iフィルタ100及びQフィルタ200のいずれか一方におけるトランスコンダクタGmの同相出力端電圧がHレベル (又はLレベル) のとき、他方におけるトランスコンダクタGmの同相出力端電圧はLレベル (又はHレベル) となるように正帰還がかかる。さらに、ジャイレータ部分のgm値はそれ以外の箇所よりも数倍以上大きくするのが普通であるため、正帰還の働きはより一層きつくなる。この結果、複素フィルタ全体としては、図11中にH及びLで示したように、市松模様状に同相電圧の正帰還がかかった状態となり、不安定となる。

40

【0008】

したがって、従来の完全差動型トランスコンダクタで複素フィルタを構成する場合、ジャイレータにおける正帰還よりも高いゲインで、かつ、より高速に同相電位を安定化させる同相帰還回路が必要不可欠となる。しかし、このような同相帰還回路は消費電力が大きく、また、チップの低電力化の妨げとなる。また、信号ラインに電流源などのノイズ発生因子を繋ぐことから、ノイズ特性を劣化させる要因となる。さらに、同相帰還を安定させるために比較的大きな位相補償容量が必要となり、チップ面積の増大の要因となる。

【0009】

50

上記問題に鑑み、本発明は、完全差動型のトランスコンダクタについて、差動出力の同相動作点を安定させ、さらに、消費電力及びチップ面積の低減並びにノイズ特性の向上を課題とする。また、このようなトランスコンダクタを用いた積分器及びフィルタ回路を提供する。

【課題を解決するための手段】

【0010】

上記課題を解決するために本発明が講じた手段は、差動電圧信号を受け、差動電流信号を出力するトランスコンダクタと、第1および第2の容量とを備えた積分器であって、前記トランスコンダクタは、前記差動電圧信号を受け、シングルエンドの電流信号を出力する第1及び第2のトランスコンダクタを備えており、前記第1及び第2のトランスコンダクタの一方の反転入力端と他方の非反転入力端とは互いに接続されており、前記第1及び第2のトランスコンダクタのそれぞれは、前記差動電圧信号の正側及び負側のそれぞれが入力される第1及び第2の電圧電流変換回路と、入力側及び出力側に前記第1及び第2の電圧電流変換回路のそれぞれが接続されたカレントミラー回路とを有し、前記第2の電圧電流変換回路と前記カレントミラー回路との接続点から前記シングルエンドの電流信号を出力するものであり、前記トランスコンダクタは、前記第1及び第2のトランスコンダクタのそれぞれから出力された電流信号を前記差動電流信号として出力するものであり、前記第1の容量が、前記第1のトランスコンダクタにおけるカレントミラー回路の入出力端間に接続され、前記第2の容量が、前記第2のトランスコンダクタにおけるカレントミラー回路の入出力端間に接続されている。

【0011】

これによると、反転入力端と非反転入力端とが互いに接続された第1及び第2のトランスコンダクタからのシングルエンド出力が本発明に係るトランスコンダクタの差動出力となるため、その同相動作点は差動入力と同相変動に対して強いものとなる。したがって、同相帰還回路を特に設けなくとも差動出力の同相動作点が安定するため、その分、消費電力及びチップ面積を低減することができる。また、同相電圧安定化のための電流源などのノイズ発生要因を信号ラインに繋がずに済むことから、ノイズ特性を向上させることができる。

【0012】

また、差動電圧信号を受け、差動電流信号を出力するトランスコンダクタと、第1、第2、第3、第4および第5の容量とを備えた積分器であって、前記トランスコンダクタは、前記差動電圧信号を受け、シングルエンドの電流信号を出力する第1及び第2のトランスコンダクタを備えており、前記第1及び第2のトランスコンダクタの一方の反転入力端と他方の非反転入力端とは互いに接続されており、前記第1及び第2のトランスコンダクタのそれぞれは、前記差動電圧信号の正側及び負側のそれぞれが入力される第1及び第2の電圧電流変換回路と、入力側及び出力側に前記第1及び第2の電圧電流変換回路のそれぞれが接続されたカレントミラー回路とを有し、前記第2の電圧電流変換回路と前記カレントミラー回路との接続点から前記シングルエンドの電流信号を出力するものであり、前記トランスコンダクタは、前記第1及び第2のトランスコンダクタのそれぞれにおけるカレントミラー回路の入力側及び出力側のいずれか一方に接続された第1及び第2の可変電流源と、当該トランスコンダクタの差動出力の動作点電圧と基準電圧との差に基づいて、前記第1及び第2の可変電流源を制御する同相帰還回路とを備え、前記第1及び第2のトランスコンダクタのそれぞれから出力された電流信号を前記差動電流信号として出力するものであり、前記第1の容量が、前記トランスコンダクタの差動出力端間に接続され、前記第2の容量が、前記第1のトランスコンダクタの出力端と前記同相帰還回路の出力端との間に接続され、前記第3の容量が、前記第2のトランスコンダクタの出力端と前記同相帰還回路の出力端との間に接続され、前記第4の容量が、前記第1のトランスコンダクタにおけるカレントミラー回路の入出力端間に接続され、前記第5の容量が、前記第2のトランスコンダクタにおけるカレントミラー回路の入出力端間に接続されている。

【0013】

10

20

30

40

50

これによると、カレントミラー回路の入出力端間に接続された容量が、フィルタ容量としてだけでなくカレントミラー回路による信号遅延を打ち消す役割を果たし、当該積分器の高周波特性が向上する。

【0014】

一方、本発明が講じた手段は、フィルタ回路として、上記のいずれかの積分器を備えたものとする。

【発明の効果】

【0015】

以上説明したように、本発明によると、低電力、低ノイズ、高線形、そして小面積（すなわち、低コスト）のトランスコンダクタを用いた積分器及びフィルタ回路を実現することができる。

10

【発明を実施するための最良の形態】

【0016】

以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。

【0017】

（第1の参考例）

図1は、第1の参考例に係るトランスコンダクタの構成を示す。本トランスコンダクタは、差動電圧信号を受け、シングルエンドの電流信号を出力するトランスコンダクタ $10A^+$ 及び $10A^-$ からなる。トランスコンダクタ $10A^+$ 及び $10A^-$ の一方の反転入力端と他方の非反転入力端とは互いに接続されている。トランスコンダクタ $10A^+$ 及び $10A^-$ には、それぞれ、差動電圧信号($V_{in}^+ - V_{in}^-$)及び($V_{in}^- - V_{in}^+$)が入力される。そして、トランスコンダクタ $10A^+$ 及び $10A^-$ のシングルエンド出力端からは、それぞれ、電流信号 I_{out}^+ 及び I_{out}^- が出力される。

20

【0018】

具体的には、トランスコンダクタ $10A$ （トランスコンダクタ $10A^+$ 及び $10A^-$ を特に区別しない場合には添字を省略して参照する。その他の符号についても同様である。）は、電圧電流変換回路としてのトランジスタ101及び102、及びカレントミラー回路103Aを備えている。カレントミラー回路103Aはトランジスタ104及び105から構成される。カレントミラー回路103Aの入力側にはトランジスタ101が接続され、出力側にはトランジスタ102が接続されている。

30

【0019】

本トランスコンダクタにおいて、差動電流信号($I_{out}^+ - I_{out}^-$)は、トランスコンダクタ $10A^+$ 及び $10A^-$ のそれぞれにおけるカレントミラー回路103Aの出力側から出力される。したがって、本トランスコンダクタの差動出力の同相動作点は自ずと電源電圧とグランド電圧との間の適当なところで安定する。同相ゲインという点で見れば、本トランスコンダクタの同相ゲインは“1”程度であり、従来の完全差動型のトランスコンダクタの100分の1程度となっている。これは、本トランスコンダクタの同相電圧が従来の100倍程度安定していることを意味する。

【0020】

以上、本参考例によると、同相帰還回路を特に設けなくともトランスコンダクタの出力端電圧を安定させることができる。すなわち、低電力かつ小面積でノイズ特性にも優れたトランスコンダクタを実現することができる。また、電源ノードとグランドノードとの間に直列に挿入されるトランジスタの段数が2段であるため、本トランスコンダクタは低電圧動作可能であり、消費電力が比較的小さくて済む。低電圧動作可能であることは、トランジスタ101、102、104及び105として、ゲート酸化膜が薄く電流効率が高い低耐圧トランジスタを用いることができることを意味する。このように、低耐圧トランジスタを用いることにより、さらなる低電力化を図ることができる。

40

【0021】

本参考例に係るトランスコンダクタは、2個のトランスコンダクタ $10A^+$ 及び $10A^-$ から構成されるため、従来の完全差動型トランスコンダクタ（図10参照）よりも回路

50

規模が大きいのに見えるかもしれない。しかし、トランスコンダクタ10Aは差動電流信号の正側及び負側のいずれか一方のみを出力すればよいため、トランジスタ101及び102の g_m 値は従来の半分でよい。すなわち、トランジスタ101及び102のサイズは従来の半分で済み、回路規模としては従来の完全差動型トランスコンダクタと同等である。しかし、上述したように、本参考例に係るトランスコンダクタは同相帰還回路を必要としないため、その分、同相帰還回路を必要とする従来型よりも総合的には回路規模を小さくすることができる。

【0022】

なお、トランジスタ101及び102を図1に示したものと別形態の電圧電流変換回路に置換してもよい。しかし、好ましくは電圧電流変換回路として図1に示したように単体のトランジスタ101及び102を用いるものとする。これらトランジスタ101及び102は飽和領域で動作し、ゲート間に印加される差動電圧信号($V_{in}^+ - V_{in}^-$)に比例した差動電流信号($I_{out}^+ - I_{out}^-$)がトランジスタ101及び102のドレインから出力される。このように、トランジスタ101及び102を用いることで g_m / I_{ds} (I_{ds} はドレイン-ソース間に流れる電流)が高い、高電流効率かつ低消費電力の電圧電流変換回路が実現可能である。また、トランジスタ101及び102はソースが接地された差動ペア(疑似差動構成)であるため、線形性も高く保たれる。なお、トランジスタ101及び102のゲート-ソース間電圧を高くしてこれらトランジスタをより深い飽和領域で動作させることが好ましい。これにより、より高い線形性を得ることができる。

【0023】

また、カレントミラー回路103Aをカスコードタイプのものに置換してもよい。図2は、本参考例に係るトランスコンダクタの別例の構成を示す。本トランスコンダクタは、トランスコンダクタ10B⁺及び10B⁻からなる。トランスコンダクタ10Bにおけるカレントミラー回路103Bは、図1に示したカレントミラー回路103Aにおけるトランジスタ104及び105のそれぞれに、ゲートにバイアス電圧 V_b が印加されたトランジスタ106及び107を直列接続したものである。このようなカスコードタイプのカレントミラー回路103Bを用いることにより、本トランスコンダクタの出力電流の定電流性が向上する。

【0024】

また、本参考例に係るトランスコンダクタは、図11に示したような複数の差動入力トランスコンダクタに変形することも可能である。図3は、本参考例に係るトランスコンダクタの別例の構成を示す。本トランスコンダクタは、トランスコンダクタ10C⁺及び10C⁻からなり、二つの差動電圧信号($V_{in1}^+ - V_{in1}^-$)及び($V_{in2}^+ - V_{in2}^-$)を受け、差動電流信号($I_{out}^+ - I_{out}^-$)を出力する。トランスコンダクタ10Cは、図1に示したカレントミラー回路103A、電圧電流変換回路群としての並列に接続されたトランジスタ101及び108、及び電圧電流変換回路群としての並列に接続されたトランジスタ102及び109からなる。トランジスタ101及び108はカレントミラー回路103Aの入力側に、トランジスタ102および109はカレントミラー回路103Aの出力側にそれぞれ接続されている。このように、トランスコンダクタの入力段のみを並列化してカレントミラー回路103Aを共用することにより、容易にトランスコンダクタの多入力化が実現できる。

【0025】

(第2の参考例)

第1の参考例に係るトランスコンダクタでは、例えば、図1に示したように疑似差動構成のトランジスタ101及び102によって電圧電流変換が行われる。したがって、これらトランジスタ101及び102の g_m 値がそのままトランスコンダクタの g_m 値となる。すなわち、第1の参考例に係るトランスコンダクタの g_m 値は差動電圧信号($V_{in}^+ - V_{in}^-$)の同相動作点に影響される。さらに言うと、第1の参考例に係るトランスコンダクタの差動出力の動作点は、入力動作点以外にも、環境温度、電源電圧及びプロセス

10

20

30

40

50

ばらつき等により変動する。出力動作点の変動は、特に、複数のトランスコンダクタが縦続接続されるアプリケーション、例えば、図 1 1 に示したような G m - C フィルタなどでは特性劣化の要因となる。したがって、第 1 の参考例に係るトランスコンダクタについてさらに出力動作点を安定化させることが求められる。以下に説明する第 2 の参考例に係るトランスコンダクタは出力動作点をより正確に制御可能にするものである。

【 0 0 2 6 】

図 4 は、第 2 の参考例に係るトランスコンダクタの構成を示す。本トランスコンダクタは、第 1 の参考例に係るトランスコンダクタ 2 0 に、さらに、可変電流源 2 1 + 及び 2 1 - 、同相帰還回路 2 2 、及び定電流源 2 3 + 及び 2 3 - を設けたものである。なお、図 4 においてトランスコンダクタ 2 0 の内部構成の記載を一部省略している。

10

【 0 0 2 7 】

可変電流源 2 1 + 及び 2 1 - は、本トランスコンダクタの差動出力の正側及び負側にそれぞれ接続され、本トランスコンダクタの出力端に可変電流を供給する。可変電流源 2 1 から供給される電流量が多いほど同相出力端電圧は上昇する。具体的には、可変電流源 2 1 は、ドレインが電源ノードに接続され、ゲートに同相帰還回路 2 2 からの制御信号が与えられるトランジスタで実現可能である。

【 0 0 2 8 】

同相帰還回路 2 2 は、本トランスコンダクタの出力端電圧 V_{out+} 及び V_{out-} から差動出力の動作点電圧を検出し、当該検出した電圧と基準電圧 V_{ref} との差に基づいて、可変電流源 2 1 + 及び 2 1 - を制御する。具体的には、同相帰還回路 2 2 は、出力端電圧 V_{out+} 及び V_{out-} の中間電圧及び基準電圧 V_{ref} が入力される差動増幅器で実現可能である。

20

【 0 0 2 9 】

定電流源 2 3 + 及び 2 3 - は、トランスコンダクタ 2 0 における二つのカレントミラー回路 1 0 3 のそれぞれの入力側に接続され、各接続点に定電流を供給する。カレントミラー回路 1 0 3 の入力側に定電流が供給されることによって、カレントミラー回路 1 0 3 の出力側、すなわち、本トランスコンダクタの同相出力端の電圧は下降する。可変電流源 2 1 を単体のトランジスタなどで実現した場合、出力端電圧を初期値以下にすることはできない。このため、定電流源 2 3 を設けて、出力端電圧をあらかじめ低くしておくことにより、可変電流源 2 1 による出力端電圧の制御の幅が広がる。定電流源 2 3 は特に省略しても構わない。

30

【 0 0 3 0 】

ところで、本トランスコンダクタは同相帰還回路 2 2 を備えているが、そのゲインは、トランスコンダクタ 2 0 の出力動作点がすでにある程度安定しているため、従来よりも 1 ~ 2 桁小さいもので十分である。すなわち、同相帰還回路 2 2 はごく小規模なもので十分である。したがって、同相帰還回路 2 2 の付加に伴う消費電力及び回路規模の増大は特に問題とはならない。また、本トランスコンダクタでは信号ラインに可変電流源 2 1 及び定電流源 2 3 が繋がれているが、これら電流源から供給される電流はごく小さなものである。その理由は、本トランスコンダクタの同相電圧が、可変電流源 2 1 及び定電流源 2 3 の電流に対して大きな感度で反応するからである。例えば、可変電流源 2 1 の微少な電流によって出力動作点の電圧を大きく変化させることができる。したがって、可変電流源 2 1 及び定電流源 2 3 の付加に伴う消費電力及び回路規模の増大は特に問題とはならない。さらに、電流源から発生するノイズはその電流値に比例するが、上述のとおり可変電流源 2 1 及び定電流源 2 3 から供給される電流はごく小さなものでよいため、これら電流源から発生するノイズは十分に低いレベルに保つことができる。

40

【 0 0 3 1 】

以上、本参考例によると、トランスコンダクタの差動出力の動作点電圧をより高精度に制御することができ、出力動作点がより一層安定する。これは、G m - C フィルタなどを構成する場合には特に有利である。

【 0 0 3 2 】

50

なお、図10に示したように、同相帰還の安定化のために差動出力端と同相帰還回路22の出力端との間に位相補償容量を設けてもよい。本参考例に係るトランスコンダクタでは同相帰還ループのゲインは非常に小さい。したがって、位相補償容量は小さいものでよい。特に回路規模の増大につながるものではない。

【0033】

また、定電流源23をカレントミラー回路103の出力側から定電流を引き抜く定電流源としてもよい。また、可変電流源21をカレントミラー回路103の出力側から可変電流を引き抜く可変電流源とするとともに、定電流源23をカレントミラー回路103の入力側から定電流を引き抜く定電流源としてもよい。また、可変電流源21をカレントミラー回路103の出力側から可変電流を引き抜く可変電流源とするとともに、定電流源23をカレントミラー回路103の出力側に定電流を供給する定電流源としてもよい。なお、カレントミラー回路103の出力側から可変電流を引き抜く可変電流源は、具体的には、ソースがグランドノードに接続され、ゲートに同相帰還回路22からの制御信号が与えられるトランジスタで実現可能である。

10

【0034】

また、カレントミラー回路103の出力側に定電流を供給し、入力側に可変電流を供給するようにしてもよい。図5は、本参考例に係るトランスコンダクタの別例の構成を示す。本トランスコンダクタにおいて、可変電流源21⁺及び21⁻は、トランスコンダクタ20における二つのカレントミラー回路103のそれぞれの入力側に接続され、各接続点に可変電流を供給する。定電流源23⁺及び23⁻は、本トランスコンダクタの差動出力の正側及び負側にそれぞれ接続され、本トランスコンダクタの出力端に定電流を供給する。このようにトランスコンダクタの構成を変更しても上述した効果が奏される。しかし、可変電流源21をカレントミラー回路103の入力側に繋ぐと同相帰還ループが長くなり、その分同相帰還が不安定になってしまうため、したがって、好ましくは、図4に示したようにカレントミラー回路103の出力側に可変電流源21を繋ぐようにする。

20

【0035】

なお、図5に示した別例に関して、定電流源23をカレントミラー回路103の入力側から定電流を引き抜く定電流源としてもよい。また、可変電流源21をカレントミラー回路103の入力側から可変電流を引き抜く可変電流源とするとともに、定電流源23をカレントミラー回路103の出力側から定電流を引き抜く定電流源としてもよい。また、可変電流源21をカレントミラー回路103の入力側から可変電流を引き抜く可変電流源とするとともに、定電流源23をカレントミラー回路103の入力側に定電流を供給する定電流源としてもよい。なお、カレントミラー回路103の入力側から可変電流を引き抜く可変電流源は、具体的には、ソースがグランドノードに接続され、ゲートに同相帰還回路22からの制御信号が与えられるトランジスタで実現可能である。

30

【0036】

(本発明の実施形態)

上記の各参考例に係るトランスコンダクタに容量を付加することで積分器が構成される。例えば、図4に示したトランスコンダクタの場合、容量を接続する箇所は、差動出力端間、差動出力端と同相帰還回路22の出力端との間、及びカレントミラー回路103の入出力端間の3箇所である。図6は、本発明の実施形態に係る積分器の構成を示す。本積分器は、図4に示したトランスコンダクタにおける上記3箇所に、容量31、32⁺及び32⁻、及び33⁺及び33⁻を付加したものである。容量31は、当該トランスコンダクタの差動出力端間に接続されている。容量32⁺及び32⁻は、差動出力端と同相帰還回路22の出力端との間に接続されている。容量33⁺及び33⁻は、カレントミラー回路103の入出力端間に接続されている。本積分器は、容量31の両端電圧を差動電圧信号($V_{out}^+ - V_{out}^-$)として出力する。

40

【0037】

ここで、上記3箇所のそれぞれに容量が接続されたときのフィルタ容量値を比較する。差動出力端間の容量値を“C”とすると(図7参照)、これと等価な、差動出力端と同相

50

帰還回路 2 2 の出力端との間の容量値は “ 2 C ” となり (図 8 参照)、また、カレントミラー回路 1 0 3 の入出力端間の容量値は “ C ” となる (図 9 参照)。すなわち、差動出力端間に容量 (C) を接続した場合と比較して、カレントミラー回路 1 0 3 の入出力端間に容量を接続する場合には合計で 2 倍の容量 (C × 2) が、差動出力端と同相帰還回路 2 2 の出力端との間に接続する場合には合計で 4 倍の容量 (2 C × 2) が必要となる。したがって、図 6 に示した積分器における容量 3 1、3 2 及び 3 3 の容量値を、それぞれ、C 1、C 2 及び C 3 とすると、実際には合計容量 (C 1 + 2 C 2 + 2 C 3) が接続されているにもかかわらず、フィルタ容量としては合計容量 (C 1 + C 2 / 2 + C 3) としてしか機能しない。このように、フィルタ容量にのみ着目した場合、差動出力端間以外に容量を設けることは非効率でチップ面積増大の要因となるため好ましくないと思われるかもしれない。しかし、以下に説明するように、差動出力端間以外の容量はフィルタ容量以外の重要な役割を果たす。したがって、要求される仕様に応じて上記 3 箇所に容量を適宜設けるとよい。

10

【 0 0 3 8 】

< 差動出力端と同相帰還回路の出力端との間の容量 >

差動出力端と同相帰還回路 2 2 の出力端との間の容量 3 2 は、フィルタ容量以外に同相帰還を安定させるための位相補償容量としても機能する。換言すると、容量 3 2 は、同相モードでは同相帰還回路 2 2 の位相補償容量として機能し、差動モードではトランスコンダクタ 2 0 の差動出力端に接続された接地容量として機能するといった二つの機能を併せ持つ。したがって、容量 3 2 は、フィルタ容量としては容量 3 1 に比べて 4 倍の大きさを必要とするため面積の点では不利であるが、上記の二つの機能を併せ持つため使用効率はよい。なお、もし容量 3 2 を設けるとしても、本積分器における同相帰還ループのゲインは小さいため、その容量値はごく小さなものでよい。また、同相帰還ループのゲインが十分に小さい場合には、容量 3 2 は特に省略してもよい。

20

【 0 0 3 9 】

< カレントミラー回路の入出力端間の容量 >

本積分器の差動出力は、トランスコンダクタ 2 0 におけるカレントミラー回路 1 0 3 の出力側から出力されるため、その同相動作点は電源電圧とグランド電圧との間の適当なところで安定する。しかし、入出力間にカレントミラー回路 1 0 3 が介在するため、その分遅延が生じてしまい伝達特性が劣化するという欠点がある。特に、本積分器を用いて構成した G m - C フィルタにおいて入力周波数が高い場合、フィルタの高周波のゲイン特性がカレントミラー回路による遅延の影響を受けて理想値からずれてしまうおそれがある。

30

【 0 0 4 0 】

カレントミラー回路 1 0 3 の入出力端間に容量を有しない積分器として、例えば、図 8 に示した積分器の場合、差動出力の正側の伝達関数及び差動出力の伝達関数はそれぞれ次式 (1) 及び (2) で表される。

【 0 0 4 1 】

【数 1】

$$V_{out}^+ = \frac{g_{mn}}{2sC} \left(\frac{g_{mp}}{g_{mp} + sC_p} V_{in}^+ - V_{in}^- \right) \dots\dots (1)$$

40

$$V_{out}^+ - V_{out}^- = \frac{g_{mn}}{2sC} \cdot \frac{2g_{mp} + sC_p}{g_{mp} + sC_p} \cdot (V_{in}^+ - V_{in}^-) \dots\dots (2)$$

【 0 0 4 2 】

ただし、g m n は電圧信号 V i n + 及び V i n - を受ける各トランジスタの g m 値、g m p はカレントミラー回路 1 0 3 を構成する各トランジスタの g m 値、及び C p はカレントミラー回路 1 0 3 を構成するトランジスタのゲート寄生容量である。式 (2) では、分母

50

がラプラス演算子 s の項のみからなる理想的な積分特性の項に、 $(2g_{mp} + sC_p) / (g_{mp} + sC_p)$ なる項が掛け合わされている。この項はカレントミラー回路 103 における g_{mp} 及び C_p によって構成される遅延要素である。本積分器の使用帯域が g_{mp} / C_p よりも十分に低ければ特に問題は生じないが、使用帯域がこれよりも高い場合には、この項の周波数特性が顕著となる。この結果、本積分器を用いて構成した $G_m - C$ フィルタのゲイン特性等は理想値からずれてしまうこととなる。

【0043】

一方、カレントミラー回路 103 の入出力端間に容量を有する積分器として、例えば、図 9 に示した積分器の場合、差動出力の正側の伝達関数及び差動出力の伝達関数はそれぞれ次式 (3) 及び (4) で表される。

10

【0044】

【数 2】

$$V_{out}^+ = \frac{g_{mn}}{sC(sC_p + 2g_{mp})} (g_{mp} \cdot V_{in}^+ - g_{mp} \cdot V_{in}^- - sC \cdot V_{in}^+ - sC \cdot V_{in}^- - sC_p \cdot V_{in}^-) \dots\dots (3)$$

20

$$V_{out}^+ - V_{out}^- = \frac{g_{mn}}{sC} \cdot (V_{in}^+ - V_{in}^-) \dots\dots (4)$$

【0045】

式 (4) は、分母がラプラス演算子 s の項のみからなる理想的な積分特性となっている。すなわち、カレントミラー回路 103 における g_{mp} 及び C_p による遅延が打ち消されている。このように、カレントミラー回路 103 の入出力端間の容量 33 は、フィルタ容量以外に本積分器の高周波特性を改善するといった役割を果たす。したがって、容量 33 は、フィルタ容量としては容量 31 に比べて 2 倍の大きさを必要とするためチップ面積削減の点では不利であるが、上記の二つの機能を併せ持つため使用効率はよい。

30

【0046】

もちろん、高周波特性が特に必要ではない場合には、容量 33 を無くし、その分、容量 31 を大きくすることによって、総容量値がより小さな小面積の積分器が構成可能である。また、カレントミラー回路 103 を小さくして、カレントミラーの遅延の極 (g_{mp} / C_p) を高域に持っていくことにより、10 MHz 程度の帯域であれば容量 33 なしでもフィルタのゲイン特性の劣化を十分に小さく抑えることが可能である。それ以上の高域特性が必要な場合には、容量 33 を大きくすることにより、フィルタの高域特性を向上させることが可能である。

【0047】

以上、本実施形態によると、低電力かつ小面積でノイズ特性にも優れた積分器を実現することができる。さらに、要求される仕様に応じて、差動出力の同相動作点のさらなる安定化、及び高周波特性の改善を容易に実施することができる。これは、高周波信号を処理する $G_m - C$ フィルタなどを構成する場合には特に有利である。

40

【0048】

なお、図 5 に示したトランスコンダクタに容量を接続しても上記と同様の効果を奏する積分器が得られる。また、同相帰還回路を有しない図 1 から図 3 に示したトランスコンダクタについても、差動出力端間及びカレントミラー回路の入出力端間に容量を接続することで、上記と同様の効果を奏する積分器が得られることは言うまでもない。

【0049】

また、本実施形態に係る積分器を用いて、フィルタ回路、例えば、図 11 に示した複素

50

フィルタ回路が容易に構成できる。

【産業上の利用可能性】

【0050】

本発明に係るトランスコンダクタを用いた積分器及びフィルタ回路は、低電力、低ノイズ、高線形、そして小面積を実現するため、特に、バッテリー駆動の無線機器、携帯端末、センサーシステムなどに有用である。

【図面の簡単な説明】

【0051】

【図1】第1の参考例に係るトランスコンダクタの構成図である。

【図2】第1の参考例に係るトランスコンダクタの別例の構成図である。

10

【図3】第1の参考例に係るトランスコンダクタの別例の構成図である。

【図4】第2の参考例に係るトランスコンダクタの構成図である。

【図5】第2の参考例に係るトランスコンダクタの別例の構成図である。

【図6】本発明の実施形態に係る積分器の構成図である。

【図7】トランスコンダクタの差動出力端間に容量を接続した場合の容量値を示す図である。

【図8】トランスコンダクタの差動出力端と同相帰還回路の出力端との間に容量を接続した場合の容量値を示す図である。

【図9】カレントミラー回路の入出力端間に容量を接続した場合の容量値を示す図である。

20

【図10】従来の完全差動型トランスコンダクタの構成図である。

【図11】完全差動型トランスコンダクタ及び容量から構成された複素フィルタの構成図である。

【符号の説明】

【0052】

10A⁺, 10B⁺, 10C⁺ トランスコンダクタ(第1のトランスコンダクタ)

10A⁻, 10B⁻, 10C⁻ トランスコンダクタ(第2のトランスコンダクタ)

101 トランジスタ(第1の電圧電流変換回路、電圧電流変換回路)

102 トランジスタ(第2の電圧電流変換回路、電圧電流変換回路)

103A, 103B カレントミラー回路

30

108, 109 トランジスタ(電圧電流変換回路)

21⁺ 可変電流源(第1の可変電流源)

21⁻ 可変電流源(第2の可変電流源)


22 同相帰還回路

23⁺ 定電流源(第1の定電流源)


23⁻ 定電流源(第1の定電流源)

31, 32⁺, 32⁻, 33⁺, 33⁻ 容量


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】




【 図 8 】




【図9】



【図10】



【図11】



フロントページの続き

- (74)代理人 100117581
弁理士 二宮 克也
- (74)代理人 100117710
弁理士 原田 智雄
- (74)代理人 100121728
弁理士 井関 勝守
- (74)代理人 100124671
弁理士 関 啓
- (74)代理人 100131060
弁理士 杉浦 靖也
- (72)発明者 森江 隆史
大阪府門真市大字門真1006番地 松下電器産業株式会社内
- (72)発明者 松本 秋憲
大阪府門真市大字門真1006番地 松下電器産業株式会社内
- (72)発明者 道正 志郎
大阪府門真市大字門真1006番地 松下電器産業株式会社内

審査官 高橋 義昭

- (56)参考文献 特開平03-119597(JP,A)
特開2002-314374(JP,A)
特表2000-517146(JP,A)
特開2001-209901(JP,A)
特開平07-085682(JP,A)
特開2003-152474(JP,A)
特開昭61-214810(JP,A)
特開2001-274641(JP,A)
特開2005-184221(JP,A)
特開2000-151302(JP,A)

(58)調査した分野(Int.Cl., DB名)

H03F 3/34
H03F 3/45
H03F 3/68
H03H 11/12