

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 6 部門第 2 区分

【発行日】平成23年4月21日(2011.4.21)

【公開番号】特開2008-225473(P2008-225473A)

【公開日】平成20年9月25日(2008.9.25)

【年通号数】公開・登録公報2008-038

【出願番号】特願2008-57772(P2008-57772)

【国際特許分類】

G 0 2 F 1/1345 (2006.01)

G 0 2 F 1/1343 (2006.01)

G 0 2 F 1/1368 (2006.01)

G 0 2 F 1/1335 (2006.01)

G 0 9 F 9/30 (2006.01)

【 F I 】

G 0 2 F 1/1345

G 0 2 F 1/1343

G 0 2 F 1/1368

G 0 2 F 1/1335 5 0 0

G 0 2 F 1/1335 5 2 0

G 0 9 F 9/30 3 3 8

【手続補正書】

【提出日】平成23年3月3日(2011.3.3)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

表示領域、前記表示領域の外郭を囲む境界領域、及び前記境界領域の外郭を囲む遮光領域に区分されるベース基板と、

前記ベース基板上に第 1 方向に形成されたゲート配線と、

前記ベース基板上に前記第 1 方向と交差される第 2 方向に形成されたデータ配線と、

前記表示領域に形成され前記ゲート配線及びデータ配線と電氣的に連結された画素部と

、

前記境界領域と少なくとも一部が重なるように形成され、前記ゲート配線と電氣的に連結されたゲート駆動部と、

前記境界領域に対応するように形成され、前記ゲート駆動部と重なりかつ前記ゲート駆動部上に所定の間隔をおいて形成されている境界電極と、

を含むアレイ基板。

【請求項 2】

前記ゲート駆動部の一部は、前記遮光領域に形成されている請求項 1 に記載のアレイ基板。

【請求項 3】

前記画素部は、

前記ゲート配線及びデータ配線と電氣的に連結された薄膜トランジスタと、

前記表示領域内に定義された画素単位領域内に形成され、前記薄膜トランジスタと電氣的に連結されている画素電極と、を有する請求項 1 に記載のアレイ基板。

【請求項 4】

前記ゲート配線、前記データ配線、前記薄膜トランジスタ、及び前記ゲート駆動部を覆って保護する保護膜を更に含み、

前記画素電極及び前記境界電極は前記保護膜上に形成されている、請求項3に記載のアレイ基板。

【請求項 5】

前記保護膜によって覆われていて、前記保護膜内に延長された形状を有するように形成された境界コンタクトホールを通じて前記境界電極と電氣的に連結される共通電圧配線を更に含む、請求項4に記載のアレイ基板。

【請求項 6】

前記表示領域は、前記第 1 方向及び前記第 2 方向に沿う二組の辺からなる矩形状であって、前記ゲート駆動部は、前記第 2 方向に沿う一組の辺の外側に形成されていて、

前記境界コンタクトホールは、前記第 1 方向に沿う一組の辺の外側に形成されている一対の境界領域のうち少なくとも 1 つの領域内に形成されている、請求項5に記載のアレイ基板。

【請求項 7】

前記境界コンタクトホールは、前記第 2 方向に沿う一組の辺の外側に形成されている一対の境界領域のうち少なくとも 1 つの領域内に、前記ゲート駆動部から離隔して形成されている、請求項5に記載のアレイ基板。

【請求項 8】

前記境界電極は、前記境界領域全体にかけて一体化された形状に形成されている、請求項1に記載のアレイ基板。

【請求項 9】

前記境界電極は、前記境界領域にホワイト画像を表示する反射電極を有する、請求項1に記載のアレイ基板。

【請求項 10】

前記ゲート駆動部は、前記ゲート配線の一端と電氣的に連結された第 1 ゲート駆動回路と、

前記ゲート配線他端と電氣的に連結された第 2 ゲート駆動回路と、を有する、請求項 1 に記載のアレイ基板。

【手続補正 2】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【発明の詳細な説明】

【発明の名称】アレイ基板及びこれを有する表示パネル

【技術分野】

【0001】

本発明は、アレイ基板及びこれを有する表示パネルに関する。より詳細には、外郭に形成された遮光領域を最小化するためのアレイ基板及びこれを有する表示パネルに関する。

【背景技術】

【0002】

一般的に液晶表示装置は、厚みが薄く重量が軽く電力消費が低いという長所があり、モニター、ノートパソコン、携帯電話等に主に用いられる。液晶表示装置は、液晶の光透過率を利用して画像を表示する液晶表示パネル及び液晶表示パネルの下部に配置され液晶表示パネルに光を提供するバックライトアセンブリを含む。

液晶表示パネルは、複数の画素部を有するアレイ基板、アレイ基板と対向して共通電極を有する対向基板、アレイ基板と対向基板との間に介在された液晶層、及びアレイ基板と対向基板との間に介在され液晶層を密封するシールラインを含む。

【 0 0 0 3 】

一般的にアレイ基板は、画素電極が形成される表示領域、表示領域の外郭を囲む境界領域及び境界領域の外郭を囲む遮光領域に区分されることができる。この際、境界領域にはブラック又はホワイト画像を具現するために境界電極が形成され、遮光領域には画素部を制御するゲート駆動部が形成される。

一方、対向基板にはアレイ基板の遮光領域と対応されるように外郭遮光膜が形成される。又、シールラインもアレイ基板の遮光領域と対応される位置に形成される。

【 0 0 0 4 】

このように、ゲート駆動部及びシールラインがアレイ基板の遮光領域内に形成されることにより、遮光領域の幅、即ち外郭遮光膜の幅が増加され、これにより液晶表示パネルのサイズが増加されるという問題点が発生される。

【 発明の開示 】

【 発明が解決しようとする課題 】

【 0 0 0 5 】

従って、本発明の技術的課題は、このような従来の問題点を解決するためのもので、本発明の目的は、ゲート駆動部の形成位置を変更して遮光領域を最小化させたアレイ基板を提供することである。

本発明の他の目的は、前記したアレイ基板を具備する表示パネルを提供することである。

【 課題を解決するための手段 】

【 0 0 0 6 】

本発明の目的を達成するために、本願請求項 1 のアレイ基板は、ベース基板、ゲート配線、データ配線、画素部、ゲート駆動部及び境界電極を含む。

前記ベース基板は、表示領域、前記表示領域の外郭を囲む境界領域、及び前記境界領域の外郭を囲む遮光領域に区分される。前記ゲート配線は、前記ベース基板上に第 1 方向に形成される。前記データ配線は、前記ベース基板上に前記第 1 方向と交差される第 2 方向に形成される。前記画素部は前記表示領域に形成され、前記ゲート及びデータ配線と電氣的に連結される。前記ゲート駆動部は、前記境界領域と少なくとも一部が重なるように形成され、前記ゲート配線と電氣的に連結される。境界電極は、前記境界領域に対応するように形成され、前記ゲート駆動部と重なりかつ前記ゲート駆動部上に所定の間隔をおいて形成されている。

【 0 0 0 7 】

発明 2 は、前記発明 1 において、前記ゲート駆動部の一部は、前記遮光領域に形成されているアレイ基板を提供する。

【 0 0 0 8 】

発明 3 は、前記発明 1 において、前記画素部は、前記ゲート配線及びデータ配線と電氣的に連結された薄膜トランジスタと、前記表示領域内に定義された画素単位領域内に形成され、前記薄膜トランジスタと電氣的に連結されている画素電極と、を有するアレイ基板を提供する。

発明 4 は、前記発明 3 において、前記ゲート配線、前記データ配線、前記薄膜トランジスタ、及び前記ゲート駆動部を覆って保護する保護膜を更に含み、前記画素電極及び前記境界電極は前記保護膜上に形成されている、アレイ基板を提供する。

【 0 0 0 9 】

発明 5 は、前記発明 4 において、前記保護膜によって覆われていて、前記保護膜内に延長された形状を有するように形成された境界コンタクトホールを通じて前記境界電極と電氣的に連結される共通電圧配線を更に含む、アレイ基板を提供する。

発明 6 は、前記発明 5 において、前記表示領域は、前記第 1 方向及び前記第 2 方向に沿う二組の辺からなる矩形状であって、前記ゲート駆動部は、前記第 2 方向に沿う一組の辺の外側に形成されていて、前記境界コンタクトホールは、前記第 1 方向に沿う一組の辺の外側に形成されている一対の境界領域のうち少なくとも 1 つの領域内に形成されている、

アレイ基板を提供する。

【0010】

発明7は、前記発明5において、前記境界コンタクトホールは、前記第2方向に沿う一組の辺の外側に形成されている一対の境界領域のうち少なくとも1つの領域内に、前記ゲート駆動部から離隔して形成されている、アレイ基板を提供する。

発明8は、前記発明1において、前記境界電極は、前記境界領域全体にかけて一体化された形状に形成されているアレイ基板を提供する。

【0011】

発明9は、前記発明1において、前記境界電極は、前記境界領域にホワイト画像を表示する反射電極を有するアレイ基板を提供する。

発明10は、前記発明1において、前記ゲート駆動部は、前記ゲート配線の一端と電氣的に連結された第1ゲート駆動回路と、前記ゲート配線他端と電氣的に連結された第2ゲート駆動回路と、を有する、アレイ基板を提供する。

【0012】

アレイ基板、前記アレイ基板と対向する対向基板及び前記アレイ基板と前記対向基板との間に介在された液晶層を備える表示パネルにおいて、

- ・前記アレイ基板は、
- ・表示領域、前記表示領域の外郭を囲む境界領域及び前記境界領域の外郭を囲む遮光領域に区分されるベース基板と、
- ・前記ベース基板上に第1方向に形成されたゲート配線と、
- ・前記ベース基板上に前記第1方向と交差される第2方向に形成されたデータ配線と、
- ・前記表示領域に形成され前記ゲート配線及びデータ配線と電氣的に連結された画素部と、
- ・前記境界領域と少なくとも一部が重なるように形成され、前記ゲート配線と電氣的に連結されたゲート駆動部と、を含んでいてもよい。

【0013】

前記ゲート駆動部は、前記境界領域及び前記遮光領域に重なって形成されていてもよい。

前記画素部は、前記ゲート配線及びデータ配線と電氣的に連結された薄膜トランジスタを含み、前記アレイ基板は、前記ゲート配線、前記データ配線、前記薄膜トランジスタ、及び前記ゲート駆動部を覆って保護する保護膜と、前記境界領域と対応するように、前記保護膜上に前記ゲート駆動部と重なって形成されている境界電極と、を更に含んでいてもよい。

【0014】

前記対向基板は、前記アレイ基板の前記遮光領域に対応される位置に形成されている外郭遮光膜を含んでいてもよい。

前記境界電極は、前記境界領域全体にかけて一体化された形状に形成されていてもよい。

前記境界電極は透明電極を含んでいてもよい。

【0015】

前記境界領域は、複数の境界単位領域を有し、前記境界電極は、前記境界単位領域のそれぞれの一部と対応されるように前記透明電極上に形成されていてもよい。

前記境界領域は、複数の境界単位領域を有し、前記対向基板は、前記境界単位領域のそれぞれの一部と対応される位置に形成された境界遮光膜を更に含んでいてもよい。

【0016】

前記境界電極は反射電極を含んでいてもよい。

前記境界電極は、前記保護膜及び前記反射電極間に形成された透明電極を更に含んでいてもよい。

前記境界領域は、複数の境界単位領域を有し、前記対向基板は、前記境界単位領域のそれぞれの一部と対応される位置に形成された境界遮光膜を更に含んでいてもよい。

【 0 0 1 7 】

- ・表示領域、前記表示領域を囲む境界領域及び前記境界領域を囲む遮光領域を有するベース基板を形成する段階と、
- ・前記ベース基板上に第1方向に延長されるゲート配線及び前記第1方向と交差する第2方向に延長されるデータ配線を形成する段階と、
- ・前記表示領域内に前記ゲート配線及びデータ配線に電氣的に連結される複数の画素部を配置する段階と、
- ・一部が前記境界領域に重なるように形成され、前記ゲート配線に電氣的に連結されるゲート駆動部を形成する段階と、

を含む表示パネルのアレイ基板を形成する方法が提供されてもよい。

【 発明の効果 】

【 0 0 1 8 】

このような本発明によると、ゲート駆動部を境界領域に重なるように境界電極及びベース基板間に形成することにより、遮光領域の幅を最小化させることができる。

【 発明を実施するための最良の形態 】

【 0 0 1 9 】

以下、図面を参照して本発明の好ましい実施例をより詳細に説明する。

図1は、本発明の一実施例による表示パネルを概念的に示す斜視図である。

図1を参照すると、本実施例による表示パネルは、アレイ基板100、対向基板200、及び液晶層300を含む。

アレイ基板100は、マトリックス形態に配置され単位画像を表示するための画素部を含む。

【 0 0 2 0 】

対向基板200は、アレイ基板100と対向するように配置され、全面に形成された共通電極を含む。

液晶層300は、アレイ基板100及び対向基板200間に介在され、2つの基板間に形成される電場によって配列が変更され光透過率が変更される。

図2は、図1の表示パネルのうち、アレイ基板を概念的に示す平面図である。

【 0 0 2 1 】

図2を参照すると、アレイ基板100は、画素部（図示せず）、ゲート配線（図示せず）、データ配線（図示せず）、及びゲート駆動部を含む。

ゲート配線は第1方向に形成される。データ配線は第1方向と交差される第2方向に形成される。第2方向は、第1方向と垂直であることが好ましい。

画素部は、ゲート配線及びデータ配線と電氣的に連結される。ゲート駆動部は、ゲート配線と電氣的に連結される。

【 0 0 2 2 】

アレイ基板100は、表示領域AR1、境界領域AR2、及び遮光領域AR3に区別される。この際、表示領域AR1は、平面的に見た時、長方形形状を有することが好ましい。境界領域AR2は、表示領域AR1の外郭を囲む形状を有し、遮光領域AR3は、境界領域AR2の外郭を囲む形状を有する。

ここで、境界領域AR2は、表示領域AR1の左側に形成された左側境界領域、表示領域AR1の右側に形成された右側境界領域、表示領域AR1の上側に形成された上側境界領域、及び表示領域AR1の下側に形成された下側境界領域を含む。

【 0 0 2 3 】

一方、画素部は、表示領域AR1内にマトリックス形態に形成される。ゲート駆動部は、境界領域AR2と重なるように形成される。即ち、ゲート駆動部は、図2に示すように、境界領域AR2及び遮光領域AR3にかけて形成されることができ、これと異なり、境界領域AR2内にのみ形成されても良い。

ゲート駆動部は、ゲート配線の一侧に形成されゲート配線の一端と電氣的に連結された第1ゲート駆動回路GD1及びゲート配線他側に形成されゲート配線他端と電氣的に

連結された第2ゲート駆動回路GD2を含むことが好ましい。

【0024】

具体的に説明すると、第1ゲート駆動回路GD1は、境界領域AR2のうち左側境界領域と重なるように形成され、第2ゲート駆動回路GD2は、境界領域AR2のうち右側境界領域と重なるように形成される。

第2ゲート駆動回路GD2は、第1ゲート駆動回路GD1とほぼ同じなので、第1ゲート駆動回路GD1についてのみ説明し、第2ゲート駆動回路GD2の説明については省略する。

【0025】

図3は、図2のA部分を拡大して示す平面図である。図4は、図3のI-I'線に沿って切断した断面図である。

図2、図3、及び図4を参照すると、アレイ基板100は、第1ベース基板110、ゲート配線(図示せず)、ゲート絶縁膜(図示せず)、データ配線(図示せず)、第1ゲート駆動回路GD1、保護膜120、画素部、及び境界電極140を含む。

【0026】

第1ベース基板110はプレート形状を有し、一例として透明なガラス、石英、又は合成樹脂からなる。

ゲート配線は、第1ベース基板110上に形成される。ゲート絶縁膜は、ゲート配線を覆うように第1ベース基板110上に形成される。データ配線は、ゲート絶縁膜上に形成される。

【0027】

第1ゲート駆動回路GD1は、境界領域AR2と重なるように第1ベース基板110又はゲート絶縁膜上に形成される。

保護膜120は、ゲート配線、データ配線、及び第1ゲート駆動回路GD1を覆うようにゲート絶縁膜上に形成される。保護膜120は、有機絶縁膜であることが好ましい。

画素部は、薄膜トランジスタ(図示せず)及び画素電極130を含む。薄膜トランジスタは、ゲート配線及びデータ配線と電気的に連結され、保護膜120によって覆われる。画素電極130は、保護膜120上に形成される。この際、画素電極130は、ゲート配線及びデータ配線によって定義される画素単位領域PU内に互いに離隔して形成されることが好ましい。

【0028】

境界電極140は、境界領域AR2と対応されるように保護膜120上に形成される。境界電極140は、画素電極130と同様に透明な導電性物質からなることが好ましい。

一方、境界領域AR2は、複数の境界単位領域BUに区分されることが出来る。各境界単位領域BUは、各画素単位領域PUと同一なサイズを有することが好ましい。この際、画素単位領域PU及び境界単位領域BUは、一例として、第2方向の長さより第1方向の長さが長い長方形形状を有する。

【0029】

境界電極140は、境界領域AR2全体にかけて一体化された形状を有することが好ましい。即ち、境界電極140は、境界単位領域BUの全部にかけて一体化された形状を有することが好ましい。

その結果、第1ゲート駆動回路GD1は、境界電極140と重なるように境界電極140の下部に形成される。第1ゲート駆動回路GD1は、境界電極140と第1ベース基板110との間に配置され、境界領域AR2にオーバーラップされるため、ゲート駆動部をカバーする外郭遮光膜の幅が減少する。従って、表示パネルの遮光領域AR3が減少する。

【0030】

図5は、図2のB部分を拡大して示す平面図で、図6は、図5のII-II'線に沿って切断した断面図である。

図2、図5、及び図6を参照すると、アレイ基板100は、共通電圧配線SLを更に含

む。

共通電圧配線 S L は、境界領域 A R 2 のうち上側及び下側境界領域のうち少なくとも 1 つの領域内に形成される。又、図示されていないが、共通電圧配線 S L は、画素電極 1 3 0 と重なるように表示領域 A R 1 にも形成されることができる。

【 0 0 3 1 】

共通電圧配線 S L は、ゲート配線と同一層に形成されることが好ましく、外部から共通電圧の印加を受ける。

保護膜 1 2 0 には、境界電極 1 4 0 を共通電圧配線 S L と電氣的に連結させるための境界コンタクトホール 1 2 2 が形成される。境界コンタクトホール 1 2 2 は、共通電圧配線 S L と対応されるように境界領域 A R 2 のうち上側及び下側境界領域のうち少なくとも 1 つの領域内に形成される。境界コンタクトホール 1 2 2 は、図示されたように第 1 方向に沿って複数個で形成されることができるが、一体化された 1 つで形成されることもできる。

【 0 0 3 2 】

一方、図 1、図 4、及び図 6 を参照すると、対向基板 2 0 0 は、第 2 ベース基板 2 1 0、外郭遮光膜 2 2 0、カラーフィルタ 2 3 0、平坦化膜 2 4 0、及び共通電極 2 5 0 を含む。

第 2 ベース基板 2 1 0 は、プレート形状を有し、一例として透明なガラス、石英、又は合成樹脂からなる。第 2 ベース基板 2 1 0 は、第 1 ベース基板 1 1 0 に対向して配置される。

【 0 0 3 3 】

外郭遮光膜 2 2 0 は、アレイ基板 1 0 0 の遮光領域 A R 3 に対応して第 2 ベース基板 2 1 0 上に形成される。外郭遮光膜 2 2 0 は、遮光領域 A R 3 の全部に対応するように形成されることができる。

カラーフィルタ 2 3 0 は、アレイ基板 1 0 0 の表示領域 A R 1 に対応して第 2 ベース基板 2 1 0 上に形成される。具体的には、カラーフィルタ 2 3 0 は画素電極 1 3 0 と一対一に対応される位置に形成される。

【 0 0 3 4 】

平坦化膜 2 4 0 は、外郭遮光膜 2 2 0 及びカラーフィルタ 2 3 0 を覆うように第 2 ベース基板 2 1 0 上に形成される。

共通電極 2 5 0 は、透明な導電性物質からなり、好ましく平坦化膜 2 4 0 の全領域上に形成される。共通電極 2 5 0 は、共通電圧配線と同様に外部から共通電圧の印加を受ける。

【 0 0 3 5 】

従って、境界領域 A R 2 に対応される共通電極 2 5 0 及び境界電極 1 4 0 間には電場が形成されない。これにより、表示パネル 1 0 0 がノーマリブラックモードで動作される場合、表示パネル 1 0 0 は境界領域 A R 2 にブラック画像を表示し、表示パネル 1 0 0 がノーマリホワイトモードで動作される場合、表示パネル 1 0 0 は境界領域 A R 2 にホワイト画像を表示する。

【 0 0 3 6 】

一方、アレイ基板 1 0 0 及び対向基板 2 0 0 間には液晶層 3 0 0 を密封するためのシールライン 3 5 0 が形成される。具体的に、シールライン 3 5 0 は遮光領域 A R 3 内に配置され、アレイ基板 1 0 0 及び対向基板 2 0 0 を互いに結合させる。

図 7 は、図 3 の他の実施例を示す平面図である。図 8 は、図 7 の I I I - I I I ' 線に沿って切断した断面図である。

【 0 0 3 7 】

ここで、図 7 及び図 8 は、共通電圧配線 S L 及び境界コンタクトホール 1 2 2 を除くと、図 3 及び図 4 と同じである。従って、図 7 及び図 8 を参照して、共通電圧配線 S L 及び境界コンタクトホール 1 2 2 のみを説明する。

共通電圧配線 S L は、境界領域 A R 2 のうち左側及び右側境界領域のうち少なくとも 1

つの領域内に形成され、ゲート駆動部から離隔して形成される。例えば、共通電圧配線 S L は、第 1 ゲート駆動回路 G D 1 から右側に離隔して第 1 ベース基板 1 1 0 上に形成される。

【0038】

一方、図示されていないが、共通電圧配線 S L は、画素電極 1 3 0 と重なるように表示領域 A R 1 にも形成されることができる。共通電圧配線 S L は、ゲート配線と同一層に形成されることが好ましく、外部から共通電圧の印加を受ける。

保護膜 1 2 0 には、境界電極 1 4 0 を共通電圧配線 S L と電氣的に連結させるための境界コンタクトホール 1 2 2 が形成される。

【0039】

境界コンタクトホール 1 2 2 は、共通電圧配線 S L と対応されるように境界領域 A R 2 のうちの左側及び右側境界領域のうち少なくとも 1 つの領域内に形成される。境界コンタクトホール 1 2 2 は、図面のように第 2 方向に沿って複数個で形成されることができるが、一体化された 1 つで形成されることもできる。

ゲート駆動回路 G D 1 は、境界電極 1 4 0 と第 1 ベース基板 1 1 0 との間に形成され境界領域 A R 2 にオーバーラップされるため、ゲート駆動部の外郭遮光膜の幅が減少する。従って、表示パネルの遮光領域 A R 3 が減少する。

【0040】

図 9 は、図 3 の更に他の実施例を示す平面図である。図 1 0 は、図 9 の I V - I V ' に沿って切断した断面図である。

ここで、図 9 及び図 1 0 は、画素電極 1 3 0 及び境界電極 1 4 0 を除くと、図 3 及び図 4 と同じである。従って、図 9 及び図 1 0 を参照して画素電極 1 3 0 及び境界電極 1 4 0 のみを説明する。

【0041】

画素電極 1 3 0 は、保護膜 1 2 0 上に形成される。この際、画素電極 1 3 0 は、ゲート配線及びデータ配線によって定義される画素単位領域 P U 内に互いに離隔して形成されることが好ましい。

画素電極 1 3 0 のそれぞれは、画素透明電極 1 3 2 及び画素反射電極 1 3 4 を含む。画素透明電極 1 3 2 は、保護膜 1 2 0 上に各画素単位領域 P U と対応されるように形成される。画素反射電極 1 3 4 は、画素透明電極 1 3 2 上に各画素単位領域 P U の一部と対応されるように形成される。画素反射電極 1 3 4 は、画素透過電極 1 3 2 の一部上に形成されることができ、画素透過電極 1 3 2 上の任意の地点に形成されることができる。例えば、画素反射電極 1 3 4 は、画素透過電極 1 3 2 の左側、中央、又は右側に配置されることができる。

【0042】

その結果、表示パネルは、外部光及び内部光を利用して表示領域 A R 1 を通じて画像を表示することができる。

境界電極 1 4 0 は、境界領域 A R 2 と対応されるように保護膜 1 2 0 上に形成される。この際、境界領域 A R 2 は、複数の境界単位領域 B U に区分されることができる。各境界単位領域 B U は、各画素単位領域 P U と同じサイズを有することが好ましい。

【0043】

境界電極 1 4 0 は、境界透明電極 1 4 2 及び境界反射電極 1 4 4 を含む。境界透明電極 1 4 2 は、保護膜 1 2 0 上に境界領域 A R 2 全体にかけて一体化された形状に形成される。即ち、境界透明電極 1 4 2 は、境界単位領域 B U 全部にかけて一体化された形状に形成される。この際、境界透過電極 1 4 2 が各境界単位領域 B U に配置されることもできる。

境界反射電極 1 4 4 は、境界透明電極 1 4 2 上に各境界単位領域 B U の一部と対応されるように複数個が形成される。これと異なり、境界反射電極 1 4 4 は、各境界単位領域 B U の一部をカバーするように一体化された形状に形成されることができる。

【0044】

その結果、表示パネルは、外部光及び内部光を利用して境界領域 A R 2 を通じてホワイ

ト画像又はブラック画像を表示することができる。

ゲート駆動回路 G D 1 は、境界電極 1 4 0 及び第 1 ベース基板 1 1 0 間に配置され境界領域 A R 2 にオーバーラップされるので、ゲート駆動部の一部をカバーする外郭遮光膜の幅が減少される。従って、表示パネルの遮光領域 A R 3 が減少する。

【 0 0 4 5 】

図 1 1 は、図 4 の他の実施例を示す断面図である。

ここで、図 1 1 は、対向基板 2 0 0 が境界遮光膜 2 6 0 を更に含むことを除くと、図 4 と同じである。従って、図 1、図 3、及び図 1 1 を参照して境界遮光膜 2 6 0 のみを説明する。

境界遮光膜 2 6 0 は、第 2 ベース基板 2 1 0 上に形成され平坦化膜 2 4 0 によって覆われる。

【 0 0 4 6 】

具体的に、境界遮光膜 2 6 0 は、各境界単位領域 B U の一部をカバーするように第 2 ベース基板 2 6 0 上に形成される。境界遮光膜 2 6 0 は、各境界単位領域 B U の一部と対応されるように複数個で形成されることができ、また、各境界単位領域 B U の一部をカバーするように一体化された形状に形成されることもできる。

境界遮光膜 2 6 0 は、境界領域 A R 2 を通じてホワイト画像を具現する場合、ホワイト画像の輝度を調節することができる。即ち、境界遮光膜 2 6 0 の各境界単位領域 B U をカバーする領域が増加する場合、ホワイト画像の輝度は減少する。一方、境界遮光膜 2 6 0 の各境界単位領域 B U をカバーする領域が減少する場合、ホワイト画像の輝度は増加する。

【 0 0 4 7 】

ゲート駆動回路 G D 1 は、境界電極 1 4 0 及び第 1 ベース基板 1 1 0 間に配置され境界領域 A R 2 にオーバーラップされるため、ゲート駆動部の一部をカバーする外郭遮光膜の幅が減少される。従って、表示パネルの遮光領域 A R 3 が減少する。

図 1 2 は、図 1 1 の更に他の実施例を示す断面図である。

ここで、図 1 2 は、画素電極 1 3 0 及び境界電極 1 4 0 を除くと、図 1 1 と同じである。従って、図 3 及び図 1 2 を参照して画素電極 1 3 0 及び境界電極 1 4 0 のみを説明する。

【 0 0 4 8 】

画素電極 1 3 0 は、保護膜 1 2 0 上に形成される。この際、画素電極 1 3 0 は、ゲート配線及びデータ配線によって定義される画素単位領域 P U 内で互いに離隔して形成されることが好ましい。

画素電極 1 3 0 のそれぞれは、画素透明電極 1 3 2 及び画素反射電極 1 3 4 を含む。画素透明電極 1 3 2 は、保護膜 1 2 0 上に各画素単位領域 P U と対応されるように形成される。画素反射電極 1 3 4 は、画素透明電極 1 3 2 上に各画素単位領域 P U の一部と対応されるように形成される。

【 0 0 4 9 】

その結果、表示パネルは外部光及び内部光を利用して表示領域 A R 1 を通じて画像を表示することができる。

境界電極 1 4 0 は、境界領域 A R 2 と対応されるように保護膜 1 2 0 上に形成される。この際、境界領域 A R 2 は、複数の境界単位領域 B U に区分されることができ、各境界単位領域 B U は、各画素単位領域 P U と同じサイズを有することが好ましい。

【 0 0 5 0 】

境界電極 1 4 0 は、境界透明電極 1 4 2 及び境界反射電極 1 4 4 を含む。境界透明電極 1 4 2 は、保護膜 1 2 0 上に境界領域 A R 2 全体にかけて一体化された形状に形成される。又、境界反射電極 1 4 4 も境界透明電極 1 4 2 上に境界領域 A R 2 全体にかけて一体化された形状に形成される。

即ち、境界透明電極 1 4 2 及び境界反射電極 1 4 4 は、境界単位領域 B U の全部にかけて一体化された形状に形成される。その結果、表示パネルは外部光を利用して境界領域 A

R 2 を通じてホワイト画像又はブラック画像を表示することができる。ここで、表示パネルが境界領域 A R 2 を通じてホワイト画像を具現する場合、境界遮光膜 2 6 0 はホワイト画像の輝度を調節することができる。

【 0 0 5 1 】

一方、上記では境界電極 1 4 0 が境界透明電極 1 4 2 及び境界反射電極 1 4 4 の全部を含むことを説明したが、これと異なり、境界電極 1 4 0 が境界反射電極 1 4 4 のみを含むこともできる。即ち、境界透明電極 1 4 2 は省略され、境界透明電極 1 4 2 が保護膜 1 2 0 上に直接形成されることができる。

このように本実施例によると、ゲート駆動部が境界領域 A R 2 に重なるように境界電極 1 4 0 及び第 1 ベース基板 1 1 0 間に形成される。その結果、ゲート駆動部をカバーするために、外郭遮光膜 2 2 0 の幅が増加することを防止することにより、遮光領域 A R 3 の幅を最小化させることができる。

【 0 0 5 2 】

このような本発明によると、ゲート駆動部が境界領域に重なるように境界電極及び第 1 ベース基板間に形成されることにより、ゲート駆動部をカバーするために外郭遮光膜の幅が増加することを防止することができ、その結果、表示パネルの遮光領域の幅を最小化させることができる。

以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。

【図面の簡単な説明】

【 0 0 5 3 】

【図 1】本発明の一実施例による表示パネルを概念的に示す斜視図である。

【図 2】図 1 の表示パネルのうち、アレイ基板を概念的に示す平面図である。

【図 3】図 2 の A 部分を拡大して示す平面図である。

【図 4】図 3 の I - I ' 線に沿って切断した断面図である。

【図 5】図 2 の B 部分を拡大して示す平面図である。

【図 6】図 5 の I I - I I ' に沿って切断した断面図である。

【図 7】図 3 と他の実施例を示す平面図である。

【図 8】図 7 の I I I - I I I ' に沿って切断した断面図である。

【図 9】図 3 と更に他の実施例を示す平面図である。

【図 1 0】図 9 の I V - I V ' に沿って切断した断面図である。

【図 1 1】図 4 と他の実施例を示す断面図である。

【図 1 2】図 1 1 と更に他の実施例を示す断面図である。

【符号の説明】

【 0 0 5 4 】

1 0 0	アレイ基板
1 1 0	第 1 ベース基板
1 2 0	保護膜
1 3 0	画素電極
1 4 0	境界電極
S L	共通電圧配線
G D 1	第 1 ゲート駆動回路
G D 2	第 2 ゲート駆動回路
2 0 0	対向基板
2 1 0	第 2 ベース基板
2 2 0	外郭遮光膜
2 3 0	カラーフィルタ
2 4 0	平坦化膜
2 5 0	共通電極

2 6 0	境界遮光膜
3 0 0	液晶層
3 5 0	シールライン