

發明專利說明書

※ 申請案號：

97187409

※ 申請日期：

97.7.18

※IPC 分類：H01L21/74(2006.01)
H01L33/00(2006.01)
H01L21/3205(2006.01)

一、發明名稱：(中文/英文)

用於以氮化物為主之薄膜的埋入接點式元件及其製造方法

BURIED CONTACT DEVICES FOR NITRIDE-BASED FILMS AND MANUFACTURE THEREOF

二、申請人：(共 1 人)

姓名或名稱：(中文/英文)

葛利文企業有限公司 / GALLIUM ENTERPRISES PTY LTD

代表人：(中文/英文)

塔佛那爾 麥可 R. / TAVERNER, MICHAEL ROBERT

住居所或營業所地址：(中文/英文)

澳洲新南威爾斯銀水艾斯快斯街 74 號

74 Asquith Street, Silverwater, New South Wales 2128, Australia

國 籍：(中文/英文)

澳洲 / AUSTRALIA

三、發明人：(共 3 人)

姓 名：(中文/英文)

1. 包切爾 肯尼斯 S. A. / BUTCHER, KENNETH SCOTT ALEXANDER

2. 溫特伯特福坤特 馬利亞-皮耶 F. / WINTREBERT EP FOUQUET, MARIE-PIERRE
FRANCOISE

3. 福那迪斯 阿那拉 J. J. / FERNANDES, ALANNA JULIA JUNE

國 籍：(中文/英文)

1. 澳洲 / AUSTRALIA

2. 澳洲 / AUSTRALIA

3. 澳洲 / AUSTRALIA

四、聲明事項：

☐ 主張專利法第二十二條第二項 ☐ 第一款或 ☐ 第二款規定之事實，其事實發生日期為：。

☒ 申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

☒ 有主張專利法第二十七條第一項國際優先權：

1. 澳洲、 2007/07/20、 2007903940

☐ 無主張專利法第二十七條第一項國際優先權：

☐ 主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

☐ 主張專利法第三十條生物材料：

☐ 須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

☐ 不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

九、發明說明：

【發明所屬之技術領域】

發明領域

本發明係有關於半導體元件，特別是有關於由基於氮
5 化鎵之半導體材料薄膜形成的半導體元件。

吾等已將本發明開發成主要可用作以氮化鎵及/或氮
化銦鎵及/或氮化鋁鎵為主且包含埋入式導電(例如，金屬)
接點的半導體元件並描述本申請案於下文。不過，應瞭解，
本發明並不受限於特定的使用領域。

10 【先前技術】

發明背景

切勿視為本專利說明書中提及的任何先前技術是承認
該先前技術為眾所周知或在本技藝中形成一般知識的一部
份。

15 氮化鎵為廣泛用來製造藍光、紫光及白光發射二極
體、藍光雷射二極體、紫外光檢測器及高功率微波電晶體
元件的材料。

由於在製成適用於廣泛應用的低耗能元件方面，氮化
鎵有實際及潛在的用途，因此氮化鎵薄膜極為重要。

20 遠距電漿增強化學氣相沉積法(RPECVD，此術語可與
RPCVD互換)為另一種可用來成長三族金屬氮化物之薄膜
的成長方法。當要成長的薄膜為氮化鎵時，RPECVD技術
能夠使用約500°C至約800°C、或約500°C至約700°C的成長
溫度，這遠低於MOCVD法的成長溫度而且可降低設備成

本。RPECVD方法的另一個優點是可使用晶格與氮化鎵更加匹配的溫度敏感基材，例如氧化鋅。

儘管人們廣泛認為RPECVD由於電漿源在基板遠端而為一種可避免薄膜被電漿所產生之物種損傷的技術，然而
5 本發明人頃發現用此方法所成長的薄膜會蒙受嚴重的損傷，即使是用能量相對低的物種。為了克服此方法的問題，特別是氮化鎵薄膜及其合金，共同體專利公約公開第WO/2006/034540號(標題為“用於成長三族金屬氮化物薄膜的方法與裝置以及三族金屬氮化物薄膜”)的申請人已揭示
10 用REPCVD製程以到達基板之能量進一步降低的活性中性氮氣物種來成長氮化鎵薄膜的方法及裝置，其內容全部併入本文作為參考資料。描述於第WO/2006/034540號的方法也考慮到氮化鎵薄膜的成長，其中係將氮化鎵薄膜的氧污染最小化，以及新型加熱器設計經得起用於成長金屬氮化
15 物之RPECVD成長系統的嚴苛工作條件。

儘管已實現用於成長金屬氮化物薄膜的技術，然而在成長具有台面結構(mesa structure)以外之結構的金屬氮化物半導體元件時很困難。例如沉積於導電SiC上以及氮化鎵的雷射剝離是使用成長金屬氮化物元件的其他方法，不過
20 這些方法也有問題：SiC很貴以及使用雷射剝離法的元件良率很低，因為元件之中的氮化鎵會被雷射加熱而損傷。化學剝離技術也為眾所周知，例如藉由成長元件於犧牲緩衝層以及在成長後用化學蝕刻法移除該緩衝層(請參考，例如Ha等人在IEEE Photonic Technology Letters 2008、20(3)

p.175-177中有描述使用氮化鉻(CrN)作為該緩衝層)。然而，化學蝕刻技術也有問題，因為它會引進額外的元件加工步驟，例如需要在薄膜中加上蝕刻貫孔，這在氮化鎵元件方面是未成熟仍待查證的技術。直接成長於金屬氮化物層可排除進一步化學蝕刻加工的需要。然而，用於製造具有埋入式(或埋藏式)接點用以電氣接觸元件結構之半導體元件的當前方法都無法轉移到金屬氮化物薄膜。因此，金屬氮化物元件受限於類似於第1圖的台面型結構，其係包含基板2、緩衝層4、n型或者p型摻雜的第一層半導體材料6、接合區8、摻雜成與該第一層相反(亦即，p型或n型摻雜)的第二層半導體材料10、以及各自與半導體層10、6接觸的接點12、14，在此接點12、14係經暴露成各自能與半導體元件電氣接觸。這種配置的缺點是接點12、14的有效距離大約有十幾微米至多達數百微米。因此接點12、14之間有這麼大的距離會導致元件在操作之前必須克服接點之間的大串聯電阻，因而對元件的效率有害而且元件結構會產生不必要的熱(Chakraborty等人在IEEE Transactions of Electron. Devices 2007, 54(5)中有進一步說明氮化鎵半導體元件的串聯電阻)。若將接點埋入元件結構，可顯著減少接點的有效間隔而可獲致與元件串聯電阻及操作效率的效益。

在用MOCVD或HVPE(氮化物氣相磊晶法)成長氮化鎵期間，由於金屬氮化物半導體元件的金屬接點在侵蝕性化學環境下無法存留，而難以製成埋入接點式結構。特別是，通常是用相對高溫、以氮及/或鹵素為主的氣體來確保在沉

積氮化鎳層之前可破壞大部份的金屬接點。更麻煩的是金屬由接觸層擴散到氮化鎳會造成無法以較低的溫度來成長薄膜的問題。

爰是，亟須具有埋入/埋藏接點式的金屬氮化物半導體元件(特別是，由氮化鎳材料形成的)，以及用於製造該等元件的方法。

用於本文的術語“包含”是意指“主要包含，但不穩定只包含”。

【發明內容】

10 發明概要

本發明的目標是要克服或改善至少一項先前技術的缺點或提供有用的替代物。

在本專利說明書中，術語埋入式或埋入可與術語埋藏式及埋藏互換。

15 根據第一方面，提供一種半導體元件，其係包含：

一基板；

一第一接點；

沉積於該基板上的一第一層摻雜半導體材料；

沉積於該第一層上的一半導體接合區；

20 沉積該接合區上的一第二層摻雜半導體材料，該第二層的半導體摻雜極性係與該第一層的相反；以及，

一第二接點；

其中該第二接點係與該第二層電氣連通，而且該第一接點係經埋入成是在該基板與該接合區之間的該半導體元

件內以及與該第一層電氣連通。該第一接點可與該第一層直接或間接電氣連通。該第一接點可經由一傳導緩衝層而與該第一層電氣連通。

在一特殊配置中，提供一種半導體元件，其係包含：

5 一基板；

一第一埋入接點式；

沉積於該基板上的一第一層摻雜半導體材料；

沉積於該第一層上或於其附近的一半導體接合區；

10 沉積該接合區上的一第二層摻雜半導體材料，該第二層的半導體摻雜極性係與該第一層的相反；以及，

一第二接點；

其中該第二接點係與該第二層電氣連通，而且該第一接點係經埋入成是在該基板與該接合區之間的該半導體元件內以及與該第一層電氣連通。該第一接點可與該第一層直接或間接電氣連通。該第一接點可經由一傳導緩衝層而與該第一層電氣連通。

15

根據第二方面，提供一種由數種半導體氮化物材料形成的半導體元件，其係包含：

一基板；

20 在該基板上的至少一第一接點；

一第一半導體氮化物層其中該第一接點係埋入於該第一層中以及與該第一層電氣連通；

鄰近該第一半導體層的一接合層；

鄰近該接合層的一第二半導體氮化物層；

一第二接點，其係毗鄰該第二半導體層以及與該第二層電氣連通；

其中該第一及該第二接點係通過該接合層而電氣互連。該第一及該第二接點可經由該接合層而電氣互連。

- 5 根據第二方面之一配置，提供一種由數種半導體氮化物材料形成的半導體元件，其係包含：

一基板；

在該基板上的至少一第一接點；

- 一第一半導體氮化物層，其中該第一接點係埋藏於該
10 第一層中以及與該第一層電氣連通；

沉積於該第一半導體層上或於其附近的接合層；鄰近該接合層的一第二半導體氮化物層；

一第二接點，其係毗鄰該第二半導體層以及與該第二層電氣連通；

- 15 其中該第一及該第二接點係通過該接合層而電氣互連。而“通過該接合層來電氣互連”的意思是該第一及該第二接點是經由該接合層來電氣互連而不是彼此直接連接。

根據第三方面，提供一種半導體氮化物元件，其係包含：

- 20 一基板；

沉積於該基板上的一第一金屬氮化物層；

形成於該第一金屬氮化物薄膜上的至少一第一接點；

一第二金屬氮化物層，其係沉積於該第一金屬氮化物層上而至少部份囊封該第一接點；

沉積於該第二金屬氮化物層上的一半導體接合區；

沉積於該接合區上的一第三金屬氮化物層，該第三金屬氮化物層的半導體摻雜極性係與該第一及該第二金屬氮化物層的相反；以及

5 與該第三金屬氮化物層電氣連通的一第二接點。

根據第三方面之一配置，提供一種半導體氮化物元件，其係包含：

一基板；

沉積於該基板上的一第一金屬氮化物層；

10 形成於該第一金屬氮化物薄膜上的至少一第一接點；

一第二金屬氮化物層，其係沉積於該第一金屬氮化物層上而至少部份囊封該第一接點；沉積於該第二金屬氮化物層上或於其附近的一半導體接合區；

沉積於該接合區上的一第三金屬氮化物層，該第三金屬氮化物層的半導體摻雜極性係與該第一及該第二金屬氮化物層的相反；以及

15 屬氮化物層的半導體摻雜極性係與該第一及該第二金屬氮化物層的相反；以及

與該第三金屬氮化物層電氣連通的一第二接點。

第一至第三方面的金屬氮化物層都可由一金屬氮化物半導體材料形成，例如氮化鎵、氮化鋁鎵、氮化銦鎵、氮化銦鎵鋁、氮化銦鋁、或彼等之組合，例如氮化銦鎵/氮化鋁鎵、氮化銦鎵/氮化鎵、氮化鎵/氮化鋁鎵、氮化鎵/氮化鋁銦鎵、氮化銦鎵/氮化鋁銦鎵、氮化鋁鎵/氮化鋁銦鎵等等，如熟諳此藝者所習知的。

在第一至第三方面的每個元件中，該第一接點可在該

基板上或於其附近，或替換地，可在一傳導緩衝層上、附近、或埋入/埋藏於傳導緩衝層內，其中該傳導緩衝層可在該基板上或於其附近。至少一部份囊封第一接點可包含：形成至少部份埋入或至少部份埋藏式接點。

5 在第一至第三方面的每個元件中，該第一及該第二接點都可為傳導接點，以及可為金屬接點。該(等)傳導接點的電阻率可遠小於金屬氮化物半導體材料的電阻率，例如金屬氮化物半導體材料的電阻率可為該(等)接點的1、2、3、4、5、6、7、8或更多倍。

10 在第一至第三方面的每個元件中，該元件在對應至元件所用材料之本質帶隙(或數個，直接或間接帶隙)波長附近的光致發光可超過該元件在其他波長的光致發光。其他的波長可對應至來自該元件內之缺陷的光致發光。例如，就金屬氮化物半導體(例如，氮化鎵或如本文所述的類似半導體材料)而言，對應至該帶隙的波長可在約300至250奈米的範圍內，或替換地在以下範圍內：約300至200、300至250、320至250、320至200、320至250、340至250、360至250、360至220、360至200奈米，以及可等於約300、310、320、330、340、350、360、370、380、390、400、410、420、
15 430、440、或約450奈米，而且在此波長的光致發光可大於與缺陷有關之光致發光在約450至200奈米波長範圍內的最大強度。該光致發光在該帶隙波長的強度可大於該光致發光在其他強度(例如，與缺陷有關的波長)至少0.5、1、1.5、
20 2或更多倍。

根據第四方面，提供一種形成有數個埋入接點之一半導體元件的方法，其係包含下列步驟：

首先在一基板上形成至少一接點；

遮罩該第一接點以暴露至少一元件區；

- 5 在該元件區附近形成覆蓋該第一接點的一第一層以將該第一接點埋入於該第一層內；

形成覆蓋該第一層的一接合；

形成覆蓋該接合的一第二層；

在該第二層上形成一第二接點；以及

- 10 移除該遮罩以暴露基板上在未對應至該等元件區之區域中的第一接點。

根據第四方面之一配置，提供一種形成一有埋入接點之半導體元件的方法，其係包含下列步驟：

首先在一基板上形成至少一接點；遮罩該第一接點以

- 15 暴露至少一元件區；

在該元件區附近形成覆蓋該第一接點的一第一層以埋藏該第一接點於該第一層內；

形成覆蓋該第一層的一接合；

形成覆蓋該接合的一第二層；

- 20 在該第二層上形成一第二接點；以及

移除該遮罩以暴露基板上在未對應至該等元件區之區域中的第一接點。

根據第四方面之另一配置，提供一種形成有埋入或埋藏接點之半導體元件的方法，其係包含下列步驟：

提供包含至少一第一傳導接點的一基板；

遮罩該第一接點以暴露至少一元件區；

在該元件區附近形成覆蓋該第一接點的第一層以埋入或埋藏該第一接點於該第一層內；

5 形成覆蓋該第一層的一接合；

形成覆蓋該接合的一第二層；

在該第二層上形成一第二傳導接點；以及

移除該遮罩以暴露基板上在未對應至該等元件區之區域中的第一接點。

10 該第一及該第二接點可分別為第一及第二傳導接點，以及可分別為第一及第二金屬接點。該(等)第一傳導接點與該(等)第二傳導接點可為金屬接點。

根據第五方面，提供一種形成一埋入接點式半導體氮化物元件的方法，其係包含下列步驟：

15 提供包含至少一第一接點的一基板；

遮罩該第一接點之第一部份以暴露包含該第一接點之第二部份的至少一元件區；

在該元件區中形成覆蓋該第一接點之該第二部份的第一半導體氮化物層，藉此以埋入該第一接點於該第一層

20 內；

形成覆蓋該第一層的一接合；

形成覆蓋該接合的一第二半導體氮化物層；

在該第二層上形成一第二接點；以及

移除該遮罩，藉此暴露該等第一接點之該第一部份。

根據第五方面之一配置，提供一種形成一埋入接點式半導體氮化物元件的方法，其係包含下列步驟：

首先在一基板上形成至少一傳導接點；

- 遮罩該第一接點之第一部份以暴露包含該第一接點之
- 5 第二部份的至少一元件區；

在該元件區中形成覆蓋該第一接點之該第二部份的第一半導體氮化物層，藉此以埋藏該第一接點於該第一層內；

形成覆蓋該第一層的一接合；

- 10 形成覆蓋該接合的一第二半導體氮化物層；

在該第二層上形成一第二傳導接點；以及

移除該遮罩，藉此暴露該等第一接點之該第一部份。

根據第五方面之一配置，提供一種形成一埋入或埋藏接點式半導體氮化物元件的方法，其係包含下列步驟：

- 15 提供包含至少一傳導接點的一基板；

遮罩該第一接點之第一部份以暴露包含該第一接點之第二部份的至少一元件區；

在該元件區中形成覆蓋該第一接點之該第二部份的第一半導體氮化物層，藉此以埋入或埋藏該第一接點於該

20 第一層內；

形成覆蓋該第一層的一接合；

形成覆蓋該接合的一第二半導體氮化物層；

在該第二層上形成一第二傳導接點；以及

移除該遮罩，藉此暴露該等第一接點之該第一部份。

該第一及該第二接點可分別為第一及第二傳導接點，以及可分別為第一及第二金屬接點。該(等)第一傳導接點與該(等)第二傳導接點可為金屬接點。

- 根據第六方面，提供一種形成一埋入接點式半導體氮化物元件的方法，其係包含下列步驟：

提供包含至少一第一傳導接點的一基板；

形成覆蓋該第一接點的一第一半導體氮化物層，藉此以埋入該第一接點於該第一層內；

形成覆蓋該第一層的一接合；

- 10 形成覆蓋該接合的一第二半導體氮化物層；以及在該第二層上形成一第二傳導接點。

根據第六方面之一配置，提供一種形成一埋入接點式半導體氮化物元件的方法，其係包含下列步驟：

首先在一基板上形成至少一傳導接點；

- 15 形成覆蓋該第一接點的一第一半導體氮化物層，藉此以埋藏該第一接點於該第一層內；

形成覆蓋該第一層的一接合；

形成覆蓋該接合的一第二半導體氮化物層；以及

在該第二層上形成一第二傳導接點。

- 20 根據第六方面之一配置，提供一種形成一埋入或埋藏接點式半導體氮化物元件的方法，其係包含下列步驟：

提供包含至少一第一傳導接點的一基板；

形成覆蓋該第一接點的一第一半導體氮化物層，藉此以埋入或埋藏該第一接點於該第一層內；

形成覆蓋該第一層的一接合；

形成覆蓋該接合的一第二半導體氮化物層；以及

在該第二層上形成一第二傳導接點。

可實施根據第四至第六方面中之任一方面的本發明方法藉此可以不超過約800°C的溫度來製備該元件的該等半導體層，或在其他的配置中，以不大於約700°C的溫度製備。可以範圍在約500°C至約800°C之間(或替換地，在約500°C至約700°C之間)的一或更多溫度來製備該元件的該等半導體層。

根據每個第四至第六方面的金屬氮化物層可由金屬氮化物半導體材料形成，例如氮化鎵、氮化鋁鎵、氮化銦鎵、氮化銦鎵鋁、氮化銦鋁、或彼等的組合，例如氮化銦鎵/氮化鋁鎵、氮化銦鎵/氮化鎵、氮化鎵/氮化鋁鎵、氮化鎵/氮化鋁銦鎵、氮化銦鎵/氮化鋁銦鎵、氮化鋁鎵/氮化鋁銦鎵等，如熟諳此藝者所習知的。

在第四至第六方面的每一種元件中，第一及第二接點都可為傳導接點，以及可為金屬接點。該(等)第一傳導接點與該(等)第二傳導接點可為金屬接點。該(等)傳導接點的電阻率遠低於金屬氮化物半導體材料的電阻率，例如該金屬氮化物半導體材料的電阻率可為該(等)接點的1、2、3、4、5、6、7、8或更多倍。

第四至第六方面的每一種方法可包含：範圍在約500至200°C之間(或約500°C至700°C)的溫度來形成該第一及該第二半導體氮化物層。該方法可視需要包含下列步驟：沉

積可為絕緣緩衝層或者摻雜緩衝層的一緩衝層。該摻雜緩衝層可為n型或p型。在形成該至少一第一金屬接點之前，可沉積該緩衝層於該基板上，其中該等第一接點均形成於該緩衝層上。該第一接點可為電接點。該第一接點可與該第一層形成一歐姆接點。該第一接點可與一傳導緩衝層形成一歐姆接點。該第一接點與該緩衝層的組合可與該第一層形成一歐姆接點。該電氣連通的形式可為一歐姆接點。在形成該至少一第一金屬接點之後，可沉積該緩衝層於該基板上，其中該等第一接點均埋入於該緩衝層內。該緩衝層可為一降串聯電阻用緩衝層。該緩衝層可為一活性半導體緩衝層以及可為一活性半導體氮化物層。該緩衝層可由氧化鋅或其他合適材料形成。在每個第一至第六方面中，該接合層係該元件的該第一及該第二層電氣連通。

本發明也包含用本發明方法可得到的元件。用本發明方法形成的元件也落在本發明的範疇內。

該第一層可為第一半導體層以及可為第一金屬氮化物半導體層。該第一金屬氮化物半導體層可為n型或p型。該接合可為雙異質結構接合(double heterostructure junction)。該雙異質結構接合可由氮化銦鎵及/或氮化鋁鎵金屬氮化物形成。該接合可為單一或多重量子阱接合或某些其他類型的半導體接合。該等半導體層可用遠距電漿製造技術在氮氣氣氛下形成。

在每個第一至第三方面的半導體元件之一配置中或在根據第四至第六方面的任一方法中，該接合層可為在該第

一或者第二半導體層之中的接合區。同樣，可藉由摻雜適當的半導體材料區來獨立或各自界定該第一及該第二半導體層中的一個或兩者。

本發明的半導體元件可被製備成藉此可以不超過約
5 800°C的溫度來形成該元件的該等半導體層，或在其他的配置中，可以不大於約700°C的溫度來形成。它可以範圍是在約500°C至約700°C之間的一或更多溫度來製備。

在根據每個第一至第三方面的半導體元件之一配置中或在根據第四至第六方面的任一方法中，可單獨施加下列
10 的特徵或者兩個或更多特徵的任一組合：

可埋入該第一接點於可為傳導緩衝層的一緩衝層內。在該半導體元件的其他配置中，該第一接點可位在該緩衝層的上部。在其他的配置中，可埋入該第一接點於該第一層內。在其他的配置中，該半導體元件可包含在該基板與
15 該第一層之間的一緩衝層。可埋入該第一接點於該緩衝層或該第一層內。該第一接點可為電接點。該第一接點可與該第一層形成一歐姆接點。該第一接點可與一傳導緩衝層形成一歐姆接點。該第一接點與該緩衝層的組合可與該第一層形成一歐姆接點。該電氣連通的形式可為一歐姆接
20 點。可具有一個以上的緩衝層，例如2、3、4或5或更多的緩衝層。該緩衝層可為活性半導體緩衝層以及可為活性半導體氮化物層。該緩衝層可由氧化鋅形成。該緩衝層可為降串聯電阻用緩衝層。

該第一層可為n型半導體層，而該第二層可為p型半導

- 體層。在其他的配置中，該第一層可為p型半導體層，而該第二層可為n型半導體層。該第一及該第二層各可輕度摻雜或重度摻雜。在其他的配置中，該第一層可輕度摻雜，而該第二層可重度摻雜，或替換地該第一層可重度摻雜，而該第二層可輕度摻雜。該第一或該第二層都可包含由輕度摻雜變成重度摻雜或反之的階狀或梯度摻雜區。該n型層可為富鎵氮化物層以及可為摻雜矽的氮化物層。該p型層可為摻雜鎂的氮化物層，以及可為摻雜鎂的氮化鎵層。替換地，該p型層可為摻雜鋁或鋅的氮化物層。
- 10 該第一及/或該第二層的摻雜濃度可在 $1 \times 10^{18} \text{ cm}^{-3}$ 至 $1 \times 10^{19} \text{ cm}^{-3}$ 之間，或該摻雜濃度可在下列範圍中： $1 \times 10^{16} \text{ cm}^{-3}$ 至 $1 \times 10^{21} \text{ cm}^{-3}$ 、 $1 \times 10^{17} \text{ cm}^{-3}$ 至 $1 \times 10^{20} \text{ cm}^{-3}$ 、 $5 \times 10^{17} \text{ cm}^{-3}$ 至 $1 \times 10^{20} \text{ cm}^{-3}$ 、 $1 \times 10^{18} \text{ cm}^{-3}$ 至 $1 \times 10^{20} \text{ cm}^{-3}$ 、 $1 \times 10^{18} \text{ cm}^{-3}$ 至 $5 \times 10^{19} \text{ cm}^{-3}$ 、 $5 \times 10^{18} \text{ cm}^{-3}$ 至 $5 \times 10^{19} \text{ cm}^{-3}$ 、 $2 \times 10^{18} \text{ cm}^{-3}$ 至 $1 \times 10^{19} \text{ cm}^{-3}$ 、或 $5 \times 10^{18} \text{ cm}^{-3}$ 至 $1 \times 10^{19} \text{ cm}^{-3}$ 。該摻雜濃度可大約為 $1 \times 10^{16} \text{ cm}^{-3}$ 、 $5 \times 10^{16} \text{ cm}^{-3}$ 、 $1 \times 10^{17} \text{ cm}^{-3}$ 、 $5 \times 10^{17} \text{ cm}^{-3}$ 、 $8 \times 10^{17} \text{ cm}^{-3}$ 、 $1 \times 10^{18} \text{ cm}^{-3}$ 、 $2 \times 10^{18} \text{ cm}^{-3}$ 、 $3 \times 10^{18} \text{ cm}^{-3}$ 、 $4 \times 10^{18} \text{ cm}^{-3}$ 、 $5 \times 10^{18} \text{ cm}^{-3}$ 、 $6 \times 10^{18} \text{ cm}^{-3}$ 、 $7 \times 10^{18} \text{ cm}^{-3}$ 、 $8 \times 10^{18} \text{ cm}^{-3}$ 、 $9 \times 10^{18} \text{ cm}^{-3}$ 、 $1 \times 10^{19} \text{ cm}^{-3}$ 、 $1 \times 10^{19} \text{ cm}^{-3}$ 、 $2 \times 10^{19} \text{ cm}^{-3}$ 、 $5 \times 10^{19} \text{ cm}^{-3}$ 、或 $1 \times 10^{20} \text{ cm}^{-3}$ 。可更加重度地摻雜在該第一接點附近的第一層。

該半導體元件可為金屬氮化物半導體元件。該第一及該第二層可由III-V族半導體材料形成。該第一及該第二層可由金屬氮化物形成。該金屬氮化物可為氮化鎵(GaN)。在

其他的配置中，該第一及該第二層可由氮化銦鋁鎵 (AlGaIn)、氮化銦鎵(InGaIn)、氮化銦鎵鋁、或氮化銦鋁形成。在其他的配置中，該第一及該第二層可由不同的半導體材料形成，例如氮化銦鎵/氮化鋁鎵、氮化銦鎵/氮化鎵、氮化鎵/氮化鋁鎵、氮化鎵/氮化鋁銦鎵、氮化鋁鎵/氮化鋁銦鎵、或彼等的其他組合。在其他的配置中，在該接合處可使用多層，例如夾在氮化鎵或氮化鋁鎵阻障層之間的氮化銦鎵量子阱或數層。該半導體元件可形成一半導體電晶體，例如雙極接合電晶體、場效電晶體等等。該半導體元件可形成一發光元件(例如，發光二極體)、雷射元件(例如，雷射二極體，邊射型雷射二極體或者垂直空腔面射型雷射VCSEL，或一些其他類型的雷射二極體)，而且可為例如氮化銦鎵/氮化鎵雷射二極體。該發光元件可發射波長範圍在約300至600奈米之間的光線。該發光元件可為氮化鎵藍光LED、以氮化鎵為主之藍光LED、以氮化鎵為主之藍光雷射二極體、或氮化鎵藍光雷射二極體。該半導體元件可形成一光檢測元件，例如光二極體、光電晶體、電荷耦合元件、太陽能電池或日盲檢測器(solar-blind detector)等等。該光檢測元件可檢測波長範圍在約350至700奈米之間的光線。

該第一接點可為n型接點，而該第二接點可為p型接點。在其他的配置中，該第一接點可為p型接點，而該第二接點可為n型接點。

該第一及該第二接點之間的距離可在約10奈米至

10,000奈米的範圍內。替換地，該第一及該第二接點之間的距離可在下列的範圍內：10奈米至5,000奈米、10至1,000、10至900、10至800、10至700、10至600、10至500、10至400、10至350、10至300、10至250、10至200、10至150、

5 10至100、10至50、50至10,000、50至5,000、50至1,000、50至750、50至500、50至300、100至10,000、100至5,000、100至1,000、100至750、100至600、100至500、100至450、100至300、100至350、100至300、100至250、100至200、100至150、200至10,000、200至5,000、200至1,000、200至

10 750、200至600、200至500、200至450、200至300、200至350、200至300、200至250、400至10,000、400至5,000、400至1,000、400至750、400至600、400至500、400至450、1,000至10,000、1,000至7,500、1,000至5,000、1,000至2,500、1,000至2,000、2,500至10,000、或5,000至10,000奈米，以及該第

15 一及該第二接點之間的距離可大約等於10奈米、或50、100、150、200、250、300、350、400、450、500、550、600、650、700、750、800、900、1,000、1,500、2,000、2,500、3,000、3,500、4,000、4,500、5,000、6,000、7,000、8,000、9,000、或10,000奈米。

20 與該第一接點毗鄰之層的串聯電阻(亦即，呈n型或p型組態的埋藏接點)可小於5歐姆，以及可在約0.00001至5歐姆之間。替換地，該串聯電阻可在下列範圍內：約0.0001至2、0.0001至1、0.0001至0.1、0.0001至0.01、0.0001至0.001、0.001至5、0.001至2、0.001至1、0.001至0.1、0.001至0.01、

0.01至5、0.01至2、0.01至1、0.01至0.1、0.1至5、0.1至2、
 0.1至1，以及可大約等於0.0001、0.0005、0.001、0.002、
 0.003、0.004、0.005、0.006、0.007、0.008、0.009、0.01、
 0.02、0.03、0.04、0.05、0.06、0.07、0.08、0.09、0.1、0.2、
 5 0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、2、或5歐姆。

該基板可為藍寶石、玻璃(例如，矽酸硼或石英玻璃)、
 石英、氧化鋅、碳化矽、矽或其他合適基板。

該半導體元件可包含埋入於該元件以及與該第一接點
 隔開的至少一附加第一接點。替換地，該半導體元件可包
 10 含埋入於該元件的多個附加第一接點。第一接點與鄰近附
 近第一接點的間隔可大約在50微米至1,000微米的範圍
 內，或替換地可大約下列的範圍內：50至750、50至500、
 50至450、50至400、50至350、50至300、50至250、50至200、
 50至150、50至100、100至1,000、100至750、100至500、
 15 100至450、100至400、100至350、100至300、100至250、
 100至200、100至150、250至500、250至450、250至400、
 250至350、或250至300微米，以及該間隔可大約等於50、
 75、100、125、150、175、200、225、250、275、300、325、
 350、375、400、450、500、600、700、800、900、或1,000
 20 微米。

該接合區可包含簡單的p-n、n-p、p-n-p、或n-p-n型接
 合，或在其他的配置中，該接合區可為雙異質結構接合、
 單一量子阱接合、或多重量子阱接合。該接合區可包含其
 中有2、3、4、5、6、7、8、9、10個或更多量子阱的多重

量子阱接合。可具有一個以上的接合區，例如2、3、4、5、6、7、8、9、或10個或更多個接合區。如熟諳此藝者所習知的，該接合區可包含該元件中有空乏區或帶的區域，以及在該元件內可包含1、2、3至8或更多層，其中該等層可
5 選自下列中之一或更多：半導體層、金屬氮化物半導體層、緩衝層、或傳導緩衝層。半導體元件層及/或接合區中之一或更多可為半導體材料摻雜區或可以摻雜物摻雜該半導體材料的方式來形成，例如藉由擴散摻雜物於半導體材料內或用熟諳此藝者所習知的其他合適方法。替換地，可藉由
10 沉積或形成一或更多半導體層於該半導體材料及/或該摻雜半導體材料上來形成該接合區。

電氣互連以及上述電氣連通的方式係包含該第一及該第二接點經由該元件之接合層的間接電氣接觸，這與兩者的直接電氣接觸不同。

15 該第一接點可延伸超出該半導體元件以促進形成電氣接觸。該基板、該緩衝層、或該第一層或彼等之組合可延伸超出該半導體元件以支撐伸出的第一接點。例如，可暴露一部份的埋入或埋藏接點以便致能電氣接觸，或該埋入或埋藏接點(或彼之一部份)可延伸超出埋入或埋藏它之層
20 以便致能電氣接觸。

圖式簡單說明

此時結合以下附圖來描述僅供圖解說明的本發明較佳具體實施例：

第1圖為有外部接點的先前技術台面結構半導體元件

之實施例；

第2圖為埋入接點式半導體元件的第一配置；

第3圖為埋入接點式半導體元件的第二配置；

第4圖為埋入接點式半導體元件的第三配置；

5 第5圖為埋入接點式半導體元件的第四配置；

第6圖為埋入接點式半導體元件的第五配置；

第7圖的流程圖係圖示用於形成埋入接點式半導體元件之方法的第一配置；

10 第8圖的流程圖係圖示用於形成埋入接點式半導體元件之方法的第二配置；

第9A圖、第10A圖、第11A圖及第12A圖分別為第7圖方法在初始加工階段期間的半導體元件俯視圖；

15 第9B圖、第10B圖、第11B圖及第12B圖的橫截面圖係分別沿著第9A圖、第10A圖、第11A圖及第12A圖中之直線B-B、C-C、D-D及E-E繪出在初始加工階段期間的半導體元件；以及

第13圖的曲線圖係圖示根據本發明方法形成之雙異質結構接合的光致發光。

【實施方式】

20 較佳實施例之詳細說明

揭示於本文的是具有埋入/埋藏接點式的金屬氮化物半導體元件及裝置。該等元件的優點包含元件中電接點之間有顯著減少的串聯電阻因而可增強操作效率以及減少元件的發熱。金屬氮化物半導體元件中之埋入接點的另一優

點包含：如果使部份埋入接點不經受沉積則可排除用光蝕刻技術來製作該元件的需要。可用遮罩來避免沉積於接點表面上。有可能製造面積較寬的元件，這取決於其他的操作限制，例如電流、電壓及散熱。

5 第2圖為金屬氮化物半導體元件100的三維視圖，而第3圖為沿著第2圖中之點線A-A繪出的橫截面圖。該半導體元件包含基板102、第一接點104、傳導緩衝層106、沉積於緩衝層106上的第一層摻雜半導體材料108、沉積於第一層108上的半導體接合區110、沉積於接合區110上的第二層摻雜
10 半導體材料112，第二層112的半導體摻雜極性係與第一層108的相反；以及，一第二接點114，其中第二接點114係與第二層112電氣連通，而第一接點104均埋入在基板102、接合區110之間的半導體元件100。在圖示的特定配置中，第一接點均埋入於緩衝層102內，然而在此配置，第一接點104
15 可位在緩衝層102的上面。在其他的配置中，第二接點可埋入於第一層半導體材料106內。

第一層106可為n型半導體層，而第二層112可為p型半導體層。在其他的配置中，第一層102可為p型半導體層而第二層112為n型半導體層。可各自輕度摻雜或重度摻雜該
20 第一及第二層。在其他的配置中，輕度摻雜該第一層以及可重度摻雜該第二層，或替換地，可重度摻雜該第一層以及可輕度摻雜該第二層。該第一或者第二層可包含由輕度摻雜變成重度摻雜或反之的階狀或梯度摻雜區(未圖示)。可更加重度地摻雜在該第一接點附近的第二層。該第二層的

摻雜濃度可在 $1 \times 10^{18} \text{ cm}^{-3}$ 至 $1 \times 10^{19} \text{ cm}^{-3}$ 之間，或摻雜濃度
 在下列範圍內： $1 \times 10^{16} \text{ cm}^{-3}$ 至 $1 \times 10^{21} \text{ cm}^{-3}$ 、 $1 \times 10^{17} \text{ cm}^{-3}$
 至 $1 \times 10^{20} \text{ cm}^{-3}$ 、 $5 \times 10^{17} \text{ cm}^{-3}$ 至 $1 \times 10^{20} \text{ cm}^{-3}$ 、 $1 \times 10^{18} \text{ cm}^{-3}$
 至 $1 \times 10^{20} \text{ cm}^{-3}$ 、 $1 \times 10^{18} \text{ cm}^{-3}$ 至 $5 \times 10^{19} \text{ cm}^{-3}$ 、 $5 \times 10^{18} \text{ cm}^{-3}$
 5 至 $5 \times 10^{19} \text{ cm}^{-3}$ 、 $2 \times 10^{18} \text{ cm}^{-3}$ 至 $1 \times 10^{19} \text{ cm}^{-3}$ 、或 $5 \times 10^{18} \text{ cm}^{-3}$
 至 $1 \times 10^{19} \text{ cm}^{-3}$ 。該摻雜濃度可大約等於 $1 \times 10^{16} \text{ cm}^{-3}$ 、 $5 \times$
 10^{16} cm^{-3} 、 $1 \times 10^{17} \text{ cm}^{-3}$ 、 $5 \times 10^{17} \text{ cm}^{-3}$ 、 $8 \times 10^{17} \text{ cm}^{-3}$ 、 1×10^{18}
 cm^{-3} 、 $2 \times 10^{18} \text{ cm}^{-3}$ 、 $3 \times 10^{18} \text{ cm}^{-3}$ 、 $4 \times 10^{18} \text{ cm}^{-3}$ 、 5×10^{18}
 cm^{-3} 、 $6 \times 10^{18} \text{ cm}^{-3}$ 、 $7 \times 10^{18} \text{ cm}^{-3}$ 、 $8 \times 10^{18} \text{ cm}^{-3}$ 、 9×10^{18}
 10 cm^{-3} 、 $1 \times 10^{19} \text{ cm}^{-3}$ 、 $1 \times 10^{19} \text{ cm}^{-3}$ 、 $2 \times 10^{19} \text{ cm}^{-3}$ 、 5×10^{19}
 cm^{-3} 、或 $1 \times 10^{20} \text{ cm}^{-3}$ 。

半導體元件100可為金屬氮化物半導體元件。第一及第
 二層108、112均由三五族金屬氮化物半導體材料形成，例
 如氮化鎵(GaN)。在其他的配置中，第一及第二層108、112
 15 均由氮化銦鋁鎵(AlGaIn)、氮化銦鎵(InGaIn)、氮化銦鎵鋁、
 或氮化銦鋁形成。在其他的配置中，第一及第二層108、112
 是由不同的半導體材料形成，例如氮化銦鎵/氮化鋁鎵、氮
 化銦鎵/氮化鎵、氮化鎵/氮化鋁鎵、氮化鎵/氮化鋁銦鎵、
 氮化銦鎵/氮化鋁銦鎵、氮化鋁鎵/氮化鋁銦鎵或彼等的其他
 20 組合。

根據共用異質結構接合，第2圖及第3圖的接合110為雙
 異質結構接合，其係包含n型或p型半導體材料(例如，氮化
 鋁鎵)的第一接合層116、中間層118(例如，由氮化銦鎵構成
 的)、以及摻雜極性(亦即，p型或n型)與第一接合層相反的

第二接合層120。在其他的配置中，該半導體元件可為單一或多重量子阱元件。第4圖(其中類似的元件用相同的元件符號表示)圖示有埋入接點之金屬氮化物半導體元件的示範配置，其中接合區210係由二量子阱結構構成。根據共用
5 多重量子阱結構，由氮化銦鎵或氮化鋁鎵形成的n型或p型摻雜材料可形成接合緩衝層202、208與量子阱層204、206，而形成阱結構之阻障層的中間層210、212及214是由例如氮化鎵或氮化鋁鎵形成。按需要，中間層210、212及214的帶隙可與接合層106或者112的實質相同，或者若是充分大於
10 阱層204、206的帶隙，則帶隙可不同。在其他的配置中，按需要，該半導體元件可具有3、4、5個或更多量子阱層。

第一接點104均可為n型接點，而第二接點114可為p型接點。在其他的配置中，第一接點104為p型接點，而第二接點114為n型接點。

15 第一104及第二114接點的距離可在約10奈米至10,000奈米的範圍內。替換地，第一及第二接點的距離可在下列範圍內：10奈米至5,000奈米、10奈米至1,000奈米、10奈米至900奈米、10奈米至800奈米、10奈米至700奈米、10奈米至600奈米、10奈米至500奈米、10奈米至400奈米、10奈米
20 至350奈米、10奈米至300奈米、10奈米至250奈米、10奈米至200奈米、10奈米至150奈米、10奈米至100奈米、10奈米至50奈米、50奈米至10,000奈米、50奈米至5,000奈米、50奈米至1,000奈米、50奈米至750奈米、50奈米至500奈米、50奈米至300奈米、100奈米至10,000奈米、100奈米至5,000

奈米、100奈米至1,000奈米、100奈米至750奈米、100奈米至600奈米、100奈米至500奈米、100奈米至450奈米、100奈米至300奈米、100奈米至350奈米、100奈米至300奈米、100奈米至250奈米、100奈米至200奈米、100奈米至150奈米、1,000奈米至10,000奈米、1,000奈米至7,500奈米、1,000奈米至5,000奈米、1,000奈米至2,500奈米、1,000奈米至2,000奈米、2,500奈米至10,000奈米、或5,000奈米至10,000奈米，以及第一及第二接點的距離可大約等於10奈米、或50、100、150、200、250、300、350、400、450、500、550、600、650、700、750、800、900、1,000、1,500、2,000、2,500、3,000、3,500、4,000、4,500、5,000、6,000、7,000、8,000、9,000、或10,000奈米。

該半導體元件可包含至少一附加第一接點，其係埋入於該元件以及與該第一接點隔開。第一接點與附加第一接點的間隔可在約50微米至1,000微米的範圍內，或替換地，可在下列範圍內：約50微米至750微米、50微米至500微米、50微米至450微米、50微米至400微米、50微米至350微米、50微米至300微米、50微米至250微米、50微米至200微米、50微米至150微米、50微米至100微米、100微米至1,000微米、100微米至750微米、100微米至500微米、100微米至450微米、100微米至400微米、100微米至350微米、100微米至300微米、100微米至250微米、100微米至200微米、100微米至150微米、250微米至500微米、250微米至450微米、250微米至400微米、250微米至350微米、或250微米至300微

米，以該間隔可大約等於50、75、100、125、150、175、200、225、250、275、300、325、350、375、400、450、500、600、700、800、900、或1,000微米。

如第2圖所示，第一接點104均延伸超出緩衝層106和半
5 導體元件層108至112以促進在其中形成一電接點。在其他的配置中，如第5圖(其中類似的元件用相同的元件符號表示)所示，第一接點104可形成於任一第一層內，而且在接點104附近可包含摻雜較重之半導體材料區302以增強與該元件的電氣接觸。按需要，如第2圖所示，該基板、該緩衝
10 層、該第一層或彼等之組合可延伸超出該半導體元件以支撐伸出的第一接點。

第6圖圖示具有埋入/埋藏接點之金屬氮化物半導體元件的另一配置式，其係包含：基板402、沉積於基板上的第一金屬氮化物層404、形成於第一金屬氮化物薄膜404上的
15 至少一第一接點406、沉積於第一金屬氮化物層404上且囊封至少一部份第一接點406的第二金屬氮化物層408、沉積於第二金屬氮化物層408的半導體接合區410，沉積於接合區410上的第三金屬氮化物層412，第三金屬氮化物層412的半導體摻雜極性各自與第一及第二金屬氮化物層402、408
20 的相反，以及與第三金屬氮化物層412電氣連通的第二接點414。與第3圖一樣，根據共用異質結構接合，第6圖圖示的是雙異質結構接合，其係具有由n型或者p型半導體材料(例如，氮化鋁鎵)構成的第一接合層416、例如由氮化銦鎵構成的中間層418、以及摻雜極性(亦即，p型或n型)與第一接

合層相反的第二接合層420，然而在不同的配置中也有可能為其他的接合架構。

有埋入式金屬接點之上述半導體元件結構的串聯電阻都明顯小於如第1圖所示的台面結構半導體元件。例如，當
5 n型接點只在LED台面結構之一面的情形下，n型伸展層(n-spreading layer)的電阻R為：

$$R = \rho_{sn} \bullet (L_{sp} + \lambda) / L \quad (1)$$

10 在此 ρ_{sn} 為n型層的片電阻率， L_{sp} 為n型層的伸展長度， λ 為n型接點與台面結構的距離，以及L為方形台面結構的寬度。在方程式(1)的變數等於典型數值時(例如，Chakraborty等人在IEEE Transactions of Electron Devices v. 54, No. 5
2007中所提供的)，台面結構元件的典型電阻大約為13歐
15 姆。相比之下，就n型接點是在p型接點正下方的結構而言，埋入接點式元件(例如，與第2圖所示相似的元件)的等價電阻 R_{bc} 大約為：

$$\begin{aligned} R_{bc} &= (\text{n型層電阻率} \times \text{n型層的厚度}) / \text{裝置面積} \\ &= 0.003 \text{ 歐姆公分} \times 0.0003 \text{ 公分} / (0.03 \times 0.03 \text{ 公分}) \\ 20 \quad &= 0.001 \text{ 歐姆}。 \end{aligned}$$

由此可見，只依據串聯電阻來改善元件效率為埋入接點式氮化物元件的優點。應注意，熟諳此藝者應瞭解特定元件的實際串聯電阻係高度取決於諸如接點面積及厚度和所使用之層的電阻率之類的因素。它也取決於所用的接合
25 層，例如氮化鋁鎵的存在會明顯增加串聯電阻。因此，任

何製成的埋入接點式氮化物半導體元件可能會有明顯不同的實際串聯電阻(例如，在0.0001至5歐姆的範圍內)，不過，應瞭解，改善現有元件的實際串聯電阻明顯有益於元件的光電轉換(wall-plug)及整體效率。

- 5 根據另一方面，提供一用於形成具有金屬氮化物層及埋入式金屬接點之半導體元件的方法。第7圖至第9圖圖示用於形成具有第2圖至第6圖埋入接點之半導體元件的示範製程步驟。在所有情形下，該基板可為藍寶石、玻璃(例如，矽酸硼或石英玻璃)、石英、氧化鋅、碳化矽、矽或藍寶石，
- 10 以及一開始可用一般方法清洗，例如玻璃用過氧化氫或氫氧化銨洗滌、氫氟酸清洗矽基板；加熱氧化鋅基板以驅除過氧化物層；或使用磷酸清洗藍寶石基板；或用熟諳此藝者所習知的方法。該基板可包含配置或沉積於其上的緩衝層。
- 15 形成有金屬氮化物層(尤其是，氮化鎵層)及本文所述埋入式金屬接點的半導體元件是用遠距氮氣電漿增強化學氣相沉積(RPECVD)源在氮氣氣氛中以熱分解三甲基鎵，而在電漿下游的氮氣激發態物種與鎵結合以在約500至800°C的溫度中形成氮化鎵。用於製造埋入接點式半導體元件的先
- 20 前技術是用通常以約1000至1100°C之溫度進行的MOCVD技術。本遠距電漿製造技術(在專利申請案第PCT/AU2003/000598號與第PCT/AU2005/001483號中有更詳細的描述，其內容均全部併入本文作為參考資料)的顯著優點在於埋入式金屬接點在500至800度的工作溫度下不會

分解(金屬接點在1000°C以上可能蒸發或形成液池)以及製造是在氮氣氣氛下完成，而不是氮(它可能在後續的製造步驟期間蝕刻及劣化埋入式金屬接點)。此一RPECVD方法，形成位於反應室遠端的氮氣電漿以及傳輸形成於電漿之中的亞穩態活性中性氮氣物種而可入射於基板上，藉此與一或更多前驅體反應以在基板上形成三族金屬氮化物薄膜。在此時，該活性物種的動能相當低(只有熱能)而活性物種的位能可在6至12 eV之間。當該物種反應以形成三族金屬氮化物時，該亞穩態活性中性物種的位能會被轉換成其他的能量(動能、熱能等等)。該亞穩態活性中性氮氣物種可為分子氮氣[N₂*]的亞穩態物種。該活性中性氮氣物種通常是經由氮氣物種由電漿獲致的動量及/或動能而得以轉移。該活性中性氮氣物種的位能在約6eV至約9eV之間較佳，這是亞穩態分子氮氣物種的位能。該活性中性氮氣物種可與三族金屬前驅體反應以形成三族金屬氮化物半導體材料於基板上。原子氮氣可與三族金屬有機前驅體物種反應以形成三族金屬有機氮化物半導體材料於基板上。

該氮氣來自由電漿形成的高純度氮氣為較佳，亦即，不純度約小於10ppb(重量對重量、體積對體積、或莫耳對莫耳)、或約小於9、8、7、6、5、4、3、2、1、0.5、0.2、0.1、0.05、或0.01ppb。在氮氣電漿中形成的活性中性氮氣物種可具有小於或大約等於氮化鎵之鍵能的平均能量。可形成一種以上的活性中性氮氣物種。該活性中性氮氣物種或其中之一可為激發態分子氮氣，以及可為亞穩態分子氮氣物

種。適當的激活氮氣物種為 $N_2^*(A^3\Sigma u^+)$ ，其係具有約6eV的能量。其他合適的活性氮氣物種包含各自能量為約7.5eV與8.5eV的 $N_2^*(B^3\Pi_g)$ 與 $N_2^*(a^1\Pi_g)$ 。該等反應中性物種的優點之一在於彼等有相對低的動能，因而是經由激發位能來影響
5 基板的表面而不是藉由運動衝擊，因此造成正被生成之薄膜的表面損傷較小。

原子氮氣也呈亞穩態而且常在電漿中形成(儘管數量常常很小)，以及有約11.5eV的能量位準。避免原子氮氣物種為較佳，因為彼等容易具有較高的位能，以及在轉換成
10 其他的能量時(亦即，在作反應以形成氮化鎵時)，多餘的能量可轉換成動能而損傷基板和正被成長的半導體薄膜。本發明方法優於MBE(分子束磊晶)是因為MBE難以調整能量較高物種的生產，因為它使用相對高的壓力。反之，本發明方法使用較低的壓力(一般是在約0.1至約5托耳之間)而
15 對高能物種有更佳的控制力，因而薄膜的損傷較小。

使用REPCVD方法，可在適當的基板(例如，藍寶石、玻璃、石英等)上成長半導體三族金屬氮化物元件於金屬接點上。該金屬接點可選自下列各物中之一或更多：鎳、鉻、鉑、鎢、或鈾、上述金屬中之任一或更多的合金、或對於
20 金屬氮化物半導體材料有良好導電係數以及熔點大於成長溫度(亦即，約600°C至700°C)的任何其他合適金屬。例如，鎳鉻(nichrome)可用於該等金屬接點，它是鎳與鉻的合金，有優於氮化鎵(或其他三族金屬氮化物半導體材料)的導電係數而且耐高溫。由79%鎳及21%鉻構成之鎳鉻合金的導電

係數有約 1.075×10^{-6} 歐姆米的電阻率，這比氮化鎵(約0.001歐姆公分)的導電性高出許多數量級。

在一示範配置中，用以下方法，可在包含一或更多傳導接點(例如，由例如鎳鉻或其他合適金屬或金屬合金形成的金屬接點)的基板上成長雙異質接合元件。該(等)傳導接點可用本技藝的習知適當沉積法形成於基板上而且可包含在沉積該(等)傳導接點之前的基板圖樣化步驟以形成有適當組態的金屬接點或數個。視需要，如熟諳此藝者所習知的，可在該(等)傳導接點上形成傳導緩衝層。

- 10 可以約 500°C 至約 700°C 的溫度用約0.5小時至約24小時成長第一金屬氮化物(例如，氮化鎵氮化鎵)於傳導接點上。替換地，反應室溫度可在下列範圍內：500至650、500至600、500至580、500至560、500至540、520至700、520至650、520至600、520至580、530至560、535至555、540至550、或540至545，以及可大約等於535、538、540、541、542、543、544、545、546、547、548、549、550、553、555、560、570、580、590、600、625、650、675、或約 700°C 。
- 15 替換地，第一層的成長時間可在下列範圍內：約0.5至18、0.5至12、0.5至10、0.5至8、0.5至7、0.5至6、0.5至5、0.5至4、0.5至3、0.5至2.5、0.5至2、0.5至1、2至24、2至18、2至12、2至10、2至8、2至6、2至5、2至4、2至3、3至5、3.5至4.5、或3.8至4.2小時，以及可大約等於2、2.5、3、3.5、4、4.5、5、5.5、或約6小時，這取決於想要的層厚。形成於接點上的此一層(以埋入或埋藏該接點於金屬氮化物半
- 20

導體層內)可在富氮條件下成長。不過，在此富氮條件下，要小心以最小化高能氮氣活性物種對於薄膜的損傷以免產生低氮的薄膜化學計量。

該金屬氮化物層可為n型或者p型層(以下的說明會假設為n型層，而第一層為p型層，如做適當地變更也適用於以下的說明)。用於成長此第一層的反應室壓力可在0.01托耳至5托耳之間，或替換地，可在下列範圍內：約0.01至4、0.01至3、0.01至2、0.01至2、0.01至2.5、0.1至2、0.1至2、0.1至2、0.1至2、0.1至2、0.1至2.5、1至5、1至2、1至2、1至2、1至2.5、0.5至2、0.5至2.8、0.5至2.6、0.5至2.5、0.5至2.4、0.5至2.3、0.5至2.2、0.5至2.1、0.5至2、0.7至2.8、0.7至2.6、0.7至2.5、0.7至2.4、0.7至2.3、0.7至2.2、0.7至2.1、0.7至2、0.8至2.8、0.8至2.6、0.8至2.5、0.8至2.4、0.8至2.3、0.8至2.2、0.8至2.1、0.8至2、0.9至2.8、0.9至2.6、0.9至2.5、0.9至2.4、0.9至2.3、0.9至2.2、0.9至2.1、0.9至2、1至2.8、1至2.6、1至2.5、1至2.4、1至2.3、1至2.2、或1至2.1托耳，以及可大約等於0.5、0.6、0.7、0.8、0.9、1.0、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9、或約2托耳。

可用流動通過前驅體的氮氣來輸送用於該第一層的金屬氮化物前驅體至基板。示範前驅體有：用於成長氮化鎵的三甲基鎵(TM₃G)；用於成長氮化鋁的三甲基鋁(TMA₃)；用於成長氮化銦的三甲基銦(TM₃In)；或彼等之組合用於成長其他的半導體材料，例如氮化鋁鎵、氮化銦鎵及/或氮化鋁銦鎵。如熟諳此藝者所習知的，也可使用其他的鎵前驅

至25、15至20、20至20、20至20、20至20、20至20、20至20、20至20、20至20、20至20，以及可大約等於5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、30、40、50、60、70、80、90或100立方公分/分鐘以與要求一致，亦即，必要的流量通常是用沉積面積來刻畫，因此較大的沉積面積需要較大的流量(例如，直徑為約60公分的沉積面積需要約500立方公分/分鐘或更大的流量)。

RPECVD反應室的遠距電漿可為氮氣電漿。讓流動通過RPECVD反應室之電漿管的氮氣流量可根據要求來調整活性中性氮氣物種在基板表面的濃度。氮氣通過電漿管的流量可在下列範圍內：約300至2000立方公分/分鐘、或約400至200、400至200、400至200、400至200、450至200、450至250、450至200、450至250、450至200、500至200、500至250、500至200、或500至250立方公分/分鐘，以及可大約等於300、400、450、500、550、600、650、700、800、900、或1000立方公分/分鐘以與要求一致。再者，必要的流量通常與沉積面積成正比，因此例如直徑約60公分的沉積面積，需要達或大於30分升/分鐘(30,000立方公分/分鐘)的流量。

可在該第一層上形成較薄的第二n型金屬氮化物層。此層可由化合物半導體材料形成(例如，氮化鋁鎵或氮化銦鎵等等)。可用比該第一層低的溫度來成長該第二層。在成長第二層時的反應室溫度可在約20°C至約1100°C之間，或天

一般而言，在當前RPECVD系統中使用達約700°C的溫度。替換地，該反應室溫度可在下列範圍內：約20至200、20至250、20至200、20至250、20至240、20至230、20至220、20至210、20至200、100至200、100至200、100至250、100至225、100至200、250至200、250至250、250至200、250至200、250至250、250至225、250至200、400至200、400至250、400至200、400至250、400至200、500至200、500至250、500至200、500至250、500°C至540°C、505至235、510至230、515至225、或515至220°C，以及可大約等於500、505、508、509、510、512、513、514、515、516、517、518、519、520、521、522、523、524、525、528、530、535、或540°C。該第二層的成長時間可在約30秒至約3小時之間，或替換地，1分鐘至3小時、1分鐘至2小時、1分鐘至1小時、1至20分鐘、5分鐘至3小時、5分鐘至2小時、5分鐘至1小時、5至20分鐘、5至25、5至20、5至25、10至20、10至25、10至20、10至25分鐘，以及按需要可大約等於0.5、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、25、30、40、50、60分鐘、或約1.5、2、2.5、或3小時。

在成長該第二層時的反應室壓力可高於用於第一層的，以及可在約0.01托耳至5托耳之間，或替換地可在下列範圍內：0.01至2、0.01至2、0.01至2、0.01至2、0.01至2.5、0.1至2、0.1至2、0.1至2、0.1至2、0.1至2、0.1至2.5、1至5、1至2、1至2、1至2、1至2.5、0.5至2、2至2、2至2.5、2至2、

2至2.5、2至2、2.5至2、2.5至2.5、2.5至2、2.8至3.5、2.8至2.2托耳，以及可大約等於2、2.5、2.7、2.8、2.9、3.0、3.1、3.2、3.3、3.4、3.5、3.7、3.8、4.0、4.5、或約5托耳。

在成長第一及第二層的中間(或按需要在任何後續層之間)可降低或增加反應室溫度。在此一降溫階段，氮氣通過遠距氮氣電漿源之電漿管的流量可保持不變，但沒有電漿。在此階段流動通過電漿管的氮氣可在約400至250立方公分/分鐘之間，或替換地，在450至200或500至250立方公分/分鐘之間，以及可大約等於450、500、550、600、或650立方公分/分鐘。按需要，可增加(或替換地，降低)在此階段的反應室壓力用以成長該元件之下一層。再者，必要的流量通常與沉積面積成正比，因此例如直徑約60公分的沉積面積，需要達或大於30分升/分鐘(30,000立方公分/分鐘)的流量。

接下來可以約500°C至約700°C的溫度用約0.5分鐘至約3小時沉積第一p型層於n型層上。該第三層可為另一化合物半導體材料，而且可包含p型摻雜物。替換地，反應室溫度可在下列範圍內：500至250、500至200、500至280、500至260、500至240、500至250、500至210、505至235、510至230、515至225、或515至220°C，以及可大約等於500、505、508、509、510、512、513、514、515、516、517、518、519、520、521、522、523、524、525、528、530、535、或540°C。該溫度可大約與用於第二層的溫度相等。該壓力可大約與用於第二層的壓力相等。該第三層的成長

時間可比第二層的短，而且可在約2至25分鐘之間，或替換地在下列範圍內：3至25、3至20、3至2、3至2、4至20、4至2分鐘，以及可大約等於2、3、4、5、6、7、8、9、10、12、或約15分鐘。

- 5 視需要，在熟諳此藝者所習知的條件下，可在第一p型層上形成1、2、3、4、5或更多層以在接合區中形成替代的接合類型，例如單一量子阱元件或多重量子阱元件。該接合區可包含簡單的p-n、n-p、p-n-p或n-p-n型接合，或在其他的配置中，該接合區可為單一量子阱接合或多重量子阱接合。該接合區可包含其中有2、3、4、5、6、7、8、9、10或更多個量子阱的多重量子阱接合。可具有一個以上的接合區，例如2、3、4、5、6、7、8、9、或10個或更多個接合區。

- 可在該第一p型層中成長第二p型層。反應室溫度可在下列範圍內：約500°C至約700°C、500至250、500至200、500至280、500至260、500至240、505至235、510至230、515至225、或515至220°C，以及可大約等於500、505、508、509、510、512、513、514、515、516、517、518、519、520、521、522、523、524、525、528、530、535、或540°C。
- 20 反應室壓力可在約0.01托耳至5托耳之間，或替換地可在下列範圍內：約0.01至2、0.01至2、0.01至2、0.01至2、0.01至2.5、0.1至2、0.1至2、0.1至2、0.1至2、0.1至2、0.1至2.5、1至5、1至2、1至2、1至2、1至2.5、2至2、2至2.5、2至2、2至2.5、2至2、2.5至2、2.5至2.5、2.5至2、2.8至3.5、2.8

至2.2托耳，以及可大約等於2、2.5、2.7、2.8、2.9、3.0、3.1、3.2、3.3、3.4、3.5、3.7、3.8、4.0、4.5、或約5托耳。該第二p型層的成長時間可在約30秒至約3小時之間，或替換地，可在下列範圍內：1分鐘至3小時、1分鐘至2小時、1分鐘至1小時、1至20分鐘、5分鐘至3小時、5分鐘至2小時、5分鐘至1小時、5至20分鐘、或替換地，5至25、5至20、5至25、10至20、10至25、10至20、10至25分鐘，以及按需要可大約等於0.5、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、25、30、40、50、60分鐘、或約1.5、2、2.5至3小時。該第二p型層的成長時間可大約與第二n型層的相等，以及大約與第二n型層有相同的厚度。

最終層可用下列範圍時間成長為厚p型金屬氮化物層：約15分鐘至6小時、15分鐘至5小時、15分鐘至4小時、15分鐘至3小時、15分鐘至2小時、15分鐘至1小時、0.5至2小時、0.5至2、0.5至2、0.5至2、0.5至2、0.5至2、1至2、1至2、1至2、1至2、1至2、2至2小時、3至2、3.5至2.5、或3.8至2.2小時，以及成長時間可大約等於0.25(15分鐘)、0.5(30分鐘)、0.75(45分鐘)、1、1.5、2、2.5、3、3.5、4、4.5、5、5.5或約6小時。反應室溫度可高於第二p型層的反

應室溫度，而且可在約500°C至約700°C之間，或替換地可在下列範圍內：500至250、500至200、500至280、500至260、500至240、520至200、520至250、520至200、520至280、520°C至560°C、525至255、530至250、或530至245、530

至540、530至535，以及可大約等於520、525、530、531、532、533、534、535、536、537、538、539、540、542、544、546、548、550、553、555、560、570、58、600、625、650、675、或約700°C。

- 5 如熟諳此藝者所習知，藉由修改層數、各層的類型(n型或p型)、各層的成長時間、用於各層的前驅體(或數種)及/或摻雜物(或數種)、等等可成長其他的元件結構(例如，單一或多重量子阱接合或一些其他類型的半導體接合元件)。
- 10 第7圖圖示用於要埋入第一金屬接點於半導體元件之緩衝層(如第3圖所示)的方法。第一金屬接點104(例如，n型氮化鎵歐姆金屬接點)均沉積於基板702(如第9A及9B圖所示)上以及予以退火704，如有必要的話。視需要，然後施加遮罩層(第10A圖至第11B圖的707)(例如，機械“遮蔽
- 15 型”遮罩706以在進一步加工時遮罩第一金屬接點。該遮罩是用來界定基板上對應至多個待形成半導體元件的多個區域(第10A圖的709)，藉此在基板上已經沉積出必要的結構層時，可移除該遮罩以暴露第一金屬接點(如第2圖所示)以便於完成電氣連接。然後，沉積覆蓋第一金屬接點(如第11A
- 20 圖及第11B圖所示)的緩衝層106(例如，為絕緣或者n型的氧化鋅)708。再者，如有必要，進行該等金屬的退火。一般而言，在元件中接點未被層覆蓋的地方(例如，埋入接點要保持不被覆蓋用來電氣接觸的部份，如第2圖所示)，或p型頂層接點(例如，第2圖的第二接點114)，需要進行退火步驟

(必須在用於氮化鎵元件的氮氣氣氛下進行)，然而並非所有的電氣或歐姆接點都需要退火，因為隨後元件層所用的溫度與常用的金屬退火溫度一樣，而且後續的層成長也用來退火該等接點。此外，在退火方法為快速熱退火方法時，

5 元件在1至20秒(通常約為2至5秒)內快速升高到退火溫度(通常為400至800°C)並且在至少於初期以數十秒的時間快速冷卻之前維持於退火溫度持續約2至20分鐘(通常大約為5至20分鐘)，然而這主要取決於熟諳此藝者習知的退火設備而有所不同。

10 然後沉積710第一半導體層108於緩衝層上，接著沉積712元件的活性層(或數層)(例如，氮化銦鎵層、氮化銦鎵/氮化鎵多重量子阱、或單一量子阱層)。然後，沉積714第二半導體層112於接合以及第二金屬接點上(例如，p型氮化鎵歐姆金屬接點，其係沉積於716於第二半導體層上以及若
15 有必要予以金屬退火718)。視需要，在步驟712及714可沉積718電子阻擋層(例如，氮化鋁鎵p型層)以便阻止電子穿過元件的接合區以及在接合區外再結合，因而可觀察到雙重發射效應。該電子阻擋層通常為帶隙比鄰近接合區及摻雜(亦即，n型或p型)半導體層高的材料，例如在接合區與p型
20 半導體層之間的電子阻擋層可包含在接合區與p型半導體層之間的附加p型層(例如，p型氮化鋁鎵)。

然後，若有的話，移除該遮罩以再度暴露第一接點(第12A圖及第12B圖的104)，此時彼等均埋入(或埋藏)形成於基板102上的多個似台面半導體元件100，以及把基板切割

720成多個獨立的半導體元件100，如第2圖所示。最後，用正常方式電氣連接722第一及第二金屬接點供半導體元件操作。

在不進行遮罩第一金屬接點的視需要步驟時，切割步驟之後所得到的半導體元件沒有第一金屬接點可供暴露用以完成電氣連接。因此，必須進行附加的製程步驟以使得電氣或歐姆接點成為整個埋入的第一接點。該等附加方法可包含蝕刻法，藉此製成的半導體元件可暴露第一接點，或由基板剝離整個製成元件以及使第一接點與元件的暴露底面直接接觸。用於由基板剝離製成元件的技術可包含雷射誘發剝離技術，或可包含針對所用基板之類型的技術。例如，在藍寶石基板的情形下，一開始，在製造半導體元件之前，可形成氧化鋅層於基板上，以及在完成元件的製造時，可蝕刻去掉初始氧化鋅層，藉此由藍寶石基板釋出製成的元件以及暴露第一金屬接點供後續接觸用。

熟諳此藝者應瞭解，以此方式，不遮罩接點以及形成有完全埋入接點之半導體元件的優點在於：遮罩難以與薄膜成長系統合作，若不小心就會造成許多問題，例如遮掉暴露區，以及後續成長層在遮罩下面擴散而導致遮罩區的邊緣不清楚。因此，如果可能的話，移除遮罩步驟是有利的。

第8圖圖示與第7圖類似的方法，其係用於形成有第一金屬接點形成於第6圖摻雜半導體層內的半導體元件，在此與第7圖方法類似的步驟用相同的元件符號表示。另外，在

步驟724沉積的緩衝層可為第7圖步驟708的緩衝層(例如，氧化鋅層，為絕緣或者n型或p型者)，或可為如第6圖所示的金屬氮化物層。另外，可完全省略緩衝層沉積步驟724藉此直接沉積第一金屬接點於基板上以及沉積覆蓋第一接點的第一摻雜半導體層(亦即，如前述的金屬氮化物層)於基板上，藉此將第一接點埋入第一半導體層。

實施例

在藍寶石基板上已用上述的RPECVD方法成長在金屬上的氮化鎵元件。在一實施例中，已展示包含5層的雙異質結構接合元件。在放進RPECVD成長室之前，成長該元件的藍寶石基板係具有沉積於基板表面上的鎳鉻接觸層。鎳鉻為鎳與鉻的合金，其係具有高電阻以及耐高溫的性能。

用約1.3托耳反應室壓力，以541°C用4小時在鎳鉻層上成長n型氮化鎵層。藉由以20立方公分/分鐘(標準立方公分/分鐘)的速率使氮氣流動通過保持在-10°C的三甲基鎵(TMg)來輸送用於n型氮化鎵層的前驅體至樣本。氮氣流動通過RPECVD反應室的電漿管，其中電漿的速率為600立方公分/分鐘，以形成氮氣的活性中性物種而與TMG反應以形成氮化鎵於鎳鉻層上。也用以100立方公分/分鐘之速率流動通過TMG輸送管線的氮氣稀釋TMG與活性中性氮氣物種的前驅體混合物。

接下來，用約7分鐘降低反應室的溫度至約524°C的溫度以及增加該室的壓力至約3托耳。在此階段，通過電漿管的氮氣流量保持500立方公分/分鐘，但其中沒有電漿。在

沒有電漿時保持氮氣流動的優點是可最小化薄膜的氮氣蒸發量，這在某些真空條件下可能發生。降低反應室的溫度以允許成長氮化銦鎵。該氮化銦鎵層通常需要比氮化鎵低的成長溫度，因為銦組份很容易游離而不能併入薄膜。

5 然後，以517°C的溫度與3托耳的壓力，用10分鐘沉積n型氮化鋁鎵層於n型氮化鎵層上。使用流量分別為16立方公分/分鐘與15立方公分/分鐘的TMG與三甲基鋁(TMA1)前驅體。該TMG的溫度再度保持在-10°C，而TMA1的溫度保持在25°C。通過電漿管(有電漿)的氮氣流量為500立方公分/分鐘。

10 第三層為用5分鐘以溫度518°C及壓力3托耳成長的p型氮化銦鎵層。使用的前驅體為速率各等於10立方公分/分鐘的TMG與三甲基銦(TMIn)。該p型摻雜物為鎂(Mg)，其係源於流量等於10立方公分/分鐘、保持在23°C的Cp₂Mg前驅體。

15 通過電漿管(有電漿)的氮氣流量等於600立方公分/分鐘。

20 下一層為以520°C的溫度及3托耳壓力用15分鐘成長的p型氮化鋁鎵層。所用的前驅體為TMG與TMA1以及提供鎂(p型摻雜物)的Cp₂Mg，速率分別為16立方公分/分鐘、15立方公分/分鐘、40立方公分/分鐘。通過電漿管(有電漿)的氮氣流量等於500立方公分/分鐘。

此實施例的最終層為以534°C的溫度與3托耳的壓力用2小時成長的p型氮化鎵層。使用的前驅體為TMG以及用Cp₂Mg來提供鎂(p型摻雜物)，速率分別等於16立方公分/分

鐘、50立方公分/分鐘。通過電漿管(有電漿)的氮氣流量等於500立方公分/分鐘。

最終元件的總厚度約有800奈米厚，這顯示RPECVD系統的成長速率為約125奈米/小時。

- 5 第13圖的曲線圖係圖示根據形成於鎳鉻層上的上述實施例所成長的雙異質結構接合氮化鎵結構之室溫光致發光。該曲線清楚顯示在可見光和中心在約372奈米的紫外光有強光致發光。放射可見光的原因是在成長過程期間薄膜污染碳、氫、氧或水中之任一或更多，然而有關文獻對於
- 10 此類污染還有很多爭議。藉由在最小化污染的環境中成長元件，可有利地最小化缺陷污染。

也製作埋入式鎳鉻層與元件之頂層的電氣連接，以及發現該元件可導電以及光線由接合發出。

- 應瞭解，以上所述及/或圖示的半導體元件及其製造方
- 15 法至少實質提供有埋入/埋藏接點式的金屬氮化物半導體元件。

- 描述於本文及/或圖示於附圖的半導體元件及其製造方法都僅供圖解說明而且對於本發明的範圍不具限定性。除非另外特別表示，可修改該等半導體元件的個別方面及
- 20 組件及其製造方法，或用習知的等價物取代，或未來可發展出來的代替品取代，或未來可接受的代替品取代。可修改該等半導體元件及其製造方法供各種應用使用而仍在本發明的範疇與精神內，因為應用的可能範圍很大，以及因為本發明的半導體元件及其製造方法旨在可適用於許多這

類的變體。

【圖式簡單說明】

第1圖為有外部接點的先前技術台面結構半導體元件之實施例；

5 第2圖為埋入接點式半導體元件的第一配置；

第3圖為埋入接點式半導體元件的第二配置；

第4圖為埋入接點式半導體元件的第三配置；

第5圖為埋入接點式半導體元件的第四配置；

第6圖為埋入接點式半導體元件的第五配置；

10 第7圖的流程圖係圖示用於形成埋入接點式半導體元件之方法的第一配置；

第8圖的流程圖係圖示用於形成埋入接點式半導體元件之方法的第二配置；

15 第9A圖、第10A圖、第11A圖及第12A圖分別為第7圖方法在初始加工階段期間的半導體元件俯視圖；

第9B圖、第10B圖、第11B圖及第12B圖的橫截面圖係分別沿著第9A圖、第10A圖、第11A圖及第12A圖中之直線B-B、C-C、D-D及E-E繪出在初始加工階段期間的半導體元件；以及

20 第13圖的曲線圖係圖示根據本發明方法形成之雙異質結構接合的光致發光。

【主要元件符號說明】

2…基板

6…n型或p型摻雜半導體材料

4…緩衝層

8…接合區

10...第二層半導體材料	302...半導體材料區
12,14...接點	402...基板
100...金屬氮化物半導體元件	404...第一金屬氮化物層
102...基板	406...第一接點
104...第一接點	408...第二金屬氮化物層
106...傳導緩衝層	410...半導體接合區
108...第一層摻雜半導體材料	412...第三金屬氮化物層
110...半導體接合區	416...第一接合層
112...第二層摻雜半導體材料	418...中間層
114...第二接點	420...第二接合層
116...第一接合層	702...基板
118...中間層	704...退火
120...第二接合層	707...遮罩層
202,208...接合緩衝層	709...區域
204,206...量子阱層	A...點線
210,212,214...中間層	

五、中文發明摘要：

一種半導體元件，其係包含：一基板；一第一接點；沉積於該基板上的一第一層摻雜半導體材料；沉積於該第一層上的一半導體接合區；沉積該接合區上的一第二層摻雜半導體材料，該第二層的一半導體摻雜極性係與該第一層的相反；以及，一第二接點；其中該第二接點係與該第二層電氣連通，而且該第一接點係經埋入成是在該基板與該接合區之間的該半導體元件內以及與該第一層電氣連通；以及，數種用於製造一埋入接點式半導體元件的方法。

六、英文發明摘要：

A semiconductor device comprising: a substrate; a first contact; a first layer of doped semiconductor material deposited on the substrate; a semiconductor junction region deposited on the first layer; a second layer of doped semiconductor material deposited on the junction region, the second layer having opposite semiconductor doping polarity to that of the first layer; and a second contact; wherein the second contact is in electrical communication with the second layer and the first contact is embedded within the semiconductor device between the substrate and the junction region and is in electrical communication with the first layer;; and processes for manufacture of an embedded contact semiconductor device.

十、申請專利範圍：

1. 一種半導體元件，其係包含：
 - 一基板；
 - 一第一接點；
 - 5 沉積於該基板上的一第一層摻雜半導體材料；
 - 沉積於該第一層上的一半導體接合區；
 - 沉積該接合區上的一第二層摻雜半導體材料，該第二層的半導體摻雜極性係與該第一層的相反；以及
 - 一第二接點；
 - 10 其中該第二接點係與該第二層電氣連通，而且該第一接點係經埋入成是在該基板與該接合區之間的該半導體元件內以及與該第一層電氣連通。
2. 如申請專利範圍第1項的元件，其中該第一及該第二層之半導體材料均為半導體氮化物層。
- 15 3. 如申請專利範圍第2項的元件，其中該等半導體氮化物層係由下列各物選出：氮化鎵、氮化鋁鎵、以及氮化銦鎵半導體氮化物。
4. 如申請專利範圍第1項的元件，其中該第一接點係埋入於該第一半導體層內。
- 20 5. 如申請專利範圍第1項的元件，其更包含在該基板與該第一半導體層之間的一緩衝層，其中該第一接點埋入於該緩衝層內。
6. 如申請專利範圍第5項的元件，其中該緩衝層為一降串聯電阻用緩衝層。

7. 如申請專利範圍第5項或第6項的元件，其中該緩衝層係由下列各物組成之群選出：絕緣緩衝層或活性半導體緩衝層。
8. 如申請專利範圍第5項至第7項中之任一項的元件，其中該活性半導體緩衝層係由n型或或者p型半導體構成。
9. 如申請專利範圍第8項的元件，其中該活性半導體緩衝層由一氮化物半導體構成。
10. 如申請專利範圍第8項的元件，其中該絕緣緩衝層由氧化鋅形成。
- 10 11. 一種由半導體氮化物材料形成的埋入接點式半導體元件，其係包含：
- 一基板
 - 在該基板上的至少一第一接點；
 - 一第一半導體氮化物層，其中該第一接點係埋入於該第一層中以及與該第一層電氣連通；
 - 毗鄰該第一半導體層的一接合區；
 - 毗鄰該接合區的一第二半導體氮化物層；
 - 一第二接點，其係毗鄰該第二半導體層以及與該第二層電氣連通；
- 20 其中該第一及該第二接點係通過該接合區而電氣互連。
12. 一種埋入接點式金屬氮化物半導體元件，其係包含：
- 一基板；
 - 沉積於該基板上的一第一金屬氮化物層；

形成於該第一金屬氮化物薄膜上的至少一第一接點；

一第二金屬氮化物層，其係沉積於該第一金屬氮化物層上而至少部份囊封該第一接點；

5 沉積於該第二金屬氮化物層上的一半導體接合區；

沉積於該接合區上的一第三金屬氮化物層，該第三金屬氮化物層的半導體摻雜極性係與該第一及該第二金屬氮化物層的相反；以及

與該第三金屬氮化物層電氣連通的一第二接點。

10 13. 如申請專利範圍第1項至第12項中之任一項的元件，其中該基板為矽酸硼玻璃、石英玻璃、藍寶石、石英、氧化鋅、碳化矽、或矽。

14. 如申請專利範圍第1項至第12項中之任一項的元件，其中該元件為一氮化鎵藍光LED、以氮化鎵為主之藍光
15 LED、氮化鎵藍光雷射二極體、或以氮化鎵為主之藍光雷射二極體。

15. 一種形成一埋入接點式半導體氮化物元件的方法，其係包含下列步驟：

提供包含至少一第一接點的一基板；

20 遮罩該第一接點之第一部份以暴露包含該第一接點之第二部份的至少一元件區；

在該元件區中形成該第一接點之該第二部份上方的一第一半導體氮化物層，藉此以埋入該第一接點於該第一層內；

形成該第一層上方的一接合體；

形成該接合體上方的一第二半導體氮化物層；

在該第二層上形成一第二接點；以及

移除該遮罩，藉此暴露該等第一接點之該第一部

5 份。

16. 一種形成一埋入接點式半導體氮化物元件的方法，其係包含下列步驟：

提供包含至少一第一接點的一基板；

10 形成該第一接點上方的一第一半導體氮化物層，藉此以埋入該第一接點於該第一層內；

形成該第一層上方的一接合體；


形成該接合體上方的一第二半導體氮化物層；以及在該第二層上形成一第二接點。

15 17. 如申請專利範圍第15項或第16項中之任一項的方法，其中該第一及該第二半導體氮化物層係由下列各物選出：氮化鎵、氮化鋁鎵、以及氮化銦鎵半導體氮化物。


18. 如申請專利範圍第17項的方法，其中該第一半導體氮化物層為一n型半導體氮化物層而該第二半導體氮化物層為一p型半導體氮化物層，或者是該第一半導體氮化物層為一p型半導體氮化物層而該第二半導體氮化物層為一n型半導體氮化物層。

20 19. 如申請專利範圍第15項至第18項中之任一項的方法，其中該第一及該第二半導體氮化物層係以約500至200°C的溫度形成。


20. 如申請專利範圍第15項至第18項中之任一項的方法，其中該等半導體層是用遠距電漿製造技術在氮氣氣氛下形成。
- 5 21. 如申請專利範圍第15項至第17項中之任一項的方法，其更包含以下步驟：在形成該至少一第一接點之前，形成一緩衝層於該基板上，藉此在該緩衝層上形成該第一接點。
- 10 22. 如申請專利範圍第15項至第17項中之任一項的方法，其更包含以下步驟：在形成該至少一第一接點之後，形成一緩衝層於該基板上，藉此該第一接點埋入於該緩衝層內。
23. 如申請專利範圍第20項或第22項中之任一項的方法，其中該緩衝層為一絕緣緩衝層或者為一摻雜緩衝層。
- 15 24. 如申請專利範圍第23項的方法，其中該摻雜緩衝層為一n型或p型半導體層。
25. 如申請專利範圍第22項至第24項中之任一項的方法，其中該緩衝層係由降低該半導體氮化物元件之串聯電阻的一材料形成。
- 20 26. 如申請專利範圍第22項至第25項中之任一項的方法，其中該緩衝層係由氧化鋅形成。




第1圖




第3圖




第4圖




第5圖




第6圖




第7圖




第8圖




第9A圖




第9B圖




第10A圖




第10B圖




第11A圖



第11B圖




第12A圖



第12B圖

有埋藏接點之氮化鎵雙異質結構元件的室溫光致發光



第13圖

七、指定代表圖：

(一)本案指定代表圖為：第 (2) 圖。

(二)本代表圖之元件符號簡單說明：

100...金屬氮化物半導體元件
102...基板
104...第一接點
106...傳導緩衝層
108...第一層摻雜半導體材料
112...第二層摻雜半導體材料
114...第二接點
116...第一接合層
118...中間層
120...第二接合層
A...點線

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：