

(19) 대한민국특허청(KR)
(12) 특허공보(B1)

(51) Int. Cl.⁵
G06F 3/00

(45) 공고일자 1990년08월27일
(11) 공고번호 90-006286

(21) 출원번호	특 1985-0008395	(65) 공개번호	특 1986-0004349
(22) 출원일자	1985년 11월 11일	(43) 공개일자	1986년 06월 20일

(30) 우선권주장	59-239339 1984년 11월 15일 일본(JP)
(71) 출원인	후지덴기 세이조오 가부시기 가이샤 아베 히데오 일본국 가나가와肯 가와사끼시 가와사끼구 다나베신덴 1반 1고

(72) 발명자	하마다 아끼히데 일본국 가나가와Ken 가와사끼시 가와사끼구 다나베신덴 1반 1고 후지덴기 세이조오 가부시기 가이샤나이 도미자와 케이이찌 일본국 도오교오도 하노시 후지마찌 1반지 후지파콤세이교 가부시기 가이 샤나이 (74) 대리인
	신중훈

심사관 : 이범호 (책자공보 제2003호)

(54) 사이퀀스 제어기의 프로세스 입출력장치

요약

내용 없음.

대표도

도1

명세서

[발명의 명칭]

사이퀀스 제어기의 프로세스 입출력장치

[도면의 간단한 설명]

제1도는 본 발명의 전체구성도.

제2도는 본 발명의 프로세스 입출력장치의 일구성예를 표시한 블록도.

제3도 및 제4도는, 각각, 제2도에 표시한 장치에서의 입력부 및 출력부의 신호의 접속상태를 표시한 설명도.

제5도는 입력부에 의한 입력처리순서의 일례를 표시한 흐름도.

제6도는 입력부에 의한 입력논리확정순서의 일례를 표시한 흐름도.

제7도는 제6도에 표시한 처리에서의 동작타이밍을 표시한 타이밍 도면.

제8도는 제2도에 표시한 입출력장치에 의한 데이터의 주고받음을 행하는 처리순서의 일례를 표시한 흐름도.

제9도는 제8도에 표시한 처리에서의 데이터입력시의 동작타이밍을 표시한 타이밍도면.

제10도는 출력부에 의한 출력처리순서의 일례를 표시한 흐름도.

제11도는 제8도에 표시한 처리에서의 데이터출력시의 동작타이밍을 표시한 타이밍도면.

제12도(a) 및 (b)는 제2도에 표시한 장치에서의 표시부의 표시타이밍의 2가지 예를 표시한 타이밍도면.

제13도는 사이퀀서의 일반적 구성을 표시한 블록도.

제14도 및 제15도는, 각각, 종래의 입력부 및 출력부의 구성예를 표시한 설명도.

* 도면의 주요 부분에 대한 부호의 설명

1 : 제어부

4,24 : 입력부

5,25 : 출력부	6 : 버스
11 : 단자대	12a~12m : 저항
13 : 콘덴서	14 : 버퍼
15 : 포토커플러	18:트랜지스터
40,50 : 신호변환부	41 : 입력제어부
43 : 데이터판독부	47,57 : 데이터기억부
49,59 : 표시부	51 : 출력제어부
53 : 출력데이터유지부	60 : 버스제어부
62: 버스잡음제거부	70 : 입출력선택부
72 : 점수/응답시간선택부	74:표시선택부
S1~S3 : 선택신호	A ₀ ~A ₂ : 어드레스신호
D ₀ ~D ₇ : 데이터신호	*CS,*RD,*WT,*TED,*RDY : 제어신호
100 : 입력수단	101 : 판독수단
102 : 입력제어수단	103 : 제1기억수단
110 : 출력수단	112 : 출력제어수단
113 : 제2기억수단	120 : 설정수단
130 : 버스제어수단	

[발명의 상세한 설명]

본 발명은 프로세스 입출력장치에 관한 것으로서, 특히 마이크로컴퓨터를 사용해서 프로그램에 의해 입출력제어를 행하는 시이퀀스제어기(이하 시이퀀서라고 함)에 사용하는데 적당한 프로세스 입출력 장치에 관한 것이다.

제13도는 이와 같은 시이퀀서의 일반적 구성의 일례를 표시한다. 여기서,(1)은 마이크로프로세서 형태의 제어부이다. 2S 및 2M은 메모리부이며, 각각, 시이퀀스제어기의 프로그램 및 장치의 시스템 프로그램을 격납한다.(3)은 랜덤액세스메모리(RAM)를 가진 메모리부,(4)는 입력부,(5)는 출력부,(6)은 버스이다.

이런 종류의 시이퀀서로 사용하는 입력부(4) 및 출력부(5)로서, 종래, 이산형부품 및 논리 IC로 구성한 회로를 입력, 출력점수에 따라서, 갖추어진 것이 알려져 있다.

제14도 및 제15도는, 각각 종래의 입력부 및 출력부의 구성예를 표시한다. 이들 도면에 있어서, (11)은 외부기기를 접속하는 단자대, (12a~12h)는 저항기, (13)은 콘덴서, (14)는 버퍼, (15)는 외부기기와 시이퀀서를 전기적으로 절연하기 위한 포토커플러, (16)은 래치레지스터, (17)은 버스드라이버, (18)은 트랜지스터이다. 또 B₀~B₇은 버스신호선, *RD,*WT,*CS 및 *TED는, 각각 제어부(1)로부터의 데이터판독신호, 데이터기록신호, 버스선택 신호 및 데이터유지신호를 표시한다.

그러나, 이와 같은 시이퀀서용 프로세스 출력장치는, (입력, 출력 1점당의 부품수) × (총입력점수)로 주어지는 개수의 부품을 필요로하기 때문에, 입출력점수를 증가시켰을 경우에, 용적이 확대되거나, 가격이 상승하는 결점이 있었다. 또, 설계시점에 있어서 회로정수(定數)의 결정등을 용이하게 행할 수 없다고 하는 결점이 있었다.

그래서, 본 발명은, 상기 종래기술의 문제점을 해결하고, 입출력사양이 다른 것이거나 시이퀀서 자체의 사양변경이 있었을 경우에도 유연하게 대응할 수 있도록 시이퀀서의 프로세스 입출력장치를 제공하는 것을 목적으로 한다.

이와 같은 목적을 달성하기 위하여, 본 발명은 제1도에 표시한 바와 같이, 외부기기로부터의 입력신호를 판독하는 판독수단(101)과, 당해 판독된 신호로부터 외부입력신호의 입력상태를 판별하는 수단(102)과, 당해 판별에 의해 확정된 입력상태를 격납하는 제1기억수단(103)을 가진 입력수단(100)과, 시이퀀스제어기의 버스(150)로부터 입력된 외부기기에의 데이터를 기억하는 제2기억수단(113)과, 당해 기억된 외부기기에의 데이터를 출력하고, 유지하는 출력제어수단(112)을 가진 출력수단(110)과, 상기 입력수단(100)과 출력수단(110)과의 절환, 및 입출력점수의 절환 그리고 입력의 응답시간의 설정을 행하는 설정수단(120)과, 상기 제 1 및 제 2기억수단과 상기 버스(150)와의 사이에서 데이터의 주고받음을 행하는 버스제어수단(130)을 구비한 것을 특징으로 한다.

즉, 설정수단(120)은, 입력력의 절환 및 점수, 응답시간을 설정한다. 이 설정에 따라 입력제어수단(102)은 외부입력신호에 대한 입력필터링을 행하여, 입력상태를 확인하고, 그 결과를 제1기억수단(103)에 기억시킨다. 기억된 데이터는 버스제어수단(130)에 의해 버스(150)에 출력된다.

출력제어수단(112)은, 버스(150)상의 데이터를 버스제어수단(130)을 개재해서 입력하여, 제 2기억수단(113)에 기억시키고, 그 데이터를 외부기기에 출력하고, 유지한다. 이에 의해서, 입출력장치는 사양변경등에도 유연하게 대처할 수 있으며, 부품점수를 감소시킬 수 있게 된다.

제 2 도는 본 발명 프로세스 입출력장치의 일구성예를 표시한다. 여기서,(24) 및 (25)는, 각각, 예를 들면 마이크로컴퓨터 형태의 입력부 및 출력부이며, 시이퀀서의 제어부(1)(제13도 참조)로부터

의 선택신호 S1에 의해 입력기능 및 출력기능의 설정, 및 선택신호 S2에 의해 입출력점수, 응답시간의 설정을 가능케 한다.

입력부(24)에 있어서, (41)은 입력부(24)내의 각부를 제어하고, 제5도, 제6도 및 제8도에 대해 뒤에 설명하는 처리를 실행하는 입력제어부이다. (43)은 데이터판독부이며, 신호변환부(40)에 의해서 시이퀀서내부의 기기에 적합한 디지털신호로 변환된 외부기기로부터의 입력신호 SI를 판독한다. 입력제어부(41)는 데이터판독부(43)로부터의 판독신호에 따라서, 제6도에 대하여 뒤에 설명하는 처리에 의거하여 입력신호 SI의 입력상태를 판별한다. 또 입력제어부(41)는 그 판별처리를 할때에 사용하기 위한 작업용 기억영역을 가진다. (47)은 입력제어부(41)에 의해 확정된 입력데이터(입력논리확정데이터)의 유지를 행하는 버퍼로서의 데이터기억부이며, 이 기억영역의 일부를 입력제어부(41)의 작업영역으로 할 수 있다. 또, (49)는 입력논리확정데이터의 표시를 행하는 표시부이다.

출력부(25)에 있어서, (51)은 출력부(25)내의 각부를 제어하고, 제10도 및 제8도에 대해서 뒤에 설명하는 처리를 실행하는 출력제어부이며, 출력데이터유지부(53)와 함께 출력제어수단으로서의 부분을 구성한다. (57)은 버스(6)를 개재해서 송출되어오는 외부기기에 출력해야 할 동작신호를 기억하는 데이터기억부이다. (53)은 그 기억된 동작신호를 신호변환부(50)를 개재해서 외부기기에 동작신호 S0로서 출력하고, 유지하는 출력데이터 유지부이다. (59)는 그 출력데이터(출력논리확정데이터)를 표시하는 표시부이다.

(60) 및 (62)는 버스제어수단으로서의 각부이다. 여기서, (60)은 입출력장치가 버스(6)를 제어하기 위한 버스제어부이며, 각종 제어신호와 입력부(24) 및 출력부(25)에 대한 송출이나 입출력데이터의 절환을 행한다. (62)는 버스에 잡음이 흔입했을때에 그 제거를 행하는 버스잡음제거부이다.

또, (70)은 신호 S1에 따라, 입력부(24) 및 출력부(25)에 그 기능을 행하게 하는 입출력선택부이고, (72)는 신호 S2에 따라, 입출력점의 지정 및 그 응답시간을 설정하는 점수/응답시간선택부, (74)는 표시선택신호 S3에 따라, 표시부(49)(59)에 표시를 행하게 하기 위한 표시선택부이다. 제3도 및 제4도는, 각각, 입력부(24) 및 출력부(25)와, 외부기기 및 각종 신호와의 접속상태를 표시하며, 여기서, 제14도 및 제15도와 동등한 개소에는 동일한 부호를 붙여 놓았다. 또, A₀~A₂는 어드레스신호, D₀~D₇은 데이터신호, *CS는 버스선택신호, *TED는 데이터유지신호 *WT는 데이터기록신호, *RDY는 입력부(24) 또는 출력부(25)가 제어부(1)에 대해서 출력하는 데이터동기신호이며, 이를 신호는 모두 버스(6)를 개재해서 접속되어 있다.

제3도는 버스(6)에 접속된 제어부(1)가 입력데이터를 필요로하는 경우에 단자대(11)에 접속된 외부기기의 동작상태를 집어넣기 위한 입력부(24)이고, 이 동작은 제8도 및 제9도에서 설명하는 타이밍으로 동작하지만, 여기서 그 동작을 상세히 설명한다. 제3도에는 입력부(24)의 1개의 입력단자(도면에서 최상단의 입력단자)에 포토커플러(15), 저항기(12i), (12j), 단자대(11)로 구성된 입력회로가 접속되어 있는 것이 대표적으로 나타나져 있지만, 다른 입력단자에도 똑같은 입력회로가 접속되어 있다.

입력부(24)의 입력단자는 단자대(11)에 접속된 외부기기가 동작상태에 있을때 포토커플러(15)가 ON으로 되어있기 때문에 절지레벨의 전위로 유지되고, 외부기기가 부동작상태에 있을때 포토커플러(15)가 OFF되어 있기 때문에 +5V의 전위로 유지되어 있다. 제어부(1)가 입력데이터를 필요로 할때 제어부(1)로부터 입력부(24)에 버스선택신호 *CS, 데이터유지신호 *TED가 인가되고, 이에 의해 입력부(24)는 각 입력단자의 전위레벨에 따른 논리신호를 입력데이터로 하여 유지한다. 다음에 제어부(1)로부터 입력부(24)로 버스선택신호 *CS, 어드레스신호 A₀~A₂, 데이터판독신호 *RD가 인가되면, 입력부(24)는, 어드레스 A₀~A₂에 따른 어드레스의 입력단자의 입력데이터를 데이터선 D₀~D₇에 출력하고, 또한, 데이터동기신호 *RDY를 출력한다. 제어부(1)는 이 데이터동기신호 *RDY를 감지하면 데이터선 D₀~D₇을 개재해서 입력데이터를 판독해 넣고, 버스선택신호 *CS, 어드레스신호 A₀~A₇, 데이터판독신호 *RD를 무효로 한다.

제4도는 버스(6)에 접속된 제어부(1)가 외부기기를 제어하는 경우에 제어부(1)로부터의 제어신호를 판독해서 유지하고, 지정된 외부기기를 동작시키는 출력부(25)이고, 이 동작은 제10도 및 제11도에서 설명한 타이밍으로 동작하지만, 여기서 그 동작을 간단히 설명한다. 제4도에서는, 출력부(25)의 1개의 출력단자(도면에서 최상단의 출력단자)에 포토커플러(15), 저항기(12h), (12i), (12m), 트랜지스터(18)로 구성된 출력회로가 접속되어 있는 것이 대표적으로 나타나져 있지만, 다른 출력단자에도 같은 출력회로가 접속되어 있다. 제어부(1)가 외부기기의 제어를 행할 경우에 제어부(1)로부터 출력부(25)로 버스선택신호 *CS, 어드레스신호 A₀~A₂, 데이터신호 D₀~D₇, 데이터기록신호 *WT가 인가되고, 이에 의해 출력부(25)는 데이터신호 D₀~D₇을 집어넣어 유지함과 동시에 데이터동기신호 *RDY를 제어부(1)로 출력한다. 제어부(1)에서는 이데이터동기신호 *RDY를 감지하면 버스선택신호 *CS, 데이터유지신호 *TED를 출력한다. 이에 의거하여, 출력부(25)는 데이터신호 D₀~D₇의 데이터를 논리확정데이터로 하여 유지함과 동시에 어드레스신호 A₀~A₂에 따른 출력단자에 출력데이터를 출력한다. 데이터가 논리신호 '0'인 경우에 포토커플러(15)가 ON되는 것에 의해 트랜지스터(18)가 ON되어 외부기기를 동작상태로 유지시키고, 출력데이터가 논리신호 '1'인경우에는 포토커플러(15)가 OFF되고, 트랜지스터(18)가 OFF되어 외부기기를 부동작상태로 유지시킨다.

제5도는 입력부(24)가 행하는 외부신호 입력처리순서의 개요에 대한 일례를 표시하며, 제어부(1)로부터의 선택신호 S1~S3에 따라서 기동된다. 먼저, 스텝 STP1에서 입력신호를 입력포오트로부터 판독하고, 이어서 스텝 STP2에서, 제6도에서 설명하는 바와 같이 입력데이터의 입력논리를 판정하므로서 입력신호의 필터링을 행하여, 입력논리를 확정한다. 스텝 STP3에서는 확정된 데이터를 데이터기억부(47)에 격납하므로서, 제8도에서 설명하는 바와 같은 제어부(1)에의 송신처리를 행한다. 스텝 STP4 및 스텝 STP5에서는 확정된 입력데이터의 표시를 행하며, 표시시간 경과 후에는 스텝 STP6 및 스텝 STP7에서 표시를 정지시킨다. 표시정지시간의 경과 후에는 스텝 STP1으로 복귀하여,

입력처리순서를 반복한다.

제6도는 스텝 STP2의 입력논리판정순서의 상세한 일례를 표시한 것이다. 먼저, 도면에서 사용되고 있는 기호에 대해서 설명하면, $i(0) \sim i(n)$ 은 입력논리확정데이터를 표시하며, 입력신호($0 \sim n$)가 각각 대응한것이며, 데이터기억부(47)에 격납된다. $Pi(0) \sim Pi(n)$ 은 입력부(24)의 포트로부터 입력된 데이터를 표시하며, 각각 $i(0) \sim i(n)$ 과 대응하고, 데이터기억부(47)내의 작업영역에 격납된다. $CNT(0) \sim CNT(n)$ 은 입력논리판정용 카운터를 표시하며, 각각 $i(0) \sim i(n)$ 과 대응하고, 이것도 작업영역에 격납된다. NOFF는 입력논리 '0'의 판정설정치, NON은 입력논리 '1'의 판정설정치를 표시하며, 신호 S2에 의해서 작업영역에 격납된다.

제7도는 제6도에 표시한 처리에 의한 동작타이밍을 표시하며, 이 도면을 참조하여 제6도에 표시한 처리순서를 설명한다. 먼저, 스텝 STP14에서, 입력신호의 비트를 표시하는 카운터 n 을 0으로 하고, 비트 $n(0 \leq n \leq a, a$ 소정치)에 대해서 이하의 처리를 행한다. 임의의 입력신호의 비트 n 에 대해서, 제7도의 (a)에 표시한 신호가 입력부(24)에 입력되면, 현시점의 $i(n)$ 을 판별하고, 다음의 논리판정동작을 선택한다.(스텝 STP15). $i(n)='0'$ 일때, 논리 "1"의 판정처리를 행한다. 즉, 현시점의 $Pi(n)$ 을 판별하고(스텝STP16), $Pi(n)=i(n)$ 일때는 $CNT(n)=0$ 으로하고(스텝 STP23), $Pi(n) \neq i(n)$ 일때는 현시점의 $i(n)$ 에 대하여, 논리의 상태변화 가능성있음이라고 판단해서 $CNT(n)$ 에 1을 가산한다.(스텝 STP17). 또, $CNT(n) < NON$ 일때는(스텝 STP18), n 을 +1로 나아가고(스텝 STP21), n 의 값이 a 에 달할때까지 최신의 $Pi(n)$ 가 설정될때마다 반복한다.(스텝 STP22) $CNT(n)=NON$ 일때는(스텝 STP18), 입력논리가 변화한 것으로 해서 $CNT(n)$ 를 클리어한 후(스텝 STP19), $i(n)='1'$ 로 한다(스텝 STP20). 이 처리에 있어서 NON에 의해 입력장치의 논리 '1'의 응답시간이 결정되게 된다.

다음에, $i(n)='1'$ 이 되면, 논리 '0'의 판정처리를 한다. 즉, 논리 '1'의 판정처리와 마찬가지로, $i(n)=Pi(n)$ 일때는 $CNT(n)=0$ 으로하고(스텝 STP29), $i(n) \neq Pi(n)$ 일때는 $CNT(n)$ 에 1을 가산하고(스텝 STP25), $CNT(n) < NOFF$ 의 기간, 최신의 $Pi(n)$ 이 설정될때마다 반복한다.(스텝 STP21, STP22). $CNT(n) = NOFF$ 일때는, $i(n)='0'$ 으로하고, 논리변경을 한다.(스텝 STP27, 스텝 STP28). 이 때, NOFF에 의해 입력장치의 논리 '0'의 응답시간이 결정된다. 이상의 처리에 의해서, 입력신호의 필터링이 행해지며, 입력논리확정데이터를 얻게 된다.

또한, 카운터를 2개 이상 사용하여, 입력필터처리를 할 수도 있다.

이와 같이 얻어진 입력논리확정데이터를 제어부(1)가 판독을 할 경우에는, 이하와 같은 처리를 행한다. 제8도는 출력장치와 제어부와의 사이에서 데이터의 주고받음을 행하는 처리순서의 일례를 표시한다. 버스(6)에 접속된 제어부(1)가 입력데이터를 요구하는 경우, 제어부(1)는 제9도에 표시한 동작타이밍에 따라, 버스선택신호 *CS, 데이터유지신호 *TED를 유효로 한다. 입력부(24)에서는, 이에 따라서, 입력논리확정데이터를 유지한다.(스텝 STP30~32, 스텝 STP46~48). 다음에 제어부(1)가 버스선택신호 *CS, 어드레스신호 $A_0 \sim A_2$, 데이터판독신호 *RD를 유효로하면, 입력부(24)는 유지데이터를 데이터선 $D_0 \sim D_7$ 에 출력하여, 데이터동기신호 *RDY를 유효로 한다.(스텝 STP30~33, 스텝 STP41~45). 제어부(1)는, 이 *RDY가 유효로되는 것을 기다려서 데이터를 판독하여, *CS, $A_0 \sim A_2$, *RD를 무효로 한다. 또한, 스텝 STP31, STP41, STP46에서 잡음의 발생이 감지되었을 경우에는, 스텝 STP49에 그 취지가 알려진다.

다음에, 외부기기에의 제어신호의 출력처리에 대해서 설명한다.

제10도는 출력부(25)가 행하는 출력처리순서의 개요의 일례를 표시하며, 이 처리는 신호 S1~S3에 대해서 기동된다. 먼저, 스텝 STP8에서 버스(6)로부터 기억부(57)로 전개된 출력데이터를 판독하고, 스텝STP9에서 출력데이터유지부(53)에 의해 데이터를 출력하고, 유지한다. 또, 스텝 STP10, STP11에서 출력논리확정데이터의 표시를 행한 후, 스텝 STP12, STP13에 의해 표시를 소등하고 스텝 STP8으로 복귀한다. 스텝 STP8, STP9의 처리에서, 외부기기에 데이터를 출력하는 처리는 제 8 도와 같이 행한다. 즉, 제11도의 동작타이밍에 따라, 제어부(1)가 신호 *CS, $A_0 \sim A_2, D_0 \sim D_7$ 및 데이터기록신호 *WT를 유효로하면, 출력부(25)는, $D_0 \sim D_7$ 상의 데이터를 판독하여, 데이터동기신호 *RDY를 유효로하고(스텝 STP30~STP40), 제어부(1)와 동기를 취한다. 또, 데이터의 유지를 행하는 처리는 다음에 제어부(1)가 신호 *CS, *TED를 유효로하면, 출력부(25)는 상기 처리에서 판독한 데이터를 유지하여, 출력논리확정데이터로 한다.

또한, 제5도 및 제10도에서의 표시처리는, 제12도(A) 및 (B)에 표시한 바와 같이, 신호 S1~S3의 설정에 따라서 제13도(A) 또는 (B)의 어느 하나를 선택하여, 입력논리, 출력논리에 대응시켜서 표시를 행할수가 있다.

이와 같이 표시형식을 선택할 수 있도록 하면, 용도에 따라서 소비전력을 절감시킬 수 있다.

이상 설명한 바와 같이, 본 발명에 의하면, 시이퀀서의 입출력장치를 외부기기에 유연하게 대응할 수 있도록 하였으므로, 회로구성부품점수를 대폭적으로 삭감할 수 있으며, 때문에 용적축소화, 가격저감화를 실현할 수 있다. 또, 입력논리판정을 행하는 입력필터는 소프트웨어 처리로부터 변경할 수 있으므로, 사양변경에 따른 회로정수변경을 용이하게 행할 수 있다.

(57) 청구의 범위

청구항 1

외부기기로부터의 입력신호를 판독하는 판독수단(101)과, 당해 판독된 신호로부터 외부입력신호의 입력상태를 판별하는 수단(102)과, 당해 판별에 의해 확정된 입력상태를 격납하는 제 1기억수단(103)을 가진입력수단(100)과, 시이퀀스제어기의 버스(6)로부터 입력된 외부기기에의 데이터를 기

억하는 제 2기억수단(113)과, 당해 기억된 외부기기에의 데이터를 출력하고, 유지하는 출력제어수단(112)을 가진 출력수단(110)과, 상기 입력수단(100)과 출력수단(110)과의 절환 및 입출력점수의 절환 및 입력의 응답시간의 설정을 행하는 설정수단(120)과, 상기 제 1기억수단(103) 및 제 2기억수단(113)과 상기 버스(6)와의 사이에서 데이터의 주고받음을 행하는 버스제어수단(130)을 구비한 것을 특징으로 하는 시이퀀스제어기의 프로세스 입출력장치.

청구항 2

제 1항에 있어서, 상기 입력수단 및 출력수단은, 각각, 상기 확정된 입력상태 및 출력상태를 표시하는 제 1 표시수단(49) 및 제 2 표시수단(59)을 가진 것을 특징으로 하는 시이퀀스제어기의 프로세스 입출력장치.

청구항 3


제2항에 있어서, 상기 설정수단은 상기 제 1 표시수단(49) 및 제 2 표시수단(59)의 표시상태를 설정하는 표시선택부(74)를 가진 것을 특징으로 하는 시이퀀스제어기의 프로세스 입출력장치.

청구항 4


제1항 내지 제3항의 어느 한항에 있어서, 상기 버스제어수단은 버스에 잡음이 훼입했을때에, 이 잡음을 제거하기 위한 버스잡음제거수단(62)을 가진 것을 특징으로 하는 시이퀀스제어기의 프로세스 입출력장치.

도면


도면 12-8




도면 1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9




도면10




도면11




도면12-A



도면13



도면 14



도면 15

