(19)日本国特許庁(JP)　(12)公表特許公報(A)　(11)特許出願公表番号
特表2004-529514
(P2004-529514A)
(43)公表日　平成16年9月24日(2004.9.24)

(51)Int.Cl.[7]	F I	テーマコード（参考）
H03F 3/217	H03F 3/217	5J500

審査請求 未請求　予備審査請求 有　（全 45 頁）


(21)出願番号　特願2002-533469(P2002-533469)
(86)(22)出願日　平成13年10月9日(2001.10.9)
(85)翻訳文提出日　平成15年4月4日(2003.4.4)
(86)国際出願番号　PCT/US2001/031523
(87)国際公開番号　WO2002/029969
(87)国際公開日　平成14年4月11日(2002.4.11)
(31)優先権主張番号　09/684,497
(32)優先日　平成12年10月6日(2000.10.6)
(33)優先権主張国　米国(US)

(71)出願人　503074061
トロピアン・インコーポレーテッド
アメリカ合衆国・カリフォルニア・９５０１４－５６４９・クパティーノ・スティーヴンス・クリーク・ブールヴァード・２０８１３
(74)代理人　100064908
弁理士　志賀　正武
(74)代理人　100108578
弁理士　高橋　詔男
(74)代理人　100089037
弁理士　渡邊　隆
(74)代理人　100101465
弁理士　青山　正和

最終頁に続く

(54)【発明の名称】１つあるいは２つ以上の段階を持ったスイッチング式電力増幅器の電力の制御と変調

(57)【要約】
入力ポートと出力ポートと電源ポートを含む少なくとも３つのポートを持つ最終増幅段を含む増幅機器を用いた、可変出力信号を生成する方法において、この方法は、電源出力の少なくとも一つと、その出力ポートで作られる増幅機器の出力信号の変調特性とを制御するために、増幅機器の電源ポートに印加される信号を変更する段階と、増幅機器の出力信号の希望する特性に従って、増幅機器の入力ポートに印加される入力信号を、振幅において選択的に変化させる段階とを備え、前記最終増幅段は、時間的にかなりの割合の間、線形領域内で動作すること無く、最終増幅段をハードオン状態とハードオフ状態の２つの状態の間で、繰り返して駆動させる駆動信号を持ち、前記最終増幅段は、前記可変出力信号を連続的にあるいは頻繁に測定し帰還調整すること無く、制御されることを特徴とする。



【特許請求の範囲】
【請求項１】
入力ポートと出力ポートと電源ポートを含む少なくとも３つのポートを持つ最終増幅段を含む増幅機器を用いた、可変出力信号を生成する方法において、該方法は、
電源出力の少なくとも一つと、その出力ポートで作られる増幅機器の出力信号の変調特性とを制御するために、増幅機器の電源ポートに印加される信号を変更する段階と、
増幅機器の出力信号の希望する特性に従って、増幅機器の入力ポートに印加される入力信号を、振幅において選択的に変化させる段階と
を備え、
前記最終増幅段は、時間的にかなりの割合の間、線形領域内で動作すること無く、最終増幅段をハードオン状態とハードオフ状態の２つの状態の間で、繰り返して駆動させる駆動信号を持ち、前記最終増幅段は、前記可変出力信号を連続的にあるいは頻繁に測定し帰還調整すること無く制御される
ことを特徴とする方法。
【請求項２】
前記選択的に変化させる段階は、
最終増幅段の出力信号の希望する振幅と、閾値とを比較する段階と、
希望する振幅が閾値よりも小さい時に入力信号の振幅を減らす段階と
を備えることを特徴とする請求項１記載の方法。
【請求項３】
前記閾値は、可変閾値であることを特徴とする請求項２記載の方法。
【請求項４】
前記閾値は、希望する平均出力電力に依存することを特徴とする請求項３記載の方法。
【請求項５】
前記入力信号の振幅を減らす段階は、出力信号の希望する振幅と閾値の比に従って、入力信号を縮小する段階を備えることを特徴とする請求項２記載の方法。
【請求項６】
前記希望する振幅が閾値より大きい時は、入力信号の振幅を所定の値に設定する段階をさらに備えることを特徴とする請求項２記載の方法。
【請求項７】
前記所定の値は、希望する平均出力電力に依存することを特徴とする請求項６記載の方法。
【請求項８】
最終増幅段に印加される入力信号は、入力ポートと出力ポートと電力制御ポートを含む少なくとも３つのポートを持つさらなる増幅段の出力信号として生成されることを特徴とする請求項１記載の方法。
【請求項９】
前記選択的に変化させる段階は、さらなる増幅段の電力制御ポートへ印加される信号を変化させる段階を備えることを特徴とする請求項８記載の方法。
【請求項１０】
前記さらなる増幅段の入力信号は、位相変調されることを特徴とする請求項９記載の方法。
【請求項１１】
増幅装置であって、
入力ポートと出力ポートと電源ポートを含む少なくとも３つのポートを持つ最終増幅段と、
電源出力の少なくとも一つと、その出力ポートで作られる最終増幅段の可変出力信号の変調特性とを制御するために、最終増幅段の電源ポートに印加される信号を変更し、かつ、
最終増幅段の出力信号の希望する特性に従って、最終増幅段の入力ポートに印加される入力信号を、振幅において選択的に変化させる

ための制御回路と
を備え、
前記最終増幅段は、時間的にかなりの割合の間、線形領域内で動作すること無く、最終増幅段をハードオン状態とハードオフ状態の２つの状態の間で、繰り返して駆動させる駆動信号を持ち、前記最終増幅段は、前記可変出力信号を連続的にあるいは頻繁に測定し帰還調整すること無く制御される
ことを特徴とする増幅装置。
【請求項１２】
前記制御回路は、入力ポートと出力ポートと電源ポートを含む少なくとも３つのポートを持つ少なくとも一つのさらなる増幅段を備えることを特徴とする請求項１１記載の装置。
【請求項１３】
前記さらなる増幅段は、位相変調されることを特徴とする請求項１２記載の装置。
【請求項１４】
前記制御回路は、可変電源を備えることを特徴とする請求項１２記載の装置。
【請求項１５】
前記可変電源は、一つあるいは二つ以上の導体に電力を作り出し、前記一つあるいは二つ以上の導体は、前記最終増幅段とさらなる増幅段の電力入力ポートに結合されることを特徴とする請求項１４記載の装置。
【請求項１６】
可変電源の電力レベルを制御するために、電力制御信号に応答する電力制御論理回路を備えることを特徴とする請求項１５記載の装置。
【請求項１７】
一つあるいは二つ以上の電力導体は、最終増幅段の入力ポートと、第１および第２の能動回路を通したさらなる増幅段の入力ポートに、それぞれ結合されることを特徴とする請求項１５記載の装置。
【請求項１８】
前記第１および第２の能動回路を制御するための変調情報に応答する、変調制御論理回路を備えることを特徴とする請求項１７記載の装置。
【請求項１９】
前記変調制御論理回路は、電力制御論理回路からの信号に応答することを特徴とする請求項１８記載の装置。
【請求項２０】
前記変調制御論理回路は、プロセッサ上で実行されるソフトウェアコードを備え、さらに、プロセッサと第１および第２能動回路との間で結合されるインターフェイス回路を備えることを特徴とする請求項１８記載の装置。
【請求項２１】
前記インターフェイス回路は、少なくとも一つのディジタル・アナログ変換器を備えることを特徴とする請求項２０記載の装置。
【請求項２２】
増幅装置であって、
入力ポートと出力ポートと電源ポートを含む少なくとも３つのポートを持つ少なくとも一つの最終増幅段と、
電源出力の少なくとも一つと、その出力ポートで作られる最終増幅段の可変出力信号の変調特性とを制御するために、最終増幅段の電源ポートに印加される信号を変更するための手段と、
最終増幅段の出力信号の希望する特性に従って、最終増幅段の入力ポートに印加される入力信号を、振幅において選択的に変化させるための手段と
を備え、
前記最終増幅段は、時間的にかなりの割合の間、線形領域内で動作すること無く、最終増幅段をハードオン状態とハードオフ状態の２つの状態の間で、繰り返して駆動させる駆動

信号を持ち、前記最終増幅段は、前記可変出力信号を連続的にあるいは頻繁に測定し帰還調整すること無く制御される
ことを特徴とする増幅装置。
【請求項２３】
可変出力信号ＲＦ電力増幅器であって、
電圧の或る範囲の中で、電源電圧から多数の電圧を作り出すための、多数の異なる制御信号に応答する制御手段と、
最終増幅段を含み、各々が前記多数の電圧の一つを電源電圧として持つ多数の電力増幅段と
を備え、
前記最終増幅段は、時間的にかなりの割合の間、線形領域内で動作すること無く、最終増幅段をハードオン状態とハードオフ状態の２つの状態の間で、繰り返して駆動させる駆動信号を持ち、前記最終増幅段は、前記可変出力信号を連続的にあるいは頻繁に測定し帰還調整すること無く制御される
ことを特徴とする可変出力信号ＲＦ電力増幅器。
【請求項２４】
前記制御手段は、電力制御とバースト制御と変調との内の少なくとも一つを実行することを特徴とする請求項２２記載の装置。
【請求項２５】
前記制御手段は、電力制御とバースト制御と変調との内の二つ以上を実行することを特徴とする請求項２２記載の装置。
【請求項２６】
前記制御手段は、電力制御とバースト制御と変調とを実行することを特徴とする請求項２２記載の装置。
【請求項２７】
さらに、多数のバイアス制御信号を備え、多数の電力増幅段の各々は、前記バイアス制御信号の一つに応答することを特徴とする請求項２２記載の装置。
【請求項２８】
前記バイアス制御信号の少なくともいくつかは、応答する電力増幅段をオフさせる状態を持っていることを特徴とする請求項２２記載の装置。
【請求項２９】
前記多数の電力増幅段の少なくともいくつかは、段の入力を段の出力に結合するバイパス素子あるいはネットワークと共に提供され、前記バイパス素子あるいはネットワークは、寄生バイパス効果を抑えることを特徴とする請求項２２記載の装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電力増幅器に関し、特に、スイッチング式電力増幅器に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
スイッチング式電力増幅器は、高出力付加効率（ｈｉｇｈ ｐｏｗｅｒ－ａｄｄｅｄ ｅｆｆｉｃｉｅｎｃｙ：ＰＡＥ）を備えて、高い信号品質、すなわち理想的な信号に対して低い２乗平均（ＲＭＳ）誤りを持ち、電力スペクトル密度（ＰＳＤ）の劣化が殆どあるいは全く無い位相変調信号を実証した。これらの電力増幅器は、また、温度変化に対して高い耐性を実証しており、また製造過程の変化に高い耐性があると信頼されており、消費者向け電子製品のような大量の用途に対して興味のあるものとなっている。そのような電力増幅器には、共振ネットワーク（ｒｅｓｏｎａｎｔ ｎｅｔｗｏｒｋ）に接続されるスイッチが含まれ、次に、共振ネットワークの出力は、負荷（例えば無線送信器のアンテナ）に接続される。
【０００３】

初期のスイッチング式増幅器は、Ｓｏｋａｌ他による米国特許第３，９００，８２３号に記載されており、ここに参考のために組み入れる。Ｓｏｋａｌ他は、低電力時の電力制御の問題（増幅器の入力から増幅器の出力への不可避の貫通（ｆｅｅｄｔｈｒｏｕｇｈ）が引き起こす）と、この問題を最終増幅段へのＲＦ入力駆動振幅を制御することによる解決とを述べている。特に、最終段の入力駆動振幅は、負帰還の技術を用いて、最終段前の一つあるいは二つ以上の段の直流電力の供給を制御することによって、制御される。他の様々な既知の技術では、既述したような線形化のための増幅器電力供給の変動を用いる、例えば、ここに参考のために組み入れる次の特許がある：米国特許第５，０９１，９１９号、米国特許第５，１４２，２４０号、米国特許台５，７４５，５２６号。

【０００４】

Ｓｏｋａｌのような負帰還を用いる必要の無い、スイッチング式増幅器の他の種類が、本譲受人の国際特許公報ＷＯ００４８３０６号とＷＯ００４８３０７号の、それぞれ”ＨＩＧＨ－ＥＦＦＩＣＩＥＮＣＹ ＭＯＤＵＬＡＴＩＮＧ ＲＦ ＡＭＰＬＩＦＩＥＲ”と”ＨＩＧＨ ＥＦＦＩＣＩＥＮＣＹ ＡＭＰＬＩＦＩＥＲ ＯＵＴＰＵＴ ＬＥＶＥＬ ＡＮＤ ＢＵＲＳＴ ＣＯＮＴＲＯＬ”、および、国際特許公報０１／１００１３号の”ＨＩＧＨ－ＥＦＦＩＣＩＥＮＣＹ ＭＯＤＵＬＡＴＩＮＧ ＲＦ ＡＭＰＬＩＦＩＥＲ”に記載されている。後者のスイッチング式電力増幅器において、平均電力は、２つの信号、つまりスイッチ供給信号とスイッチ制御信号とによって決定される。スイッチ供給信号は、スイッチの片側で利用可能な直流電圧であり、この電圧が増加すると、発振信号のピーク電圧が共振ネットワーク内で高まり、従って負荷に配られたものも増加する。スイッチ制御信号は、典型的には、スイッチを制御する（すなわちスイッチがオンかオフかを決定する）位相変調信号である。このスイッチ制御信号は、スイッチをオン又はオフにトグルするのに充分な強さが無くてはならないが、過度に強くてはいけない、つまり、出力信号の強さが入力信号の強さで決まる線形増幅器のようではいけなく、スイッチング式電力増幅器においては、もしスイッチ制御信号が強すぎると、過度の信号は、単にスイッチを通って共振ネットワークへと漏れる（すなわち、貫通）。このようなことが起こると、希望する信号に関して位相がずれているスイッチ制御信号のバージョンは、共振ネットワーク内の希望する信号に加えられ、出力信号の位相と振幅の両方を希望しない方法で変えてしまう。

【０００５】

仏国特許第２，７６８，５７４号にも、スイッチング式電力増幅器の装置が記載されている。図１を参照すると、この装置において、電力増幅器回路は、ＤＣ－ＤＣ変換器２０と、電力増幅器３０とを備えている。ＤＣ－ＤＣ変換器２０には、パルス巾変調器２２と整流子（ｃｏｍｍｕｔａｔｏｒ）／整流器（ｒｅｃｔｉｆｉｅｒ）２４とフィルター２６が含まれる。パルス巾変調器２２は、信号入力端子２１からのＤＣ－ＤＣ命令入力信号を受信するべく結合され、パルス巾変調された信号を整流子／整流器２４に与えるように、まとめられている。整流子（ｃｏｍｍｕｔａｔｏｒ）／整流器（ｒｅｃｔｉｆｉｅｒ）２４は、信号入力端子２５からのＤＣ－ＤＣ電力供給入力信号を受信するべく結合され、また、スイッチングされた信号をフィルター２６に与えるように結合される。フィルター２６は、次に、フィルターを受けたスイッチングされた信号２８を、電力増幅器の多くの段に共通に与える。

【０００６】

これまで述べた種類の回路は、実質的には、パルス巾変調器の周波数によって制限されている。加えて、既述した方法による、多くの電力増幅器の段の制御信号は、以降により細かく説明するような欠点を示すかも知れない。

スイッチング式で生成されるＲＦ信号を、より細かく制御できるのが望ましく、そこには、スイッチング式電力増幅器の前述した利点がより完全に実現されるように、振幅変調された信号が含まれる。

【０００７】

【課題を解決するための手段】

本発明では、スイッチング式電力増幅器を制御および変調して、振幅変調（そして恐らく

、必ずではないが、位相変調も）を含む信号を作ることを可能にしており、その平均電力は、潜在的に広い範囲に渡って制御することができる。

【０００８】

振幅変調された信号を作るために、直流スイッチング電源電圧は、希望する振幅変調に関連する時変（ｔｉｍｅ－ｖａｒｙｉｎｇ）スイッチング電源信号に置き換えられる。このスイッチング電源信号は、希望する振幅変調信号自身でも、それが既に歪んだものでもよく、その歪みは、出力信号が希望する振幅変調を持っているものである。後者の場合、既に持っている歪みは、スイッチおよび／または共振ネットワークの中の振幅の非線形性（いわゆるＡＭ／ＡＭ歪み）に対して正す。

【０００９】

しかし、前の変調は、単独では、出力信号中の求められるであろうだけのダイナミックレンジを供給するのに不十分であろう。また、その変調は、出力信号の平均電力を調整する間に、振幅変調のダイナミックレンジを維持するのに充分ではないだろう。これらの問題は共に、前述した漏洩電流によって引き起こされ、その出力への影響は、スイッチング電源信号のレベルに大きく依存している。すなわち、スイッチング電源信号は、ゼロボルト（最小限界振幅）まで減じられ、一方、出力信号は、相対的に高いレベルに留まり、同じ点以下では、スイッチング電源信号を通して分かれた振幅変調は、出力信号において明らかに次第に小さくなる。

【００１０】

同様に、振幅依存の位相偏位（いわゆるＡＭ／ＰＭ歪み）の程度は、スイッチング電源信号が減ずるにつれて増加する。この結果は、スイッチング制御信号の漏れが、希望する信号に関連して位相外れであることによる。スイッチング電源信号が減ずるにつれて、希望する信号も同様に減じ、それに対し漏洩信号は減ずることはないが、これら二つの信号が位相外れであるので、これらの和の位相は、漏洩信号の位相によってますます決定されてしまう。本発明は、その一つの面において、期待しない漏洩効果を減らすために、スイッチング電源制御信号の振幅を調整することでスイッチングモードの電力増幅器を変更する。結果として、広い範囲でどこでも平均電力をもった出力信号を作ることが可能になるか、あるいは、振幅変調を所定の平均電力レベルで作ることができるダイナミックレンジを大幅に広げることが可能になる、もしくはその両方が可能になる。

【００１１】

【発明の実施の形態】

本発明は、添付の図面と共に、以下の説明から、より深く理解することができるだろう。

【００１２】

次に図２を参照すると、スイッチングモードの電力増幅器が示されている。スイッチ２０１は、共振ネットワーク２０５および電力制御論理回路２１５と結合され、次に、電力制御論理回路２１５は、直流電源２０３と結合される。共振ネットワークは、負荷２０７に結合される。スイッチ２０１の制御は、増幅器２１１に与えられる制御信号２０９を使用しておこなわれ、増幅器２１１は、スイッチ２０１に与えられるスイッチ制御信号２１９を作り出す。スイッチ２０１は制御信号２０９に応答して開いたり閉じたりするので、共振ネットワーク２０５は、スイッチ電圧を整形して、希望する出力信号２１３を作り出す。

【００１３】

図２の増幅器において、信号２０９と２１９は、位相変調されるであろう定振幅（ＣＡ：ｃｏｎｓｔａｎｔ ａｍｐｌｉｔｕｄｅ）信号（すなわち、一定ピーク振幅（ｃｏｎｓｔａｎｔ ｐｅａｋ ａｍｐｌｉｔｕｄｅ））である。スイッチ制御信号２１９の振幅は、電力制御論理回路２１５によって設定される。電力制御論理回路２１５は、また、直流電源２０３によって作られスイッチ２０１へ与えられる直流電源電圧２１６を制御する。電力制御論理回路２１５は、直流電源電圧２１６を増やすので、共振ネットワーク２０５内で作られ、その結果負荷２０７に運ばれる発振信号のピーク電圧も増加する。同様に、電力制御論理回路２１５は、直流電源電圧２１６を減少させるので、共振ネットワーク２０５

内で作られ、その結果負荷２０７に運ばれ発振信信号のピーク電圧も減少する。

【００１４】

本発明の一実施形態による、図２の増幅器のチェーンのさらなる詳細は、前の特許文献に説明されている。

本発明の一つの面に従って、信号２１８は、直流電源電圧２１６の制御と同等の方法で、スイッチ制御信号２１９の振幅を制御するのに使用され、それによって、スイッチ制御信号２１９がスイッチ２０１を通って共振ネットワーク２０５へと漏洩し過ぎるのを防ぐ。

【００１５】

さらに特化して、いずれの実際の実施形態においても、スイッチの周囲に（意図しない）浮遊容量２１２が不可避的に存在する。この浮遊容量は、スイッチ制御信号２１９に共振ネットワーク２０５へと漏れる漏洩経路を提供し、そこでは、この信号を希望するスイッチ出力信号と混合する。スイッチ制御信号２１９は、希望するスイッチ出力信号とが位相が外れているので、希望する出力信号の大きさが漏洩信号の大きさと同じか小さいときに、大きな位相偏位が、スイッチ出力において発生するだろう。この効果が図３に示されており、そこでは、出力位相と出力の大きさが、希望する大きさのパラメトリック関数として描かれている（すなわち、希望する大きさが減少するので、図３の曲線は、反時計回り方向に外へたどっている）。図示の例では、信号の漏れは、－１７０度の相対位相偏位において、最大出力信号以下（１．７％）では３５ｄＢであろうと考えられる。もし、スイッチ制御信号が減少しなければ（線Ａ）、希望する出力の大きさが、ピーク出力振幅の１０％よりも小さいときに、増幅器出力信号は、重大なＡＭ－ＰＭ（そしてＡＭ－ＡＭ）歪みを被る。

【００１６】

この影響は、より低い増幅率の出力信号（例えば、ピーク出力の大きさの１０％以下）に対して、呼応してスイッチ制御信号を減らす（例えば、元の値の１０％まで）ことにより、反対に作用するかも知れない。図３に示すように、この方策によって、必然的に、希望する出力信号（線Ｂ）からＡＭ－ＰＭ歪みとＡＭ－ＡＭ歪みを取り除く。原則的には、この技術は、自由に、希望する出力信号の大きさが小さいものにも適用できる。

【００１７】

図示するために、時間割り当てされたネットワーク内の、一定振幅のＲＦ信号を作る必要性を考慮すると、そこでは、出力電力は、割り当て時間の間で変わる可能性がある。図２の増幅器では、この方法による動作は、所定の割り当て時間の間、電源電圧２１６を一定に保つことによって、また、図４に示した割り当て時間の間、制御信号のピーク値の大きさを一定に保つことによって得ることができる。結果として、出力信号２１３のピーク値の大きさは、所定の割り当て時間の間、一定となる。電源電圧２１６が低レベルの時には、制御信号２１９も、また対応して低レベルであることに注意したい（例えば、割り当て時間（Ｎ））。このやり方で、図３の線Ｂの低歪み特性が達成される。

【００１８】

図２の電力制御論理回路２１５の中で、増幅段へ与えられる電力を制御するのに使用できる様々な特定の回路が、それぞれ図５と図６と図７に示される。

【００１９】

図５を最初に参照すると、直流電源電圧V_{SUPPLY}が、共通エミッタ構成のＰＮＰバイポーラトランジスタＱのエミッタに与えられる。直流電源電圧は、無調整であるか、あるいは反対に、希望する即時出力電力に対する適切な直流レベルへと、例えば、先述の特許出願に詳細に記載されるような線形レギュレータと組み合わせるスイッチング電源を用いて、調整／調節されていたかも知れない。トランジスタＱのコレクタは、抵抗分割器ネットワークＲ１，Ｒ２を通して、接地電位に接続される。演算増幅器５０１は、負入力の電力設定命令信号５２３を受け、また抵抗Ｒ１とＲ２の接合部で発生する正入力の電圧を受けるために接続される。演算増幅器５０１は、トランジスタＱのベースに与えられる出力信号を作り出す。動作において、トランジスタは、制御された抵抗として機能し、演算増幅器５０１の制御下で、細かく制御された電圧を、多数の増幅段、例えば、ドライバ段

（図２の信号２０９と似たＲＦ信号５０９に応えて）と最終段５０５を含む段へと送る。ドライバ段５０３の場合、トランジスタＱからの制御された電圧は、抵抗Ｒ３を通して、最終増幅器に関連するドライバ増幅器のサイジングを明らかにするために与えられる。先述の回路は高速の制御を実現し、別個の直流調整回路と共に、あるいはそれの代わりに使用することができる。

【００２０】

一つあるいは二つ以上のドライバ段を与えることができ、例えば、図６に示してある。図６において、初段６０７の電源電圧は、それほど厳密には制御されない。多数の個々の電源電圧（V_1，V_2，．．．，V_N）が、スイッチ６０９に与えられ、個々の電圧の中の希望する一つを選択するべく制御される。最終段６０５とすぐ前のドライバ段６０３の制御は、前述した通りのままである。

【００２１】

もし希望する出力信号が大きなダイナミックレンジを持っていれば、ドライバ段と最終段を共通に制御するのでは不十分である。図７を参照すると、多数の増幅段の各々に、別々の制御が与えられている。この装置は、いかなる任意の数の段にも拡張できる。

【００２２】

再び図２を見ると、一定振幅の出力信号の場合に、図示される増幅器は、効率的な増幅と電力制御とを提供するのに効果的である。しかし、振幅変調は提供しない。

【００２３】

図８を次に参照すると、一般的な効率的な電力増幅器の構造が示され、振幅変調を含む、増幅器出力信号の複雑な制御を達成する多くの段の制御が可能となっている。図８では、ＲＦ入力信号RF_{in}が、Ｎ段を含む増幅器チェーンに与えられる。増幅器チェーンは、ＲＦ出力信号RF_{out}を作り出す。各段への電源電圧は、独立して制御される。一つあるいは二つ以上の制御ブロックが、直流電源電圧を受け取り、制御器（図示せず）からの制御信号に応答して、Ｎ個の増幅段の各々に対して別個の電源電圧を作り出す。図８の例では、電力／バースト制御ブロック８０１と変調制御ブロック８０３の２つの制御ブロックが示されている。しかし、制御ブロックの機能は、当業者には明らかなように、容易に統合したり分割したりすることができる。

【００２４】

状況に応じて、独立したバイアス信号を一つの段ごとに与えることができる。一実施形態において、適当な値のバイアス信号には、段をオンさせる、例えば、該当段の能動的な要素をハイインピーダンス状態にする値が含まれる。加えて、各段は、状況に応じて、制御されたバイパスの要素あるいはネットワークを含むことができるが、これは、図８に、或る段の入力端子と出力端子に接続される抵抗として示されている。そのようなバイパスによって、入力信号が低レベルの時の増幅段の性能を、より完全に特徴づけ、また制御することができる。特に、回路の寄生により、不可避的にバイパスの影響が作り出されるので、バイパスをはっきりと与えることにより、寄生の影響を抑制するようなやり方で設計することができる。

【００２５】

図８の一般的な増幅器の構成の特殊な例が、次に、詳細に説明される。

図９を参照すると、図２の増幅器の利点を提供し、さらに振幅変調を提供する増幅器が示される。図９において、スイッチ９０１と直流電源９０３と共振ネットワーク９０５と負荷９０７と制御信号９０９と制御信号増幅器９１１と出力信号９１３と電源制御論理回路９１５とが与えられ、図２の要素に概ね対応しており、それらと似た名称が与えられる。制御信号増幅器９１１は、駆動制御信号９１８に応答して、スイッチ制御信号９１９を作り出す。しかし、図９において、ＡＭ信号９２３に応答する、振幅変調器９１７が追加して提供されている。制御信号増幅器９１１を直接に制御する電力制御論理回路９１５の代わりに（図２におけるように）、電力制御論理回路９１５が振幅変調器９１７に結合され、これは、制御信号増幅器９１１を制御する電力制御論理回路９１５に応答する。振幅変調器９１７の制御下で、制御信号増幅器９１１は、スイッチ９０１に与えられるスイッチ

制御信号９１９を作り出す。直流電源９０３は、振幅変調器９１７に結合されるが、この振幅変調器９１７は、ＡＭ信号９２３に応答して、電源電圧を適切に変更し、また結果として得られるスイッチ電源信号（ｓｗｉｔｃｈ　ｓｕｐｐｌｙ　ｓｉｇｎａｌ）９２１をスイッチ９０１に与える。

【００２６】

図９の増幅器の２種類の動作は区別することができる。一つの動作は、図１０に示されており、そこでは、振幅変調がスイッチ電源信号９２１の変化を通して単独で得られており、電力制御は、直流電源９０３の変化とスイッチ制御信号９１９の変化（信号９１８を経由して）を通して得られている。割り当て時間（Ｎ－１）の間、スイッチ制御信号９１９のピーク振幅は、一定のままである。この時間の間、制御信号９０９のピーク振幅も、一定のままである。他方、スイッチ電源信号９２１は、その上に、振幅変調信号の変化を印加する。結果として出力信号９１３は、対応する振幅の変化を示す。割り当て時間（Ｎ）の間、制御信号９０９の振幅とスイッチ制御信号９１９は、低レベルで一定であり、直流電源電圧９０４（図１０には図示されず）も、低レベルで一定であり、希望する出力電力レベルを示す。別の振幅変調信号の変化が、スイッチ電源信号９２１の上に加えられ、その変化は、出力信号９１３の振幅において明白である。割り当て時間（Ｎ＋１）の間、制御信号９０９とスイッチ制御信号９１９のレベルは、直流電源電圧９０４のように、より高い希望する出力電力レベルに対応して、上げ戻される。スイッチ制御信号９０９の一定ピーク振幅は、より高い希望する出力電力レベルに対して、より高く設定され、より低い希望する出力電力レベルに対して、より低く設定され、その結果、スイッチ９０１は、スイッチ制御信号９１９がスイッチ９０１を通して共振ネットワーク９０５へと好ましからぬ漏洩をするのを最小化する間に必要なだけ、上手にオンとオフをする。

【００２７】

電力レベルが低い時、スイッチ制御信号９１９が出力信号９１３へと漏洩し過ぎるのを避けるために、スイッチ電源信号９２１とスイッチ制御信号９１９の両方の変化を調整することで、出力信号の振幅変調を得ることが必要だろう。これは、前に参照した動作の第２の場合を表しており、図１１に示されている。特に図１１は、スイッチ電源信号９２１の振幅変調とスイッチ制御信号９１９の振幅変調の間の異なる関係の例を示している。スイッチ電源信号９２１の振幅変調とスイッチ制御信号９１９の両方の、電力制御および振幅変調が、出力信号９１３のダイナミックレンジを拡大するのに必要なだけ与えられる。一実施形態において、ＡＭ信号９２３が電力レベルに依存する閾値未満に下がった時にのみ、スイッチ制御信号９１９の振幅変調が与えられる。

【００２８】

割り当て時間（Ｎ－１）は、ＡＭ信号９２３が割り当て時間の期間に対する、電力レベルに依存する閾値未満である場合（図１１の上枠内に点線で示した）を描いている。従って、スイッチ制御信号９１９は、割り当て時間の間中、スイッチ電源信号９２１に従って変調される振幅である。割り当て時間（Ｎ）において、割り当て時間の最初の部分と割り当て時間の最後の部分の両方の間、ＡＭ信号９２３は、閾値より大きいと考えられる。従って、割り当て時間のこれらの部分の間、スイッチ制御信号９１９は、振幅変調されない。（図１１の真ん中の枠において、点線は、ＡＭ信号９２３が閾値より大きい時の、スイッチ制御信号９１９の公称振幅を示している。）しかし、割り当て時間の中間の部分において、ＡＭ信号９２３は、閾値より小さいと考えられる。割り当て時間のこの部分の間、スイッチ制御信号９１９は、スイッチ電源信号９２１に従って振幅変調される。最後に、割り当て時間（Ｎ＋１）において、ＡＭ信号９２３は、割り当て時間の間中、閾値より大きいと考えられる。スイッチ制御信号９１９の（ピークからピークまでの）振幅は、従って、割り当て時間の間中、一定に保たれる。実際の振幅変調は、まだ、スイッチ電源信号９２１によって出力信号９１３に単独で印加されるということに注意したい。信号９１８の変化と、信号９２１に呼応して現れる信号９１９の変化とは、漏れを減らすために単独で起こる。そのようにして、信号９１８に必要な正確さは、信号９２１に要求される正確さよりも大幅に少なくてよい。

【００２９】
次に図１２を参照すると、本発明の一実施形態に従った増幅器の、より詳細な図が示され、そこでは、図９と似た要素は、似た参照番号が振られる。図１２の実施形態において、制御信号増幅器１２１１とスイッチ１２０１は、第１と第２の増幅段の、それぞれ“利得”段と“スイッチ段”として与えられる。利得段１１は、様々な方法で実現することができる。一つの実現方法は、広く理解されているＡ級、ＡＢ級、Ｂ級、Ｃ級の、従来からの利得制御型線形ＣＣＳ（管理電流源：ｃｏｎｔｒｏｌｌｅｄ ｃｕｒｒｅｎｔ ｓｏｕｒｃｅ）増幅器である。別の実現方法は、先述の米国同時係属出願に記載される種類の、より小規模のスイッチングモード段である。

【００３０】
点線のブロック９１７内で、図９の振幅変調器９１７の一実施形態が、より詳細に示されている。ＡＭ信号の例と電力制御論理回路１２１５からの信号１２３２とに応じて、ＡＭ論理回路１２３１は、第１増幅段１２１１と第２増幅段１２０１に対して、適切な電源レベルを計算する。

【００３１】
第１増幅段１２１１の場合、直流電源電圧は、トランジスタ１２３５－１を通って与えられる。トランジスタ１２３５－１のベースの駆動は、ＡＭ論理回路１２３１がＤＡＣ（ディジタル・アナログ変換器）１２３３－１を通して制御する。従って、ＤＡＣ１２３３－１は、第２増幅段１２０１から見たスイッチ制御信号１２１９のレベルを、設定する。同様に、第２増幅段１２０１の場合、直流電源電圧が、トランジスタ１２３５－２を通して供給される。トランジスタ１２３５－２のベースの駆動は、ＡＭ論理回路１２３１がＤＡＣ（ディジタル・アナログ変換器）１２３３－２を通して制御する。

【００３２】
一実施形態において、ＤＡＣ１２３３－１の出力は、以下の規則で与えられる：

$$DAC_1(t)=v(p), \quad a(t) \geqq m(p) \text{ に対して}$$
$$=v(p)\cdot\{a(t)/m(p)\}, \quad a(t) < m(p) \text{ に対して}$$

ここで、ａ（ｔ）は、時刻ｔの時のＡＭ信号、ｍ（ｐ）は、電力レベルｐに依存する閾値、ｖ（ｐ）は、電力レベルｐに対する、DAC_1 の公称出力電圧である。

【００３３】
先述した方法での図１２の増幅器の動作が図１３に図示される。ここに見られるように、信号ａ（ｔ）（時刻ｔにおけるＡＭ信号の振幅）は、第１期間に、変動するので、信号は、現在の電力レベルｐに対する閾値ｍ（ｐ）を越える。この間に、電圧DAC_1（ｔ）が、公称レベルｖ（ｐ）に設定される。その後、信号ａ（ｔ）は、ある期間、閾値より下に下がる。この期間中、電圧DAC_1（ｔ）は、信号ａ（ｔ）の変動に従って、振幅変調される。信号ａ（ｔ）が再び閾値より大きくなると、電圧DAC_1（ｔ）は、再び公称レベルに設定される。


【００３４】
こうして、広いダイナミックレンジに渡って振幅変調を提供する、ＲＦ信号に対する効率的な増幅器を説明してきた。スイッチ制御信号の増幅は、希望しない漏洩効果を減らすように調整される。結果として、平均電力を持った出力信号を広い範囲内のどこでも作り出すこと、あるいは、所定の平均電力レベルで振幅変調を作り出せるダイナミックレンジを大幅に拡大すること、あるいは、その両方が可能となる。

【００３５】
当業者には、本発明がその趣旨と必須の特徴から逸脱せずに、他の特定の形態で実現することができることは明らかであろう。従って、ここに記載された実施形態は、全ての観点から、説明を意図したものであり、限定は意図していない。本発明の範囲は、上記の説明ではなく、添付の特許請求の範囲によって示され、等価なものの意味と範囲の内にある全ての変更は、その中に包括されるものである。


【図面の簡単な説明】
【図１】多数の段に共通して可変電源電圧が与えられる、既知のスイッチングモードの電

力増幅器のブロック図である。
【図２】振幅変調の機能を持たないスイッチングモード電力増幅器のブロック図である。
【図３】本発明の手段を持ったものと持たないものの、スイッチングモード電力増幅器無いのＡＭ／ＰＭ歪みを比較した図である。
【図４】図２の回路における波形を示す波形図である。
【図５】一つあるいは二つ以上の増幅段への電力の適用を制御するのに使用することのできる適当な回路の図である。
【図６】一つあるいは二つ以上の増幅段への電力の適用を制御するのに使用することのできる他の適当な回路の図である。
【図７】一つあるいは二つ以上の増幅段への電力の適用を制御するのに使用することのできる、さらに他の適当な回路の図である。
【図８】一般的な効率的な電力増幅器の構造を示すブロック図である。
【図９】振幅変調の機能を持ったスイッチングモードの電力増幅器のブロック図である。
【図１０】図９の回路内の波形を示す波形図である。
【図１１】図９の回路内の波形を示す他の波形図である。
【図１２】図９のスイッチングモードの電力増幅器の一実施例のより詳細な図である。
【図１３】図１２の回路における波形を示す波形図である。
【符号の説明】
５０１…演算増幅器
５０３，６０３…ドライバ段
５０５６０５，…最終段
５０９…ＲＦ信号
５２３…電力設定命令信号
６０７…初段
６０９…スイッチ
８０１…電力／バースト制御ブロック
８０３…変調制御ブロック
９０１，１２０１…スイッチ
９０３，１２０３…直流電源
９０５，１２０５…共振ネットワーク
９０７，１２０７…負荷
９０９，１２１９…制御信号
９１１，１２１１…制御信号増幅器
９１３…出力信号
９１５，１２１５…電源制御論理回路
９１７…振幅変調器
１２３１…ＡＭ論理回路
Ｑ…ＰＮＰバイポーラトランジスタ
Ｒ１，Ｒ２，Ｒ３…抵抗


【図１】




【図２】




【図３】




【図４】




【図８】




【図９】




【図１０】




【図１１】



【図１２】


1215
電源制御
論理回路
1232
1203
1223
AM信号
の例
振幅変調
(AM)
論理回路
1231
直流電源
DAC
917
1233-1
DAC
1233-2
1235-2
1235-1
1221
1205
1209
1211
1201
共振ネットワーク
制御信号
(CE, PM)
1219
第1段
("利得")
第2段
("スイッチ")
1207
負荷

【図１３】


a(t)振幅
閾値m(p)
t
DAC1(t)
公称値v(p)
t

【国際公開パンフレット】

(12) INTERNATIONAL APPLICATION PUBLISHED UNDER THE PATENT COOPERATION TREATY (PCT)

(19) World Intellectual Property Organization
International Bureau

(43) International Publication Date
11 April 2002 (11.04.2002)

PCT

(10) International Publication Number
WO 02/29969 A2

(51) International Patent Classification⁷: H03F

(21) International Application Number: PCT/US01/31523

(22) International Filing Date: 9 October 2001 (09.10.2001)

(25) Filing Language: English

(26) Publication Language: English

(30) Priority Data:
09/684,497 6 October 2000 (06.10.2000) US

(71) Applicant *(for all designated States except US)*: **TROPIAN INC.** [US/US]; 20813 Stevens Creek Blvd., Cupertino, CA 95014 (US).

(72) Inventors; and
(75) Inventors/Applicants *(for US only)*: **SCHELL, Stephan, V.** [US/US]; 410 Lake Street #6, San Francisco, CA 94118 (US). **SANDER, Wendell, B.** [US/US]; 112 Harwood Court, Los Gatos, CA 95032 (US). **MECK, Ronald, A.** [US/US]; 3630 Old San Jose Road, Soquel, CA 95073 (US).

(74) Agent: **URE, Michael, J.**; Attention Patent Counsel, Tropian Inc., 20813 Stevens Creek Blvd., Cupertino, CA95014 (US).

(81) Designated States *(national)*: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW.

(84) Designated States *(regional)*: ARIPO patent (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW), Eurasian patent (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), European patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR), OAPI patent (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

Published:
— *without international search report and to be republished upon receipt of that report*

For two-letter codes and other abbreviations, refer to the "Guidance Notes on Codes and Abbreviations" appearing at the beginning of each regular issue of the PCT Gazette.

WO 02/29969 A2

(54) **Title:** POWER CONTROL AND MODULATION OF SWITCHED-MODE POWER AMPLIFIERS WITH ONE OR MORE STAGES

(57) **Abstract:** This invention controls and modulates switched-mode power amplifiers to enable the production of signals that include amplitude modulation (and possibly, but not necessarily, phase modulation), the average power of which may be controlled over a potentially wide range.

POWER CONTROL AND MODULATION OF SWITCHED-MODE POWER AMPLIFIERS WITH ONE OR MORE STAGES

BACKGROUND

Field of the Invention

The present invention relates to power amplifiers, particularly switched-mode power amplifiers.

Description of Related Art

Switched-mode power amplifiers have demonstrated the capability of producing, with high power-added efficiency (PAE), phase-modulated signals that have very high signal quality--i.e., low root-mean-square (RMS) phase error relative to an ideal signal and little or no degradation in power spectral density (PSD). These power amplifiers have also been demonstrated to be highly tolerant of temperature variation, and are believed to be highly tolerant to fabrication-process variation, making them attractive for high-volume applications such as consumer electronics. Such power amplifiers include a switch connected to a resonant network; the output of the resonant network is connected in turn to a load (e.g., the antenna in a radio transmitter).

An early switched-mode amplifier is described in U.S. Patent 3,900,823 to Sokal et al., incorporated herein by reference. Sokal et al. describes the problem (created by unavoidable feedthrough from amplifier input to amplifier output) of power control at low power levels and proposes solving the problem by controlling RF input drive magnitude to a final amplifier stage. In particular, the input drive magnitude of the final stage is controlled by using negative feedback techniques to control the DC power supply of one or more stages preceding the final stage. Various other known techniques use variation of amplifier power supply for linearization as described, for example, in the following patents, incorporated herein by reference: U.S. Patent 5,091,919; U.S. Patent 5,142,240, and U.S. Patent 5,745,526.

Another type of switched-mode amplifier, that does not require the use of negative feedback as in Sokal, is described in International Patent Publications WO0048306 and WO0048307 of the present assignee, entitled HIGH-EFFICIENCY MODULATING RF AMPLIFIER and HIGH-EFFICIENCY AMPLIFIER OUTPUT LEVEL AND BURST CONTROL, respectively, and International Patent Publication 01/10013, entitled HIGH-EFFICIENCY MODULATING RF AMPLIFIER. In the latter switched-mode power amplifiers, the average power is determined by two signals: the switch supply signal and the switch control signal. The switch supply signal is the DC voltage available on one side of the switch; as this voltage increases, the peak voltage of the oscillatory signals developed within the resonant network and subsequently delivered to the load also increases. The switch control signal is typically a phase-modulated signal that controls the switch (i.e., determines whether the switch is on or off). This switch control signal should be strong enough to toggle the switch on and off but should not be excessively strong: unlike a linear amplifier in which the strength of the output signal is determined by the strength of the input signal, in a switched-mode power amplifier, if the switch control signal is too strong, the excess signal merely leaks through the switch and into the resonant network (i.e., feedthrough). When this occurs, a version of the switch control signal that is out-of-phase with respect to the desired signal adds to the desired signal within the resonant network, altering both the phase and the amplitude of the output signal in an undesirable way.

French Patent 2,768,574 also describes a switched-mode power amplifier arrangement. Referring to Figure 1, in this arrangement, the power amplifier circuit comprises a DC-to-DC converter 20 and a power amplifier 30. The DC-to-DC converter 20 includes a pulse-width modulator 22, a commutator/rectifier 24 and a filter 26.

The pulse-width modulator 22 is coupled to receive a DC-to-DC command input signal from a signal input terminal 21, and is arranged to apply a pulse-width-modulated signal to the commutator/rectifier 24. The commutator/rectifier 24 is coupled to receive a DC-to-DC

power supply input signal from a signal input terminal 25, and is also coupled to apply a switched signal to filter 26. The filter 26 in turn applies a filtered switched signal 28 in common to multiple stages of the power amplifier 30.

A circuit of the foregoing type is substantially limited by the frequency of the pulse-width modulator. In addition, common control of multiple power amplifier stages in the manner described may prove disadvantageous as described more fully hereinafter.

It is desirable to achieve more precise control of switched-mode-generated RF signals, including amplitude-modulated signals, such that the aforementioned benefits of switched-mode power amplifiers may be more fully realized.

SUMMARY OF THE INVENTION

This invention controls and modulates switched-mode power amplifiers to enable the production of signals that include amplitude modulation (and possibly, but not necessarily, phase modulation), the average power of which may be controlled over a potentially wide range.

In order to produce amplitude-modulated signals, the DC switch supply voltage is replaced by a time-varying switch supply signal that is related to the desired amplitude modulation. This switch supply signal can be either the desired amplitude modulation signal itself or a pre-distorted version thereof, where the pre-distortion is such that the output signal has the desired amplitude modulation. In the latter case, the pre-distortion corrects for amplitude non-linearity (so-called AM/AM distortion) in the switch and/or the resonant network.

The foregoing modification alone, however, may be insufficient to provide as much dynamic range in the output signal as may be desired. Also, the modification may not be sufficient to maintain dynamic range in the amplitude modulation while adjusting the average power of the output signal. Both of these problems are caused by the undesirable leakage

signal described previously; its contribution to the output is largely independent of the level of the switch supply signal. That is, the switch supply signal may be reduced to zero volts (the minimum possible amplitude), yet the output signal will still be at a relatively high level; below some point, the amplitude modulation imparted through the switch supply signal is manifest less and less in the output signal.

Similarly, the severity of amplitude-dependent phase shift (so-called AM/PM distortion) increases as the switch supply signal decreases. This effect arises because the leakage of the switch control signal is out of phase relative to the desired signal. As the switch supply signal decreases, the desired signal decreases as well, whereas the leakage signal does not; since these two signals are out of phase, the phase of their sum is increasingly dominated by the phase of the leakage signal. This invention, in one aspect thereof, modifies the switched-mode power amplifier by adjusting the amplitude of the switch control signal to reduce the undesirable leakage effect. As a result, it becomes possible to produce output signals having average power anywhere within a wide range, or to greatly increase the dynamic range over which amplitude modulation may be produced at a given average power level, or both.

BRIEF DESCRIPTION OF THE DRAWING FIGURES

The present invention may be further understood from the following description in conjunction with the appended drawing figures. In the figures:

Figure 1 is a block diagram of a known switched-mode power amplifier in a variable power supply voltage is applied in common to multiple stages;

Figure 2 is a block diagram of a switched-mode power amplifier without amplitude modulation capability;

Figure 3 is a diagram comparing AM/PM distortion in a switched-mode power amplifier without a countermeasure of the invention and with a countermeasure of the invention;

Figure 4 is a waveform diagram of waveforms in the circuit of Figure 2;

Figure 5 is one possible circuit that may be used to control the application of power to one or more power amplifier stages;

Figure 6 is another possible circuit that may be used to control the application of power to one or more power amplifier stages;

Figure 7 is still another possible circuit that may be used to control the application of power to one or more power amplifier stages;

Figure 8 is a block diagram of a generalized efficient power amplifier structure;

Figure 9 is a block diagram of a switched-mode power amplifier having amplitude modulation capability;

Figure 10 is a waveform diagram of waveforms in the circuit of Figure 9;

Figure 11 is another waveform diagram of waveforms in the circuit of Figure 9;

Figure 12 is a more detailed diagram of an exemplary embodiment of the switched-mode power amplifier of Figure 9; and

Figure 13 is a waveform diagram of waveforms in the circuit of Figure 12.

DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS

Referring now to Figure 2, a block diagram is shown of a switched-mode power amplifier. A switch 201 is coupled to a resonant network 205 and to power control logic 215, which is coupled in turn to a DC supply 203. The resonant network is coupled to a load 207. Control of the switch 201 is accomplished using a control signal 209, applied to an amplifier 211. The amplifier 211 produces a switch control signal 219, which is applied to the switch 201. As the switch 201 is opened and closed responsive to the control signal 209, the resonant network 205 shapes the switch voltage to produce a desired output signal 213.

In the amplifier of Figure 2, the signals 209 and 219 are constant-amplitude (CA) signals (i.e., oscillatory signals having a constant peak amplitude) that may be phase-modulated. The amplitude of the switch control signal 219 is set by the power control logic 215. The power control logic 215 also controls a DC supply voltage 216 produced by the DC supply 203 and

supplied to the switch 201. As the power control logic 215 causes the DC supply voltage 216 to increase, the peak voltage of the oscillatory signals developed within the resonant network 205 and subsequently delivered to the load 207 also increases. Similarly, as the power control logic 215 causes the DC supply voltage 216 to decrease, the peak voltage of the oscillatory signals developed within the resonant network 205 and subsequently delivered to the load 207 also decreases.

Further details of the amplifier chain of Figure 2 in accordance with an exemplary embodiment of the invention are described in the foregoing patent publications.

In accordance with one aspect of the invention, a signal 218 is used to control the amplitude of the switch control signal 219 in a coordinated manner with control of the DC supply voltage 216, thereby avoiding excess leakage of the switch control signal 219 through the switch 201 and into the resonant network 205.

More particularly, in any physical embodiment, a stray (unintended) capacitance 212 around the switch 201 is unavoidably present. This stray capacitance provides a leakage path for the switch control signal 219 to leak into the resonant network 205, where it mixes with the desired switch output signal. Since the switch control signal 219 is out-of-phase with the desired switch output signal, a large phase shift will occur at the switch output when the desired output signal magnitude is near to or smaller than that of the leakage signal. This effect is shown in Figure 3, which depicts output phase and output magnitude as parametric functions of desired magnitude (i.e., as desired magnitude decreases, the curves of Figure 3 are traced out in the counter-clockwise direction). In the illustrated case, signal leakage is assumed to be 35dB below the maximum output signal (1.7%), at a relative phase shift of −170 degrees. If the switch control signal is not reduced (line A), then the amplifier output signal suffers severe AM-PM (and AM-AM) distortion when the desired output magnitude is less than 10% of the peak output magnitude.

This effect may be counteracted, for lower amplitude output signals (e.g., less than 10% of the peak output magnitude), by correspondingly reducing the switch control signal (e.g., to 10% of its original value). As Figure 3 shows, this measure essentially removes the AM-PM and AM-AM distortion from the desired output signal (line B). In principle, this technique can be extended to arbitrarily low desired output signal magnitudes.

For illustration purposes, consider the need to produce a constant-amplitude RF signal in a time-slotted network, in which the output power may vary from slot to slot. In the amplifier of Figure 2, this manner of operation may be achieved by holding the supply voltage 216 constant during a given time slot, and by holding the peak amplitude of the control signal constant during the time slot as illustrated in Figure 4. As a result, the peak amplitude of the output signal 213 is constant during a given time slot. Note that when the supply voltage 216 is is at a low level, the control signal 219 is also at a correspondingly low level (e.g., time slot (N)). In this manner, the low-distortion characteristic of line B of Figure 3 is achieved.

Various specific circuits that may be used within the power control logic 215 of Figure 2 to control the application of power to the amplifier stages are shown in Figure 5, Figure 6, and Figure 7, respectively.

Referring first to Figure 5, a DC supply voltage V_{SUPPLY} is applied to the emitter of a PNP bipolar transistor Q in common-emitter configuration. The DC supply voltage may be unregulated or, alternatively, may have been regulated/conditioned to an appropriate DC level for a desired instantaneous output power using, for example, a switching power supply in combination with a linear regulator as described in greater detail in the aforementioned patent applications. The collector of the transistor Q is connected through a resistive divider network R1, R2 to ground. An operational amplifier 501 is connected to receive a power-setting command signal 523 on a negative input and to receive on its positive input a voltage developed at the junction of the resistors R1 and R2. The operational amplifier 501 produces an output signal that is applied to the base of the transistor Q. In operation, the transistor

functions as a controlled resistance, under control of the operational amplifier 501, to deliver a precisely-controlled voltage to multiple amplifier stages, including, for example, a driver stage 503 (responsive to an RF signal 509 analogous to signal 209 of Figure 2) and a final stage 505. In the case of the driver stage 503, the controlled voltage from the transistor Q is applied through a resistor R3 to account for the sizing of the driver amplifier relative to the final amplifier. The foregoing circuit realizes fast control and may be used in conjunction with or in lieu of separate DC regulation circuitry.

One or more additional driver stages may be provided as shown, for example, in Figure 6. In Figure 6, the supply voltage of an initial stage 607 is controlled less stringently. A number of discrete supply voltages (V_1, V_2, ... , V_N) are applied to a switch 609, which is controlled to select a desired one of the discrete voltages. Control of the final stage 605 and the immediately preceding driver stage 603 may remain as previously described.

If a desired output signal has a large dynamic range, common control of the driver and final stages may prove insufficient. Referring to Figure 7, separate control is provided for each of multiple amplifier stages. This arrangement may be extended to any arbitrary number of stages.

Referring again to Figure 2, in the case of constant amplitude output signals, the amplifier as shown is effective to provide efficient amplification and power control. However, it does not provide for amplitude modulation.

Referring now to Figure 8, a generalized efficient power amplifier structure is shown, enabling control of multiple stages to achieve complex control, including amplitude modulation, of an amplifier output signal. In Figure 8, an RF input signal, RF_{in}, is applied to an amplifier chain including N stages. The amplifier chain produces an RF output signal, RF_{out}. Supply voltages for each of the stages are independently controlled. One or more control blocks receive a DC supply voltage and, responsive to control signals from a

controller (not shown), produce separate power supply voltages for each of the N amplifier stages. In the example of Figure 8, two control blocks are shown, a power/burst control block 801 and a modulation control block 803. However, the functions of the control blocks may be readily consolidated or sub-divided as will be apparent to one of ordinary skill in the art.

Optionally, independent bias signals may be supplied to each one of the stages. In one embodiment, possible values of the bias signal include a value that turns the stage off, e.g., places the active element of the stage in a high-impedance state. In addition, each stage may optionally include a controlled bypass element or network, shown in Figure 8 as a resistor connecting the input and output terminals of a stage. Such a bypass may allow performance of an amplifier stage at low input signal levels to be more completely characterized and controlled. In particular, since circuit parasitics unavoidably create the effect of a bypass, by explicitly providing a bypass, it may be designed in such a manner as to dominate parasitic effects.

A particular case of the generalized amplifier structure of Figure 8 will now be described in detail.

Referring to Figure 9, an amplifier is shown that provides the advantages of the amplifier of Figure 2 and additionally provides for amplitude modulation. In Figure 9, there is provided a switch 901, a DC supply 903, a resonant network 905, a load 907, a control signal 909, a control signal amplifier 911, an output signal 913 and power control logic 915, corresponding generally to and given like designations as elements in Figure 2. The control signal amplifier 911 is responsive to a drive control signal 918 to produce a switch control signal 919 In Figure 9, however, there is additionally provided an amplitude modulator 917 responsive to an AM signal 923. Instead of the power control logic 915 controlling the control signal amplifier 911 directly (as in Figure 2), the power control logic 915 is coupled to the amplitude modulator 917, which is responsive to the power control logic 915 to control the control signal amplifier 911. Under the control of the amplitude modulator 917, the control

signal amplifier 911 produces a switch control signal 919 that is applied to the switch 901. The DC supply 903 is coupled to the amplitude modulator 917, which is responsive to the AM signal 923 to modify the supply voltage appropriately and apply a resulting switch supply signal 921 to the switch 901.

Two cases of operation of the amplifier of Figure 9 may be distinguished. One case is shown in Figure 10, in which amplitude modulation is achieved solely through variation of the switch supply signal 921, and power control is achieved jointly through variation of the DC supply 903 and variation of the switch control signal 919 (via signal 918). During a timeslot (N-1), the peak amplitude of the switch control signal 919 remains constant. During this time, the peak amplitude of the control signal 909 also remains constant. The switch supply signal 921, on the other hand, has impressed upon it amplitude modulation signal variations. As a result, the output signal 913 exhibits corresponding amplitude variations. During timeslot (N), the amplitudes of the control signal 909 and the switch control signal 919 are constant at a lower level, and a DC supply voltage 904 (not shown in Figure 10) is also constant at a lower level, indicative of a lower desired output power level. Different amplitude modulation signal variations are impressed upon the switch supply signal 921 and are manifest in the amplitude of the output signal 913. During timeslot (N+1), the level of the control signal 909 and the switch control signal 919 are raised back up, as is the DC supply voltage 904, corresponding to a higher desired output power level. The constant peak amplitude of the switch control signal 919 is set higher for higher desired output power levels, and set lower for lower desired output power levels, so that the switch 901 is successfully turned on and off as needed while minimizing the undesirable leakage of the switch control signal 919 through the switch 901 and into the resonant network 905.

At lower power levels, to avoid excess leakage of the switch control signal 919 into the output signal 913, it may be necessary to achieve amplitude modulation of the output signal through coordinated variation of both the switch supply signal 921 and the switch control

signal 919. This represents the second case of operation previously referred to, and is illustrated in Figure 11. In particular, Figure 11 shows examples of different relationships between amplitude modulation of the switch supply signal 921 and amplitude modulation of the switch control signal 919. Power control and amplitude modulation of both the switch supply signal 921 and the switch control signal 919 are applied as needed to extend the dynamic range of the output signal 913. In an exemplary embodiment, amplitude modulation of the switch control signal 919 is applied only when the AM signal 923 dips below a threshold that is power-level dependent.

Timeslot (N-1) illustrates the case in which the AM signal 923 is below the power-level-dependent threshold (indicated in dashed lines in the upper frame of the Figure 11) for the duration of the timeslot. Hence, the switch control signal 919 is amplitude modulated along with the switch supply signal 921 throughout the duration of the timeslot. In timeslot (N), during both an initial portion of the timeslot and during a final portion of the timeslot, the AM signal 923 is assumed to be above the threshold. Hence, during these portions of the timeslot, the switch control signal 919 is not amplitude modulated. (In the middle frame of Figure 11, the dashed lines indicate the nominal amplitude of the switch control signal 919 when the AM signal 923 is above the threshold.) During an intermediate portion of the timeslot, however, the AM signal 923 is assumed to be below the threshold. During this portion of the timeslot, the switch control signal 919 is amplitude modulated along with the switch supply signal 921. Finally, in timeslot (N+1), the AM signal 923 is assumed to be above the threshold throughout the duration of the timeslot. The amplitude (peak-to-peak) of the switch control signal 919 is therefore held constant throughout the duration of the timeslot. Note that the actual amplitude modulation is still solely impressed on the output signal 913 by switch supply signal 921. Variation of signal 918 and the resulting variation of signal 919 in concert with signal 921 is performed soley to reduce leakage. As such, the precision required of signal 918 is greatly reduced from that required of signal 921.

Referring now to Figure 12, a more detailed diagram is shown of an amplifier in accordance with an exemplary embodiment of the invention, in which like elements are assigned like reference numerals as in Figure 9. In the embodiment of Figure 12, the control signal amplifier 1211 and the switch 1201 are provided as first and second amplifier stages, a "gain" stage and a "switch" stage, respectively. The gain stage 211 may be implemented in a variety of ways. One implementation is a conventional gain-controlled linear CCS (controlled current source) amplifier of widely-understood classes A, AB, B and C. An alternative implementation is a smaller-scale switch-mode stage of a type described in the aforementioned copending U.S. applications.

Within dashed line block 917 are shown further details of one embodiment of the amplitude modulator 917 of Figure 9. In response to AM signal samples 1223 and to a signal 1232 from the power control logic 1215, the AM logic 1231 calculates appropriate supply levels for the first amplifier stage 1211 and the second amplifier stage 1201.

In the case of the first amplifier stage 1211, a DC supply voltage is supplied through a transistor 1235-1. Base drive to the transistor 1235-1 is controlled by the AM logic 1231 through a DAC (digital to analog converter) 1233-1. Hence the DAC 1233-1 sets the level of the switch control signal 1219 seen by the second amplifier stage 1201. Similarly, in the case of the second amplifier stage 1201, a DC supply voltage is supplied through a transistor 1235-2. Base drive to the transistor 1235-2 is controlled by the AM logic 1231 through a DAC 1233-2.

In an exemplary embodiment, the output of the DAC 1233-1 is given by the following rule:

$$DAC_1(t) = v(p), \quad \text{for } a(t) \geq m(p)$$
$$= v(p) \bullet \frac{a(t)}{m(p)}, \quad \text{for } a(t) < m(p)$$

where *a(t)* is the AM signal at time *t*, *m(p)* is a threshold dependent on the power level p, and *v(p)* is the nominal output voltage of DAC_1, for power level *p*.

Operation of the amplifier of Figure 12 in accordance with the foregoing rule is illustrated in Figure 13. As seen therein, as the signal *a(t)* (the amplitude of the AM signal at time *t*) fluctuates, for a first period of time, the signal exceeds the threshold *m(p)* for the current power level *p*. During this period, the voltage $DAC_1(t)$ is set to the nominal level *v(p)*. Thereafter, the signal *a(t)* dips below the threshold for a period of time. During this period of time, the voltage $DAC_1(t)$ is amplitude modulated in accordance with the fluctuations of the signal *a(t)*. When the signal *a(t)* again rises above the threshold, the voltage $DAC_1(t)$ is again set to the nominal level.

Thus, there has been described an efficient amplifier for RF signals that provides for amplitude modulation over a wide dynamic range. The amplitude of the switch control signal is adjusted to reduce the undesirable leakage effect. As a result, it becomes possible to produce output signals having average power anywhere within a wide range, or to greatly increase the dynamic range over which amplitude modulation may be produced at a given average power level, or both.

It will be apparent to those of ordinary skill in the art that the present invention can be embodied in other specific forms without departing from the spirit or essential character thereof. The described embodiments are therefore intended to be in all respects illustrative and not restrictive. The scope of the invention is indicated by the appended claims, rather than the foregoing description, and all changes which come within the meaning and range of equivalents thereof are intended to be embraced therein.

What is clamed is:

1. A method of generating a variable output signal using an amplifier device including a final amplification stage having at least three ports including an input port, an output port, and a power supply port, the method comprising:

varying a signal applied to the power supply port of the amplifier device in order to control at least one of a power output and a modulation characteristic of an output signal of the amplifier device produced at the output port thereof; and

selectively varying in amplitude an input signal applied to the input port of the amplifier device in accordance with a desired characteristic of the output signal of the amplifier device;

wherein the final amplification stage has a drive signal causing the final amplification stage to be driven repeatedly between two states, a hard-on state and a hard-off state, without operating in a linear operating region for an appreciable percentage of time, the final amplification stage being controlled without continuous or frequent measurement and feedback adjustment of said variable output signal.

2. The method of claim 1, wherein selectively varying comprises:

comparing a desired amplitude of the output signal of the final amplification stage with a threshold value; and

when the desired amplitude is less than the threshold value, reducing the amplitude of the input signal.

3. The method of claim 2, wherein the threshold is a variable threshold.

4. The method of claim 3, wherein the threshold is dependent on a desired average output power.

5. The method of claim 2, wherein reducing the amplitude of the input signal comprises scaling down the input signal in accordance with a ratio of the desired amplitude of the output signal and the threshold.

6. The method of claim 2, further comprising, when the desired amplitude is more than the threshold value, setting the amplitude of the input signal to a predetermined value.

7. The method of claim 6, wherein the predetermined value is dependent on a desired average output power.

8. The method of claim 1, wherein the input signal applied to the final amplification stage is produced as an output signal of a further amplification stage having at least three ports including an input port, an output port, and a power control port.

9. The method of claim 8, wherein selectively varying comprises varying a signal applied to a power control port of the further amplification stage.

10. The method of claim 9, wherein an input signal of the further amplification stage is phase-modulated.

11. An amplifier apparatus, comprising:

at least a final amplification stage having at least three ports including an input port, an output port, and a power supply port; and

control circuitry for:

varying a signal applied to the power supply port of the final amplification stage in order to control at least one of a power output and a modulation characteristic of a variable output signal of the final amplification stage produced at the output port thereof; and

selectively varying in amplitude an input signal applied to the input port of the final amplification stage in accordance with a desired characteristic of the output signal of the final amplification stage;

wherein the final amplification stage has a drive signal causing the final amplification stage to be driven repeatedly between two states, a hard-on state and a hard-off state, without operating in a linear operating region for an appreciable percentage of time, the final amplification stage being controlled without continuous or frequent measurement and feedback adjustment of said variable output signal.

12. The apparatus of claim 11, wherein the control circuitry comprises at least a further amplification stage having at least three ports including an input port, an output port, and a power supply port.

13. The apparatus of claim 12, wherein an input signal of the further amplifier stage is phase-modulated.

14. The apparatus of claim 12, wherein the control circuitry comprises a variable power supply.

15. The apparatus of claim 14, wherein the variable power supply produces power on one or more power conductors, the one or more power conductors being coupled to the power input ports of the final amplifier stage and the further amplifier stage.

16. The apparatus of claim 15, comprising power control logic responsive to a power control signal for controlling a power level of the variable power supply.

17. The apparatus of claim 15, wherein the one or more power conductors are coupled to the power input ports of the final amplification stage and the further amplification stage through first and second active circuitry, respectively.

18. The apparatus of claim 17, comprising modulation control logic responsive to modulation information for controlling the first and second active circuitry.

19. The apparatus of claim 18, wherein the modulation control logic is responsive to a signal from the power control logic.

20. The apparatus of claim 18, wherein the modulation control logic comprises software code executed on a processor, further comprising interface circuitry coupled between the processor and the first and second active circuitry.

21. The apparatus of claim 20, wherein the interface circuitry comprises at least one digital to analog converter.

22. An amplifier apparatus, comprising:

at least a final amplification stage having at least three ports including an input port, an output port, and a power supply port;

means for varying a signal applied to the power supply port of the final amplification stage in order to control at least one of a power output and a modulation characteristic of a variable output signal of the final amplification stage produced at the output port thereof; and

means for selectively varying in amplitude an input signal applied to the input port of the final amplification stage in accordance with a desired characteristic of the output signal of the final amplification stage;

wherein the final amplification stage has a drive signal causing the final amplification stage to be driven repeatedly between two states, a hard-on state and a hard-off state, without operating in a linear operating region for an appreciable percentage of

time, the final amplification stage being controlled without continuous or frequent measurement and feedback adjustment of said variable output signal.

23. A variable output signal RF power amplifier comprising:

control means responsive to multiple different control signals for producing from a supply voltage multiple voltages within a range of voltages; and

multiple power amplification stages, including a final amplification stage, each having one of said multiple voltages as a supply voltage;

wherein the final amplification stage has a drive signal causing the final amplification stage to be driven repeatedly between two states, a hard-on state and a hard-off state, without operating in a linear operating region for an appreciable percentage of time, the final amplification stage being controlled without continuous or frequent measurement and feedback adjustment of said variable output signal.

24. The apparatus of claim 22, wherein the control means performs at least one of power control, burst control, and modulation.

25. The apparatus of claim 22, wherein the control means performs more than one of power control, burst control, and modulation.

26. The apparatus of claim 22, wherein the control means performs power control, burst control, and modulation.

27. The apparatus of claim 22, further comprising multiple bias control signals, wherein each of multiple power amplification stages is responsive to one of said bias control signals.

28. The apparatus of claim 22, wherein at least some of said bias control signals have a condition that causes a responsive power amplification stage to be turned off.

29. The apparatus of claim 22, wherein at least some of said multiple power amplification stages are provided with bypass elements or networks coupling stage input to stage output, said bypass elements or networks dominating parasitic bypass effects.




Fig. 1
(PRIOR ART)



215
POWER CONTROL LOGIC
DC SUPPLY
203
218
216
201
205
213
209
211
219
SWITCH
RESONANT NETWORK
CONTROL (CE, PM)
207
LOAD
212

Fig. 2



SUPPLY VOLTAGE (216)
PEAK AMPLITUDE OF CONTROL (219)
PEAK AMPLITUDE OF OUTPUT (213)
t
SLOT(N-1)
SLOT(N)
SLOT(N+1)

Fig. 4



AM-PM Distortion Comparison
Output Signal Phase (degrees)
20
0
-20
-40
-60
-80
-100
-120
-140
-160
-180
B
A
0.001
0.01
0.1
1
Normalized Output Magnitude

Fig. 3



V_{SUPPLY}
523
501
Q
R1
R2
R3
509
503
505

Fig. 5



V_{SUPPLY}
601
Q
R1
V_1
V_2
V_N
609
R2
R3
607
603
605

Fig. 6



701a
$V_{SUPPLYa}$
Qa
R1a
R2a
R3
703
$V_{SUPPLYb}$
701b
Qb
R1b
R2b
705

Fig. 7



V_{SUPPLY}
POWER/BURST CONTROL
801
FROM CONTROLLER
MODULATION CONTROL
803
ON/OFF/BIAS
N
RF_{IN}
RF_{OUT}
STAGE 1
STAGE N

Fig. 8



915
POWER CONTROL LOGIC
917
923
AMPLITUDE MODULATOR
DC SUPPLY
903
AM SIGNAL
918
921
SWITCH SUPPLY SIGNAL
905
909
911
901
SWITCH
RESONANT NETWORK
913
CONTROL (CE, PM)
919
SWITCH CONTROL SIGNAL
907
LOAD

Fig. 9



SWITCH SUPPLY SIGNAL (921)
t
SWITCH CONTROL SIGNAL (919)
t
AMPLITUDE OF OUTPUT (913)
t
SLOT(N-1)
SLOT(N)
SLOT(N+1)

Fig. 10



SWITCH SUPPLY SIGNAL (921)
SWITCH DRIVE SIGNAL (919)
AMPLITUDE OF OUTPUT (913)
t
SLOT(N-1)
SLOT(N)
SLOT(N+1)

Fig. 11



a(t) AMLITUDE
THRESHOLD m(p)
DAC$_i$(t)
NOMINAL v(p)
t

Fig. 13



1215
POWER CONTROL LOGIC
1232
1203
1223
AMPLITUDE MODULATOR LOGIC
1231
DC SUPPLY
AM SIGNAL SAMPLES
DAC
917
1233-1
DAC
1233-2
1235-2
1235-1
1221
1205
1209
1211
1201
RESONANT NETWORK
CONTROL (CA, PM)
1219
STAGE 1 ("GAIN")
STAGE 2 ("SWITCH")
1207
LOAD

Fig. 12

【国際公開パンフレット（コレクトバージョン）】

(12) INTERNATIONAL APPLICATION PUBLISHED UNDER THE PATENT COOPERATION TREATY (PCT)

(19) World Intellectual Property Organization
International Bureau

(43) International Publication Date
11 April 2002 (11.04.2002)

PCT

(10) International Publication Number
WO 02/029969 A3

(51) International Patent Classification[7]: H03F 3/217

(21) International Application Number: PCT/US01/31523

(22) International Filing Date: 9 October 2001 (09.10.2001)

(25) Filing Language: English

(26) Publication Language: English

(30) Priority Data:
09/684,497 6 October 2000 (06.10.2000) US

(71) Applicant *(for all designated States except US)*: **TROPIAN INC.** [US/US]; 20813 Stevens Creek Blvd., Cupertino, CA 95014 (US).

(72) Inventors; and
(75) Inventors/Applicants *(for US only)*: **SCHELL, Stephan, V.** [US/US]; 410 Lake Street #6, San Francisco, CA 94118 (US). **SANDER, Wendell, B.** [US/US]; 112 Harwood Court, Los Gatos, CA 95032 (US). **MECK, Ronald, A.** [US/US]; 3630 Old San Jose Road, Soquel, CA 95073 (US).

(74) Agent: **URE, Michael, J.**; Attention Patent Counsel, Tropian Inc., 20813 Stevens Creek Blvd., Cupertino, CA95014 (US).

(81) Designated States *(national)*: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW.


(84) Designated States *(regional)*: ARIPO patent (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW), Eurasian patent (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), European patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR), OAPI patent (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

Published:
with international search report

(88) Date of publication of the international search report:
12 September 2003

[Continued on next page]

(54) Title: POWER CONTROL OF SWITCHED-MODE POWER AMPLIFIERS WITH ONE OR MORE STAGES



(57) Abstract: This invention controls and modulates switched-mode power amplifiers to enable the production of signals that include amplitude modulation (and possibly, but not necessarily, phase modulation), the average power of which may be controlled over a potentially wide range. The signal applied to the power supply port of the amplifier (1211,1201) is varied to control the modulation characteristics of the amplifier output signal. A final amplification stage (1201) is repeatedly driven by a drive signal between hard-on and hard-off states, without operating in a linear operating region for a specific period. The amplification stage (1211,1201) is controlled without continuous frequent measurement and feedback adjustement of variable output signal of amplifier.

WO 02/029969 A3

WO 02/029969 A3

For two-letter codes and other abbreviations, refer to the "Guidance Notes on Codes and Abbreviations" appearing at the beginning of each regular issue of the PCT Gazette.

【国際調査報告】

INTERNATIONAL SEARCH REPORT

International Application No
PCT/US 01/31523

A. CLASSIFICATION OF SUBJECT MATTER
IPC 7 H03F3/217 H03F1/02

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
IPC 7 H03F

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practical, search terms used)
EPO-Internal, WPI Data, PAJ

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	WO 00 48307 A (MCCUNE EARL W ;TROPIAN INC (US)) 17 August 2000 (2000-08-17) cited in the application page 11, line 27 -page 13, line 4; figures 3,9,10,12	1,11-14, 22-26 15-20, 27-29
X	PATENT ABSTRACTS OF JAPAN vol. 2000, no. 02, 29 February 2000 (2000-02-29) & JP 11 318084 A (NIKON CORP), 16 November 1999 (1999-11-16) abstract	1,11,22
Y	US 4 831 334 A (HUDSPETH THOMAS ET AL) 16 May 1989 (1989-05-16) column 3, line 12 -column 4, line 26; figures 3,6	15-20
	-/--	

[X] Further documents are listed in the continuation of box C. [X] Patent family members are listed in annex.

* Special categories of cited documents :

A document defining the general state of the art which is not considered to be of particular relevance
E earlier document but published on or after the international filing date
L document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
O document referring to an oral disclosure, use, exhibition or other means
P document published prior to the international filing date but later than the priority date claimed
T later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
X document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
Y document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art.
& document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
25 February 2003	06/03/2003

Name and mailing address of the ISA
European Patent Office, P.B. 5818 Patentlaan 2
NL – 2280 HV Rijswijk
Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,
Fax: (+31-70) 340-3016

Authorized officer
Fedi, G

Form PCT/ISA/210 (second sheet) (July 1992)

INTERNATIONAL SEARCH REPORT

Inte nal Application No
PCT/US 01/31523

C.(Continuation) DOCUMENTS CONSIDERED TO BE RELEVANT

Category °	Citation of document, with indication,where appropriate, of the relevant passages	Relevant to claim No.
Y	US 5 251 331 A (OSMANI RASHID M ET AL) 5 October 1993 (1993-10-05)	27-29
A	column 4, line 4 -column 4, line 65; figures 2,4	8-10, 12-21

Form PCT/ISA/210 (continuation of second sheet) (July 1992)

INTERNATIONAL SEARCH REPORT

Information on patent family members

Inter nal Application No
PCT/US 01/31523

Patent document cited in search report		Publication date	Patent family member(s)			Publication date
WO 0048307	A	17-08-2000	US	2001014593	A1	16-08-2001
			AU	2876500	A	29-08-2000
			WO	0048307	A1	17-08-2000
			US	2002090920	A1	11-07-2002
JP 11318084	A	16-11-1999	US	6175272	B1	16-01-2001
US 4831334	A	16-05-1989	CA	1286734	A1	23-07-1991
			DE	3879627	D1	29-04-1993
			DE	3879627	T2	21-10-1993
			EP	0316405	A1	24-05-1989
			JP	7058871	B	21-06-1995
			JP	1503587	T	30-11-1989
			WO	8810025	A1	15-12-1988
US 5251331	A	05-10-1993	CA	2109410	A1	14-09-1993
			CN	1076567	A ,B	22-09-1993
			GB	2270434	A ,B	09-03-1994
			JP	6507774	T	01-09-1994
			MX	9301367	A1	01-09-1993
			RU	2144256	C1	10-01-2000
			WO	9318583	A1	16-09-1993

Form PCT/ISA/210 (patent family annex) (July 1992)

フロントページの続き

(81)指定国 AP(GH,GM,KE,LS,MW,MZ,SD,SL,SZ,TZ,UG,ZW),EA(AM,AZ,BY,KG,KZ,MD,RU,TJ,TM),EP(AT,BE,CH,CY,DE,DK,ES,FI,FR,GB,GR,IE,IT,LU,MC,NL,PT,SE,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AT,AU,AZ,BA,BB,BG,BR,BY,BZ,CA,CH,CN,CR,CU,CZ,DE,DK,DM,DZ,EE,ES,FI,GB,GD,GE,GH,GM,HR,HU,ID,IL,IN,IS,JP,KE,KG,KP,KR,KZ,LC,LK,LR,LS,LT,LU,LV,MA,MD,MG,MK,MN,MW,MX,MZ,NO,NZ,PL,PT,RO,RU,SD,SE,SG,SI,SL,TJ,TM,TR,TT,TZ,UA,UG,US,UZ,VN,YU,ZA,ZW

(74)代理人 100094400
弁理士 鈴木 三義
(74)代理人 100107836
弁理士 西 和哉
(74)代理人 100108453
弁理士 村山 靖彦
(74)代理人 100110364
弁理士 実広 信哉
(72)発明者 ステファン・ヴィー・シェル
アメリカ合衆国・カルフォルニア・９４１１８・サンフランシスコ・レイク・ストリート・＃６・４１０
(72)発明者 ウェンデル・ビー・サンダー
アメリカ合衆国・カルフォルニア・９５０３２・ロス・ガトス・ハーウッド・コート・１１２
(72)発明者 ロナルド・エー・メック
アメリカ合衆国・カルフォルニア・９５０７３・ソケル・オールド・サン・ホセ・ロード・３６３０

Ｆターム(参考) 5J500 AA01 AA41 AC21 AC36 AF00 AH02 AH25 AH38 AK00 AK01
AK34 AK41 AK47 AK51 AK53 AM21 AT01 AT02 AT06 WU03