

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4986332号
(P4986332)

(45) 発行日 平成24年7月25日(2012.7.25)

(24) 登録日 平成24年5月11日(2012.5.11)

(51) Int.Cl.

F 1

HO1L 21/20	(2006.01)	HO1L 21/20
GO2F 1/1368	(2006.01)	GO2F 1/1368
GO9F 9/30	(2006.01)	GO9F 9/30 338
HO1L 27/32	(2006.01)	GO9F 9/30 365Z
HO1L 21/268	(2006.01)	HO1L 21/268 J

請求項の数 6 (全 36 頁) 最終頁に続く

(21) 出願番号

特願2001-79661 (P2001-79661)

(22) 出願日

平成13年3月21日 (2001.3.21)

(65) 公開番号

特開2001-338873 (P2001-338873A)

(43) 公開日

平成13年12月7日 (2001.12.7)

審査請求日

平成19年4月19日 (2007.4.19)

審判番号

不服2010-26357 (P2010-26357/J1)

審判請求日

平成22年11月23日 (2010.11.23)

(31) 優先権主張番号

特願2000-79159 (P2000-79159)

(32) 優先日

平成12年3月21日 (2000.3.21)

(33) 優先権主張国

日本国 (JP)

(73) 特許権者 000153878

株式会社半導体エネルギー研究所

神奈川県厚木市長谷398番地

(72) 発明者 田中 幸一郎

神奈川県厚木市長谷398番地 株式会社
半導体エネルギー研究所内

合議体

審判長 斎藤 恭一

審判官 加藤 浩一

審判官 松田 成正

最終頁に続く

(54) 【発明の名称】半導体装置の作製方法

(57) 【特許請求の範囲】

【請求項 1】

基板上に窒化酸化珪素膜を形成し、

前記窒化酸化珪素膜上に非晶質珪素膜を形成し、

前記非晶質珪素膜上に珪素の結晶化を助長する元素を含有する溶液として酢酸ニッケル溶液を塗布し、窒素雰囲気にて加熱処理を行って結晶化した後、第1のレーザビームを照射して非晶質領域と結晶化領域が混在する第1の結晶質珪素膜を形成し、

前記第1の結晶質珪素膜に第2のレーザビームを照射して第2の結晶質珪素膜を形成し、

前記第1のレーザビームの波長は126~370nmの範囲であり、かつ、前記第2のレーザビームは、370~650nmの範囲であって、非晶質珪素膜の方が結晶質珪素膜よりもよく吸収される波長を有し、

前記第2の結晶質珪素膜を薄膜トランジスタの活性層に用いることを特徴とする半導体装置の作製方法。

【請求項 2】

基板上に窒化酸化珪素膜を形成し、

前記窒化酸化珪素膜上に非晶質珪素膜を形成し、

前記非晶質珪素膜上に珪素の結晶化を助長する元素を含有する溶液として酢酸ニッケル溶液を塗布し、窒素雰囲気にて500~1時間、更に窒素雰囲気にて550~4時間の加熱処理を行った後、第1のレーザビームを照射して非晶質領域と結晶化領域が混在する第

10

20

1の結晶質珪素膜を形成し、

前記第1の結晶質珪素膜に第2のレーザビームを照射して第2の結晶質珪素膜を形成し

、
前記第1のレーザビームの波長は126～370nmの範囲であり、かつ、前記第2のレーザビームは、370～650nmの範囲であって、非晶質珪素膜の方が結晶質珪素膜よりもよく吸収される波長を有し、

前記第2の結晶質珪素膜を薄膜トランジスタの活性層に用いることを特徴とする半導体装置の作製方法。

【請求項3】

請求項2において、前記非晶質珪素膜に窒素雰囲気にて500 1時間、更に窒素雰囲気にて550 4時間の加熱処理を行うことにより、前記非晶質珪素膜は結晶化されることを特徴とする半導体装置の作製方法。 10

【請求項4】

請求項2又は3において、

前記窒化酸化珪素膜上に厚さ50nmの非晶質珪素膜を形成し、

前記非晶質珪素膜上に濃度10ppmの酢酸ニッケル溶液をスピンドルコートにより塗布することを特徴とする半導体装置の作製方法。

【請求項5】

請求項1乃至4のいずれか一項において、前記第1のレーザビームの波長は308nm、248nm又は193nmであり、かつ、前記第2のレーザビームの波長は532nmであることを特徴とする半導体装置の作製方法。 20

【請求項6】

請求項1乃至4のいずれか一項において、

前記第1のレーザビームはXeClエキシマレーザ、KrFエキシマレーザ、ArFエキシマレーザ又はYAGレーザの第3高調波のレーザビームであり、

前記第2のレーザビームはYAGレーザの第2高調波のレーザビームであることを特徴とする半導体装置の作製方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は薄膜トランジスタ(以下、TFTと/or)で構成された回路を有する半導体装置の作製方法に関する。例えば、液晶表示装置に代表される電気光学装置、及び電気光学装置を部品として搭載した電気機器の構成に関する。なお、本明細書において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、上記電気光学装置及び電気機器もその範疇にあるとする。 30

【0002】

【従来の技術】

近年、ガラス等の絶縁基板上に形成された非晶質半導体膜に対し、レーザアニールを施して、結晶化させたり、結晶性を向上させる技術が広く研究されている。上記非晶質半導体膜には珪素がよく用いられる。 40

【0003】

ガラス基板は、従来よく使用されてきた石英基板と比較し、安価で加工性に富んでおり、大面積基板を容易に作製できる利点を持っている。これが上記研究の行われる理由である。また、結晶化に好んでレーザが使用されるのは、ガラス基板の融点が低いからである。レーザは基板の温度を余り上昇させずに、非晶質半導体膜のみ高いエネルギーを与えることが出来る。

【0004】

結晶質半導体は多くの結晶粒から出来ているため、多結晶半導体膜とも呼ばれる。レーザアニールを施して形成された結晶質半導体膜は、高い移動度を有するため、この結晶質半導体膜を用いて薄膜トランジスタ(TFT)を形成し、例えば、1枚のガラス基板上に、 50

画素駆動用と駆動回路用の TFT を作製する、モノリシック型の液晶電気光学装置等に盛んに利用されている。

【 0 0 0 5 】

また、出力の大きい、エキシマレーザ等のパルスレーザのレーザビームを、被照射面に於いて、数 cm 角の四角いスポットや、長さ 10 cm 以上の線状となるように光学系にて加工し、レーザビームを走査させて(あるいはレーザビームの照射位置を被照射面に対し相対的に移動させて)、レーザアニールを行う方法が量産性が高く工業的に優れているため、好んで使用されている。

【 0 0 0 6 】

特に、線状ビームを用いると、前後左右の走査が必要なスポット状のレーザビームを用いた場合とは異なり、線状ビームの線方向に直角な方向だけの走査で被照射面全体にレーザ照射を行うことができるため、量産性が高い。線方向に直角な方向に走査するのは、それが最も効率の良い走査方向であるからである。この高い量産性により、現在レーザアニールにはパルス発振エキシマレーザビームを適当な光学系で加工した線状ビームを使用することが主流になりつつある。

10

【 0 0 0 7 】

図 1 に、照射面においてレーザビームの形状を線状に加工するための光学系の構成の例を示す。この構成は極めて一般的なものであり、あらゆる前記光学系は図 1 の構成に準じている。この構成は、照射面におけるレーザビームの形状を線状に変換するだけでなく、同時に、照射面に於けるレーザビームのエネルギー均質化を果たすものである。一般にビームのエネルギーの均質化を行う光学系を、ビームホモジナイザと呼ぶ。

20

【 0 0 0 8 】

紫外光であるエキシマレーザを光源に使用するならば、上記光学系の母材は例えば全て石英とすると良い。なぜならば、高い透過率が得られるからである。また、コーティングは、使用するエキシマレーザの波長に対する透過率が 99 % 以上得られるものを使用すると良い。

【 0 0 0 9 】

まず、図 1 の側面図について説明する。レーザ発振器 101 から出たレーザビームは、シリンドリカルアレイレンズ 102a と 102b により、レーザビームの進行方向に対し直角方向に分割される。前記方向を本明細書中では、縦方向と呼ぶことにする。前記縦方向は、光学系の途中でミラーが入ったとき、前記ミラーが曲げた光の方向に曲がるものとする。この構成では、4 分割となっている。これらの分割されたレーザビームは、シリンドリカルアレイレンズ 104 により、いったん 1 つのレーザビームにまとめられる。ミラー 107 で反射され、その後、ダブレットシリンドリカルレンズ 108 により、照射面 109 にて再び 1 つのレーザビームに集光される。ダブレットシリンドリカルレンズとは、2 枚のシリンドリカルレンズで構成されているレンズのことを言う。これにより、線状ビームの短尺方向のエネルギー均質化と短尺方向の長さが決定される。

30

【 0 0 1 0 】

次に上面図について説明する。レーザ発振器 101 から出たレーザビームは、シリンドリカルアレイレンズ 103 により、レーザビームの進行方向に対して直角方向で、かつ、縦方向に対して直角方向に分割される。該方向を本明細書中では、横方向と呼ぶことにする。前記横方向は、光学系の途中でミラーが入ったとき、前記ミラーが曲げた光の方向に曲がるものとする。この構成では、7 分割となっている。その後、シリンドリカルレンズ 104 にて、レーザビームは照射面 109 にて 1 つに合成される。これにより、線状ビームの長尺方向のエネルギーの均質化と長さが決定される。

40

【 0 0 1 1 】

上記の諸レンズは、エキシマレーザに対応するための合成石英製である。また、エキシマレーザを良く透過するように表面にコーティングを施している。これにより、レンズ 1 つのエキシマレーザの透過率は 99 % 以上になった。

【 0 0 1 2 】

50

上記の構成で加工された線状ビームをそのレーザビームの短尺方向に徐々にずらしながら重ねて照射することにより、非晶質半導体全面に対し、レーザアニールを施して、結晶化させたり、結晶性を向上させることが出来る。

【0013】

次に、照射対象となる半導体膜の典型的な作製方法を示す。まず基板として、厚さ0.7mm、5インチ角のコーニング1737基板を用意した。基板にプラズマCVD装置を用いて、厚さ200nmのSiO₂膜（酸化珪素膜）を成膜し、SiO₂膜表面に厚さ50nmの非晶質珪素膜（以下a-Si膜と表記する）を成膜した。そして基板を、窒素気体、温度500度の雰囲気に1時間さらして、膜中の水素濃度を減らした。これにより、膜の耐レーザ性が著しく向上した。

10

【0014】

レーザ装置はラムダ社のXeClエキシマレーザ（波長308nm、パルス幅30ns）L3308を使用した。このレーザ装置はパルス発振レーザを発し、500mJ/パルスのエネルギーを出す能力を持っている。レーザビームのサイズは、レーザビームの出口で10mm×30mm（共にビームプロファイルに於ける半値幅）である。レーザビームの出口は本明細書中では、レーザ照射装置からレーザビームが出た直後に於ける、レーザビームの進行方向に垂直な平面である。

【0015】

エキシマレーザの発生するレーザビームの形状は一般的に長方形状であり、アスペクト比で表現すると、3～5位の範囲に入る。レーザビームの強度は、レーザビームの中央ほど強いガウシアンの分布を示す。前記レーザビームのサイズは、図1に示した構成を持つ光学系により、エネルギー分布の一様な125mm×0.4mmの線状ビームに変換された。

20

【0016】

図2は前記線状ビームを2パルス照射した状態を上面から見た様子であり、図2(a)～(d)は前記線状ビームの重ね合わせのピッチを変えたものである。上述の半導体膜に対しレーザを照射する場合、重ね合わせのピッチは図2(a)で示されるような線状ビームのビーム幅（ビームプロファイルに於ける半値幅）の1/10前後が最も適当であった。これにより、結晶性の膜内に於ける均一性が向上した。上記の例では、前記半値幅が0.4mmであったので、エキシマレーザのパルス周波数を30Hz、走査速度を1.0mm/sとし、レーザビームを照射した。このとき、レーザビームの照射面におけるエネルギー密度は420mJ/cm²とした。これまで述べた方法は線状ビームを使って半導体膜を結晶化するために用いられる極めて一般的なものである。

30

【0017】

【発明が解決しようとする課題】

図1のような光学系を用いてレーザアニールを行う際、レーザビームを照射面に於ける形状が線状である線状ビームに加工する。図2(a)に示すように、前記線状ビームの重ね合わせのピッチはビーム幅（ビームプロファイルに於ける半値幅）の1/10前後としている。

40

【0018】

また、図3に示すように、エキシマレーザの波長は308nmであるから、この波長での吸収係数は、非晶質珪素膜に対しては $1.38 \times 10^6 \text{ cm}^{-1}$ 、多結晶珪素膜に対しては $1.56 \times 10^6 \text{ cm}^{-1}$ であり、非晶質珪素膜と多結晶珪素膜に対する吸収係数がほぼ同じになっている。

【0019】

以上のことから、エキシマレーザでレーザアニールを行った場合、一度結晶化した箇所に対して再結晶化が何度も行われることになる。このため、グレインサイズのばらつきが生じていた。

【0020】

また、現状では前記線状ビームの長尺方向の長さは100mm程度である。ビームエキス

50

パンダーを用いて、前記線状ビームの長尺方向を拡げた場合でも、前記線状ビームの均一性を考慮すると150mm程度にしかならない。

【0021】

一方、用いる基板の大面積化は進んでおり、例えば320mm×400mmの基板や円形の8インチ（直径約200mm）の基板等が使用されるようになっている。このような大面積基板に前記線状ビームを照射する方法の例を図3に示す。図4および図26は線状ビームの長尺方向の長さが150mmの線状ビームを320mm×400mmの基板に照射する例を示している。図4および図26の様な照射方法では、基板の中央部分で前記線状ビームが重なったり（図4（a）および図26（a））、前記基板の中央部分は照射されなかったり（図4（b）および図26（b））する。前記線状ビームの長尺方向の両端は前記線状ビームの中央付近と比べてかなりエネルギー密度が低いため、図4（c）および図26（c）のように照射した場合でも基板中央部分は結晶性が悪い。そのため、基板の中央部分を用いてTFTを作製し、電気的特性を測定しても、良い特性は得られなかった。

10

【0022】

本発明では非晶質半導体膜をエキシマレーザでレーザアニールした後、更にYAGレーザの第2高調波でレーザアニールすることで、均一性の良い結晶を得ることを目的とする。更に、大面積基板にレーザアニールを行う場合、これまで基板の中央部分にはTFTを作製出来なかつたが、前記基板の中央部分も有效地に使うことが出来る。

【0023】

20

【課題を解決するための手段】

図3に非晶質珪素膜と多結晶珪素膜に於ける波長に対する吸収係数を示す。エキシマレーザの波長は308nmであるから、図3より、非晶質珪素膜の吸収係数は $1.38 \times 10^6 \text{ cm}^{-1}$ 、多結晶珪素膜の吸収係数は $1.56 \times 10^6 \text{ cm}^{-1}$ となる。一方、YAGレーザの第2高調波の波長は532nmであるから、非晶質珪素膜の吸収係数は $9.31 \times 10^4 \text{ cm}^{-1}$ 、多結晶珪素膜の吸収係数は $2.74 \times 10^4 \text{ cm}^{-1}$ となる。

【0024】

以上のことから、エキシマレーザの非晶質珪素膜と多結晶珪素膜に対する吸収は同程度であるが、YAGレーザの第2高調波は多結晶珪素膜より非晶質珪素膜に吸収されやすいことが分かる。

30

【0025】

【発明の実施の形態】

エキシマレーザは大出力で、現状で300Hz程度の高繰り返しのパルスを発振できるので、半導体膜の結晶化に良く用いられている。近年、製品化が進んでいる低温ポリシリコンTFTの液晶ディスプレイの作製には、エキシマレーザが半導体膜の結晶化工程で用いられている。また、エキシマレーザだけでなく、Arレーザ、YAGレーザ、YVO₄レーザ等も用いることが出来る。本発明ではエキシマレーザでレーザアニールを行った後、YAGレーザの第2高調波でレーザアニールを行うことを特徴としている。

【0026】

40

まず、エキシマレーザを用いて非晶質珪素膜にレーザアニールにする方法について説明する。エキシマレーザは、従来の技術と同様に図1のような光学系を用いて、レーザビームを照射面に於ける形状が線状である線状ビームに加工する。前記線状ビームの長尺方向に対して垂直方向にステージを移動させながら、前記線状ビームを非晶質珪素膜に照射し、第1の結晶質珪素膜を得る。

【0027】

ここで、非晶質珪素膜に対してレーザを照射する際の前記線状ビームの重ね合わせのピッチについて説明する。前記線状ビームの重ね合わせのピッチの最適値は前記非晶質珪素膜の膜厚等によって異なる。そのため、前記非晶質珪素膜の膜厚毎に最適値を求めておいた方がよい。例えば、図2（b）に示すように、前記線状ビームの重ね合わせのピッチは前記線状ビームのビーム幅（ビームプロファイルに於ける半値幅）の1/3程度としたり、

50

図2(c)に示すように1/2程度とする方法もある。また図2(d)に示すように前記線状ビームが重ならないように照射する方法もある。これらのようにするのは、従来の重ね合わせのピッチ(ビーム幅の1/10前後の重ね合わせ)では均一性の良くない結晶を持つことになるからである。また、一度レーザアニールした後、YAGレーザの第2高調波でも照射するので、完全に結晶化させる必要がないためもある。

【0028】

次に、やはり図1の様な光学系を用いて、YAGレーザの第2高調波を照射面に於ける形状が線状である線状ビームに加工し、前記第1の結晶質珪素膜に照射する。既に述べたように、YAGレーザの第2高調波の非晶質珪素膜に対する吸収係数は $9.31 \times 10^4 \text{ cm}^{-1}$ 、多結晶珪素膜の吸収係数は $2.74 \times 10^4 \text{ cm}^{-1}$ であるため、多結晶珪素膜より非晶質珪素膜に多く吸収されることになる。そのため、多結晶珪素膜より非晶質珪素膜に對してレーザアニールの影響を大きく与え、前記非晶質珪素膜を結晶化させることになる。つまり、既に結晶化していた領域を冒すことなく、非晶質領域を結晶化することが出来、均一性の良い第2の結晶質半導体膜を得ることが出来る。

【0029】

ここで、YAGレーザの第2高調波だけでレーザアニールを行うのではなく、エキシマレーザでアニールした後にYAGレーザの第2高調波でレーザアニールすることについて説明する。YAGレーザはコヒーレント性が強く、ビームの成形が困難なので、YAGレーザのみでは非晶質半導体膜に対して均一に結晶化させることは難しい。そのため、まずエキシマレーザでレーザアニールを行い、非晶質領域と結晶化領域が混在する第1の結晶質半導体膜を得る。次に、前記第1の結晶質半導体膜にYAGレーザの第2高調波を用いてレーザアニールを行えば、均一性の良い第2の結晶質半導体膜が得られる。そのため、エキシマレーザによるレーザアニールを行った後、YAGレーザの第2高調波によるレーザアニールを行うと言う2つの段階が必要になる。

【0030】

また、本発明は、大面積基板にレーザアニールを行う場合にも利用できる。エキシマレーザでのレーザアニールは、図1のような光学系を用いて、レーザビームを照射面に於ける形状が線状である線状ビームに加工する。前記線状ビームの長尺方向に對して垂直方向にステージを移動させながら、前記線状ビームを非晶質珪素膜に照射し、第1の結晶質珪素膜を得る。

【0031】

前記非晶質珪素膜に対してレーザを照射する際、前記線状ビームの重ね合わせのピッチの最適値は前記非晶質珪素膜の膜厚等によって異なる。例えば、図2(b)に示すように、前記線状ビームの重ね合わせのピッチは前記線状ビームのビーム幅(ビームプロファイルに於ける半値幅)の1/3程度としたり、図2(c)に示すように1/2程度とする方法もある。また図2(d)に示すように前記線状ビームが重ならないように照射する方法もある。

【0032】

次に、YAGレーザの第2高調波を用いてレーザアニールを行う。既に述べたようにYAGレーザの第2高調波に於ける吸収係数は非晶質珪素膜と多結晶珪素膜とで異なっており、非晶質珪素膜の方が多結晶珪素膜よりもよく吸収する。非晶質珪素膜が結晶化した部分は再度YAGレーザの第2高調波を用いてレーザアニールを行っても、ほとんど影響はない。そのため、YAGレーザの第2高調波でレーザアニールする際、非晶質領域や結晶質領域に關わらず、大面積基板全面をレーザアニールすれば、均一性の良い第2の結晶質珪素膜が得られる。

【0033】

もちろん、本発明において、用いるレーザはエキシマレーザやYAGレーザの第2高調波に限らない。図3より、前記非晶質半導体膜に初めに照射するレーザビームの波長は、非晶質珪素膜と多結晶珪素膜に対する吸収が同程度である126~370nmの範囲が好ましい。次に照射するレーザビームの波長は、370~650nmの範囲であって、非晶質

10

20

30

40

50

珪素膜の方が多結晶珪素膜よりもよく吸収される波長(例えば532nm)が好ましい。

【0034】

なお、非晶質半導体膜として非晶質半導体膜や微結晶半導体膜があり、非晶質珪素膜のほかに、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。

【0035】

【実施例】

[実施例1]

本実施例はスパッタ装置にて非晶質珪素膜を成膜し、XeClエキシマレーザとYAGレーザを用いてレーザアニールを行う場合について説明する。

10

【0036】

基板として、厚さ0.7mm、5インチ角のコーニング1737基板を用意した。基板にプラズマCVD装置を用いて、厚さ200nmの窒化酸化珪素膜を成膜し、スパッタ装置を用いて窒化酸化珪素膜表面に厚さ50nmの非晶質珪素膜を成膜した。

【0037】

この後、ラムダ社のXeClエキシマレーザ(波長308nm、パルス幅30ns)L3308を使用してレーザアニールを行う。このレーザ発振器はパルス発振レーザを発し、500mJ/パルスのエネルギーを出す能力を持っている。レーザビームのサイズは、レーザビームの出口で10mm×30mm(共にビームプロファイルに於ける半値幅)である。前記XeClエキシマレーザを用い、図1のような光学系を経てレーザビームを線状ビームに加工し、レーザアニールを行う。前記線状ビームのビーム幅(ビームプロファイルに於ける半値幅)は0.4mmであったので、エキシマレーザのパルス周波数を30Hz、走査速度を10.0mm/sとし、レーザビームを照射した。

20

【0038】

次に、YAGレーザの第2高調波を用いてレーザアニールを行い、結晶質半導体膜を結晶化させる。この時に用いるYAGレーザのロッド形状が円筒形であれば、ビームの形状は円になる。そのため、図5のように、図1のレーザ発振器の後にまず2枚のシリンドリカルレンズ501、502で構成されるビームエキスパンダーを入れて、ビームの形状を橢円に成形しておけば線状ビームに加工しやすい。YAGレーザのロッド形状がスラブ形あれば、得られるビーム形状が長方形であるから、図1の光学系をそのまま使って良い。

30

【0039】

このようにして作製された結晶質珪素膜は結晶性の高い膜となり、前記結晶質珪素膜をTFTの活性層とすれば、TFTの電気的特性のばらつきは少なくなる。

【0040】

[実施例2]

本実施例はCVD装置にて非晶質珪素膜を成膜し、加熱処理を行った後、XeClエキシマレーザおよびYAGレーザの第2高調波を用いてレーザアニールを行う場合について説明する。

【0041】

基板として、厚さ0.7mm、5インチ角のコーニング1737基板を用意した。基板にプラズマCVD装置を用いて、厚さ200nmの窒化酸化珪素膜を成膜し、続けてプラズマCVD装置を用いて窒化酸化珪素膜表面に厚さ50nmの非晶質珪素膜を成膜した。前記非晶質珪素膜上に結晶化を助長する元素を含有させた溶液を塗布する。前記溶液として、例えば酢酸ニッケル溶液を用いる場合、前記酢酸ニッケル溶液(重量換算濃度10ppm)をスピンドルにより膜上全面に塗布する。

40

【0042】

次に、基板を温度500の窒素雰囲気に1時間、更に温度550の窒素雰囲気に4時間の加熱を行った。この後、実施例1と同様に、XeClエキシマレーザにより、図1に示すような光学系を用いてレーザアニールを行い、その後、YAGレーザの第2高調波を用いてレーザアニールを行う。

50

【0043】

このようにして作製された結晶質珪素膜は結晶性の高い膜となり、前記結晶質珪素膜をTFTの活性層とすれば、TFTの電気的特性のばらつきは少なくなる。

【0044】

[実施例3]

本実施例は加熱処理を行った後、KrFエキシマレーザおよびYAGレーザの第2高調波を用いてレーザアニールを行う場合について説明する。

【0045】

実施例2と同様の方法で窒化酸化珪素膜、非晶質珪素膜を成膜し、前記非晶質珪素膜上に結晶化を助長する元素を含有させた溶液を塗布する。次に、基板を温度500の窒素雰囲気に1時間、更に温度550の窒素雰囲気に4時間の加熱を行った。 10

【0046】

この後、KrFエキシマレーザ248nmにより、図1に示すような光学系を用いてレーザアニールを行う。KrFエキシマレーザの波長は248nmであるため、図3より非晶質珪素膜と多結晶珪素膜に対する吸収係数はそれぞれ、 $1.64 \times 10^6 \text{ cm}^{-1}$ 、 $1.86 \times 10^6 \text{ cm}^{-1}$ である。そのため、KrFエキシマレーザは非晶質珪素膜と多結晶珪素膜に対する吸収が同程度になる。KrFエキシマレーザでのレーザアニールの後、YAGレーザの第2高調波を用いてレーザアニールを行う。

【0047】

このようにして作製された結晶質珪素膜は結晶性の高い膜となり、前記結晶質珪素膜をTFTの活性層とすれば、TFTの電気的特性のばらつきは少なくなる。 20

【0048】

[実施例4]

本実施例は加熱処理を行った後、ArFエキシマレーザおよびYAGレーザの第2高調波を用いてレーザアニールを行う場合について説明する。

【0049】

実施例2と同様の方法で窒化酸化珪素膜、非晶質珪素膜を成膜し、前記非晶質珪素膜上に結晶化を助長する元素を含有させた溶液を塗布する。次に、基板を温度500の窒素雰囲気に1時間、更に温度550の窒素雰囲気に4時間の加熱を行った。 30

【0050】

この後、波長が193nmであるArFエキシマレーザにより、図1に示すような光学系を用いてレーザアニールを行う。その後、YAGレーザの第2高調波を用いてレーザアニールを行う。

【0051】

このようにして作製された結晶質珪素膜は結晶性の高い膜となり、前記結晶質珪素膜をTFTの活性層とすれば、TFTの電気的特性のばらつきは少なくなる。

【0052】

[実施例5]

本実施例は加熱処理を行った後、YAGレーザの第3高調波を用いてレーザアニールを行った後、YAGレーザの第2高調波を用いてレーザアニールを行う場合について説明する。 40

【0053】

実施例2と同様の方法で窒化酸化珪素膜、非晶質珪素膜を成膜し、前記非晶質珪素膜上に結晶化を助長する元素を含有させた溶液を塗布する。次に、基板を温度500の窒素雰囲気に1時間、更に温度550の窒素雰囲気に4時間の加熱を行った。

【0054】

この後、YAGレーザの第3高調波により、レーザアニールを行う。既に述べたように、YAGレーザはロッドの形状によって、得られるビーム形状が異なる。そのため、ロッドの形状が円筒形であれば、得られるビームの形状は円になるので図5の光学系を用い、スラブ形であれば、得られるビーム形状は長方形になるので図1の光学系を用いて、ビーム 50

形状を加工し、非晶質珪素膜に照射する。その後、YAGレーザの第2高調波を用いてレーザアニールを行う。

【0055】

このようにして作製された結晶質珪素膜は結晶性の高い膜となり、前記結晶質珪素膜をTFTの活性層とすれば、TFTの電気的特性のばらつきは少なくなる。

【0056】

[実施例6]

本発明の実施例を図6～図8に沿って説明する。ここでは、画素部の画素TFTおよび保持容量と、画素部の周辺に設けられる駆動回路のTFTを同時に作製する方法について工程に従って詳細に説明する。

10

【0057】

図6(A)において、基板101にはコーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板や石英基板などを用いる。ガラス基板を用いる場合には、ガラス歪み点よりも10～20程度低い温度であらかじめ熱処理しておいても良い。そして、基板101のTFTを形成する表面に、基板101からの不純物拡散を防ぐために、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜102を形成する。例えば、プラズマCVD法でSiH₄、NH₃、N₂Oから作製される酸化窒化珪素膜102aを10～200nm(好ましくは50～100nm)、同様にSiH₄、N₂Oから作製される酸化窒化水素化珪素膜102bを50～200nm(好ましくは100～150nm)の厚さに積層形成する。ここでは下地膜102を2層構造として示したが、前記絶縁膜の単層膜または2層以上積層させて形成しても良い。

20

【0058】

酸化窒化珪素膜は平行平板型のプラズマCVD法を用いて形成する。酸化窒化珪素膜102aは、SiH₄を10SCCM、NH₃を100SCCM、N₂Oを20SCCMとして反応室に導入し、基板温度325、反応圧力40Pa、放電電力密度0.41W/cm²、放電周波数60MHzとした。一方、酸化窒化水素化珪素膜102bは、SiH₄を5SCCM、N₂Oを120SCCM、H₂を125SCCMとして反応室に導入し、基板温度400、反応圧力20Pa、放電電力密度0.41W/cm²、放電周波数60MHzとした。これらの膜は、基板温度を変化させ、反応ガスの切り替えのみで連続して形成することができる。

30

【0059】

このようにして作製した酸化窒化珪素膜102aは、単位体積あたりの総原子数が9.28×10²²/cm³であり、フッ化水素アンモニウム(NH₄HF₂)を7.13%とフッ化アンモニウム(NH₄F)を15.4%含む混合溶液(ステラケミファ社製、商品名LA-500)の20におけるエッチング速度が約63nm/minと遅く、緻密で硬い膜である。このような膜を下地膜に用いると、この上に形成する半導体層にガラス基板からのアルカリ金属元素が拡散するのを防ぐのに有効である。

【0060】

次に、25～100nm(好ましくは30～70nm)の厚さで非晶質構造を有する半導体層103aを、プラズマCVD法やスパッタ法などの方法で形成する。非晶質構造を有する半導体膜には、非晶質半導体層や微結晶半導体膜があり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。プラズマCVD法で非晶質珪素膜を形成する場合には、下地膜102と非晶質半導体層103aとは両者を連続形成することも可能である。例えば、前述のように酸化窒化珪素膜102aと酸化窒化水素化珪素膜102bをプラズマCVD法で連続して成膜後、反応ガスをSiH₄、N₂O、H₂からSiH₄とH₂或いはSiH₄のみに切り替えれば、一旦大気雰囲気に晒すことなく連続形成できる。その結果、酸化窒化水素化珪素膜102bの表面の汚染を防ぐことが可能となり、作製するTFTの特性バラツキやしきい値電圧の変動を低減させることができる。

40

【0061】

そして、結晶化の工程を行い非晶質半導体層103aから結晶質半導体層103bを作製

50

する。その方法としてレーザアニール法や熱アニール法（固相成長法）、またはラピットサーマルアニール法（RTA法）を適用することができる。前述のようなガラス基板や耐熱性の劣るプラスチック基板を用いる場合には、特に本発明のレーザアニール法を適用することが好ましい。RTA法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。或いは特開平7-130652号公報で開示された技術に従って、金属元素を用いる結晶化法で結晶質半導体層103bを形成することもできる。また、レーザアニール法と金属元素を用いる結晶化法の両方を行って、結晶質半導体層103bを形成することも出来る。結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが好ましく、400～500で1時間程度の熱処理を行い含有する水素量を前記非晶質半導体層に含まれる全原子数の5%以下にしてから結晶化させると膜表面の荒れを防ぐことができる。10

【0062】

また、プラズマCVD法で非晶質珪素膜の形成工程において、反応ガスにSiH₄とアルゴン（Ar）を用い、成膜時の基板温度を400～450として形成すると、非晶質珪素層の含有水素濃度を前記非晶質半導体層に含まれる全原子数の5%以下にすることもできる。このような場合において水素を放出させるための熱処理は不要となる。

【0063】

結晶化は実施例1～実施例5で示したいずれかの方法を適用しても良い。このようにして、図6（B）に示すような結晶質半導体層103bを得ることが出来る。

【0064】

そして、結晶質半導体層103b上に第1のフォトマスク（PM1）を用い、フォトリソグラフィーの技術を用いてレジストパターンを形成し、ドライエッチングによって結晶質半導体層を島状に分割し、図6（C）に示すように島状半導体層104～108を形成する。結晶質珪素膜のドライエッチングにはCF₄とO₂の混合ガスを用いる。

【0065】

このような島状半導体層に対し、TFTのしきい値電圧（V_{th}）を制御する目的でp型を付与する不純物元素を $1 \times 10^{16} \sim 5 \times 10^{17} / \text{cm}^3$ 程度の濃度で島状半導体層の全面に添加しても良い。半導体に対してp型を付与する不純物元素には、ホウ素（B）、アルミニウム（Al）、ガリウム（Ga）など周期律表第13族の元素が知られている。その方法として、イオン注入法やイオンドープ法（或いはイオンシャワードーピング法）を用いることができるが、大面積基板を処理するにはイオンドープ法が適している。イオンドープ法ではジボラン（B₂H₆）をソースガスとして用いホウ素（B）を添加する。このような不純物元素の注入は必ずしも必要でなく省略しても差し支えないが、特にnチャネル型TFTのしきい値電圧を所定の範囲内に収めるために好適に用いる手法である。30

【0066】

ゲート絶縁膜109aはプラズマCVD法またはスパッタ法を用い、膜厚を40～150nmとして珪素を含む絶縁膜で形成する。本実施例では、120nmの厚さで酸化窒化珪素膜から形成する。また、SiH₄とN₂OにO₂を添加させて作製された酸化窒化珪素膜は、膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材料となる。また、SiH₄とN₂OとH₂とから作製する酸化窒化珪素膜はゲート絶縁膜との界面欠陥密度を低減できるので好ましい。勿論、ゲート絶縁膜はこのような酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化珪素膜を用いる場合には、プラズマCVD法で、TEOS（Tetraethyl Orthosilicate）とO₂とを混合し、反応圧力40Pa、基板温度300～400とし、高周波（13.56MHz）電力密度0.5～0.8W/cm²で放電させて形成することができる。このようにして作製された酸化珪素膜は、その後400～500の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。40

【0067】

そして、図6（D）に示すように、第1の形状のゲート絶縁膜109a上にゲート電極を形成するための耐熱性導電層111を200～400nm（好ましくは250～350nm）

10

20

30

40

50

の厚さで形成する。耐熱性導電層は単層で形成しても良いし、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。本明細書でいう耐熱性導電層には Ta、Ti、Wから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜が含まれる。これらの耐熱性導電層はスパッタ法やCVD法で形成されるものであり、低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては30 ppm以下とすると良い。本実施例ではW膜を300 nmの厚さで形成する。W膜はWをターゲットとしてスパッタ法で形成しても良いし、6フッ化タンゲステン(WF₆)を用いて熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20 μ cm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度99.9999%のWターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9~20 μ cmを実現することができる。

【0068】

一方、耐熱性導電層111にTa膜を用いる場合には、同様にスパッタ法で形成することが可能である。Ta膜はスパッタガスにArを用いる。また、スパッタ時のガス中に適量のXeやKrを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。相のTa膜の抵抗率は20 μ cm程度でありゲート電極に使用することができるが、相のTa膜の抵抗率は180 μ cm程度でありゲート電極とするには不向きであった。導電性窒化物は相に近い結晶構造を持つので、例えば、Ta膜の下地にTaN膜を形成すれば相のTa膜が容易に得られる。また、図示しないが、耐熱性導電層111の下に2~20 nm程度の厚さでリン(P)をドープした珪素膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、耐熱性導電層111が微量に含有するアルカリ金属元素が第1の形状のゲート絶縁膜109aに拡散するのを防ぐことができる。いずれにしても、耐熱性導電層111は抵抗率を10~50 μ cmの範囲ですることが好ましい。

【0069】

次に、第2のフォトマスク(PM2)を用い、フォトリソグラフィーの技術を使用してレジストによるマスク112~117を形成する。そして、第1のエッティング処理を行う。本実施例ではICPエッティング装置を用い、エッティング用ガスにCl₂とCF₄を用い、1 Paの圧力で3.2 W/cm²のRF(13.56MHz)電力を投入してプラズマを形成して行う。基板側(試料ステージ)にも224 mW/cm²のRF(13.56MHz)電力を投入し、これにより実質的に負の自己バイアス電圧が印加される。この条件でW膜のエッティング速度は約100 nm/minである。第1のエッティング処理はこのエッティング速度を基にW膜が丁度エッティングされる時間を推定し、それよりもエッティング時間を20%増加させた時間をエッティング時間とした。

【0070】

第1のエッティング処理により第1のテーパー形状を有する導電層118~123が形成される。テーパー部の角度は15~30°が形成される。残渣を残すことなくエッティングするためには、10~20%程度の割合でエッティング時間を増加させるオーバーエッティングを施すものとする。W膜に対する酸化窒化珪素膜(第1の形状のゲート絶縁膜109a)の選択比は2~4(代表的には3)であるので、オーバーエッティング処理により、酸化窒化珪素膜が露出した面は20~50 nm程度エッティングされ第1のテーパー形状を有する導電層の端部近傍にテーパー形状が形成された第2の形状のゲート絶縁膜109bが形成される。

【0071】

そして、第1のドーピング処理を行い一導電型の不純物元素を島状半導体層に添加する。ここでは、n型を付与する不純物元素添加の工程を行う。第1の形状の導電層を形成したマスク112~117をそのまま残し、第1のテーパー形状を有する導電層118~12

10

20

30

40

50

3をマスクとして自己整合的にn型を付与する不純物元素をイオンドープ法で添加する。n型を付与する不純物元素をゲート電極の端部におけるテーパー部とゲート絶縁膜とを通して、その下に位置する半導体層に達するように添加するためにドーザ量を $1 \times 10^{13} \sim 5 \times 10^{14} / \text{cm}^2$ とし、加速電圧を $80 \sim 160 \text{ kV}$ として行う。n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いた。このようなイオンドープ法により第1の不純物領域124～128には $1 \times 10^{20} \sim 1 \times 10^{21} / \text{cm}^3$ の濃度範囲でn型を付与する不純物元素が添加され、テーパー部の下方に形成される第2の不純物領域(A)には同領域内で必ずしも均一ではないが $1 \times 10^{17} \sim 1 \times 10^{20} / \text{cm}^3$ の濃度範囲でn型を付与する不純物元素が添加される。

10

【0072】

この工程において、第2の不純物領域(A)129～132において、少なくとも第1の形状の導電層118～123と重なった部分に含まれるn型を付与する不純物元素の濃度変化は、テーパー部の膜厚変化を反映する。即ち、第2の不純物領域(A)129～132へ添加されるリン(P)の濃度は、第1の形状の導電層に重なる領域において、該導電層の端部から内側に向かって徐々に濃度が低くなる。これはテーパー部の膜厚の差によって、半導体層に達するリン(P)の濃度が変化するためである。

【0073】

次に、図7(B)に示すように第2のエッティング処理を行う。エッティング処理も同様にICPエッティング装置により行い、エッティングガスにCF₄とCl₂の混合ガスを用い、RF電力 3.2 W/cm^2 (13.56MHz)、バイアス電力 4.5 mW/cm^2 (13.56MHz)、圧力 1.0 Pa でエッティングを行う。この条件で形成される第2の形状を有する導電層140～145が形成される。その端部にはテーパー部が形成され、該端部から内側にむかって徐々に厚さが増加するテーパー形状となる。第1のエッティング処理と比較して基板側に印加するバイアス電力を低くした分等方性エッティングの割合が多くなり、テーパー部の角度は $30 \sim 60^\circ$ となる。また、第2の形状のゲート絶縁膜109bの表面が 40 nm 程度エッティングされ、新たに第3の形状のゲート絶縁膜109cが形成される。

20

【0074】

そして、第1のドーピング処理よりもドーザ量を下げ高加速電圧の条件でn型を付与する不純物元素をドーピングする。例えば、加速電圧を $70 \sim 120 \text{ kV}$ とし、 $1 \times 10^{13} / \text{cm}^2$ のドーザ量で行い、第2の形状を有する導電層140～145と重なる領域の不純物濃度を $1 \times 10^{16} \sim 1 \times 10^{18} / \text{cm}^3$ となるようにする。このようにして、第2の不純物領域(B)146～150を形成する。

30

【0075】

そして、pチャネル型TFTを形成する島状半導体層104、106に一導電型とは逆の導電型の不純物領域156、157を形成する。この場合も第2の形状の導電層140、142をマスクとしてp型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する。このとき、nチャネル型TFTを形成する島状半導体層105、107、108は、第3のフォトマスク(PM3)を用いてレジストのマスク151～153を形成し全面を被覆しておく。ここで形成される不純物領域156、157はジボラン(B₂H₆)を用いたイオンドープ法で形成する。不純物領域156、157のp型を付与する不純物元素の濃度は、 $2 \times 10^{20} \sim 2 \times 10^{21} / \text{cm}^3$ となるようにする。

40

【0076】

この不純物領域156、157はn型を付与する不純物元素を含有する3つの領域に分けて見ることができる。第3の不純物領域156a、157aは $1 \times 10^{20} \sim 1 \times 10^{21} / \text{cm}^3$ の濃度でn型を付与する不純物元素を含み、第4の不純物領域(A)156b、157bは $1 \times 10^{17} \sim 1 \times 10^{20} / \text{cm}^3$ の濃度でn型を付与する不純物元素を含み、第4の不純物領域(B)156c、157cは $1 \times 10^{16} \sim 5 \times 10^{18} / \text{cm}^3$ の濃度でn型を付与する不純物元素を含んでいる。しかし、これらの不純物領域156b、156c、157b、157cのp型を付与する不純物元素の濃度を $1 \times 10^{19} / \text{cm}^3$ 以上となるようにし、

50

第3の不純物領域156a、157aにおいては、p型を付与する不純物元素の濃度を1.5から3倍となるようにすることにより、第3の不純物領域はpチャネル型TFTのソース領域およびドレイン領域として機能する。また、第4の不純物領域(B)156c、157cは一部が第2のテーパー形状を有する導電層140または142と一部が重なって形成される。

【0077】

その後、図8(A)に示すように、ゲート電極およびゲート絶縁膜上から第1の層間絶縁膜158を形成する。第1の層間絶縁膜は酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第1の層間絶縁膜158は無機絶縁物材料から形成する。第1の層間絶縁膜158の膜厚は100~200nmとする。ここで、酸化珪素膜を用いる場合には、プラズマCVD法でTEOSとO₂とを混合し、反応圧力40Pa、基板温度300~400とし、高周波(13.56MHz)電力密度0.5~0.8W/cm²で放電させて形成することができる。また、酸化窒化珪素膜を用いる場合には、プラズマCVD法でSiH₄、N₂O、NH₃から作製される酸化窒化珪素膜、またはSiH₄、N₂Oから作製される酸化窒化珪素膜で形成すれば良い。この場合の作製条件は反応圧力20~200Pa、基板温度300~400とし、高周波(60MHz)電力密度0.1~1.0W/cm²で形成することができる。また、SiH₄、N₂O、H₂から作製される酸化窒化水素化珪素膜を適用しても良い。窒化珪素膜も同様にプラズマCVD法でSiH₄、NH₃から作製することが可能である。

【0078】

そして、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザアニール法、またはラピッドサーマルアニール法(RTA法)を適用することができる。熱アニール法では酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400~700、代表的には500~600で行うものであり、本実施例では550で4時間の熱処理を行った。また、基板101に耐熱温度が低いプラスチック基板を用いる場合にはレーザアニール法を適用することが好ましい。

【0079】

活性化の工程に続いて、雰囲気ガスを変化させ、3~100%の水素を含む雰囲気中で、300~450で1~12時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により島状半導体層にある10¹⁶~10¹⁸/cm³のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。いずれにしても、島状半導体層104~108中の欠陥密度を10¹⁶/cm³以下とすることが望ましく、そのために島状半導体層が含む全原子数の0.01~0.1%程度の水素を付与すれば良い。

【0080】

その後、有機樹脂からなる第2の層間絶縁膜159を1.0~1.5μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300で焼成して形成した。

【0081】

このように、第2の層間絶縁膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減させることができる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、第1の層間絶縁膜158として形成した酸化珪素膜、酸化窒化珪素膜、窒化珪素膜などと組み合わせて用いると良い。

【0082】

その後、第4のフォトマスク(PM4)を用い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体層に形成されソース領域またはドレイン領域とする不純物領域に達するコンタクトホールを形成する。コンタクトホールはドライエッチング法で形成す

10

20

30

40

50

る。この場合、エッティングガスに C F_4 、 O_2 、 H e の混合ガスを用い有機樹脂材料から成る第2の層間絶縁膜159をまずエッティングし、その後、続いてエッティングガスを C F_4 、 O_2 として第1の層間絶縁膜158をエッティングする。さらに、島状半導体層との選択比を高めるために、エッティングガスを C H F_3 に切り替えて第3の形状のゲート絶縁膜109cをエッティングすることによりコンタクトホールを形成することができる。

【0083】

そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、第5のフォトマスク(PM5)によりレジストマスクパターンを形成し、エッティングによってソース線160～164とドレイン線165～168を形成する。画素電極169はドレイン線と一緒に形成される。画素電極171は隣の画素に帰属する画素電極を表している。図示していないが、本実施例ではこの配線を、Ti膜を50～150nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する不純物領域とコンタクトを形成し、そのTi膜上に重ねてアルミニウム(Al)を300～400nmの厚さで形成(図8(C)において160a～169aで示す)し、さらにその上に透明導電膜を80～120nmの厚さで形成(図8(C)において160b～169bで示す)した。透明導電膜には酸化インジウム酸化亜鉛合金(In_2O_3 ZnO)、酸化亜鉛(ZnO)も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム(Ga)を添加した酸化亜鉛($\text{ZnO} : \text{Ga}$)などを好適に用いることができる。

【0084】

こうして5枚のフォトマスクにより、同一の基板上に、駆動回路のTFTと画素部の画素TFTとを有した基板を完成させることができる。駆動回路には第1のpチャネル型TFT200、第1のnチャネル型TFT20、第2のpチャネル型TFT202、第2のnチャネル型TFT203、画素部には画素TFT204、保持容量205が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。

【0085】

駆動回路の第1のpチャネル型TFT200には、第2のテーパー形状を有する導電層がゲート電極220としての機能を有し、島状半導体層104にチャネル形成領域206、ソース領域またはドレイン領域として機能する第3の不純物領域207a、ゲート電極220と重ならないLDD領域を形成する第4の不純物領域(A)207b、一部がゲート電極220と重なるLDD領域を形成する第4の不純物領域(B)207cを有する構造となっている。

【0086】

第1のnチャネル型TFT201には、第2のテーパー形状を有する導電層がゲート電極221としての機能を有し、島状半導体層105にチャネル形成領域208、ソース領域またはドレイン領域として機能する第1の不純物領域209a、ゲート電極221と重ならないLDD領域を形成する第2の不純物領域(A)209b、一部がゲート電極221と重なるLDD領域を形成する第2の不純物領域(B)209cを有する構造となっている。チャネル長2～7μmに対して、第2の不純物領域(B)209cがゲート電極221と重なる部分の長さは0.1～0.3μmとする。前記長さはゲート電極221の厚さとテーパー部の角度から制御する。nチャネル型TFTにおいてこのようなLDD領域を形成することにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、TFTの劣化を防止することができる。

【0087】

駆動回路の第2のpチャネル型TFT202は同様に、第2のテーパー形状を有する導電層がゲート電極222としての機能を有し、島状半導体層106にチャネル形成領域210、ソース領域またはドレイン領域として機能する第3の不純物領域211a、ゲート電極222と重ならないLDD領域を形成する第4の不純物領域(A)211b、一部がゲート電極222と重なるLDD領域を形成する第4の不純物領域(B)211cを有する構造となっている。

【0088】

10

20

30

40

50

駆動回路の第2のnチャネル型TFT203には、第2のテーパー形状を有する導電層がゲート電極223としての機能を有し、島状半導体層107にチャネル形成領域212、ソース領域またはドレイン領域として機能する第1の不純物領域213a、ゲート電極223と重ならないLDD領域を形成する第2の不純物領域(A)213b、一部がゲート電極223と重なるLDD領域を形成する第2の不純物領域(B)213cを有する構造となっている。第2のnチャネル型TFT201と同様に第2の不純物領域(B)213cがゲート電極223と重なる部分の長さは0.1~0.3μmとする。

【0089】

駆動回路はシフトレジスタ回路、バッファ回路などのロジック回路やアナログスイッチで形成されるサンプリング回路などで形成される。図8(B)ではこれらを形成するTFTを一対のソースおよびドレイン間に一つのゲート電極を設けたシングルゲートの構造で示したが、複数のゲート電極を一対のソースおよびドレイン間に設けたマルチゲート構造としても差し支えない。

10

【0090】

画素TFT204には、第2のテーパー形状を有する導電層がゲート電極224としての機能を有し、島状半導体層108にチャネル形成領域214a、214b、ソース領域またはドレイン領域として機能する第1の不純物領域215a、217、ゲート電極224と重ならないLDD領域を形成する第2の不純物領域(A)215b、一部がゲート電極224と重なるLDD領域を形成する第2の不純物領域(B)215cを有する構造となっている。第2の不純物領域(B)213cがゲート電極224と重なる部分の長さは0.1~0.3μmとする。また、第1の不純物領域217から延在し、第2の不純物領域(A)219b、第2の不純物領域(B)219c、導電型を決定する不純物元素が添加されていない領域218を有する半導体層と、第3の形状を有するゲート絶縁膜と同層で形成される絶縁層と、第2のテーパー形状を有する導電層から形成される容量配線225から保持容量が形成されている。

20

【0091】

図14は画素部のほぼ一画素分を示す上面図である。図中に示すA-A'断面が図8(B)に示す画素部の断面図に対応している。画素TFT204は、ゲート電極224は図示されていないゲート絶縁膜を介してその下の島状半導体層108と交差し、さらに複数の島状半導体層に跨って延在してゲート配線を兼ねている。図示はしていないが、島状半導体層には、図8(B)で説明したソース領域、ドレイン領域、LDD領域が形成されている。また、230はソース配線164とソース領域215aとのコンタクト部、231は画素電極169とドレイン領域227とのコンタクト部である。保持容量205は、画素TFT204のドレイン領域227から延在する半導体層とゲート絶縁膜を介して容量配線225が重なる領域で形成されている。この構成において半導体層218には、価電子制御を目的とした不純物元素は添加されていない。

30

【0092】

以上の様な構成は、画素TFTおよび駆動回路が要求する仕様に応じて各回路を構成するTFTの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能としている。さらに、耐熱性を有する導電性材料でゲート電極を形成することによりLDD領域やソース領域およびドレイン領域の活性化を容易としている。さらに、ゲート電極にゲート絶縁膜を介して重なるLDD領域を形成する際に、導電型を制御する目的で添加した不純物元素に濃度勾配を持たせてLDD領域を形成することで、特にドレイン領域近傍における電界緩和効果が高まることが期待できる。

40

【0093】

アクティブマトリクス型の液晶表示装置の場合、第1のpチャネル型TFT200と第1のnチャネル型TFT201は高速動作を重視するシフトレジスタ回路、バッファ回路、レベルシフタ回路などを形成するのに用いる。図8(B)ではこれらの回路をロジック回路部として表している。第1のnチャネル型TFT201の第2の不純物領域(B)209cはホットキャリア対策を重視した構造となっている。さらに、耐圧を高め、動作を安

50

定化させるために、図12(A)で示すようにこのロジック回路部のTFTを第1のpチャネル型TFT280と第1のnチャネル型TFT281で形成しても良い。このTFTは、一対のソース・ドレイン間に2つのゲート電極を設けたダブルゲート構造であり、このようなTFTは本実施例の工程を用いて同様に作製できる。第1のpチャネル型TFT280には、島状半導体層にチャネル形成領域236a、236b、ソースまたはドレイン領域として機能する第3の不純物領域238a、239a、240a、LDD領域となる第4の不純物領域(A)238b、239b、240b及びゲート電極237と一部が重なりLDD領域となる第4の不純物領域(B)238c、239c、240cを有した構造となっている。第1のnチャネル型TFT281には、島状半導体層にチャネル形成領域241a、241b、ソースまたはドレイン領域として機能する第1の不純物領域243a、244a、245aとLDD領域となる第2の不純物領域(A)243b、244b、245b及びゲート電極242と一部が重なりLDD領域となる第2の不純物領域(B)243c、244c、245cを有している。チャネル長は3~7μmとして、ゲート電極と重なるLDD領域のチャネル長方向の長さは0.1~0.3μmとする。

【0094】

また、アナログスイッチで構成するサンプリング回路には、同様な構成とした第2のpチャネル型TFT202と第2のnチャネル型TFT203を適用することができる。サンプリング回路はホットキャリア対策と低オフ電流動作が重視されるので、図12(B)で示すようにこの回路のTFTを第2のpチャネル型TFT282と第2のnチャネル型TFT283で形成しても良い。この第2のpチャネル型TFT282は、一対のソース・ドレイン間に3つのゲート電極を設けたトリプルゲート構造であり、このようなTFTは本実施例の工程を用いて同様に作製できる。第2のpチャネル型TFT282には、島状半導体層にチャネル形成領域246a、234b、246cソースまたはドレイン領域として機能する第3の不純物領域249a、250a、251a、252a、LDD領域となる第4の不純物領域(A)249b、250b、251b、252b及びゲート電極247と一部が重なりLDD領域となる第4の不純物領域(B)249c、250c、251c、252cを有した構造となっている。第2のnチャネル型TFT283には、島状半導体層にチャネル形成領域253a、253b、ソースまたはドレイン領域として機能する第1の不純物領域255a、256a、257aとLDD領域となる第2の不純物領域(A)255b、256b、257b及びゲート電極254と一部が重なりLDD領域となる第2の不純物領域(B)255c、256c、257cを有している。チャネル長は3~7μmとして、ゲート電極と重なるLDD領域のチャネル長方向の長さは0.1~0.3μmとする。

【0095】

TFTのゲート電極の構成をシングルゲート構造とするか、複数のゲート電極を一対のソース・ドレイン間に設けたマルチゲート構造とするかは、回路の特性に応じて実施者が適宣選択すれば良い。そして、本実施例で完成したアクティブマトリクス基板を用いることで反射型の液晶表示装置を作製することができる。

【0096】

[実施例7]

実施例6ではゲート電極の材料にWやTaなどの耐熱性導電材料を用いる例を示した。このような材料を用いる理由は、ゲート電極形成後に導電型の制御を目的として半導体層に添加した不純物元素を400~700の熱アニールによって活性化させる必要があり、その工程を実施する上でゲート電極に耐熱性を持たせる必要があるからである。しかしながら、このような耐熱性導電材料は面積抵抗で10程度あり、画面サイズが4インチクラスかそれ以上の表示装置には必ずしも適していない。ゲート電極に接続するゲート線を同じ材料で形成すると、基板上における引回し長さが必然的に大きくなり、配線抵抗の影響による配線遅延の問題を無視することができなくなる。

【0097】

例えば、画素密度がVGAの場合、480本のゲート配線と640本のソース線が形成さ

10

20

30

40

50

れ、XGAの場合には768本のゲート配線と1024本のソース配線が形成される。表示領域の画面サイズは、13インチクラスの場合対角線の長さは340mmとなり、18インチクラスの場合には460mmとなる。本実施例ではこのような液晶表示装置を実現する手段として、ゲート配線をAlや銅(Cu)などの低抵抗導電性材料で形成する方法について図9を用いて説明する。

【0098】

まず、実施例6と同様にして図6(A)～図7(C)に示す工程を行う。そして導電型の制御を目的として、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザアニール法、またはラピッドサーマルアニール法(RTA法)を適用することができる。
10 熱アニール法では酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400～700、代表的には500～600で行うものであり、本実施例では500で4時間の熱処理を行う。

【0099】

この熱処理において、第2のテーパー形状を有する導電層140～145は表面から5～80nmの厚さで導電層(C)172a～172fが形成される。例えば、第2のテーパー形状を有する導電層がWの場合には、窒化タングステンが形成され、Taの場合には窒化タンタルが形成される。さらに、3～100%の水素を含む雰囲気中で、300～450で1～12時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い(図9(A))。

【0100】

活性化および水素化処理の後、ゲート線を低抵抗導電材料で形成する。低抵抗導電材料はAlやCuを主成分とするものであり、このような材料から形成される低抵抗導電層からゲート線を形成する。例えば、Tiを0.1～2重量%含むAl膜を低抵抗導電層として全面に形成する(図示せず)。低抵抗導電層は200～400nm(好ましくは250～350nm)の厚さで形成する。そして、所定のレジストパターンを形成し、エッチング処理して、ゲート線173、174を形成する。このとき同じ材料で画素部に設ける保持容量と接続する容量線175も形成する。低抵抗導電層がAlを主成分とする材料である場合には、エッチング処理はリン酸系のエッチング溶液によるウェットエッチングで下地との選択加工性を保ってゲート線を形成することができる。第1の層間絶縁膜176は実施例6と同様にして形成する(図9(B))。

【0101】

その後、実施例6と同様にして有機絶縁物材料から成る第2の層間絶縁膜159、ソース線160～164、ドレイン線165～168、画素電極169、171を形成してアクティブマトリクス基板を完成させることができる。図10(A)、(B)はこの状態の上面図を示し、図10(A)のB-B'断面および図10(B)のC-C'断面は図9(C)のB-B'およびC-C'に対応している。図10(A)、(B)ではゲート絶縁膜、第1の層間絶縁膜、第2の層間絶縁膜を省略して示しているが、島状半導体層104、105、108の図示されていないソースおよびドレイン領域にソース線160、161、164とドレイン線165、166、及び画素電極169がコンタクトホールを介して接続している。また、図10(A)のD-D'断面および図10(B)のE-E'断面を図11(A)と(B)にそれぞれ示す。ゲート線173はゲート電極220と、またゲート線174はゲート電極225と島状半導体層104、108の外側で重なるように形成され、ゲート電極と低抵抗導電層とがコンタクトホールを介さずに接觸して電気的に導通している。このようにゲート線を低抵抗導電材料で形成することにより、配線抵抗を十分低減できる。従って、画素部(画面サイズ)が4インチクラス以上の表示装置に適用することができる。

【0102】

10

20

30

40

50

[実施例 8]

実施例 6 で作製したアクティブマトリクス基板はそのまま反射型の表示装置に適用することができる。一方、透過型の液晶表示装置とする場合には画素部の各画素に設ける画素電極を透明電極で形成すれば良い。本実施例では透過型の液晶表示装置に対応するアクティブマトリクス基板の作製方法について図 13 を用いて説明する。

【0103】

アクティブマトリクス基板は実施例 6 と同様に作製する。図 13 (A) では、ソース配線とドレイン配線は導電性の金属膜をスパッタ法や真空蒸着法で形成する。ドレイン線 256 を例としてこの構成を図 13 (B) で詳細に説明すると、Ti 膜 256a を 50 ~ 150 nm の厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成する。その Ti 膜 256a 上に重ねて Al 膜 256b を 300 ~ 400 nm の厚さで形成し、さらに Ti 膜 256c または窒化チタン (TiN) 膜を 100 ~ 200 nm の厚さで形成して 3 層構造とする。その後、透明導電膜を全面に形成し、フォトマスクを用いたパターニング処理およびエッティング処理により画素電極 257 を形成する。画素電極 257 は、有機樹脂材料から成る第 2 の層間絶縁膜上に形成され、コンタクトホールを介さずに画素 TFT 204 のドレイン線 256 と重なる部分を設け電気的な接続を形成している。

【0104】

図 13 (C) では最初に第 2 の層間絶縁膜上に透明導電膜を形成し、パターニング処理およびエッティング処理をして画素電極 258 を形成した後、ドレイン線 259 を画素電極 258 とコンタクトホールを介さずに接続部を形成した例である。ドレイン線 259 は、図 13 (D) で示すように Ti 膜 259a を 50 ~ 150 nm の厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、その Ti 膜 259a 上に重ねて Al 膜 259b を 300 ~ 400 nm の厚さで形成して設ける。この構成にすると、画素電極 258 はドレイン配線 259 を形成する Ti 膜 259a のみと接触することになる。その結果、透明導電膜材料と Al とが直接接し反応するのを確実に防止できる。

【0105】

透明導電膜の材料は、酸化インジウム (In_2O_3) や酸化インジウム酸化スズ合金 ($In_2O_3 - SnO_2$; ITO) などをスパッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッティング処理は塩酸系の溶液により行う。しかし、特に ITO のエッティングは残渣が発生しやすいので、エッティング加工性を改善するために酸化インジウム酸化亜鉛合金 ($In_2O_3 - ZnO$) を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ITO に対して熱安定性にも優れているので、図 20 (A)、(B) の構成においてドレイン配線 256 の端面で、Al 膜 256b が画素電極 257 と接触して腐蝕反応をすることを防止できる。同様に、酸化亜鉛 (ZnO) も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム (Ga) を添加した酸化亜鉛 ($ZnO : Ga$) などを用いることができる。

【0106】

実施例 6 では反射型の液晶表示装置を作製できるアクティブマトリクス基板を 5 枚のフォトマスクにより作製したが、さらに 1 枚のフォトマスクの追加 (合計 6 枚) で、透過型の液晶表示装置に対応したアクティブマトリクス基板を完成させることができる。本実施例では、実施例 6 と同様な工程として説明したが、このような構成は実施例 7 で示すアクティブマトリクス基板に適用することができる。

【0107】

[実施例 9]

本実施例では実施例 6 で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。まず、図 15 (A) に示すように、図 8 (B) の状態のアクティブマトリクス基板に柱状スペーサから成るスペーサを形成する。スペーサは数 μm の粒子を散布して設ける方法でも良いが、ここでは基板全面に樹脂膜を形成

10

20

30

40

50

した後これをパターニングして形成する方法を採用した。このようなスペーサの材料に限定はないが、例えば、J S R 社製の N N 7 0 0 を用い、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで 1 5 0 ~ 2 0 0 で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、スペーサの形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示パネルとしての機械的な強度を確保することができる。形状は円錐状、角錐状など特別の限定はないが、例えば円錐状としたときに具体的には、高さを 1 . 2 ~ 5 μ m とし、平均半径を 5 ~ 7 μ m、平均半径と底部の半径との比を 1 対 1 . 5 とする。このとき側面のテーパー角は \pm 1 5 ° 以下とする。

10

【 0 1 0 8 】

スペーサの配置は任意に決定すれば良いが、好ましくは、図 1 5 (A) で示すように、画素部においては画素電極 1 6 9 のコンタクト部 2 3 1 と重ねてその部分を覆うように柱状スペーサ 4 0 6 を形成すると良い。コンタクト部 2 3 1 は平坦性が損なわれこの部分では液晶がうまく配向しなくなるので、このようにしてコンタクト部 2 3 1 にスペーサ用の樹脂を充填する形で柱状スペーサ 4 0 6 を形成することでディスクリネーションなどを防止することができる。また、駆動回路の T F T 上にもスペーサ 4 0 5 a ~ 4 0 5 e を形成しておく。このスペーサは駆動回路部の全面に渡って形成しても良いし、図 1 5 で示すようにソース線およびドレイン線を覆うようにして設けても良い。

【 0 1 0 9 】

20

その後、配向膜 4 0 7 を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂を用いる。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。画素部に設けた柱状スペーサ 4 0 6 の端部からラビング方向に對してラビングされない領域が 2 μ m 以下となるようにした。また、ラビング処理では静電気の発生がしばしば問題となるが、駆動回路の T F T 上に形成したスペーサ 4 0 5 a ~ 4 0 5 e により静電気から T F T を保護する効果を得ることができる。また図では説明しないが、配向膜 4 0 7 を先に形成してから、スペーサ 4 0 6 、 4 0 5 a ~ 4 0 5 e を形成した構成としても良い。

【 0 1 1 0 】

対向側の対向基板 4 0 1 には、遮光膜 4 0 2 、透明導電膜 4 0 3 および配向膜 4 0 4 を形成する。遮光膜 4 0 2 は T i 膜、 C r 膜、 A 1 膜などを 1 5 0 ~ 3 0 0 nm の厚さで形成する。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤 4 0 8 で貼り合わせる。シール剤 4 0 8 にはフィラー（図示せず）が混入されていて、このフィラーとスペーサ 4 0 6 、 4 0 5 a ~ 4 0 5 e によって均一な間隔を持って 2 枚の基板が貼り合わせられる。その後、両基板の間に液晶材料 4 0 9 を注入する。液晶材料には公知の液晶材料を用いれば良い。例えば、 T N 液晶の他に、電場に対して透過率が連続的に変化する電気光学応答性を示す、無しきい値反強誘電性混合液晶を用いることができる。この無しきい値反強誘電性混合液晶には、 V 字型の電気光学応答特性を示すものもある。このようにして図 1 5 (B) に示すアクティブマトリクス型液晶表示装置が完成する。

30

【 0 1 1 1 】

40

図 1 6 はこのようなアクティブマトリクス基板の上面図を示し、画素部および駆動回路部とスペーサおよびシール剤の位置関係を示す上面図である。実施例 6 で述べたガラス基板 1 0 1 上に画素部 6 0 4 の周辺に駆動回路として走査信号駆動回路 6 0 5 と画像信号駆動回路 6 0 6 が設けられている。さらに、その他 C P U やメモリなどの信号処理回路 6 0 7 も付加されていても良い。そして、これらの駆動回路は接続配線 6 0 3 によって外部入出力端子 6 0 2 と接続されている。画素部 6 0 4 では走査信号駆動回路 6 0 5 から延在するゲート配線群 6 0 8 と画像信号駆動回路 6 0 6 から延在するソース配線群 6 0 9 がマトリクス状に交差して画素を形成し、各画素にはそれぞれ画素 T F T 2 0 4 と保持容量 2 0 5 が設けられている。

50

【0112】

図15において画素部において設けた柱状スペーサ406は、すべての画素に対して設けても良いが、図16で示すようにマトリクス状に配列した画素の数個から数十個おきに設けても良い。即ち、画素部を構成する画素の全数に対するスペーサの数の割合は20～100%とすることが可能である。また、駆動回路部に設けるスペーサ405a～405eはその全面を覆うように設けても良いし各TFTのソースおよびドレイン配線の位置にあわせて設けても良い。図16では駆動回路部に設けるスペーサの配置を610～612で示す。そして、図16に示すシール剤619は、基板101上の画素部604および走査信号駆動回路605、画像信号駆動回路606、その他の信号処理回路607の外側であって、外部入出力端子602よりも内側に形成する。

10

【0113】

このようなアクティブマトリクス型液晶表示装置の構成を図17の斜視図を用いて説明する。図17においてアクティブマトリクス基板は、ガラス基板101上に形成された、画素部604と、走査信号駆動回路605と、画像信号駆動回路606とその他の信号処理回路607とで構成される。画素部604には画素TFT204と保持容量205が設けられ、画素部の周辺に設けられる駆動回路はCMOS回路を基本として構成されている。走査信号駆動回路605と画像信号駆動回路606からは、それぞれゲート線（ゲート電極と連続して形成されている場合は図8(B)の224に相当する）とソース線164が画素部604に延在し、画素TFT204に接続している。また、フレキシブルプリント配線板(Flexible Printed Circuit: FPC)613が外部入力端子602に接続していて画像信号などを入力するのに用いる。FPC613は補強樹脂614によって強固に接着されている。そして接続配線603でそれぞれの駆動回路に接続している。また、対向基板401には図示していない、遮光膜や透明電極が設けられている。

20

【0114】

このような構成の液晶表示装置は、実施例6～8で示したアクティブマトリクス基板を用いて形成することができる。実施例6で示すアクティブマトリクス基板を用いれば反射型の液晶表示装置が得られ、実施例8で示すアクティブマトリクス基板を用いると透過型の液晶表示装置を得ることができる。

【0115】

[実施例10]

30

図18は実施例6～8で示したアクティブマトリクス基板の回路構成の一例であり、直視型の表示装置の回路構成を示す図である。このアクティブマトリクス基板は、画像信号駆動回路606、走査信号駆動回路(A)(B)605、画素部604を有している。尚、本明細書中において記した駆動回路とは、画像信号駆動回路606、走査信号駆動回路605を含めた総称である。

【0116】

画像信号駆動回路606は、シフトレジスタ回路501a、レベルシフタ回路502a、バッファ回路503a、サンプリング回路504を備えている。また、走査信号駆動回路(A)(B)185は、シフトレジスタ回路501b、レベルシフタ回路502b、バッファ回路503bを備えている。

40

【0117】

シフトレジスタ回路501a、501bは駆動電圧が5～16V（代表的には10V）であり、この回路を形成するCMOS回路のTFTは、図8(B)の第1のpチャネル型TFT200と第1のnチャネル型TFT201で形成する。或いは、図12(A)で示す第1のpチャネル型TFT280と第1のnチャネル型TFT281で形成しても良い。また、レベルシフタ回路502a、502bやバッファ回路503a、503bは駆動電圧が14～16Vと高くなるので図12(A)で示すようなマルチゲートのTFT構造とすることが望ましい。マルチゲート構造でTFTを形成すると耐圧が高まり、回路の信頼性を向上させる上で有効である。

【0118】

50

サンプリング回路 504 はアナログスイッチから成り、駆動電圧が 14 ~ 16V であるが、極性が交互に反転して駆動される上、オフ電流値を低減させる必要があるため、図 8 (B) で示す第 2 の p チャネル型 TFT 202 と第 2 の n チャネル型 TFT 203 で形成することが望ましい。或いは、オフ電流値を効果的に低減させるために図 12 (B) で示す第 2 の p チャネル型 TFT 282 と第 2 の n チャネル型 TFT 283 で形成しても良い。

【0119】

また、画素部は駆動電圧が 14 ~ 16V であり、低消費電力化の観点からサンプリング回路よりもさらにオフ電流値を低減することが要求され、図 8 (B) で示す画素 TFT 204 のようにマルチゲート構造を基本とする。

【0120】

尚、本実施例の構成は、実施例 6 ~ 8 に示した工程に従って TFT を作製することによって容易に実現することができる。本実施例では、画素部と駆動回路の構成のみを示しているが、実施例 6 ~ 8 の工程に従えば、その他にも信号分割回路、分周波回路、D/A コンバータ、補正回路、オペアンプ回路、さらにメモリ回路や演算処理回路などの信号処理回路、あるいは論理回路を同一基板上に形成することが可能である。このように、本発明は同一基板上に画素部とその駆動回路とを含む半導体装置、例えば信号制御回路および画素部を具備した液晶表示装置を実現することができる。

【0121】

[実施例 11]

本実施例では、上述の実施例で作製の例を示したアクティブマトリクス基板を用い、発光装置としてエレクトロルミネッセンス (EL : Electro Luminescence) 材料を用いた自発光型の表示パネル (以下、EL 表示装置と記す) を作製する例について説明する。

【0122】

本明細書において、発光装置とは、基板上に形成された発光素子を該基板とカバー材の間に封入した表示用パネルおよび該表示用パネルに IC を実装した表示用モジュールを総称したものである。なお、発光素子は、電場を加えることで発生するルミネッセンス (Electro Luminescence) が得られる有機化合物を含む層 (発光層) と陽極層と、陰極層とを有する。また、有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光 (蛍光) と三重項励起状態から基底状態に戻る際の発光 (リン光) があり、これらのうちどちらか、あるいは両方の発光を含む。

【0123】

図 19 (A) は本発明を用いた EL 表示パネルの上面図である。図 20 (A) において、10 は基板、11 は画素部、12 はソース側駆動回路、13 はゲート側駆動回路であり、それぞれの駆動回路は配線 14 ~ 16 を経て FPC 17 に至り、外部機器へと接続される。

【0124】

図 19 (B) は図 19 (A) の F - F' 断面を表す図であり、このとき少なくとも画素部上、好ましくは駆動回路及び画素部上に対向板 80 を設ける。対向板 80 はシール材 19 で TFT と EL 層が形成されているアクティブマトリクス基板と貼り合わされている。シール剤 19 にはフィラー (図示せず) が混入されていて、このフィラーによりほぼ均一な間隔を持って 2 枚の基板が貼り合わせられている。さらに、シール材 19 の外側と FPC 17 の上面及び周辺は封止剤 81 で密封する構造とする。封止剤 81 は珪素樹脂、エポキシ樹脂、フェノール樹脂、ブチルゴムなどの材料を用いる。

【0125】

このように、シール剤 19 によりアクティブマトリクス基板 10 と対向基板 80 とが貼り合わされると、その間には空間が形成される。その空間には充填剤 83 が充填される。この充填剤 83 は対向板 80 を接着する効果も合わせ持つ。充填剤 83 は PVC (ポリビニルクロライド)、エポキシ樹脂、珪素樹脂、PVB (ポリビニルブチラル) または EVA (エチレンビニルアセテート) などを用いることができる。また、EL 層は水分をはじめ湿気に弱く劣化しやすいので、この充填剤 83 の内部に酸化バリウムなどの乾燥剤を混入

10

20

30

40

50

させておくと吸湿効果を保持できるので望ましい。また、EL層上に窒化珪素膜や酸化窒化珪素膜などで形成するパッシベーション膜82を形成し、充填剤83に含まれるアルカリ元素などによる腐蝕を防ぐ構造としている。

【0126】

対向板80にはガラス板、アルミニウム板、ステンレス板、FRP(Fiberglass-Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、マイラーフィルム(デュポン社の商品名)、ポリエステルフィルム、アクリルフィルムまたはアクリル板などを用いることができる。また、数十μmのアルミニウム箔を基板とPVFフィルムの間、または基板とマイラーフィルムの間に挟んだ構造のシートを用い、耐湿性を高めることもできる。このようにして、EL素子は密閉された状態となり外気から遮断されている。

10

【0127】

また、図19(B)において基板10、下地膜21の上に駆動回路用TFT(但し、ここではnチャネル型TFTとpチャネル型TFTを組み合わせたCMOS回路を図示している。)22及び画素部用TFT23(但し、ここではEL素子への電流を制御するTFTだけ図示している。)が形成されている。これらのTFTの内特にnチャネル型TFTにはホットキャリア効果によるオン電流の低下や、V_{th}シフトやバイアスストレスによる特性低下を防ぐため、本実施形態で示す構成のLDD領域が設けられている。

【0128】

例えば、駆動回路用TFT22とし、図8(b)に示すpチャネル型TFT200、202とnチャネル型TFT201、203を用いれば良い。また、画素部用TFT23には図8(B)に示す画素TFT204またはそれと同様な構造を有するpチャネル型TFTを用いれば良い。

20

【0129】

図8(B)または図9(C)の状態のアクティブマトリクス基板からEL表示装置を作製するには、ソース線、ドレイン線上に樹脂材料でなる層間絶縁膜(平坦化膜)26を形成し、その上に画素部用TFT23のドレインと電気的に接続する透明導電膜でなる画素電極27を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物(ITOと呼ばれる)または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極27を形成したら、絶縁膜28を形成し、画素電極27上に開口部を形成する。

30

【0130】

次に、EL層29を形成する。EL層29は公知のEL材料(正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層)を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、EL材料には低分子系材料と高分子系(ポリマー系)材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンドル法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。

【0131】

EL層はシャドーマスクを用いて蒸着法、またはインクジェット法、ディスペンサー法などで形成する。いずれにしても、画素毎に波長の異なる発光が可能な発光層(赤色発光層、緑色発光層及び青色発光層)を形成することで、カラー表示が可能となる。その他にも、色変換層(CCM)とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のEL表示装置とすることもできる。

40

【0132】

EL層29を形成したら、その上に陰極30を形成する。陰極30とEL層29の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でEL層29と陰極30を連続して形成するか、EL層29を不活性雰囲気で形成し、大気開放しないで真空中で陰極30を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式(クラスターツール方式)の成膜装置を用いることで上述のような成膜を可能とする

50

。

【0133】

なお、本実施例では陰極30として、LiF(フッ化リチウム)膜とAl(アルミニウム)膜の積層構造を用いる。具体的にはEL層29上に蒸着法で1nm厚のLiF(フッ化リチウム)膜を形成し、その上に300nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるMgAg電極を用いても良い。そして陰極30は31で示される領域において配線16に接続される。配線16は陰極30に所定の電圧を与えるための電源供給線であり、異方性導電性ペースト材料32を介してFPC17に接続される。FPC17上にはさらに樹脂層80が形成され、この部分の接着強度を高めている。

【0134】

10

31に示された領域において陰極30と配線16とを電気的に接続するために、層間絶縁膜26及び絶縁膜28にコンタクトホールを形成する必要がある。これらは層間絶縁膜26のエッティング時(画素電極用コンタクトホールの形成時)や絶縁膜28のエッティング時(EL層形成前の開口部の形成時)に形成しておけば良い。また、絶縁膜28をエッティングする際に、層間絶縁膜26まで一括でエッティングしても良い。この場合、層間絶縁膜26と絶縁膜28が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。

【0135】

また、配線16はシーリル19と基板10との間を隙間(但し封止剤81で塞がれている。)を通ってFPC17に電気的に接続される。なお、ここでは配線16について説明したが、他の配線14、15も同様にしてシーリング材18の下を通してFPC17に電気的に接続される。

20

【0136】

ここで画素部のさらに詳細な断面構造を図20に、上面構造を図21(A)に、回路図を図21(B)に示す。図20(A)において、基板2401上に設けられたスイッチング用TFT2402は実施例6の図8(B)の画素TFT204と同じ構造で形成される。ダブルゲート構造とすることで実質的に二つのTFTが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているがトリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも良い。

【0137】

30

また、電流制御用TFT2403は図8(B)で示すnチャネル型TFT201を用いて形成する。このとき、スイッチング用TFT2402のドレイン線35は配線36によって電流制御用TFTのゲート電極37に電気的に接続されている。また、38で示される配線は、スイッチング用TFT2402のゲート電極39a、39bを電気的に接続するゲート線である。

【0138】

このとき、電流制御用TFT2403が本発明の構造であることは非常に重要な意味を持つ。電流制御用TFTはEL素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用TFTにゲート電極と一部が重なるLDD領域を設けることでTFTの劣化を防ぎ、動作の安定性を高めることができる。

40

【0139】

また、本実施例では電流制御用TFT2403をシングルゲート構造で図示しているが、複数のTFTを直列につなげたマルチゲート構造としても良い。さらに、複数のTFTを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。

【0140】

また、図21(A)に示すように、電流制御用TFT2403のゲート電極37となる配線は2404で示される領域で、電流制御用TFT2403のドレイン線40と絶縁膜を介して重なる。このとき、2404で示される領域ではコンデンサが形成される。このコ

50

ンデンサ 2404 は電流制御用 TFT 2403 のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン線 40 は電流供給線（電源線）2501 に接続され、常に一定の電圧が加えられている。

【 0141 】

スイッチング用 TFT 2402 及び電流制御用 TFT 2403 の上には第 1 パッシベーション膜 41 が設けられ、その上に樹脂絶縁膜でなる平坦化膜 42 が形成される。平坦化膜 42 を用いて TFT による段差を平坦化することは非常に重要である。後に形成される EL 層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、EL 層をできるだけ平坦面に形成しうるよう画素電極を形成する前に平坦化しておくことが望ましい。

10

【 0142 】

また、43 は反射性の高い導電膜でなる画素電極（EL 素子の陰極）であり、電流制御用 TFT 2403 のドレインに電気的に接続される。画素電極 43 としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。また、絶縁膜（好ましくは樹脂）で形成されたバンク 44a、44b により形成された溝（画素に相当する）の中に発光層 44 が形成される。なお、ここでは一画素しか図示していないが、R（赤）、G（緑）、B（青）の各色に対応した発光層を作り分けても良い。発光層とする有機 EL 材料としては、共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（PPV）系、ポリビニルカルバゾール（PVK）系、ポリフルオレン系などが挙げられる。なお、PPV 系有機 EL 材料としては様々な型のものがあるが、例えば「H. Shenk, H. Becker, O. Gelsen, E. Kluge, W. Kreuder, and H. Spreitzer, "Polymers for Light Emitting Diodes", Euro Display, Proceedings, 1999, p. 33-37」や特開平 10-92576 号公報に記載されたような材料を用いれば良い。

20

【 0143 】

具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は 30 ~ 150 nm（好ましくは 40 ~ 100 nm）とすれば良い。但し、以上の例は発光層として用いることのできる有機 EL 材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて EL 層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機 EL 材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機 EL 材料や無機材料は公知の材料を用いることができる。

30

【 0144 】

本実施例では発光層 45 の上に PEDOT（ポリチオフェン）または PANi（ポリアニリン）でなる正孔注入層 46 を設けた積層構造の EL 層としている。そして、正孔注入層 46 の上には透明導電膜でなる陽極 47 が設けられる。本実施例の場合、発光層 45 で生成された光は上面側に向かって（TFT の上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。

40

【 0145 】

陽極 47 まで形成された時点で EL 素子 2405 が完成する。なお、ここでいう EL 素子 2405 は、画素電極（陰極）43、発光層 45、正孔注入層 46 及び陽極 47 で形成されたコンデンサを指す。図 22 (A) に示すように画素電極 43 は画素の面積にほぼ一致するため、画素全体が EL 素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。

【 0146 】

50

ところで、本実施例では、陽極47の上にさらに第2パッシベーション膜48を設けている。第2パッシベーション膜48としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とEL素子とを遮断することであり、有機EL材料の酸化による劣化を防ぐ意味と、有機EL材料からの脱ガスを抑える意味との両方を併せ持つ。これによりEL表示装置の信頼性が高められる。

【0147】

以上のように本願発明のEL表示パネルは図21のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用TFTと、ホットキャリア注入に強い電流制御用TFTとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なEL表示パネルが得られる。

10

【0148】

図20(B)はEL層の構造を反転させた例を示す。電流制御用TFT2601は図8(B)のpチャネル型TFT200を用いて形成される。作製プロセスは実施例7を参照すれば良い。本実施例では、画素電極(陽極)50として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。

【0149】

そして、絶縁膜でなるバンク51a、51bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層52が形成される。その上にはカリウムアセチルアセトナート(a cacKと表記される)でなる電子注入層53、アルミニウム合金でなる陰極54が形成される。この場合、陰極54がパッシベーション膜としても機能する。こうしてEL素子2602が形成される。本実施例の場合、発光層53で発生した光は、矢印で示されるようにTFTが形成された基板の方に向かって放射される。本実施例のような構造とする場合、電流制御用TFT2601はpチャネル型TFTで形成することが好ましい。

20

【0150】

尚、本実施例の構成は、実施例6～8のTFTの構成を自由に組み合わせて実施することが可能である。また、実施例13の電子機器の表示部として本実施例のEL表示パネルを用いることは有効である。

【0151】

[実施例12]

30

本実施例では、図21(B)に示した回路図とは異なる構造の画素とした場合の例について図22に示す。なお、本実施例において、2701はスイッチング用TFT2702のソース配線、2703はスイッチング用TFT2702のゲート配線、2704は電流制御用TFT、2705はコンデンサ、2706、2708は電流供給線、2707はEL素子とする。

【0152】

図22(A)は、二つの画素間で電流供給線2706を共通とした場合の例である。即ち、二つの画素が電流供給線2706を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。

40

【0153】

また、図22(B)は、電流供給線2708をゲート配線2703と平行に設けた場合の例である。なお、図22(B)では電流供給線2708とゲート配線2703とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線2708とゲート配線2703とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。

【0154】

また、図22(C)は、図22(B)の構造と同様に電流供給線2708をゲート配線2703と平行に設け、さらに、二つの画素を電流供給線2708を中心に線対称となるよ

50

うに形成する点に特徴がある。また、電流供給線 2708 をゲート配線 2703 のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。図 22 (A)、図 22 (B) では電流制御用 TFT2403 のゲートにかかる電圧を保持するためにコンデンサ 2404 を設ける構造としているが、コンデンサ 2404 を省略することも可能である。

【0155】

電流制御用 TFT2403 として図 20 (A) に示すような本願発明の n チャネル型 TFT を用いているため、ゲート絶縁膜を介してゲート電極（と重なるように設けられた LDD 領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ 2404 の代わりとして積極的に用いる点に特徴がある。この寄生容量のキャパシタンスは上記ゲート電極と LDD 領域とが重なり合った面積で変化するため、その重なり合った領域に含まれる LDD 領域の長さによって決まる。また、図 22 (A)、(B)、(C) の構造においても同様にコンデンサ 2705 を省略することは可能である。

10

【0156】

尚、本実施例の構成は、実施例 1～8 の TFT の構成を自由に組み合わせて実施することが可能である。また、実施例 13 の電子機器の表示部として本実施例の EL 表示パネルを用いることは有効である。

【0157】

[実施例 13]

本願発明を実施して形成された CMOS 回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型 EC ディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。

20

【0158】

その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図 23、図 24 及び図 25 に示す。

30

【0159】

図 23 (A) はパーソナルコンピュータであり、本体 3001、画像入力部 3002、表示部 3003、キーボード 3004 等を含む。本発明を画像入力部 3002、表示部 3003 やその他の信号制御回路に適用することができる。

【0160】

図 23 (B) はビデオカメラであり、本体 3101、表示部 3102、音声入力部 3103、操作スイッチ 3104、バッテリー 3105、受像部 3106 等を含む。本発明を表示部 3102 やその他の信号制御回路に適用することができる。

【0161】

図 23 (C) はモバイルコンピュータ（モービルコンピュータ）であり、本体 3201、カメラ部 3202、受像部 3203、操作スイッチ 3204、表示部 3205 等を含む。本発明は表示部 3205 やその他の信号制御回路に適用できる。

40

【0162】

図 23 (D) はゴーグル型ディスプレイであり、本体 3301、表示部 3302、アーム部 3303 等を含む。本発明は表示部 3302 やその他の信号制御回路に適用することができる。

【0163】

図 23 (E) はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体 3401、表示部 3402、スピーカ部 3403、記録媒体 3404、操作スイッチ 3405 等を含む。なお、このプレーヤーは記録媒体として DVD (Dig

50

t i a l V e r s a t i l e D i s c) 、 C D 等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部 3402 やその他の信号制御回路に適用することができる。

【 0164 】

図 23 (F) はデジタルカメラであり、本体 3501 、表示部 3502 、接眼部 3503 、操作スイッチ 3504 、受像部 (図示しない) 等を含む。本願発明を表示部 3502 やその他の信号制御回路に適用することができる。

【 0165 】

図 24 (A) はフロント型プロジェクターであり、投射装置 3601 、スクリーン 3602 等を含む。本発明は投射装置 3601 の一部を構成する液晶表示装置 3808 やその他の信号制御回路に適用することができる。 10

【 0166 】

図 24 (B) はリア型プロジェクターであり、本体 3701 、投射装置 3702 、ミラー 3703 、スクリーン 3704 等を含む。本発明は投射装置 3702 の一部を構成する液晶表示装置 3808 やその他の信号制御回路に適用することができる。

【 0167 】

なお、図 24 (C) は、図 24 (A) 及び図 24 (B) 中における投射装置 3601 、 3702 の構造の一例を示した図である。投射装置 3601 、 3702 は、光源光学系 3801 、ミラー 3802 、 3804 ~ 3806 、ダイクロイックミラー 3803 、プリズム 3807 、液晶表示装置 3808 、位相差板 3809 、投射光学系 3810 で構成される。投射光学系 3810 は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図 24 (C) 中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、 I R フィルム等の光学系を設けてもよい。 20

【 0168 】

また、図 24 (D) は、図 24 (C) 中における光源光学系 3801 の構造の一例を示した図である。本実施例では、光源光学系 3801 は、リフレクター 3811 、光源 3812 、レンズアレイ 3813 、 3814 、偏光変換素子 3815 、集光レンズ 3816 で構成される。なお、図 24 (D) に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、 I R フィルム等の光学系を設けてもよい。 30

【 0169 】

ただし、図 24 に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置での適用例は図示していない。

【 0170 】

図 25 (A) は携帯電話であり、本体 3901 、音声出力部 3902 、音声入力部 3903 、表示部 3904 、操作スイッチ 3905 、アンテナ 3906 等を含む。本願発明を音声出力部 3902 、音声入力部 3903 、表示部 3904 やその他の信号制御回路に適用することができる。

【 0171 】

図 25 (B) は携帯書籍 (電子書籍) であり、本体 4001 、表示部 4002 、 4003 、記憶媒体 4004 、操作スイッチ 4005 、アンテナ 4006 等を含む。本発明は表示部 4002 、 4003 やその他の信号回路に適用することができる。 40

【 0172 】

図 25 (C) はディスプレイであり、本体 4101 、支持台 4102 、表示部 4103 等を含む。本発明は表示部 4103 に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角 10 インチ以上 (特に 30 インチ以上) のディスプレイには有利である。

【 0173 】

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することができる。 50

可能である。また、本実施例の電子機器は実施例 1 ~ 12 のどのような組み合わせからなる構成を用いても実現することができる

【0174】

【発明の効果】

本発明の構成を採用することにより、以下に示すような基本的有意性を得ることが出来る。

(a) 異なる波長を持つレーザ発振器を用いてレーザアニールを行うことで、非晶質半導体膜の結晶化または結晶性の向上を行うことが出来る。

(b) 前記結晶質半導体膜を用い、TFTを作製すると、前記TFTの電気的特性を向上させることが出来る。

10

【図面の簡単な説明】

【図 1】 従来の線状ビームを形成する光学系を示す図。

【図 2】 線状ビームを 2 パルス照射する際の線状ビームの重ね合わせのピッチの例を示す図。

【図 3】 波長に対する非晶質珪素膜と多結晶珪素膜の吸収係数を示す図。

【図 4】 大面積基板に線状ビームを照射する方法の例を示す図。

【図 5】 図 1 の構成にビームエキスパンダーを導入した例を示す図。

【図 6】 画素 TFT、駆動回路の TFT の作製工程を示す断面図。

【図 7】 画素 TFT、駆動回路の TFT の作製工程を示す断面図。

【図 8】 画素 TFT、駆動回路の TFT の作製工程を示す断面図。

20

【図 9】 画素 TFT、駆動回路の TFT の作製工程を示す断面図。

【図 10】 駆動回路の TFT と画素 TFT の構造を示す上面図。

【図 11】 駆動回路の TFT と画素 TFT の構造を示す断面図。

【図 12】 駆動回路の TFT の構成を示す断面図。

【図 13】 画素 TFT の構成を示す断面図。

【図 14】 画素部の画素を示す上面図。

【図 15】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図。

【図 16】 液晶表示装置の入出力端子、配線、回路配置、スペーサ、シール剤の配置を説明する上面図。

30

【図 17】 液晶表示装置の構造を示す斜視図。

【図 18】 アクティブマトリクス型表示装置の回路構成を説明するブロック図。

【図 19】 EL 表示装置の構造を示す上面図及び断面図。

【図 20】 EL 表示装置の画素部の断面図。

【図 21】 EL 表示装置の画素部の上面図と回路図。

【図 22】 EL 表示装置の画素部の回路図の例。

【図 23】 半導体装置の例を示す図。

【図 24】 半導体装置の例を示す図。

【図 25】 半導体装置の例を示す図。

【図 26】 大面積基板に線状ビームを照射する方法の例を示す図。

【符号の説明】

40

101 レーザ発振器

102a シリンドリカルアレイレンズ

102b シリンドリカルアレイレンズ

103 シリンドリカルアレイレンズ

104 シリンドリカルアレイレンズ


105 シリンドリカルレンズ

107 ミラー


501 シリンドリカルレンズ

502 シリンドリカルレンズ


【図1】




上面図




【図2】




【図3】




【図4】




【図5】




【 四 6 】




【図7】




【図8】




【図9】




【図10】




【図 1 1 】




【図12】




【図13】




【 図 1 4 】




【図15】




【 図 1 6 】





【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】



【図25】



【図26】



フロントページの続き

(51)Int.Cl. F I
H 01 L 21/336 (2006.01) H 01 L 29/78 627G
H 01 L 29/786 (2006.01)

(56)参考文献 特開平09-312260 (JP, A)
特開平07-235498 (JP, A)
特開2000-039628 (JP, A)
特開平08-236440 (JP, A)