

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第6284522号
(P6284522)

(45) 発行日 平成30年2月28日(2018.2.28)

(24) 登録日 平成30年2月9日(2018.2.9)

(51) Int.Cl. F I
 HO 1 L 31/0747 (2012.01) HO 1 L 31/06 4 5 5
 HO 1 L 31/0224 (2006.01) HO 1 L 31/04 2 6 0

請求項の数 11 (全 24 頁)

<p>(21) 出願番号 特願2015-508697 (P2015-508697) (86) (22) 出願日 平成26年3月27日 (2014.3.27) (86) 国際出願番号 PCT/JP2014/058870 (87) 国際公開番号 W02014/157521 (87) 国際公開日 平成26年10月2日 (2014.10.2) 審査請求日 平成28年9月23日 (2016.9.23) (31) 優先権主張番号 特願2013-69746 (P2013-69746) (32) 優先日 平成25年3月28日 (2013.3.28) (33) 優先権主張国 日本国(JP)</p>	<p>(73) 特許権者 000005049 シャープ株式会社 大阪府堺市堺区匠町1番地 (74) 代理人 110001195 特許業務法人深見特許事務所 (72) 発明者 木本 賢治 大阪府大阪市阿倍野区長池町2番22号 シャープ株式会社内 審査官 竹村 真一郎</p>
---	---

最終頁に続く

(54) 【発明の名称】 光電変換素子、光電変換モジュールおよび太陽光発電システム

(57) 【特許請求の範囲】

【請求項1】

第1導電型の半導体と、
 前記半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、
 前記真性層の一部を被覆する、第1導電型の水素化アモルファスシリコンを含有する第1導電型層と、
 前記真性層の一部を被覆する、第2導電型の水素化アモルファスシリコンを含有する第2導電型層と、
 前記真性層の前記半導体とは反対側の面に接する絶縁層と、
 前記第2導電型層上に設けられた第1電極と、
 前記第2導電型層上に設けられた第2電極と、を備え、
 前記第1電極は、前記第2導電型層を介して、前記第1導電型層と前記第2導電型層との接合領域の上に設けられているとともに、
 前記第1電極の少なくとも一部が、前記第1導電型層と前記真性層とが接する領域の上方に位置しており、
 前記第2電極の少なくとも一部が、前記第2導電型層と前記真性層とが接する領域の上方に位置している、光電変換素子。

【請求項2】

前記第2導電型層は、少なくとも、前記第2導電型層と前記第1電極とが接する領域から、前記第2導電型層と前記第2電極とが接する領域にわたって設けられ、

前記第2導電型層は、前記絶縁層の一部と接する、請求項1に記載の光電変換素子。

【請求項3】

前記第1導電型層の端部が、前記絶縁層上に位置している、請求項1または2に記載の光電変換素子。

【請求項4】

前記第1電極の端部および前記第2電極の端部が、前記絶縁層の上方に位置している、請求項1から3のいずれか1項に記載の光電変換素子。

【請求項5】

前記第2導電型がp型である、請求項1から4のいずれか1項に記載の光電変換素子。

【請求項6】

第1導電型の半導体と、
前記半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、
前記真性層の一部を被覆する、第1導電型の水素化アモルファスシリコンを含有する第1導電型層と、

前記真性層の一部を被覆する、第2導電型の水素化アモルファスシリコンを含有する第2導電型層と、

前記真性層の前記半導体とは反対側の面に接する絶縁層と、

前記第1導電型層上に設けられた中間層と、

前記第2導電型層上に設けられた第1電極と、

前記第2導電型層上に設けられた第2電極と、を備え、

前記第1電極は、前記半導体と前記真性層とが接し、且つ、前記真性層と前記第1導電型層とが接し、且つ、前記第1導電型層と前記中間層とが接し、且つ、前記中間層と前記第2導電型層とが接する領域上に設けられた、光電変換素子。

【請求項7】

前記中間層は、金属酸化物からなる、請求項6に記載の光電変換素子。

【請求項8】

前記中間層は、ITOまたはIZOのいずれか1つを含む、請求項6または7に記載の光電変換素子。

【請求項9】

前記中間層の端部は、前記絶縁層上方に位置する、請求項6から8のいずれか1項に記載の光電変換素子。

【請求項10】

請求項1から9のいずれか1項に記載の光電変換素子を複数備える、光電変換モジュール。

【請求項11】

請求項10に記載の光電変換モジュールを複数備える、太陽光発電システム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、光電変換素子、光電変換モジュールおよび太陽光発電システムに関する。

【背景技術】

【0002】

太陽光エネルギーを電気エネルギーに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギー源としての期待が高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。

【0003】

現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。

【0004】

10

20

30

40

50

しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、裏面に電極が形成された太陽電池セルの開発も進められている（たとえば特表2009-524916号公報（特許文献1）参照）。

【0005】

図21に、特許文献1に記載のアモルファス/結晶シリコンヘテロ接合デバイスの模式的な断面図を示す。図21に示すように、特許文献1に記載のアモルファス/結晶シリコンヘテロ接合デバイスにおいては、結晶シリコンウエハ101の裏面上に真性水素化アモルファスシリコン遷移層102が形成され、真性水素化アモルファスシリコン遷移層102には水素化アモルファスシリコンのnドープ領域103およびpドープ領域104が形成され、nドープ領域103上およびpドープ領域104上に電極105が備えられており、電極105の間には絶縁性の反射層106が設けられている。

10

【0006】

図21に示す特許文献1に記載のアモルファス/結晶シリコンヘテロ接合デバイスにおいて、nドープ領域103およびpドープ領域104は、リソグラフィおよび/またはシャドウマスクングプロセスを用いて形成される（たとえば、特許文献1の段落[0020]等参照）。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特表2009-524916号公報

20

【発明の概要】

【発明が解決しようとする課題】

【0008】

しかしながら、リソグラフィを用いてnドープ領域103およびpドープ領域104を形成する場合には、真性水素化アモルファスシリコン遷移層102に対してnドープ領域103およびpドープ領域104のエッチング選択比の大きい方法によってnドープ領域103およびpドープ領域104をエッチングする必要があるが、特許文献1には、そのようなエッチング選択比の大きなエッチング法については記載されていない。

【0009】

また、真性水素化アモルファスシリコン遷移層102とnドープ領域103との積層体の厚さ、および真性水素化アモルファスシリコン遷移層102とpドープ領域104との積層体の厚さは数～数十nmであるため（特許文献1の段落[0018]）、真性水素化アモルファスシリコン遷移層102の厚さは非常に薄くなっている。このように、極めて薄い真性水素化アモルファスシリコン遷移層102を残して、nドープ領域103およびpドープ領域104をエッチングするのは極めて困難である。

30

【0010】

さらに、シャドウマスクングプロセスを用いてnドープ領域103およびpドープ領域104を形成する場合には、プラズマCVD（Chemical Vapor Deposition）法によってnドープ領域103およびpドープ領域104を成膜する際に、マスク裏面へのガスの回り込みによって、nドープ領域103とpドープ領域104との間の分離が難しくなることから、パターンニング精度が非常に悪くなるため、nドープ領域103とpドープ領域104との間の間隔を大きくする必要があり、しかしながら、nドープ領域103とpドープ領域104との間の間隔を大きくした場合には、nドープ領域103およびpドープ領域104のいずれもが形成されていない領域が大きくなるため、アモルファス/結晶シリコンヘテロ接合デバイスの変換効率が低くなる。

40

【0011】

上記の事情に鑑みて、本発明の目的は、高い歩留まりで製造することができ、かつ特性の高い光電変換素子、光電変換モジュールおよび太陽光発電システムを提供することにある。

50

【課題を解決するための手段】

【0012】

本発明は、第1導電型の半導体と、半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、真性層の一部を被覆する第1導電型の水素化アモルファスシリコンを含有する第1導電型層と、真性層の一部を被覆する第2導電型の水素化アモルファスシリコンを含有する第2導電型層と、真性層の半導体とは反対側の面に接する絶縁層と、第2導電型層上に設けられた第1電極と、第2導電型層上に設けられた第2電極とを備え、第1電極は、第2導電型層を介して、第1導電型層と第2導電型層との接合領域の上に設けられているとともに、第1電極の少なくとも一部が第1導電型層と真性層とが接する領域の上方に位置しており、第2電極の少なくとも一部が第2導電型層と真性層とが接する領域の上方に位置している光電変換素子である。また、本発明は、第1導電型の半導体と、半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、真性層の一部を被覆する、第1導電型の水素化アモルファスシリコンを含有する第1導電型層と、真性層の一部を被覆する、第2導電型の水素化アモルファスシリコンを含有する第2導電型層と、真性層の半導体とは反対側の面に接する絶縁層と、第1導電型層上に設けられた中間層と、第2導電型層上に設けられた第1電極と、第2導電型層上に設けられた第2電極と、を備え、第1電極は、半導体と真性層とが接し、且つ、真性層と第1導電型層とが接し、且つ、第1導電型層と中間層とが接し、且つ、中間層と第2導電型層とが接する領域上に設けられた光電変換素子である。また、本発明は、上記の光電変換素子を複数備える光電変換モジュールである。また、本発明は、上記の光電変換モジュールを複数備える太陽光発電システムである。このような構成とすることにより、第1導電型層のパターニングを絶縁層上で行なうことができることから、n型層のパターニング時に、半導体および真性層が受けるダメージを低減することができる。これにより、ヘテロ接合型バックコンタクトセルを、高い歩留まりで製造することができるとともに、その特性を高くすることができる。また、このような構成とすることにより、第2導電型層のパターニングを行なう必要がないため、ヘテロ接合型バックコンタクトセルの製造工程を簡略化することができる。

【発明の効果】

【0013】

本発明によれば、高い歩留まりで製造することができ、かつ特性の高い光電変換素子、光電変換モジュールおよび太陽光発電システムを提供することができる。

【図面の簡単な説明】

【0014】

【図1】実施の形態1のヘテロ接合型バックコンタクトセルの模式的な断面図である。

【図2】実施の形態1のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。

【図3】実施の形態1のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。

【図4】実施の形態1のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。

【図5】実施の形態1のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。

【図6】実施の形態1のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。

【図7】実施の形態1のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。

【図8】実施の形態2のヘテロ接合型バックコンタクトセルの模式的な断面図である。

【図9】実施の形態2のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。

【図10】実施の形態2のヘテロ接合型バックコンタクトセルの製造方法の一例について

10

20

30

40

50

図解する模式的な断面図である。

【図 1 1】実施の形態 2 のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。

【図 1 2】実施の形態 3 のヘテロ接合型バックコンタクトセルの模式的な断面図である。

【図 1 3】実施の形態 3 のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。

【図 1 4】実施の形態 3 のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。

【図 1 5】実施の形態 3 のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。

10

【図 1 6】実施の形態 4 のヘテロ接合型バックコンタクトセルの模式的な断面図である。

【図 1 7】実施の形態 4 のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。

【図 1 8】実施の形態 4 のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。

【図 1 9】実施の形態 4 のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。

【図 2 0】(a) は、実施例のヘテロ接合型バックコンタクトセルの断面構造であり、(b) は、(a) の X X b - X X b に沿った模式的な断面図である。

【図 2 1】特許文献 1 に記載のアモルファス / 結晶シリコンヘテロ接合デバイスの模式的な断面図である。

20

【図 2 2】実施の形態 5 の光電変換モジュールの構成の概略図である。

【図 2 3】実施の形態 6 の太陽光発電システムの構成の概略図である。

【図 2 4】図 2 3 に示す光電変換モジュールアレイの構成の一例の概略図である。

【図 2 5】実施の形態 7 の太陽光発電システムの構成の概略図である。

【発明を実施するための形態】

【 0 0 1 5 】

以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。

【 0 0 1 6 】

30

< 実施の形態 1 >

図 1 に、本発明の光電変換素子の一例である実施の形態 1 のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態 1 のヘテロ接合型バックコンタクトセルは、n 型単結晶シリコンからなる半導体 1 と、半導体 1 の裏面の全面を被覆する i 型の水素化アモルファスシリコンを含有する真性層 2 と、真性層 2 の裏面の一部を被覆する n 型の水素化アモルファスシリコンを含有する n 型層 4 と、真性層 2 の裏面の一部を被覆する p 型の水素化アモルファスシリコンを含有する p 型層 5 と、真性層 2 の裏面の一部を被覆する絶縁層 3 とを備えている。ここで、n 型層 4、p 型層 5 および絶縁層 3 は、互いに、半導体 1 の裏面の異なる領域を被覆している。

【 0 0 1 7 】

40

絶縁層 3 は帯状に形成されている。n 型層 4 は、凹部が図 1 の紙面の法線方向に直線状に伸びる溝部 4 b と、溝部 4 b の両側壁の上端から溝部 4 b の外側方向に伸長するフラップ部 4 c と、を有する形状に形成されている。p 型層 5 は、絶縁層 3 および n 型層 4 が形成された真性層 2 の裏面側の全面を覆う形状に形成されている。すなわち、p 型層 5 は、p 型層 5 と真性層 2 とが接する領域 9 においては、真性層 2 の裏面を直接的に被覆しているとともに、p 型層 5 と真性層 2 とが接する領域 9 以外の領域 1 0 においては、絶縁層 3 および n 型層 4 の少なくとも一方を介して間接的に真性層 2 を被覆している。

【 0 0 1 8 】

絶縁層 3 の裏面の一部は n 型層 4 のフラップ部 4 c によって被覆されており、絶縁層 3 の裏面の他の一部は p 型層 5 によって被覆されている。また、n 型層 4 の裏面および端部

50

4 aは、p型層5によって被覆されている。なお、n型層4の端部4 aは、n型層4のフラップ部4 cの外側の端面である。また、n型層4の端部4 aは、絶縁層3の裏面上に位置している。

【0019】

n型層4上に位置するp型層5上に第1電極6が設けられている。したがって、第1電極6は、p型層5を介して、n型層4上に設けられている。また、第1電極6の少なくとも一部が、真性層2とn型層4とが接する領域8の上方に位置している。

【0020】

p型層5上に第2電極7が設けられている。また、第2電極7の少なくとも一部が、真性層2とp型層5とが接する領域9の上方に位置している。

10

【0021】

第1電極6および第2電極7も、絶縁層3、n型層4およびp型層5と同様に、図1の紙面の法線方向に直線状に伸長する形状を有している。第1電極6の伸長方向と垂直な方向の端面である端部6 a、および第2電極7の伸長方向と垂直な方向の端面である端部7 aは、絶縁層3上のp型層5上に位置している。

【0022】

半導体1の裏面側の構造は上記の構造となっているが、半導体1の裏面と反対側の受光面にはテクスチャ構造および/またはパッシベーション膜を兼ねる反射防止膜が形成されていてもよい。反射防止膜は、パッシベーション層上に反射防止層を積層した積層膜であってもよい。

20

【0023】

以下、図2～図7の模式的断面図を参照して、実施の形態1のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図2に示すように、RCA洗浄を行なった半導体1の裏面の全面に、i型の水素化アモルファスシリコンからなる真性層2をたとえばプラズマCVD法により積層した後に、真性層2の裏面の全面に絶縁層3をたとえばプラズマCVD法により積層する。ここで、半導体1の受光面には、上述したように、テクスチャ構造および/またはパッシベーション膜を兼ねる反射防止膜が形成されていてもよい。なお、本明細書において、「i型」は真性半導体を意味する。

【0024】

半導体1としてはn型単結晶シリコンに限定されず、たとえば従来から公知の半導体を用いてもよい。半導体1の厚さは、特に限定されないが、たとえば50 μ m以上300 μ m以下とすることができ、好ましくは70 μ m以上150 μ m以下とすることができる。また、半導体1の比抵抗も、特に限定されないが、たとえば0.5 \cdot cm以上10 \cdot cm以下とすることができる。

30

【0025】

半導体1の受光面のテクスチャ構造は、たとえば、半導体1の受光面の全面をテクスチャエッチングすることなどにより形成することができる。

【0026】

半導体1の受光面のパッシベーション膜を兼ねる反射防止膜は、たとえば、窒化シリコン膜、酸化シリコン膜、または窒化シリコン膜と酸化シリコン膜との積層体などを用いることができる。また、反射防止膜の厚さは、たとえば100nm程度とすることができる。また、反射防止膜は、たとえば、スパッタリング法またはプラズマCVD法により積層することができる。

40

【0027】

半導体1の裏面の全面に積層される真性層2の厚さは、特に限定されないが、たとえば1nm以上10nm以下とすることができ、より具体的には4nm程度とすることができる。

【0028】

真性層2の裏面の全面に積層される絶縁層3は、絶縁材料からなる層であれば特に限定されないが、真性層2をほとんど侵すことなくエッチングが可能な材質であることが好ま

50

しい。絶縁層3としては、たとえば、プラズマCVD法等を用いて形成した、窒化シリコン層、酸化シリコン層、または窒化シリコン層と酸化シリコン層との積層体などを用いることができる。この場合、たとえばフッ酸を用いることによって、真性層2にダメージを与えることなく絶縁層3をエッチングすることが可能である。絶縁層3の厚さは、特に限定されないが、たとえば100nm程度とすることができる。

【0029】

次に、図3に示すように、絶縁層3の裏面上に開口部22を有するレジスト21を形成する。そして、レジスト21の開口部22から露出する絶縁層3の部分を除去することによって、レジスト21の開口部22から真性層2の裏面を露出させる。

【0030】

ここで、開口部22を有するレジスト21は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。また、絶縁層3の除去は、たとえば、フッ酸等を用いたウエットエッチング、またはエッチングペーストを用いたエッチングなどにより行なうことができる。なお、i型の水素化アモルファスシリコンからなる真性層2は、フッ酸に対してはほとんどエッチングされないため、真性層2をエッチングストップ層として機能させて、開口部22から露出する絶縁層3をその厚さ方向に完全に除去する観点からは、絶縁層3の除去は、フッ酸を用いたウエットエッチングにより行なわれることが好ましい。

【0031】

その後、絶縁層3の裏面からレジスト21をすべて除去した後に、図4に示すように、真性層2の露出した裏面および絶縁層3を覆うようにして、n型の水素化アモルファスシリコンからなるn型層4をたとえばプラズマCVD法により積層する。

【0032】

真性層2の露出した裏面および絶縁層3を覆うn型層4の厚さは、特に限定されないが、たとえば5nm以上20nm以下とすることができる。

【0033】

n型層4に含まれるn型不純物としては、たとえばリンを用いることができ、n型層4のn型不純物濃度は、たとえば 5×10^{20} 個/cm³程度とすることができる。

【0034】

次に、図5に示すように、n型層4の裏面の一部の領域上に、開口部32を有するレジスト31を形成し、その後、レジスト31の開口部32から露出するn型層4の部分を除去することによって、レジスト31の開口部32から絶縁層3の裏面を露出させる。

【0035】

ここで、開口部32を有するレジスト31は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。また、n型層4の除去は、たとえば、濃度0.1~5%程度の水酸化テトラメチルアンモニウム水溶液、水酸化カリウム水溶液または水酸化ナトリウム水溶液等のアルカリ性水溶液を用いたウエットエッチングなどにより行なうことによって、絶縁層3をほとんど侵すことなくn型層4を選択的に除去することができる。

【0036】

次に、図6に示すように、絶縁層3の裏面およびn型層4の裏面を覆うように、開口部42を有するレジスト41を形成する。そして、レジスト41の開口部42から露出する絶縁層3の部分を除去することによって、レジスト41の開口部42から真性層2の裏面を露出させる。

【0037】

ここで、開口部42を有するレジスト41は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。また、絶縁層3の除去は、たとえば、フッ酸等を用いたウエットエッチング、またはエッチングペーストを用いたエッチングなどにより行なうことができる。たとえば、フッ酸を用いたウエットエッチングまたはフッ酸を含有するエッチングペーストを用いたエッチングにより、窒化シリコンおよび/または酸化シ

10

20

30

40

50

リコンからなる絶縁層 3 を除去する場合には、水素化アモルファスシリコンは、窒化シリコンおよび酸化シリコンと比べてフッ酸に侵されにくいいため、i 型の水素化アモルファスシリコンからなる真性層 2 をほとんど侵すことなく、絶縁層 3 を選択的に除去することができる。

【 0 0 3 8 】

その後、絶縁層 3 の裏面および n 型層 4 の裏面からレジスト 4 1 をすべて除去した後に、図 7 に示すように、真性層 2 の露出した裏面、ならびに絶縁層 3 および n 型層 4 を含む積層体を覆うようにして、p 型の水素化アモルファスシリコンからなる p 型層 5 を、たとえばプラズマ CVD 法により積層する。

【 0 0 3 9 】

p 型層 5 の厚さは、特に限定されないが、たとえば 5 nm 以上 20 nm 以下とすることができる。

【 0 0 4 0 】

p 型層 5 に含まれる p 型不純物としては、たとえばボロンを用いることができ、p 型層 5 の p 型不純物濃度は、たとえば 5×10^{20} 個 / cm^3 程度とすることができる。

【 0 0 4 1 】

その後、図 1 に示すように、n 型層 4 の裏面上の p 型層 5 の裏面上に第 1 電極 6 を形成するとともに、p 型層 5 の裏面上に第 2 電極 7 を形成する。

【 0 0 4 2 】

第 1 電極 6 および第 2 電極 7 としては、導電性を有する材料を特に限定なく用いることができるが、なかでも、アルミニウムおよび銀の少なくとも一方を用いることが好ましい。アルミニウムおよび銀は、長波長領域の光の反射率が高いため、半導体 1 における長波長領域の光の感度が向上し、半導体 1 を薄く形成することができる。

【 0 0 4 3 】

第 1 電極 6 の厚さおよび第 2 電極 7 の厚さは、特に限定されないが、たとえば 0.5 μm 以上 10 μm 以下とすることができる。

【 0 0 4 4 】

また、第 1 電極 6 および第 2 電極 7 の形成方法は、特に限定されないが、たとえば、導電性ペーストの塗布・焼成、または蒸着法などを用いることができ、なかでも蒸着法を用いることが好ましい。第 1 電極 6 および第 2 電極 7 を蒸着法により形成した場合には導電性ペーストの塗布・焼成した場合と比較して、半導体 1 を透過してきた光の反射率を高くすることができるため、実施の形態 1 のヘテロ接合型バックコンタクトセルの短絡電流密度、 $F \cdot F$ および変換効率等の特性を向上させることができる。

【 0 0 4 5 】

以上のようにして、実施の形態 1 のヘテロ接合型バックコンタクトセルを製造することができる。

【 0 0 4 6 】

上述した実施の形態 1 においては、n 型層 4 の端部 4 a が絶縁層 3 の上に位置しており、n 型層 4 のパターニングを絶縁層 3 上で行なうことができることから、n 型層 4 のパターニング時に、半導体 1 および真性層 2 が受けるダメージを低減することができる。これにより、実施の形態 1 においては、ヘテロ接合型バックコンタクトセルを、高い歩留まりで製造することができるとともに、その特性を高くすることができる。

【 0 0 4 7 】

また、実施の形態 1 においては、第 1 電極 6 は、p 型層 5 を介して、n 型層 4 上に設けられているとともに、第 1 電極 6 の少なくとも一部が n 型層 4 と真性層 2 とが接する領域 8 の上方に位置しており、また、第 2 電極 7 の少なくとも一部が p 型層 5 と真性層 2 とが接する領域 9 の上方に位置している。これにより、実施の形態 1 においては、p 型層 5 のパターニングを行なう必要がないため、ヘテロ接合型バックコンタクトセルの製造工程を簡略化することができる。

【 0 0 4 8 】

10

20

30

40

50

また、実施の形態 1 においては、p 型層 5 と真性層 2 とが接する領域 9 以外の領域 10 において、p 型層 5 は、n 型層 4 および絶縁層 3 の少なくとも一方を介して、真性層 2 を被覆するように位置している。これにより、実施の形態 1 においては、p 型層 5 のパターニングを行なう必要がないため、ヘテロ接合型バックコンタクトセルの製造工程を簡略化することができる。

【0049】

また、実施の形態 1 においては、n 型層 4 の端部 4 a が、絶縁層 3 上に位置している。これにより、実施の形態 1 においては、n 型層 4 のパターニングを絶縁層 3 上で行なうことができ、n 型層 4 のパターニング時に、半導体 1 および真性層 2 が受けるダメージを低減することができることから、ヘテロ接合型バックコンタクトセルを、高い歩留まりで製造することができるとともに、その特性を高くすることができる。

10

【0050】

また、実施の形態 1 においては、第 1 電極 6 の端部 6 a および第 2 電極 7 の端部 7 a が、絶縁層 3 の上方に位置している。これにより、実施の形態 1 においては、第 1 電極 6 および第 2 電極 7 のパターニングを絶縁層 3 上で行なうことができることから、第 1 電極 6 および第 2 電極 7 のパターニング時に半導体 1 および真性層 2 が受けるダメージを低減することができる。また、これにより、実施の形態 1 においては、第 1 電極 6 と第 2 電極 7 との間の電極間距離を小さくすることができ、第 1 電極 6 と第 2 電極 7 との間から透過する光の量を少なくし、半導体 1 側に反射する光の量を多くすることができる。したがって、実施の形態 1 においては、ヘテロ接合型バックコンタクトセルを、高い歩留まりで製造

20

【0051】

また、実施の形態 1 においては、第 1 電極 6 の端部 6 a および第 2 電極 7 の端部 7 a が、絶縁層 3 の上方に位置する p 型層 5 上に位置している。これにより、実施の形態 1 においては、第 1 電極 6 および第 2 電極 7 のパターニングを絶縁層 3 上で行なうことができることから、第 1 電極 6 および第 2 電極 7 のパターニング時に半導体 1 および真性層 2 が受けるダメージを低減することができる。また、これにより、実施の形態 1 においては、第 1 電極 6 と第 2 電極 7 との間の電極間距離を小さくすることができ、第 1 電極 6 と第 2 電極 7 との間から透過する光の量を少なくし、半導体 1 側に反射する光の量を多くすることができる。したがって、実施の形態 1 においては、ヘテロ接合型バックコンタクトセルを、高い歩留まりで製造することができるとともに、その特性を高くすることができる。

30

【0052】

また、実施の形態 1 においては、n 型層 4 の導電率が、 0.28 S/cm 以下であることが好ましい。これにより、実施の形態 1 においては、隣り合って向かい合う第 1 電極 6 と第 2 電極 7 との間の電極間距離（互いに向かい合う第 1 電極 6 の端部 6 a と第 2 電極 7 の端部 7 a との間の距離）を $10 \mu\text{m}$ 以下にすることができるため、第 1 電極 6 と第 2 電極 7 との間から透過する光の量を少なくし、半導体 1 側に反射する光の量を多くすることができるため、ヘテロ接合型バックコンタクトセルの特性を向上させることができる。

【0053】

また、実施の形態 1 においては、第 2 導電型が p 型であることが好ましい。このような構成とすることにより、n 型層 4 の形成後に p 型層 5 を形成することができるため、真性層 2 による半導体 1 の裏面の良好なパッシベーション効果を得ることができる。すなわち、n 型層 4 の形成前に p 型層 5 を形成した場合には、n 型層 4 の積層時のアニール効果によって、p 型層 5 で被覆された真性層 2 によるパッシベーション特性が低下し、半導体 1 中の実効少数キャリアライフタイムが低下することがあるが、n 型層 4 の形成後に p 型層 5 を形成した場合には、このような実効少数キャリアライフタイムの低下を抑止することができる。

40

【0054】

さらに、実施の形態 1 においては、絶縁層 3 としてプラズマ CVD 法で成膜した窒化シリコン層および/または酸化シリコン層を用いることが好ましい。絶縁層 3 として、プラ

50

プラズマCVD法で成膜した窒化シリコン層および/または酸化シリコン層を用いた場合には、フッ酸によるエッチング選択比を、i型の水素化アモルファスシリコンからなる真性層2に対して大きくすることができるため、絶縁層3のパターニング時に真性層2が受けるダメージを低減することができる。

【0055】

なお、実施の形態1のヘテロ接合型バックコンタクトセルにおいて、n型層4およびp型層5は、共に、水素化アモルファスシリコンから構成されているため、n型層4とp型層5とを直接接合した場合でも、整流されず、良好なオーミックコンタクトを得ることができる。したがって、n型層4上にp型層5を介して第1電極6を設けた場合でも、p型層5を介さずにn型層4上に直接に第1電極6を設けた場合と同様に、電極として機能させることができる。

10

【0056】

また、上述した実施の形態1において、第2電極7の端部7aは、n型層4が直下に存在しないp型層5の領域上に位置していることが好ましい。p型層5の導電率は、n型層4の導電率よりも2~3桁程度小さく、p型層5を横方向(p型層5の厚さ方向と垂直な方向)に流れる電流は存在しないと考えられる。そのため、第2電極7の端部7aが、n型層4が直下に存在しないp型層5の領域上に位置している場合には、第1電極6と第2電極7との間における短絡電流の発生を効果的に抑えることができるため、ヘテロ接合型バックコンタクトセルの特性を向上させることができる。

【0057】

20

なお、上記においては、第1導電型をn型とし、第2導電型をp型として説明したが、第1導電型をp型とし、第2導電型をn型としてもよいことは言うまでもない。

【0058】

<実施の形態2>

図8に、本発明の光電変換素子の他の一例である実施の形態2のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態2のヘテロ接合型バックコンタクトセルは、n型層4の端部4aがp型層5に接していることを特徴としている。

【0059】

以下、図9~図11の模式的断面図を参照して、実施の形態2のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図2~図4に示すように、半導体1の裏面上に、真性層2および絶縁層3をこの順序でたとえばプラズマCVD法により積層し、絶縁層3の裏面上に開口部22を有するレジスト21を形成した後に、開口部22から露出する絶縁層3の部分を除去して、真性層2の露出した裏面および絶縁層3を覆うようにしてn型層4を積層する。ここまでは、実施の形態1と同様である。

30

【0060】

次に、図9に示すように、n型層4の裏面に、開口部52を有するレジスト51を形成した後に、レジスト51の開口部52から露出する部分のn型層4を除去することによって、絶縁層3の裏面を露出させる。

【0061】

n型層4の除去は、たとえば、絶縁層3よりもn型層4の方がエッチングレートが大きいエッチング液を用いたウエットエッチングにより行なうことができる。このようなエッチング液としては、たとえば水酸化テトラメチルアンモニウム水溶液、水酸化カリウム水溶液または水酸化ナトリウム水溶液などのアルカリ性水溶液などを用いることができる。窒化シリコンおよび/または酸化シリコンからなる絶縁層3は、上記のアルカリ性水溶液にはほとんど侵されないため、n型層4を選択的に除去することができる。

40

【0062】

次に、図10に示すように、レジスト51の開口部52から露出する部分の絶縁層3を除去することによって、真性層2の裏面を露出させる。

【0063】

絶縁層3の除去は、たとえばフッ酸を用いたウエットエッチングなどにより行なうこと

50

ができる。フッ酸を用いたウエットエッチングによって絶縁層 3 を除去する場合には、i 型の水素化アモルファスシリコンからなる真性層 2 はほとんど侵されないため、絶縁層 3 を選択的に除去することができる。

【0064】

その後、n 型層 4 の裏面からレジスト 5 1 をすべて除去した後に、図 1 1 に示すように、真性層 2 の露出した裏面と、n 型層 4 の裏面とを覆うようにして、p 型層 5 をたとえばプラズマ CVD 法により積層する。

【0065】

その後、図 8 に示すように、n 型層 4 の裏面上に第 1 電極 6 を形成するとともに、p 型層 5 の裏面上に第 2 電極 7 を形成する。

10

【0066】

以上のようにして、実施の形態 2 のヘテロ接合型バックコンタクトセルを製造することができる。

【0067】

実施の形態 2 における上記以外の説明は、実施の形態 1 と同様であるため、その説明については、ここでは省略する。

【0068】

<実施の形態 3>

図 1 2 に、本発明の光電変換素子の他の一例である実施の形態 3 のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態 3 のヘテロ接合型バックコンタクトセルは、n 型層 4 と p 型層 5 との間に中間層 6 1 が配置されていることを特徴としている。

20

【0069】

以下、図 1 3 ~ 図 1 5 の模式的断面図を参照して、実施の形態 3 のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図 2 ~ 図 4 に示すように、半導体 1 の裏面上に、真性層 2 および絶縁層 3 をこの順序でたとえばプラズマ CVD 法により積層し、絶縁層 3 の裏面上に開口部 2 2 を有するレジスト 2 1 を形成した後に、開口部 2 2 から露出する絶縁層 3 の部分を除去して、真性層 2 の露出した裏面および絶縁層 3 を覆うようにして n 型層 4 を積層する。ここまでは、実施の形態 1 および 2 と同様である。

【0070】

次に、図 1 3 に示すように、n 型層 4 の裏面の全面を覆うようにして中間層 6 1 を形成する。ここで、中間層 6 1 としては、n 型層 4 の仕事関数と p 型層 5 の仕事関数との中間の仕事関数を有する材料を用いることが好ましい。この場合には、n 型層 4 と中間層 6 1 と p 型層 5 との間を低抵抗に接続することができる。このような中間層 6 1 の材料としては、たとえば、ITO (Indium Tin Oxide) または ZnO などを用いることができる。ITO または ZnO からなる中間層 6 1 は、たとえばスパッタリング法などによって形成することができる。

30

【0071】

次に、図 1 4 に示すように、中間層 6 1 の裏面上に、開口部 7 2 を有するレジスト 7 1 を形成し、開口部 7 2 から露出する部分の中間層 6 1、n 型層 4 および絶縁層 3 を除去することによって、真性層 2 の裏面を露出させる。

40

【0072】

たとえば、ITO からなる中間層 6 1 の除去は、塩酸などを用いたウエットエッチングにより行なうことができる。この場合には、n 型層 4 がエッチングストップ層として機能する。

【0073】

n 型層 4 の除去は、たとえば、絶縁層 3 よりも n 型層 4 の方がエッチングレートが大きいエッチング液を用いたウエットエッチングにより行なうことができる。このようなエッチング液としては、たとえば水酸化テトラメチルアンモニウム水溶液、水酸化カリウム水溶液または水酸化ナトリウム水溶液などのアルカリ性水溶液などを用いることができる。

50

窒化シリコンおよび/または酸化シリコンからなる絶縁層 3 は、上記のアルカリ性水溶液にはほとんど侵されないため、n 型層 4 を選択的に除去することができる。

【0074】

絶縁層 3 の除去は、たとえばフッ酸を用いたウエットエッチングなどにより行なうことができる。フッ酸を用いたウエットエッチングによって絶縁層 3 を除去する場合には、i 型の水素化アモルファスシリコンからなる真性層 2 はほとんど侵されないため、絶縁層 3 を選択的に除去することができる。

【0075】

その後、中間層 6 1 の裏面からレジスト 7 1 をすべて除去した後に、図 1 5 に示すように、真性層 2 の露出した裏面と、中間層 6 1 の裏面とを覆うようにして、p 型層 5 をたとえばプラズマ CVD 法により積層する。

10

【0076】

その後、図 1 2 に示すように、n 型層 4 の裏面上に第 1 電極 6 を形成するとともに、p 型層 5 の裏面上に第 2 電極 7 を形成する。ここで、第 1 電極 6 の端部 6 a は中間層 6 1 の上部に位置しており、第 2 電極 7 の端部 7 a は中間層 6 1 の上部に位置していないことが好ましい。この場合には、中間層 6 1 の厚さ方向の抵抗が低抵抗であったとしても、第 1 電極 6 と第 2 電極 7 との間にリーク電流が流れるのを有効に抑止することができる。また、第 1 電極 6 および第 2 電極 7 は、たとえば、銀ペーストの印刷、銀またはアルミニウム等の金属膜、または ITO または ZnO 等の金属酸化物導電膜上に金属膜を積層した積層膜を堆積後に、フォトリソグラフィ法などを用いてパターニングすることにより形成してもよい。

20

【0077】

以上のようにして、実施の形態 3 のヘテロ接合型バックコンタクトセルを製造することができる。

【0078】

実施の形態 3 における上記以外の説明は、実施の形態 1 および 2 と同様であるため、その説明については、ここでは省略する。

【0079】

< 実施の形態 4 >

図 1 6 に、本発明の光電変換素子の他の一例である実施の形態 4 のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態 4 のヘテロ接合型バックコンタクトセルは、n 型層 4 と p 型層 5 との間の中間層 6 1 の端部 6 1 a が絶縁層 3 上に位置していることを特徴としている。

30

【0080】

以下、図 1 7 ~ 図 1 9 の模式的断面図を参照して、実施の形態 4 のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図 2 ~ 図 4 および図 1 3 に示すように、半導体 1 の裏面上に、真性層 2 および絶縁層 3 をこの順序でたとえばプラズマ CVD 法により積層し、絶縁層 3 の裏面上に開口部 2 2 を有するレジスト 2 1 を形成した後に、開口部 2 2 から露出する絶縁層 3 の部分を除去して、真性層 2 の露出した裏面および絶縁層 3 を覆うようにして n 型層 4 および中間層 6 1 を積層する。ここまでは、実施の形態 3 と同様である。

40

【0081】

次に、図 1 7 に示すように、中間層 6 1 の裏面上に、開口部 8 2 を有するレジスト 8 1 を形成し、開口部 8 2 から露出する部分の中間層 6 1 および n 型層 4 を除去することによって、絶縁層 3 の裏面を露出させる。

【0082】

たとえば、ITO からなる中間層 6 1 の除去は、塩酸などを用いたウエットエッチングにより行なうことができる。この場合には、n 型層 4 がエッチングストップ層として機能する。

【0083】

50

n型層4の除去は、たとえば、絶縁層3よりもn型層4の方がエッチングレートが大きいエッチング液を用いたウエットエッチングにより行なうことができる。このようなエッチング液としては、たとえば水酸化テトラメチルアンモニウム水溶液、水酸化カリウム水溶液または水酸化ナトリウム水溶液などのアルカリ性水溶液などを用いることができる。窒化シリコンおよび/または酸化シリコンからなる絶縁層3は、上記のアルカリ性水溶液にはほとんど侵されないため、n型層4を選択的に除去することができる。

【0084】

次に、レジスト81をすべて除去した後に、図18に示すように、絶縁層3の露出した裏面上および中間層61の裏面上に、開口部92を有するレジスト91を形成し、開口部92から露出する部分の絶縁層3を除去することによって、真性層2の裏面を露出させる。

10

【0085】

絶縁層3の除去は、たとえばフッ酸を用いたウエットエッチングなどにより行なうことができる。フッ酸を用いたウエットエッチングによって絶縁層3を除去する場合には、i型の水素化アモルファスシリコンからなる真性層2はほとんど侵されないため、絶縁層3を選択的に除去することができる。

【0086】

その後、レジスト91をすべて除去した後に、図19に示すように、真性層2の露出した裏面と、絶縁層3の裏面と、中間層61の裏面とを覆うようにして、p型層5をたとえばプラズマCVD法により積層する。

20

【0087】

その後、図16に示すように、n型層4の裏面上に第1電極6を形成するとともに、p型層5の裏面上に第2電極7を形成する。

【0088】

以上のようにして、実施の形態4のヘテロ接合型バックコンタクトセルを製造することができる。

【0089】

実施の形態4のヘテロ接合型バックコンタクトセルにおいては、中間層61の端部61aが絶縁層3上に位置しているため、半導体1を含まない電流経路のうち、中間層61とp型層5/真性層2の界面との間の電流経路に、p型層5の水平方向(p型層5の厚さ方向に対して垂直方向)の電流経路が含まれるため、第1電極6と第2電極7との間のリーク電流の発生を抑えることができる。なお、中間層61の端部61aを絶縁層3上に位置させる方法としては、たとえば、実施の形態3の図14に示す工程において、中間層61を過剰にエッチングして横方向にエッチングする方法などを用いることもできる。

30

【0090】

実施の形態4のヘテロ接合型バックコンタクトセルにおいては、n型層4の端部4aが絶縁層3上に位置しているため、半導体1を含まない電流経路のうち、n型層4とp型層5/真性層2の界面との間の電流経路に、p型層5の水平方向(p型層5の厚さ方向に対して垂直方向)の電流経路が含まれるため、第1電極6と第2電極7との間のリーク電流の発生を抑えることができる。なお、n型層4の端部4aを絶縁層3上に位置させる方法としては、たとえば、実施の形態3の図14に示す工程において、n型層4を過剰にエッチングして横方向にエッチングする方法などを用いることもできる。

40

【0091】

実施の形態4のヘテロ接合型バックコンタクトセルにおいては、第2電極7の端部7aは絶縁層3上に位置することが好ましい。この場合には、半導体1および真性層2が、第2電極7のパターニング時のダメージを受けにくくなる。

【0092】

実施の形態4における上記以外の説明は、実施の形態1~3と同様であるため、その説明については、ここでは省略する。

【0093】

50

以下、本発明の別の局面として実施の形態 1 ~ 4 のヘテロ接合型バックコンタクトセルを備える光電変換モジュール（実施の形態 5）および太陽光発電システム（実施の形態 6 および実施の形態 7）について説明する。

【0094】

実施の形態 1 ~ 4 のヘテロ接合型バックコンタクトセルは、高い特性を有するため、これを備える光電変換モジュールおよび太陽光発電システムも高い特性を有している。

【0095】

<実施の形態 5 >

実施の形態 5 は、実施の形態 1 ~ 4 のヘテロ接合型バックコンタクトセルを光電変換素子として用いた光電変換モジュールである。

【0096】

<光電変換モジュール>

図 22 に、実施の形態 1 ~ 4 のヘテロ接合型バックコンタクトセルを光電変換素子として用いた本発明の光電変換モジュールの一例である実施の形態 5 の光電変換モジュールの構成の概略を示す。図 22 を参照して、実施の形態 5 の光電変換モジュール 1000 は、複数の光電変換素子 1001 と、カバー 1002 と、出力端子 1013、1014 とを備えている。

【0097】

複数の光電変換素子 1001 はアレイ状に配列され直列に接続されている。図 22 には光電変換素子 1001 を直列に接続する配列を図示しているが、配列および接続方式はこれに限定されず、並列に接続して配列してもよく、直列と並列とを組み合わせた配列としてもよい。複数の光電変換素子 1001 の各々には、実施の形態 1 ~ 4 のいずれかのヘテロ接合型バックコンタクトセルが用いられる。尚、光電変換モジュール 1000 は、複数の光電変換素子 1001 のうち少なくとも 1 つが実施の形態 1 ~ 実施の形態 4 の光電変換素子のいずれかからなる限り、上記の説明に限定されず如何なる構成もとり得る。なお、光電変換モジュール 1000 に含まれる光電変換素子 1001 の数は 2 以上の任意の整数とすることができる。

【0098】

カバー 1002 は、耐候性のカバーから構成されており、複数の光電変換素子 1001 を覆う。

【0099】

出力端子 1013 は、直列に接続された複数の光電変換素子 1001 の一方端に配置される光電変換素子 1001 に接続される。

【0100】

出力端子 1014 は、直列に接続された複数の光電変換素子 1001 の他方端に配置される光電変換素子 1001 に接続される。

【0101】

<実施の形態 6 >

実施の形態 6 は、実施の形態 1 ~ 4 のヘテロ接合型バックコンタクトセルを光電変換素子として用いた太陽光発電システムである。本発明の光電変換素子は高い特性（変換効率等）を有するため、これを備える本発明の太陽光発電システムも高い特性を有することができる。尚、太陽光発電システムとは、光電変換モジュールが出力する電力を適宜変換して、商用電力システムまたは電気機器等に供給する装置である。

【0102】

<太陽光発電システム>

太陽光発電システムは、光電変換モジュールが出力する電力を適宜変換して、商用電力システムまたは電気機器等に供給する装置である。

【0103】

図 23 に、実施の形態 1 ~ 4 のヘテロ接合型バックコンタクトセルを光電変換素子として用いた本発明の太陽光発電システムの一例である実施の形態 6 の太陽光発電システムの

10

20

30

40

50

構成の概略を示す。図 23 を参照して、実施の形態 6 の太陽光発電システム 2000 は、光電変換モジュールアレイ 2001 と、接続箱 2002 と、パワーコンディショナ 2003 と、分電盤 2004 と、電力メータ 2005 とを備える。後述するように光電変換モジュールアレイ 2001 は複数の光電変換モジュール 1000 (実施の形態 5) から構成されている。

【0104】

太陽光発電システム 2000 には、一般に「ホーム・エネルギー・マネジメント・システム (HEMS: Home Energy Management System)」、「ビルディング・エネルギー・マネジメント・システム (BEMS: Building Energy Management System)」等と呼ばれる機能を付加することができる。これにより、太陽光発電システム 2000 の発電量の監視、太陽光発電システム 2000 に接続される各電気機器類の消費電力量の監視・制御等を行うことで、エネルギー消費量を削減することができる。

10

【0105】

接続箱 2002 は、光電変換モジュールアレイ 2001 に接続される。パワーコンディショナ 2003 は、接続箱 2002 に接続される。分電盤 2004 は、パワーコンディショナ 2003 および電気機器類 2011 に接続される。電力メータ 2005 は、分電盤 2004 および商用電力系統に接続される。尚、パワーコンディショナ 2003 には蓄電池が接続されていてもよい。この場合、日照量の変動による出力変動を抑制できると共に、日照のない時間帯であっても蓄電池に蓄電された電力を供給することができる。蓄電池はパワーコンディショナ 2003 に内蔵されていてもよい。

20

【0106】

<動作>

実施の形態 6 の太陽光発電システム 2000 は、たとえば以下のように動作する。

【0107】

光電変換モジュールアレイ 2001 は、太陽光を電気に変換して直流電力を発電し、直流電力を接続箱 2002 へ供給する。

【0108】

接続箱 2002 は、光電変換モジュールアレイ 2001 が発電した直流電力を受け、直流電力をパワーコンディショナ 2003 へ供給する。

【0109】

パワーコンディショナ 2003 は、接続箱 2002 から受けた直流電力を交流電力に変換して分電盤 2004 へ供給する。尚、接続箱 2002 から受けた直流電力の一部または全部を交流電力に変換せずに、直流電力のまま分電盤 2004 へ供給してもよい。尚、パワーコンディショナ 2003 に蓄電池が接続されている場合 (または、蓄電池がパワーコンディショナ 2003 に内蔵される場合)、パワーコンディショナ 2003 は接続箱 2002 から受けた直流電力の一部または全部を適切に電力変換して、蓄電池に蓄電することができる。蓄電池に蓄電された電力は、光電変換モジュールの発電量や電気機器類 2011 の電力消費量の状況に応じて適宜パワーコンディショナ 2003 側に供給され、適切に電力変換されて分電盤 2004 へ供給される。

30

【0110】

分電盤 2004 は、パワーコンディショナ 2003 から受けた電力および電力メータ 2005 を介して受けた商用電力の少なくともいずれかを電気機器類 2011 へ供給する。また、分電盤 2004 はパワーコンディショナ 2003 から受けた交流電力が電気機器類 2011 の消費電力よりも多いとき、パワーコンディショナ 2003 から受けた交流電力を電気機器類 2011 へ供給する。そして、余った交流電力を電力メータ 2005 を介して商用電力系統へ供給する。

40

【0111】

また、分電盤 2004 は、パワーコンディショナ 2003 から受けた交流電力が電気機器類 2011 の消費電力よりも少ないとき、商用電力系統から受けた交流電力およびパワーコンディショナ 2003 から受けた交流電力を電気機器類 2011 へ供給する。

50

【0112】

電力メータ2005は、商用電力系統から分電盤2004へ向かう方向の電力を計測するとともに、分電盤2004から商用電力系統へ向かう方向の電力を計測する。

【0113】

<光電変換モジュールアレイ>

光電変換モジュールアレイ2001について説明する。

【0114】

図24に、図23に示す光電変換モジュールアレイ2001の構成の一例の概略を示す。図24を参照して、光電変換モジュールアレイ2001は、複数の光電変換モジュール1000と出力端子2013、2014とを含む。

10

【0115】

複数の光電変換モジュール1000は、アレイ状に配列され直列に接続されている。図24には光電変換モジュール1000を直列に接続する配列を図示しているが、配列および接続方式はこれに限定されず、並列に接続して配列してもよいし、直列と並列とを組み合わせた配列としてもよい。なお、光電変換モジュールアレイ2001に含まれる光電変換モジュール1000の数は、2以上の任意の整数とすることができる。

【0116】

出力端子2013は、直列に接続された複数の光電変換モジュール1000の一方端に位置する光電変換モジュール1000に接続される。

【0117】

出力端子2014は、直列に接続された複数の光電変換モジュール1000の他方端に位置する光電変換モジュール1000に接続される。

20

【0118】

なお、以上の説明はあくまでも一例であり、実施の形態6の太陽光発電システムは、少なくとも1つの実施の形態1~4のヘテロ接合型バックコンタクトセルを備える限り、上記の説明に限定されず如何なる構成もとり得るものとする。

【0119】

<実施の形態7>

実施の形態7は、実施の形態6として説明した太陽光発電システムよりも大規模な太陽光発電システムである。実施の形態7の太陽光発電システムも、少なくとも1つの実施の形態1~4のヘテロ接合型バックコンタクトセルを備えるものである。本発明の光電変換素子は高い特性(変換効率等)を有するため、これを備える本発明の太陽光発電システムも高い特性を有することができる。

30

【0120】

<大規模太陽光発電システム>

図25に、本発明の大規模太陽光発電システムの一部である実施の形態7の太陽光発電システムの構成の概略を示す。図25を参照して、実施の形態7の太陽光発電システム4000は、複数のサブシステム4001と、複数のパワーコンディショナ4003と、変圧器4004とを備える。太陽光発電システム4000は、図24に示す実施の形態6の太陽光発電システム2000よりも大規模な太陽光発電システムである。

40

【0121】

複数のパワーコンディショナ4003は、それぞれサブシステム4001に接続される。太陽光発電システム4000において、パワーコンディショナ4003およびそれに接続されるサブシステム4001の数は2以上の任意の整数とすることができる。尚、パワーコンディショナ4003には蓄電池が接続されていてもよい。この場合、日照量の変動による出力変動を抑制できると共に、日照のない時間帯であっても蓄電池に蓄電された電力を供給することができる。また、蓄電池はパワーコンディショナ4003に内蔵されていてもよい。

【0122】

変圧器4004は、複数のパワーコンディショナ4003および商用電力系統に接続さ

50

れる。

【0123】

複数のサブシステム4001の各々は、複数のモジュールシステム3000から構成される。サブシステム4001内のモジュールシステム3000の数は、2以上の任意の整数とすることができる。

【0124】

複数のモジュールシステム3000の各々は、複数の光電変換モジュールアレイ2001と、複数の接続箱3002と、集電箱3004とを含む。モジュールシステム3000内の接続箱3002およびそれに接続される光電変換モジュールアレイ2001の数は、2以上の任意の整数とすることができる。

10

【0125】

集電箱3004は、複数の接続箱3002に接続される。また、パワーコンディショナ4003は、サブシステム4001内の複数の集電箱3004に接続される。

【0126】

<動作>

実施の形態7の太陽光発電システム4000は、たとえば以下のように動作する。

【0127】

モジュールシステム3000の複数の光電変換モジュールアレイ2001は、太陽光を電気に変換して直流電力を発電し、直流電力を接続箱3002を介して集電箱3004へ供給する。サブシステム4001内の複数の集電箱3004は、直流電力をパワーコンディショナ4003へ供給する。さらに、複数のパワーコンディショナ4003は、直流電力を交流電力に変換して、交流電力を変圧器4004へ供給する。尚、パワーコンディショナ4003に蓄電池が接続されている場合（または、蓄電池がパワーコンディショナ4003に内蔵される場合）、パワーコンディショナ4003は集電箱3004から受けた直流電力の一部または全部を適切に電力変換して、蓄電池に蓄電することができる。蓄電池に蓄電された電力は、サブシステム4001の発電量に応じて適宜パワーコンディショナ4003側に供給され、適切に電力変換されて変圧器4004へ供給される。

20

【0128】

変圧器4004は、複数のパワーコンディショナ4003から受けた交流電力の電圧レベルを変換して商用電力系統へ供給する。

30

【0129】

なお、太陽光発電システム4000は、少なくとも1つの実施の形態1～4のヘテロ接合型バックコンタクトセルを備えるものであればよく、太陽光発電システム4000に含まれる全ての光電変換素子が実施の形態1～4のヘテロ接合型バックコンタクトセルでなくても構わない。たとえば、あるサブシステム4001に含まれる光電変換素子の全てが実施の形態1～4のヘテロ接合型バックコンタクトセルであり、別のサブシステム4001に含まれる光電変換素子の一部若しくは全部が、実施の形態1～4のヘテロ接合型バックコンタクトセルでない場合もあり得るものとする。

【実施例】

【0130】

図20(a)に、実施例のヘテロ接合型バックコンタクトセルの断面構造を示し、図20(b)に、図20(a)のXXb-XXbに沿った模式的な断面図を示す。なお、図20(a)において、Lは、第1電極6と第2電極7との間の電極間距離を示し、 t_n は、n型層4の厚さを示し、 t_p は、p型層5の厚さを示す。また、図20(b)において、Aは、実施例のヘテロ接合型バックコンタクトセルの平面の1辺の長さを示し、dは、電極ピッチを示している。

40

【0131】

また、電極間リーク電流 I_{leak} は、動作電圧 V_{op} と、抵抗Rと、動作電流 I_{op} と、電極間リーク電流の許容率と、以下の式(I)の関係を満たしている。

【0132】

50

【数1】

$$I_{leak} = \frac{V_{op}}{R} \leq I_{op} \alpha \quad \dots (I)$$

【0133】

また、抵抗Rは、電極間距離Lと、n型層4の導電率 σ_n と、n型層4の厚さ t_n と、p型層5の導電率 σ_p と、p型層5の厚さ t_p と、セルの平面の1辺の長さAと、電極ピッチdと、以下の式(II)の関係を満たしている。

【0134】

10

【数2】

$$R \approx \frac{L}{(\sigma_n t_n + \sigma_p t_p) \{2A(A/d) + 2A\}} = \frac{L}{2A(A/d+1)(\sigma_n t_n + \sigma_p t_p)} \quad \dots (II)$$

【0135】

上記の式(I)および式(II)から、第1電極6と第2電極7との間の電極間距離Lは、以下の式(III)の関係を満たしていることが導かれる。

【0136】

20

【数3】

$$L \geq \frac{2A(A/d+1)(\sigma_n t_n + \sigma_p t_p) V_{op}}{\alpha I_{op}} \quad \dots (III)$$

【0137】

したがって、たとえば、 $t_n = 10 \text{ nm}$ 、 $t_p = 10 \text{ nm}$ 、 $V_{op} = 0.7 \text{ V}$ 、 $I_{op}/A^2 = 40 \text{ mA/cm}^2$ 、 $\alpha = 0.01$ 、 $A = 10 \text{ cm}$ 、 $d = 1 \text{ mm}$ 、 $\sigma_n = 1 \times 10^{-2} \text{ S/cm}$ および $\sigma_p = 1 \times 10^{-4} \text{ S/cm}$ である場合には、上記の式(III)から、電極間距離Lは、 $L \geq 3.57 \mu\text{m}$ の関係を満たしていればよいことがわかる。

30

【0138】

また、p型層5とn型層4とを入れ替えた場合には、上記の式(III)から、電極間距離Lは、 $L \geq 3.57 \mu\text{m}$ の関係を満たしていればよいことがわかる。

【0139】

上記の式(III)から、n型層4の導電率 σ_n と、n型層4の厚さ t_n と、p型層5の導電率 σ_p と、p型層5の厚さ t_p は、以下の式(IV)の関係を満たしていることが導かれる。

【0140】

【数4】

40

$$(\sigma_n t_n + \sigma_p t_p) \leq \frac{\alpha I_{op} L}{2A(A/d+1) V_{op}} \quad \dots (IV)$$

【0141】

したがって、たとえば、 $t_n = 10 \text{ nm}$ 、 $t_p = 10 \text{ nm}$ 、 $V_{op} = 0.7 \text{ V}$ 、 $I_{op} = 40 \text{ mA/cm}^2$ 、 $\alpha = 0.01$ 、 $A = 10 \text{ cm}$ 、および $d = 1 \text{ mm}$ であるとき、 $L = 10 \mu\text{m}$ であるためには、上記の式(IV)から、n型層4の導電率 σ_n と、p型層5の導電率 σ_p は、 $\sigma_n + \sigma_p \geq 2.8 \times 10^{-2} \text{ S/cm}$ の関係を満たしていればよいことがわかる。

50

通常、 $n \gg p$ であるから、 $n \approx 2.8 \times 10^{-2} \text{ S/cm}$ の関係を満たしていればよいことがわかる。また、p型層5とn型層4とを入れ替えた場合も同様である。

【0149】

以上のように本発明の実施の形態および実施例について説明を行なったが、上述の各実施の形態および実施例の構成を適宜組み合わせることも当初から予定している。

【0150】

今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

10

【産業上の利用可能性】

【0151】

本発明は、光電変換素子および光電変換素子の製造方法に利用することができ、特に、ヘテロ接合型バックコンタクトセルおよびヘテロ接合型バックコンタクトセルの製造方法に好適に利用することができる。

【符号の説明】

【0152】


1 半導体、2 真性層、3 絶縁層、4 n型層、4 a 端部、4 b 溝部、4 c フラップ部、5 p型層、6 第1電極、6 a 端部、7 第2電極、7 a 端部、8, 9, 10 領域、21 レジスト、22 開口部、31 レジスト、32 開口部、41 レジスト、42 開口部、51 レジスト、52 開口部、61 中間層、61 a 端部、71 レジスト、72 開口部、81 レジスト、82 開口部、91 レジスト、92 開口部、101 結晶シリコンウエハ、102 真性水素化アモルファスシリコン遷移層、103 nドープ領域、104 pドープ領域、105 電極、106 反射層、1000 光電変換モジュール、1001 光電変換素子、1002 カバー、1013, 1014 出力端子、2000 太陽光発電システム、2001 光電変換モジュールアレイ、2002 接続箱、2003 パワーコンディショナ、2004 分電盤、2005 電力メータ、2011 電気機器類、2013, 2014 出力端子、3000 モジュールシステム、3002 接続箱、3004 集電箱、4000 太陽光発電システム、4001 サブシステム、4003 パワーコンディショナ、4004 変圧器

20

30


【 図 1 】

FIG.1




【 図 2 】

FIG.2




【 図 3 】

FIG.3




【 図 4 】

FIG.4




【 図 5 】

FIG.5




【 図 6 】

FIG.6




【 図 7 】

FIG.7




【 図 8 】

FIG.8




【 図 9 】

FIG.9




【 図 1 0 】

FIG.10




【 図 1 2 】

FIG.12




【 図 1 1 】

FIG.11




【 図 1 3 】

FIG.13




【 図 1 4 】

FIG.14




【 図 1 6 】

FIG.16




【 図 1 5 】

FIG.15




【 図 1 7 】

FIG.17




【 図 1 8 】

FIG.18




【 図 1 9 】

FIG.19




【 図 2 0 】

FIG.20




【 図 2 1 】

FIG.21




【 図 2 3 】

FIG.23




【 図 2 2 】

FIG.22




【 図 2 4 】

FIG.24



【 図 2 5 】

FIG.25



フロントページの続き

(出願人による申告)平成22年度独立行政法人新エネルギー・産業技術総合開発機構「太陽エネルギー技術研究開発 太陽光発電システム次世代高性能技術の開発 極限シリコン結晶太陽電池の研究開発(次世代超薄型結晶シリコン太陽電池の低コスト・高効率化プロセス開発)」委託研究、産業技術力強化法第19条の適用を受ける特許出願

(56)参考文献 国際公開第2011/105554(WO, A1)
国際公開第2010/113750(WO, A1)
国際公開第2011/093329(WO, A1)
米国特許出願公開第2002/0182801(US, A1)
英国特許出願公開第2503513(GB, A)

(58)調査した分野(Int.Cl., DB名)
H01L 31/02 - 31/0747