



(12) 发明专利申请

(10) 申请公布号 CN 104865726 A

(43) 申请公布日 2015. 08. 26

(21) 申请号 201510306302. 6

G02F 1/1362(2006. 01)

(22) 申请日 2015. 06. 04

(71) 申请人 上海天马微电子有限公司

地址 201201 上海市浦东新区汇庆路 888、  
889 号

申请人 天马微电子股份有限公司

(72) 发明人 周星耀 姚绮君 马骏

(74) 专利代理机构 北京品源专利代理有限公司  
11332

代理人 孟金喆 胡彬

(51) Int. Cl.

G02F 1/1333(2006. 01)


权利要求书3页 说明书8页 附图9页

(54) 发明名称

一种阵列基板、显示面板、显示装置以及制备方法

(57) 摘要

本发明公开了一种阵列基板、显示面板、显示装置以及制备方法，制备方法包括：在衬底基板上顺序形成多个间隔设置且以阵列方式排列的薄膜晶体管、第一钝化层、多条触控信号线和像素电极层；其中像素电极层形成多个间隔设置且以阵列方式排列的像素电极，像素电极层与触控信号线同层绝缘设置，阵列基板包括：一衬底基板；位于衬底基板上方的多个间隔设置且以阵列方式排列的薄膜晶体管；位于薄膜晶体管所在膜层上方上的第一钝化层；位于第一钝化层上方的多条触控信号线和像素电极层；其中像素电极层包括多个间隔设置且以阵列方式排列的像素电极，像素电极层与触控信号线同层绝缘设置，实现了减少内嵌式触摸屏制程数量，优化膜层布局，降低成本的效果。



1. 一种阵列基板的制备方法, 其特征在于, 包括:

在衬底基板上顺序形成多个间隔设置且以阵列方式排列的薄膜晶体管、第一钝化层、多条触控信号线和像素电极层;

其中, 所述像素电极层形成多个间隔设置且以阵列方式排列的像素电极, 所述像素电极层与所述触控信号线同层绝缘设置。

2. 根据权利要求 1 所述的制备方法, 其特征在于, 在形成第一钝化层之后, 形成多条触控信号线之前, 还包括:

在所述第一钝化层中形成像素电极接触孔, 以使所述像素电极与所述薄膜晶体管的漏极电连接;

在形成像素电极层之后, 还包括:

在所述触控信号线和所述像素电极所在膜层上方形成第二钝化层;

在所述第二钝化层中形成公共电极接触孔;

在所述第二钝化层上方形成多个间隔设置且以阵列方式排列的公共电极块, 所述公共电极接触孔使每条触控信号线与其对应的公共电极块电连接, 并与其他公共电极块电绝缘。

3. 根据权利要求 1 所述的制备方法, 其特征在于, 在形成第一钝化层之后, 形成多条触控信号线之前, 还包括:

在所述第一钝化层上形成多个间隔设置且以阵列方式排列的公共电极块;

在所述公共电极块所在膜层上方形成第二钝化层;

同时形成具有不同深度的公共电极接触孔和像素电极接触孔;

其中, 所述公共电极接触孔贯穿所述第二钝化层, 以使所述触控信号线与其对应的公共电极块电连接, 并与其他公共电极块电绝缘; 所述像素电极接触孔贯穿所述第一钝化层和所述第二钝化层, 以使所述像素电极与对应的薄膜晶体管的漏极电连接。

4. 根据权利要求 1-3 任一所述的制备方法, 其特征在于, 所述像素电极层还包括:

多条相互绝缘的保护线, 每条保护线覆盖每条触控信号线的输出端。

5. 根据权利要求 2 或 3 所述的制备方法, 其特征在于, 所述第一钝化层的厚度范围为  $3000\text{Å}-35000\text{ Å}$ 。

6. 根据权利要求 2 或 3 所述的制备方法, 其特征在于, 所述第二钝化层的厚度范围为  $1000\text{Å}-5000\text{ Å}$ 。

7. 根据权利要求 2 或 3 所述的制备方法, 其特征在于, 所述第一钝化层和 / 或第二钝化层的材料为氮化硅和氧化硅中的任意一种或一种以上。

8. 根据权利要求 1 所述的方法, 其特征在于, 在衬底基板上形成多个间隔设置且以阵列方式排列的薄膜晶体管包括:

在所述衬底基板上顺序形成栅极、栅极绝缘层、半导体层、源极和漏极。

9. 根据权利要求 1 所述的制备方法, 其特征在于, 在衬底基板上形成多个间隔设置且以阵列方式排列的薄膜晶体管包括:

在所述衬底基板上顺序形成半导体层、源极、漏极、栅极绝缘层和栅极。

10. 根据权利要求 1 所述的制备方法, 其特征在于, 在衬底基板上形成多个间隔设置且

以阵列方式排列的薄膜晶体管的同时,还包括:形成多条数据线和多条扫描线,所述触控信号线在所述衬底基板上的投影位于所述数据线或扫描线在所述衬底基板上的投影内。

11. 根据权利要求 2 或 3 所述的制备方法,其特征在于,相邻公共电极块的间隙在所述衬底基板上的投影位于相邻像素电极的间隙在所述衬底基板上的投影内。

12. 根据权利要求 2 或 3 所述的制备方法,其特征在于,相邻公共电极块的间隙在所述衬底基板上的投影位于所述像素电极在所述衬底基板上的投影内。

13. 一种阵列基板,其特征在于,包括:

一衬底基板;

位于所述衬底基板上方的多个间隔设置且以阵列方式排列的薄膜晶体管;

位于所述薄膜晶体管所在膜层上方上的第一钝化层;

位于所述第一钝化层上方的多条触控信号线和像素电极层;

其中,所述像素电极层包括多个间隔设置且以阵列方式排列的像素电极,所述像素电极层与所述触控信号线同层绝缘设置。

14. 根据权利要求 1 所述的阵列基板,其特征在于,还包括:

位于所述触控信号线和所述像素电极所在膜层上方的第二钝化层;

位于所述第二钝化层上方的多个间隔设置且以阵列方式排列的公共电极块;

其中,所述像素电极通过第一钝化层中的像素电极接触孔与所述薄膜晶体管的漏极电连接;

每条触控信号线通过第二钝化层中的公共电极接触孔与其对应的公共电极块电连接,并与其它公共电极块电绝缘。

15. 根据权利要求 1 所述的阵列基板,其特征在于,还包括:

位于所述第一钝化层上方的多个间隔设置且以阵列方式排列的公共电极块;

位于所述公共电极块所在膜层以及所述触控信号线和所述像素电极所在膜层之间的第二钝化层;

其中,所述像素电极通过第一钝化层和第二钝化层中的像素电极接触孔与所述薄膜晶体管的漏极电连接;

每条触控信号线通过第二钝化层中的公共电极接触孔与其对应的公共电极块电连接,并与其它公共电极块电绝缘;

所述公共电极接触孔和像素电极接触孔具有不同深度,且在同一工艺中同时形成。

16. 根据权利要求 13-15 任一所述的阵列基板,其特征在于,所述像素电极层还包括:

多条相互绝缘的保护线,每条保护线覆盖每条触控信号线的输出端。

17. 根据权利要求 14 或 15 所述的阵列基板,其特征在于,所述第一钝化层的厚度范围为 3000 Å-35000 Å。

18. 根据权利要求 14 或 15 所述的阵列基板,其特征在于,所述第二钝化层的厚度范围为 1000 Å-5000 Å。

19. 根据权利要求 14 或 15 所述的阵列基板,其特征在于,相邻公共电极块的间隙在所述衬底基板上的投影位于相邻像素电极的间隙在所述衬底基板上的投影内。

20. 根据权利要求 14 或 15 所述的阵列基板,其特征在于,相邻公共电极块的间隙在所

述衬底基板上的投影位于所述像素电极在所述衬底基板上的投影内。

21. 一种显示面板，其特征在于，包括：

权利要求 13-20 任一所述的阵列基板，

与所述阵列基板相对设置的彩膜基板；

位于所述阵列基板和所述彩膜基板之间的显示介质层。

22. 一种显示装置，其特征在于，包括：

驱动芯片，以及权利要求 21 所述的显示面板，所述驱动芯片用于显示驱动和触控驱动。

## 一种阵列基板、显示面板、显示装置以及制备方法

### 技术领域

[0001] 本发明实施例涉及触控技术领域，尤其涉及一种阵列基板、显示面板、显示装置以及制备方法。

### 背景技术

[0002] 随着电子科技的发展，显示装置的功能并不仅仅局限于接收视频信号而后进行显示，现今的显示装置还集成有触控功能，即能够根据操作者对显示装置的触控操作信息，输入控制指令。

[0003] 目前，触摸屏按照组成结构可以分为：外挂式触摸屏、覆盖表面式触摸屏、以及内嵌式触摸屏。其中，内嵌式触摸屏将触摸屏的触控电极内嵌在液晶显示屏内部，可以减薄模组整体的厚度，又可以大大降低触摸屏的制作成本，受到各大面板厂家青睐。

[0004] 但对于现有的内嵌式触摸屏的阵列基板中各功能膜层的布局和设计比较复杂，制程数量较多，导致制备成本较高，限制了其广泛应用。

### 发明内容

[0005] 本发明提供一种阵列基板、显示面板、显示装置以及制备方法，以实现减少内嵌式触摸屏的制程数量，优化膜层布局，降低成本。

[0006] 第一方面，本发明实施例提供了一种阵列基板的制备方法，包括：

[0007] 在衬底基板上顺序形成多个间隔设置且以阵列方式排列的薄膜晶体管、第一钝化层、多条触控信号线和像素电极层；

[0008] 其中，所述像素电极层形成多个间隔设置且以阵列方式排列的像素电极，所述像素电极层与所述触控信号线同层绝缘设置。

[0009] 第二方面，本发明实施例还提供了一种阵列基板，包括：

[0010] 一衬底基板；

[0011] 位于所述衬底基板上方的多个间隔设置且以阵列方式排列的薄膜晶体管；

[0012] 位于所述薄膜晶体管所在膜层上方上的第一钝化层；

[0013] 位于所述第一钝化层上方的多条触控信号线和像素电极层；

[0014] 其中，所述像素电极层包括多个间隔设置且以阵列方式排列的像素电极，所述像素电极层与所述触控信号线同层绝缘设置。

[0015] 第三方面，本发明实施例还提供了一种显示面板，包括：

[0016] 上述各实施例所述的阵列基板，

[0017] 与所述阵列基板相对设置的彩膜基板；

[0018] 位于所述阵列基板和所述彩膜基板之间的显示介质层。

[0019] 第三方面，本发明实施例还提供了一种显示装置，包括：

[0020] 驱动芯片，以及上述各实施例所述的显示面板，所述驱动芯片用于显示驱动和触控驱动。

[0021] 本发明通过在衬底基板上顺序形成多个间隔设置且以阵列方式排列的薄膜晶体管、第一钝化层、多条触控信号线和像素电极层；其中，所述像素电极层形成多个间隔设置且以阵列方式排列的像素电极，所述像素电极层与所述触控信号线同层绝缘设置，减少内嵌式触摸屏的制程中掩模板（mask）数量，优化膜层布局，降低成本。

## 附图说明

- [0022] 图 1 为本发明实施例中提供的一种阵列基板的制备方法的流程示意图；
- [0023] 图 2 为本发明实施例提供的一种阵列基板的剖面结构示意图；
- [0024] 图 3 为本发明实施例提供的又一种阵列基板的制备方法的流程示意图；
- [0025] 图 4a- 图 4f 为与图 3 中各步骤对应的剖面结构示意图；
- [0026] 图 5 为本发明实施例提供的又一种阵列基板的制备方法的流程示意图；
- [0027] 图 6a- 图 6e 为与图 5 中各步骤对应的剖面结构示意图；
- [0028] 图 7 为本发明实施例提供的一种制备像素电极层的俯视结构示意图；
- [0029] 图 8 为本发明实施例提供的一种阵列基板的薄膜晶体管的剖面结构示意图；
- [0030] 图 9 为本发明实施例提供的又一种阵列基板的薄膜晶体管的剖面结构示意图；
- [0031] 图 10 为本发明实施例提供的一种公共电极块设置方式示意图；
- [0032] 图 11 为本发明实施例提供的又一种公共电极块设置方式示意图；
- [0033] 图 12 为本发明实施例提供的一种显示面板的结构示意图；
- [0034] 图 13 为本发明实施例提供的一种显示装置的结构示意图。

## 具体实施方式

[0035] 下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

[0036] 图 1 为本发明实施例中提供的一种阵列基板的制备方法的流程示意图，如图 1 所示，该方法可以包括以下步骤：

[0037] 步骤 110、在衬底基板上顺序形成多个间隔设置且以阵列方式排列的薄膜晶体管、第一钝化层；

[0038] 所述衬底基板可以是玻璃或者透明塑料等，所述薄膜晶体管用于在阵列基板中的每个像素中起到开关元件的作用。所述第一钝化层为绝缘材料，用于将薄膜晶体管与其上方的各导电膜层电绝缘。

[0039] 步骤 120、在所述第一钝化层上方依次形成多条触控信号线和像素电极层；

[0040] 其中，所述像素电极层形成多个间隔设置且以阵列方式排列的像素电极，所述像素电极层与所述触控信号线同层绝缘设置。

[0041] 本发明实施例通过在所述第一钝化层上方依次形成多条触控信号线和像素电极层，并且使所述像素电极层与所述触控信号线同层绝缘设置，减少了阵列基板的膜层数量，从而降低了阵列基板的厚度。

[0042] 基于本发明的同一构思，本发明实施例还提供一种阵列基板，图 2 为本发明实施例提供的一种阵列基板的剖面结构示意图，如图 2 所示，所述阵列基板包括：一衬底基板

11；位于所述衬底基板 11 上方的多个间隔设置且以阵列方式排列的薄膜晶体管 12（仅示出一个），位于所述薄膜晶体管 12 所在膜层上方上的第一钝化层 13；位于所述第一钝化层 13 上方的多条触控信号线 14 和像素电极层 15；其中，所述像素电极层 15 包括多个间隔设置且以阵列方式排列的像素电极 151，所述像素电极层 15 与所述触控信号线 14 同层绝缘设置。

[0043] 需要说明的是，为了便于描述，本发明实施例提供的阵列基板的制备方法以及阵列基板，仅示出了与本发明实施例相关的部分结构以及制备步骤，而非所述阵列基板的全部机构及制备步骤，只要保证在衬底基板上顺序形成多个间隔设置且以阵列方式排列的薄膜晶体管、第一钝化层、多条触控信号线和像素电极层，并且所述像素电极层与所述触控信号线同层绝缘设置即可。在其他实施例中，阵列基板有多种具体的制备方式，所述阵列基板的各膜层也具有其他的设置方式，例如阵列基板中用于触控的公共电极块的制备步骤不同，公共电极块的位置设置不同等。下面将就优选实施例进行详细描述。

[0044] 图 3 是本发明实施例提供的又一种阵列基板的制备方法的流程示意图。图 4a- 图 4f 是与图 3 中各步骤对应的剖面结构示意图；如图 3 和图 4a- 图 4f 所示，阵列基板的制备方法包括：

[0045] 步骤 210、在衬底基板上顺序形成多个间隔设置且以阵列方式排列的薄膜晶体管、第一钝化层；

[0046] 如图 4a 所示，在衬底基板 21 上顺序形成多个间隔设置且以阵列方式排列的薄膜晶体管 22（仅示出一个）、第一钝化层 23。

[0047] 步骤 220、在所述第一钝化层中形成像素电极接触孔，以使所述像素电极与所述薄膜晶体管的漏极电连接；

[0048] 如图 4b 所示，在所述第一钝化层 23 中形成像素电极接触孔 231，暴露出薄膜晶体管 22 的漏极或者源极，以使后续制备的像素电极与所述薄膜晶体管 22 的漏极或者源极电连接。

[0049] 步骤 230、在所述第一钝化层上方依次形成多条触控信号线和像素电极层；

[0050] 其中，所述像素电极层形成多个间隔设置且以阵列方式排列的像素电极，所述像素电极层与所述触控信号线同层绝缘设置。

[0051] 如图 4c 所示，在所述第一钝化层 23 上方依次形成多条触控信号线 24 和像素电极层 25，所述像素电极层 25 形成有多个间隔设置且以阵列方式排列的像素电极 251，所述像素电极层 25 与所述触控信号线 24 同层绝缘设置。所述像素电极 251 通过所述像素电极接触孔 231 与所述薄膜晶体管 22 的漏极相连。

[0052] 步骤 240、在所述触控信号线和所述像素电极所在膜层上方形成第二钝化层；

[0053] 如图 4d 所示，在所述触控信号线 24 和所述像素电极 251 所在膜层上方形成第二钝化层 26。

[0054] 步骤 250、在所述第二钝化层中形成公共电极接触孔；

[0055] 如图 4e 所示，在所述第二钝化层 26 中形成公共电极接触孔 261。

[0056] 所述公共电极接触孔 261 暴露出所述触控信号线 24，以使后续的公共电极层与所述触控信号线 24 电连接。

[0057] 步骤 260、在所述第二钝化层上方形成多个间隔设置且以阵列方式排列的公共电

极块，所述公共电极接触孔使每条触控信号线与其对应的公共电极块电连接，并与其他公共电极块电绝缘。

[0058] 如图 4f 所示，在所述第二钝化层 26 上方形成多个间隔设置且以阵列方式排列的公共电极块 27(仅示出一个)，通过所述公共电极接触孔 261 使每条触控信号线 24 与其对应的公共电极块电连接，并与其他公共电极块电绝缘。每条触摸信号线与对应的公共电极块相连，以确定用户的触摸位置。其中，每个公共电极块可以与一个或者多个像素对应，公共电极块的数量决定触摸分辨率。

[0059] 在上述各实施例的基础上，进一步的，在衬底基板上形成多个间隔设置且以阵列方式排列的薄膜晶体管的同时，还包括：形成多条数据线和多条扫描线，所述触控信号线在所述衬底基板上的投影位于所述数据线或扫描线在所述衬底基板上的投影内。这样设置的好处是可以保证各触控信号线不影响阵列基板的像素开口率。

[0060] 优选的，设置所述第一钝化层的厚度范围为 $3000\text{ \AA}$ - $35000\text{ \AA}$ 。第一钝化层的厚度在该范围内变化，可以减小触控信号线与数据线、扫描线之间产生寄生电容，提高触控性能。

[0061] 进一步的，设置所述第二钝化层的厚度范围为 $1000\text{ \AA}$ - $5000\text{ \AA}$ 。第二钝化层的厚度在该范围内变化可以增加公共电极块与像素电极之间的存储电容，增强公共电极块与像素电极之间的电场，提高对液晶分子的驱动能力，从而改善显示性能，降低功耗。

[0062] 可选的，所述第一钝化层和 / 或第二钝化层的材料为氮化硅 ( $\text{SiN}_x$ ) 和氧化硅 ( $\text{SiO}_x$ ) 中的任意一种或一种以上。

[0063] 与图 3 所示的阵列基板的制备方法对应，本发明实施例还提供了一种阵列基板，所述阵列基板的剖面结构示意图请参见图 4f，如图 4f 所示，所述阵列基板包括：一衬底基板 21；位于所述衬底基板 21 上方的多个间隔设置且以阵列方式排列的薄膜晶体管 22，位于所述薄膜晶体管 22 所在膜层上方上的第一钝化层 23；位于所述第一钝化层 23 上方的多条触控信号线 24 和像素电极层 25；位于所述触控信号线 24 和所述像素电极 251 所在膜层上方的第二钝化层 26，位于所述第二钝化层 26 上方的多个间隔设置且以阵列方式排列的公共电极块 27。其中，所述像素电极层 25 形成有多个间隔设置且以阵列方式排列的像素电极 251，所述像素电极层 25 与所述触控信号线 24 同层绝缘设置。所述第一钝化层 23 中形成有像素电极接触孔 231，以使像素电极 251 与所述薄膜晶体管 22 的漏极电连接。所述第二钝化层 26 中形成有公共电极接触孔 261，所述公共电极接触孔 261 使每条触控信号线 24 与其对应的公共电极块电连接，并与其他公共电极块电绝缘。

[0064] 本发明实施例提供的阵列基板以及制备方法，使用公共电极块复用为触控电极，减小了阵列基板的总厚度，并且在制作过程中只需一次刻蚀工艺，无需对触控电极与公共电极块分别制作掩模板，节省了成本，减少了制程中掩模板的数量，提高了生产效率。此外，通过在所述第一钝化层上方依次形成多条触控信号线和像素电极层，所述像素电极层与所述触控信号线同层绝缘设置，并触控信号线所在膜层与薄膜晶体管所在膜层之间设置有第一钝化层，所述像素电极层和公共电极块所在膜层之间设置有第二钝化层，因此可以通过分别调节第一钝化层和第二钝化层的厚度，以调节触控信号线所在膜层与薄膜晶体管所在膜层之间的距离，以及像素电极层和公共电极块所在膜层之间的距离。所以触控信号线所在膜层与薄膜晶体管所在膜层之间的距离，以及，像素电极层和公共电极块所在膜层之间

的距离互不影响。具体地可以通过减小第二钝化层的厚度,以实现增加像素电极层和公共电极块所在膜层之间的存储电容;通过增加第一钝化层的厚度,以实现减小触控信号线与连接薄膜晶体管的数据线之间的耦合电容。

[0065] 图5是本发明实施例提供的又一种阵列基板的制备方法的流程示意图。图6a-图6e是与图5中各步骤对应的剖面结构示意图;如图5和图6a-图6e所示,又一种阵列基板的制备方法包括:

[0066] 步骤310、在衬底基板上顺序形成多个间隔设置且以阵列方式排列的薄膜晶体管、第一钝化层;

[0067] 如图6a所示,在衬底基板31上顺序形成多个间隔设置且以阵列方式排列的薄膜晶体管32、第一钝化层33。步骤320、在所述第一钝化层上形成多个间隔设置且以阵列方式排列的公共电极块;

[0068] 如图6b所示,在所述第一钝化层33上形成多个间隔设置且以阵列方式排列的公共电极块34。所述公共电极块34复用为触控电极,即当阵列基板处于显示状态的工作模式下,公共电极块34起到提供公共电压的作用;而当阵列基板处于触控状态的工作模式下,公共电极块34充当触控电极作用。

[0069] 步骤330、在所述公共电极块所在膜层上方形成第二钝化层;

[0070] 如图6c所示,在所述公共电极块34所在膜层上方形成第二钝化层35。

[0071] 步骤340、同时形成具有不同深度的公共电极接触孔和像素电极接触孔;

[0072] 如图6d所示,同时形成具有不同深度的公共电极接触孔36和像素电极接触孔37。采用刻蚀选择比的原理一次形成不同深度的公共电极接触孔36和像素电极接触孔37,由于公共电极块37位于第一钝化层33与第二钝化层35之间,因此公共电极接触孔36的深度小于像素电极接触孔37。刻蚀时,使用一次曝光掩膜工艺形成公共电极接触孔36和像素电极接触孔37的曝光图形,并且同时刻蚀形成公共电极接触孔36和像素电极接触孔37。所述公共电极块34一般采用透明导电材料(例如氧化铟锡),当将第二钝化层35刻蚀穿透,形成公共电极接触孔36后,由于刻蚀气体对于第二钝化层35下的公共电极块34的材料刻蚀速率较慢,这时,刻蚀气体将继续刻蚀第一钝化层33,最终形成像素电极接触孔37后停止刻蚀。

[0073] 步骤350、依次形成多条触控信号线和像素电极层;

[0074] 如图6e所示,在第二钝化层35上方依次形成多条触控信号线38和像素电极层39。其中,所述像素电极层39形成多个间隔设置且以阵列方式排列的像素电极391,所述像素电极层39与所述触控信号线38同层绝缘设置,所述公共电极接触孔36贯穿所述第二钝化层35,以使所述触控信号线38与其对应的公共电极块电连接,并与其它公共电极块电绝缘;所述像素电极接触孔37贯穿所述第一钝化层33和所述第二钝化层35,以使所述像素电极391与对应的薄膜晶体管32的漏极或源极电连接。

[0075] 在上述各实施例的基础上,进一步的,在衬底基板上形成多个间隔设置且以阵列方式排列的薄膜晶体管的同时,还包括:形成多条数据线和多条扫描线,所述触控信号线在所述衬底基板上的投影位于所述数据线或扫描线在所述衬底基板上的投影内。这样设置的好处是可以保证各触控信号线不影响阵列基板的像素开口率。

[0076] 优选的,设置所述第一钝化层的厚度范围为3000Å-35000 Å。第一钝化层的厚度

在该范围内变化可以减小公共电极块与数据线,以及减小公共电极块与扫描线之间的寄生电容,从而减小功耗,提高触控性能。

[0077] 进一步的,设置所述第二钝化层的厚度范围为1000Å-5000 Å。第二钝化层的厚度在该范围内变化可以增加公共电极块与像素电极之间的存储电容,增强公共电极块与像素电极之间的电场,提高对液晶分子的驱动能力,从而改善显示性能,降低功耗。

[0078] 可选的,所述第一钝化层和 / 或第二钝化层的材料为氮化硅(SiNx)和氧化硅(SiOx)中的任意一种。

[0079] 与图5所示的阵列基板的制备方法对应,本发明实施例还提供了又一种阵列基板,所述阵列基板的剖面结构示意图请参见图6e,如图6e所示,所述阵列基板包括:一衬底基板31;位于所述衬底基板31上方的多个间隔设置且以阵列方式排列的薄膜晶体管32,位于所述薄膜晶体管32所在膜层上方上的第一钝化层33;位于所述第一钝化层33上的多个间隔设置且以阵列方式排列的公共电极块34;位于所述公共电极块34所在膜层上方的第二钝化层35;位于所述第二钝化层35上方的多条触控信号线38和像素电极层39。其中,所述像素电极层39形成有多个间隔设置且以阵列方式排列的像素电极391,所述像素电极层39与所述触控信号线38同层绝缘设置,所述公共电极接触孔36贯穿所述第二钝化层35,以使所述触控信号线38与其对应的公共电极块34电连接,并与其他公共电极块34电绝缘;所述像素电极接触孔37贯穿所述第一钝化层33和所述第二钝化层35,以使所述像素电极391与对应的薄膜晶体管32的漏极或源极电连接,所述公共电极接触孔36和像素电极接触孔37具有不同深度,且在同一工艺中同时形成。

[0080] 本发明实施例通过提供的阵列基板以及制备方法,像素电极层与触控信号线同层设置,像素电极层位于所述公共电极块所在膜层上方,并且同时形成具有不同深度的公共电极接触孔和像素电极接触孔,使所述触控信号线与其对应的公共电极块电连接,并与其他公共电极块电绝缘;使像素电极与对应的薄膜晶体管的漏极或源极电连接,从而减少了工艺制程数量,降低了成本。

[0081] 在上述各实施例的基础上,所述像素电极层还包括:多条相互绝缘的保护线,每条保护线覆盖每条触控信号线的输出端。图7为本发明实施例提供的一种制备像素电极层的俯视结构示意图。如图7所示,所述像素电极层包括多个间隔设置且以阵列方式排列的像素电极481以及多条相互绝缘的保护线482,每条保护线482覆盖每条触控信号线47的输出端。在所述第一钝化层上方形成像素电极层时,包括形成多个间隔设置且以阵列方式排列的像素电极以及多条相互绝缘的保护线。所述保护线与所述像素电极在同一工艺中形成。这样设置的原因是:先形成多条触控信号线,再形成像素电极层,由于像素电极层是在形成触控信号线之后,所以,可以在像素电极层的形成工艺中具体实现多个间隔设置且以阵列方式排列的像素电极以及多条相互绝缘的保护线的同时制备。其中每条保护线覆盖每条触控信号线的输出端,触控信号线的输出端与驱动芯片连接,以实现触控信号的传输。由于在后续制备显示面板过程中,需要在阵列基板上设置彩膜基板,而彩膜基板的尺寸一般比阵列基板的尺寸要小,导致阵列基板上与驱动芯片相连的触控信号线的输出端暴露在环境中。若触控信号线暴露在环境中,在后续生产制造、测试、搬运过程中容易被划伤,因此本发明实施例通过先形成多条触控信号线,再形成像素电极层,并且像素电极层包括多个间隔设置且以阵列方式排列的像素电极以及多条相互绝缘的保护线,每条保护线覆盖每条触

控信号线的输出端,能够防止阵列基板在后续生产制造、测试、搬运过程中对触控信号线的划伤问题。

[0082] 在上述实施例的基础上,可选的,所述阵列基板的薄膜晶体管可以为底栅结构,对应的,在衬底基板上形成多个间隔设置且以阵列方式排列的薄膜晶体管包括:

[0083] 在所述衬底基板上顺序形成栅极、栅极绝缘层、半导体层、源极和漏极。

[0084] 图 8 为本发明实施例提供的一种阵列基板的薄膜晶体管的剖面结构示意图,如图 8 所示,所述阵列基板的薄膜晶体管为底栅结构,由下及上,所述薄膜晶体管依次包括位于所述衬底 51 上方的栅极 52、栅极绝缘层 53、半导体层 54、源极 55 和漏极 56。

[0085] 在其他实施方式中,所述阵列基板的薄膜晶体管还可以为顶栅结构,对应的,在衬底基板上形成多个间隔设置且以阵列方式排列的薄膜晶体管包括:

[0086] 在所述衬底基板上顺序形成半导体层、源极、漏极、栅极绝缘层和栅极。

[0087] 图 9 为本发明实施例提供的又一种阵列基板的薄膜晶体管的剖面结构示意图,如图 9 所示,所述阵列基板的薄膜晶体管为顶栅结构,由下及上,所述薄膜晶体管依次包括位于所述衬底 61 上方的半导体层 62、源极 63、漏极 64、栅极绝缘层 65 和栅极 66。

[0088] 具体的,多个间隔设置且以阵列方式排列的公共电极块至少可以通过以下方式设置:

[0089] 图 10 为本发明实施例提供的一种公共电极块设置方式示意图,如图 10 所示,所述阵列基板中两个相邻的公共电极块 101 的间隙在衬底基板上的投影位于两个相邻的像素电极 102 的间隙在衬底基板上的投影内。此时,优选的,设置所述触控信号线 103 在衬底基板上的投影内覆盖所述相邻公共电极块间隙。这样设置的好处是可以避免相邻像素电极的间隙处的数据线与像素电极之间产生的电压差引起的漏光现象。

[0090] 图 11 为本发明实施例提供的又一种公共电极块设置方式示意图,如图 11 所示,所述阵列基板中两个相邻的公共电极块 111 的间隙在所述衬底基板上的投影位于对应的所述像素电极 112 在所述衬底基板上的投影内。这样设置的好处是,由于相邻的像素电极间的数据线上方有公共电极块遮挡,因此不会出现漏光现象。

[0091] 本发明实施例还提供一种显示面板,图 12 为本发明实施例提供的一种显示面板的结构示意图,如图 12 所示,所述显示面板包括阵列基板 121、与所述阵列基板 121 相对设置的彩膜基板 122,以及位于所述阵列基板 121 和所述彩膜基板 122 之间的显示介质层 123。其中所述阵列基板为上述各实施例所述的阵列基板。所述显示面板由于采用上述各实施例所述的阵列基板,因此同样具备所述阵列基板相同的有益效果。

[0092] 本发明实施例还提供了显示装置,图 13 为本发明实施例提供的一种显示装置的结构示意图,如图 13 所示,所述显示装置包括:驱动芯片 131 和显示面板 132,还可以包括用于支持显示面板正常工作的其他部件。其中所述显示面板为上述各实施例所述的显示面板。所述驱动芯片用于显示驱动和触控驱动。上述的显示装置可以为手机、平板电脑、电子纸、电子相框中的任意一种。

[0093] 本实施例提供的显示装置,由于采用了上述显示面板,因此,显示装置同样具有上述显示面板相同的有益效果。

[0094] 注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、

重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。




图 1




图 2




图 3




图 4a




图 4b




图 4c




图 4d




图 4e




图 4f




图 5




图 6a




图 6b




图 6c




图 6d




图 6e




图 7




图 8




图 9




图 10




图 11




图 12




图 13