

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 7 部門第 2 区分

【発行日】平成29年1月5日 (2017.1.5)

【公開番号】特開2014-195062(P2014-195062A)

【公開日】平成26年10月9日 (2014.10.9)

【年通号数】公開・登録公報2014-056

【出願番号】特願2014-35105(P2014-35105)

【国際特許分類】

H 0 1 L 21/336 (2006.01)

H 0 1 L 29/786 (2006.01)

H 0 1 L 27/115 (2017.01)

H 0 1 L 21/8242 (2006.01)

H 0 1 L 27/108 (2006.01)

H 0 1 L 29/788 (2006.01)

H 0 1 L 29/792 (2006.01)

【F I】

H 0 1 L 29/78 6 2 6 C

H 0 1 L 29/78 6 1 8 B

H 0 1 L 29/78 6 1 8 E

H 0 1 L 27/10 4 3 4

H 0 1 L 27/10 6 2 1 Z

H 0 1 L 27/10 6 7 1 C

H 0 1 L 29/78 3 7 1

【手続補正書】

【提出日】平成28年11月18日 (2016.11.18)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

第 1 の絶縁膜と、

底面および側面が前記第 1 の絶縁膜中に設けられ、上面が前記第 1 の絶縁膜の上面とそろうように設けられた第 1 の酸化物膜と、

前記第 1 の酸化物膜上の酸化物半導体膜と、

前記酸化物半導体膜と電氣的に接続されたソース電極およびドレイン電極と、

前記酸化物半導体膜上の第 2 の酸化物膜と、

前記第 2 の酸化物膜上のゲート絶縁膜と、

前記ゲート絶縁膜上の、前記酸化物半導体膜と重畳する領域を有するゲート電極と、を有することを特徴とする半導体装置。

【請求項 2】

第 1 の絶縁膜と、

底面および側面が前記第 1 の絶縁膜中に設けられ、上面が前記第 1 の絶縁膜の上面とそろうように設けられた第 1 の酸化物膜と、

底面および側面が前記第 1 の酸化物膜中に設けられ、上面が前記第 1 の絶縁膜の上面とそろうように設けられた酸化物半導体膜と、

前記酸化物半導体膜と電氣的に接続されたソース電極およびドレイン電極と、

前記酸化物半導体膜上の第2の酸化物膜と、
前記第2の酸化物膜上のゲート絶縁膜と、
前記ゲート絶縁膜上の、前記酸化物半導体膜と重畳する領域を有するゲート電極と、を有することを特徴とする半導体装置。

【請求項3】

請求項1または請求項2において、
前記第1の酸化物膜および前記第2の酸化物膜は、前記酸化物半導体膜よりも伝導帯下端のエネルギーが0.05 eV以上2 eV以下の範囲で真空準位に近いことを特徴とする半導体装置。

【請求項4】

請求項1乃至請求項3のいずれかーにおいて、
前記酸化物半導体膜は、前記第1の酸化物膜および前記第2の酸化物膜で覆われた領域を有していることを特徴とする半導体装置。

【請求項5】

請求項1乃至請求項4のいずれかーにおいて、
前記ソース電極は、第1のソース電極と、第2のソース電極と、第3のソース電極を有し、
前記ドレイン電極は、第1のドレイン電極と、第2のドレイン電極と、第3のドレイン電極を有し、
前記第1のソース電極および前記第1のドレイン電極は、前記酸化物半導体膜上にあり、
前記第2のソース電極は、少なくとも前記第1の絶縁膜および前記第1のソース電極上にあり、
前記第2のドレイン電極は、少なくとも前記第1の絶縁膜および前記第1のドレイン電極上にあり、
前記第3のソース電極は、前記第2のソース電極上にあり、
前記第3のドレイン電極は、前記第2のドレイン電極上にあることを特徴とする半導体装置。

【請求項6】

溝を有する第1の絶縁膜を形成し、
前記第1の絶縁膜上に酸化物半導体膜を形成し、
前記第1の絶縁膜の上面と前記酸化物半導体膜の上面とがそろうように前記酸化物半導体膜を加工し、
前記第1の絶縁膜および前記酸化物半導体膜上にソース電極およびドレイン電極を形成し、
前記酸化物半導体膜、前記ソース電極および前記ドレイン電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に、前記酸化物半導体膜と重畳する領域を有するゲート電極を形成し、
前記第1の絶縁膜の溝に、前記酸化物半導体膜が設けられていることを特徴とする半導体装置の作製方法。

【請求項7】

溝を有する第1の絶縁膜を形成し、
前記第1の絶縁膜上に第1の酸化物膜を形成し、
前記第1の絶縁膜の上面と前記第1の酸化物膜の上面とがそろうように前記第1の酸化物膜を加工し、
前記第1の酸化物膜上に酸化物半導体膜を形成し、
前記第1の絶縁膜、前記第1の酸化物膜および前記酸化物半導体膜上にソース電極およびドレイン電極を形成し、
前記酸化物半導体膜、前記ソース電極および前記ドレイン電極上に第2の酸化物膜を形

成し、

前記第 2 の酸化物膜上にゲート絶縁膜を形成し、

前記ゲート絶縁膜上に、前記酸化物半導体膜と重畳する領域を有するゲート電極を形成し、

前記第 1 の絶縁膜の溝に、前記第 1 の酸化物膜が設けられていることを特徴とする半導体装置の作製方法。

【請求項 8】

溝を有する第 1 の絶縁膜を形成し、

前記第 1 の絶縁膜上に第 1 の酸化物膜を形成し、

前記第 1 の酸化物膜上に酸化物半導体膜を形成し、

前記第 1 の絶縁膜の上面と前記第 1 の酸化物膜の上面と前記酸化物半導体膜の上面とがそろうように前記第 1 の酸化物膜および前記酸化物半導体膜を加工し、

前記第 1 の絶縁膜、前記第 1 の酸化物膜および前記酸化物半導体膜上にソース電極およびドレイン電極を形成し、

前記酸化物半導体膜、前記ソース電極および前記ドレイン電極上に第 2 の酸化物膜を形成し、

前記第 2 の酸化物膜上にゲート絶縁膜を形成し、

前記ゲート絶縁膜上に、前記酸化物半導体膜と重畳する領域を有するゲート電極を形成し、

前記第 1 の絶縁膜の溝に、前記第 1 の酸化物膜および前記酸化物半導体膜が設けられていることを特徴とする半導体装置の作製方法。

【請求項 9】

溝を有する第 1 の絶縁膜を形成し、

前記第 1 の絶縁膜上に第 1 の酸化物膜を形成し、

前記第 1 の絶縁膜の上面と前記第 1 の酸化物膜の上面とがそろうように前記第 1 の酸化物膜を加工し、

前記第 1 の酸化物膜に溝を形成し、

前記第 1 の絶縁膜および前記第 1 の酸化物膜上に酸化物半導体膜を形成し、

前記第 1 の絶縁膜の上面と前記酸化物半導体膜の上面とがそろうように前記酸化物半導体膜を加工し、

前記第 1 の絶縁膜、前記第 1 の酸化物膜および前記酸化物半導体膜上にソース電極およびドレイン電極を形成し、

前記酸化物半導体膜、前記ソース電極および前記ドレイン電極上に第 2 の酸化物膜を形成し、

前記第 2 の酸化物膜上にゲート絶縁膜を形成し、

前記ゲート絶縁膜上に、前記酸化物半導体膜と重畳する領域を有するゲート電極を形成し、

前記第 1 の絶縁膜の溝に、前記第 1 の酸化物膜が設けられ、前記第 1 の酸化物膜の溝に前記酸化物半導体膜が設けられていることを特徴とする半導体装置の作製方法。