

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】平成22年12月2日(2010.12.2)

【公開番号】特開2010-186989(P2010-186989A)

【公開日】平成22年8月26日(2010.8.26)

【年通号数】公開・登録公報2010-034

【出願番号】特願2010-1153(P2010-1153)

【国際特許分類】

H 01 L 27/092 (2006.01)

H 01 L 21/8238 (2006.01)

H 01 L 29/78 (2006.01)

H 01 L 21/266 (2006.01)

【F I】

H 01 L 27/08 3 2 1 B

H 01 L 29/78 3 0 1 S

H 01 L 27/08 3 2 1 E

H 01 L 21/265 M

【手続補正書】

【提出日】平成22年10月14日(2010.10.14)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

第1導電型の第1の半導体領域と、前記第1の半導体領域よりも第1導電型不純物濃度が低い第1導電型の第2の半導体領域とを有する半導体層と、

前記第1の半導体領域上に設けられた第2導電型のソース領域と、

前記第2の半導体領域上に設けられた第2導電型のドレイン領域と、

前記第1の半導体領域上における前記ソース領域と前記ドレイン領域との間に設けられた第1導電型のチャネル領域と、

前記チャネル領域上に設けられた絶縁膜と、

前記絶縁膜上に設けられたゲート電極と、

前記ゲート電極と前記ドレイン領域との間の前記半導体層の表層部に設けられて前記ドレイン領域に接し、前記ドレイン領域よりも第2導電型不純物濃度が低い第2導電型のドリフト領域と、

を備えたことを特徴とする半導体装置。

【請求項2】

前記ドリフト領域は、前記第2の半導体領域の上に設けられたことを特徴とする請求項1記載の半導体装置。

【請求項3】

前記第2の半導体領域は、

前記第1の半導体領域側に設けられ、前記ドリフト領域における前記ゲート電極側の部分に接する第1の領域と、

前記第1の領域よりも第1導電型不純物濃度が低く、前記ドリフト領域における前記ドレイン領域側の部分に接する第2の領域と、

を有することを特徴とする請求項1または2に記載の半導体装置。

**【請求項 4】**

前記ドリフト領域において、前記ドレイン領域側の部分は前記ゲート電極側の部分よりも不純物濃度が高いことを特徴とする請求項3記載の半導体装置。

**【請求項 5】**

前記第2の半導体領域は、前記ドリフト領域の下に設けられて前記ドリフト領域に接し、前記第2の領域よりも第1導電型不純物濃度が低い第3の領域をさらに有することを特徴とする請求項3記載の半導体装置。

**【請求項 6】**

前記半導体層を支持する基板と、  
前記基板と前記半導体層との間に設けられ、前記半導体層を前記基板の電位から分離する第2の半導体層と、  
をさらに備えたことを特徴とする請求項1～5のいずれか1つに記載の半導体装置。

**【請求項 7】**

前記第1の半導体領域と前記第2の半導体領域とは、ほぼ同じ深さに第1導電型不純物濃度ピークを有することを特徴とする請求項1～6のいずれか1つに記載の半導体装置。

**【請求項 8】**

互いに素子分離された第1のトランジスタ形成領域と第2のトランジスタ形成領域とを有する基板をさらに備え、

前記第1の半導体領域及び前記第2の半導体領域は、前記基板の前記第1のトランジスタ形成領域に設けられ、

前記基板の前記第2のトランジスタ形成領域には、前記第1の半導体領域と実質第1導電型不純物濃度が同じ第1導電型の第3の半導体領域が設けられ、

前記第3の半導体領域上に、第2導電型チャネル型の電界効果トランジスタが設けられていることを特徴とする請求項1～7のいずれか1つに記載の半導体装置。

**【請求項 9】**

半導体層に対してマスクを用いて選択的にイオン注入を行い、前記半導体層に第1導電型の第1の半導体領域と、前記第1の半導体領域よりも第1導電型不純物濃度が低い第1導電型の第2の半導体領域とを同時に形成する工程と、

前記半導体層上に絶縁膜を介してゲート電極を形成する工程と、

前記第1の半導体領域上に第2導電型のソース領域を形成する工程と、

前記第2の半導体領域上であって、前記ソース領域との間に前記ゲート電極を挟む位置に第2導電型のドレイン領域を形成する工程と、

前記半導体層における前記ゲート電極と前記ドレイン領域との間の表層部に、前記ドレイン領域に接し前記ドレイン領域よりも不純物濃度が低い第2導電型のドリフト領域を形成する工程と、

を備えたことを特徴とする半導体装置の製造方法。

**【請求項 10】**

前記イオン注入のドーズ量は、前記半導体層の面方向で略均一であることを特徴とする請求項9記載の半導体装置の製造方法。

**【請求項 11】**

前記マスクは、第1の開口形成領域と、前記第1の開口形成領域よりも単位面積あたりの開口率が低い第2の開口形成領域とを有し、

前記第1の開口形成領域の下の前記半導体層に前記第1の半導体領域が形成され、前記第2の開口形成領域の下の前記半導体層に前記第2の半導体領域が形成されることを特徴とする請求項9または10に記載の半導体装置の製造方法。

**【請求項 12】**

前記第2の開口形成領域は、  
前記第1の開口形成領域に隣接する第1の領域と、  
前記第1の領域を挟んで前記第1の開口形成領域の反対側に位置し、前記第1の領域よりも単位面積あたりの開口率が低い第2の領域と、

をさらに有することを特徴とする請求項11記載の半導体装置の製造方法。

【請求項13】

前記第2の開口形成領域は、

前記第1の開口形成領域に隣接する第1の領域と、

前記第1の領域を挟んで前記第1の開口形成領域の反対側に位置し、前記第1の領域よりも膜厚が厚い第2の領域と、

をさらに有することを特徴とする請求項11記載の半導体装置の製造方法。

【請求項14】

半導体層に対してマスクを用いて選択的にイオン注入を行い、前記半導体層に第2導電型の第1の半導体領域と、前記第1の半導体領域よりも第2導電型不純物濃度が高い第2導電型の第2の半導体領域とを同時に形成する工程と、

前記第1の半導体領域及び前記第2の半導体領域の全面に均一にイオン注入を行い、第1導電型の第3の半導体領域の前記第1の半導体領域上への形成と、前記第3の半導体領域よりも第1導電型不純物濃度が低い第1導電型の第4の半導体領域の前記第2の半導体領域上への形成とを同時に進行する工程と、

前記半導体層上に絶縁膜を介してゲート電極を形成する工程と、

前記第3の半導体領域上に第2導電型のソース領域を形成する工程と、

前記第4の半導体領域上であって、前記ソース領域との間に前記ゲート電極を挟む位置に第2導電型のドレイン領域を形成する工程と、

前記半導体層における前記ゲート電極と前記ドレイン領域との間の表層部に、前記ドレイン領域に接し前記ドレイン領域よりも不純物濃度が低い第2導電型のドリフト領域を形成する工程と、

を備えたことを特徴とする半導体装置の製造方法。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0005

【補正方法】変更

【補正の内容】

【0005】

本発明の一態様によれば、第1導電型の第1の半導体領域と、前記第1の半導体領域よりも第1導電型不純物濃度が低い第1導電型の第2の半導体領域とを有する半導体層と、前記第1の半導体領域上に設けられた第2導電型のソース領域と、前記第2の半導体領域上に設けられた第2導電型のドレイン領域と、前記第1の半導体領域上における前記ソース領域と前記ドレイン領域との間に設けられた第1導電型のチャネル領域と、前記チャネル領域上に設けられた絶縁膜と、前記絶縁膜上に設けられたゲート電極と、前記ゲート電極と前記ドレイン領域との間の前記半導体層の表層部に設けられて前記ドレイン領域に接し、前記ドレイン領域よりも第2導電型不純物濃度が低い第2導電型のドリフト領域と、を備えたことを特徴とする半導体装置が提供される。

また、本発明の他の一態様によれば、半導体層に対してマスクを用いて選択的にイオン注入を行い、前記半導体層に第1導電型の第1の半導体領域と、前記第1の半導体領域よりも第1導電型不純物濃度が低い第1導電型の第2の半導体領域とを同時に形成する工程と、前記半導体層上に絶縁膜を介してゲート電極を形成する工程と、前記第1の半導体領域上に第2導電型のソース領域を形成する工程と、前記第2の半導体領域上であって、前記ソース領域との間に前記ゲート電極を挟む位置に第2導電型のドレイン領域を形成する工程と、前記半導体層における前記ゲート電極と前記ドレイン領域との間の表層部に、前記ドレイン領域に接し前記ドレイン領域よりも不純物濃度が低い第2導電型のドリフト領域を形成する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。

また、本発明のさらに他の一態様によれば、半導体層に対してマスクを用いて選択的にイオン注入を行い、前記半導体層に第2導電型の第1の半導体領域と、前記第1の半導体領域よりも第2導電型不純物濃度が高い第2導電型の第2の半導体領域とを同時に形成す

る工程と、前記第1の半導体領域及び前記第2の半導体領域の全面に均一にイオン注入を行い、第1導電型の第3の半導体領域の前記第1の半導体領域上への形成と、前記第3の半導体領域よりも第1導電型不純物濃度が低い第1導電型の第4の半導体領域の前記第2の半導体領域上への形成とを同時に行う工程と、前記半導体層上に絶縁膜を介してゲート電極を形成する工程と、前記第3の半導体領域上に第2導電型のソース領域を形成する工程と、前記第4の半導体領域上であって、前記ソース領域との間に前記ゲート電極を挟む位置に第2導電型のドレイン領域を形成する工程と、前記半導体層における前記ゲート電極と前記ドレイン領域との間の表層部に、前記ドレイン領域に接し前記ドレイン領域よりも不純物濃度が低い第2導電型のドリフト領域を形成する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。