



(12) 发明专利申请

(10) 申请公布号 CN 102473759 A

(43) 申请公布日 2012. 05. 23

(21) 申请号 201080035878. 9

(51) Int. Cl.

(22) 申请日 2010. 11. 24

H01L 31/04 (2006. 01)

(30) 优先权数据

G23C 16/24 (2006. 01)

2009-272011 2009. 11. 30 JP

H01L 21/205 (2006. 01)

2010-253550 2010. 11. 12 JP

H01L 27/146 (2006. 01)

(85) PCT申请进入国家阶段日

2012. 02. 13

(86) PCT申请的申请数据

PCT/JP2010/070853 2010. 11. 24

(87) PCT申请的公布数据

W02011/065343 JA 2011. 06. 03

(71) 申请人 三洋电机株式会社

地址 日本大阪府

(72) 发明人 国井稔枝 松本光弘

(74) 专利代理机构 北京尚诚知识产权代理有限公司
11322

代理人 龙淳


权利要求书 1 页 说明书 11 页 附图 3 页

(54) 发明名称

光电转换装置和其制造方法

(57) 摘要

使光电转换装置的面板面内的光电转换效率的分散变小。在包括微晶硅光电转换元件 (104) 的光电转换装置的制造方法中, 包括形成 i 型层 (42) 的工序, 该工序形成第一 i 型层 (42a), 而且在第一 i 型层 (42a) 上按照与第一 i 型层 (42a) 相比结晶率高且结晶率的面内分布变低的条件形成第二 i 型层 (42b), 其中所述微晶硅光电转换元件 (104) 具备 p 型层 (40)、i 型层 (42) 和 n 型层 (44) 的层叠结构, 所述 i 型层包括成为发电层的微晶硅层。



1. 一种光电转换装置的制造方法,所述光电转换装置具备 p 型层、i 型层和 n 型层的层叠结构,所述 i 型层包括成为发电层的微晶硅层,所述光电转换装置的制造方法的特征在于:

包括形成所述 i 型层的工序,所述工序形成第一微晶硅层,并且在所述第一微晶硅层上,以与所述第一微晶硅层相比结晶率高且结晶率的面内分布低的条件形成第二微晶硅层。

2. 如权利要求 1 所述的光电转换装置的制造方法,其特征在于:

所述第一微晶硅层在玻璃基板上作为单膜进行成膜的情况下,以如下条件形成:拉曼光谱法的 520cm^{-1} 附近的拉曼散射强度 I_c 和 480cm^{-1} 附近的拉曼散射强度 I_a 的峰高度之比 I_c/I_a 为 2 ~ 4 的范围,

所述第二微晶硅层,在玻璃基板上作为单膜进行成膜的情况下,以所述峰高度之比 I_c/I_a 为 4 ~ 6 的范围的条件形成。

3. 如权利要求 1 或 2 所述的光电转换装置的制造方法,其特征在于:

在形成所述第一微晶硅层之前,还包括按照与所述第一微晶硅层和所述第二微晶硅层相比结晶率高且结晶率的面内分布高的条件形成缓冲层的工序。

4. 如权利要求 3 所述的光电转换装置的制造方法,其特征在于:

所述缓冲层,在玻璃基板上作为单膜进行成膜的情况下,拉曼光谱法的 520cm^{-1} 附近的拉曼散射强度 I_c 和 480cm^{-1} 附近的拉曼散射强度 I_a 的峰高度之比 I_c/I_a 为 10 以上并且其膜厚为 40nm 以上,或者所述峰高度之比 I_c/I_a 为 13 以上。

5. 一种光电转换装置,具备 p 型层、i 型层和 n 型层的层叠结构,所述 p 型层包括 p 型掺杂剂,所述 i 型层包括成为发电层的微晶硅层,所述 n 型层包括 n 型掺杂剂,所述光电转换装置的特征在于:

所述 i 型层具有第一微晶硅层和第二微晶硅层的层叠结构,所述第二微晶硅层以与所述第一微晶硅层相比结晶率高且结晶率的面内分布低的条件形成。

6. 如权利要求 5 所述的光电转换装置,其特征在于:

所述第一微晶硅层的膜厚在 100nm 以上 250nm 以下的范围。

7. 如权利要求 5 或 6 所述的光电转换装置的制造方法,其特征在于:

还包括按照与所述第一微晶硅层和所述第二微晶硅层相比结晶率高且结晶率的面内分布高的条件形成的缓冲层,

在所述缓冲层上形成有所述第一微晶硅层。

8. 如权利要求 7 所述的光电转换装置,其特征在于:

所述缓冲层,在玻璃基板上作为单膜进行成膜的情况下,拉曼光谱法的 520cm^{-1} 附近的拉曼散射强度 I_c 与 480cm^{-1} 附近的拉曼散射强度 I_a 的峰高度之比 I_c/I_a 为 10 以上并且其膜厚为 40nm 以上,或者所述峰高度之比 I_c/I_a 为 13 以上。

光电转换装置和其制造方法

技术领域

[0001] 本发明涉及光电转换装置和其制造方法。

背景技术

[0002] 已知有将多晶硅、微晶硅或非晶硅作为光电转换层使用的太阳能电池。特别是具有将微晶硅或非晶硅的薄膜进行层叠的结构的光电转换装置,从资源消耗的观点、降低成本的观点和效率化的观点出发被关注。

[0003] 一般而言,光电转换装置在表面为绝缘性的基板上依次层叠第一电极、由半导体薄膜构成的光电转换单元和第二电极而形成。光电转换单元从光入射一侧层叠 p 型层、i 型层和 n 型层而构成。作为提高光电转换装置的转换效率的方法,已知有将两种以上的光电转换单元在光入射方向层叠的方法。在这种情况下,例如在光电转换装置的光入射一侧配置包括带隙宽的光电转换层的第一光电转换元件,然后配置包括带隙比第一光电转换元件窄的光电转换层的第二光电转换元件。由此,能够遍及入射光的大的波长范围地进行光电转换,作为装置整体能够实现转换效率的提高。例如已知有以非晶硅 (a-Si) 光电转换元件为顶部单元、以微晶硅 (μ c-Si) 光电转换元件为底部单元的结构。

[0004] 将包括微晶相的微晶硅作为发电层即 i 型层使用的 μ c-Si 光电转换元件,与非晶硅相比具有在光稳定性方面优异等优点,但是存在在膜中由悬挂键 (dangling bond) 等引起的缺陷多的问题。因此,考虑有通过使 i 型层内的硅的结晶率和氢含有量在层厚方向变化来提高光电动势的转换效率的技术 (例如,参照专利文献 1)。

[0005] 现有技术文献

[0006] 专利文献

[0007] 专利文献 1 :日本专利 3679595 号公报

发明内容

[0008] 发明所要解决的问题

[0009] 因此,在形成微晶硅薄膜的情况下,根据其成膜条件能够使膜中的晶相与非晶相之比率 (结晶率) 变化。当在 p 型层上形成微晶硅的 i 型层时,在在光电转换装置的面板的中央附近形成结晶率高的微晶硅薄膜的条件进行成膜的情况下,如图 3 中以虚线所示,光电转换装置的面板面内的结晶率的分散变大,在面板中央附近结晶率高,能够得到光电转换效率高的光电转换单元,但是在面板端部附近结晶率低,只能得到光电转换效率低的光电转换单元。其结果是,存在以光电转换装置的面板整体看转换效率低的问题。

[0010] 用于解决问题的方式

[0011] 本发明的一个方式为一种光电转换装置的制造方法,所述光电转换装置包括 p 型层、i 型层和 n 型层的层叠结构,所述 i 型层包括成为发电层的微晶硅层,在该光电转换装置的制造方法中,包括形成 i 型层的工序,该工序形成第一微晶硅层,并且在第一微晶硅层上以与第一微晶硅层相比结晶率高且结晶率的面内分布低的条件形成第二微晶硅层。

[0012] 本发明的另一个方式是光电转换装置,该光电转换装置具备 p 型层、i 型层和 n 型层的层叠结构,所述 i 型层包括成为发电层的微晶硅层,在该光电转换装置中, i 型层具有第一微晶硅层与第二微晶硅层的层叠结构,所述第二微晶硅层以与第一微晶硅层相比结晶率高且结晶率的面内分布低的条件而形成。

[0013] 发明的效果

[0014] 根据本发明,能够使光电转换装置的面板面内的光电转换效率的分散变小。

附图说明

[0015] 图 1 是表示本发明的实施方式的光电转换装置的结构图。

[0016] 图 2 是表示本发明的实施方式的光电转换装置的 μ c-Si 元件的结构图。

[0017] 图 3 是表示本发明的实施方式的 μ c-Si 元件的 i 型层的结晶率的分布图。

[0018] 图 4 是表示本发明的实施例和比较例的光电转换装置的特性测定点的图。

[0019] 图 5 是表示本发明的实施方式的 μ c-Si 元件的 i 型层的结晶率的测定结果的图。

[0020] 图 6 是表示本发明的实施方式的光电转换装置的 μ c-Si 元件的结构图的另一例子的图。

[0021] 图 7 是表示测定本发明的实施方式的光电转换装置的效率的基板面内分布而得的结果图。

[0022] 图 8 是表示测定本发明的实施方式的光电转换装置的效率的基板面内分布而得的结果图。

具体实施方式

[0023] 图 1 是表示本发明的实施方式的光电转换装置 100 的结构截面图。本实施方式的光电转换装置 100 具有如下结构:以透明绝缘基板 10 为光入射侧,从光入射侧层叠有透明导电膜 12、作为顶部单元的具有宽的带隙的非晶硅(a-Si)(光电转换)元件 102、中间层 14、作为底部单元的与 a-Si 元件 102 相比带隙窄的微晶硅(μ c-Si)(光电转换)元件 104、第一背面电极层 16、第二背面电极层 18、填充材料 20 和保护膜 22。此处,a-Si 元件 102 和 μ c-Si 元件 104 分别作为本发明的实施方式的光电转换装置 100 的发电层发挥作用。

[0024] 以下对本发明的实施方式的光电转换装置 100 的结构和制造方法进行说明。本发明的实施方式的光电转换装置 100 在包含于 μ c-Si 元件 104 的 i 型层具有特征,因此特别对包含于 μ c-Si 元件 104 的 i 型层进行详细说明。

[0025] 透明绝缘基板 10 例如能够使用玻璃基板、塑料基板等至少在可见光波长区域具有透过性的材料。在透明绝缘基板 10 上形成有透明导电膜 12。透明导电膜 12 优选使用在氧化锡(SnO_2)、氧化锌(ZnO)、铟锡氧化物(ITO)等中掺杂锡(Sn)、锑(Sb)、氟(F)、铝(Al)等而得到的透明导电性氧化物(TCO)之中的至少一种或将多种组合使用。特别是氧化锌(ZnO)因为透光性高、电阻率低、耐等离子体特性方面也优异,所以优选。透明导电膜 12 例如能够利用溅射等形成。透明导电膜 12 的膜厚优选为 0.5 μm 以上 5 μm 以下的范围。此外,优选在透明导电膜 12 的表面设置有具有光封入效果的凹凸。

[0026] 在透明导电膜 12 上依次层叠 p 型层、i 型层、n 型层的硅类薄膜而形成 a-Si 元件 102。a-Si 元件 102 能够通过将混合有稀释气体的混合气体等离子体化而进行成膜的等离

子体CVD来形成,所述稀释气体包括:硅烷(SiH_4)、乙硅烷(Si_2H_6)、二氯(甲)硅烷(SiH_2Cl_2)等含有硅的气体、甲烷(CH_4)等含有碳的气体、乙硼烷(B_2H_6)等含有p型掺杂剂的气体、磷化氢(PH_3)等含有n型掺杂剂的气体和氢(H_2)等。

[0027] 等离子体CVD例如优选使用13.56MHz的RF等离子体CVD。RF等离子体CVD能够为平行平板型。也可以采用在平行平板型的电极中的未配置透明绝缘基板10的一侧设置有利于供给原料的混合气体的气体喷淋孔的结构。等离子体的投入电力密度优选为 $5\text{mW}/\text{cm}^2$ 以上 $100\text{mW}/\text{cm}^2$ 以下。

[0028] 一般而言,p型层、i型层、n型层分别在不同的成膜室被成膜。成膜室能够通过真空泵真空排气,内置有利于RF等离子体CVD的电极。此外,附设有透明绝缘基板10的输送装置、用于RF等离子体CVD的电源和匹配装置和气体供给用配管等。

[0029] p型层在透明导电膜12上形成。p型层为掺杂有p型掺杂剂(硼等)的膜厚10nm以上100nm以下的p型非晶硅层(p型a-Si:H)。就p型层的膜质而言,能够通过调整含有硅的气体、含有碳的气体、含有p型掺杂剂的气体和稀释气体的混合比、压力和用于产生等离子体的高频功率而使其变化。i型层为在p型层上形成的、未被掺杂的、膜厚50nm以上500nm以下的非晶硅膜。就i型层的膜质而言,能够通过调整含有硅的气体和稀释气体的混合比、压力和用于产生等离子体的高频功率而使其变化。此外,i型层成为a-Si元件102的发电层。n型层为在i型层上形成的、掺杂有n型掺杂剂(磷等)的、膜厚10nm以上100nm以下的n型非晶硅层(n型a-Si:H)或n型微晶硅层(n型 $\mu\text{c-Si:H}$)。就n型层的膜质而言,能够通过调整含有硅的气体、含有碳的气体、含有n型掺杂剂的气体和稀释气体的混合比、压力和用于产生等离子体的高频功率而使其变化。

[0030] 在a-Si元件102上形成中间层14。中间层14优选使用氧化锌(ZnO)、氧化硅(SiO_x)等透明导电性氧化物(TCO)。特别优选使用掺杂有镁(Mg)的氧化锌(ZnO)和/或氧化硅(SiO_x)。中间层14能够利用溅射等形成。中间层14的膜厚优选为10nm以上200nm以下的范围。另外,中间层14也可以不设置。

[0031] 在中间层14上,如图2的放大截面图所示,形成将p型层40、i型层42和n型层44依次层叠而得到的 $\mu\text{c-Si}$ 元件104。 $\mu\text{c-Si}$ 元件104能够通过使混合有稀释气体的混合气体等离子体化而进行成膜的等离子体CVD来形成,所述稀释气体包括:硅烷(SiH_4)、乙硅烷(Si_2H_6)、二氯(甲)硅烷(SiH_2Cl_2)等含有硅的气体、甲烷(CH_4)等含有碳的气体、乙硼烷(B_2H_6)等含有p型掺杂剂的气体、磷化氢(PH_3)等含有n型掺杂剂的气体和氢(H_2)等。

[0032] 等离子体CVD例如优选使用RF等离子体CVD或VHF等离子体CVD。RF等离子体CVD和VHF等离子体CVD能够为平行平板型。也可以在平行平板型的电极中的未配置透明绝缘基板10的一侧设置有利于供给原料的混合气体的气体喷淋孔。等离子体的投入电力密度优选为 $5\text{mW}/\text{cm}^2$ 以上 $1000\text{mW}/\text{cm}^2$ 以下。

[0033] p型层40在中间层14或a-Si元件102的n型层上形成。p型层40为掺杂有p型掺杂剂(硼等)的、膜厚5nm以上50nm以下的p型微晶硅层(p型 $\mu\text{c-Si:H}$)。就p型层40的膜质而言,能够通过调整含有硅的气体、含有碳的气体、含有p型掺杂剂的气体和稀释气体的混合比、压力和用于产生等离子体的高频功率来使其变化。i型层42为在p型层40上形成的、未被掺杂的、膜厚 $0.5\mu\text{m}$ 以上 $5\mu\text{m}$ 以下的微晶硅膜。对于i型层42的详细情况后述。n型层44在i型层42上形成。n型层44为掺杂有n型掺杂剂(磷等)的、膜

厚 5nm 以上 50nm 以下的 n 型微晶硅层 (n 型 $\mu\text{c-Si:H}$)。但是, $\mu\text{c-Si}$ 元件 104 并不限定于此,而只要使用以下说明的 i 型微晶硅层 (i 型 $\mu\text{c-Si:H}$) 作为发电层即可。

[0034] 在本实施方式中, i 型层 42 在至少两个不同的成膜条件下形成。在接近 p 型层的一侧, 当在玻璃基板等作为单膜进行成膜时以如下的成膜条件形成第一 i 型层 42a, 所述成膜条件为: 在基板的面内中心附近结晶率 X_c 低, 如图 3 中以实线所示, 在基板的面内结晶率 X_c 的均匀性变高。第一 i 型层 42a 的结晶率 X_c 在作为单膜而进行成膜为约 500nm 的膜的情况下优选为 2 ~ 4 左右。此外, 在与第一 i 型层 42a 相比离 p 型层更远的一侧, 当在玻璃基板作为单膜进行成膜时以如下的成膜条件形成第二 i 型层 42b, 所述成膜条件为: 在基板的面内的中心附近结晶率 X_c 比第一 i 型层 42a 高, 如图 3 中以虚线所示, 在基板的面内结晶率 X_c 的均匀性变得比第一 i 型层 42a 低。第二 i 型层 42b 的结晶率 X_c 在作为单膜而进行成膜为约 500nm 的膜的情况下优选为 4 ~ 6 左右。

[0035] 第一 i 型层 42a 优选将硅烷 (SiH_4)/ 氢 (H_2) 比为 0.005 以上 0.1 以下的混合气体以 1330Pa 以上 4000Pa 以下的压力导入并且利用等离子体成膜法进行成膜。作为等离子体成膜法, 优选使用频率 13.56MHz 以上 70MHz 以下的 VHF 等离子体成膜法。此外, 优选成膜时的基板温度为 160℃ 以上 230℃ 以下, 对于等离子体的导入电力为 0.05W/cm² 以上 5W/cm² 以下。第二 i 型层 42b 优选将硅烷 (SiH_4)/ 氢 (H_2) 比为 0.005 以上 0.1 以下的混合气体以 1330Pa 以上 4000Pa 以下的压力导入并且利用等离子体成膜法进行成膜。作为等离子体成膜法, 优选使用频率 13.56MHz 以上 70MHz 以下的 VHF 等离子体成膜法。此外, 优选成膜时的基板温度为 160℃ 以上 230℃ 以下, 对于等离子体的导入电力为 0.05W/cm² 以上 5W/cm² 以下。

[0036] 第一 i 型层 42a 的膜厚优选为 100nm 以上 2000nm 以下, 更优选为 500nm 以上 1500nm 以下。第二 i 型层 42b 的膜厚优选为 500nm 以上 3000nm 以下, 更优选为 1000nm 以上 2500nm 以下。当第一 i 型层 42a 的膜厚未达到 100nm 时难以达到使面板面内的光电转换效率的分散变小的效果。第一 i 型层 42a 的膜厚比 2500nm 大或第二 i 型层 42b 的膜厚比 3500nm 大时, 第一 i 型层 42a 与第二 i 型层 42b 的合计膜厚过厚, 光电转换效率可能下降。

[0037] 在 $\mu\text{c-Si}$ 元件 104 上, 作为第一背面电极层 16 和第二背面电极层 18 形成反射性金属与透明导电性氧化物 (TCO) 的层叠结构。作为第一背面电极层 16, 使用氧化锡 (SnO_2)、氧化锌 (ZnO)、铟锡氧化物 (ITO) 等透明导电性氧化物 (TCO)。TCO 例如能够利用溅射等形成。此外, 作为第二背面电极层 18, 能够使用银 (Ag)、铝 (Al) 等金属。优选第一背面电极层 16 和第二背面电极层 18 的合计膜厚为 1 μm 左右。优选在第一背面电极层 16 和第二背面电极层 18 中的至少一方设置用于提高光封入效果的凹凸。

[0038] 而且, 通过填充材料 20 第二背面电极层 18 的表面被保护膜 22 覆盖。填充材料 20 和保护膜 22 能够为 EVA、聚酰亚胺等树脂材料。由此, 能够防止水分向光电转换装置 100 的发电层的侵入等。

[0039] 另外, 也可以采用以下结构: 通过使用 YAG 激光 (基波 1064nm, 2 倍高次谐波 532nm) 进行透明导电膜 12、a-Si 元件 102、中间层 14、 $\mu\text{c-Si}$ 元件 104、第一背面电极层 16 和第二背面电极层 18 的分离加工, 从而将多个单元串列连接。

[0040] < 实施例 >

[0041] 以下说明本发明的实施例和比较例。

[0042] (实施例 1)

[0043] 作为透明绝缘基板 10, 使用 $550\text{mm} \times 650\text{mm}$ 四方形、4mm 厚的玻璃基板。在透明绝缘基板 10 上, 利用热 CVD 形成有在表面具有凹凸形状的 600nm 厚的 SnO_2 作为透明导电膜 12。然后, 利用 YAG 激光对透明导电膜 12 进行图案化形成为长方形。YAG 激光使用波长 1064nm、能量密度 $13\text{J}/\text{cm}^2$ 、脉冲频率 3kHz 的激光。

[0044] 接着, 将 a-Si 元件 102 的 p 型层、i 型层和 n 型层依次层叠。a-Si 元件 102 的 p 型层、i 型层和 n 型层在表 1 所示的成膜条件中形成。接着, 在 a-Si 元件 102 的 n 型层上形成有 $\mu\text{c-Si}$ 元件 104。 $\mu\text{c-Si}$ 元件 104 的 p 型层 40、i 型层 42 和 n 型层 44 在表 2 所示的成膜条件中形成。另外, 乙硼烷 (B_2H_6) 和磷化氢 (PH_3) 是以氢为基础 1% 的浓度的气体流量。此处, i 型层 42 为第一 i 型层 42a 和第二 i 型层 42b 的层叠结构, 该第一 i 型层 42a 当在玻璃基板等作为单膜进行成膜时以如下的成膜条件形成: 在基板的面内中心附近结晶率 X_c 低, 并且在基板的面内结晶率 X_c 的均匀性变高, 该第二 i 型层 42b 当在玻璃基板作为单膜进行成膜时以如下的成膜条件形成: 在基板的面内的中心附近结晶率 X_c 比第一 i 型层 42a 高, 在基板的面内结晶率 X_c 的均匀性比第一 i 型层 42a 低。第一 i 型层 42a 的膜厚为 $1.5\mu\text{m}$, 第二 i 型层 42b 的膜厚为 $1.0\mu\text{m}$ 。

[0045] 【表 1】

[0046]

层	基板温度 ($^{\circ}\text{C}$)	气体流量 (sccm)	反应压力 (Pa)	RF 功率 (kW)	膜厚 (mm)
P 型层 (p1) 高吸收非晶硅 碳化硅层	180	SiH_4 : 75 CH_4 : 150 H_2 : 750 B_2H_6 : 23	80	56 ($0.01\text{W}/\text{cm}^2$)	7
P 型层 (p2) 低吸收非晶硅 碳化硅层	180	SiH_4 : 75 CH_4 : 150 H_2 : 750 B_2H_6 : 2	80	56 ($0.01\text{W}/\text{cm}^2$)	3
缓冲层	180	SiH_4 : 38 CH_4 : 19 H_2 : 3760	80	56 ($0.01\text{W}/\text{cm}^2$)	10
i 型层	180	SiH_4 : 600 H_2 : 2000	100	60 ($0.012\text{W}/\text{cm}^2$)	250
n 型层	180	SiH_4 : 20 H_2 : 4000 PH_3 : 10	200	600 ($0.12\text{W}/\text{cm}^2$)	20

[0047] 【表 2】

[0048]

	层	基板温度(°C)	气体流量(sccm)	反应压力(Pa)	频率	RF 功率(kW)	电极间距离(mm)	膜厚(mm)
μc-Si 元件 104	P 型层 40	200	SiH ₄ : 25 H ₂ : 5000 B ₂ H ₆ : 5	106	RF	250 (0.05W/cm ²)	25	30
	第一 i 型层 42a	180	SiH ₄ : 300 H ₂ : 14000	9600	VHF (27MHz)	2500 (0.5W/cm ²)	6	1500
	第二 i 型层 42b	180	SiH ₄ : 300 H ₂ : 14000	11000	VHF (27MHz)	2500 (0.5W/cm ²)	7	1000
	n 型层 44	200	SiH ₄ : 25 H ₂ : 5000 PH ₃ : 25	133	RF	1500 (0.3W/cm ²)	25	50

[0049] 然后,向横向距离透明导电膜 12 的图案化位置 50 μm 的位置照射 YAG 激光,将 a-Si 元件 102 和 μc-Si 元件 104 进行图案化形成为长方形。YAG 激光使用能量密度 0.7J/cm²、脉冲频率 3kHz 的激光。

[0050] 接着,利用溅射形成 ZnO 膜作为第一背面电极层 16,利用溅射形成 Ag 电极作为第二背面电极层 18。然后,向横向距离 a-Si 元件 102 和 μc-Si 元件 104 的图案化位置 50 μm 的位置照射 YAG 激光,将第一背面电极层 16 和第二背面电极层 18 进行图案化形成为长方形。YAG 激光使用能量密度 0.7J/cm²、脉冲频率 4kHz 的激光。

[0051] (实施例 2)

[0052] 与上述实施例 1 相同的成膜条件,使第一 i 型层 42a 的膜厚为 1.0 μm,使第二 i 型层 42b 的膜厚为 1.5 μm。

[0053] (比较例 1)

[0054] 与上述实施例 1 相同的成膜条件,使第一 i 型层 42a 的膜厚为 2.5 μm,不形成第二 i 型层 42b。

[0055] (比较例 2)

[0056] 与上述实施例 1 相同的成膜条件,不形成第一 i 型层 42a,使第二 i 型层 42b 的膜厚为 2.5 μm 直接形成于 a-Si 元件 102 的 n 型层上。

[0057] (比较例 3)

[0058] 与上述实施例 1 相对,使第一 i 型层 42a 和第二 i 型层 42b 的成膜顺序颠倒。即,在 a-Si 元件 102 的 n 型层上先形成膜厚 1.0 μm 的第二 i 型层 42b,接着形成膜厚为 1.5 μm 的第一 i 型层 42a。

[0059] (比较例 4)

[0060] 与比较例 3 相同,使第一 i 型层 42a 和第二 i 型层 42b 的成膜顺序颠倒。使第二 i 型层 42b 的膜厚为 1.5 μm,使第一 i 型层 42a 的膜厚为 1.0 μm。

[0061] 表 3 表示实施例 1 和 2 以及比较例 1~4 的光电转换装置的开放电压 Voc,短路电流密度 Jsc,填充因数(fill factor)FF 和效率 η。光电转换测定如图 4 所示,对光电转换装置的面板面内的中央 100mm×100mm 内的 8 点和分别距面板的角两边仅 55mm 的内侧的一

点进行测定。对面板面内的中央 8 点计算平均值,将开放电压 V_{oc} 、短路电流密度 J_{sc} 、填充因数 FF 和效率的平均值 η 分别设为 1 进行标准化地表示。

[0062] 【表 3】

	膜厚		位置	开放电压 V_{oc} (V)	短路电流密度 J_{sc} (mA/cm ²)	FF	效率 η (%)
	第一 i 型层 42a	第二 i 型层 42b					
[0063] 实施例 1	1.5 μ m	1.0 μ m	中央	1	1	1	1
			端部	1.008	0.986	0.996	0.989
实施例 2	1.0 μ m	1.5 μ m	中央	1	1	1	1
			端部	1.007	0.907	1.04	0.95
比较例 1	2.5 μ m	0	中央	1	1	1	1
			端部	0.986	1.018	0.986	0.991
比较例 2	0	2.5 μ m	中央	1	1	1	1
			端部	1.004	0.643	0.869	0.561

[0064]

[0065]

	膜厚		位置	开放电压 V_{oc} (V)	短路电流密度 J_{sc} (mA/cm ²)	FF	效率 η (%)
	第二 i 型层 42b	第一 i 型层 42a					
比较例 3	1.0 μ m	1.5 μ m	中央	1	1	1	1
			端部	0.991	0.898	0.928	0.827
比较例 4	1.5 μ m	1.0 μ m	中央	1	1	1	1
			端部	1.002	0.912	0.947	0.865

[0066] 在实施例 1 中,在面板面的端部附近,短路电流密度 J_{sc} 和填充因数 FF 的下降也变小,作为单元 (cell) 的光电转换的效率 η 与中央附近的值相比也下降。此外,在实施例 2 中,与实施例 1 相比短路电流密度 J_{sc} 的下降明显,但是填充因数 FF 升高,作为单元的光电转换的效率 η 与中央附近的值相比下降 (幅度) 小。

[0067] 另一方面,在如比较例 1 那样不形成第二 i 型层 42b 而仅由第一 i 型层 42a 构成的情况下,开放电压 V_{oc} 和填充因数 FF 与中央附近的值相比大幅下降,但是短路电流密度 J_{sc} 大幅升高,作为单元的光电转换的效率 η 与中央附近的值相比下降 (幅度) 变小。但是,各单元的效率 η 的绝对值与实施例 1 和实施例 2 相比大幅下降,未能满足绝对效率 η 的提高和面板面内的效率 η 的均匀化者两者。

[0068] 此外,在如比较例 2 那样不形成第一 i 型层 42a 而仅由第二 i 型层 42b 构成的情况下,开放电压 V_{oc} 与中央附近的值相比升高若干,但是短路电流密度 J_{sc} 和填充因数 FF 显著下降,作为单元的光电转换的效率 η 与中央附近的值相比大幅下降。这样,在不形成第一 i 型层 42a 的情况下,不能使面板面内的效率 η 均匀化。

[0069] 此外,在如比较例 3 和 4 那样使第一 i 型层 42a 与第二 i 型层 42b 的层叠顺序颠倒的情况下,短路电流密度 J_{sc} 和填充因数 FF 下降,作为单元的光电转换的效率 η 与中央附近的值相比大幅下降。

[0070] 能够推测得到上述那样的结果的理由是:通过将面内的结晶率 X_c 的分布比较均匀的第一 i 型层 42a 作为基底形成,在其上形成的第二 i 型层 42b 继续第一 i 型层 42a 的结晶率 X_c 的均匀性,并且作为绝对值的结晶率 X_c 也更加高。

[0071] 图 5 表示将第一 i 型层 42a 的结晶率 X_c 和在第一 i 型层 42a 上形成了第二 i 型层 42b 的状态的结晶率 X_c 在光电转换装置 100 的面板的对角线上改变与端部之间的距离进行测定而得的结果。测定方法为,在形成光电转换装置 100 后切出测定位置,利用拉曼光谱法对向厚度方向倾斜实施研磨而仅留下第一 i 型层 42a 的区域和在第一 i 型层 42a 上留下第二 i 型层 42b 的区域的结晶率 X_c 进行测定。对利用拉曼分光分析使用波长 514nm 的激光而测定的拉曼光谱,分离为以结晶硅为起因的 520cm^{-1} 附近的拉曼散射强度 I_c 和以非晶硅为起因的 480cm^{-1} 附近的拉曼散射强度 I_a 的峰,结晶率 X_c 定义为这些峰的高度之比 I_c/I_a 。

[0072] 如图 5 所示,在距离面板端部 5cm ~ 11cm 的区域,仅第一 i 型层 42a 的结晶率 X_c (图 5 的粗线) 与在第一 i 型层 42a 上形成有第二 i 型层 42b 时的结晶率 X_c (图 5 的细线) 相比较。即,在距面板端部 5cm ~ 11cm 的区域,测定上述结晶率的膜厚方向的变化,确认整个 i 型层 40 (在第一 i 型层 42a 上形成有第二 i 型层 42b 的状态) 的结晶率 X_c 比在膜厚方向进行研磨而仅留下成为基底的第一 i 型层 42a 的状态的结晶率 X_c 小,由此能够判定本申请发明是否适用。

[0073] 另外,在本实施方式中,以非晶硅光电转换元件 102 和微晶硅光电转换元件 104 的串联结构为例进行了说明,但是并不限于此,也可以为微晶硅光电转换元件 104 的单个结构,还可以为与非晶硅光电转换元件 102 以外的光电转换元件的层叠结构或三个以上的光电转换元件的层叠结构。

[0074] 在本实施方式中,将第一 i 型层 42a 和第二 i 型层 42b 在 p 型层 40 上直接形成。此处,如图 6 所示,是在 p 型层 40 与第一 i 型层 42a 之间设置有缓冲层 42c 的结构。

[0075] 缓冲层 42c 优选利用等离子体成膜法进行成膜。作为等离子体成膜法,优选使用频率 13.56MHz 以上 70MHz 以下的 VHF 等离子体成膜法。此外,优选成膜时的基板温度为 160°C 以上 230°C 以下,对等离子体的导入电力优选为 $0.15\text{W}/\text{cm}^2$ 以上 $0.4\text{W}/\text{cm}^2$ 以下。

[0076] 缓冲层 42c 的膜厚优选为 20nm 以上 50nm 以下。缓冲层 42c 优选为,在玻璃基板等作为单膜进行成膜时的结晶率 X_c 比在玻璃基板等作为单膜进行成膜的第一 i 型层 42a 和第二 i 型层 42b 的结晶率 X_c 高。此外,优选在玻璃基板等将缓冲层 42c 作为单膜进行成膜时的基板的面内的结晶率 X_c 的分布,比在玻璃基板等将第一 i 型层 42a 和第二 i 型层 42b 作为单膜进行成膜时的结晶率 X_c 的分布均匀。

[0077] 具体而言,缓冲层 42c 的结晶率 X_c 优选为 10 以上,更优选为 13 以上。此时,当缓冲层 42c 的结晶率 X_c 为 10 以上未达到 13 时,缓冲层 42c 的膜厚优选为 40nm 以上。当缓冲层 42c 的结晶率 X_c 为 13 以上时,缓冲层 42c 的膜厚虽然没有特别限定,但是优选为 30nm 以上。

[0078] 另外,在本实施方式中,缓冲层 42c 作为未被掺杂的 i 型层的一个而形成,但是也可以添加 p 型杂质作为 p 型层的一个而形成。

[0079] (实施例 3 ~ 5)

[0080] 与实施例 1 同样地准备透明绝缘基板 10 和透明导电膜 12。将透明导电膜 12 进行图案化形成为长方形后,与实施例 1 一样以表 1 所示的条件依次层叠 a-Si 元件 102 的 p 型层、i 型层和 n 型层。

[0081] $\mu\text{c-Si}$ 元件 104 以表 4 所示的条件形成。在 a-Si 元件 102 上形成 p 型层 40 后,

形成缓冲层 42c。缓冲层 42c 与实施例 1 一样,形成有第一 i 型层 42a 和第二 i 型层 42b 以及 n 型层 44。另外,在表 4 中,乙硼烷 (B_2H_6) 和磷化氢 (PH_3) 是以氢为基础 1% 的浓度的气体流量。

[0082] 【表 4】

[0083]

	层	基板 温度 ($^{\circ}C$)	气体流量 (sccm)	反应压 力 (Pa)	频率	RF 功率 (kW)	电极间 距离 (mm)	膜 厚 (mm)
μc -Si 元件 104	P 型层 40	200	SiH ₄ : 25 H ₂ : 5000 B ₂ H ₆ : 5	106	RF	250 (0.05W/cm ²)	25	30
	缓冲层 42c	180	SiH ₄ : 50 H ₂ : 12500	700	VHF (27MHz)	750~2000 (0.15~0.4 W/cm ²)	8	20~50
	第一 i 型层 42a	180	SiH ₄ : 300 H ₂ : 14000	9600	VHF (27MHz)	2500 (0.5W/cm ²)	6	1500
	第二 i 型层 42b	180	SiH ₄ : 300 H ₂ : 14000	11000	VHF (27MHz)	2500 (0.5W/cm ²)	7	1000
	n 型层 44	200	SiH ₄ : 25 H ₂ : 5000 PH ₃ : 25	133	RF	1500 (0.3W/cm ²)	25	50

[0084] 表 4 所示的成膜条件是:在玻璃基板等将缓冲层 42c 作为单膜而进行成膜时的结晶率 X_c ,比在玻璃基板等作为单膜进行成膜的第一 i 型层 42a 和第二 i 型层 42b 的结晶率 X_c 高;和在玻璃基板等将缓冲层 42c 作为单膜进行成膜时的基板的面内的结晶率 X_c 的分布,比在玻璃基板等将第一 i 型层 42a 和第二 i 型层 42b 作为单膜进行成膜时的结晶率 X_c 的分布均匀。

[0085] 然后,与实施例 1 一样,将 a-Si 元件 102 和 μc -Si 元件 104 进行图案化形成为长方形,利用溅射形成第一背面电极层 16 和第二背面电极层 18。进而,将第一背面电极层 16、第二背面电极层 18 进行图案化形成为长方形。

[0086] 此处,将以在玻璃基板等将缓冲层 42c 作为单膜进行成膜时的结晶率 X_c (I_c/I_a) 为 10 的条件成膜为膜厚 40nm 的样品作为实施例 3。此外,将以结晶率 X_c (I_c/I_a) 成为 13 的条件成膜为膜厚 30nm 的样品作为实施例 4,和将以结晶率 X_c (I_c/I_a) 成为 13 的条件成膜为膜厚 40nm 的样品作为实施例 5。另外,缓冲层 42c 的结晶率 X_c 能够通过变更向成膜时的等离子体导入的功率来进行调整。此外,使第一 i 型层 42a 的膜厚为 1.5 μm ,使第二 i 型层 42b 的膜厚为 1.0 μm 。

[0087] (比较例 5 和比较例 6)

[0088] 将以在玻璃基板等将缓冲层 42c 作为单膜进行成膜时的结晶率 X_c (I_c/I_a) 成为 7 的条件成膜为膜厚 30nm 的样品作为比较例 5。此外,将以结晶率 X_c (I_c/I_a) 成为 10 的条件成膜为膜厚 30nm 的样品作为比较例 6。

[0089] 表 4 和图 7 表示与实施例 5 的基板面上的位置相对的效率 η 的分布。在图 7 中,对于除了不形成缓冲层 42c 以外以与实施例 5 相同的条件形成的比较例的结果也一并表

示。此外,效率 η 表示以基板中央的值进行了标准化的值。

[0090] 【表 5】

[0091]

	效率 η (端部 / 中央部)
没有缓冲层 42c	0.85
实施例 5	0.99

[0092] 如表 4 和图 7 所示,在所形成的没有缓冲层 42c 的样品中,在基板端部相对于基板中央部效率 η 下降至 0.85 倍,与此相对,在形成有缓冲层 42c 的实施例 5 中,在基板端部相对于基板中央部效率 η 为 0.99 倍几乎没下降。

[0093] 表 6 和图 8 表示针对比较例 5 和 6 以及实施例 3-5 测定基板端部的效率 η 的结果。在表 6 和图 8,与图 7 一样,效率 η 表示以基板中央的值进行了标准化的值。

[0094] 【表 6】

[0095]

	结晶率 X_c (I_c/I_a)	膜厚 (nm)	效率 η (端部/中央部)
比较例 1	7	30	0.542
比较例 2	10	30	0.330
实施例 3	10	40	0.962
实施例 4	13	30	0.964
实施例 5	13	40	0.985

[0096] 在实施例 3-5 的样品中,在基板端部相对于基板中央部,效率 η 维持为 0.962 倍~0.985 倍,能够看到使光电转换装置的面板面内的光电转换效率的分散变小的效果。另一方面,在比较例 5 和 6 的样品中,在基板端部相对于基板中央部,效率 η 下降为 0.542 倍和 0.330 倍。

[0097] 如上所述,通过在形成第一 i 型层 42a 之前在玻璃基板作为单膜进行成膜的情况下形成结晶率 $X_c(I_c/I_a)$ 和其面内分布比第一 i 型层 42a 和第二 i 型层 42b 高的缓冲层 42c,能够使光电转换装置的面板面内的光电转换效率的分散变小。特别是在缓冲层 42c 的结晶率 $X_c(I_c/I_a)$ 为 10 以上和其膜厚为 40nm 以上,或者结晶率 $X_c(I_c/I_a)$ 为 13 以上中,效果显著。

[0098] 附图标记的说明

[0099] 10 透明绝缘基板

[0100] 12 透明导电膜

[0101] 14 中间层

[0102] 16 第一背面电极层

[0103] 18 第二背面电极层

[0104]	20	填充材料
[0105]	22	保护膜
[0106]	40	p 型层
[0107]	42	i 型层
[0108]	42a	第一 i 型层
[0109]	42b	第二 i 型层
[0110]	44	n 型层
[0111]	100	光电转换装置
[0112]	102	非晶硅光电转换元件
[0113]	104	微晶硅光电转换元件




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8