



(11) 공개번호 10-2022-0018166
(43) 공개일자 2022년02월15일

- (71) 출원인
인천대학교 산학협력단
인천광역시 연수구 아카데미로 119 (송도동)
- (72) 발명자
송준영
인천광역시 연수구 컨벤시아대로252번길 70, 송도
더샵퍼스트파크F13-1BL 1302동 801호
- 안정모**
인천광역시 연수구 인천타워대로132번길 9 롯데몰
송도 캐슬파크 B동 2607호
- 유승명**
인천광역시 남동구 만수로 14-25 만수주공1단지아
파트 119동 304호
- (74) 대리인
김효성

(54) 발명의 명칭 디지털 주파수 고정 장치

디지털 주파수 고정 장치가 개시된다. 본 발명은 전압 제어 오실레이터를 통해서 발생하는 출력 신호의 주파수와 목표 주파수를 서로 비교하여 주파수 차이에 따른 소정의 주파수 코드를 출력한 후 주파수 코드에 따른 적절한 전압 값을 기록한 테이블을 참조하여, 출력되는 주파수 코드에 따른 제어 전압의 크기를 결정한 후 이를 기초로 상기 전압 제어 오실레이터에 인가되는 상기 제어 전압의 크기를 조정함으로써, 상기 출력 신호의 주파수를 상기 목표 주파수로 고정할 수 있는 디지털 주파수 고정 장치에 대한 것이다.

```

graph TD
    110 --- 111
    110 --- 112
    110 --- 113
    110 --- 114
    110 --- 117
    111 --> 116
    112 --> 113
    112 --> 116
    113 --> 114
    114 --> 118
    114 --> 119
    118 --> 119
    119 --> 115
    115 --> 116
    116 --> 112
    117 --> 115
    117 --> 114
    114 --> 110

```

(52) CPC특허분류

H03L 7/099 (2013.01)

H03L 7/18 (2013.01)

이 발명을 지원한 국가연구개발사업

과제고유번호	1345306723
과제번호	2018R1D1A1A02086062
부처명	교육부
과제관리(전문)기관명	한국연구재단
연구사업명	개인기초연구(교육부)(R&D)
연구과제명	200G Ethernet용 Electrical Wireline Interface 개발
기 여 율	1/1
과제수행기관명	인천대학교
연구기간	2019.11.01 ~ 2020.10.31

명세서

청구범위

청구항 1

사전 설정된 서로 다른 복수의 $N+1$ (N 은 2이상의 자연수)비트의 참조 코드들과 상기 복수의 참조 코드들 각각에 대응되는 것으로 사전 지정된 전압 값이 기록되어 있는 테이블을 저장하여 유지하는 테이블 유지부;

입력되는 제어 전압의 크기에 대응하는 주파수를 갖는 출력 신호를 발생시키는 전압 제어 오실레이터;

상기 출력 신호의 클럭을 사전 설정된 서로 다른 N 개(N 은 2이상의 자연수)의 분주비들로 각각 분주하여 N 개의 클럭 신호들을 생성하는 주파수 분주부;

사전 설정된 목표 주파수와 상기 출력 신호의 주파수를 서로 비교하고, 상기 목표 주파수를 상기 N 개의 분주비들로 분주하였을 때 생성되는 N 개의 분주 주파수들 각각과 상기 N 개의 클럭 신호들 각각의 주파수를 서로 비교하여, 상기 출력 신호와 상기 N 개의 클럭 신호들 각각의 주파수가 상기 목표 주파수와 상기 N 개의 분주 주파수들 각각 보다 높은 경우 1을 출력하고, 낮은 경우 0을 출력함으로써, $N+1$ 비트의 주파수 코드를 출력하는 코드 출력부;

상기 주파수 코드가 출력되면, 상기 주파수 코드에서 첫 번째 자리에 위치하는 비트 값만을 추출한 후 모든 비트 값이 0으로 세팅된 $N+1$ 비트의 초기 주파수 코드에서 첫 번째 비트 값을 상기 추출된 비트 값으로 변경함으로써, 변경 주파수 코드를 생성하는 코드 변경부;

상기 테이블로부터 상기 변경 주파수 코드에 대응되는 전압 값을 추출하여 상기 제어 전압의 크기를 상기 추출된 전압 값으로 조정하는 전압 조정부; 및

상기 제어 전압의 크기가 조정되면, 상기 주파수 분주부, 상기 코드 출력부, 상기 코드 변경부 및 상기 전압 조정부의 동작이 N 회 추가로 반복 수행되도록 제어함으로써, 상기 제어 전압의 크기가 N 회 추가로 조정되도록 제어하는 반복 수행 제어부

를 포함하고,

상기 코드 변경부는

상기 제어 전압의 크기 조정이 K (K 는 N 이하의 자연수)번째 반복 수행되는 시점인 경우, 상기 코드 출력부를 통해 출력되는 K 번째의 주파수 코드로부터 $K+1$ 번째 자리에 위치하는 제1 비트 값만을 추출한 후, 상기 제어 전압의 크기 조정이 $K-1$ 번째 반복 수행되었을 때 상기 코드 변경부를 통해 생성되었던 $K-1$ 번째의 변경 주파수 코드 - K 가 1인 경우에 대응하는 0번째의 변경 주파수 코드는 상기 초기 주파수 코드에서 첫 번째 비트 값이 상기 추출된 비트 값으로 변경된 코드임 - 에서 $K+1$ 번째 자리에 위치하는 비트 값을 상기 제1 비트 값으로 대체함으로써, 상기 제어 전압의 크기 조정이 K 번째 반복 수행되는 시점에 대응되는 변경 주파수 코드를 생성하는 디지털 주파수 고정 장치.

청구항 2

제1항에 있어서,

상기 코드 출력부는

상기 목표 주파수를 갖는 제1 참조 클럭 신호를 생성하고, 상기 제1 참조 클럭 신호를 상기 N 개의 분주비들로 각각 분주하여 N 개의 참조 클럭 신호들을 생성하는 참조 클럭 생성부; 및

상기 출력 신호와 상기 제1 참조 클럭 신호를 서로 비교하고, 상기 N 개의 클럭 신호들 각각과 상기 N 개의 참조 클럭 신호들 각각을 서로 비교하여, 상기 출력 신호와 상기 N 개의 클럭 신호들 각각이 상기 제1 참조 클럭 신호와 상기 N 개의 참조 클럭 신호들 각각의 주파수보다 높은 경우 1을 출력하고, 낮은 경우 0을 출력함으로써, $N+1$ 비트의 주파수 코드를 출력하는 비교 출력부

를 포함하는 디지털 주파수 고정 장치.

청구항 3

제1항에 있어서,

상기 전압 조정부는

복수의 저항들이 직렬로 연결된 저항 레더 - 상기 저항 레더를 구성하는 상기 복수의 저항들은 하단에 연결된 저항이 상단에 연결된 저항보다 큰 값을 갖도록 구성됨 - 를 구성하는 복수의 출력 노드들 중 상기 테이블로부터 추출된 전압 값의 크기에 따른 전압이 출력되는 어느 하나의 노드를 상기 전압 제어 오실레이터의 입력단과 연결하는 스위칭 동작을 수행함으로써, 상기 제어 전압의 크기를 조정하는 디지털 주파수 고정 장치.

청구항 4

제1항에 있어서,

상기 테이블에는 상기 복수의 참조 코드들의 크기와 각 참조 코드에 대응되는 전압 값의 크기가 서로 음의 상관 관계를 갖도록 지정되어 있는 것을 특징으로 하는 디지털 주파수 고정 장치.

발명의 설명

기술 분야

[0001] 본 발명은 디지털 주파수 고정 장치에 대한 것이다.

배경 기술

[0002] 위상 고정 루프(phase locked loop)는 시스템에서 필요한 특정 주파수를 갖는 클럭을 생성하는 블록으로서, 출력 신호를 발생시키는 전압 제어 오실레이터(Voltage-Controlled Oscillator: VCO), 상기 출력 신호의 클럭을 분주하여 낮은 주파수 대역으로 변환하는 분주기(Divider), 외부에서 입력된 낮은 주파수를 갖는 레퍼런스 클럭 신호와 분주된 상기 출력 신호의 위상 차이를 비교하여 위상차를 검출하는 위상차 검출기(Phase and Frequency Detector: PFD), 검출된 위상차를 이용해 그 차이만큼을 전하의 양으로 바꿔주는 차지 펌프(Charge Pump: CP), 차지 펌프에 제공한 전하를 저장하여 상기 전압 제어 오실레이터로 제어 전압을 제공하는 루프 필터(Loop Filter: LF)로 구성된다.

[0003] 위상차 검출기에서는 레퍼런스 클럭 신호와 분주된 상기 출력 신호의 위상 차이만큼을 펄스의 폭으로 출력하고, 차지 펌프에서는 위상차 검출기에서 출력되는 펄스 신호의 패턴에 기초하여 전하를 루프 필터에 제공하거나 방출하는 과정을 반복함으로써, 전압 제어 오실레이터의 주파수를 목표 주파수로 일정하게 고정시킨다.

[0004] 기존의 PLL에서는 분주기를 통해 VCO의 출력 신호의 주파수를 낮은 주파수 대역으로 분주한 후 낮은 주파수 대역에서 레퍼런스 주파수와의 위상차를 비교한다는 점에서, 이 과정에서 노이즈가 발생할 수 있고, 목표 주파수의 범위를 크게 벗어난 출력 신호의 주파수 고정이 필요한 경우, 주파수 고정에 소요되는 시간이 길어질 수 있는 문제가 있었다.

[0005] 따라서, 기존의 PLL과 달리, 디지털 코드를 기반으로 VCO의 출력 신호의 주파수를 목표 주파수로 고정함으로써, 빠른 주파수의 고정이 가능하도록 하는 디지털 주파수 고정 장치에 대한 기술의 연구가 필요하다.

발명의 내용

해결하려는 과제

[0006] 본 발명은 전압 제어 오실레이터를 통해서 발생하는 출력 신호의 주파수와 목표 주파수를 서로 비교하여 주파수 차이에 따른 소정의 주파수 코드를 출력한 후 주파수 코드에 따른 적절한 전압 값을 기록한 테이블을 참조하여, 출력되는 주파수 코드에 따른 제어 전압의 크기를 결정한 후 이를 기초로 상기 전압 제어 오실레이터에 인가되는 상기 제어 전압의 크기를 조정함으로써, 상기 출력 신호의 주파수를 상기 목표 주파수로 고정할 수 있는 디지털 주파수 고정 장치를 제시하고자 한다.

과제의 해결 수단

[0007] 본 발명의 일실시예에 따른 디지털 주파수 고정 장치는 사전 설정된 서로 다른 복수의 $N+1$ (N 은 2이상의 자연

수)비트의 참조 코드들과 상기 복수의 참조 코드들 각각에 대응되는 것으로 사전 지정된 전압 값이 기록되어 있는 테이블을 저장하여 유지하는 테이블 유지부, 입력되는 제어 전압의 크기에 대응하는 주파수를 갖는 출력 신호를 발생시키는 전압 제어 오실레이터, 상기 출력 신호의 클럭을 사전 설정된 서로 다른 N개(N은 2이상의 자연수)의 분주비들로 각각 분주하여 N개의 클럭 신호들을 생성하는 주파수 분주부, 사전 설정된 목표 주파수와 상기 출력 신호의 주파수를 서로 비교하고, 상기 목표 주파수를 상기 N개의 분주비들로 분주하였을 때 생성되는 N개의 분주 주파수들 각각과 상기 N개의 클럭 신호들 각각의 주파수를 서로 비교하여, 상기 출력 신호와 상기 N개의 클럭 신호들 각각의 주파수가 상기 목표 주파수와 상기 N개의 분주 주파수들 각각 보다 높은 경우 1을 출력하고, 낮은 경우 0을 출력함으로써, N+1비트의 주파수 코드를 출력하는 코드 출력부, 상기 주파수 코드가 출력되면, 상기 주파수 코드에서 첫 번째 자리에 위치하는 비트 값을 추출한 후 모든 비트 값이 0으로 세팅된 N+1비트의 초기 주파수 코드에서 첫 번째 비트 값을 상기 추출된 비트 값으로 변경함으로써, 변경 주파수 코드를 생성하는 코드 변경부, 상기 테이블로부터 상기 변경 주파수 코드에 대응되는 전압 값을 추출하여 상기 제어 전압의 크기를 상기 추출된 전압 값으로 조정하는 전압 조정부 및 상기 제어 전압의 크기가 조정되면, 상기 주파수 분주부, 상기 코드 출력부, 상기 코드 변경부 및 상기 전압 조정부의 동작이 N회 추가로 반복 수행되도록 제어함으로써, 상기 제어 전압의 크기가 N회 추가로 조정되도록 제어하는 반복 수행 제어부를 포함하고, 상기 코드 변경부는 상기 제어 전압의 크기 조정이 K(K는 N이하의 자연수)번째 반복 수행되는 시점인 경우, 상기 코드 출력부를 통해 출력되는 K번째의 주파수 코드로부터 K+1번째 자리에 위치하는 제1 비트 값을 추출한 후, 상기 제어 전압의 크기 조정이 K-1번째 반복 수행되었을 때 상기 코드 변경부를 통해 생성되었던 K-1번째의 변경 주파수 코드 - K가 1인 경우에 대응하는 0번째의 변경 주파수 코드는 상기 초기 주파수 코드에서 첫 번째 비트 값이 상기 추출된 비트 값으로 변경된 코드임 - 에서 K+1번째 자리에 위치하는 비트 값을 상기 제1 비트 값으로 대체함으로써, 상기 제어 전압의 크기 조정이 K번째 반복 수행되는 시점에 대응되는 변경 주파수 코드를 생성한다.

발명의 효과

[0008] 본 발명에 따른 디지털 주파수 고정 장치는 전압 제어 오실레이터를 통해서 발생하는 출력 신호의 주파수와 목표 주파수를 서로 비교하여 주파수 차이에 따른 소정의 주파수 코드를 출력한 후 주파수 코드에 따른 적절한 전압 값을 기록한 테이블을 참조하여, 출력되는 주파수 코드에 따른 제어 전압의 크기를 결정한 후 이를 기초로 상기 전압 제어 오실레이터에 인가되는 상기 제어 전압의 크기를 조정함으로써, 상기 출력 신호의 주파수를 상기 목표 주파수로 고정할 수 있다.

도면의 간단한 설명

[0009] 도 1은 본 발명의 일실시예에 따른 디지털 주파수 고정 장치의 구조를 도시한 도면이다.
도 2는 본 발명의 일실시예에 따른 디지털 주파수 고정 장치의 동작을 설명하기 위한 도면이다.

발명을 실시하기 위한 구체적인 내용

[0010] 이하에서는 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명하기로 한다. 이러한 설명은 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였으며, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 본 명세서 상에서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 사람에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다.

[0011] 본 문서에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다. 또한, 본 발명의 다양한 실시예들에 있어서, 각 구성요소들, 기능 블록들 또는 수단들은 하나 또는 그 이상의 하부 구성요소로 구성될 수 있고, 각 구성요소들이 수행하는 전기, 전자, 기계적 기능들은 전자회로, 집적회로, ASIC(Application Specific Integrated Circuit) 등 공지된 다양한 소자들 또는 기계적 요소들로 구현될 수 있으며, 각각 별개로 구현되거나 2 이상이 하나로 통합되어 구현될 수도 있다.

[0012] 도 1은 본 발명의 일실시예에 따른 디지털 주파수 고정 장치의 구조를 도시한 도면이다.

[0013] 도 1을 참조하면, 본 발명에 따른 디지털 주파수 고정 장치(110)는 테이블 유지부(111), 전압 제어 오실레이터(112), 주파수 분주부(113), 코드 출력부(114), 코드 변경부(115), 전압 조정부(116) 및 반복 수행 제어부

(117)를 포함한다.

[0014] 테이블 유지부(111)는 사전 설정된 서로 다른 복수의 $N+1$ (N 은 2이상의 자연수)비트의 참조 코드들과 상기 복수의 참조 코드들 각각에 대응되는 것으로 사전 지정된 전압 값이 기록되어 있는 테이블을 저장하여 유지한다.

[0015] 이때, 본 발명의 일실시예에 따르면, 상기 테이블에는 상기 복수의 참조 코드들의 크기와 각 참조 코드에 대응되는 전압 값의 크기가 서로 음의 상관관계를 갖도록 지정되어 있을 수 있다. 즉, 상기 테이블에는 참조 코드의 크기가 클수록 작은 값의 전압 값이 서로 대응되어 기록되어 있을 수 있다.

[0016] 관련해서, N 을 3이라고 하는 경우, 상기 테이블에는 하기의 표 1과 같이 정보가 기록되어 있을 수 있다.

표 1

복수의 참조 코드들	전압 값
0000	5V
0001	4.9V
0011	4.8V
...	...
1000	4.2V
...	...
1111	3.5V

[0020] 전압 제어 오실레이터(112)는 입력되는 제어 전압의 크기에 대응하는 주파수를 갖는 출력 신호를 발생시킨다.

[0021] 주파수 분주부(113)는 전압 제어 오실레이터(112)를 통해 발생하는 상기 출력 신호의 클럭을 사전 설정된 서로 다른 N 개(N 은 2이상의 자연수)의 분주비들로 각각 분주하여 N 개의 클럭 신호들을 생성한다.

[0022] 예컨대, N 을 '3'이라고 하고, 서로 다른 N 개의 분주비들이 각각 '1/2', '1/4', '1/8'이라고 하는 경우, 주파수 분주부(113)는 상기 출력 신호의 클럭을 '1/2', '1/4', '1/8'의 분주비로 각각 분주해서 3개의 클럭 신호들을 생성할 수 있다.

[0023] 코드 출력부(114)는 사전 설정된 목표 주파수와 상기 출력 신호의 주파수를 서로 비교하고, 상기 목표 주파수를 상기 N 개의 분주비들로 분주하였을 때 생성되는 N 개의 분주 주파수들 각각과 상기 N 개의 클럭 신호들 각각의 주파수를 서로 비교하여, 상기 출력 신호와 상기 N 개의 클럭 신호들 각각의 주파수가 상기 목표 주파수와 상기 N 개의 분주 주파수들 각각 보다 높은 경우 1을 출력하고, 낮은 경우 0을 출력함으로써, $N+1$ 비트의 주파수 코드를 출력한다.

[0024] 예컨대, 전술한 예와 같이, N 을 '3'이라고 하고, N 개의 분주비들이 각각 '1/2', '1/4', '1/8'이라고 하는 경우, 코드 출력부(114)는 상기 출력 신호의 주파수와 상기 목표 주파수를 비교할 수 있고, 상기 출력 신호가 '1/2'로 분주된 클럭 신호의 주파수와 상기 목표 주파수가 '1/2'로 분주된 주파수를 서로 비교할 수 있으며, 상기 출력 신호가 '1/4'로 분주된 클럭 신호의 주파수와 상기 목표 주파수가 '1/4'로 분주된 주파수를 서로 비교할 수 있으며, 상기 출력 신호가 '1/8'로 분주된 클럭 신호의 주파수와 상기 목표 주파수가 '1/8'로 분주된 주파수를 서로 비교할 수 있다.

[0025] 즉, 코드 출력부(114)는 하기의 표 2와 같이 각 주파수를 서로 비교할 수 있다.

표 2

분주비	출력 신호측	목표 주파수측
1	출력 신호의 주파수	목표 주파수
1/2	1/2로 분주된 클럭 신호	1/2로 분주된 주파수
1/4	1/4로 분주된 클럭 신호	1/4로 분주된 주파수
1/8	1/8로 분주된 클럭 신호	1/8로 분주된 주파수

- [0029] 이때, 코드 출력부(114)는 각 주파수의 비교 결과, 상기 출력 신호와 '1/2', '1/4', '1/8'로 각각 분주된 클럭 신호들의 주파수가 상기 목표 주파수와 '1/2', '1/4', '1/8'로 각각 분주된 분주 주파수보다 높은 경우 1을 출력하고, 낮은 경우 0을 출력함으로써, 4비트의 주파수 코드를 출력할 수 있다.
- [0030] 관련해서, 상기 표 2에서 분주비 '1', '1/4'에서의 출력 신호측의 주파수가 목표 주파수보다 높다고 하고, 분주비 '1/2', '1/8'에서의 출력 신호측의 주파수가 목표 주파수보다 낮다고 하는 경우, 코드 출력부(114)는 '1010'이라고 하는 주파수 코드를 출력할 수 있다.
- [0031] 즉, 코드 출력부(114)는 전압 제어 오실레이터(112)를 통해 소정의 출력 신호가 발생되면, 상기 출력 신호를 N개의 분주비들로 각각 분주한 후 상기 출력 신호 및 각 분주된 클럭 신호의 주파수를 소정의 목표 주파수 및 상기 목표 주파수가 N개의 분주비들로 각각 분주된 분주 주파수들과 하나씩 비교해서, 각 분주비별 주파수의 비교 결과, 출력 신호의 주파수가 목표 주파수보다 높으면 1, 낮으면 0을 할당하는 방식으로 N+1비트의 주파수 코드를 출력할 수 있다.
- [0032] 이때, 본 발명의 일실시예에 따르면, 코드 출력부(114)는 전압 제어 오실레이터(112)를 통해 출력되는 출력 신호를 각 분주비별로 목표 주파수와 비교하기 위한 구체적인 구성으로, 참조 클럭 생성부(118) 및 비교 출력부(119)를 포함할 수 있다.
- [0033] 참조 클럭 생성부(118)는 상기 목표 주파수를 갖는 제1 참조 클럭 신호를 생성하고, 상기 제1 참조 클럭 신호를 상기 N개의 분주비들로 각각 분주하여 N개의 참조 클럭 신호들을 생성한다.
- [0034] 비교 출력부(119)는 상기 출력 신호와 상기 제1 참조 클럭 신호를 서로 비교하고, 상기 N개의 클럭 신호들 각각과 상기 N개의 참조 클럭 신호들 각각을 서로 비교하여, 상기 출력 신호와 상기 N개의 클럭 신호들 각각이 상기 제1 참조 클럭 신호와 상기 N개의 참조 클럭 신호들 각각의 주파수보다 높은 경우 1을 출력하고, 낮은 경우 0을 출력함으로써, N+1비트의 주파수 코드를 출력한다.
- [0035] 예컨대, 전술한 예와 같이, N을 '3'이라고 하고, 3개의 분주비들이 각각 '1/2', '1/4', '1/8'이라고 하는 경우, 참조 클럭 생성부(118)는 상기 목표 주파수를 갖는 제1 참조 클럭 신호를 생성한 후 상기 제1 참조 클럭 신호를 '1/2', '1/4', '1/8'로 각각 분주하여 3개의 참조 클럭 신호들을 추가로 생성할 수 있다.
- [0036] 그러고 나서, 비교 출력부(119)는 상기 출력 신호와 상기 제1 참조 클럭 신호를 서로 비교하고, '1/2'로 분주된 출력 신호와 '1/2'로 분주된 참조 클럭 신호를 비교하며, '1/4'로 분주된 출력 신호와 '1/4'로 분주된 참조 클럭 신호를 비교하고, '1/8'로 분주된 출력 신호와 '1/8'로 분주된 참조 클럭 신호를 각각 비교하여, 각 분주비에서 출력 신호의 주파수가 참조 클럭 신호의 주파수보다 높은 경우 1을 출력하고, 낮은 경우 0을 출력함으로써, 4비트의 주파수 코드를 출력할 수 있다.
- [0037] 코드 변경부(115)는 코드 출력부(114)에서 상기 주파수 코드가 출력되면, 상기 주파수 코드에서 첫 번째 자리에 위치하는 비트 값을 추출한 후 모든 비트 값이 0으로 세팅된 N+1비트의 초기 주파수 코드에서 첫 번째 비트 값을 상기 추출된 비트 값으로 변경함으로써, 변경 주파수 코드를 생성한다.
- [0038] 예컨대, N을 '3'이라고 하고, 코드 출력부(114)에서 출력된 상기 주파수 코드가 '1011'이라고 하는 경우, 코드 변경부(115)는 상기 주파수 코드에서 첫 번째 자리에 위치하는 비트 값인 '1'을 추출한 후 모든 비트 값이 0으로 세팅된 4비트의 초기 주파수 코드인 '0000'에서 첫 번째 비트 값을 상기 추출된 비트 값인 '1'로 변경함으로써, '1000'이라고 하는 변경 주파수 코드를 생성할 수 있다.
- [0039] 전압 조정부(116)는 상기 테이블로부터 상기 변경 주파수 코드에 대응되는 전압 값을 추출하여 상기 제어 전압의 크기를 상기 추출된 전압 값으로 조정한다.
- [0040] 관련해서, 전술한 예와 같이, 코드 변경부(115)에서 '1000'이라고 하는 변경 주파수 코드가 생성된 경우, 전압 조정부(116)는 상기 표 1과 같은 테이블로부터 '1000'이라고 하는 변경 주파수 코드에 대응되는 전압 값인 '4.2V'를 추출하여 상기 제어 전압의 크기를 상기 추출된 전압 값인 '4.2V'로 조정할 수 있다. 이때, 전압 제어 오실레이터(112)는 '4.2V'라는 제어 전압을 입력으로 수신하여 상기 제어 전압에 따른 주파수를 갖는 출력 신호를 발생시킬 수 있다.
- [0041] 이때, 본 발명의 일실시예에 따르면, 전압 조정부(116)는 복수의 저항들이 직렬로 연결된 저항 래더를 구성하는

복수의 출력 노드들 중 상기 테이블로부터 추출된 전압 값의 크기에 따른 전압이 출력되는 어느 하나의 노드를 전압 제어 오실레이터(112)의 입력단과 연결하는 스위칭 동작을 수행함으로써, 상기 제어 전압의 크기를 조정할 수 있다. 이때, 상기 저항 래더를 구성하는 상기 복수의 저항들은 하단에 연결된 저항이 상단에 연결된 저항보다 큰 값을 갖도록 구성된다.

[0042] 관련해서, 도 2에는 복수의 저항들이 직렬로 연결된 저항 래더의 예시가 도시되어 있다. 도 2에 도시된 저항 래더의 저항들은 상단에서 하단으로 갈수록 큰 값을 갖도록 구성된다. 이때, 코드 변경부(115)를 통해 생성된 변경 주파수 코드가 '1000'이라고 하는 경우, 전압 조정부(116)는 상기 표 1과 같은 테이블로부터 '1000'에 대응되는 전압 값인 '4.2V'를 추출할 수 있다. 그리고 나서, 전압 조정부(116)는 도 2와 같은 저항 래더에서 '1000'이라고 하는 코드에 대응되는 전압 값인 '4.2V'가 출력되는 노드(210)를 선택한 후 선택된 노드(210)를 전압 제어 오실레이터(112)의 입력단과 연결시킴으로써, 전압 제어 오실레이터(112)에 입력으로 인가되는 상기 제어 전압의 크기를 '4.2V'로 조정할 수 있다.

[0043] 이렇게, 전압 조정부(116)에 의해 상기 제어 전압의 크기가 조정되면, 반복 수행 제어부(117)는 주파수 분주부(113), 코드 출력부(114), 코드 변경부(115) 및 전압 조정부(116)의 동작이 N회 추가로 반복 수행되도록 제어함으로써, 상기 제어 전압의 크기가 N회 추가로 조정되도록 제어한다.

[0044] 이때, 코드 변경부(115)는 상기 제어 전압의 크기 조정이 K(K는 N이하의 자연수)번째 반복 수행되는 시점인 경우, 코드 출력부(114)를 통해 출력되는 K번째의 주파수 코드로부터 K+1번째 자리에 위치하는 제1 비트 값만을 추출한 후, 상기 제어 전압의 크기 조정이 K-1번째 반복 수행되었을 때 코드 변경부(115)를 통해 생성되었던 K-1번째의 변경 주파수 코드(K가 1인 경우에 대응하는 0번째의 변경 주파수 코드는 상기 초기 주파수 코드에서 첫 번째 비트 값이 상기 추출된 비트 값으로 변경된 코드임)에서 K+1번째 자리에 위치하는 비트 값을 상기 제1 비트 값으로 대체함으로써, 상기 제어 전압의 크기 조정이 K번째 반복 수행되는 시점에 대응되는 변경 주파수 코드를 생성할 수 있다.

[0045] 관련해서, 전술한 예와 같이, N을 '3'이라고 하고, 전압 조정부(116)에 의해 상기 제어 전압의 크기가 '4.2V'로 조정되었다고 하는 경우, 반복 수행 제어부(117)는 주파수 분주부(113), 코드 출력부(114), 코드 변경부(115) 및 전압 조정부(116)의 동작이 3회 추가로 반복 수행되도록 제어함으로써, 상기 제어 전압의 크기가 3회 추가로 조정되도록 제어할 수 있다.

[0046] 구체적으로, 상기 제어 전압의 크기가 '4.2V'로 조정되면, 전압 제어 오실레이터(112)는 '4.2V'라고 하는 제어 전압의 크기에 대응되는 주파수를 갖는 출력 신호를 발생시킬 수 있고, 이때, 주파수 분주부(113)는 상기 출력 신호를 3개의 분주비들로 각각 분주해서 3개의 클럭 신호들을 다시 생성할 수 있다.

[0047] 그리고, 코드 출력부(114)는 상기 출력 신호와 상기 3개의 클럭 신호들 각각을 목표 주파수와 그에 따른 분주 주파수 각각과 비교함으로써, 4비트의 주파수 코드를 다시 출력할 수 있다.

[0048] 관련해서, 코드 출력부(114)에서 출력된 주파수 코드가 '1100'이라고 하는 경우, 코드 변경부(115)는 상기 제어 전압의 크기 조정이 첫 번째 반복 수행되는 시점이기 때문에, '1100'이라고 하는 주파수 코드로부터 두 번째 자리에 위치하는 제1 비트 값인 '1'을 추출한 후, 이전 순번에서 코드 변경부(115)를 통해 생성되었던 변경 주파수 코드인 '1000'에서 두 번째 자리에 위치하는 비트 값을 상기 제1 비트 값인 '1'로 대체함으로써, '1100'이라고 하는 변경 주파수 코드를 생성할 수 있다.

[0049] 그 이후, 전압 조정부(116)는 상기 테이블로부터 '1100'이라고 하는 변경 주파수 코드에 대응되는 전압 값을 추출하여, 상기 제어 전압의 크기를 상기 추출된 전압 값으로 조정할 수 있다.

[0050] 이렇게, '1100'이라고 하는 변경 주파수 코드에 대응되는 전압 값으로 상기 제어 전압의 크기가 조정되면, 전압 제어 오실레이터(112)는 상기 제어 전압에 따른 출력 신호를 발생시킬 수 있다.

[0051] 이때, 주파수 분주부(113)는 다시 한번 상기 출력 신호를 3개의 분주비들로 각각 분주해서 3개의 클럭 신호들을 생성할 수 있고, 코드 출력부(114)는 상기 출력 신호와 상기 3개의 클럭 신호들 각각을 목표 주파수와 그에 따른 분주 주파수 각각과 비교함으로써, 4비트의 주파수 코드를 다시 출력할 수 있다.

[0052] 관련해서, 코드 출력부(114)에서 출력된 주파수 코드가 '1011'이라고 하는 경우, 코드 변경부(115)는 상기 제어 전압의 크기 조정이 두 번째 반복 수행되는 시점이기 때문에, '1011'이라고 하는 주파수 코드로부터 세 번째 자리에 위치하는 제1 비트 값인 '1'을 추출한 후, 이전 순번에서 코드 변경부(115)를 통해 생성되었던 변경 주파수 코드인 '1100'에서 세 번째 자리에 위치하는 비트 값을 상기 제1 비트 값인 '1'로 대체함으로써, '1110'이라

고 하는 변경 주파수 코드를 생성할 수 있다.


- [0053] 그 이후, 전압 조정부(116)는 상기 테이블로부터 '1110'이라고 하는 변경 주파수 코드에 대응되는 전압 값을 추출하여, 상기 제어 전압의 크기를 상기 추출된 전압 값으로 조정할 수 있다.
- [0054] 이렇게, '1110'이라고 하는 변경 주파수 코드에 대응되는 전압 값으로 상기 제어 전압의 크기가 조정되면, 전압 제어 오실레이터(112)는 상기 제어 전압에 따른 출력 신호를 발생시킬 수 있다.
- [0055] 이때, 주파수 분주부(113)는 마지막으로 상기 출력 신호를 3개의 분주비들로 각각 분주해서 3개의 클럭 신호들을 생성할 수 있고, 코드 출력부(114)는 상기 출력 신호와 상기 3개의 클럭 신호들 각각을 목표 주파수와 그에 따른 분주 주파수 각각과 비교함으로써, 4비트의 주파수 코드를 다시 출력할 수 있다.
- [0056] 관련해서, 코드 출력부(114)에서 출력된 주파수 코드가 '1001'이라고 하는 경우, 코드 변경부(115)는 상기 제어 전압의 크기 조정이 세 번째 반복 수행되는 시점이기 때문에, '1001'이라고 하는 주파수 코드로부터 네 번째 자리에 위치하는 제1 비트 값인 '1'을 추출한 후, 이전 순번에서 코드 변경부(115)를 통해 생성되었던 변경 주파수 코드인 '1110'에서 네 번째 자리에 위치하는 비트 값을 상기 제1 비트 값인 '1'로 대체함으로써, '1111'이라고 하는 변경 주파수 코드를 생성할 수 있다.
- [0057] 그 이후, 전압 조정부(116)는 상기 테이블로부터 '1111'이라고 하는 변경 주파수 코드에 대응되는 전압 값을 추출하여, 상기 제어 전압의 크기를 상기 추출된 전압 값으로 조정할 수 있다.
- [0058] 이렇게, 반복 수행 제어부(117)는 첫 번째로 제어 전압의 크기 조정이 완료되면, 이러한 제어 전압의 크기 조정이 N회 추가로 반복 수행되도록 제어함으로써, 전압 제어 오실레이터(112)를 통해 발생하는 출력 신호의 주파수를 N회 분주된 주파수별로 조금씩 목표 주파수에 근접하도록 상기 제어 전압의 크기를 조금씩 조정할 수 있다.
- [0059] 이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
- [0060] 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

부호의 설명

- [0061] 110: 디지털 주파수 고정 장치
- 111: 테이블 유지부 112: 전압 제어 오실레이터
- 113: 주파수 분주부 114: 코드 출력부
- 115: 코드 변경부 116: 전압 조정부
- 117: 반복 수행 제어부 118: 참조 클럭 생성부
- 119: 비교 출력부

도면

도면1



도면2

