

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.
H02M 7/515 (2006.01)



[12] 发明专利说明书

专利号 ZL 200510124820.2

[45] 授权公告日 2009年9月2日

[11] 授权公告号 CN 100536309C

[22] 申请日 2005.11.21

[21] 申请号 200510124820.2

[30] 优先权

[32] 2004.11.19 [33] JP [31] 336008/2004

[73] 专利权人 三垦电气株式会社

地址 日本埼玉县

[72] 发明人 京野羊一

[56] 参考文献

US6061255A 2000.5.9

JP2004-135415A 2004.4.30

US6791849B2 2004.9.14

US6353544B1 2002.3.5

审查员 李伟波

[74] 专利代理机构 永新专利商标代理有限公司
代理人 王 英


权利要求书4页 说明书23页 附图13页

[54] 发明名称

开关电源装置和开关方法

[57] 摘要

流经电抗器(5)的电流流经电阻器(9)，其根据电流的值产生电压。当由电阻器(9)产生的电压大于或者等于晶体管(18)的阈值时，晶体管(18)处于导通状态。当流经电抗器(5)的电流减小，并且由电阻器(9)产生的电压变得小于晶体管(18)的阈值时，晶体管(18)截止，并且 NMOS(16) 导通。因而，通过二极管(14)降低 NMOS(7) 的栅极电压，确保 NMOS(7) 在流经变压器(2)的次级线圈(2b)的电流变成零之前截止。



1、一种开关电源装置，包括：

变压器（2），具有初级和次级线圈（2a、2b）；

主开关元件（3），开关流经所述初级线圈（2a）的电流；

控制器（4），控制所述主开关元件（3）的操作；

平滑电路（6）；

整流开关元件（7），在所述次级线圈（2b）和所述平滑电路（6）之间连接和断开；以及

整流元件驱动电路（2c、5、8-33），驱动所述整流开关元件，并且该整流元件驱动电路包括：

电抗器（5），与所述次级线圈（2b）并联连接，在所述主开关元件（3）的导通期间储存能量，并且在所述主开关元件（3）的截止期间释放所述储存的能量，以及

驱动电路（2c、8-15、18），检测流经所述电抗器（5）的电流的电流值，并且当流经所述电抗器的所述电流大于或者等于预定值时，在所述主开关元件的所述截止期间使所述整流开关元件导通，而当流经所述电抗器的所述电流小于所述预定值时，使所述整流开关元件截止。

2、根据权利要求1所述的开关电源装置，

其中所述驱动电路包括电流检测电路，其检测流经所述电抗器（5）的所述电流的电流值，并且所述电流检测电路包括电流检测电阻器（9），一端连接到所述电抗器（5），而另一端连接到所述次级线圈（2b）；以及晶体管（18），具有控制电极，以及根据施加到所述控制电极的信号改变导通状态的第一和第二导通电极，所述控制电极连接到所述电抗器（5），所述第一导通电极连接到所述次级线圈，以及

当由于流经所述电抗器（5）的所述电流而在所述电流检测电阻器（9）上产生的电压降变得小于所述晶体管（18）的阈值时，所述驱动电路（2c、8-15、18）根据所述晶体管（18）的所述第二导通电极上的电压，使所述整流开关元件（7）截止。

3、根据权利要求 2 所述的开关电源装置，其中所述晶体管（18）是双极性晶体管，它的基极、发射极和集电极分别对应于所述控制电极、所述第一导通电极和所述第二导通电极。

4、根据权利要求 2 所述的开关电源装置，其中所述晶体管（18）是 MOS 晶体管，它的栅极、源极和漏极分别对应于所述控制电极、所述第一导通电极和所述第二导通电极。

5、根据权利要求 2 所述的开关电源装置，其中所述驱动电路包括截止控制开关（16），其具有：电流通路，一端连接到所述次级线圈（2b），而另一端连接到所述整流开关元件（7）的控制端；以及控制端，连接到与所述次级线圈（2b）串联连接的辅助线圈（2c）、以及所述晶体管（18）的所述第二导通电极；当所述晶体管（18）截止时，所述截止控制开关（16）导通以降低所述整流开关元件（7）的所述控制端上的电压。

6、根据权利要求 2 所述的开关电源装置，其中所述驱动电路包括电流旁通二极管（20），它的阳极和阴极分别连接到所述电抗器（5）、以及所述晶体管的所述第二导通电极。

7、根据权利要求 5 所述的开关电源装置，其中所述驱动电路包括具有电阻器和二极管的滞回电路（23），连接在所述电抗器（5）和

所述截止控制开关（16）的所述电流通路的所述另一端之间，并且在所述截止控制开关的导通期间，允许流经所述电抗器的所述电流部分地流经所述截止控制开关。

8、根据权利要求 5 所述的开关电源装置，其中所述驱动电路包括偏置电路（25），其确保电流从所述辅助线圈（2c）或所述整流开关元件的所述控制端通过电阻器（26、27）流到所述电流检测电路。

9、根据权利要求 5 所述的开关电源装置，其中所述整流元件驱动电路包括电容器，其连接在所述整流开关元件的所述控制端和所述辅助线圈之间，并且具有减小所述整流开关元件的所述控制端上的电压的功能。

10、根据权利要求 5 所述的开关电源装置，其中所述整流元件驱动电路包括电容器，其连接在所述整流开关元件（7）的所述控制端和所述辅助线圈（2c）之间，并且具有减小所述整流开关元件的所述控制端上的电压的功能、以及驱动所述整流开关元件的功能。

11、根据权利要求 5 所述的开关电源装置，其中所述驱动电路包括驱动晶体管（13），它的发射极、基极和集电极分别连接到所述整流开关元件（7）的所述控制端、所述截止控制开关的主端子的另一端、以及所述辅助线圈，并且电阻器（12）和齐纳二极管（36）连接在所述驱动晶体管的所述基极和所述集电极之间。

12、根据权利要求 1 所述的开关电源装置，其中所述驱动电路包括电流检测电路，检测流经电抗器（5）的电流的电流值；以及门电路（39），当所述主开关元件截止时，根据所述电流检测电路的检测

结果，使所述整流开关元件导通和截止。

13、根据权利要求 12 所述的开关电源装置，其中所述电流检测电路包括

电流检测电阻器（9），一端连接到所述电抗器（5），而另一端连接到所述次级线圈，以及

比较器（40），对所述电流检测电阻器所产生的电压与预定电压进行比较，并且

当所述主开关元件截止时，所述驱动电路根据所述比较器（40）的输出信号，使所述整流开关元件导通和截止。

14、一种开关方法，包括以下步骤：

间歇地将电流提供给变压器（2）的初级线圈（2a）；以及

根据流经电抗器的电流，在没有电流流经所述初级线圈期间以及当流经与所述变压器的次级线圈并联的电抗器（5）的电流的电流值大于或者等于预定值时，使整流开关元件导通，以便通过整流开关元件将所述变压器的次级线圈（2b）的输出提供给平滑电路，而当流经所述电抗器的所述电流的所述电流值小于所述预定值时，使所述整流开关元件截止。

开关电源装置和开关方法

发明领域

本发明涉及一种开关电源装置以及它所使用的一种开关方法。

背景技术

KOKAI 公开号为 2004-135415 的未审查日本专利申请公开了一种常规的开关电源（开关模式电源）装置。

图 13 示出用于说明在上述公报中给出的常规开关电源装置的电路图。

该开关电源装置包括主开关元件 Q1、同步整流开关元件 Q2、串联电路 26、以及同步开关控制电路 27。

主开关元件 Q1 开关（导通和截止）流经变压器 T1 的初级线圈 LP 的电流。同步整流开关元件 Q2 连接在变压器 T 的次级线圈 LS 和负载之间。串联电路 26 包括同步整流电感元件 L1 和二极管 D1，并且与变压器 T1 的次级线圈 LS 并联连接。同步整流开关控制电路 27 包括二极管 D2、电容器 C51、以及晶体管 Q5。

同步整流开关元件 Q2 在主开关元件 Q1 的导通期间截止，并且将电能储存和积累在变压器 T1 以及同步整流电感元件 L1 中。同步整流开关元件 Q2 在主开关元件 Q1 的截止期间导通，并且允许储存的电能释放。在储存在变压器 T1 中的电能释放完成之前，二极管 D1 的动作导致同步整流电感元件 L1 完成储存电能的释放。根据同步整流电感元件 L1 和二极管 D1 之间的节点 A 上的电压，同步整流开关控制电路 27 中的二极管 D2 检测到同步整流电感元件 L1 的储存电能已经释放，并使同步整流开关元件 Q2 截止。

在这一开关电源装置里，即使变压器 T1 的储存电能的释放已经完毕，节点 A 上的电压也不会立即下降。更准确地说，因为同步整流电感元件 L1 的电感效应和同步整流控制电路 27 的电容效应，或者同步整流电感元件 L1 的寄生电容效应，节点 A 的电压在储存的电能从变压器 T1 释放完毕之后，节点 A 的电压不会立即下降。节点 A 上电压下降的延迟可以在变压器 T1 的储存电能已经释放完毕之后，保持同步整流开关元件 Q2 导通。这会降低效率，并且损坏元件。

发明内容

因此，本发明的目的是实现一种开关电源装置，其中整流开关在合适的时刻导通和截止。

为了实现上述目的，本发明的开关电源装置包括：

具有初级和次级线圈（2a、2b）的变压器（2）；

开关流经初级线圈（2a）的电流的主开关元件（3）；

控制主开关元件（3）工作的控制器（4）；

平滑电路（6）；

在次级线圈（2b）和平滑电路（6）之间连接和断开的整流开关元件（7）；以及

驱动整流开关元件的整流元件驱动电路（2c、5、8-33），并且包括

电抗器（5），与次级线圈（2b）并联连接，在主开关元件（3）的导通期间储存能量，在主开关元件（3）的截止期间释放所储存的能量，

以及

驱动电路（2c、8-15、18），其检测流经所述电抗器（5）的电流值，并且当流经所述电抗器的电流大于或者等于预定值时，在主开关元件的截止期间使整流开关元件导通，并且当流经电抗器的电流小于

预定值时，使整流开关元件截止。

通过采用这种结构，当流经与变压器次级线圈并联连接的电抗器的电流大于或者等于预定值时，驱动电路使整流开关元件导通。当流经电抗器的电流变得小于预定值时，整流开关元件截止。这可以防止使整流开关元件导通的导通期间没有必要地太长。

驱动电路可以包括电流检测电路，其检测流经电抗器（5）的电流的电流值。电流检测电路可以包括有一端连接到电抗器（5）而另一端连接到次级线圈（2b）的电流检测电阻（9）、以及具有控制电极及第一和第二导通电极的晶体管（18），所述第一和第二导通电极根据提供给控制电极的信号改变导通状态的，控制电极（基极）连接到电抗器（5），第一导通电极（发射极）连接到次级线圈，以及

当由于流经电抗器（5）的电流而在电流检测电阻（9）上产生的电压降低于晶体管（18）的阈值时，驱动电路（10-18）可以根据所述晶体管的所述第二导通电极上的电压，截止整流开关元件（7）。

晶体管（18）可以是双极性晶体管，它的基极、发射极和集电极分别对应于控制电极、第一导通电极和第二导通电极。晶体管（18）可以是 MOS 晶体管，它的栅极、源极和漏极分别对应于控制电极、第一导通电极和第二导通电极。

驱动电路可以包括截止控制开关（off-control switch）（16），其具有一个主端子，它的一端（源极）连接到次级线圈（2b），而另一端（漏极）连接到整流开关元件（7）的控制端；以及一个控制端子（栅极），其连接到与次级线圈（2b）串联连接的辅助线圈（2c）以及晶体管（18）的第二导通电极（集电极），当晶体管（18）截止时，其导通以降低所述整流开关元件（7）的控制端上的电压。

驱动电路可以包括电流旁通二极管（20），它的阳极和阴极分别连接到电抗器（5）和晶体管的第二导通电极。

驱动电路可以包括滞回电路（hysteresis circuit）（23），其包括电

阻器和二极管，连接在电抗器（5）和截止控制开关（16）的电流通路的另一端之间，并且在截止控制开关的导通期间，允许流经电抗器的电流部分地流过截止控制开关。

驱动电路可以包括偏置电路（25），其确保电流从辅助线圈（2c）或整流开关元件的控制端经电阻器（26、27）流到电流检测电路。

整流元件驱动电路可以包括电容器，其连接在整流开关元件（7）的控制端与辅助线圈（2c）之间，并且具有降低整流开关元件控制端电压的电压降低功能，或者具有这些功能，即驱动整流开关元件的驱动功能和电压降低功能。

驱动电路可以包括驱动晶体管（13），它的发射极、基极和集电极分别连接到整流开关元件（7）的控制端、截止控制开关主端子的另一端和所述辅助线圈，并且电阻器（12）和齐纳二极管（36）连接在所述驱动晶体管的基极和集电极之间。

驱动电路可以包括检测流经电抗器（5）的电流的电流值的电流检测电路，以及诸如 NOR 电路的门电路，当所述主开关元件截止时，其根据所述电流检测电路的检测结果的输出信号，使整流开关元件导通和截止。

电流检测电路可以包括：

电流检测电阻（9），其一端连接到电抗器（5），而另一端连接到次级线圈，以及

比较器（40），其比较电流检测电阻所产生的电压和预定电压，并且

当所述主开关元件截止时，驱动电路可以根据比较器（40）的输出信号，使整流开关元件导通和截止。

为了实现这一目的，根据本发明的一种开关方法包括以下步骤：

间歇地向变压器（2）的初级线圈（2a）提供电流；以及

根据流经电抗器的电流，在没有电流流经初级线圈期间，并且当

流经与变压器的次级线圈并联连接的电抗器（5）的电流的电流值大于或等于预定值时，使整流开关元件导通以便经整流开关元件将变压器次级线圈（2b）的输出提供给平滑电路，并且当流经电抗器的电流的电流值小于预定值时使整流开关元件截止。

根据本发明，当流经电抗器的电流小于预定值时，整流开关元件截止。因此，可以防止使整流开关元件导通的时间没有必要地太长，并且使效率得到提高。

附图简述

通过阅读以下详细说明和附图，本发明的这些目的和其它目的以及优点将会更加清楚，在这些附图中：

- 图 1 是示出根据本发明第一实施例的开关电源装置的电路图；
- 图 2（包括图 2A 至 2H）是说明该开关电源装置工作的波形图；
- 图 3 是示出根据本发明第二实施例的开关电源装置的电路图；
- 图 4 是示出根据本发明第三实施例的开关电源装置的电路图；
- 图 5 是示出根据本发明第四实施例的开关电源装置的电路图；
- 图 6 是示出根据本发明第五实施例的开关电源装置的电路图；
- 图 7 是示出根据本发明第六实施例的开关电源装置的电路图；
- 图 8 是示出根据本发明第七实施例的开关电源装置的电路图；
- 图 9 是示出根据本发明第八实施例的开关电源装置的电路图；
- 图 10 是示出根据本发明第九实施例的开关电源装置的电路图；
- 图 11 是示出根据本发明第十实施例的开关电源装置的电路图；
- 图 12 是示出根据本发明第十一实施例的开关电源装置的电路图；以及
- 图 13 是示出常规开关电源设备的电路图。

优选实施例的详细说明

第一实施例

图 1 是示出根据本发明第一实施例的开关（开关模式）电源装置的电路图。

该开关电源装置是逆向变换器（flyback converter），其包括连接到直流（DC）电源 1 的变压器 2。

变压器 2 的初级线圈 2a 的热端（hot side）连接到直流电源 1 的阳极。初级线圈 2a 的冷端（cold side）连接到 N 沟道型 MOS（金属氧化物半导体）晶体管（在下文中称为“NMOS”）3 的漏极，其是主要开关元件。控制器 4 连接到 NMOS 3 的栅极，并且向栅极提供控制信号。NMOS 3 的源极连接到 DC 电源 1 的阴极。

变压器 2 还包括通过磁芯与初级线圈 2a 电磁耦合的次级线圈 2b 和辅助线圈 2c。辅助线圈 2c 与次级线圈 2b 的冷端串联连接。

次级线圈 2b 的热端连接到电抗器 5 的一端、平滑电容器 6 的负电极、以及地 GND。次级线圈 2b 的冷端连接到用作同步整流开关元件的 NMOS 7 的源极。NMOS 7 的漏极连接到平滑电容器 6 的正电极。输出端 Tout 连接到平滑电容器 6 的正电极。从输出端 Tout 向未示出的负载提供输出电压 Vo。

电抗器 5 的另一端连接到防止回流的二极管（a backflow prevention diode）8 的阳极。二极管 8 的阴极连接到电流检测电阻器 9 的一端。电流检测电阻器 9 的另一端连接到次级线圈 2b 的冷端。因而，电抗器 5、二极管 8、和电阻器 9 构成的串联电路与次级线圈 2b 并联连接。

连接到次级线圈 2b 的辅助线圈 2c 的冷端连接到二极管 10 的阳极。二极管 10 的阴极连接到电阻 11 和 12 的一端以及 NPN 晶体管 13 的集电极。

电阻器 12 的另一端连接到晶体管 13 的基极。晶体管 13 的发射

极连接到二极管 14 的阳极和电阻 15 器的一端。二极管 14 的阴极连接到晶体管 13 的基极。电阻器 15 的另一端连接到 NMOS 7 的栅极。

晶体管 13 的基极还连接到 NMOS 16 的漏极。NMOS 16 的源极连接到次级线圈 2b 的冷端。

电阻器 11 的另一端连接到二极管 17 的阳极。二极管 17 的阴极连接到 NMOS 16 的栅极以及 NPN 晶体管 18 的集电极连接。晶体管 18 的基极连接到二极管 8 和电阻器 9 之间的节点。晶体管 18 的发射极连接到次级线圈 2b 的冷端。可以用 NPN 双极性晶体管来代替 NMOS 16。在这种情况下，替代所述 NMOS 16 的所述 NPN 晶体管的集电极、基极和发射极分别连接到 NPN 晶体管 13 的基极、二极管 17 的阴极、以及次级线圈 2b 的冷端。

接下来，将说明图 1 所示的开关电源装置的工作过程。

图 2A 至 2H 是说明所述开关电源装置工作过程的波形图。

NMOS 3 响应由控制器 4 提供的控制信号而导通和截止。在 NMOS 3 处于导通状态期间，即，当图 2A 所示的 NMOS 3 的漏极-源极电压 V_{ds} 是（几乎）0 伏时，初级电流（a primary current） I_d 流经（通过）变压器 2 的初级线圈 2a，如图 2B 所示。

假定 NMOS 3 导通的导通时间的长度是 T_{on} ，初级线圈 2a 的电感是 L_p ，并且 DC 电源 1 的输出电压是 V_{in} ，则变压器 2 在 NMOS 3 的导通期间储存的能量为 $(V_{in}^2/2L_p)T_{on}$ 。

如图 2C 所示，在 NMOS 3 的导通期间，次级线圈 2b 在它的热端产生电压 V_T ，并且热端上的电压变得比冷端上的电压高。辅助线圈 2c 在它的热端产生电压，并且热端上的电压变得比冷端上的电压高。当辅助线圈 2c 热端上的电压比辅助线圈 2c 冷端上的电压高时，晶体管 13 被设置成处于截止状态。因而，如图 2H 所示，没有产生 NMOS 7 的栅极-源极电压 V_{gs} ，并且 NMOS 7 被设置成处于截止状态。

假定变压器 2 的初级线圈 2a 上的匝数是 n_p ，并且次级线圈 2b 上的匝数是 n_s ，则在 NMOS 3 的导通期间内在次级线圈 2b 上产生的电压 V_T 可以用等式表示为：

$$V_T = (n_s/n_p)V_{in}$$

当次级线圈 2b 的热端上的电压变得比冷端上的电压高时，电流 I_L 从电抗器 5 流到二极管 8 和电阻器 9，如图 2E 所示。电流 I_L 在 NMOS 3 的导通期间内增大。

当由于流过电阻器 9 的电流而在电阻器 9 两端上产生的电压降变得大于晶体管 18 的阈值时，晶体管 18 进入导通状态。相应地，电阻器 9 两端上的电压降如图 2F 所示那样变化。如果二极管 8 的正向电压与电阻器 9 两端上的电压降 V_R 或晶体管 18 的基极-发射极电压 V_{BE} 之和为 $\Delta V(t)$ ，则施加到电抗器 5 上的电压为 $V_T - \Delta V(t)$ 。

当 NMOS 3 根据控制器 4 的控制信号截止时，变压器 2 的次级线圈 2b 和辅助线圈 2c 从冷端产生比热端上的电压高的电压。由于变压器 2 次级线圈 2b 上的电压，通过 NMOS 7 的寄生二极管对电容器 6 进行充电。

在 NMOS 3 刚刚截止之后，晶体管 18 处于导通状态，并且 NMOS 16 处于截止状态，从而使辅助线圈 2c 冷端上的电压变得高于辅助线圈 2c 热端上的电压。这通过电阻 12 提高了晶体管 13 的基极电压，使晶体管 13 导通。

晶体管 13 的导通动作导致 NMOS 7 导通。当 NMOS 7 导通时，储存在变压器 2 中的能量被作为次级电流 I_T 通过 NMOS 7 释放掉，如图 2D 所示。通过次级电流 I_T 对电容器 6 进行充电。

次级电流 I_T 随着时间减小。次级电流 I_T 的下降斜率可以表示为 $(V_o^2/2LS)t^2$ 。在这里， LS 表示次级线圈 2b 的电感。

初级和次级线圈 2a 和 2b 的匝数 n_p 和 n_s 、初级线圈 2a 的电感 L_p 和次级线圈 2b 的电感 L_s 具有由以下等式表示的关系：

$$LS = (ns^2/np^2)LP$$

相应地，直到次级电流 I_T 停止流动的时间 t 可以表示为：

$$t = (nsV_{in}/npV_o)T_{on}$$

当 NMOS 3 截止时，电抗器 5 通过二极管 8 释放在 NMOS 3 导通期间储存的能量。假设二极管 8 的正向电压和电阻器 9 的电压降或晶体管 18 的基极-发射极电压之和为 $\Delta V(t)_{on}$ ，并且电抗器 5 的电感为 L 以及 NMOS 3 的导通时间是 T_{on} ，则在 NMOS 3 的导通期间结束时流经电抗器 5 的电流 I_L 可以表示为：

$$I_L = (V_T - \Delta V(t)_{on})T_{on}/L$$

流经电抗器 5 的电流 I_L 在 NMOS 3 截止的周期内减小。

假设二极管 8 的正向电压和电阻器 9 两端上的电压降或晶体管 18 的基极-发射极电压为 $\Delta V(t)_{off}$ ，则流经电抗器 5 的电流 I_L 变成零的时间将被表示为：

$$\begin{aligned} t &= (V_T - \Delta V(t)_{on})T_{on}/(V_o + \Delta V(t)_{off}) \\ &= ((ns/np)V_{in} - \Delta V(t)_{on})T_{on}/(V_o + \Delta V(t)_{off}) \end{aligned} \quad (1)$$

与次级线圈 2b 产生的电压 V_2 和电压 V_o 相比， $\Delta V(t)_{on}$ 和 $\Delta V(t)_{off}$ 是足够小的值。相应地，如图 2D 和 2E 所示，流经电抗器 5 的电流 I_L 变成 0 要比次级电流 I_T 略快一点。

当流经电抗器 5 的电流 I_L 减小，并且电阻器 9 两端上的电压降 V_R 变得低于晶体管 18 的阈值时，晶体管 18 截止。相应地，通过电阻器 11 和二极管 17 使 NMOS 16 的栅极启动（向其施加高电压），导致 NMOS 16 导通。NMOS 16 的导通动作使晶体管 18 处于截止状态，从而通过二极管 14 将电荷从 NMOS 7 的栅极拉出。这导致 NMOS 7 的栅极-源极电压 V_{gs} 下降，由此使 NMOS 7 截止。

流经电抗器 5，确定 NMOS 7 截止时刻的电流 I_L 可以按照以下等式设置：

$$I_L = V_{BE}/R_9$$

其中 V_{BE} 是晶体管 18 的基极-发射极电压，以及 R_9 是电阻器 9 的电阻值。

增大电阻值 R_9 可以将 NMOS 7 的截止时刻设置为刚好在流经电抗器 5 的电流变成零之前。因此，因为等式 (1) 表示的关系，NMOS 7 在次级电流 I_T 变成零之前截止。在 NMOS 7 截止以后，NMOS 7 的寄生二极管进行整流。由于次级电流 I_T 基本上是三角波，所以即使电流 I_L 被寄生二极管整流，电流与这个期间的时间的乘积仅是总电流的百分之几，这不会在实质上影响损耗。

在电抗器 5 中的能量被释放期间，以如图 1 所示的方式连接到次级线圈 2b 的电抗器 5 两端上的电压为 $(V_o + \Delta V)$ ，并且在能量释放结束之后变成零。检测电抗器 5 两端上的电压使得可以刚好在次级电流 I_T 变成零之前使 NMOS 7 截止。然而，因为电抗器 5 的电感和电压检测电路的电容，或者电抗器 5 的寄生电容，电抗器 5 两端上的电压不会立即下降。由于这一延迟，存在 NMOS 7 在次级电流 I_T 变成零之后保持导通的危险性。

考虑这种延迟来设计开关电源装置需要增大与电抗器 5 串联连接的电阻器 9 的电阻值，并且要求串联连接多个二极管 8。由于负载和温度改变电压降，同步整流时间应该被设计得更短。减小电抗器 5 的电感 L 使得电抗器 5 两端上的电压下降速度更快，但是电流 I_L 相应地增大，由此增大了损耗。

因此，当根据电抗器 5 上的电压变化使 NMOS 7 截止时，损耗可能增大，封装空间可能增加，导致难以实现成本降低。相反，本实施例的开关电源装置借助电阻器 9 检测流经电抗器 5 的电流 I_L 的值，并且根据该电流值使 NMOS 7 截止。因而，可以在次级电流 I_T 变成零之前确保使 NMOS 7 截止，而不会受到由电抗器 5 的电感所产生的延迟的影响。这可以以低成本实现有效的开关电源装置。

第二实施例

图3是示出根据本发明第二实施例的开关电源装置的电路图,并且用同样的标记表示与图1中的第一实施例相同的元件。

该开关电源装置包括电流旁通二极管20和图1所示的结构。其余结构与第一实施例的开关电源装置的结构相同。

二极管20的阳极连接到电抗器5的一端和二极管8的阳极之间的节点。二极管20的阴极连接到晶体管18的集电极。

该开关电源装置的基本工作过程与第一实施例相同。然而,在晶体管18导通以后流经电抗器5的电流 I_L 流进晶体管18的集电极及其基极,因为在电抗器5的一端和晶体管18的集电极之间设有二极管20。

在第一实施例的开关电源装置中,流经电抗器5的电流 I_L 全部变成晶体管18的基极电流,一般而言,晶体管基极电流的绝对最大额定值小于其集电极电流,并且具有小信号的控制晶体管不能增大流经电抗器5的电流 I_L 。

通过增大电抗器5的电感 L ,可以在标准内限制流经电抗器5的电流 I_L 的值。然而,太多的限制不能在晶体管18上获得足够的电流增益。因而,使电抗器5的全部电流 I_L 流进晶体管18的基极是不可取的。

在本实施例的开关电源装置中,流经电抗器5的电流 I_L 部分地流进晶体管18的集电极。这可以防止晶体管18的基极电流超过绝对最大额定值。在这种情况下,晶体管18这样进入A类操作,使得晶体管18的集电极-发射极电压变得等于其基极-发射极电压。因而,在NMOS16具有低阈值,或者使用双极性晶体管来代替NMOS16的情况下,需要通过使用分压电阻等来对晶体管18的集电极电压进行分压,将分压以后的电压施加到NMOS16的栅极或双极性晶体管的基极。

第三实施例

图 4 是示出根据说明本发明第三实施例的开关电源装置的电路图，并且用同样的标记表示与图 3 中的第二实施例相同的元件。

该开关电源装置用 NMOS 21 替换第二实施例的晶体管 18。其余结构与第二实施例的开关电源装置的结构相同。

NMOS 21 的栅极连接到二极管 8 的阴极和电阻器 9 之间的节点，并且 NMOS 21 的漏极连接到二极管 17、20 的阴极和 NMOS 16 的栅极。NMOS 21 的源极连接到变压器 2 的次级线圈 2b 的冷端。

在该开关电源装置里，在由于从电抗器 5 流出的电流 I_L 而在电阻器 9 上产生的电压降大于 NMOS 21 的阈值的情况下，NMOS 21 导通。在由于电流 I_L 而在电阻器 9 上产生的电压降变得小于 NMOS 21 的阈值的情况下，NMOS 21 截止。当 NMOS 21 截止时，NMOS 16 导通。相应地，NMOS 7 截止，并且停止同步整流。

NMOS 21 的栅极电压不同于晶体管 18 的基极-发射极电压，并且即使 NMOS 1 处于导通状态 NMOS 21 的栅极也不会被钳制在恒定电压上。因而，根据等式 (1)，与流经次级线圈 2b 的次级电流 I_T 相比，从电抗器 5 流出的电流 I_L 和电阻器 9 上的电压降的增大明显地缩短了从电抗器 5 流出的电流 I_L 变成零之前的时间。由于在 NMOS 21 导通以后，二极管使来自电抗器 5 的电流 I_L 流进 NMOS 21 的漏极，所以二极管 20 如此发挥作用，从而将电流检测电阻器 9 上的电压降抑制在 NMOS 21 的阈值附近大约 1 到 2 伏的范围之内。因此，与次级电流 I_T 相比，可以防止大大缩短电流 I_L 变成零之前的时间。在这种情况下，当 NMOS 16 具有低阈值，或者使用双极性晶体管代替 NMOS 16 时，也需要通过使用分压电阻等来对 NMOS 21 的漏极电压进行分压，将分压以后的电压施加到 NMOS 16 的栅极或双极性晶体管的基极。

第四实施例

图 5 是示出根据本发明第四实施例的开关电源装置的电路图，并且用同样的标记表示与图 3 中的第二实施例相同的元件。

该开关电源装置包括二极管 23 和电阻器 24。其余结构与第二个实施例的开关电源装置的结构相同。

二极管 23 的阳极连接到电抗器 5 的一端、二极管 8、20 的阳极。二极管 23 的阴极连接到电阻器 24 的一端，而电阻器 24 的另一端连接到晶体管 13 的基极和 NMOS 16 的漏极之间的节点。

在逆向变换器中，当主开关元件处于截止状态，变压器 2 中的能量释放结束时，产生阻尼振荡（ringing）。在第二实施例的开关电源设备中，当 NMOS 3 处于截止状态，变压器 2 的能量释放结束时，产生阻尼振荡，并且在次级线圈 2b 上产生等于输出电压 V_o 的正弦电压。电抗器 5 还根据该正弦电压储存和释放能量。

为了最大程度地进行同步整流，这样设置电阻器 9 的电阻值，使得 NMOS 7 正好在流经电抗器 5 的电流 I_L 变成零之前保持导通状态，这会导致晶体管 18 在阻尼振荡期间保持在导通状态，并且可以这样驱动 NMOS 7 从而使其导通。

本发明的这个实施例的开关电源装置可以解决开关电源装置中与逆向变换器同样的问题。

当变压器 2 中的能量释放结束，并且从次级线圈 2b 流出的次级电流 I_T 变成零时，从电抗器 5 流出的电流 I_L 也变成零。这导致晶体管 18 截止，并且 NMOS 16 导通。随后，因为阻尼振荡的产生，在阻尼振荡电压使电流 I_L 再次流经电抗器 5 时，除了电阻器 9 以外，电流 I_L 还经二极管 23 和电阻器 24 流进 NMOS 16。

假设 NMOS 16 的导通电阻例如为 $200\text{m}\Omega$ ，并且流经 NMOS 16 的最大电流是 50mA ，则 NMOS 16 的漏极-源极电压是 10mV ，并且

远远小于晶体管 18 基极和发射极之间大约 0.6 伏的阈值。因此，如果忽略 NMOS 16 的漏极-源极电压，并且二极管 8 的正向电压等于二极管 23 的正向电压，则当电阻器 9 和电阻器 24 的组合电阻产生的电压降小于晶体管 18 的阈值时，晶体管 18 导通。事实上，电阻器 9 和电阻器 24 的电阻值分别为 R_9 和 R_{24} ，并且当电流 I_L 变成如下式表示的情况下，

$$I_{L2} = V_{BE}(R_9 + R_{24})/(R_9 \cdot R_{24})$$

晶体管 18 导通。

因为 NMOS 16 的栅极和源极之间的电容，保持 NMOS 16 的栅极电压，直到晶体管 18 导通，并且这样设置电阻器 24 的电阻值 R_{24} ，使得 I_{L2} 变得大于由于阻尼振荡而流经电抗器 5 的电流，这防止在阻尼振荡期间驱动 NMOS 7 而使其导通。

在采用双极性晶体管替换 NMOS 16 的情况下，通过在二极管 17 的阴极和次级线圈 2b 的冷端之间连接电容器，并且通过该电容器保持双极性晶体管的基极电压，由此使基极电流保持流动，来得到类似的效果。

由于作为主开关元件的 NMOS 3 导通，所以次级线圈 2c 的热端上的电压高于次级线圈 2c 的冷端上的电压。这样，通过二极管 10、电阻器 11、以及二极管 17 没有电压驱动 NMOS 16 的栅极，并且 NMOS 16 截止，没有电流流经电阻器 24。因而，通过电阻器 9 的电阻值，可以设置在晶体管 18 处于截止状态时，流经电抗器 5 的电流 I_L ，并且刚好在流经电抗器 5 的电流 I_L 变成零之前使 NMOS 7 截止。

在反馈负载状态并且调整主开关元件的导通时间长度的逆向变换器的情况下，当负载小时，次级线圈 2b 的次级电流 I_T 可能减小。在这种情况下，损害可能降低。然而，在大负载和小负载中用于驱动 NMOS 7 的电功率都是相同的。因此有时，由于进行同步整流而造成的损耗可能变得大于不进行同步整流时的损耗。

在本实施例的开关电源中,当具有小负载的 NMOS 3 的导通时间很短时,流经电抗器 5 的电流 I_L 减小,并且晶体管 18 不导通,这样不进行同步整流。因此,本实施例的开关电源装置可以获得减小小负载情况下的损耗的效果。

第五实施例

图 6 是示出根据本发明第五实施例的开关电源装置的电路图,并且用同样的标记表示与图 3 中的第二实施例相同的元件。

该开关电源装置包括二极管 25、电阻器 26、27、二极管 28 和电容器 29、以及与第二实施例的开关电源装置相同的结构。

二极管 25 的阳极连接到电阻器 15 的一端和晶体管 13 的发射极之间的节点,而二极管 25 的阴极连接到电阻器 26 的一端。电阻器 26 的另一端连接到电阻器 27 的一端、二极管 28 的阳极和电容器 29 的一个电极。电阻器 27 的另一端连接到晶体管 18 的基极。二极管 28 的阴极连接到晶体管 18 的集电极。电容器 29 的另一个电极连接到变压器 2 次级线圈 2b 的冷端。

该开关电源装置可以取得与第四实施例的开关电源装置类似的效果,并且防止在产生阻尼振荡并且负载不大时 NMOS 7 导通。

当为主开关元件的 NMOS 3 处于导通状态,或者在阻尼振荡期间没有将任何电压施加到同步整流 NMOS 7 的栅极时,只有流经电抗器 5 的电流 I_L 流进电阻器 9。由于当在那种情况下晶体管 8 导通时流经电抗器 5 的电流 I_L 的值 I_{L3} 用晶体管 18 的基极-发射极电压 V_{BE} 和电阻器 9 的电阻值 R_9 表示,所以 I_{L3} 可以被表示成:

$$I_{L3} = V_{BE}/R_9$$

因而,通过这样设置电阻器 9 的电阻值 R_9 ,使得电流值 I_{L3} 变得大于在阻尼振荡期间和当负载不大时流经电抗器 5 的电流 I_L ,可以防止晶体管 18 导通,从而防止 NMOS 7 在阻尼振荡期间和负载不

大时导通。

相反，在驱动 NMOS 7 的栅极并且 NMOS 7 处于导通状态的情况下，偏置电流从 NMOS 7 的栅极经二极管 25 和电阻器 26、27 流进电阻器 9。

在此时，由于二极管 28，电阻器 26 和电阻器 27 之间节点上的电压变为晶体管 18 的集电极-发射极电压 V_{CE} 与二极管 28 的正向电压 V_F 之和。如上所述，在晶体管 18，当集电极-发射极电压 V_{CE} 变得等于基极-发射极电压 V_{BE} 时，电阻器 26 和电阻器 27 之间的节点被 $V_{BE} + V_F$ 的值所钳制。因此，当晶体管 18 处于导通状态时，如果电阻器 27 的电阻值是 R_{27} ，则流经电阻器 9 的偏置电流为 V_F/R_{27} 。

在流经电抗器 5 的电流 I_L 与通过电阻器 27 偏置的电流的和在电阻器 9 上产生的电压低于晶体管 18 的阈值时，晶体管 18 截止。假设在晶体管 18 截止时流经电抗器 5 的电流 I_L 的值为 I_{L4} ，则通过设置开关电源装置，使其满足以下等式：

$$I_{L4} + V_F/R_{27} = V_{BE}/R_9$$

也就是， $R_{27} = V_F (I_{L3} - I_{L4})$ ，

可以在产生阻尼振荡并且负载不大时抑制 NMOS 7 导通。

担心在晶体管 18 截止之后在 NMOS 16 导通以及 NMOS 7 的栅极电压下降之前的短时间内，电阻器 26、27 节点上的电压会增大，并且电阻器 9 的偏置增大，从而再次导通晶体管 18，但是由于电容器 29 延迟电阻器 26、27 的节点上的电压增大，所以这可以防止晶体管 18 再次导通。

通过使用电阻器和二极管，而不稳定流进电阻器 9 的偏置电流，可以使偏置电流从 NMOS 7 的栅极或者辅助线圈 2c 直接流进电阻器 9，然而，在这种情况下，需要考虑在辅助线圈 2c 上产生的电压的变化和晶体管的温度特性来设置偏置。

第六实施例

图 7 是示出根据本发明第六实施例的开关电源装置的电路图，并且用同样的标记表示与图 5 中的第四实施例相同的元件。

该开关电源装置包括二极管 30、电容器 31、电阻器 32，以及与第五实施例的开关电源装置相同的结构。

二极管 30 的阳极连接到二极管 14 的阴极，而二极管 30 的阴极连接到电容器 31 的一个电极。电容器 31 的另一个电极连接到变压器 2 的辅助线圈 2c 的冷端。电阻器 32 连接在电容器 31 的两端之间。

当输出电压 V_o 为低时，例如，在开始阶段，逆向变换器不能从次级线圈 2c 的冷端产生用于驱动 NMOS 16 的栅极的电压。因此，即使流经电抗器 5 的电流变成零，并且晶体管 18 截止，也不会在 NMOS 16 的栅极产生预定电压，这就导致不确定的 NMOS 7 栅极电压。通过这种方式，在作为主开关元件的 NMOS 3 导通，并且 NMOS 7 的源极电压相对于 NMOS 7 的漏极电压变低而 NMOS 7 的栅极电压又不确定的情况下，通过 NMOS 7 的反馈电容对输入电容进行充电，并且在 NMOS 7 的栅极产生电压。由于这一栅极电压，担心 NMOS 7 将导通，并且穿透电流流过。

相反，在本实施例的开关电源装置中，在 NMOS 16 处于截止状态并且 NMOS 3 导通的情况下，NMOS 7 源极上的电压相对于它的漏极变低，并且辅助线圈 2c 冷端的电势相对于 NMOS 7 源极的电势进一步变低。因而，通过二极管 14、二极管 30 和电容器 31 对 NMOS 7 的反馈电容进行充电。由于通过 NMOS 16 的寄生二极管的正向电压而使二极管 14 阴极的电势相对于 NMOS 7 的源极变低，所以 NMOS 7 的栅极电压几乎变为 0 伏，并且不导通。此外，没有施加任何负的过载电压。

第七实施例

图 8 是示出根据本发明第七实施例的开关电源装置的电路图,并且用同样的标记表示与图 7 中的第六实施例相同的元件。

该开关电源装置包括二极管 33, 代替第六实施例的开关电源装置的电阻器 32。二极管 33 的阳极连接到二极管 30 的阴极和电容器 31 之间的节点, 而二极管 33 的阴极连接到晶体管 13 的集电极。

在第六实施例中, 通过电阻器 32 对在 NMOS 3 导通期间储存在电容器 31 中的电荷进行放电, 但是在本实施例的开关电源装置中, 储存在电容器 31 中的电荷通过晶体管 13 的集电极提供给 NMOS 7 的栅极。也就是说, 储存在电容器 31 中的电荷用于驱动 NMOS 7, 这导致有效利用所述电荷。

第八实施例

图 9 是示出根据本发明第八实施例的开关电源装置的电路图, 并且用同样的标记表示与图 7 中的第六实施例相同的元件。

该开关电源装置除去第六实施例的开关电源装置中的晶体管 13 和二极管 10、14, 而包括二极管 34、35。

电容器 31 的一个电极通过电阻器 15 连接到 NMOS 7 的栅极, 而电容器 31 的另一个电极直接连接到辅助线圈 2c 的冷端。二极管 34 的阳极连接到电容器 31 的一个电极, 而二极管 34 的阴极则连接到电阻器 24 和 NMOS 16 的漏极之间的节点。二极管 35 的阳极连接到 NMOS 7 的源极, 而二极管 35 的阴极则通过电阻器 15 连接到 NMOS 7 的栅极。

在该开关电源装置中, 通过电容器 31 驱动同步整流 NMOS 7。当作为主开关元件的 NMOS 3 导通时, 由在次级线圈 2c 中感应的电压通过二极管 35 对电容器 31 进行充电。当作为主开关元件的 NMOS 3 截止并且辅助线圈 2c 的电压反转时, NMOS 7 被储存在电容器 31 中的电荷和在辅助线圈 2c 中感应的电压导通。如果电容器 31 能够驱

动 NMOS 7 的栅极，它就足够了，这样电容器 31 的电容可以是很小的值。

当流经电抗器 5 的电流 I_L 减小并且 NMOS 16 导通时，NMOS 16 导通。因此，从 NMOS 7 的栅极通过二极管 34 释放电荷，从而使 NMOS 7 截止。这样，电容器 31 处于这样一种状态，它的一个电极连接到辅助线圈 2c 的热端，并且被反向充电。一直保持对电容器 31 进行充电，直到电容器 31 的充电电压变得等于辅助线圈 2c 所产生的电压。此后，没有电流流经辅助线圈 2c。这样，功率损耗很小。此外，电容器 31 的电容可以相对较小，由此流经辅助线圈 2c 的电流很小。

二极管 34 防止流经电抗器 5 的电流 I_L 流回到电容器 31 的一个电极中。

在上述开关电源装置中，可以除去晶体管 13，并且可以通过电容器 31 驱动 NMOS 7，该电容器 31 比晶体管 13 便宜。可以减少二极管和电阻器的元件数量，从而减少该开关电源装置的成本。

第九实施例

图 10 是示出根据本发明第九实施例的开关电源装置的电路图，并且用同样的标记表示与图 8 中的第七实施例相同的元件。

该开关电源装置包括齐纳二极管 36。

齐纳二极管 36 的阴极连接到二极管 10 的阴极，而齐纳二极管 36 的阳极则连接到电阻器 12 的一端，并且电阻器 12 的另一端连接到晶体管 13 的基极。

在该开关电源装置中，在像刚开始这种时候输出电压 V_o 很低，并且辅助线圈 2c 所产生的电压很低的情况下，齐纳二极管 36 防止基极电流流进晶体管 13。这可以抑制像刚开始这种时候可能出现的不稳定工作。

第十实施例

图 11 是示出根据本发明第十实施例的开关电源装置的电路图，并且用同样的标记表示与图 5 中的第四实施例相同的元件。

该开关电源装置包括 DC 电源 1、变压器 2、为主开关元件的 NMOS 3、以及控制 NMOS 3 导通/截止的控制器。以与第一至第九实施例相似的方式将 DC 电源 1 和 NMOS 3 连接到变压器 2。

变压器 2 的次级线圈 2b 的冷端连接到电阻器 11 的一端和电容器 6 的一个电极。电容器 6 的另一个电极连接到地 GND。

次级线圈 2b 的热端连接到电阻器 37 的一端、辅助线圈 2c 的冷端、以及同步整流 NMOS 7 的漏极。电阻器 37 的另一端连接到电阻器 38 的一端，并且电阻器 38 的另一端连接到 NMOS 7 的源极。NMOS 7 的源极连接到地 GND。

辅助线圈 2c 的热端连接到电抗器 5 的一端。电抗器 5 的另一端连接到二极管 8、20 和 23 的阳极。二极管 8 的阴极通过电阻器 9 连接到地 GND，并连接到晶体管 18 的基极。

二极管 20 的阴极连接到晶体管 18 的集电极，并且晶体管 18 的发射极连接到地 GND。二极管 17 的阳极连接到电阻器 11 的另一端，而二极管 17 的阴极则连接到晶体管 18 的集电极。

二极管 17 的阴极还连接到 NMOS 16 的栅极。二极管 23 的阴极连接到电阻器 24 的一端，而电阻器 24 的另一端连接到 NMOS 16 的漏极。NMOS 16 的源极连接到地 GND。

电阻器 37 和电阻器 38 之间的节点连接到二输入 NOR 电路 39 的一个输入端。NOR 电路 39 的另一个输入端连接到晶体管 18 的集电极。NOR 电路 39 的输出端经电阻器 15 连接到 NMOS 7 的栅极。

在按照上述方式连接的开关电源装置中，电抗器 5 根据辅助线圈 2c 所产生的电压储存和释放能量。电阻器 9 检测流经电抗器 5 的电流 I_L ，并且类似于第一至第九实施例的开关电源装置，晶体管 18 根

据流经电抗器 5 的电流导通。

晶体管 18 的导通动作导致将低电平信号输入到 NOR 电路 39 的另一个输入端中。晶体管 18 的截止动作导致将高电平信号输入到 NOR 电路 39 的另一个输入端中。

串联的电阻 37 和 38 连接在 NMOS 7 的源极和漏极之间。因此，当 NMOS（主开关）3 导通时，将次级线圈 2b 上的电压和输出电压 V_o 施加到电阻器 37 和 38。当 NMOS 3 截止时，NMOS 7 的寄生二极管正向偏置。因此，将低电压施加到电阻器 37 和 38。因此，电阻器 37 和 38 之间的连接节点，即，NOR 电路 39 的一个输入端当 NMOS 3 导通时处于高电压，当 NMOS 3 截止时处于低电压。

因此，当大于预定电流水平的电流流经电抗器 5 以使晶体管 18 导通并且作为主开关的 NMOS 3 截止时，NOR 电路 39 输出高电平信号。从 NOR 电路 39 输出的高电平输出信号驱动或导通 NMOS 7。

在第一至第九实施例的开关电源装置中，由于 NMOS 7 的栅极被辅助线圈 2c 所产生的电压驱动，因此难以将辅助线圈 2c 所产生的电压设置成极低的电平，但是在本实施例中，由于辅助线圈 2c 只用于储存和释放电抗器 5 的能量，因此可以减少匝数 n_s ，这使得可以用较小和便宜的电抗器替换电抗器 5。

第十一实施例

图 12 是示出根据本发明第十一实施例的开关电源装置的电路图，并且用同样的标记表示与图 11 中的第十实施例相同的元件。

该开关电源装置是在第十实施例的开关电源装置中除去二极管 17、20、电阻器 11、晶体管 18、NMOS 16、以及 NOR 电路 39，但是包括了比较器 40、基准电压发生器 41、二极管 42、反相器 43、以及 AND 电路 44 的开关电源装置。

与第十实施例一样，阳极与电抗器 5 的另一端连接的二极管 8 连

接到电阻器 9 的一端，并且连接到比较器 40 的一个输入端、以及二极管 42 的阳极。二极管 42 的阴极连接到电阻器 9 的另一端和地 GND。将基准电压发生器 41 产生的基准电压输入到比较器 40 的另一个输入端。基准电压低于二极管 42 的正向电压。

阳极连接到电抗器 5 的另一个电极的二极管 23 的阴极连接到电阻器 24 的一端，而电阻器 24 的另一端连接到比较器 40 的输出端。

与第十实施例一样，电阻器 37、38 的串联电路连接在 NMOS 7 的漏极和它的源极之间。反相器 43 的输入端连接到电阻器 37 和电阻器 38 之间的节点，而反相器 43 的输出端则连接到 AND 电路 43 的一个输入端。AND 电路 43 的另一个输入端连接到比较器 40 的输出端。AND 电路 43 的输出端经电阻器 15 连接到 NMOS 7 的漏极。


在该开关电源装置中，比较器 40 将电阻器 9 上的电压降与基准电压发生器 41 产生的基准电压进行比较，并且当电阻器 9 上的电压降大于基准电压时，也就是大于预定水平的电流流经电抗器 5 时，输出高电平信号给 AND 电路的一个输入端。电阻器 37 和 38 串联连接在 NMOS 7 的漏极和源极之间。因此，电阻器 37 和 38 之间的连接节点当 NMOS 3 导通时处于高电平，并且当 NMOS 3 截止时处于低电平。电阻器 37 和 38 的连接节点通过反相器电路 43 连接到 AND 电路 44 的另一个输入端。因此，当 NMOS 3 导通并且大于预定电流水平的电流流经电抗器 5 时，AND 电路 44 输出高电平信号，以便使 NMOS 7 导通。二极管 42 将电阻器 9 上的电压降钳制在它的正向电压上，以保护比较器 40。在本实施例中，通过比较电阻器 9 上的电压降和基准电压来对流经电抗器 5 的电流进行检测。与晶体管的基极-发射极电压相比，基准电压由于温度的变化而变化很小。因而，比较器 40 的比较结果变得稳定。因此，可以抑制 NMOS 7 的导通/截止时刻随着温度变化而发生变化。

在不背离本发明的广义精神和范围的情况下，可以对其进行各种

实施和改变。上述实施例旨在举例说明本发明，而不是限制本发明的范围。通过附加的权利要求而非实施例来示出本发明的范围。在本发明的权利要求的等价含义内和在权利要求内进行的各种修改将被认为是落入本发明的范围内。

本申请是以 2004 年 11 月 19 日提交的日本专利申请 No. 2004-336307 为基础，并且包括说明书、权利要求书、附图以及摘要。在此完整并入上述日本专利申请的公开内容作为参考。

图2A
Vds
图2B Id
图2C VT
图2D IT
图2E IL
图2F VR
图2G
Vgs OF NMOS16
图2H
Vgs OF NMOS7






图4




图5




图6




图7




图 8




图9




图11




图12




图13