

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第3区分

【発行日】平成21年6月18日(2009.6.18)

【公表番号】特表2007-506199(P2007-506199A)

【公表日】平成19年3月15日(2007.3.15)

【年通号数】公開・登録公報2007-010

【出願番号】特願2006-527169(P2006-527169)

【国際特許分類】

G 06 F 9/50 (2006.01)

G 06 F 9/46 (2006.01)

【F I】

G 06 F 9/46 4 6 2 A

G 06 F 9/46 4 1 0

【誤訳訂正書】

【提出日】平成21年4月20日(2009.4.20)

【誤訳訂正1】

【訂正対象書類名】特許請求の範囲

【訂正対象項目名】全文

【訂正方法】変更

【訂正の内容】

【特許請求の範囲】

【請求項1】

メインスレッドを持つコードのコンパイル中に、データ処理システムのプロセッサで実行可能な、前記メインスレッドからコピーされた命令を含む1以上のスレッドを生成する生成段階と、

前記1以上のスレッドに関するディペンデンシーグラフに従って、前記1以上のスレッドの中からボトムアップの順にカレントスレッドを選択することにより、前記1以上のスレッドの中から最も下部の順を有するカレントスレッドを選択する選択段階と、

前記メインスレッドからコピーされた命令に基づいて、前記カレントスレッドから生成された1以上の子スレッドに割り当てられた、前記カレントスレッドと前記1以上の子スレッドとの間で共有可能なリソースを含むリソースを決定する決定段階と、

前記カレントスレッドと当該カレントスレッドの1以上の子スレッドとの間のリソースコンフリクトを避けるべく、前記カレントスレッドの1以上の子スレッドに割り当てられたリソースに考慮して、前記共有可能なリソースを含むリソースを前記カレントスレッドに割り当てる割り当て段階と

を備える方法。

【請求項2】

コードのコンパイル中に、データ処理システムのプロセッサで実行可能な複数のスレッドを生成する生成段階と、

前記複数のスレッドのディペンデンシーグラフ上をボトムアップの順で横断してカレントスレッドを選択することにより、子スレッドが全て選択された後に当該子スレッドの親スレッドをカレントスレッドとして選択する選択段階と、

前記カレントスレッドから生成された1以上の子スレッドに割り当てられたリソースを決定する決定段階と、

前記カレントスレッドと当該カレントスレッドの一つ以上の子スレッドとの間のリソースコンフリクトを避けるために、前記カレントスレッドの一つ以上の子スレッドに割り当てられたリソースに考慮して、前記カレントスレッドにリソースを割り当てる割り当て段階と

を備え、

前記割り当てられたリソースは、前記複数のスレッドのそれぞれによって使用された、前記プロセッサの少なくとも一つのハードウェアレジスタおよび物理メモリを含み、

前記コンパイルするコンパイラが前記カレントスレッドと前記カレントスレッドの1以上の子スレッドとの間のリソースコンフリクトを避けるために、前記1以上の子スレッドに割り当てられたリソースは、前記コンパイラによって管理されるデータ構造中に記録される

方法。

【請求項3】

前記リソースが、前記1以上のスレッドのそれぞれによって使用される少なくとも一つのハードウェアレジスタおよびメモリを含む

請求項1に記載の方法。

【請求項4】

前記1以上の子スレッドに割り当てられたリソースが、前記カレントスレッドによってアクセス可能なデータ構造中に記録される

請求項1または3に記載の方法。

【請求項5】

前記カレントスレッドに割り当てられた前記リソースに関するデータ構造中のリソース情報をアップデートする段階

を更に備え、

前記データ構造が前記カレントスレッドの親スレッドによってアクセス可能である

請求項1から4のいずれかに記載の方法。

【請求項6】

前記1以上のスレッドのそれぞれが実行されるまで、ボトムアップの順に、前記選択段階、前記決定段階、および前記割り当て段階を繰り返す段階

を更に備える請求項1から5のいずれかに記載の方法。

【請求項7】

前記1以上のスレッドのそれぞれが実行された後に、前記1以上のスレッドの親スレッドであるメインスレッドにリソースを割り当てる段階

を更に備え、

前記メインスレッドにリソースを割り当てる段階は、前記メインスレッドのリソースを

前記1以上のスレッドに割り当てられたリソースを考慮して割り当てる

請求項6に記載の方法。

【請求項8】

前記割り当て段階に優先して、前記データ処理システム内にリソースが残っているか否か決定する段階と、

前記カレントスレッドの少なくとも一つの子スレッドを消去する段階と

を更に備え、

前記割り当て段階は、前記少なくとも一つの消去された子スレッドに関連付けられる前記リソースを用いて前記カレントスレッドにリソースを割り当てる

請求項1から7のいずれかに記載の方法。

【請求項9】

前記生成段階は、前記メインスレッドのデータ用のデータをプリフェッチする前記1以上のスレッドを生成する

請求項1、3から8のいずれかに記載の方法。

【請求項10】

プログラムであって、コンピュータに、

メインスレッドを持つコードのコンパイル中に、データ処理システムのプロセッサで実行可能な、前記メインスレッドからコピーされた命令を含む1以上のスレッドを生成する

生成段階と、

前記1以上のスレッドに関するディペンデンシーグラフに従って、前記1以上のスレッドの中からボトムアップの順にカレントスレッドを選択することにより、前記1以上のスレッドの中から最も下部の順を有するカレントスレッドを選択する選択段階と、

前記メインスレッドからコピーされた命令に基づいて、前記カレントスレッドから生成された1以上の子スレッドに割り当てられた、前記カレントスレッドと前記1以上の子スレッドとの間で共有可能なリソースを含むリソースを決定する決定段階と、

前記カレントスレッドと当該カレントスレッドの1以上の子スレッドとの間のリソースコンフリクトを避けるべく、前記カレントスレッドの1以上の子スレッドに割り当てられたリソースに考慮して、前記共有可能なリソースを含むリソースを前記カレントスレッドに割り当てる割り当て段階とを有する方法を実行させるプログラム。

【請求項11】

プログラムであって、コンピュータに、

コードのコンパイル中に、データ処理システムのプロセッサで実行可能な複数のスレッドを生成する生成段階と、

前記複数のスレッドのディペンデンシーグラフ上をボトムアップの順で横断してカレントスレッドを選択することにより、子スレッドが全て選択された後に当該子スレッドの親スレッドをカレントスレッドとして選択する選択段階と、

前記カレントスレッドから生成された1以上の子スレッドに割り当てられたリソースを決定する決定段階と、

前記カレントスレッドと当該カレントスレッドの一つ以上の子スレッドとの間のリソースコンフリクトを避けるために、前記カレントスレッドの一つ以上の子スレッドに割り当てられたリソースに考慮して、前記カレントスレッドにリソースを割り当てる割り当て段階と

を有する方法を実行させ、

前記割り当てられたリソースは、前記複数のスレッドのそれぞれによって使用された、前記プロセッサの少なくとも一つのハードウェアレジスタおよび物理メモリを含み、

前記コンパイルするコンパイラが前記カレントスレッドと前記カレントスレッドの1以上の子スレッドとの間のリソースコンフリクトを避けるために、前記1以上の子スレッドに割り当てられたリソースは、前記コンパイラによって管理されるデータ構造中に記録される、プログラム。

【請求項12】

前記リソースが、前記1以上のスレッドのそれぞれによって使用される少なくとも一つのハードウェアレジスタおよびメモリを含む

請求項10に記載のプログラム。

【請求項13】

前記1以上の子スレッドに割り当てられたリソースが、前記カレントスレッドによってアクセス可能なデータ構造中に記録される

請求項10または12に記載のプログラム。

【請求項14】

前記方法が、

前記カレントスレッドに割り当てられた前記リソースについてのデータ構造中のリソース情報をアップデートする段階

を更に備え、

前記データ構造が前記カレントスレッドの親スレッドによってアクセス可能である
請求項10から13のいずれかに記載のプログラム。

【請求項15】

前記方法が、

前記1以上のスレッドのそれぞれが実行されるまで、ボトムアップの順に、前記選択段階、前記決定段階、および前記割り当て段階を繰り返す段階

を更に備える請求項10から14のいずれかに記載のプログラム。

【請求項 16】

前記方法は、

前記1以上のスレッドのそれぞれが実行された後に、前記1以上のスレッドの親スレッドであるメインスレッドにリソースを割り当てる段階
を更に備える請求項15に記載のプログラム。

【請求項 17】

前記方法が、

前記割り当て段階に優先して、前記データ処理システム内にリソースが残っているか否か決定する段階と、

前記カレントスレッドの少なくとも1の子スレッドを消去する段階と
を更に備え、

前記割り当て段階は、前記少なくとも一つの消去された子スレッドに関連付けられる前記リソースを用いて前記カレントスレッドにリソースを割り当てる
請求項10から16のいずれかに記載のプログラム。

【請求項 18】

前記生成段階は、前記メインスレッドのデータ用のデータをプリフェッチする前記1以上のスレッドを生成する

請求項10、12から17のいずれかに記載のプログラム。

【請求項 19】

マルチスレッディングオペレーションの実行ができるプロセッサと、前記プロセッサに結合するメモリを備え、前記メモリから前記プロセッサによって実行される処理により、前記プロセッサは、

メインスレッドを持つコードのコンパイル中に、前記プロセッサで実行可能な、前記メインスレッドからコピーされた命令を含む1以上のスレッドを生成し、

前記1以上のスレッドに関するディペンデンシーグラフに従って、前記1以上のスレッドの中からボトムアップの順にカレントスレッドを選択することにより、前記1以上のスレッドの中から最も下部の順を有するカレントスレッドを選択し、

前記メインスレッドからコピーされた命令に基づいて、前記カレントスレッドから生成された1以上の子スレッドに割り当てられた、前記カレントスレッドと前記1以上の子スレッドとの間で共有可能なリソースを含むリソースを決定し、

前記カレントスレッドと当該カレントスレッドの1以上の子スレッドとの間のリソースコンフリクトを避けるべく、前記カレントスレッドの1以上の子スレッドに割り当てられたリソースに考慮して、前記共有可能なリソースを含むリソースを前記カレントスレッドにリソースを割り当てるデータ処理システム。

【請求項 20】

マルチスレッディングオペレーションの実行ができるプロセッサと、前記プロセッサに結合するメモリを備え、前記メモリから前記プロセッサによって実行される処理により、前記プロセッサは、

コードのコンパイル中に、前記プロセッサで実行可能な複数のスレッドを生成し、

前記複数のスレッドのディペンデンシーグラフ上をボトムアップの順で横断してカレントスレッドを選択することにより、子スレッドが全て選択された後に当該子スレッドの親スレッドをカレントスレッドとして選択し、

前記カレントスレッドから生成された1以上の子スレッドに割り当てられたリソースを決定し、

前記カレントスレッドと当該カレントスレッドの一つ以上の子スレッドとの間のリソースコンフリクトを避けるために、前記カレントスレッドの一つ以上の子スレッドに割り当てられたリソースに考慮して、前記カレントスレッドにリソースを割り当てる割り当て、

前記割り当てられたリソースは、前記複数のスレッドのそれぞれによって使用された、前記プロセッサの少なくとも一つのハードウェアレジスタおよび物理メモリを含み、

前記コンパイルするコンパイラが前記カレントスレッドと前記カレントスレッドの1以

上の子スレッドとの間のリソースコンフリクトを避けるために、前記1以上の子スレッドに割り当てられたリソースは、前記コンパイラによって管理されるデータ構造中に記録されるデータ処理システム。

【請求項21】

前記処理により、前記プロセッサは更に、前記カレントスレッドに割り当てられた前記リソースに関してのデータ構造中のリソース情報をアップデートし、

前記データ構造は、前記カレントスレッドの親スレッドによってアクセス可能である請求項19に記載のデータ処理システム。

【請求項22】

前記処理により、前記プロセッサは、前記1以上のスレッドのそれぞれが実行されるまで、ボトムアップの順に、前記カレントスレッドの選択と、前記リソースの決定と、前記カレントスレッドへのリソースの割り当てとを繰り返す

請求項19から21のいずれかに記載のデータ処理システム。

【請求項23】

前記処理により、前記プロセッサは更に、前記1以上のスレッドのそれぞれが実行された後に、前記1以上のスレッドの親スレッドであるメインスレッドにリソースを割り当てる

前記プロセッサは、前記メインスレッドにリソースを割り当てる場合に、前記メインスレッドのリソースを、前記1以上のスレッドに割り当てられたリソースを考慮して割り当てる

請求項22に記載のデータ処理システム。

【請求項24】

前記処理により、前記プロセッサは更に、

前記カレントスレッドへの前記リソースの割り当てに優先して、前記データ処理システム内にリソースが残っているか否か決定し、

前記カレントスレッドの少なくとも一つの子スレッドを消去し、

前記プロセッサは、前記カレントスレッドにリソースを割り当てる場合に、前記少なくとも一つの消去された子スレッドに関連付けられる前記リソースを用いて前記カレントスレッドに前記リソースを割り当てる

請求項19から23のいずれかに記載のデータ処理システム。

【請求項25】

前記リソースが、前記1以上のスレッドのそれぞれによって使用される少なくとも一つのハードウェアレジスタおよびメモリを含む

請求項19、21から24のいずれかに記載のデータ処理システム。

【請求項26】

前記プロセッサは、前記1以上のスレッドを生成する場合に、前記メインスレッドのデータ用のデータをプリフェッチする前記1以上のスレッドを生成する

請求項19、21から25のいずれかに記載のデータ処理システム。

【誤訳訂正2】

【訂正対象書類名】明細書

【訂正対象項目名】0002

【訂正方法】変更

【訂正の内容】

【0002】

メモリ待ち時間は、現在のプロセッサの高い性能を達成するに際して重大なボトルネックとなっている。アプリケーションのメモリアクセスパターンの予測が困難であり、ワーキングセットがかなり大きくなっているために、今日の多くの大きいアプリケーションはメモリ集約的である。キャッシュデザインの向上およびプリフェッチ技術における新しい開発にもかかわらず、メモリのボトルネック問題は依然として続いている。この問題は、従来のストライドベースのプリフェッチ技術に逆らう傾向にある、ポインタ集中のアプリケ

ーションの実行の際に悪化する。

【特許文献 1】米国特許出願公開第 2003 / 0037290 号明細書

【特許文献 2】米国特許出願公開第 2004 / 0194094 号明細書

【特許文献 3】米国特許出願公開第 2005 / 0071841 号明細書

【特許文献 4】米国特許出願公開第 2005 / 0081207 号明細書

【特許文献 5】米国特許出願公開第 2005 / 0165671 号明細書

【特許文献 6】米国特許第 6233599 号明細書

【特許文献 7】米国特許第 6363410 号明細書

【特許文献 8】米国特許第 6567839 号明細書

【特許文献 9】米国特許第 7036124 号明細書

【特許文献 10】米国特許第 7313795 号明細書

【特許文献 11】米国特許第 7328242 号明細書

【特許文献 12】米国特許第 7415699 号明細書

【非特許文献 1】Steenkiste, Peter A. et al., "A Simple Interprocedural Register Allocation Algorithm and Its Effectiveness for LISP", ACM Transactions on Programming Languages and Systems, New York, NY, vol. 11, No. 1, Jan. 1989, pp. 1-32.

【非特許文献 2】Luk, Chi-Keung, "Tolerating Memory Latency through Software-Controlled Pre-Execution in Simultaneous Multithreading Processors", Proceedings of the 28.sup.th International Symposium on Computer Architecture, (ISCA, Jun. 2001) Goteborg, Sweden, IEEE, pp. 40-51.

【非特許文献 3】Kim, Dongkeun et al., "Design and Evaluation of Compiler Algorithms for Pre-Execution" Proceedings of the 10.sup.th International Conference on Architectural Support for Programming Languages and Operating Systems, Oct. 2002, San Jose, CA, USA, pp. 159-170.

【誤訳訂正 3】

【訂正対象書類名】明細書

【訂正対象項目名】0014

【訂正方法】変更

【訂正の内容】

【0014】

ここで留意すべきは、図 1 はコンピュータシステムの様々な構成要素を図示する一方で、どのような特定のアーキテクチャ、又は、構成要素の相互接続の方法を表すことは意図していないことである。そのような詳細は本発明と密接に結びついていないからである。また、より少ない構成要素又はおそらくより多くの構成要素を有するネットワークコンピュータ、携帯型コンピュータ、携帯電話、そして他のデータ処理システムが、本発明と共に用いられてもよいことが理解されるであろう。図 1 に示すように、データ処理システムの形態であるコンピュータシステム 100 は、マイクロプロセッサ 103 と、ROM 107、揮発性 RAM 105、および非揮発性メモリ 106 とを接続するバス 102 を含む。インテル社からのペンティアム（登録商標）プロセッサ、又はモトローラ社からのパワー PC プロセッサであってよいマイクロプロセッサ 103 は、図 1 の例に示すようにキャッシュメモリ 104 に結合されている。バス 102 は、これらの様々な構成要素を互いに相互接続し、また、これらの構成要素 103、107、105、および 106 を、マウス、キーボード、モデム、ネットワークインターフェース、プリンタ、および当該技術分野で周知の他のデバイスなどの入出力（I/O）デバイス 110 と同様にディスプレイコントローラおよびディスプレイデバイス 108 にも相互接続する。一般的に、入出力デバイス 110 は、入出力コントローラ 109 を介してシステムに接続される。揮発性 RAM 105 は、典型的には、リフレッシュ又はメモリ内のデータを保持するために継続的に電源供給を必要とする、動的 RAM (DRAM) として実行される。非揮発性メモリ 106 は、典型的には、磁気ディスク装置、磁気光学ディスク装置、光ディスク装置、あるいは DVD RAM またはシステムから電源供給がなくなった後でもデータを保持する他の型のメモ

リシステムである。一般的に、非揮発性メモリはまた、必ずしも必要ではないが、ランダムアクセスメモリであってよい。図1では、非揮発性メモリが、データ処理システムの残りの構成要素に直接的に接続しているローカルデバイスである一方で、システムから離れている非揮発性メモリを、モジュールやイーサネット（登録商標）インターフェースのようなネットワークインターフェースを介してデータ処理システムに接続されているネットワーク上の記憶装置として、本発明が利用してもよいことを理解されるであろう。バス102は、当該技術分野の当業者にとって周知の様々なプリッジ、コントローラ、および／又はアダプタを介してお互いに接続されている、一つ以上のバスを含んでいてよい。一実施形態においては、入出力コントローラ109は、USB周辺機器の制御のためのUSB（ユニバーサルシリアルバス）アダプタ、あるいは入出力デバイス110の中に含まれるPCIデバイスの制御のためのPCIコントローラを含んでいる。他の実施形態においては、入出力コントローラ109は、ファイアワイヤ（FireWire）装置としても知られる、IEEE1394装置の制御のためのIEEE1394コントローラを含む。

【誤訳訂正4】

【訂正対象書類名】明細書

【訂正対象項目名】0016

【訂正方法】変更

【訂正の内容】

【0016】

典型的なシステム100の中で稼動しているオペレーティングシステムは、マイクロソフト社からのWindows（登録商標）、または、アップルコンピュータ社からのマックOS（登録商標）であってよい。他の例では、オペレーティングシステムは、リナックス（登録商標）、または、ユニックス（登録商標）であってもよい。組み込みの実時間オペレーティングシステムのような、他のオペレーティングシステムを利用してもよい。