

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5101131号

(P5101131)

(45) 発行日 平成24年12月19日(2012.12.19)

(24) 登録日 平成24年10月5日(2012.10.5)

(51) Int.Cl.	F I
H03F 3/08 (2006.01)	H03F 3/08
H04B 10/00 (2006.01)	H04B 9/00

請求項の数 6 (全 13 頁)

(21) 出願番号	特願2007-44468 (P2007-44468)	(73) 特許権者	000154325
(22) 出願日	平成19年2月23日 (2007.2.23)		住友電工デバイス・イノベーション株式会
(65) 公開番号	特開2008-211376 (P2008-211376A)		社
(43) 公開日	平成20年9月11日 (2008.9.11)		神奈川県横浜市栄区金井町1番地
審査請求日	平成20年10月1日 (2008.10.1)	(74) 代理人	100087480
			弁理士 片山 修平
		(74) 復代理人	100137615
			弁理士 横山 照夫
		(74) 復代理人	100134511
			弁理士 八田 俊之
		(72) 発明者	原 弘
			山梨県中巨摩郡昭和町大字紙漉阿原100
			0番地 ユーディナデバイス株式会社内
		審査官	緒方 寿彦
			最終頁に続く

(54) 【発明の名称】 電子回路

(57) 【特許請求の範囲】

【請求項1】

デジタル入力信号と参照信号とが入力する差動増幅回路と、
前記差動増幅回路から出力される2つの差動信号の振幅の平均値を出力するための平滑回路を備えるフィードバック回路と、
前記フィードバック回路の出力信号に基づいてピークホールドされた信号を前記参照信号として出力するピークホールド回路と、を具備し、
前記ピークホールド回路の極大値を保持する時定数は、前記平滑回路の時定数より大きいことを特徴とする電子回路。

【請求項2】

前記ピークホールド回路は、前記参照信号を一定値に設定するリセット回路を有することを特徴とする請求項1記載の電子回路。

【請求項3】

前記一定値は、前記入力信号のローレベルであることを特徴とする請求項2記載の電子回路。

【請求項4】

前記ピークホールド回路は、前記入力信号のプリアンプル期間の周期より短い時定数で前記フィードバック回路の前記出力信号の極大値を保持し、

前記ピークホールド回路の保持された信号を保持する時定数は、前記プリアンプル期間の周期より長いことを特徴とする請求項1から3のいずれか一項記載の電子回路。

10

20

【請求項 5】

前記入力信号はトランスインピーダンスアンプの出力信号であることを特徴とする請求項 1 から 4 のいずれか一項記載の電子回路。

【請求項 6】

前記電子回路は、光通信受信回路であって、

前記入力信号は、振幅の大きさが異なるデジタル信号であることを特徴とする請求項 1 記載の電子回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子回路に関し、特に、入力信号と参照信号とが入力される差動増幅回路を有し、入力信号の平均値に関係した信号を参照信号とする電子回路に関する。

【背景技術】

【0002】

近年、PON (Passive Optical Network) 方式の FTTH (Fiber to the home) が普及している。このシステムでは、各家庭から送信されてくる様々な振幅の光信号を受信し電気信号として増幅することが求められる。

【0003】

例えば、特許文献 1 には、PON 方式の光通信に用いられる受信回路が開示されている。このような受信回路においては、フォトダイオード (PD) 等の受光素子が光信号を受信し電流を出力する。トランスインピーダンスアンプ (TIA) が PD の出力した電流信号を電圧信号に変換する。差動増幅回路が TIA の出力信号と、TIA の出力信号の平均値に関係した参照信号と、を差動増幅し、TIA の出力信号が参照信号より高ければハイレベル、低ければローレベルを出力する。このように、例えば PON 方式の光通信に用いられる受信回路では、光信号の振幅が一定ではないため、入力信号の平均値に関係した信号を参照信号とし、参照信号と入力信号とを比較しハイレベル、ローレベルを出力する。

【特許文献 1】特開 2005 - 223638 号公報

【発明の開示】

【発明が解決しようとする課題】

【0004】

従来の受信回路においては、参照信号が入力信号の平均値に安定するまで時間を要するため、入力信号が入力されてから一定時間をプリアンプの期間とし、ダミーの信号を受信する。しかしながら、より高速な光通信を実現するためには、参照信号を早期に安定させ入力信号の平均値に関係した信号とすることが求められている。このように、参照信号を早期に安定させ、かつ高いもしくは低い入力信号が連続して入力した場合においても参照信号を安定させることが求められている。また、例えば光信号の振幅が一定でない場合には、参照信号が一定の値になる前に異なる振幅の信号が入力されると誤動作が発生するため、光信号の振幅が異なる場合には、参照信号を一定の値とすることが求められている。

【0005】

本発明は、上記課題に鑑みなされたものであり、参照信号を早期に安定させるとともに参照信号を一定の値に設定することを目的とする。

【課題を解決するための手段】

【0006】

本発明は、デジタル入力信号と参照信号とが入力する差動増幅回路と、前記差動増幅回路から出力される 2 つの差動信号の振幅の平均値を出力するための平滑回路を備えるフィードバック回路と、前記フィードバック回路の出力信号に基づいてピークホールドされた信号を前記参照信号として出力するピークホールド回路と、を具備し、前記ピークホールド回路の極大値を保持する時定数は、前記平滑回路の時定数より大きいことを特徴とする電子回路である。本発明によれば、保持回路がフィードバック回路の出力を保持し参照信

10

20

30

40

50

号として出力するため、参照信号を早期に安定させるとともに参照信号を一定の値に設定することことができる。

【 0 0 0 7 】

上記構成において、前記保持回路は、前記参照信号を一定値に設定するリセット回路を有する構成とすることができる。この構成によれば、異なる振幅の入力信号が入力された場合に誤動作を抑制することができる。

【 0 0 0 8 】

上記構成において、前記一定値は、前記入力信号のローレベルである構成とすることができる。

【 0 0 0 9 】

上記構成において、前記ピークホールド回路は、前記入力信号のプリアンプ期間の周期より短い時定数で前記フィードバック回路の前記出力信号の極大値を保持し、前記ピークホールド回路の保持された信号を保持する時定数は、前記プリアンプ期間の周期より長い構成とすることができる。

【 0 0 1 0 】

上記構成において、前記入力信号はトランスインピーダンスアンプの出力信号である構成とすることができる。

【 発明の効果 】

【 0 0 1 1 】

本発明によれば、保持回路がフィードバック回路の出力を保持し参照信号として出力するため、参照信号を早期に安定させるとともに参照信号を一定の値に設定することことができる。

【 発明を実施するための最良の形態 】

【 0 0 1 2 】

まず、PON用の光通信用増幅回路を用い、振幅の異なる信号を受信した場合正常に動作しない例を説明する。図1は、比較例に係る電子回路90（リミットアンプ）の回路図である。図1を参照に、PD42の出力電流を増幅したTIA40の出力電圧信号が入力信号VAとして電子回路90に輸入される。電子回路90は差動増幅回路30、32及びフィードバック回路10を有している。差動増幅回路30は入力信号VAと参照信号Vrefとを差動増幅し、差動出力信号V1+及びV1-を出力する。差動増幅回路32は差動出力信号V1+及びV1-を増幅し、振幅を制限することでパルス信号である差動出力信号Vout及びVoutBを出力する。このように、差動増幅回路30及び32は、デジタル情報を含んだ高周波信号であるデジタル入力信号VAを参照信号Vrefと比較することで、パルス信号に変換するパルス変換回路である。

【 0 0 1 3 】

フィードバック回路10には差動増幅回路30の差動出力信号V1+及びV1-が入力し、電子回路90の入力信号VAの平均値信号を出力する。フィードバック回路10は差動増幅回路12、14及び平滑回路16を有している。差動増幅回路12は、差動信号V1+及びV1-が入力し、差動増幅し、差動信号V0+及びV0-を出力する。差動信号V0+及びV0-は平滑回路16のそれぞれ抵抗R1及びR2を介し差動増幅回路14に差動信号V2+及びV2-として入力される。差動信号V2+及びV2-は平滑回路16のキャパシタC1により接続される。平滑回路16は抵抗R1、R2及びキャパシタC1により定まる時定数により、差動信号V1+及びV1-を平滑化し、差動信号V2+及びV2-とする。差動増幅回路14は差動信号V2+及びV2-を差動増幅し、参照信号Vrefとして差動増幅回路30に出力する。

【 0 0 1 4 】

フィードバック回路10においては、参照信号Vrefが平滑回路16の時定数相当で平滑化された入力信号VAに対して低いと、参照信号Vrefは大きくなる。一方、参照信号Vrefが平滑回路16の時定数相当で平滑化された入力信号VAに対して高いと、参照信号Vrefは小さくなる。このように、フィードバック回路10は、入力信号VA

10

20

30

40

50

を平滑回路 16 の時定数で平均化した平均値信号を参照信号 V_{ref} として出力する。

【0015】

図 2 (a) は、PON 方式のブロック図である。局舎 60 内の局側通信装置 62 は、複数の家庭 70a から 70c 内の各家庭側通信装置 72 と光ファイバである通信経路 L1 及び L2 を介し接続されている。局側通信装置 62 とオプティカルスプリッタ 74 とは 1 本の通信経路 L1 である。オプティカルスプリッタ 74 と各家庭側通信装置 72 との間は各通信経路 L2 を介し接続されている。オプティカルスプリッタ 74 は、各家庭側通信装置 72 から各通信経路 L2 を介し入出力された信号を通信経路 L1 に結合する。通信経路 L1 の信号は局側通信装置 62 に入出力される。局側通信装置 62 は制御回路 64、送信部 66 及び受信部 68 を有している。送信部 66 は、各家庭側通信装置 72 に光信号を送信する送信回路である。受信部 68 は、各家庭側通信装置 72 からの光信号を受信する受信回路であり、図 1 に示した電子回路 90 を有している。制御回路 64 は送信部 66 及び受信部 68 を制御する回路であり、例えば、受信部 68 にリセット信号を出力する。

10

【0016】

図 2 (b) は、受信部 68 の PD 42 に入力される光信号を時間に対し示す模式図である。期間 Ton1 の間は家庭 70a の家庭側通信装置 72 からの光信号が入力される。期間 Toff1 の間は光信号は入力されず、期間 Ton2 において家庭 70b の家庭側通信装置 (不図示) からの光信号が入力される。さらに、期間 Toff2 の間は光信号は入力されず、期間 Ton3 において家庭 70c の家庭側通信装置 (不図示) からの光信号が入力される。各家庭側通信装置 72 の出力信号の振幅及び各通信経路 L2 での光信号の損失はそれぞれ異なる。このため、期間 Ton1、Ton2 及び Ton3 の光信号の振幅はそれぞれ振幅 A1、A2 及び A3 と異なる。このように、PON 用の PD 42 には、異なる家庭から光信号が異なる振幅で不定期に入力される。なお、期間 Toff1 及び Toff2 は通信経路 L2 を切り換える期間である。

20

【0017】

図 3 (a) 及び図 3 (b) は、時間に対する入力信号 VA と参照信号 V_{ref} とを示した図である。図 3 (a) 及び図 3 (b) を参照に、期間 Toff において、PD 42 に光信号は入力されない。よって、入力信号 VA は初期値である。期間 Ton において、PD 42 に光信号が入力され、入力信号 VA が変動する。ある一定期間 (プリアンプ期間 Tpre) においては、オン、オフ信号 (0、1 信号) が交互に入力される。差動増幅回路 30 及び差動増幅回路 32 は、参照信号 V_{ref} に対し入力信号 VA に対し大きい小さいかでハイレベルまたはローレベルを出力信号 Vout 及び VoutB として出力する。このため、参照信号 V_{ref} は早期に、入力信号 VA の平均値 Vm となることが好ましい。しかしながら、図 3 (a) のように、平滑回路 16 の時定数が長いと、参照信号 V_{ref} は早期には平均値 Vm とはならない。このように、プリアンプ期間 Tpre 内に参照信号 V_{ref} が安定化しない。一方、図 3 (b) のように、平滑回路 16 の時定数が短いと、参照信号 V_{ref} はプリアンプ期間 Tpre 内に早期に平均値 Vm となるが、その後、入力信号 VA の変動に同期し参照信号 V_{ref} も変動してしまう。

30

【0018】

このように、比較例においては、参照信号 V_{ref} を早期に平均値 Vm に関係した信号とすることが難しい。よって、光信号のプリアンプ期間 Tpre を短くすることができず、高速化の障害となる。このような課題を解決するための実施例を以下に説明する。

40

【実施例 1】

【0019】

図 4 は実施例 1 に係る電子回路 90a の回路図である。比較例 1 の図 1 と比較し、電子回路 90a はピークホールド回路 20 (保持回路) を有している。ピークホールド回路 20 にはフィードバック回路 10 の出力信号 Vf が入力し、参照信号 V_{ref} が出力する。また、ピークホールド回路 20 のリセット端子にはリセット制御回路 29 からリセット信号 Vreset が入力される。その他の構成は比較例 1 の図 1 と同じであり説明を省略する。

50

【 0 0 2 0 】

図 5 はピークホールド回路 2 0 の回路図である。ピークホールド回路 2 0 は差動増幅回路 2 2、2 4、ダイオード D 1、キャパシタ C 2 及びリセット回路 2 5 を有している。差動増幅回路 2 2 は、フィードバック回路 1 0 の出力信号 V_f と参照信号 V_{ref} とを差動増幅する。差動増幅回路 2 2 の出力はダイオード D 1 のアノードに接続する。ダイオード D 1 のカソードは差動増幅回路 2 4 の入力に接続される。差動増幅回路 2 4 は、信号 V_p と参照信号 V_{ref} とを差動増幅し参照信号 V_{ref} を出力する。ダイオード D 1 のカソードとグランドとの間には、キャパシタ C 2 とリセット回路 2 5 とが並列に接続される。リセット回路 2 5 は NPN パイポラトランジスタ 2 6 である。トランジスタ 2 6 のコレクタがダイオード D 1 のカソードに、エミッタがグランドに接続され、ベースにリセット制御回路 2 9 からリセット信号 V_{reset} が入力される。

10

【 0 0 2 1 】

信号 V_f が参照信号 V_{ref} より大きいと、差動増幅回路 2 2 は正の信号を出力し、ダイオード D 1 を介しキャパシタ C 2 を充電し、信号 V_p の電位が定まる。差動増幅回路 2 4 は信号 V_p と参照信号 V_{ref} とを差動増幅する。よって、参照信号 V_{ref} は信号 V_p となる。信号 V_f が参照信号 V_{ref} より小さいと、差動増幅回路 2 2 は負の信号を出力するが、ダイオード D 1 は逆方向のため、信号 V_p は変化しない。以上により、ピークホールド回路 2 0 は、信号 V_f の極大値に参照信号 V_{ref} を保持する。

【 0 0 2 2 】

図 6 は入力信号 V_A と参照信号 V_{ref} とを示した図である。図 6 を参照に、平滑回路 1 6 の時定数を図 3 (b) のように短くする。これにより、参照信号 V_{ref} は入力信号 V_A に追従し早期に立ち上がる。入力信号 V_A がローレベルの場合も、ピークホールド回路 2 0 が参照信号 V_{ref} のピークを保持するため、図 3 (b) のような参照信号 V_{ref} の時間に対する変動は小さく、プリアンプ期間 T_{pre} 内に参照信号 V_{ref} は早期に入力信号 V_A の平均値 V_m に達し安定する。このように、実施例 1 の電子回路 9 0 a は、入力信号 V_A と参照信号 V_{ref} とが入力する差動増幅回路 3 0 と、入力信号 V_A の平均値である信号 V_f を出力するフィードバック回路 1 0 と、フィードバック回路 1 0 の出力信号 V_f に基づいて保持された出力信号 V_f の極大値を参照信号 V_{ref} として出力するピークホールド回路 2 0 と、を有している。これにより、早期に安定可能な参照信号 V_{ref} を得ることができる。ピークホールド回路 2 0 の出力信号は、信号 V_f の極大値に近い場合であってもよい。この場合も、図 7 において説明した効果を得ることができる。

20

30

【 0 0 2 3 】

また、ピークホールド回路 2 0 の極大値を保持する時定数は、フィードバック回路 1 0 の平均値を出力するための平滑回路 1 6 の時定数より大きいことが好ましい。これにより、参照信号 V_{ref} が入力信号 V_A の変動に影響され変動することを抑制することができる。

【 0 0 2 4 】

リセット回路 2 5 の機能について説明する。図 7 (a) 及び図 7 (b) はトランジスタ 2 6 が常にオフ状態の場合の入力信号 V_A と参照信号 V_{ref} とのタイミングチャートである。図 7 (a) は、振幅の大きい信号が入力される期間 T_{on1} 、信号が入力されない期間 T_{off} 、振幅の小さな信号が入力される期間 T_{on2} を示している。トランジスタ 2 6 がオフ状態であると、ピークホールド回路 2 0 の極大値を保持する時定数が大きいいため、期間 T_{off} においても、ピークホールド回路 2 0 は参照信号 V_{ref} として、期間 T_{on1} の平均値 V_{m1} に近い値を保持してしまう。このため、期間 T_{on2} において、振幅の小さい信号が入力された場合、図 7 (a) の A のように、参照信号 V_{ref} が信号 V_A に対応することができない。

40

【 0 0 2 5 】

図 7 (b) は、振幅の小さい信号が入力される期間 T_{on2} 、信号が入力されない期間 T_{off} 、振幅の大きな信号が入力される期間 T_{on3} を示している。期間 T_{off} の参照信号 V_{ref} が期間 T_{on2} の平均値 V_{m2} に保持されていても、期間 T_{on3} におい

50

て、振幅の大きな信号 V_A が入力されるため、参照信号 V_{ref} は入力信号 V_A に対応することができる。

【0026】

以上のように、トランジスタ 26 がオフ状態の場合、振幅の大きな入力信号の後に振幅の小さな信号が入力されると、参照信号 V_{ref} が入力信号 V_A に対応できない。そこで、トランジスタ 26 を用い、参照信号 V_{ref} を初期値に戻す。

【0027】

図 8 (a) 及び図 8 (b) はトランジスタ 26 を用い参照信号 V_{ref} をリセットする場合の入力信号 V_A と参照信号 V_{ref} とのタイミングチャートである。期間 T_{off} において、トランジスタ 26 をオンし、参照信号 V_{ref} を初期化する。これにより、図 8 (a) のように、期間 T_{on1} において、振幅の大きな信号が入力された後、期間 T_{on2} において、振幅の小さな信号が入力された場合も、参照信号 V_{ref} は入力信号 V_A に対応することができる。また、例えば、PON 方式用のリミットアンプには、シングルディテクト機能を有する場合がある。この機能は、入力信号が所定レベルを越えた場合または所定レベルを下回った場合、入力信号が途切れたとアラームを出す機能である。この機能を用いる場合、入力信号の振幅によらず、基準レベルを合わせるため、参照信号 V_{ref} は期間 T_{off} において、初期値にすることが好ましい。よって、図 8 (b) のように、振幅の小さな入力信号 V_A の後、振幅の大きな入力信号 N_A が入力された場合も参照信号 V_{ref} を初期値に戻すことが好ましい。

【0028】

図 9 (a) から図 9 (c) は、実施例 1 に係る電子回路 90a のシミュレーション結果である。図 9 (a) は時間に対する入力信号 V_A 及び参照信号 V_{ref} 、図 9 (b) はリセット信号 V_{reset} 、図 9 (c) は出力信号 V_{out} 及び V_{outB} を示している。期間 T_{on2} は入力信号 V_A の振幅が小さく、期間 T_{on3} は入力信号 V_A は大きい。期間 T_{off} において、リセット信号 V_{reset} により、ピークホールド回路 20 を初期化している。入力信号 V_A が入力されると、参照信号 V_{ref} は入力信号 V_A に追従し、早期に安定する。出力信号 V_{out} 及び V_{outB} は誤動作することなく正常な出力となる。

【0029】

このように、ピークホールド回路 20 は、参照信号 V_{ref} を一定値に設定するリセット回路 25 を有することが好ましい。これにより、参照信号 V_{ref} を図 8 (a) から図 9 (a) のように、リセットすることができるため、図 7 (a) で説明したように、期間 T_{on2} において、参照信号 V_{ref} が入力信号 V_A の平均値 V_{m2} を上回ることがない。リセット回路 25 としては FET 等のトランジスタを用いることもできる。

【0030】

トランジスタ 26 が設定する参照信号 V_{ref} の一定値は、入力信号 V_A の初期値であることが好ましい。ここで、初期値とは、入力信号 V_A として初期の直流電圧が入力された場合の参照信号 V_{ref} である。例えば、図 4 において、PD 42 に光信号が入力されていないとき、TIA 40 が出力する電圧を入力信号 V_A として無限時間経過の参照信号 V_{ref} に相当する。実施例 1 では、初期値は入力信号 V_A のローレベルに相当する。

【0031】

(参考例)

参考例は、フィードバック回路の出力とピークホールド回路の出力とを切り換えるスイッチ回路を有する例である。図 10 は、参考例に係る電子回路の回路図である。図 10 を参照に、電子回路 90b は、実施例 1 の図 4 の電子回路 90a に加え、スイッチ回路 28、カウンタ 50 及びヒステリシス比較器 52 を有している。

【0032】

差動増幅回路 30 の差動出力信号 V_{1+} 及び V_{1-} がヒステリシス比較器 52 に入力される。ヒステリシス比較器 52 は、差動信号 V_{1+} と V_{1-} のノイズを除去し差動信号 V_{1+} と V_{1-} との 1 周期毎にハイレベルのパルスカウンタ 50 のクロック CK に入力する。これにより、カウンタ 50 はクロックのハイレベルのパルスの回数、すなわち差動信

10

20

30

40

50

号 $V1+$ 及び $V1-$ の周期の回数毎にカウントする。カウントが n になると出力 Qn がローレベルからハイレベルになる。カウンタ 50 の出力 Qn はスイッチ回路 28 に入力される。スイッチ回路 28 は、出力 Qn がローレベルのとき、フィードバック回路 10 の出力を参照信号 $Vref$ とし、出力 Qn がハイレベルのとき、ピークホールド回路 20 の出力を参照信号 $Vref$ とする。すなわち、スイッチ回路 28 は入力信号 VA が入力後、一定時間 ($V1+$ のハイレベルが n 回まで) は、フィードバック回路 10 の出力を参照信号 $Vref$ とし、一定時間経過時に、ピークホールド回路 20 の出力を参照信号 $Vref$ に切り換える。期間 $Toff$ において、リセット R にハイレベルを入力し、カウンタ 50 をリセットする。なお、リセット R に入力する信号は、リセット回路 25 に入力するリセット信号 $Vreset$ を流用してもよい。

10

【0033】

図 11 (a) 及び図 11 (b) は参考例に係る電子回路 90b の効果を説明するための図である。図 11 (a) を参照に、実施例 1 に係る電子回路 90a において、入力信号 VA が入力された際サージが入力されると、ピークホールド回路 20 はサージを極大値として認識しサージの値を保持してしまう。これにより、参照信号 $Vref$ は平均値 Vm に対し大きい状態となり、誤動作の原因となる。特に、入力信号 VA が入力するとピークホールド回路 20 の帰還部等の影響によりサージが発生しやすい。

【0034】

図 11 (b) を参照に、入力信号 VA が入力後一定時間経過するまでの期間 $T1$ においては、フィードバック回路 10 の出力を参照信号 $Vref$ とする。一定時間経過後の期間 $T2$ においては、ピークホールド回路 20 の出力を参照信号 $Vref$ とする。これにより、サージの発生しやすい期間 $T1$ では、サージが発生しても参照信号 $Vref$ は余りサージに影響されない。一方、サージの発生が起こりにくい期間 $T2$ においては、ピークホールド回路 20 の出力を参照信号 $Vref$ とする。これにより、早期に参照信号 $Vref$ を安定化することができる。

20

【0035】

参考例によれば、スイッチ回路 28 は、入力信号 VA が入力された後一定時間後に、参照信号 $Vref$ をフィードバック回路 10 の出力信号 Vf からピークホールド回路 20 の出力に切り換える。これにより、入力信号 VA が入力された初期のサージによる誤動作を抑制することができる。

30

【実施例 2】

【0036】

実施例 2 はピークホールド回路の時定数を切り換える例である。図 12 は実施例 2 に係る電子回路 90c の回路図である。図 12 を参照に、実施例 2 に係る電子回路 90c は実施例 1 の図 4 に比較し、ピークホールド回路 20a に、参考例の図 10 に示したカウンタ 50 の出力 Qn が入力される。その他の構成は実施例 1 と同じであり説明を省略する。

【0037】

ピークホールド回路 20a は、出力 Qn がローレベルのときは、極大値を保持する時定数を小さな値 1 とし、出力 Qn がハイレベルのときは、時定数を大きな値 2 とする。実施例 2 のように、入力信号 VA が入力されてから一定時間後に、ピークホールド回路 20a は、極大値を保持する時定数を小さな時定数 1 から大きな時定数 2 に切り換える。これにより、参考例と同様に、入力信号 VA が入力された初期に発生したサージに起因し、電子回路 90c が誤動作することを抑制することができる。

40

【0038】

実施例 1 から実施例 2 において、入力信号 VA として $TIA40$ の出力信号である場合を例に説明した。しかしながら、入力信号 VA は TIA の出力信号以外の場合でもよい。また、PON 方式の光通信に用いる増幅回路の場合、特に、振幅の異なる信号が入力されるため実施例 1 から実施例 2 の電子回路を用いることが好ましい。

【0039】

実施例 1 から実施例 2 においては、ピークホールド回路 20、20a としてフィードバ

50

ック回路 10 の出力の極大値を保持する回路を例に説明した。ピークホールド回路 20、20a はフィードバック回路 10 の出力は極大値に限られない。上記効果を奏するためには、極大値に近いことが好ましい。さらに、ピークホールド回路 20、20a はフィードバック回路 10 の出力の極小値または極小値に近い値を保持してもよい。このように、ピークホールド回路 20 の出力信号は、フィードバック回路 10 の出力信号 V_f に基づいて保持された信号であればよい。

【実施例 3】

【0040】

実施例 3 は実施例 1 に係る電子回路 90a を、図 2 (a) に係る PON 方式の局側通信装置 62 の受信部 68 に用いた通信システムの例である。つまり、局側通信装置 62 は、複数の通信経路 L2 に対し通信を行う通信システムである。図 2 (a) 及び図 4 を参照に、局側通信装置 62 は、差動増幅回路 30 及び 32 (パルス変換回路)、フィードバック回路 10 (平均値生成回路) ピークホールド回路 20 (保持回路) と、を有している。差動増幅回路 30 及び 32 は、複数の通信経路 L2 のうち 1 つの通信経路 L2 から入力された光信号を PD42 及び TIA40 を用い電気信号に変換された入力信号 V_A を参照信号 V_{ref} (基準値) と比較することでパルス列に変換する回路である。フィードバック回路 10 (平均値生成回路) は、差動増幅回路 30 の入力信号 V_A (パルス変換回路の入力) に基づいて、入力信号 V_A の振幅の平均値を生成する回路である。ピークホールド回路 20 は、フィードバック回路 10 の出力信号 V_f に基づいて保持された信号 (信号 V_f の極大値) を参照信号 V_{ref} として出力する回路である。家庭から送信される光信号にはリセット信号は含まれていない。すなわち、入力信号 V_A にはリセット信号は含まれていない。このため、リセット信号 V_{reset} を制御するリセット制御回路 29 は局側通信装置 62 の制御回路 64 の信号によって制御される。

【0041】

実施例 3 によれば、図 8 (a) 及び図 8 (b) のように、ピークホールド回路 20 は、1 つの通信経路 L2 (例えば家庭 70a と接続する通信経路 L2) を複数の通信経路 L2 のうち別の通信経路 L2 (例えば家庭 70b と接続する通信経路 L2) に切り換える期間 T_{off} に生成されるリセット信号 V_{reset} に基づき、ピークホールド回路 20 の出力信号を所定の値 (実施例ではグランド) にリセットする。このような通信システムにより、図 2 (b) のように複数の通信経路 L2 から受信した振幅の異なる光信号であっても、参照信号 V_{ref} を早期に安定させるとともに参照信号 V_{ref} を一定の値に設定することができる。これにより、プリアンプル期間 T_{pre} を短くすることができる。よって、通信を高速で行うことができる。実施例 3 は、実施例 1 を適用した通信システムの例であったが実施例 2 を適用することもできる。

【0042】

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

【図面の簡単な説明】

【0043】

【図 1】図 1 は比較例に係る電子回路の回路図である。

【図 2】図 2 (a) は PON 方式のブロック図、図 2 (b) は PON 方式の光通信の時間に対する光信号の模式図である。

【図 3】図 3 (a) 及び図 3 (b) は比較例に係る電子回路の時定数が大きい場合、小さい場合の時間に対する参照信号を示す模式図である。

【図 4】図 4 は実施例 1 に係る電子回路の回路図である。

【図 5】図 5 はピークホールド回路の回路図である。

【図 6】図 6 は実施例 1 における時間に対する参照信号を示す図である。

【図 7】図 7 (a) 及び図 7 (b) は、ピークホールド回路においてリセットを行なわない場合の時間に対する参照信号を示した模式図である。

【図 8】図 8 (a) 及び図 8 (b) は、ピークホールド回路においてリセットを行なう場合の時間に対する参照信号を示した模式図である。

【図 9】図 9 (a) から図 9 (c) は実施例 1 に係る電子回路のシミュレーション結果である。

【図 1 0】図 1 0 は参考例に係る電子回路の回路図である。

【図 1 1】図 1 1 (a) 及び図 1 1 (b) はサージが入力された場合の時間に対する参照信号を示す模式図である。

【図 1 2】図 1 2 は実施例 2 に係る電子回路の回路図である。

【符号の説明】


【 0 0 4 4 】

1 0	フィードバック回路
1 2、1 4	差動増幅回路
1 6	平滑回路
2 0	ピークホールド回路
2 2、2 4	差動増幅回路
2 5	リセット回路
3 0、3 2	差動増幅回路
4 0	T I A
4 2	フォトダイオード
5 0	カウンタ
5 2	ヒステリシス比較器


10

20


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【 図 9 】



【 図 1 1 】



【 図 1 2 】



フロントページの続き

(56)参考文献 特開昭 63 - 074304 (JP, A)
特開平 08 - 102716 (JP, A)
特開 2005 - 086466 (JP, A)
特開平 11 - 239188 (JP, A)
特開平 06 - 021980 (JP, A)
特開 2005 - 123350 (JP, A)

(58)調査した分野(Int.Cl., DB名)

H03F	3 / 08
H04B	9 / 00