

(12) NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES
PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges
Eigentum

Internationales Büro

(43) Internationales
Veröffentlichungsdatum
13. August 2015 (13.08.2015)



(10) Internationale Veröffentlichungsnummer
WO 2015/117947 A1

- (51) Internationale Patentklassifikation:
H01L 33/48 (2010.01) *H01L 33/62* (2010.01)
- (21) Internationales Aktenzeichen: PCT/EP2015/052176
- (22) Internationales Anmeldedatum:
3. Februar 2015 (03.02.2015)
- (25) Einreichungssprache: Deutsch
- (26) Veröffentlichungssprache: Deutsch
- (30) Angaben zur Priorität:
10 2014 101 556.8
7. Februar 2014 (07.02.2014) DE
- (71) Anmelder: **OSRAM OPTO SEMICONDUCTORS GMBH** [DE/DE]; Leibnizstr. 4, 93055 Regensburg (DE).
- (72) Erfinder: **GATZHAMMER, Christian**; Dettenhofen 11, 92331 Lupburg (DE). **BRANDL, Martin**; Görlitzer Str. 9, 93309 Kelheim (DE). **GEBUHR, Tobias**; Guttensteinweg 4, 93059 Regensburg (DE).
- (74) Anwalt: **PATENTANWALTSKANZLEI WILHELM & BECK**; Prinzenstr. 13, 80639 München (DE).

(81) Bestimmungsstaaten (soweit nicht anders angegeben, für jede verfügbare nationale Schutzrechtsart): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.


(84) Bestimmungsstaaten (soweit nicht anders angegeben, für jede verfügbare regionale Schutzrechtsart): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), eurasisches (AM, AZ, BY, KG, KZ, RU, TJ, TM), europäisches (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

[Fortsetzung auf der nächsten Seite]

(54) Title: OPTOELECTRONIC COMPONENT AND METHOD FOR THE PRODUCTION THEREOF

(54) Bezeichnung : OPTOELEKTRONISCHES BAUELEMENT UND VERFAHREN ZU SEINER HERSTELLUNG

FIG 1



(57) Abstract: The invention relates to an optoelectronic component (10) comprising: a semiconductor chip (100) having a first electrical contact and a second electrical contact; a first lead frame section (200) having a first chip contact surface (210) and a first solder contact surface (220) opposite the first chip contact surface; and a second lead frame section (300) having a second chip contact surface (310) and a second solder contact surface (320) opposite the second chip contact surface. The first electrical contact is connected to the first chip contact surface in an electrically conductive manner. The second electrical contact is connected to the second chip contact surface in an electrically conductive manner. The first lead frame section and the second lead frame section are embedded in a housing in such a way that at least parts of the first solder contact surface and the second solder contact surface are accessible on an underside of the housing. A solder stop element (500) is arranged on the underside of the housing, said solder stop element extending between the first solder contact element and the second solder contact element.

(57) Zusammenfassung:

[Fortsetzung auf der nächsten Seite]



WO 2015/117947 A1

**Veröffentlicht:**

- mit internationalem Recherchenbericht (Artikel 21 Absatz 3)

Ein optoelektronisches Bauelement (10) umfasst einen Halbleiterchip (100) mit einem ersten elektrischen Kontakt und einem zweiten elektrischen Kontakt, einen ersten Leiterraahmenabschnitt (200), der eine erste Chipkontaktfläche (210) und eine der ersten Chipkontaktfläche gegenüberliegende erste Lötkontaktfläche (220) aufweist, und einen zweiten Leiterraahmenabschnitt (300), der eine zweite Chipkontaktfläche (310) und eine der zweiten Chipkontaktfläche gegenüberliegende zweite Lötkontaktfläche (320) aufweist. Der erste elektrische Kontakt ist elektrisch leitend mit der ersten Chipkontaktfläche verbunden. Der zweite elektrische Kontakt ist elektrisch leitend mit der zweiten Chipkontaktfläche verbunden. Der erste Leiterraahmenabschnitt und der zweite Leiterraahmenabschnitt sind derart in ein Gehäuse eingebettet, dass zumindest Teile der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche an einer Unterseite des Gehäuses zugänglich sind. An der Unterseite des Gehäuses ist ein Lötstoppelement (500) angeordnet, das sich zwischen der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche erstreckt.

Beschreibung

Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

5

Die vorliegende Erfindung betrifft ein optoelektronisches Bauelement gemäß Patentanspruch 1 sowie ein Verfahren zum Herstellen eines optoelektronischen Bauelements gemäß Patentanspruch 11.

10

Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2014 101 556.8, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

15

Es ist bekannt, dass bei für eine Oberflächenmontage vorgesehenen elektronischen und optoelektronischen Bauelementen (SMD-Bauelementen) einander benachbarte Lötkontaktflächen einen Mindestabstand von 200 µm nicht unterschreiten sollten.

20

Andernfalls kann es während einer Lötmontage des Bauelements zu einem Zusammenfließen von Lot und dadurch zu einem elektrischen Kurzschluss zwischen den elektrischen Kontaktflächen kommen. Weiter ist es bekannt, elektrische Kontaktflächen von SMD-Bauelementen durch in ein Kunststoffgehäuse eingebettete Leiterraahmenabschnitte zu bilden. Elektronische

25

und optoelektronische Halbleiterchips solcher Bauelemente können derart auf den Leiterraahmenabschnitten angeordnet werden, dass elektrische Kontaktflächen der Halbleiterchips unmittelbar mit den Leiterraahmenabschnitten verbunden sind. Da der erforderliche Mindestabstand zwischen den Lötkontaktflächen

30

im Stand der Technik einen Mindestabstand zwischen den Leiterraahmenabschnitten festlegt, ergibt sich hieraus auch eine Mindestgröße des Halbleiterchips, die einer weiteren Miniaturisierung im Wege steht.

35

Eine Aufgabe der vorliegenden Erfindung besteht darin, ein optoelektronisches Bauelement bereitzustellen. Diese Aufgabe wird durch ein optoelektronisches Bauelement mit den Merkmalen des Anspruchs 1 gelöst. Eine weitere Aufgabe der vorlie-

genden Erfindung besteht darin, ein Verfahren zum Herstellen eines optoelektronischen Bauelements anzugeben. Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 11 gelöst. In den abhängigen Ansprüchen sind verschiedene Weiterbildungen angegeben.

Ein optoelektronisches Bauelement umfasst einen optoelektronischen Halbleiterchip mit einem ersten elektrischen Kontakt und einem zweiten elektrischen Kontakt, einen ersten Leiter-
rahmenabschnitt, der eine erste Chipkontaktfläche und eine
der ersten Chipkontaktfläche gegenüberliegende erste Löt-
kontaktfläche aufweist, und einen zweiten Leiterraahmenabschnitt,
der eine zweite Chipkontaktfläche und eine der zweiten Chip-
kontaktfläche gegenüberliegende zweite Lötkontaktfläche auf-
weist. Dabei ist der erste elektrische Kontakt elektrisch
leitend mit der ersten Chipkontaktfläche und der zweite
elektrische Kontakt elektrisch leitend mit der zweiten Chip-
kontaktfläche verbunden. Der erste Leiterraahmenabschnitt und
der zweite Leiterraahmenabschnitt sind derart in ein Gehäuse
eingebettet, dass zumindest Teile der ersten Lötkontaktfläche
und der zweiten Lötkontaktfläche an einer Unterseite des Ge-
häuses zugänglich sind. An der Unterseite des Gehäuses ist
ein Lötstoppelement angeordnet, das sich zwischen der ersten
Lötkontaktfläche und der zweiten Lötkontaktfläche erstreckt.
Vorteilhafterweise bewirkt das an der Unterseite des Gehäuses
dieses optoelektronischen Bauelements angeordnete Lötstopp-
element eine elektrische Isolation zwischen der ersten Löt-
kontaktfläche des ersten Leiterraahmenabschnitts und der zwei-
ten Lötkontaktfläche des zweiten Leiterraahmenabschnitts. Das
an der Unterseite des Gehäuses angeordnete Lötstoppelement
verhindert außerdem insbesondere ein Verfließen von Lot zwi-
schen der ersten Lötkontaktfläche und der zweiten Lötkontakt-
fläche des optoelektronischen Bauelements. Dadurch wird ein
unerwünschter Kurzschluss zwischen der ersten Lötkontaktflä-
che und der zweiten Lötkontaktfläche des optoelektronischen
Bauelements vorteilhafterweise verhindert.

In einer Ausführungsform des optoelektronischen Bauelements weisen die erste Lötkontaktfläche und die zweite Lötkontaktfläche einen Abstand von weniger als 200 μm auf. Vorteilhafterweise kann das optoelektronische Bauelement dadurch sehr kompakt ausgebildet sein. Insbesondere kann auch der optoelektronische Halbleiterchip des optoelektronischen Bauelements sehr kompakt ausgebildet sein, da der optoelektronische Halbleiterchip lediglich einen Abstand von weniger als 200 μm zwischen der ersten Lötkontaktfläche des ersten Leiterraumabschnitts und der zweiten Lötkontaktfläche des zweiten Leiterraumabschnitts des optoelektronischen Bauelements überbrücken muss.

In einer Ausführungsform des optoelektronischen Bauelements bedeckt das Lötstoppelement die erste Lötkontaktfläche und/oder die zweite Lötkontaktfläche teilweise. Vorteilhafterweise vergrößert das Lötstoppelement dadurch einen wirksamen Abstand zwischen der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche, wodurch ein unerwünschter Kurzschluss zwischen der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche des optoelektronischen Bauelements vorteilhafterweise trotz eines geringen Abstands zwischen der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche verhindert werden kann.

In einer Ausführungsform des optoelektronischen Bauelements weist das Lötstoppelement eine Kantenlänge von mindestens 200 μm auf. Vorteilhafterweise kann dadurch weitgehend sichergestellt werden, dass es während einer Oberflächenmontage des optoelektronischen Bauelements nicht zu einem Verfließen von Lot zwischen der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche und dadurch zu einem elektrischen Kurzschluss zwischen der ersten Lötkontaktfläche und der zweiten Lötkontaktfläche des optoelektronischen Bauelements kommt.

In einer Ausführungsform des optoelektronischen Bauelements schließen die erste Lötkontaktfläche und die zweite Lötkontaktfläche bündig mit der Unterseite des Gehäuses ab. Vor-

teilhafterweise eignet sich das optoelektronische Bauelement dadurch besonders gut für eine Oberflächenmontage.

In einer Ausführungsform des optoelektronischen Bauelements weist das Gehäuse an einer der Unterseite gegenüberliegenden Oberseite eine Kavität auf. Dabei sind zumindest Teile der ersten Chipkontaktfläche und der zweiten Chipkontaktfläche in der Kavität zugänglich. Der optoelektronische Halbleiterchip ist in der Kavität angeordnet. Vorteilhafterweise kann die Kavität des Gehäuses des optoelektronischen Bauelements einem mechanischen Schutz des optoelektronischen Halbleiterchips dienen. Außerdem kann die Kavität als optischer Reflektor für durch den optoelektronischen Halbleiterchip des optoelektronischen Bauelements emittierte elektromagnetische Strahlung dienen. Die Kavität kann auch zur Aufnahme von den optoelektronischen Halbleiterchip einbettendem Vergussmaterial dienen.

In einer Ausführungsform des optoelektronischen Bauelements ist in der Kavität ein Vergussmaterial angeordnet. Vorteilhafterweise kann das Vergussmaterial einen Schutz des optoelektronischen Halbleiterchips vor einer Beschädigung durch äußere mechanische Einwirkungen bewirken. Das Vergussmaterial kann auch eingebettete Konverterpartikel aufweisen, die dazu vorgesehen sind, eine Wellenlänge einer durch den optoelektronischen Halbleiterchip emittierten elektromagnetischen Strahlung zu konvertieren.

In einer Ausführungsform des optoelektronischen Bauelements sind der erste elektrische Kontakt und der zweite elektrische Kontakt auf einer gemeinsamen Oberfläche des optoelektronischen Halbleiterchips angeordnet. Der optoelektronische Halbleiterchip kann dabei beispielsweise als Flipchip ausgebildet sein. Vorteilhafterweise ergibt sich dadurch eine besonders kompakte Ausführung des optoelektronischen Halbleiterchips und des optoelektronischen Bauelements.

In einer Ausführungsform des optoelektronischen Bauelements ist der optoelektronische Halbleiterchip als volumenemittie-

render Saphir-Flipchip ausgebildet. Vorteilhafterweise kann der optoelektronische Halbleiterchip dadurch mit besonders kompakten Abmessungen ausgebildet sein.

5 In einer Ausführungsform des optoelektronischen Bauelements ist die die elektrischen Kontakte aufweisende Oberfläche des optoelektronischen Halbleiterchips den Chipkontaktflächen zu-
gewandt. Dadurch können direkte elektrisch leitende Verbindungen zwischen den elektrischen Kontakten des optoelektroni-
10 schen Halbleiterchips und den Chipkontaktflächen der Leiter-
rahmenabschnitte des optoelektronischen Bauelements bestehen. Beispielsweise können die elektrischen Kontakte über Lötver-
bindungen mit den Chipkontaktflächen verbunden sein. Eine
Verwendung von Bonddrähten ist vorteilhafterweise nicht er-
15 forderlich.

Ein Verfahren zum Herstellen eines optoelektronischen Bauelements umfasst Schritte zum Einbetten eines ersten Leiterrahmenabschnitts mit einer ersten Lötkontaktfläche und eines
20 zweiten Leiterrahmenabschnitts mit einer zweiten Lötkontakt-
fläche in ein Gehäuse derart, dass zumindest Teile der ersten
Lötkontaktfläche und der zweiten Lötkontaktfläche an einer
Unterseite des Gehäuses zugänglich bleiben, und zum Anordnen
eines Lötstoppelements an der Unterseite des Gehäuses zwi-
25 schen der ersten Lötkontaktfläche und der zweiten Lötkontakt-
fläche. Vorteilhafterweise ermöglicht dieses Verfahren eine
Herstellung eines optoelektronischen Bauelements mit äußerst
kompakten Abmessungen. Dabei wird durch das an der Unterseite
des Gehäuses angeordnete Lötstoppelement trotz der möglichen
30 kompakten Abmessungen des optoelektronischen Bauelements si-
chergestellt, dass es während einer Montage des optoelektro-
nischen Bauelements nicht zu einem Verfließen von Lot zwi-
schen der ersten Lötkontaktfläche und der zweiten Lötkontakt-
fläche und einem sich daraus ergebenden elektrischen Kurz-
35 schluss zwischen der ersten Lötkontaktfläche und der zweiten
Lötkontaktfläche kommt.

In einer Ausführungsform des Verfahrens umfasst dieses einen weiteren Schritt zum Anordnen eines optoelektronischen Halbleiterchips in einer Kavität an einer der Unterseite gegenüberliegenden Oberseite des Gehäuses. Vorteilhafterweise kann
5 der optoelektronische Halbleiterchip mit äußerst kompakten äußeren Abmessungen ausgebildet sein.

In einer Ausführungsform des Verfahrens wird das Lötstoppelement als Lötstopplack auf die Unterseite des Gehäuses aufgebracht.
10 Vorteilhafterweise ist das Verfahren dadurch kostengünstig durchführbar und eignet sich für eine Massenproduktion.

In einer Ausführungsform des Verfahrens erfolgt das Anordnen
15 des Lötstoppelements mittels einer Maske. Vorteilhafterweise ist das Verfahren dadurch einfach und kostengünstig durchführbar und eignet sich für eine Massenproduktion.

In einer Ausführungsform des Verfahrens erfolgt das Einbetten
20 des ersten Leiterraumenabschnitts und des zweiten Leiterraumenabschnitts in das Gehäuse durch ein Spritzgussverfahren. Vorteilhafterweise ist das Verfahren dadurch einfach und kostengünstig durchführbar und eignet sich für eine Massenproduktion.

Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele,
25 die im Zusammenhang mit den Zeichnungen näher erläutert werden. Dabei zeigen in jeweils schematisierter Darstellung

Fig. 1 eine geschnittene Seitenansicht eines optoelektronischen Bauelements; und
35

Fig. 2 eine geschnittene Seitenansicht des optoelektronischen Bauelements nach einer Montage auf einer Leiterplatte.

Fig. 1 zeigt eine schematische geschnittene Seitenansicht eines optoelektronischen Bauelements 10. Das optoelektronische Bauelement 10 kann beispielsweise ein Leuchtdioden-Bauelement sein.

Das optoelektronische Bauelement 10 weist einen optoelektronischen Halbleiterchip 100 auf. Der optoelektronische Halbleiterchip 100 kann beispielsweise ein Leuchtdiodenchip (LED-Chip) sein. Der optoelektronische Halbleiterchip 100 kann beispielsweise als Flipchip ausgebildet sein. Insbesondere kann der optoelektronische Halbleiterchip 100 beispielsweise als volumenemittierender Saphir-Flipchip ausgebildet sein.

Der optoelektronische Halbleiterchip 100 weist eine Emissionsseite 101 auf. Der optoelektronische Halbleiterchip 100 ist dazu ausgebildet, an seiner Emissionsseite 101 elektromagnetische Strahlung, beispielsweise sichtbares Licht, zu emittieren. Falls der optoelektronische Halbleiterchip 100 als Volumenemitter ausgebildet ist, so kann der optoelektronische Halbleiterchip 100 außer an der Emissionsseite 101 auch an anderen Oberflächen elektromagnetische Strahlung emittieren.

Der optoelektronische Halbleiterchip 100 weist eine der Emissionsseite 101 gegenüberliegende Kontaktseite 102 auf. An der Kontaktseite 102 des optoelektronischen Halbleiterchips 100 sind ein erster elektrischer Kontakt 110 und ein zweiter elektrischer Kontakt 120 angeordnet. Zwischen dem ersten elektrischen Kontakt 110 und dem zweiten elektrischen Kontakt 120 kann eine elektrische Spannung an den optoelektronischen Halbleiterchip 100 angelegt werden, um den optoelektronischen Halbleiterchip 100 zur Emission elektromagnetischer Strahlung zu veranlassen. Der erste elektrische Kontakt 110 kann beispielsweise als Anode ausgebildet sein. Der zweite elektrische Kontakt 120 kann beispielsweise als Kathode ausgebildet sein. Es kann aber auch der erste elektrische Kontakt 110 als

Kathode und der zweite elektrische Kontakt 120 als Anode ausgebildet sein.

Das optoelektronische Bauelement 10 weist ein Gehäuse 400 auf. Das Gehäuse 400 weist ein elektrisch isolierendes Material auf, bevorzugt ein Kunststoffmaterial. Beispielsweise kann das Gehäuse 400 ein Epoxidharz aufweisen. Das Gehäuse 400 kann beispielsweise durch ein Formverfahren (Moldverfahren) hergestellt sein, insbesondere beispielsweise durch ein Spritzgussverfahren (Injection Molding).

Das Gehäuse 400 weist eine Oberseite 401 und eine der Oberseite 401 gegenüberliegende Unterseite 402 auf. An der Oberseite 401 des Gehäuses 400 weist dieses eine Kavität 410 auf. Die Kavität 410 kann beispielsweise als sich trichterförmig (konisch) verjüngende Vertiefung ausgebildet sein.

In das Gehäuse 400 des optoelektronischen Bauelements 10 sind ein erster Leiterraahmenabschnitt 200 und ein zweiter Leiterraahmenabschnitt 300 eingebettet. Der erste Leiterraahmenabschnitt 200 und der zweite Leiterraahmenabschnitt 300 weisen jeweils ein elektrisch leitendes Material auf, bevorzugt ein Metall. Der erste Leiterraahmenabschnitt 200 und der zweite Leiterraahmenabschnitt 300 sind voneinander beabstandet und elektrisch gegeneinander isoliert. Der erste Leiterraahmenabschnitt 200 und der zweite Leiterraahmenabschnitt 300 werden bevorzugt bereits während der Herstellung des Gehäuses 400 in das Material des Gehäuses 400 eingebettet. Der erste Leiterraahmenabschnitt 200 und der zweite Leiterraahmenabschnitt 300 können dabei durch Abschnitte eines gemeinsamen Leiterraahmens gebildet werden.

Der erste Leiterraahmenabschnitt 200 weist eine erste Chipkontaktfläche 210 und eine der ersten Chipkontaktfläche 210 gegenüberliegende erste Lötkontaktfläche 220 auf. Der zweite Leiterraahmenabschnitt 300 weist eine zweite Chipkontaktfläche 310 und eine der zweiten Chipkontaktfläche 310 gegenüberliegende zweite Lötkontaktfläche 320 auf. Die erste Chipkontakt-

fläche 210 und die zweite Chipkontaktfläche 310 können auch als Bondpads bezeichnet werden. Die Chipkontaktflächen 210, 310 der Leiterrahmenabschnitte 200, 300 und die Lötkontaktflächen 220, 320 der Leiterrahmenabschnitte 200, 300 sind jeweils zumindest teilweise nicht durch das Material des Gehäuses 400 bedeckt.

Teile der ersten Chipkontaktfläche 210 des ersten Leiterrahmenabschnitts 200 und Teile der zweiten Chipkontaktfläche 310 des zweiten Leiterrahmenabschnitts 300 liegen im Bereich der Kavität 410 des Gehäuses 400 frei. Dabei sind die Chipkontaktflächen 210, 310 der Leiterrahmenabschnitte 200, 300 in dieselbe Raumrichtung orientiert wie die Oberseite 401 des Gehäuses 400.

Teile der ersten Lötkontaktfläche 220 des ersten Leiterrahmenabschnitts 200 und der zweiten Lötkontaktfläche 320 des zweiten Leiterrahmenabschnitts 300 liegen an der Unterseite 402 des Gehäuses 400 frei. Bevorzugt schließen die erste Lötkontaktfläche 220 und die zweite Lötkontaktfläche 320 bündig mit der Unterseite 402 des Gehäuses 400 ab. Die Lötkontaktflächen 220, 320 der Leiterrahmenabschnitte 200, 300 des optoelektronischen Bauelements 10 sind zur elektrischen Kontaktierung des optoelektronischen Bauelements 10 vorgesehen. Das optoelektronische Bauelement 10 kann sich beispielsweise für eine Oberflächenmontage eignen. In diesem Fall können die Lötkontaktflächen 220, 320 beispielsweise durch Wiederaufschmelzlöten (Reflow-Löten) elektrisch kontaktiert werden.

Der optoelektronische Halbleiterchip 100 des optoelektronischen Bauelements 10 ist in der Kavität 410 des Gehäuses 400 über der ersten Chipkontaktfläche 210 des ersten Leiterrahmenabschnitts 200 und der zweiten Chipkontaktfläche 310 des zweiten Leiterrahmenabschnitts 300 angeordnet. Dabei ist die Kontaktseite 102 des optoelektronischen Halbleiterchips 100 den Chipkontaktflächen 210, 310 zugewandt. Dadurch ist die Emissionsseite 101 des optoelektronischen Halbleiterchips 100 in dieselbe Raumrichtung orientiert wie die Oberseite 401 des

Gehäuses 400. An der Emissionsseite 101 des optoelektronischen Halbleiterchips 100 emittierte elektromagnetische Strahlung kann an der Oberseite 401 des Gehäuses 400 abgestrahlt werden.

5

Der erste elektrische Kontakt 110 an der Kontaktseite 102 des optoelektronischen Halbleiterchips 100 ist elektrisch leitend mit der ersten Chipkontaktfläche 210 des ersten Leiterraahmenabschnitts 200 verbunden. Der zweite elektrische Kontakt 120 an der Kontaktseite 102 des optoelektronischen Halbleiterchips 100 ist elektrisch leitend mit der zweiten Chipkontaktfläche 310 des zweiten Leiterraahmenabschnitts 300 des optoelektronischen Bauelements 10 verbunden. Die Verbindung zwischen den elektrischen Kontakten 110, 120 und den Chipkontaktflächen 210, 310 kann beispielsweise ein elektrisch leitendes Lot oder einen elektrisch leitenden Kleber umfassen.

Die erste Chipkontaktfläche 210 des ersten Leiterraahmenabschnitts 200 und die zweite Chipkontaktfläche 310 des zweiten Leiterraahmenabschnitts 300 weisen einen Abstand 250 voneinander auf. Der Abstand 250 ist bevorzugt kleiner als 200 μm . Dadurch können auch der erste elektrische Kontakt 110 und der zweite elektrische Kontakt 120 des optoelektronischen Halbleiterchips 100 einen geringen Abstand voneinander aufweisen, was es ermöglicht, den optoelektronischen Halbleiterchip 100 mit geringen Abmessungen auszubilden. Bevorzugt weisen auch der erste elektrische Kontakt 110 des optoelektronischen Halbleiterchips 100 und der zweite elektrische Kontakt 120 des optoelektronischen Halbleiterchips 100 voneinander einen Abstand von weniger als 200 μm auf.

Durch den geringen Abstand 250 zwischen der ersten Chipkontaktfläche 210 und der zweiten Chipkontaktfläche 310 können auch die erste Lötkontaktfläche 220 und die zweite Lötkontaktfläche 320 einen kleinen Abstand voneinander aufweisen. Der Abstand zwischen der ersten Lötkontaktfläche 220 und der zweiten Lötkontaktfläche 320 kann im Wesentlichen dem Abstand

250 zwischen der ersten Chipkontaktfläche 210 und der zweiten Chipkontaktfläche 310 entsprechen.

An der Unterseite 402 des Gehäuses 400 des optoelektronischen Bauelements 10 ist ein Lötstoppelement 500 angeordnet, das sich zwischen der ersten Lötkontaktfläche 220 und der zweiten Lötkontaktfläche 320 erstreckt. Das Lötstoppelement 500 bedeckt einen Teil der ersten Lötkontaktfläche 220, einen Teil der Unterseite 402 des Gehäuses 400 und einen Teil der zweiten Lötkontaktfläche 320. Dabei weist das Lötstoppelement 500 in einer Verbindungsrichtung zwischen der ersten Lötkontaktfläche 220 und der zweiten Lötkontaktfläche 320 eine Kantenlänge 510 auf. Die Kantenlänge 510 ist größer als der Abstand 250 zwischen den Chipkontaktflächen 210, 310. Bevorzugt ist die Kantenlänge 510 größer als 200 μm .

Das Lötstoppelement 500 weist ein elektrisch isolierendes Material auf, das von Lot nicht benetzt wird. Das Lötstoppelement 500 kann beispielsweise mittels einer Maske in Form von Lötstopplack an der Unterseite 402 des Gehäuses 400 angeordnet werden.

In der Kavität 410 des Gehäuses 400 des optoelektronischen Bauelements 10 ist ein Vergussmaterial 420 angeordnet. Der optoelektronische Halbleiterchip 100 ist in das Vergussmaterial 420 eingebettet. Das Vergussmaterial 420 kann beispielsweise ein Silikon aufweisen. Das Vergussmaterial 420 kann einem Schutz des optoelektronischen Halbleiterchips 100 vor einer Beschädigung durch äußere mechanische Einwirkungen dienen. Das Vergussmaterial 420 kann außerdem eingebettete Konverterpartikel aufweisen, die dazu vorgesehen sind, eine Wellenlänge einer durch den optoelektronischen Halbleiterchip 100 emittierten elektromagnetischen Strahlung zu konvertieren. Beispielsweise können die in das Vergussmaterial 420 eingebetteten Konverterpartikel dazu ausgebildet sein, elektromagnetische Strahlung mit einer Wellenlänge aus dem ultravioletten oder blauen Spektralbereich in weißes Licht zu konvertieren. Alternativ oder zusätzlich zu eingebetteten Kon-

verterpartikeln kann das Vergussmaterial 420 auch andere eingebettete Partikel aufweisen, beispielsweise Streupartikel. Das Vergussmaterial 420 kann allerdings auch vollständig entfallen.

5

Das an der Unterseite 402 des Gehäuses 400 des optoelektronischen Bauelements 10 angeordnete Lötstoppelement 500 kann als Reflektor für durch den optoelektronischen Halbleiterchip 100 in Richtung der Unterseite 402 des Gehäuses 400 emittierte elektromagnetische Strahlung dienen. An dem Lötstoppelement 500 reflektierte elektromagnetische Strahlung kann das Gehäuse 400 des optoelektronischen Bauelements 10 erneut durchlaufen und an der Oberseite 401 des Gehäuses 400 abgestrahlt werden. Dadurch können vorteilhafterweise Lichtverluste des optoelektronischen Bauelements 10 reduziert werden.

Fig. 2 zeigt eine weitere schematische geschnittene Seitenansicht des optoelektronischen Bauelements 10. In der Darstellung der Fig. 2 ist das optoelektronische Bauelement 10 auf einer Leiterplatte 600 angeordnet.

Die Leiterplatte 600 kann auch als Platine oder als PCB bezeichnet werden. An einer Oberseite der Leiterplatte 600 sind eine erste Lötkontaktfläche 610 und eine zweite Lötkontaktfläche 620 angeordnet. Die erste Lötkontaktfläche 610 und die zweite Lötkontaktfläche 620 können über in Fig. 2 nicht dargestellte Leiterbahnen und andere elektrisch leitende Verbindungen mit weiteren Schaltungsteilen verbunden sein.

Das optoelektronische Bauelement 10 ist derart über der Oberseite der Leiterplatte 600 angeordnet, dass die Unterseite 402 des Gehäuses 400 des optoelektronischen Bauelements 10 der Oberseite der Leiterplatte 600 zugewandt ist. Die erste Lötkontaktfläche 220 des ersten Leiterraahmenabschnitts 200 des optoelektronischen Bauelements 10 ist elektrisch leitend mit der ersten Lötkontaktfläche 610 der Leiterplatte 600 verbunden. Die zweite Lötkontaktfläche 320 des zweiten Leiterraahmenabschnitts 300 des optoelektronischen Bauelements 10

ist elektrisch leitend mit der zweiten Lötkontaktfläche 620 der Leiterplatte 600 verbunden. Die Lötkontaktflächen 220, 320 des optoelektronischen Bauelements 10 können beispielsweise durch Wiederaufschmelzlöten (Reflow-Löten) oder über
5 ein anderes Verfahren zur Oberflächenmontage mit den Lötkontaktflächen 610, 620 der Leiterplatte 600 verbunden worden sein.

Die erste Lötkontaktfläche 610 und die zweite Lötkontaktfläche 620 der Leiterplatte 600 weisen einen Abstand 630 voneinander auf. Die Größe des Abstands 630 entspricht bevorzugt etwa der Kantenlänge 510 des Lötstoppelements 500. Insbesondere ist der Abstand 630 zwischen den Lötkontaktflächen 610, 620 der Leiterplatte 600 bevorzugt größer als 200 µm.

Durch den Abstand 630 zwischen der ersten Lötkontaktfläche 610 und der zweiten Lötkontaktfläche 620 der Leiterplatte 600 und durch das zwischen der ersten Lötkontaktfläche 220 und der zweiten Lötkontaktfläche 320 des optoelektronischen Bauelements 10 angeordnete Lötstoppelement 500 wurde während der Herstellung der Lötverbindungen zwischen den Lötkontaktflächen 220, 320 des optoelektronischen Bauelements 10 und den Lötkontaktflächen 610, 620 der Leiterplatte 600 verhindert, dass Lot zwischen die erste Lötkontaktfläche 610 und die
25 zweite Lötkontaktfläche 620 der Leiterplatte 600 bzw. zwischen die erste Lötkontaktfläche 220 und die zweite Lötkontaktfläche 320 des optoelektronischen Bauelements 10 gelangt und einen Kurzschluss zwischen den ersten Lötkontaktflächen 220, 610 und den zweiten Lötkontaktflächen 320, 620 verursacht.
30

Die Erfindung wurde anhand der bevorzugten Ausführungsbeispiele näher illustriert und beschrieben. Dennoch ist die Erfindung nicht auf die offenbarten Beispiele eingeschränkt.
35 Vielmehr können hieraus andere Variationen vom Fachmann abgeleitet werden, ohne den Schutzzumfang der Erfindung zu verlassen.

Bezugszeichenliste

	10	optoelektronisches Bauelement
5	100	optoelektronischer Halbleiterchip
	101	Emissionsseite
	102	Kontaktseite
	110	erster elektrischen Kontakt
	120	zweiter elektrischen Kontakt
10		
	200	erster Leiterrahmenabschnitt
	210	erste Chipkontaktfläche
	220	erste Lötkontaktfläche
15	250	Abstand
	300	zweiter Leiterrahmenabschnitt
	310	zweite Chipkontaktfläche
	320	zweite Lötkontaktfläche
20		
	400	Gehäuse
	401	Oberseite
	402	Unterseite
	410	Kavität
25	420	Vergussmaterial
	500	Lötstoppelement
	510	Kantenlänge
30	600	Leiterplatte
	610	erste Lötkontaktfläche
	620	zweite Lötkontaktfläche
	630	Abstand
35		

Patentansprüche

1. Optoelektronisches Bauelement (10)
mit einem optoelektronischen Halbleiterchip (100) mit ei-
nem ersten elektrischen Kontakt (110) und einem zweiten
elektrischen Kontakt (120),
einem ersten Leiterraahmenabschnitt (200), der eine erste
Chipkontaktfläche (210) und eine der ersten Chipkontakt-
fläche (210) gegenüberliegende erste Lötkontaktfläche
(220) aufweist,
und einem zweiten Leiterraahmenabschnitt (300), der eine
zweite Chipkontaktfläche (310) und eine der zweiten Chip-
kontaktfläche (310) gegenüberliegende zweite Lötkontakt-
fläche (320) aufweist,
wobei der erste elektrische Kontakt (110) elektrisch lei-
tend mit der ersten Chipkontaktfläche (210) und der zwei-
te elektrische Kontakt (120) elektrisch leitend mit der
zweiten Chipkontaktfläche (310) verbunden ist,
wobei der erste Leiterraahmenabschnitt (200) und der zwei-
te Leiterraahmenabschnitt (300) derart in ein Gehäuse
(400) eingebettet sind, dass zumindest Teile der ersten
Lötkontaktfläche (220) und der zweiten Lötkontaktfläche
(320) an einer Unterseite (402) des Gehäuses (400) zu-
gänglich sind,
wobei an der Unterseite (402) des Gehäuse (400) ein Löt-
stoppelement (500) angeordnet ist, das sich zwischen der
ersten Lötkontaktfläche (220) und der zweiten Lötkontakt-
fläche (320) erstreckt.
2. Optoelektronisches Bauelement (10) gemäß Anspruch 1,
wobei die erste Chipkontaktfläche (210) und die zweite
Chipkontaktfläche (310) einen Abstand (250) von weniger
als 200 μm aufweisen.
3. Optoelektronisches Bauelement (10) gemäß einem der vor-
hergehenden Ansprüche,
wobei das Lötstoppelement (500) die erste Lötkontaktflä-

che (220) und/oder die zweite Lötkontaktfläche (320) teilweise bedeckt.

4. Optoelektronisches Bauelement (10) gemäß einem der vorhergehenden Ansprüche,
wobei das Lötstoppelement (500) eine Kantenlänge (510) von mindestens 200 µm aufweist.
5. Optoelektronisches Bauelement (10) gemäß einem der vorhergehenden Ansprüche,
wobei die erste Lötkontaktfläche (220) und die zweite Lötkontaktfläche (320) bündig mit der Unterseite (402) des Gehäuses (400) abschließen.
6. Optoelektronisches Bauelement (10) gemäß einem der vorhergehenden Ansprüche,
wobei das Gehäuse (400) an einer der Unterseite (402) gegenüberliegenden Oberseite (401) eine Kavität (410) aufweist,
wobei zumindest Teile der ersten Chipkontaktfläche (210) und der zweiten Chipkontaktfläche (310) in der Kavität (410) zugänglich sind,
wobei der optoelektronische Halbleiterchip (100) in der Kavität (410) angeordnet ist.
7. Optoelektronisches Bauelement (10) gemäß Anspruch 6,
wobei in der Kavität (410) ein Vergussmaterial (420) angeordnet ist.
8. Optoelektronisches Bauelement (10) gemäß einem der vorhergehenden Ansprüche,
wobei der erste elektrische Kontakt (110) und der zweite elektrische Kontakt (120) auf einer gemeinsamen Oberfläche (102) des optoelektronischen Halbleiterchips (100) angeordnete sind.

9. Optoelektronisches Bauelement (10) gemäß Anspruch 8, wobei der optoelektronische Halbleiterchip (100) als volumenemittierender Saphir-Flipchip ausgebildet ist.

5 10. Optoelektronisches Bauelement (10) gemäß einem der Ansprüche 6 und 7 sowie einem der Ansprüche 8 und 9, wobei die die elektrischen Kontakte (110, 120) aufweisende Oberfläche (102) des optoelektronischen Halbleiterchips (100) den Chipkontaktflächen (210, 310) zugewandt
10 ist.

11. Verfahren zum Herstellen eines optoelektronischen Bauelements (10)

mit den folgenden Schritten:

15 - Einbetten eines ersten Leiterraahmenabschnitts (200) mit einer ersten Lötkontaktfläche (220) und eines zweiten Leiterraahmenabschnitts (300) mit einer zweiten Lötkontaktfläche (320) in ein Gehäuse (400) derart, dass zumindest Teile der ersten Lötkontaktfläche (220) und der zweiten
20 Lötkontaktfläche (320) an einer Unterseite (402) des Gehäuses zugänglich bleiben;

- Anordnen eines Lötstoppelements (500) an der Unterseite (402) des Gehäuse (400) zwischen der ersten Lötkontaktfläche (220) und der zweiten Lötkontaktfläche (320).

25

12. Verfahren gemäß Anspruch 11,

wobei das Verfahren den folgenden weiteren Schritt umfasst:

30 - Anordnen eines optoelektronischen Halbleiterchips (100) in einer Kavität (410) an einer der Unterseite (402) gegenüberliegenden Oberseite (401) des Gehäuses (400).

13. Verfahren gemäß einem der Ansprüche 11 und 12,

wobei das Lötstoppelement (500) als Lötstopplack auf die
35 Unterseite (402) des Gehäuses (400) aufgebracht wird.

14. Verfahren gemäß einem der Ansprüche 11 bis 13,
wobei das Anordnen des Lötstoppelements (500) mittels einer Maske erfolgt.

5 15. Verfahren gemäß einem der Ansprüche 11 bis 14,
wobei das Einbetten des ersten Leiterraahmenabschnitts (200) und des zweiten Leiterraahmenabschnitts (300) in das Gehäuse (400) durch ein Spritzgussverfahren erfolgt.

FIG 1





FIG 2



INTERNATIONAL SEARCH REPORT

International application No
PCT/EP2015/052176

A. CLASSIFICATION OF SUBJECT MATTER
INV. H01L33/48
ADD. H01L33/62

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
H01L

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

EPO-Internal, WPI Data

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	US 2013/119426 A1 (KATOH MASAOKI [JP] ET AL) 16 May 2013 (2013-05-16)	1-5, 8-11,13, 14
Y	paragraphs [0088] - [0092]; figures 5,6, 10 paragraph [0099]	6,7,12, 15
Y	----- US 2013/015479 A1 (LIN HSIN-CHIANG [TW] ET AL) 17 January 2013 (2013-01-17) paragraph [0012]; figures 1, 2	6,7,12
Y	----- EP 2 490 269 A1 (NICHIA CORP [JP]) 22 August 2012 (2012-08-22) figure 5	15
	----- -/-	



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents :

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search

13 April 2015

Date of mailing of the international search report

21/04/2015

Name and mailing address of the ISA/

European Patent Office, P.B. 5818 Patentlaan 2
NL - 2280 HV Rijswijk
Tel. (+31-70) 340-2040,
Fax: (+31-70) 340-3016

Authorized officer

Müller-Kirsch, Lutz

INTERNATIONAL SEARCH REPORT

International application No
PCT/EP2015/052176

C(Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	CN 103 247 743 A (ANHUI SAN AN PHOTOELECTRIC CO LTD) 14 August 2013 (2013-08-14) paragraphs [0003], [0004]; figures 7, 8, 11 figure 5 -----	1,11

INTERNATIONAL SEARCH REPORT

Information on patent family members

International application No

PCT/EP2015/052176

Patent document cited in search report	Publication date	Patent family member(s)	Publication date
US 2013119426 A1	16-05-2013	CN 102959747 A TW 201208154 A US 2013119426 A1 WO 2012011363 A1	06-03-2013 16-02-2012 16-05-2013 26-01-2012
US 2013015479 A1	17-01-2013	CN 102881812 A TW 201304218 A US 2013015479 A1	16-01-2013 16-01-2013 17-01-2013
EP 2490269 A1	22-08-2012	CN 102612761 A EP 2490269 A1 JP 5310672 B2 JP 2011103437 A KR 20120098691 A TW 201143161 A US 2012205712 A1 WO 2011046084 A1	25-07-2012 22-08-2012 09-10-2013 26-05-2011 05-09-2012 01-12-2011 16-08-2012 21-04-2011
CN 103247743 A	14-08-2013	CN 103247743 A WO 2014187162 A1	14-08-2013 27-11-2014

A. KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES

INV. H01L33/48

ADD. H01L33/62

Nach der Internationalen Patentklassifikation (IPC) oder nach der nationalen Klassifikation und der IPC

B. RECHERCHIERTE GEBIETE

Recherchierter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole)

H01L

Recherchierte, aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen

Während der internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe)

EPO-Internal, WPI Data

C. ALS WESENTLICH ANGESEHENE UNTERLAGEN

Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
X	US 2013/119426 A1 (KATOH MASAOKI [JP] ET AL) 16. Mai 2013 (2013-05-16)	1-5, 8-11,13, 14
Y	Absätze [0088] - [0092]; Abbildungen 5,6, 10 Absatz [0099]	6,7,12, 15
Y	----- US 2013/015479 A1 (LIN HSIN-CHIANG [TW] ET AL) 17. Januar 2013 (2013-01-17) Absatz [0012]; Abbildungen 1, 2 -----	6,7,12
Y	EP 2 490 269 A1 (NICHIA CORP [JP]) 22. August 2012 (2012-08-22) Abbildung 5 ----- -/-	15



Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu entnehmen



Siehe Anhang Patentfamilie

* Besondere Kategorien von angegebenen Veröffentlichungen :

"A" Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist

"E" frühere Anmeldung oder Patent, die bzw. das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlicht worden ist

"L" Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft erscheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgeführt)

"O" Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht

"P" Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach dem beanspruchten Prioritätsdatum veröffentlicht worden ist

"T" Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kollidiert, sondern nur zum Verständnis des der Erfindung zugrundeliegenden Prinzips oder der ihr zugrundeliegenden Theorie angegeben ist

"X" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderischer Tätigkeit beruhend betrachtet werden

"Y" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und diese Verbindung für einen Fachmann naheliegend ist

"&" Veröffentlichung, die Mitglied derselben Patentfamilie ist

Datum des Abschlusses der internationalen Recherche

13. April 2015

Absendedatum des internationalen Recherchenberichts

21/04/2015

Name und Postanschrift der Internationalen Recherchenbehörde

Europäisches Patentamt, P.B. 5818 Patentlaan 2
NL - 2280 HV Rijswijk
Tel. (+31-70) 340-2040,
Fax: (+31-70) 340-3016

Bevollmächtigter Bediensteter

Müller-Kirsch, Lutz

C. (Fortsetzung) ALS WESENTLICH ANGESEHENE UNTERLAGEN		
Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
X	CN 103 247 743 A (ANHUI SAN AN PHOTOELECTRIC CO LTD) 14. August 2013 (2013-08-14) Absätze [0003], [0004]; Abbildungen 7, 8, 11 Abbildung 5 -----	1,11

INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehören

Internationales Aktenzeichen

PCT/EP2015/052176

Im Recherchenbericht angeführtes Patentdokument		Datum der Veröffentlichung		Mitglied(er) der Patentfamilie		Datum der Veröffentlichung
US 2013119426	A1	16-05-2013	CN	102959747 A		06-03-2013
			TW	201208154 A		16-02-2012
			US	2013119426 A1		16-05-2013
			WO	2012011363 A1		26-01-2012

US 2013015479	A1	17-01-2013	CN	102881812 A		16-01-2013
			TW	201304218 A		16-01-2013
			US	2013015479 A1		17-01-2013

EP 2490269	A1	22-08-2012	CN	102612761 A		25-07-2012
			EP	2490269 A1		22-08-2012
			JP	5310672 B2		09-10-2013
			JP	2011103437 A		26-05-2011
			KR	20120098691 A		05-09-2012
			TW	201143161 A		01-12-2011
			US	2012205712 A1		16-08-2012
			WO	2011046084 A1		21-04-2011

CN 103247743	A	14-08-2013	CN	103247743 A		14-08-2013
			WO	2014187162 A1		27-11-2014
