

(19) 日本国特許庁(JP)

## (12) 特許公報(B2)

(11) 特許番号

特許第5419547号  
(P5419547)

(45) 発行日 平成26年2月19日(2014.2.19)

(24) 登録日 平成25年11月29日(2013.11.29)

(51) Int.Cl.	F 1		
HO 1 L 21/3205	(2006.01)	HO 1 L 21/88	J
HO 1 L 21/768	(2006.01)	HO 1 L 21/90	C
HO 1 L 23/522	(2006.01)	HO 1 L 29/90	Z
HO 1 L 21/329	(2006.01)	HO 1 L 29/78	301X
HO 1 L 29/861	(2006.01)	HO 1 L 27/08	102D

請求項の数 10 (全 19 頁) 最終頁に続く

(21) 出願番号	特願2009-128531 (P2009-128531)	(73) 特許権者	000190688 新光電気工業株式会社 長野県長野市小島田町80番地
(22) 出願日	平成21年5月28日(2009.5.28)	(74) 代理人	100091672 弁理士 岡本 啓三
(65) 公開番号	特開2010-278181 (P2010-278181A)	(72) 発明者	村山 啓 長野県長野市小島田町80番地 新光電気 工業株式会社内
(43) 公開日	平成22年12月9日(2010.12.9)		
審査請求日	平成24年2月15日(2012.2.15)	審査官	安田 雅彦

最終頁に続く

(54) 【発明の名称】半導体装置及びその製造方法

## (57) 【特許請求の範囲】

## 【請求項 1】

半導体基板と、  
前記半導体基板に形成された素子と、  
前記半導体基板を貫通して形成されたスルーホールと、  
前記半導体基板の両面側及び前記スルーホールの内面に形成された絶縁層と、  
前記スルーホール内に形成された銅からなる貫通電極と、  
前記絶縁層に形成され、前記素子の接続部に到達するコンタクトホールと、  
前記半導体基板の両面側に形成され、前記貫通電極を被覆して前記貫通電極からの銅の  
拡散を防止する第1バリア金属パターン層を含む第1配線層と、

前記第1配線層と同一層から形成され、前記コンタクトホールを除く部分に配置された  
前記第1バリア金属パターン層を含み、前記コンタクトホールを通して前記素子の接続部  
に接続された第2配線層とを有することを特徴とする半導体装置。

## 【請求項 2】

前記第1配線層は、下から順に、前記第1バリア金属パターン層、第2バリア金属パタ  
ーン層、及び導電パターン層から形成され、  
前記第2配線層は、前記コンタクトホールを除く部分に配置された前記第1バリア金属  
パターン層と、前記素子の接続部に接続された前記第2バリア金属パターン層と、その上  
に形成された前記導電パターン層とから形成されることを特徴とする請求項1に記載の半  
導体装置。

10

20

## 【請求項 3】

前記素子は、ツェナーダイオード、トランジスタ又はキャパシタであることを特徴とする請求項 1 又は 2 に記載の半導体装置。

## 【請求項 4】

前記素子は、前記半導体基板の表層部に前記半導体基板と反対導電型の不純物拡散領域が形成されて構成されるツェナーダイオードであり、前記不純物拡散領域及び前記半導体基板の下面が前記接続部となっており、

前記コンタクトホールは前記半導体基板の両面側の前記絶縁層に形成されていることを特徴とする請求項 3 に記載の半導体装置。

## 【請求項 5】

前記第 1 バリア金属パターン層は、チタン層、下から順にチタン層／窒化チタン層、アルミニウム層、及びアルミニウム合金層のいずれかよりなることを特徴とする請求項 1 乃至 4 のいずれか一項に記載の半導体装置。

## 【請求項 6】

半導体基板と、前記半導体基板に形成された素子と、前記半導体基板を貫通するスルーホールと、前記半導体基板の両面側及び前記スルーホールの内面に形成されて、前記素子を被覆する絶縁層とを備えた構造体を用意する工程と、

前記スルーホール内に銅からなる貫通電極を形成する工程と、

前記半導体基板の両面側に、前記絶縁層及び前記貫通電極を被覆して前記貫通電極からの銅の拡散を防止する第 1 バリア金属層をそれぞれ形成する工程と、

第 1 バリア金属層及び前記絶縁層を加工することにより、前記素子の接続部に到達するコンタクトホールを形成する工程と、

前記コンタクトホール内の前記素子の接続部の自然酸化膜をウェット処理によって除去する工程と、

前記第 1 バリア金属層のパターンを介して前記貫通電極に接続される第 1 配線層と、前記コンタクトホールを通して前記素子の接続部に接続される第 2 配線層とを形成する工程とを有することを特徴とする半導体装置の製造方法。

## 【請求項 7】

前記第 1 配線層及び前記第 2 配線層を形成する工程は、

前記第 1 バリア金属層上及び前記コンタクトホール内に第 2 バリア金属層を形成する工程と、

前記第 2 バリア金属層の上に、前記第 1 、第 2 配線層が配置される部分に開口部が設けられためっきレジストを形成する工程と、

前記第 2 バリア金属層をめっき給電経路に利用する電解めっきにより、前記めっきレジストの開口部に導電パターン層を形成する工程と、

前記めっきレジストを除去する工程と、

前記導電パターン層をマスクにして前記第 2 バリア金属層及び前記第 1 バリア金属層をエッチングする工程とを含むことを特徴とする請求項 6 に記載の半導体装置の製造方法。

## 【請求項 8】

前記素子は、ツェナーダイオード、トランジスタ又はキャパシタであることを特徴とする請求項 6 又は 7 に記載の半導体装置の製造方法。

## 【請求項 9】

前記素子は、前記半導体基板の表層部に前記半導体基板と反対導電型の不純物拡散領域が形成されて構成されるツェナーダイオードであって、前記不純物拡散領域及び前記半導体基板の下面が前記接続部となっており、

前記コンタクトホールを形成する工程において、

前記コンタクトホールは前記半導体基板の両面側の前記絶縁層に形成されることを特徴とする請求項 8 に記載の半導体装置の製造方法。

## 【請求項 10】

前記第 1 バリア金属パターン層は、チタン層、下から順にチタン層／窒化チタン層、ア

10

20

30

40

50

ルミニウム層、及びアルミニウム合金層のいずれかよりなることを特徴とする請求項 6 乃至 9 のいずれか一項に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は半導体装置及びその製造方法に係り、さらに詳しくは、半導体基板にダイオードなどの素子と貫通電極とが形成された構造を有する半導体装置及びその製造方法に関する。

【背景技術】

【0002】

従来、半導体基板にダイオードなどの素子と貫通電極とが形成された構造を有する半導体装置がある。

10

【0003】

特許文献 1 には、ツェナーダイオードと貫通電極が形成されたシリコン基板の上面側に発光素子が実装され、シリコン基板の下面側の配線層がマザーボードに接続される半導体装置が開示されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献 1】特開 2008-21987 号公報

20

【発明の概要】

【発明が解決しようとする課題】

【0005】

後述する関連技術の欄で説明するように、シリコン基板にツェナーダイオードと貫通電極とが形成された半導体装置を製造する場合、貫通電極の上下面が露出した状態で、ツェナーダイオードの接続部に到達するコンタクトホールが絶縁層に形成される。ツェナーダイオードの接続部には自然酸化膜が形成されており、配線層を形成する前に自然酸化膜をウェット処理によって除去する必要がある。

【0006】

しかしながら、貫通電極（銅）が露出している状態で、シリコン基板をエッティング槽に浸漬させると、エッティング槽の処理液に貫通電極から銅が拡散し、ツェナーダイオードが銅によって汚染されてしまう。このため、ツェナーダイオードの特性劣化が生じ、半導体装置の歩留り低下の要因になる。

30

【0007】

本発明は以上の課題を鑑みて創作されたものであり、半導体基板に素子と貫通電極とが形成された半導体装置の製造方法において、貫通電極からの銅による素子の汚染を防止できて歩留りよく製造できる半導体装置の製造方法及び半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0008】

40

上記課題を解決するため、本発明は半導体装置の製造方法に係り、半導体基板と、前記半導体基板に形成された素子と、前記半導体基板を貫通するスルーホールと、前記半導体基板の両面側及び前記スルーホールの内面に形成されて、前記素子を被覆する絶縁層とを備えた構造体を用意する工程と、前記スルーホール内に銅からなる貫通電極を形成する工程と、前記半導体基板の両面側に、前記絶縁層及び前記貫通電極を被覆して前記貫通電極からの銅の拡散を防止する第 1 バリア金属層をそれぞれ形成する工程と、第 1 バリア金属層及び前記絶縁層を加工することにより、前記素子の接続部に到達するコンタクトホールを形成する工程と、前記コンタクトホール内の前記素子の接続部の自然酸化膜をウェット処理によって除去する工程と、前記第 1 バリア金属層のパターンを介して前記貫通電極に接続される第 1 配線層と、前記コンタクトホールを通して前記素子の接続部に接続される

50

第2配線層とを形成する工程とを有することを特徴とする。

【0009】

本発明では、まず、半導体基板と、それに形成された素子（ツエナーダイオード、トランジスタ又はキャパシタなど）と、半導体基板を貫通するスルーホールと、半導体基板の両面側及びスルーホールの内面に形成されて、素子を被覆する絶縁層とを備えた構造体が用意される。

【0010】

素子がツエナーダイオードの場合は、上面側又は両面側に絶縁層が形成された半導体基板に、絶縁層を介して半導体基板と反対導電型の不純物が導入されてツエナーダイオードが形成される。続いて、絶縁層及び半導体基板にスルーホールが形成された後に、スルーホールの側面を含む全体面に絶縁層が形成される。

10

【0011】

次いで、スルーホールに貫通電極が形成された後に、半導体基板の両面側に貫通電極の上下面を被覆する第1バリア金属層がブランケット状に形成される。さらに、第1バリア金属層及び絶縁層が加工されることにより、素子の接続部に到達するコンタクトホールが形成される。その後に、コンタクトホール内の素子の接続部の自然酸化膜がウェット処理によって除去される。

【0012】

このとき、貫通電極（銅）は第1バリア金属層で保護されていることから、貫通電極から銅がエッチング槽の処理液に拡散しないので、素子が銅で汚染されるおそれがない。

20

【0013】

その後に、第1バリア金属層を利用して、貫通電極に接続される第1配線層と、コンタクトホールを通して素子に接続される第2配線層が形成される。

【0014】

これにより、所望の特性を有する素子が得られると共に、配線層は低いコンタクト抵抗で素子に接続されるので、半導体装置の製造歩留りを向上させることができる。

【0015】

このような製造方法で製造される半導体装置では、貫通電極に接続される配線構造は、素子に接続される配線構造と異なっている。つまり、貫通電極に接続される第1配線層では、第1バリア金属層がパターン化された第1バリア金属パターン層が貫通電極に接続され、素子に接続される第2配線層では、コンタクトホールを除く部分に第1バリア金属パターン層が形成され、その上の配線部が素子の接続部に接触して接続される。

30

【発明の効果】

【0016】

以上説明したように、本発明では、製造過程において貫通電極からの銅の拡散によって素子が汚染されることを防止することができる。

【図面の簡単な説明】

【0017】

【図1】図1（a）～（c）は本発明に関連する関連技術の半導体装置の製造方法を示す断面図（その1）である。

40

【図2】図2（a）及び（b）は本発明に関連する関連技術の半導体装置の製造方法を示す断面図（その2）である。

【図3】図3（a）～（d）は本発明の第1実施形態の半導体装置の製造方法を示す断面図（その1）である。

【図4】図4（a）～（d）は本発明の第1実施形態の半導体装置の製造方法を示す断面図（その2）である。

【図5】図5（a）～（c）は本発明の第1実施形態の半導体装置の製造方法を示す断面図（その3）である。

【図6】図6は本発明の第1実施形態の半導体装置の製造方法を示す断面図（その4）である。

50

【図7】図7(a)～(c)は本発明の第2実施形態の半導体装置の製造方法を示す断面図(その1)である。

【図8】図8(a)～(c)は本発明の第2実施形態の半導体装置の製造方法を示す断面図(その2)である。

【図9】図9(a)～(c)は本発明の第2実施形態の半導体装置の製造方法を示す断面図(その3)である。

【図10】図10(a)～(c)は本発明の第2実施形態の半導体装置の製造方法を示す断面図(その4)である。

【発明を実施するための形態】

【0018】

以下、本発明の実施の形態について、添付の図面を参照して説明する。

【0019】

(関連技術)

本発明の実施形態を説明する前に、本発明に関連する関連技術の問題点について説明する。図1及び図2は関連技術の半導体装置の製造方法を示す断面図である。

【0020】

まず、図1(a)の断面構造を得るまでの方法について説明する。図1(a)に示すように、p型のシリコン基板100の両面側に熱酸化によって絶縁層120を形成する。さらに、レジスト(不図示)をマスクにして、絶縁層120を介してシリコン基板100にイオン注入することによりn型不純物拡散領域140を形成する。これにより、n型不純物拡散領域140とp型シリコン部100aとによってツェナーダイオードZDが構成される。

【0021】

次いで、両面側の絶縁層120及びシリコン基板100にその厚み方向に貫通するスルーホールTHを形成する。その後に、シリコン基板100を熱酸化することにより、スルーホールTHの側面に絶縁層130を得る。続いて、めっき法によってスルーホールTH内に銅からなる貫通電極200を充填する。

【0022】

次いで、図1(b)に示すように、シリコン基板100の両面側の絶縁層120の上に、ツェナーダイオードZDに対応する部分に開口部160aが設けられたレジスト160をそれぞれ形成する。

【0023】

続いて、シリコン基板100の両面側において、レジスト160をマスクにしてその開口部160aを通して絶縁層120をエッチングする。その後に、レジスト160が除去される。

【0024】

これにより、図1(c)に示すように、シリコン基板100の上面側では、ツェナーダイオードZDのn型不純物拡散領域140に到達するコンタクトホールCH1が絶縁層120に形成される。また、シリコン基板100の下面側では、ツェナーダイオードZDのp型シリコン部100aの下面に到達するコンタクトホールCH2が絶縁層120に形成される。

【0025】

このとき、コンタクトホールCH1, CH2内にそれぞれ露出するツェナーダイオードZDのn型不純物拡散領域140及びp型シリコン部100aの下面是、大気に曝されることで極薄の自然酸化膜(SiO<sub>2</sub>)が形成される。あるいは、レジスト160が酸素を使用するドライアッシングで除去される場合は、自然酸化膜より厚い酸化膜が形成されることがある。

【0026】

コンタクトホールCH1, CH2内のn型不純物拡散領域140及びp型シリコン部100aの下面に自然酸化膜が形成されていると、ツェナーダイオードZDに接続される配

10

20

30

40

50

線層を形成する際にコンタクト抵抗が高くなるため、ツェナーダイオードZDの特性を十分に引き出せなくなる。このため、配線層を形成する前処理としてそれらの自然酸化膜を除去する必要がある。

【0027】

自然酸化膜を除去する方法としては、図2(a)に示すように、希HFなどの処理液が入ったエッティング槽(不図示)にシリコン基板100を浸漬させてウェット処理(ライトエッティング)する方法が採用される。

【0028】

このとき、シリコン基板100の両面側には貫通電極200(銅)の上下面が露出しているので、貫通電極200から銅がエッティング槽の処理液に拡散し、コンタクトホールCH1, CH2に露出するシリコン基板100に銅が付着する。つまり、シリコン基板100が銅によって汚染(コンタミネーション)されてしまう。

【0029】

次いで、図2(b)に示すように、シリコン基板100の上面側の絶縁層120の上に、貫通電極200に接続されると共に、コンタクトホールCH1を通してツェナーダイオードZDのn型不純物拡散領域140に接続される配線層300を形成する。

【0030】

また、シリコン基板100の下面側の絶縁層120の上に、貫通電極200に接続されると共に、コンタクトホールCH2を通してツェナーダイオードZDのp型シリコン部100aの下面に接続される配線層320を形成する。

【0031】

n型不純物拡散領域140に接続された配線層300がマイナス(-)電極となり、p型シリコン部100aの下面に接続される配線層320がプラス(+)電極となって、ツェナーダイオードZDの整流特性が得られる。

【0032】

上記したように、シリコン基板100は銅で汚染されており、銅はシリコン中を拡散しやすい特性があるため、ツェナーダイオードZDの特性が銅によって劣化し、歩留り低下の要因になる。

【0033】

以下に説明する本実施形態の半導体装置の製造方法は、前述した不具合を解消することができる。

【0034】

(第1の実施の形態)

図3～図6は本発明の第1実施形態の半導体装置の製造方法を示す断面図である。

【0035】

第1実施形態の半導体装置の製造方法では、図3(a)に示すように、まず、p型のシリコン基板10(半導体基板)を用意し、その両面側に熱酸化によってシリコン酸化層からなる絶縁層12を形成する。CVD法によってシリコン基板10の上面側のみにシリコン酸化層などの絶縁層12を形成してもよい。

【0036】

次いで、図3(b)に示すように、シリコン基板10の上面側の絶縁層12の上に、開口部15aが設けられたレジスト15をフォトリソグラフィによって形成する。さらに、レジスト15をマスクにしてその開口部15aから絶縁層12を介して、アンチモン、ヒ素又はリンなどのn型の導電型不純物をシリコン基板10にイオン注入する。

【0037】

これにより、シリコン基板10の表層部にn型不純物拡散領域14が形成される。このようにして、n型不純物拡散領域14とp型シリコン部10aとによってツェナーダイオードZD(素子)が構成される。その後に、レジスト15が除去される。

【0038】

なお、n型のシリコン基板にp型の導電型不純物をイオン注入することによりツェナ-

10

20

30

40

50

ダイオードZDを構成してもよい。つまり、シリコン基板にそれと反対導電型の導電型不純物を導入すればよい。

【0039】

このようにして、ツェナーダイオードZD(素子)は絶縁層12で被覆された状態でシリコン基板10に形成される。

【0040】

次いで、図3(c)に示すように、シリコン基板10の上面側に、開口部が設けられたレジストなどのマスク(不図示)を形成する。さらに、マスクの開口部を通して、上面側の絶縁層12、シリコン基板10、及び下面側の絶縁層12をドライエッチングによって貫通加工する。その後に、マスクが除去される。これにより、両面側の絶縁層12及びシリコン基板10にそれらの厚み方向に貫通するスルーホールTHが形成される。

10

【0041】

続いて、図3(d)に示すように、シリコン基板10を熱酸化することにより、スルーホールTHの内面にシリコン酸化層からなる絶縁層16を形成する。前述した図3(a)において、シリコン基板10の下面に絶縁層12を形成しない場合は、スルーホールTHの内面とシリコン基板10の下面に熱酸化によって絶縁層16が同時に形成される。

【0042】

あるいは、CVD法によってシリコン基板10の両面側及びスルーホールTHの内面にシリコン酸化層を形成して絶縁層16を得てもよい。

【0043】

20

このようにして、シリコン基板10と、それに形成されたツェナーダイオードZDと、シリコン基板10を貫通するスルーホールTHと、シリコン基板10の両面側及びスルーホールTHの内面に形成されてツェナーダイオードZDを被覆する絶縁層12,16とを備えた構造体2を得る。

【0044】

次いで、図4(a)に示すように、シリコン基板10の下に銅箔などのめっき給電部材18を配置する。さらに、めっき給電部材18をめっき給電経路に利用する電解めっきによって、スルーホールTHの下部から上部にかけて銅めっきを施すことにより、貫通電極20をスルーホールTH内に充填して形成する。その後に、めっき給電部材18がシリコン基板10から取り外される。

30

【0045】

スルーホールTH上に貫通電極20が突出して形成される場合は、CMPなどによって貫通電極20の上部が研磨される。これによって、貫通電極20の上面と絶縁層12の上面とが同一面となって平坦化される。

【0046】

続いて、図4(b)に示すように、シリコン基板10の両面側の絶縁層12及び貫通電極20を被覆する第1バリア金属層30aをスパッタ法によってそれぞれ形成する。第1バリア金属層30aとしては、膜厚が100nmのチタン(Ti)層が使用される。

【0047】

又は、Ti層の上に窒化チタン(TiN)層を形成して第1バリア金属層30aを構成してもよい。あるいは、アルミニウム(Al)層又はアルミニウム合金層から第1バリア金属層30aを形成してもよい。

40

【0048】

次いで、図4(c)に示すように、シリコン基板10の上面側の第1バリア金属層30aの上に、ツェナーダイオードZDのn型不純物拡散領域14に対応する部分にホール状の開口部17aが設けられたレジスト17を形成する。さらに、シリコン基板10の下面側の第1バリア金属層30aの上に、ツェナーダイオードZDに対応する部分にホール状の開口部19aが設けられたレジスト19を形成する。

【0049】

そして、レジスト17,19をマスクにしてそれらの開口部17a,19aを通して、

50

シリコン基板 10 の両面側の第 1 バリア金属層 30a をそれぞれエッチングする

さらに、図 4 (d) に示すように、シリコン基板 10 の両面側において、第 1 バリア金属層 30a の開口部を通して絶縁層 12 をそれぞれエッチングする。その後に、レジスト 17, 19 が除去される。

【0050】

これにより、シリコン基板 10 の上面側において、第 1 バリア金属層 30a 及び絶縁層 12 が加工されることにより、ツェナーダイオード ZD の n 型不純物拡散領域 14 (接続部) に到達するコンタクトホール CH1 が形成される。

【0051】

また、シリコン基板 10 の下面側において、第 1 バリア金属層 30a 及び絶縁層 12 が加工されることにより、ツェナーダイオード ZD の p 型シリコン部 10a の下面 (接続部) に到達するコンタクトホール CH2 が形成される。

【0052】

このとき、前述した関連技術と同様に、コンタクトホール CH1, CH2 内に露出するツェナーダイオード ZD の n 型不純物拡散領域 14 及び p 型シリコン部 10a の下面是、大気に曝されることによって自然酸化膜 (SiO<sub>2</sub>) が形成された状態となる。

【0053】

次いで、希 HF などの処理液が入ったエッチング槽 (不図示) にシリコン基板 10 を浸漬させることにより、コンタクトホール CH1, CH2 内の n 型不純物拡散領域 14 及び p 型シリコン部 10a の下面の自然酸化膜を除去する。

【0054】

このとき、貫通電極 20 の上下面是第 1 バリア金属層 30a で保護されているので、エッチング槽の処理液に貫通電極 20 から銅が拡散するおそれがない。従って、コンタクトホール CH1, CH2 内に露出するツェナーダイオード ZD が銅で汚染されなくなるので、所望の特性を有するツェナーダイオード ZD が得られる。

【0055】

また、ツェナーダイオード ZD の接続部の自然酸化膜が除去されるので、後述する配線層が低いコンタクト抵抗で信頼性よくツェナーダイオード ZD に接続される。

【0056】

次いで、図 5 (a) に示すように、シリコン基板 10 の両面側において、第 1 バリア金属層 30a 上及びコンタクトホール CH1, CH2 内にスパッタ法によって第 2 バリア金属層 42a をそれぞれ形成する。第 2 バリア金属層 42a は、バリア層として機能すると共に、電解めっきのめっき給電経路となるシード層として機能する。

【0057】

例えば、第 2 バリア金属層 42a は、下から順に、Ti 層 (膜厚: 50 nm) / Cu 層 (膜厚: 300 nm) から形成される。あるいは、第 2 バリア金属層 42a は、下から順に、Ti 層 / TiN 層、又は Ti 層 / TiN 層 / Cu 層から形成されてもよい。

【0058】

続いて、図 5 (b) に示すように、シリコン基板 10 の両面側の第 2 バリア金属層 42a の上に、配線層が配置される部分に開口部 21a が設けられためっきレジスト 21 をそれぞれ形成する。

【0059】

次いで、図 5 (c) に示すように、シリコン基板 10 の両面側において、第 2 バリア金属層 42a (シード層) をめっき給電経路に利用する電解めっきにより、めっきレジスト 21 の開口部 21a に導電パターン層 44 を形成する。例えば、導電パターン層 44 は、下から順に、Cu 層 (膜厚: 500 nm) / Ni 層 (膜厚: 300 nm) / Au 層 (膜厚: 100 nm) から構成される。

【0060】

次いで、シリコン基板 10 の両面側において、めっきレジスト 21 を除去した後に、導電パターン層 44 をマスクにして第 2 バリア金属層 42a 及び第 1 バリア金属層 30a を

10

20

30

40

50

エッティングする。

【0061】

これにより、図6に示すように、シリコン基板10の両面側に、貫通電極20に電気接続されてそれを被覆する第1配線層40がそれぞれ形成される。第1配線層40は下から順に第1バリア金属層30aがパターン化された第1バリア金属パターン層30、第2バリア金属層42aがパターン化された第2バリア金属パターン層42及び導電パターン層44によって構成される。

【0062】

また、シリコン基板10の両面側に、コンタクトホールCH1, CH2を通してツェナーダイオードZDの接続部に電気接続される第2配線層40aがそれぞれ形成される。第2配線層40aは、第1配線層40と同一層から形成される。

【0063】

第2配線層40aでは、第1バリア金属パターン層30がコンタクトホールCH1, CH2を除く絶縁層12上に形成され、第2バリア金属パターン層42がツェナーダイオードZDの接続部に電気接続される。

【0064】

第1、第2配線層40, 40aは、貫通電極20及びコンタクトホールCH1, CH2を被覆する島状パターンから形成してもよいし、あるいは、貫通電極20及びコンタクトホールCH1, CH2から外側に延在する引き出し配線として形成してもよい。また、第1、第2配線層40, 40aの上に多層配線を接続して形成してもよい。

【0065】

以上により、第1実施形態の半導体装置1が得られる。

【0066】

図6に示すように、第1実施形態の半導体装置1では、p型のシリコン基板10の表層部にn型不純物拡散領域14が形成されており、n型不純物拡散領域14とp型シリコン部10aとによってツェナーダイオードZD(素子)が構成されている。

【0067】

シリコン基板10にはその厚み方向に貫通するスルーホールTHが形成されている。シリコン基板10の両面側には絶縁層12が形成されており、スルーホールTHの内面には絶縁層16が形成されている。スルーホールTH内には銅からなる貫通電極20が充填されて形成されている。

【0068】

さらに、シリコン基板10の両面側には、貫通電極20の上下面に電気接続される第1配線層40がそれぞれ形成されている。第1配線層40は、下から順に、貫通電極20に接触して接続される第1バリア金属パターン層30、第2バリア金属パターン層42及び導電パターン層44によって構成される。

【0069】

また、シリコン基板10の両面側の絶縁層12には、ツェナーダイオードZDのn型不純物拡散領域14(接続部)及びp型シリコン部10aの下面(接続部)に到達するコンタクトホールCH1, CH2がそれぞれ形成されている。

【0070】

シリコン基板10の上面側の絶縁層12の上には、コンタクトホールCH1を通してn型不純物拡散領域14(接続部)に接続される第2配線層40aが形成されている。また同様に、シリコン基板10の下面側の絶縁層12の上には、コンタクトホールCH2を通してツェナーダイオードZDのp型シリコン部10aの下面(接続部)に接続される第2配線層40aが形成されている。第2配線層40aは、第1配線層40と同一層から形成される。

【0071】

上面側の第2配線層40aは、コンタクトホールCH1を除く絶縁層12の上に形成された第1バリア金属パターン層30と、第1バリア金属パターン層30及びコンタクトホ

10

20

30

40

50

ールCH1の上に形成された第2バリア金属パターン層42と、その上に形成された導電パターン層44とから構成される。そして、第2バリア金属パターン層42がツェナーダイオードZDのn型不純物拡散領域14(接続部)に接触して接続されている。

【0072】

また、下面側の第2配線層40aは、コンタクトホールCH2を除く絶縁層12の上に形成された第1バリア金属パターン層30と、第1バリア金属パターン層30及びコンタクトホールCH2の上に形成された第2バリア金属パターン層42と、その上に形成された導電パターン層44によって構成される。そして、第2バリア金属パターン層42がツェナーダイオードZDのp型シリコン部10aの下面(接続部)に接触して接続されている。

10

【0073】

第2配線層40aでは、コンタクトホールCH1, CH2内に第1バリア金属パターン層30が配置されていないが、第2バリア金属パターン層42のバリア機能によって導電パターン層44に含まれる銅がツェナーダイオードZDに拡散することが防止される。

【0074】

前述したように、第1実施形態の半導体装置1の製造方法では、貫通電極20が第1バリア金属層30aで被覆された後に、第1バリア金属層30a及び絶縁層12に、ツェナーダイオードZDのn型不純物拡散領域14及びp型シリコン部10aを露出させるコンタクトホールCH1, CH2が形成される。

【0075】

次いで、第1、第2配線層40, 40aを形成する前処理として、ウェット処理によってツェナーダイオードZDのn型不純物拡散領域14及びp型シリコン部10aの下面の自然酸化膜が除去される。

20

【0076】

このとき、貫通電極20は第1バリア金属層30aで保護されていることから、ウェット処理時に貫通電極20の銅がエッチング液に拡散しないので、ツェナーダイオードZDが銅で汚染されるおそれがない。その後に、第1バリア金属層30aを利用して、貫通電極20及びツェナーダイオードZDに接続される第1、第2配線層40, 40aが同時に形成される。

【0077】

第1実施形態の半導体装置1は、そのような製造方法によって製造されるので、貫通電極20に接続される配線構造は、ツェナーダイオードZDに接続される配線構造と異なっている。

30

【0078】

つまり、貫通電極20に接続される第1配線層40では、ウェット処理から貫通電極20を保護するための第1バリア金属パターン層30が貫通電極20の上下面に接触して形成されている。

【0079】

一方、ツェナーダイオードZDに接続される第2配線層40aでは、コンタクトホールCH1, CH2を除く絶縁層12の上に第1バリア金属パターン層30が形成されており、第1バリア金属パターン層30を介さずにツェナーダイオードZDに接続されている。

40

【0080】

このように、第1実施形態の半導体装置1では、シリコン基板10に形成されたツェナーダイオードZDは製造過程において貫通電極20からの銅の汚染を受けるおそれがないので、所望の特性のツェナーダイオードZDが得られ、半導体装置が歩留りよく製造される。

【0081】

第1実施形態の半導体装置1では、ツェナーダイオードZDのn型不純物拡散領域14に接続された第2配線層40aがマイナス(-)電極となり、p型シリコン部10aの下面に接続される第2配線層40aがプラス(+)電極となって、ツェナーダイオードZD

50

の整流特性が得られる。

【0082】

そして、シリコン基板10の上面側にLEDなどの発光素子(不図示)が第1、第2配線層40, 40aに接続されて実装され、ツエナーダイオードZDは、電源ラインにおいて発光素子と電気的に並列になるように接続されて電源レギュレータとして機能する。そして、シリコン基板10の下面側の第1、第2配線層40, 40aが配線基板(マザーボード)に接続される。

【0083】

なお、図6の半導体装置1の例では、ツエナーダイオードZDのp型シリコン部10aの下面を接続部としているが、n型不純物拡散領域14の外側のp型シリコン部10aの上面を接続部とし、上面側の絶縁層12にp型シリコン部10aの上面に到達するコンタクトホールを形成してもよい。

【0084】

下面側に素子用のコンタクトホールを形成しない場合は、シリコン基板10の下面側では、貫通電極20の下面を被覆するバリア金属パターン層30が少なくとも形成されればよく、第2バリア金属パターン層42及び導電パターン層44を必ずしも形成しなくてもよい。この場合、第1バリア金属パターン層30は第1バリア金属層30a(図4(d))が直接パターン化されて形成され、第1バリア金属パターン層30に接続電極を設けてもよい。

【0085】

また、本実施形態では、第1、第2配線層40, 40aをセミアディティブ法に基づいて形成したが、サブトラクティブ法などの各種の配線形成方法を採用することができる。

【0086】

また、シリコン基板10から複数の半導体装置1を得る場合は、発光素子を実装する前又は後にシリコン基板10が切断される。

【0087】

(第2の実施の形態)

図7～図10は本発明の第2実施形態の半導体装置の製造方法を示す断面図である。第2実施形態では、ツエナーダイオードの代わりにトランジスタがシリコン基板に形成される。

【0088】

第2実施形態では、第1実施形態と同一工程についてはその詳しい説明を省略する。

【0089】

まず、図7(a)の断面構造を得るまでの方法について説明する。図7(a)に示すように、n型又はp型のシリコン基板10(半導体基板)のトランジスタ形成領域の周囲にシリコン酸化層からなる素子分離絶縁層50を形成する。素子分離絶縁層50は、シリコン窒素層(SiN)をマスクにしてシリコン基板10を選択的に酸化することにより形成される。あるいは、シリコン基板10に素子分離溝を形成し、その中に絶縁層を埋め込んでもよい。

【0090】

さらに、シリコン基板10の下面側にシリコン酸化層からなる絶縁層52を形成する。シリコン基板10の下面側の絶縁層52は素子分離絶縁層50と同時に形成してもよい。あるいは、シリコン基板10の下面側の絶縁層52は後の工程で形成してもよい。

【0091】

続いて、シリコン基板10のトランジスタ形成領域にp型不純物を導入してpウェル54を形成する。さらに、シリコン基板10のトランジスタ形成領域の表面を熱酸化して、シリコン酸化層からなるゲート絶縁膜56を形成する。

【0092】

次いで、シリコン基板10の上側全面に非晶質又は多結晶シリコン層を形成し、これをフォトリソグラフィ及びドライエッチングによりパターニングすることにより、ゲート電

10

20

30

40

50

極 5 8 a , 5 8 b を形成する。

【 0 0 9 3 】

次いで、p ウェル 5 4 のうちゲート電極 5 8 a , 5 8 b の両側に n 型不純物をイオン注入してソース / ドレインとなる第 1 ~ 第 3 の n 型不純物拡散領域 6 0 a , 6 0 b , 6 0 c を形成する。

【 0 0 9 4 】

さらに、C V D 法によりシリコン酸化層などの絶縁層をシリコン基板 1 0 の全面に形成した後に、その絶縁層をエッチバックしてゲート電極 5 8 a , 5 8 b の両側部分に絶縁性のサイドウォールスペーサ 6 2 として残す。

【 0 0 9 5 】

続いて、ゲート電極 5 8 a , 5 8 b とサイドウォールスペーサ 6 2 をマスクに使用して、第 1 ~ 第 3 の n 型不純物拡散領域 6 0 a , 6 0 b , 6 0 c に再び n 型不純物をイオン注入することにより、第 1 ~ 第 3 の n 型不純物拡散領域 6 0 a , 6 0 b , 6 0 c を L D D ( Lightly Doped Drain ) 構造にする。

【 0 0 9 6 】

以上の工程により、p ウェル 5 4 には、L D D 構造の n 型不純物拡散領域 6 0 a , 6 0 b , 6 0 c 、ゲート絶縁層 5 6 及びゲート電極 5 8 a , 5 8 b を有する 2 つの n チャネル型の M O S トランジスタ T 1 , T 2 ( 素子 ) がそれぞれ形成される。

【 0 0 9 7 】

なお、特に図示しないが、シリコン基板 1 0 には n ウェルが形成されており、n ウェル領域には、p チャンネル型の M O S トランジスタ ( 素子 ) が形成される。

【 0 0 9 8 】

次いで、図 7 ( b ) に示すように、M O S トランジスタ T 1 , T 2 の上に C V D 法によりシリコン酸化層を層間絶縁膜 6 4 として形成する。その後に、層間絶縁膜 6 4 の上面を C M P により平坦化する。これにより、シリコン基板 1 0 に形成された M O S トランジスタ T 1 , T 2 が層間絶縁膜 6 4 で被覆された状態となる。

【 0 0 9 9 】

続いて、層間絶縁膜 6 4 の上に、開口部が設けられたレジストなどのマスク ( 不図示 ) を形成する。さらに、マスクの開口部を通して層間絶縁層 6 4 、素子分離絶縁層 5 0 、シリコン基板 1 0 、及びその下の絶縁層 5 2 をドライエッチングによって貫通加工する。その後に、マスクが除去される。

【 0 1 0 0 】

これにより、図 7 ( c ) に示すように、層間絶縁層 6 4 、素子分離絶縁層 5 0 、シリコン基板 1 0 及び絶縁層 5 2 に、それらの厚み方向に貫通するスルーホール T H が形成される。

【 0 1 0 1 】

さらに、図 8 ( a ) に示すように、シリコン基板 1 0 を熱酸化することにより、スルーホール T H の内面に絶縁層 5 3 を形成する。なお、熱酸化時の加熱処理が M O S トランジスタ T 1 , T 2 の特性に影響を及ぼす場合は、C V D 法によってスルーホール T H の内面及びシリコン基板 1 0 の両面側に絶縁層 5 3 を形成してもよい。また、前述した図 7 ( a ) において、シリコン基板 1 0 の下面に絶縁層 5 2 を形成しない場合は、スルーホール T H の内面とシリコン基板 1 0 の下面に絶縁層 5 2 が同時に形成される。

【 0 1 0 2 】

このようにして、シリコン基板 1 0 と、それに形成された M O S トランジスタ T 1 , T 2 と、シリコン基板 1 0 を貫通するスルーホール T H と、シリコン基板 1 0 の両面側及びスルーホール T H の内面に形成されて M O S トランジスタ T 1 , T 2 を被覆する絶縁層 ( 層間絶縁層 6 4 、絶縁層 5 2 , 5 3 ) とを備えた構造体 2 a を得る。

【 0 1 0 3 】

次いで、図 8 ( b ) に示すように、第 1 実施形態と同様な電解めっきにより、シリコン基板 1 0 のスルーホール T H に銅からなる貫通電極 2 0 を形成する。

10

20

30

40

50

## 【0104】

さらに、図8(c)に示すように、第1実施形態の図4(b)で説明した方法により、シリコン基板10の両面側に貫通電極20の上下面を被覆する第1バリア金属層30aをそれぞれ形成する。

## 【0105】

続いて、図9(a)に示すように、シリコン基板10の上面側の層間絶縁層64の上に、ホール状の開口部17aが設けられたレジスト17を形成する。さらに、レジスト17の開口部17aを通して第1バリア金属層30aをエッチングする。

## 【0106】

さらに、図9(b)に示すように、第1バリア金属層30aの開口部を通して層間絶縁層64をエッチングする。その後に、レジスト17が除去される。

## 【0107】

これにより、第1バリア金属層30a及び層間絶縁層64が加工されることにより、第1～第3のn型不純物拡散領域60a, 60b、60cに到達するコンタクトホールCHがそれぞれ形成される。

## 【0108】

第2実施形態においても、コンタクトホールCH内に露出する第1～第3のn型不純物拡散領域60a, 60b、60cの表面に自然酸化膜が形成された状態となっている。このため、第1実施形態と同様なウェット処置によって、コンタクトホールCH内の自然酸化膜を除去する。

10

## 【0109】

このとき、第1実施形態と同様に、貫通電極20は第1バリア金属層30aで保護されているので、ウェット処理において貫通電極20の銅がコンタクトホールCH内の第1～第3のn型不純物拡散領域60a, 60b、60cに侵入するおそれがない。従って、MOSトランジスタT1, T2の特性劣化が防止され、所望のトランジスタ特性が得られる。

20

## 【0110】

また、MOSトランジスタT1, T2の接続部の自然酸化膜が除去されるので、後述する配線層がMOSトランジスタT1, T2に低いコンタクト抵抗で信頼性よく接続される。

30

## 【0111】

次いで、図9(c)に示すように、シリコン基板10の上面側において、層間絶縁層64上及びコンタクトホールCH内に第2バリア金属層42aを形成する。

## 【0112】

さらに、シリコン基板10の下面側の第1バリア金属層30aの上にも第2バリア金属層42aが形成される。第2バリア金属層42aは、第1実施形態と同様に、バリア層として機能すると共に、電解めっきのシード層として機能する。

## 【0113】

さらに、図10(a)に示すように、第1実施形態と同様に、シリコン基板10の両面側において、配線層が配置される部分に開口部21aが設けられためっきレジスト21をそれぞれ形成する。

40

## 【0114】

その後に、図10(b)に示すように、シリコン基板10の両面側において、第2バリア金属層42a(シード層)をめっき給電経路に利用する電解めっきにより、めっきレジスト21の開口部21aに導電パターン層44をそれぞれ形成する。導電パターン層44はコンタクトホールCHを埋め込んで形成される。

## 【0115】

次いで、シリコン基板10の両面側において、めっきレジスト21を除去した後に、導電パターン層44をマスクにして第2バリア金属層42a及び第1バリア金属層30aをエッチングする。

50

## 【0116】

これにより、図10(c)に示すように、シリコン基板10の上面側の層間絶縁層64の上に、貫通電極20の上面に接続される第1配線層40と、コンタクトホールCHを通してMOSトランジスタT1, T2のn型不純物拡散領域60a, 60b、60cに接続される第2配線層40aとが形成される。また、同時に、シリコン基板10の下面側の絶縁層52の上には、貫通電極20の下面に接続される第1配線層40が形成される。

## 【0117】

第1、第2配線層40, 40aの層構成は第1実施形態と同一である。

## 【0118】

以上により、第2実施形態の半導体装置1aが得られる。

10

## 【0119】

図10(c)に示すように、第2実施形態の半導体装置1aでは、シリコン基板10の上面側にトランジスタ形成領域を取り囲むように素子分離絶縁層50が形成されている。トランジスタ形成領域にはMOSトランジスタT1, T2(素子)が形成されている。

## 【0120】

素子分離絶縁層50及びMOSトランジスタT1, T2の上には層間絶縁層64が形成されている。また、シリコン基板10の下面側には絶縁層52が形成されている。

## 【0121】

層間絶縁層64、シリコン基板10及び絶縁層52には、それらの厚み方向に貫通するスルーホールTHが形成されている。さらに、スルーホールTHの内面には絶縁層53が形成されている。

20

## 【0122】

スルーホールTH内には銅からなる貫通電極20が形成されている。さらに、シリコン基板10の両面側には、貫通電極20の上下面に接続された第1配線層40がそれぞれ形成されている。第1配線層40は下から順に第1バリア金属パターン層30、第2バリア金属パターン層42及び導電パターン層44から構成される。

## 【0123】

また、層間絶縁層64には、MOSトランジスタT1, T2の第1～第3のn型不純物拡散領域60a, 60b、60cに到達するコンタクトホールCHが形成されている。さらに、層間絶縁層64の上には、コンタクトホールCHを通してMOSトランジスタT1, T2の第1～第3のn型不純物拡散領域60a, 60b、60cに接続される第2配線層40aが形成されている。

30

## 【0124】

第2配線層40aは、第1コンタクトホールCHを除く絶縁層12の上に形成された第1バリア金属パターン層30と、第1バリア金属パターン層30及び第1コンタクトホールCH1の上に形成された第2バリア金属パターン層42と、その上に形成された導電パターン層44とから構成される。そして、第2バリア金属パターン層42がMOSトランジスタT1, T2の第1～第3のn型不純物拡散領域60a, 60b、60c(接続部)に接触して接続されている。

## 【0125】

40

第1実施形態と同様に、第2配線層40aでは、コンタクトホールCH内に第1バリア金属パターン層30が配置されていないが、第2バリア金属パターン層42のバリア機能によって導電パターン層44に含まれる銅がn型不純物拡散領域60a, 60b、60cに拡散することが防止される。

## 【0126】

第2実施形態の半導体装置1aでは、第1実施形態と同様に、貫通電極20が第1バリア金属層30aで被覆された後に、第1バリア金属層30a及び層間絶縁層64に、MOSトランジスタT1, T2の第1～第3のn型不純物拡散領域60a, 60b、60cを露出させるコンタクトホールCHが形成される。

## 【0127】

50

次いで、第1、第2配線層40, 40aを形成する前処理として、ウェット処理によって第1～第3のn型不純物拡散領域60a, 60b, 60cの表面の自然酸化膜が除去される。

【0128】

このとき、貫通電極20は第1バリア金属層30aで保護されているので、ウェット処理時に貫通電極20から第1～第3のn型不純物拡散領域60a, 60b, 60cに銅が侵入するおそれがない。その後に、第1バリア金属層30aを利用して、貫通電極20及びMOSトランジスタT1, T2に接続される第1、第2配線層40, 40aがそれぞれ形成される。

【0129】

このように、第2実施形態の半導体装置1aでは、シリコン基板10に形成されたMOSトランジスタT1, T2は製造過程において貫通電極20からの銅の汚染を受けるおそれがないので、所望の特性のMOSトランジスタT1, T2が得られ、半導体装置が歩留りよく製造される。

【0130】

第2実施形態の半導体装置1aでは、シリコン基板10の上面側に、加速度センサなどのMEMS素子(不図示)が第1、第2配線層40, 40aに接続されて実装される。MOSトランジスタT1, T2は、MEMS素子のドライバICとして機能する。

【0131】

さらに、シリコン基板10の下面側の第1配線層40が配線基板(マザーボード)に接続されて実装される。

【0132】

なお、シリコン基板10の下面側では、貫通電極20の下面を被覆する第1バリア金属パターン層30が少なくとも形成されればよく、必ずしも第2バリア金属パターン層42及び導電パターン層44を形成する必要はない。この場合、第1バリア金属パターン層30は第1バリア金属層30a(図9(b))が直接パターン化されて形成され、第1バリア金属パターン層30に接続電極を設けてよい。

【0133】

また、シリコン基板10から複数の半導体装置1aを得る場合は、MEMS素子を実装する前又は後にシリコン基板10が切断される。

【0134】

(他の形態)

第1、2実施形態では、シリコン基板10に素子としてツエナーダイオードZDやMOSトランジスタT1, T2を形成する例を説明したが、シリコン基板10に絶縁層を介してキャパシタを形成してもよい。キャパシタは、上部電極と下部電極によって誘電体層が挟まれ構造を有し、薄膜プロセスによって形成される。そして、上部電極の上面と下部電極の延在部の上面とが接続部となる。

【0135】

この場合も同様に、貫通電極20が第1バリア金属層30aで被覆された状態で、第1バリア金属層30a及び絶縁層12にキャパシタの接続部に到達するコンタクトホールが形成される。これにより、配線層を形成する前に行われるウェット処理の際に、貫通電極20の銅がキャパシタに拡散することが防止される。特に、銅汚染によって特性が変動しやすい材料を使用するキャパシタにおいて信頼性を向上させることができる。

【0136】

また、半導体基板としてシリコン基板10を例示したが、ガリウムヒ素(GaAs)基板などを使用して各種の半導体素子などを形成する製造方法に適用してもよい。

【符号の説明】

【0137】

1, 1a...半導体装置、10...シリコン基板、10a...p型シリコン部、12, 16, 52, 53...絶縁層、14, 60a, 60b, 60c...n型不純物拡散領域、15, 17,

10

20


30

40


50

19, 21...レジスト、15a, 17a, 19a, 21a...開口部、18...めっき給電部材、20...貫通電極、30...第1バリア金属パターン層、30a...第1バリア金属層、40...第1配線層、40a...第2配線層、42...第2バリア金属パターン層、42a...第2バリア金属層(シード層)、44...導電パターン層、50...素子分離絶縁層、54...pウェル、56...ゲート絶縁層、58a, 58b...ゲート電極、62...サイドウォールスペーサ、64...層間絶縁層、CH...コンタクトホール、TH...スルーホール、T1, T2...MOSトランジスタ、ZD...ツエナーダイオード。


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】



【図9】



【図10】



---

フロントページの続き

(51)Int.Cl.	F I	
H 01 L 29/87 (2006.01)	H 01 L 27/04	C
H 01 L 21/336 (2006.01)	H 01 L 25/08	Z
H 01 L 29/78 (2006.01)		
H 01 L 21/8234 (2006.01)		
H 01 L 27/088 (2006.01)		
H 01 L 21/822 (2006.01)		
H 01 L 27/04 (2006.01)		
H 01 L 25/18 (2006.01)		
H 01 L 25/07 (2006.01)		
H 01 L 25/065 (2006.01)		

(56)参考文献 特開2005-294582 (JP, A)  
特開2006-278646 (JP, A)  
特開2008-021987 (JP, A)  
特開2004-047626 (JP, A)

## (58)調査した分野(Int.Cl., DB名)

H 01 L	21 / 768
H 01 L	21 / 3205
H 01 L	23 / 52
H 01 L	21 / 28
H 01 L	29 / 45
H 01 L	29 / 861
H 01 L	21 / 329
H 01 L	29 / 78
H 01 L	21 / 336
H 01 L	27 / 04
H 01 L	21 / 822