

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4365912号  
(P4365912)

(45) 発行日 平成21年11月18日(2009.11.18)

(24) 登録日 平成21年8月28日(2009.8.28)

(51) Int.Cl.

F I

H O 4 N 5/335 (2006.01)

H O 4 N 5/335

Q

H O 4 N 5/335

E

請求項の数 3 (全 18 頁)

(21) 出願番号 特願平10-328154  
 (22) 出願日 平成10年11月18日(1998.11.18)  
 (65) 公開番号 特開2000-152095(P2000-152095A)  
 (43) 公開日 平成12年5月30日(2000.5.30)  
 審査請求日 平成17年8月25日(2005.8.25)

(73) 特許権者 000001007  
 キヤノン株式会社  
 東京都大田区下丸子3丁目30番2号  
 (74) 代理人 100090538  
 弁理士 西山 恵三  
 (74) 代理人 100096965  
 弁理士 内尾 裕一  
 (72) 発明者 結城 修  
 東京都大田区下丸子3丁目30番2号キヤ  
 ノン株式会社内

審査官 ▲徳▼田 賢二

最終頁に続く

(54) 【発明の名称】 撮像装置及びそれを用いた撮像システム

(57) 【特許請求の範囲】

【請求項 1】

複数の画素が行列状に配列された画素部と、  
 前記画素部の列に対応して設けられた読み出し線と、  
 を有する固体撮像装置であって、  
 前記複数の画素の各々は、  
 入射光を光電変換する光電変換素子と、  
 一方の主電極が前記読み出し線と接続され、前記光電変換素子に基づく検出信号をゲー  
 ト電極に受けて増幅する増幅トランジスタと、  
 一方の主電極が前記光電変換素子と接続され、他方の主電極が前記増幅トランジスタの  
 ゲート電極と接続されるとともに、前記光電変換素子と前記増幅トランジスタのゲート電  
 極との導通または非導通を切り替える転送トランジスタと、  
 一方の主電極が前記増幅トランジスタのゲート電極および前記転送トランジスタの他方  
 の主電極とに接続されたりセットトランジスタと、  
 一方の主電極が前記増幅トランジスタの他方の主電極と接続されるとともに、導通また  
 は非導通に切り替わる選択トランジスタと、を備え、  
 前記画素部の同一行に設けられた複数の前記画素の前記選択トランジスタは共通の信号  
 によって制御されるとともに、  
 前記画素部の同一行に設けられた複数の前記画素の前記転送トランジスタおよびリセッ  
 トトランジスタは画素毎にそれぞれ異なる信号によって制御され、

10

20

前記画素から光電変換に基づく信号を前記読み出し線に読み出す場合に、前記選択トランジスタが非導通の状態であって前記転送トランジスタおよび前記リセットトランジスタが同時に導通された後に、前記転送トランジスタおよび前記選択トランジスタが同時に導通される動作が前記画素部の同一行の前記画素の各々について順次行われ

さらに、前記画素部の同一行に設けられた複数の前記画素はそれぞれ蓄積時間が異なること

を特徴とする撮像装置。

【請求項 2】

複数の画素が行列状に配列された画素部と、

前記画素部の列に対応して設けられた読み出し線と、

を有する固体撮像装置であって、

前記複数の画素の各々は、

入射光を光電変換する光電変換素子と、

一方の主電極が前記読み出し線と接続され、前記光電変換素子に基づく検出信号をゲート電極に受けて増幅する増幅トランジスタと、

一方の主電極が前記光電変換素子と接続され、他方の主電極が前記増幅トランジスタのゲート電極と接続されるとともに、前記光電変換素子と前記増幅トランジスタのゲート電極との導通または非導通を切り替える転送トランジスタと、

一方の主電極が前記増幅トランジスタのゲート電極および前記転送トランジスタの他方の主電極とに接続されたりセットトランジスタと、

一方の主電極が前記増幅トランジスタの他方の主電極と接続されるとともに、導通または非導通に切り替わる選択トランジスタと、を備え、

前記画素部の同一行に設けられた複数の前記画素の前記選択トランジスタは共通の信号によって制御されるとともに、

前記画素部の同一行に設けられた複数の前記画素の前記転送トランジスタおよびリセットトランジスタは画素毎にそれぞれ異なる信号によって制御され、

前記画素から光電変換に基づく信号を前記読み出し線に読み出す場合に、前記選択トランジスタが非導通の状態であって前記転送トランジスタおよび前記リセットトランジスタとが同時に導通される動作が前記画素部の同一行の前記画素の各々について順次行われた後に、前記画素部の同一行の複数の前記画素について前記転送トランジスタおよび前記選択トランジスタが同時に導通され、

さらに、前記画素部の同一行に設けられた複数の前記画素はそれぞれ蓄積時間が異なること

を特徴とする撮像装置。

【請求項 3】

複数の画素が行列状に配列された画素部と、

前記画素部の列に対応して設けられた読み出し線と、

を有する固体撮像装置であって、

前記複数の画素の各々は、

入射光を光電変換する光電変換素子と、

一方の主電極が前記読み出し線と接続され、前記光電変換素子に基づく検出信号をゲート電極に受けて増幅する増幅トランジスタと、

一方の主電極が前記光電変換素子と接続され、他方の主電極が前記増幅トランジスタのゲート電極と接続されるとともに、前記光電変換素子と前記増幅トランジスタのゲート電極との導通または非導通を切り替える転送トランジスタと、

一方の主電極が前記増幅トランジスタのゲート電極および前記転送トランジスタの他方の主電極とに接続されたりセットトランジスタと、

一方の主電極が前記増幅トランジスタの他方の主電極と接続されるとともに、導通または非導通に切り替わる選択トランジスタと、を備え、

前記画素部の同一行に設けられた複数の前記画素の前記リセットトランジスタは共通の

10

20

30

40

50

信号によって制御されるとともに、

前記画素部の同一行に設けられた複数の前記画素の前記転送トランジスタおよび選択トランジスタは画素毎にそれぞれ異なる信号によって制御され、

前記画素から光電変換に基づく信号を前記読み出し線に読み出す場合に、前記転送トランジスタおよび前記選択トランジスタとが同時に導通される動作が前記画素部の同一行の前記画素の各々について順次行われた後に、前記画素部の同一行の複数の前記画素について前記選択トランジスタが非導通の状態で前記転送トランジスタおよび前記リセットトランジスタが同時に導通され、

さらに、前記画素部の同一行に設けられた複数の前記画素はそれぞれ蓄積時間が異なること

10

を特徴とする撮像装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、画像を処理するための撮像装置及びそれを用いた撮像システムに関する。

【0002】

【従来の技術】

撮像装置の一つとして、セル単位に増幅装置を設けた増幅型撮像装置が提案されている。この装置は、各セルにフォトダイオードを設け、そこで検出した電荷をMOS構造のトランジスタで増幅するものである。図18は、撮像装置の従来の構成を示す図である。図18では例として、入射光の光電変換、蓄積、増幅をおこなう4×3のマトリクスが示されている。ここで、フォトダイオード70は入射光を光電変換、蓄積する素子であり、セル・アンプ71はフォトダイオード70で発生した光電荷のリセット、光電荷の電圧変換、およびマトリクス構成の特定セルからの信号電圧読み出しをおこなう。マトリクス上のセルの特定は、垂直駆動部72から水平アドレス線75へ供給される行選択信号、および水平駆動部73から水平出力選択トランジスタ77へ供給される列選択信号によりなされる。

20

【0003】

セル・アンプ71は、図20のように選択トランジスタ81、光電荷リセット・トランジスタ80、およびフォトダイオードに接続されその検出信号を増幅する増幅トランジスタ82より構成される。

30

【0004】

図19は図18、20の如く構成される撮像装置を動作させるタイミング・チャートである。まず、水平アドレス線75を図19のSG75(1)のようにハイ・レベルにすると、このラインの垂直選択トランジスタ81がオンする。この時に読み出し線74には、フォトダイオード70に接続された増幅トランジスタ82のゲートの光電荷に応じた電圧が垂直信号線74に現れる。次いで、水平駆動部73から水平選択信号SG77(1)を水平出力選択トランジスタに印加し信号出力線78へ信号を出力する。同様に、SG77(2), SG77(3) - の信号に同期した電圧信号を1水平ライン分だけ水平信号線78から順次取り出す。1ライン分の信号の読み出しが終わったあとでリセット線76をハイ・レベルにするリセット信号SG76(1)を印加し、このラインのリセット・トランジスタ80をオンして光電荷をリセットする。

40

【0005】

上記動作を、行毎に順次続けることにより、マトリクスのすべての信号を読み出すことができる。

【0006】

図21は、上述した撮像装置33を用いた撮像システムの構成例である。ここで、4はこの撮像装置の電力供給を賄う電池の如き電源である。そして、1はレンズである。撮像素子33は上述したように、レンズ1によって結像された光信号を電気信号に変換する。5はこの電気信号を自動的に適性値に増幅するAGGアンプであり、6はそのアナログ信号

50

をデジタル信号に変換するA/D変換器である。7は画像信号の加工処理や適当なフォーマットへの変換をおこなう信号処理部分である。39はこの撮像素子の制御を司るCPUであり、38はCPU39からの制御信号により各機能ブロックの動作タイミングを発生するTGである。

【0007】

なお、光量は光電荷の蓄積時間とその出力信号の平均値により定量的に求める方法が知られている。

【0008】

【発明が解決しようとする課題】

しかしながら、上記に説明した従来の撮像装置では行毎にリセット及び読み出しが同時に行われている。そのために、同じ行に存在する複数の画素間でリセットを行う時期や読み出しを行う時期をずらすようなことは出来ず、従来の撮像装置ではさまざまな面で制約を受けることになる。

【0009】

【課題を解決するための手段】

本発明は、上記に示した課題を解決するためのもので、入射光を光電変換する光電変換素子と、前記光電変換素子から光電変換出力を受け増幅して出力する増幅トランジスタと、前記増幅トランジスタの入力部をリセットするリセットトランジスタと、からなる単位画素を行方向および列方向に複数配置して形成された撮像装置において、

同じ行に配置された複数の前記画素の蓄積時間をそれぞれ独立に制御可能な制御手段を有することを特徴とする撮像装置を提供する。

また本発明は、その制御手段が、前記画素からの出力を行毎に読み出す手段と、

同じ行に配置された複数の前記画素の前記リセットトランジスタをそれぞれ独立に制御する手段とを有することを特徴とする撮像装置を提供する。

【0010】

また上記に記載の撮像装置と、前記撮像装置に供給する電力の残量を検出する検出手段と、前記検出手段で検出された情報に基づいて前記撮像装置内の制御手段を制御する処理手段とを有する撮像システムを提供する。

【0011】

また、上記に記載の撮像装置と、前記撮像装置内の複数の前記画素のそれぞれの露光量を検出する露光量検出手段と、前記露光量検出手段で検出された情報に基づいて前記撮像装置内の制御手段を制御する処理手段とを有する撮像システムを提供する。

【0012】

また、上記に記載の撮像装置と、撮像領域の被写体の動きを検出する動き検出手段と、前記動検出手段で検出された情報に基づいて前記撮像装置内の制御手段を制御する処理手段とを有する撮像システムを提供する。

【0013】

【発明の実施の形態】

以下に本発明の実施の形態を図面を用いて説明する。

【0014】

(第1の実施形態)

図1は、本発明の第1の実施形態を示す撮像装置の図である。図1では例として、4×3のマトリクスが示されている。ここで、フォトダイオード70は入射光を光電変換、蓄積する素子であり、セル・アンプ71はフォトダイオード70で発生した光電荷のリセット、光電荷の電圧変換、およびマトリクス構成の特定セルからの信号電圧読み出しをおこなう。マトリクス上のセルの特定は、垂直駆動部72から水平アドレス線75へ供給される行選択信号、および水平駆動部73から水平出力選択トランジスタ77へ供給される列選択信号によりなされる。

【0015】

セル・アンプ71は、図20のように選択トランジスタ81、光電荷リセット・トランジ

10

20

30

40

50

スタ８０、およびフォトダイオードに接続されその検出信号を増幅する増幅トランジスタ８２より構成される。ここで、フォトダイオード７０とセルアンプ７１で１画素が形成されている。本実施例では、光電荷のリセットをおこなう信号線７６が７６（１－１）、７６（１－２）および７６（１－３）のように複数本設けられている。

#### 【００１６】

図２は図１のように構成される撮像装置を動作させるタイミング・チャートの１例である。まず、リセット・トランジスタリセット線７６（１－１）をハイ・レベルにするリセット信号ＳＧ７６（１－１）を印加し、光電荷リセット・トランジスタ８０をオンして光電荷をリセットする。つぎに水平アドレス線７５を図２のＳＧ７５（１）のようにハイ・レベルにすると、このラインの選択トランジスタ８１がオンする。この時に読み出し線７４には、フォトダイオード７０に接続された増幅トランジスタ８２のゲートの光電荷に応じた電圧が現れる。次いで、水平駆動部７３から水平選択信号ＳＧ７７（１）を水平出力選択トランジスタに印加し信号出力線７８へ信号を出力する。１画素分の信号の読み出しが終わったあとで、リセット・トランジスタリセット線７６（１－１）をハイ・レベルにするリセット信号ＳＧ７６（１－２）を印加し、次の画素の光電荷リセット・トランジスタ８０をオンして光電荷をリセットする。同様に、上記動作を順次繰り返し、１水平ライン分の信号を水平信号線７８から順次取り出す。さらに、上記動作を行毎に順次続けることにより、マトリクスすべての信号を読み出すことができる。

#### 【００１７】

上記図２に示したような動作に水平アドレス線７５とリセット線７６（１－Ｘ）のタイミング調整を行うことにより、１回の撮像で撮影した時間がそれぞれ異なる複数の画像を得ることが可能となる。

#### 【００１８】

図３は図１のように構成される撮像装置を動作させるためのタイミングチャートの別の１例である。まず、リセット・トランジスタ線７６（１－１）をハイレベルにするリセット信号ＳＧ７６（１－１）を印加し、光電荷リセットトランジスタ８０をオンして光電荷をリセットする。次に、リセットトランジスタ線７６（１－２）をハイレベルにするリセット信号ＳＧ７６（１－２）を印加し、光電荷リセットトランジスタ８０をオンして光電荷をリセットする。このように順次リセットを行い１行中すべてのリセットが終わった後に、水平アドレス線７５（１）をハイレベルにするリセット信号ＳＧ７５（１）を印加し、１水平ライン分のそれぞれのフォトダイオードの信号を読み出す。そして、水平駆動部７３から水平選択信号ＳＧ（１）、ＳＧ（２）・・・と順次に水平出力選択トランジスタに印加し信号出力線７８へ順次出力する。この動作をすべての水平ラインで繰り返し、マトリクスすべての信号を読み出す。

#### 【００１９】

蓄積時間の開始はリセットが行われた後なので、上記図３に示したような１画素毎リセットの開始時間をずらした動作を行うことにより、１画面から異なる露光時間の信号を読み出すことが可能となる。

#### 【００２０】

（第２の実施の形態）

図４は、本発明の第２の実施形態を示す図である。図４では例として、入射光の光電変換、蓄積、増幅をおこなう４×３のマトリクスが示されている。ここで、フォトダイオード７０は入射光を光電変換、蓄積する素子であり、セル・アンプ７１はフォトダイオード７０で発生した光電荷のリセット、光電荷の電圧変換、およびマトリクス構成の特定セルからの信号電圧読み出しをおこなう。マトリクス上のセルの特定は、垂直駆動部７２から水平アドレス線７５へ供給される行選択信号、および水平駆動部７３から水平出力選択トランジスタ７７へ供給される列選択信号によりなされる。

#### 【００２１】

セル・アンプ７１は、図２のように選択トランジスタ８１、光電荷リセット・トランジスタ８０、およびフォトダイオードに接続されてその検出信号を増幅する増幅トランジスタ

10

20

30

40

50

８２より構成される。ここで、フォトダイオード７０とセル・アンプ７１で１画素が形成されている。但し、本実施例では、水平アドレスをおこなう信号線７５が７５（１－１）、７５（１－２）および７５（１－３）のように複数本設けられている。

【００２２】

図５は図４のように構成される撮像装置を動作させるタイミング・チャートの１例である。まず、水平アドレス線７５を図５のＳＧ７５（１－１）のようにハイ・レベルにすると、このラインの選択トランジスタ８１がオンする。この時に読み出し線７４には、フォトダイオード７０に接続された増幅トランジスタ８２のゲートの光電荷に応じた電圧が現れる。次いで、水平駆動部７３から水平選択信号ＳＧ７７（１）を水平出力選択トランジスタに印加し信号出力線７８へ信号を出力する。１画素分の信号の読み出しが終わったあとで、ＳＧ７５（１－１）をオフにした後、ＳＧ７５（１－２）をハイ・レベルにする。次いで、水平駆動部７３から水平選択信号ＳＧ７７（２）を水平出力選択トランジスタに印加し信号出力線７８へ信号を出力する。同様に、上記動作を順次繰り返し、１水平ライン分の信号を水平信号線７８から順次取り出す。１ライン分の信号の読み出しが終わったあとでリセット線７６をハイ・レベルにするリセット信号ＳＧ７６（１）を印加し、このラインのリセット・トランジスタ８０をオンして光電荷をリセットする。さらに、上記動作を行毎に順次続けることにより、マトリクスのすべての信号を読み出すことができる。

【００２３】

蓄積時間の終了は読み出しが開始される時なので、上記図４に示したような１画素毎の読み出し開始時間を異ならせた動作を行うことにより、１画面から異なる露光時間の信号を読み出すことが可能となる。

【００２４】

また、図４のように構成される撮像装置で例えばＳＧ７５（１－１）を印加し、ＳＧ７５（１－２）を印加しないような動作を行うことにより、１画面中で任意の画素からの信号を読み出すことが可能となる。

【００２５】

（第３の実施の形態）

図１は、本発明の第３の実施形態を示す撮像装置の図である。図６では例として、４×３のマトリクスが示されている。ここで、フォトダイオード７０は入射光を光電変換、蓄積する素子であり、セル・アンプ７１はフォトダイオード７０で発生した光電荷のリセット、光電荷の電圧変換、およびマトリクス構成の特定セルからの信号電圧読み出しをおこなう。マトリクス上のセルの特定は、垂直駆動部７２から水平アドレス線７５へ供給される行選択信号、および水平駆動部７３から水平出力選択トランジスタ７７へ供給される列選択信号によりなされる。

【００２６】

図７のように、セル・アンプ７１で、８３は、ＰＤ７０で蓄積された電荷を増幅ＭＯＳトランジスタ８２のゲートを浮遊構造としたフローティング・デフュージョン（以下、ＦＤと略す）に転送する為の電位障壁操作転送ゲートの役割りを果たす転送ＭＯＳトランジスタである。また、８０は該ＦＤ７０の電荷を同様の作用により、リセットする為のリセットトランジスタである。そして、ライン選択用のＭＯＳトランジスタとして８１が設けられている。なお、これらのＭＯＳトランジスタのゲートは、各々、ＰＤ７０の電荷を転送する転送信号線８６、ＦＤをリセットするリセット信号線７６、および選択信号線７５に接続されている。

【００２７】

ここでフォトダイオード７０とセル・アンプ７１で１画素が形成される。但し、本実施例では、光電荷のリセットをおこなう信号線７６が７６（１－１）、７６（１－２）および７６（１－３）のように複数本設けられている。

【００２８】

図８は図６のように構成される撮像装置を動作させるタイミング・チャートの１例である。まず、リセット・トランジスタリセット線７６（１－１）と転送信号線８６（１－１）

10

20

30

40

50

をハイ・レベルにするリセット信号SG76(1-1)、転送信号SG86(1-1)を印加し、光電荷リセット・トランジスタ80と転送トランジスタ83をオンして光電荷をリセットする。つぎに転送信号SG86(1-1)と水平アドレス線75を図2のSG75(1)のようにハイ・レベルにすると、このラインの選択トランジスタ81がオンする。この時に読み出し線74には、フォトダイオード70に接続された増幅トランジスタ82のゲート電圧の光電荷に応じた電圧が現れる。次いで、水平駆動部73から水平選択信号SG77(1)を水平出力選択トランジスタに印加し信号出力線78へ信号を出力する。1画素分の信号の読み出しが終わったあとで、リセット・トランジスタリセット線76(1-2)と転送信号線86(1-2)をハイ・レベルにするリセット信号SG76(1-2)、転送信号SG86(1-2)を印加し、次の画素の光電荷リセット・トランジスタ80と転送トランジスタ83をオンして光電荷をリセットする。同様に、上記動作を順次繰り返し、1水平ライン分の信号を水平信号線78から順次取り出す。さらに、上記動作を行毎に順次続けることにより、マトリクスすべての信号を読み出すことができる。

#### 【0029】

上記図8に示したような動作に水平アドレス線75、転送信号SG86(1-X)、および、リセット線76(1-X)のタイミング調整を行うことにより、1回の撮像で時間がそれぞれ異なる複数の画像を得ることが可能となる。

#### 【0030】

図9は図6のように構成される撮像装置を動作させるためのタイミングチャートの別の1例である。まず、リセット・トランジスタ線76(1-1)、転送信号線86(1-1)をハイレベルにするリセット信号SG76(1-1)、転送信号SG86(1-1)を印加し、光電荷リセットトランジスタ80、転送トランジスタ83をオンして光電荷をリセットする。次に、リセットトランジスタ線76(1-2)、転送信号SG86(1-2)をハイレベルにするリセット信号SG76(1-2)、転送信号SG86(1-2)を印加し、光電荷リセットトランジスタ80、転送トランジスタ83をオンして光電荷をリセットする。このように順次リセットを行い1水平ラインすべてのリセットが終わった後に、転送信号86(1-1)、86(1-2)、86(1-3)、および水平アドレス線76(1)をハイレベルにする信号SG86(1-1)、SG86(1-2)、SG86(1-3)、および、SG75(1)を印加し、1水平ライン分のそれぞれのフォトダイオードの信号を読み出す。そして、水平駆動部73から水平選択信号SG(1)、SG(2)・・・と順次に水平出力選択トランジスタに印加し信号出力線78へ順次出力する。この動作をすべての水平ラインで繰り返し、マトリクスすべての信号を読み出す。

#### 【0031】

蓄積時間の開始はリセットが行われた後なので、上記図9に示したような1画素毎リセットの開始時間をずらした動作を行うことにより、1画面から異なる露光時間の信号を読み出すことが可能となる。

#### 【0032】

##### (第4の実施形態)

図6は、本発明の第4の実施形態を示す図である。図では例として、入射光の光電変換、蓄積、増幅をおこなう4×3のマトリクスが示されている。ここで、フォトダイオード70は入射光を光電変換、蓄積する素子であり、セル・アンプ71はフォトダイオード70で発生した光電荷のリセット、光電荷の電圧変換、およびマトリクス構成の特定セルからの信号電圧読み出しをおこなう。マトリクス上のセルの特定は、垂直駆動部72から水平アドレス線75へ供給される行選択信号、および水平駆動部73から水平出力選択トランジスタ77へ供給される列選択信号によりなされる。

#### 【0033】

図7のように、セル・アンプ71で、83は、PD70で蓄積された電荷を増幅MOSトランジスタ82のゲートを浮遊構造としたフローティング・デフュージョン(以下、FDと略す)に転送する為の電位障壁操作転送ゲートの役割りを果たす転送MOSトランジスタである。また、80は該FD70の電荷を同様の作用により、リセットする為のリセ

10

20

30

40

50

ットトランジスタである。そして、ライン選択用のMOSトランジスタとして81が設けられている。なお、これらのMOSトランジスタのゲートは、各々、PD70の電荷を転送する転送信号線86、FDをリセットするリセット信号線76、および選択信号線75に接続されている。

#### 【0034】

ここでフォトダイオード70とセルアンプ71で1画素が形成されている。但し、本実施例では、水平アドレスをおこなう信号線75が75(1-1)、75(1-2)および75(1-3)のように複数本設けられている。

#### 【0035】

図11は図10のように構成される撮像装置を動作させるタイミング・チャートの1例である。先ず、水平アドレス線75、転送信号線86を図11のSG75(1-1)、SG86(1)のようにハイ・レベルにすると、選択トランジスタ81、転送トランジスタ83がオンする。この時に読み出し線74には、フォトダイオード70に接続された増幅トランジスタ82のゲート電圧の光電荷に応じた電圧が現れる。次いで、水平駆動部73から水平選択信号SG77(1)を水平出力選択トランジスタに印加し信号出力線78へ信号を出力する。1画素分の信号の読み出しが終わったあとで、SG75(1-1)をオフにした後、SG75(1-2)、SG86(1-2)をハイ・レベルにする。次いで、水平駆動部73から水平選択信号SG77(2)を水平出力選択トランジスタに印加し信号出力線78へ信号を出力する。同様に、上記動作を順次繰り返し、1水平ライン分の信号を水平信号線78から順次取り出す。1ライン分の信号の読み出しが終わったあとでリセット線76、転送信号線86をハイ・レベルにするリセット信号SG76(1)、転送信号SG86(1-1)、SG86(1-2)、SG86(1-3)を印加し、このラインのリセット・トランジスタ80、転送トランジスタ83をオンして光電荷をリセットする。さらに、上記動作を行毎に順次続けることにより、マトリクスすべての信号を読み出すことができる。

#### 【0036】

蓄積時間の終了は読み出しが開始される後なので、上記図10に示したような1画素毎の読み出し開始時間を異ならせた動作を行うことにより、1画面から異なる露光時間の信号を読み出すことが可能となる。

#### 【0037】

また、図10のように構成される撮像装置で例えばSG75(1-1)、SG86(1-1)を印加し、SG75(1-2)、SG86(1-2)を印加しないような動作を行うことにより、1画面中で任意の画素からの信号を読み出すことが可能となる。

#### 【0038】

実施形態3又は4においては1水平ラインで共通の転送信号線にして、IDによる識別選択信号又はIDによる時系列信号によって1水平ライン中の転送トランジスタ83を個々に独立に制御するようにしてもよい。

#### 【0039】

また、実施形態1～4で、1水平ライン中のリセットトランジスタ80、選択トランジスタ81はそれぞれ複数のリセット信号線、水平アドレス線によって個々に独立に制御されているが、1水平ラインでそれぞれ共通のリセット信号線、選択信号線にして、IDによる識別選択信号又はIDによる時系列信号によって1水平ライン中のリセットトランジスタ80、選択トランジスタ81を個々に独立に制御するようにしてもよい。

#### 【0040】

また、実施形態1又は2で用いた撮像装置及び実施形態3又は4で用いた撮像装置では、リセットトランジスタ80、選択トランジスタ81のいずれか1方が画素毎に独立に制御されているが、1つの撮像装置内にリセットトランジスタ80、選択トランジスタ81の両方ともに画素毎に独立に制御できるように、1水平ラインのリセットトランジスタ80、選択トランジスタ81を制御するための複数のリセット信号線、水平アドレス線を設けても良い。またIDによる識別選択信号又はIDによる時系列信号によって1水平ライン

10

20

30

40

50



中のリセットトランジスタ 80、選択トランジスタ 81 を個々に独立に制御するようにしてもよい。

【0041】

上記説明したように、画素毎にリセットトランジスタ 80、選択トランジスタ 81 の両方を制御できるようにすることによって、例えば画素毎の露光量を変化させること等がさらに正確に行える。

【0042】

また、上記実施形態 1～4 の撮像装置内の画素は図 6 又は図 20 に示した構成に限るものではなく、フォトダイオードをリセットするための手段と、フォトダイオードの信号を読み出すための手段を持つ画素であればよい。

10

【0043】

また、上記実施形態 1～4 においては、リセットトランジスタがリセット手段に、選択トランジスタが読出手段に、垂直駆動部が制御手段にそれぞれ相当している。

【0044】

(実施形態 5)

本実施形態では、上記実施形態 1～4 で説明した撮像装置を消費電力の軽減の目的のための用途に用いた撮像装置について説明する。

【0045】

図 12 は、上述した上記実施形態 1、2 又は 3、4 で用いた撮像装置 53 を用いた撮像システムの構成例である。ここで、4 はこの撮像システムの電力供給を賄う電池の如き電源である。そして、1 はレンズである。撮像装置 33 は上述したように、レンズによって結像された光信号を電気信号に変換する。5 は電気信号を自動的に適正値に増幅する A/GC アンプであり、6 はそのアナログ信号をデジタル信号に変換する A/D 変換器である。7 は画像信号の加工処理や適当なフォーマットへの変換をおこなう信号処理部分である。59 はこの撮像システムの制御を司る CPU であり、58 は CPU 39 からの制御信号により各機能ブロックの動作タイミングを発生する TG (タイミングジェネレータ) である。本実施例では省電力モード信号を受けて、図 13 に示す 58 内の垂直読み出しプログラマブルタイミング制御部 21、水平読み出しプログラマブルタイミング制御部 20 およびリセットプログラマブル制御部 23 に光量に応じたタイミングを上記のように設定する。これにより電力残量が少ないときには、なるべくセルアンプ 71 の動作回数を減らすことで電力消費を抑える。すなわち、露光の間隔を長く設定しており、各 MOS の動作周波数を下げている。消費電力これは、 $CV^2f \times \text{個数}$  に比例して増加するためである。

20

30

【0046】

図 14 は、電力残量を検出するための 1 例である電力残量検出装置の構成を示すものである。ここで 101、102 は抵抗であり、該撮像素子の電力供給信号線 SIG 101 から電流を受け電圧を発生する。省電力モード SIG 100 は、この電圧と基準としての電圧 102 をコンパレータ 103 により比較して得る。これらの検出には A/D 変換を併用した方法他が知られており、特に方法に制約を受けるものではない。また、プログラマブルなタイミング発生に関しては、垂直読み出しプログラマブルタイミング制御部 21 では、図 15 に示す如き構成をとる。111 は基準クロックであり、109、110 は CPU 59 からの設定を受け基準クロック 111 を計測する。そして、水平アドレス線 75 に所望の信号を水平アドレス・タイミング部 107 から出力する。図示はしないが、リセットプログラマブル制御部および 23 水平読み出しプログラマブルタイミング制御部 20 に関しても同様な構成をとる。実施形態 5 においては、電力残量検出装置が検出手段に、CPU 及び TG が処理手段に相当している。

40

【0047】

(実施形態 6)

本実施形態では、上記の実施形態 1, 2 又は 3, 4 で用いた撮像装置を画素毎の露光量制御に用いた撮像システムについて説明する。

【0048】

50

図16は、上述した1, 2又は3, 4で用いた撮像装置53を用いた撮像システムの構成例である。ここで、1はレンズ、54は撮像装置からの信号から画素毎の露光量を検出する露光量検出部、59は露光量検出部からの情報に基づいて画素毎の露光時間を制御するように、動作タイミングを発生させるためのTG58へ制御信号を送るCPUである。このようなシステム構成にすることにより、露光量の多い部分の画素（明るい部分の光を受像）では、露光時間を短くし、露光量の多い部分の画素（暗い部分の光を受像）では露光時間を長くするように制御することにより、被写体に明るい部分と暗い部分がある場合で、どちらの部分も鮮明に撮像したい場合に有効となる。実施形態6においては、露光量検出部が露光量検出手段に、CPU及びTGが処理手段に相当している。

【0049】

10

（実施形態7）

本実施形態では、上記の実施形態1, 2又は3, 4で用いた撮像装置を画素毎の読み出し制御に用いた撮像システムについて説明する。

【0050】

図17は、上述した1, 2又は3, 4で用いた撮像装置53を用いた撮像システムの構成例である。ここで、1はレンズ、55は撮像装置53からの1フレーム前の信号と1フレーム後の信号を受け取りどの部分が変化しているか（動いているか）を検出する動き検出部であり、59は動き検出部からの情報に基づいて動きがあった部分の画素の信号を読み出すように、動作タイミングを発生させるためのTG58へ制御信号を送るCPUである。このようなシステム構成にすることにより、動画像を送信する場合に、動きがあった部分のみ送信することができ、送信情報量の圧縮となるとともに、消費電力の軽減にもつながる。実施形態7においては、動き検出部が動き検出手段に、CPU及びTGが処理手段に相当する。

20

【0051】

【発明の効果】

以上のように、本発明の撮像装置ではさまざまな用途に向けて使用することが可能となる。

【図面の簡単な説明】

【図1】実施形態1で説明した撮像装置の図である。

【図2】実施形態1で説明した撮像装置を駆動させるためのタイミングチャートである。

【図3】実施形態1で説明した撮像装置を駆動させるためのタイミングチャートである。

30

【図4】実施形態2で説明した撮像装置の図である。

【図5】実施形態2で説明した撮像装置を駆動させるためのタイミングチャートである。

【図6】実施形態3で説明した撮像装置の図である。

【図7】セルアンプの構成を示す図である。

【図8】実施形態3で説明した撮像装置を駆動させるためのタイミングチャートである。

【図9】実施形態3で説明した撮像装置を駆動させるためのタイミングチャートである。

【図10】実施形態4で説明した撮像装置の図である。

【図11】実施形態4で説明した撮像装置を駆動させるためのタイミングチャートである。

。

【図12】実施形態5で説明した撮像システムの図である。

40

【図13】撮像システム内のTGを説明するための図である。

【図14】電源残量検出部の構成図である。

【図15】撮像システム内のTGを説明するための図である。

【図16】実施形態6で説明した撮像システムの図である。

【図17】実施形態7で説明した撮像システムの図である。

【図18】従来の撮像装置を示す図である。

【図19】従来の撮像装置を駆動させるためのタイミングチャートである。

【図20】セルアンプの構成を示す図である。


【図21】従来の撮像システムの図である。

【符号の説明】


50

1	レンズ	
4	電源	
5	A G C	
6	A / D	
7	映像信号処理部	
8	フレーム・メモリ	
2 0	水平読み出しプログラマブル・タイミング制御部	
2 1	垂直プログラマブル・タイミング制御部	
2 2	リセット・プログラマブル・タイミング制御部	
2 4	A / D 変換タイミング制御部	10
3 3	撮像装置	
3 8	T G	
3 9	C P U	
4 0	水平読み出しタイミング制御部	
4 1	垂直タイミング制御部	
4 3	リセット・タイミング制御部	
4 4	A / D 変換タイミング制御部	
5 4	露光量検出部	
5 5	動き検出部	
5 8	T G	20
5 9	C P U	
7 0	光電変換素子	
7 1	セルアンプ	
7 2	垂直駆動部	
7 3	水平駆動部	
7 4	読み出し信号線	
7 5	水平アドレス線	
7 6	リセット線	
7 7	水平出力選択装置	
7 8	信号出力線	30
8 0	リセット・トランジスタ	
8 1	選択トランジスタ	
8 2	読み出しトランジスタ	
8 3	転送トランジスタ	
8 6	転送信号線	
1 0 1	抵抗	
1 0 2	抵抗	
1 0 3	コンパレータ	
1 0 7	水平アドレス・タイミング制御信号	
1 0 8	リセット・タイミング制御部	40
1 0 9	プログラマブル分周期	
1 1 0	プログラマブル分周期	
1 1 1	基本クロック	
S G 7 5	水平アドレス信号	
S G 7 6	リセット信号	
S G 7 7	水平読み出し選択信号	
S G 1 0 1	電力信号線	
S G 1 0 2	電力検出基準電圧信号	


【図 1】




【図 2】




【図 3】




【図 4】




【 図 5 】




【 図 6 】




【圖 7】




【 図 8 】




【図 9】




【図 10】




【図 11】




【図 12】




【図 13】




【図 14】




【図 15】




【図 16】




【図 17】




【図 18】



【図 19】




【図 20】





【図 21】



---

フロントページの続き

- (56)参考文献 特開平 0 5 - 1 3 0 5 1 9 ( J P , A )  
特開平 0 4 - 3 7 3 2 7 3 ( J P , A )  
特開平 0 2 - 1 7 1 0 8 8 ( J P , A )  
特開平 1 0 - 2 2 4 6 9 6 ( J P , A )  
特開昭 6 3 - 1 5 8 9 8 2 ( J P , A )

- (58)調査した分野(Int.Cl. , D B 名)

H04N 5/335