(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2017-0017571
(43) 공개일자 2017년02월15일

(51) 국제특허분류(Int. Cl.)
G05F 3/20 (2006.01)
(52) CPC특허분류
G05F 3/205 (2013.01)
(21) 출원번호 10-2015-0111704
(22) 출원일자 2015년08월07일
심사청구일자 2015년08월07일

(71) 출원인
서강대학교산학협력단
서울특별시 마포구 백범로 35 (신수동, 서강대학교)
(72) 발명자
범진욱
경기도 고양시 일산동구 강송로 156, 205동 401호 (마두동, 강촌마을2단지아파트)
김경훈
서울특별시 송파구 중대로 24, 206동 1203호 (문정동, 올림픽훼밀리타운)
(74) 대리인
특허법인충현

전체 청구항 수 : 총 11 항

(54) 발명의 명칭 **단일 광자 검출기에 대한 향상된 바이어스 회로**

(57) 요 약

본 발명은 바이어스 회로에 관한 것으로서, 수광소자, 패시브 퀀칭을 유도하는 제 1 커패시터, 상기 제 1 커패시터의 전하 차를 보상하는 제 2 커패시터, 및 퀀칭동작을 수행하도록 하는 바이어스 퀀칭 회로를 포함함으로써, 수광소자의 변이에 따른 오차를 보상함으로써 정확한 바이어스 퀀칭 회로를 구현할 수 있다.

대 표 도 - 도1



이 발명을 지원한 국가연구개발사업
과제고유번호 201421026
부처명 교육부
연구관리전문기관 한국연구재단
연구사업명 일반연구자지원
연구과제명 감마레이 검출을 위한 의료용 센서 어레이 회로 개발
기 여 율 1/1
주관기관 서강대학교 산학협력단
연구기간 2014.06.01 ~ 2015.05.31

명 세 서

청구범위

청구항 1

수광소자;

패시브 퀀칭을 유도하는 제 1 커패시터;

상기 제 1 커패시터의 전하 차를 보상하는 제 2 커패시터; 및

퀀칭동작을 수행하도록 하는 바이어스 퀀칭 회로를 포함하는 바이어스 회로.

청구항 2

제 1 항에 있어서,

상기 제 1 커패시터는,

상기 수광소자의 변이에 따라 전하 차가 발생하는 것을 특징으로 하는 바이어스 회로.

청구항 3

제 1 항에 있어서,

상기 제 1 커패시터는,

공급 전압 및 센싱노드 사이에 위치하는 것을 특징으로 하는 바이어스 회로.

청구항 4

제 1 항에 있어서,

상기 제 2 커패시터는,

충전 구간에서 전류 미러 회로에 연결되어 공급 전압에 의해 충전되고,

보상 구간에서 제 1 커패시터에 연결되어 제 1 커패시터의 전하 차를 보상하는 것을 특징으로 하는 바이어스 회로.

청구항 5

제 4 항에 있어서,

상기 충전 구간은,

바이어스 회로의 센싱노드 전압이 제 1 기준전압보다 작고 제 2 기준전압보다 클 때의 구간이고,

상기 보상 구간은,

상기 센싱노드 전압이 제 1 기준전압보다 크거나 제 2 기준전압보다 작을 때의 구간인 것을 특징으로 하는 바이어스 회로.

청구항 6

제 5 항에 있어서,

상기 제 2 커패시터는,

상기 센싱노드 전압의 변화 정도에 따라 제 1 커패시터를 보상하는 정도가 달라지는 것을 특징으로 하는 바이어스 회로.

청구항 7

제 4 항에 있어서,

상기 제 2 커패시터는,

스위치 이용하여 상기 충전 구간에 전류 미러 회로에 연결되고, 상기 보상 구간에 제 1 커패시터에 연결되는 것을 특징으로 하는 바이어스 회로.

청구항 8

제 7 항에 있어서,

상기 제 2 커패시터는,

상기 제 1 커패시터와 병렬연결되는 것을 특징으로 하는 바이어스 회로.

청구항 9

제 1 항 내지 제 8 항 중 어느 한 항의 바이어스 회로를 포함하는 단일 광자 검출기.

청구항 10

바이어스 회로의 센싱노드 전압이 제 1 기준전압보다 작고 제 2 기준전압보다 크면 제 2 커패시터에 전류 미러 회로를 연결하여 제 2 커패시터를 충전하는 단계; 및

상기 센싱노드 전압이 상기 제 2 기준전압보다 작아지면 상기 제 2 커패시터의 상기 전류 미러 회로의 연결을 끊고 상기 제 2 커패시터에 제 1 커패시터를 연결하여 제 1 커패시터의 전하 차를 보상하는 단계를 포함하고,

상기 제 1 커패시터는,

패시브 퀀칭을 유도하는 소자이고, 바이어스 회로의 수광소자의 변이에 따라 전하 차가 발생하는 것을 특징으로 하는 바이어스 회로 보상 방법.

청구항 11

제 10 항에 있어서,

상기 제 2 커패시터는,

상기 센싱노드 전압의 변화 정도에 따라 제 1 커패시터를 보상하는 정도가 달라지는 것을 특징으로 하는 바이어스 회로 보상 방법.

발명의 설명

기 술 분 야

[0001] 본 발명은 바이어스 회로에 관한 것으로서, 더욱 상세하게는 커패시터를 이용하여 수광소자의 변이에 따른 변화를 보상하는 바이어스 회로 및 그 방법에 관한 것이다.

배 경 기 술

[0002] 일반적인 바이어스 회로의 경우 photo diode에 광자가 주입되면 미약한 photo current가 passive component인 resistor에 흐르게 되고 sensing node의 전압이 떨어지게 된다. 이 sensing node의 전압을 바이어스 회로를 이용하여 ground 까지 떨어뜨려 quenching 동작을 하도록 한 후 inverter를 통과시켜 pulse를 만들어 준다. 결과적으로 하나의 광자가 주입되었을 때 하나의 pulse가 발생한다.

선행기술문헌

특허문헌

[0003] (특허문헌 0001) 한국공개특허공보 제10-2008-0010674호 "다항식모델 기반 엑스레이 영상의 밝기 및 형상왜곡보

정방법"

발명의 내용

해결하려는 과제

[0004] 본 발명이 해결하고자 하는 첫 번째 과제는 커패시터를 이용하여 수광소자의 변이에 따른 변화를 보상하는 바이어스 회로를 제공하는 것이다.

[0005] 본 발명이 해결하고자 하는 두 번째 과제는 커패시터를 이용하여 수광소자의 변이에 따른 변화를 보상하는 바이어스 회로를 보상하는 방법을 제공하는 것이다.

과제의 해결 수단

[0006] 본 발명은 상기 첫 번째 과제를 달성하기 위하여, 수광소자; 패시브 퀀칭을 유도하는 제 1 커패시터; 상기 제 1 커패시터의 전하 차를 보상하는 제 2 커패시터; 및 퀀칭동작을 수행하도록 하는 바이어스 퀀칭 회로를 포함하는 바이어스 회로를 제공한다.

[0007] 본 발명의 실시예에 의하면, 상기 제 1 커패시터는, 상기 수광소자의 변이에 따라 전하 차가 발생하는 것을 특징으로 하는 바이어스 회로일 수 있다.

[0008] 본 발명의 실시예에 의하면, 상기 제 1 커패시터는, 공급 전압 및 센싱노드 사이에 위치하는 것을 특징으로 하는 바이어스 회로일 수 있다.

[0009] 본 발명의 실시예에 의하면, 상기 제 2 커패시터는, 충전 구간에서 전류 미러 회로에 연결되어 공급 전압에 의해 충전되고, 보상 구간에서 제 1 커패시터에 연결되어 제 1 커패시터의 전하 차를 보상하는 것을 특징으로 하는 바이어스 회로일 수 있다.

[0010] 본 발명의 실시예에 의하면, 상기 충전 구간은, 바이어스 회로의 센싱노드 전압이 제 1 기준전압보다 작고 제 2 기준전압보다 클 때의 구간이고, 상기 보상 구간은, 상기 센싱노드 전압이 제 1 기준전압보다 크거나 제 2 기준전압보다 작을 때의 구간인 것을 특징으로 하는 바이어스 회로일 수 있다.

[0011] 본 발명의 실시예에 의하면, 상기 제 2 커패시터는, 상기 센싱노드 전압의 변화 정도에 따라 제 1 커패시터를 보상하는 정도가 달라지는 것을 특징으로 하는 바이어스 회로일 수 있다.

[0012] 본 발명의 실시예에 의하면, 상기 제 2 커패시터는, 스위치 이용하여 상기 충전 구간에 전류 미러 회로에 연결되고, 상기 보상 구간에 제 1 커패시터에 연결되는 것을 특징으로 하는 바이어스 회로일 수 있다.

[0013] 본 발명의 실시예에 의하면, 상기 제 2 커패시터는, 상기 제 1 커패시터와 병렬연결되는 것을 특징으로 하는 바이어스 회로일 수 있다.

[0014] 본 발명은 상기 두 번째 과제를 달성하기 위하여, 바이어스 회로의 센싱노드 전압이 제 1 기준전압보다 작고 제 2 기준전압보다 크면 제 2 커패시터에 전류 미러 회로를 연결하여 제 2 커패시터를 충전하는 단계; 및 상기 센싱노드 전압이 상기 제 2 기준전압보다 작아지면 상기 제 2 커패시터의 상기 전류 미러 회로의 연결을 끊고 상기 제 2 커패시터에 제 1 커패시터를 연결하여 제 1 커패시터의 전하 차를 보상하는 단계를 포함하고, 상기 제 1 커패시터는, 패시브 퀀칭을 유도하는 소자이고, 바이어스 회로의 수광소자의 변이에 따라 전하 차가 발생하는 것을 특징으로 하는 바이어스 회로 보상 방법을 제공한다.

발명의 효과

[0015] 본 발명에 따르면, 수광소자의 변이에 따른 오차를 보상함으로써 정확한 바이어스 퀀칭 회로를 구현할 수 있다.

도면의 간단한 설명

[0016] 도 1은 본 발명의 일 실시예에 따른 바이어스 회로의 블록도이다.

도 2는 바이어스 회로에서 발생하는 오차를 나타낸 것이다.

도 3은 본 발명의 실시예에 따른 바이어스 회로의 회로도이다.

도 4 내지 도 6은 본 발명의 실시예에 따른 바이어스 회로 동작을 나타낸 것이다.

도 7 내지 도 8은 본 발명의 실시예에 따른 바이어스 회로에 따른 실험결과를 나타낸 것이다.

도 9는 본 발명의 일 실시예에 따른 바이어스 회로 보상 방법의 흐름도이다.

발명을 실시하기 위한 구체적인 내용

[0017] 본 발명에 관한 구체적인 내용의 설명에 앞서 이해의 편의를 위해 본 발명이 해결하고자 하는 과제의 해결 방안의 개요 혹은 기술적 사상의 핵심을 우선 제시한다.

[0018] 본 발명의 일 실시예에 따른 바이어스 회로는 수광소자, 패시브 퀀칭을 유도하는 제 1 커패시터, 상기 제 1 커패시터의 전하 차를 보상하는 제 2 커패시터, 및 퀀칭동작을 수행하도록 하는 바이어스 퀀칭 회로를 포함한다.

[0019] 이하 첨부된 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 실시 예를 상세히 설명한다. 그러나 이들 실시예는 본 발명을 보다 구체적으로 설명하기 위한 것으로, 본 발명의 범위가 이에 의하여 제한되지 않는다는 것은 당업계의 통상의 지식을 가진 자에게 자명할 것이다.

[0020] 본 발명이 해결하고자 하는 과제의 해결 방안을 명확하게 하기 위한 발명의 구성을 본 발명의 바람직한 실시예에 근거하여 첨부 도면을 참조하여 상세히 설명하되, 도면의 구성요소들에 참조번호를 부여함에 있어서 동일 구성요소에 대해서는 비록 다른 도면상에 있더라도 동일 참조번호를 부여하였으며 당해 도면에 대한 설명시 필요한 경우 다른 도면의 구성요소를 인용할 수 있음을 미리 밝혀둔다. 아울러 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명 그리고 그 이외의 제반 사항이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

[0021] 도 1은 본 발명의 일 실시예에 따른 바이어스 회로의 블록도이다.

[0022] 본 발명의 일 실시예에 따른 바이어스 회로는 단일 광자 검출기에 사용되는 바이어스 회로(100)이고, 수광소자(110), 제 1 커패시터(120), 제 2 커패시터(130), 및 바이어스 퀀칭 회로(140)로 구성된다. 공급 전압(150), 전류 미러회로(160)를 더 포함할 수 있다.

[0023] 수광소자(110)는 빛을 전기로 변환한다.

[0024] 보다 구체적으로, 단일 광자를 검출하기 위하여 수광소자를 포함한다. 수광소자는 APD(Avalanche Photo Diode)일 수 있다. 수광소자인 APD는 PVT(process, voltage, temperature)의 변이로 인하여 여러 동작의 변화를 야기한다.

[0025] 제 1 커패시터(120)는 패시브 퀀칭(passive quenching)을 유도한다.

[0026] 보다 구체적으로, 패시브 퀀칭을 위해 패시브 소자(passive component)가 필요한데 본 발명에서는 커패시터를 이용한다. 제 1 커패시터(120)는 공급 전압(150) 및 센싱노드(170) 사이에 위치한다.

[0027] 제 2 커패시터(130)는 제 1 커패시터(120)의 전하 차를 보상한다.

[0028] 보다 구체적으로, 수광소자의 변이에 따라 발생되는 제 1 커패시터(120)의 전하 차를 보상하기 위하여, 더미 커패시터(dummy capacitor)인 제 2 커패시터를 이용한다. 제 2 커패시터(130)를 이용하여 제 1 커패시터(120)의 전하 차를 보상하는 과정은 이후에 자세히 설명하도록 한다.

[0029] 바이어스 퀀칭 회로(140)는 퀀칭동작을 확실하게 하기 위한 동작을 수행한다.

[0030] 도 2는 센싱노드(170)에서의 퀀칭 동작 및 보정 원리를 나타낸다. 기본적인 퀀칭 동작은 다음과 같다. 수광소자(110) APD에 광자가 입사되면 미약한 광전류(photo current)가 흐르게 된다. 이때 passive component인 제 1 커패시터(120)로 인해 공급전압(150) VDD 전압에서 전압강하가 이루어지는 passive quenching 현상이 발생한다. 이 때 수광소자(110) APD의 PVT 변이로 인해 passive quenching time이 변하게 된다. 이러한 현상을 다음과 같은 원리를 통해 보상을 할 수 있다.

[0031] 본 발명의 실시예에 따른 바이어스 회로의 구체적인 회로도는 도 3과 같이 구현할 수 있다.

[0032] 수광소자의 변이에 따른 제 1 커패시터(120)의 전하 차를 보상하기 위하여, 제 2 커패시터(130)는 충전 구간에서 전류 미러회로(160)에 연결되어 공급 전압에 의해 충전되고, 보상 구간에서 제 1 커패시터(120)에 연결되어

제 1 커패시터의 전하 차를 보상한다. 제 2 커패시터(130)는 스위치 이용하여 상기 충전 구간에 전류 미러회로(160)에 연결되고, 상기 보상 구간에 제 1 커패시터(120)에 연결된다. 제 2 커패시터(130)는 제 1 커패시터(120)와 병렬연결된다.

[0033] 상기 충전 구간은 바이어스 회로의 센싱노드(170) 전압이 제 1 기준전압보다 작고 제 2 기준전압보다 클 때의 구간이고, 상기 보상 구간은 센싱노드(170) 전압이 제 1 기준전압보다 크거나 제 2 기준전압보다 작을 때의 구간이다. 제 1 기준전압은 도 2의 Vref1이고, 제 2 기준전압은 Vref2일 수 있다. 센싱노드의 전압 값을 감지하여 지정한 기준(reference) 전압과 비교하여 보상 동작을 자동적으로 이루어지도록 한다. 기준 전압은 임의로 전압 범위를 설정할 수 있도록 하여 sensing 감도를 조절할 수 있다.

[0034] 도 3 하단의 감지회로를 통해 충전구간인지 보상구간인지를 판단한다. 센싱노드(170)의 전압을 제 1 기준전압 및 제 2 기준전압과 비교함으로써 충전구간 또는 보상구간에서 제 2 커패시터(130)의 연결을 제어한다.

[0035] 제 2 커패시터는 센싱노드(170) 전압의 변화 정도에 따라 제 1 커패시터를 보상하는 정도가 달라진다. 도 2와 같이, 바이어스에 따라 센싱노드 전압의 변화 정도가 달라지게 되고, 이에 따라 충전구간의 시간이 달라지는바, 제 1 커패시터를 보상하는 정도가 달라진다. 제 1 커패시터를 보상하는 정도는 제 2 커패시터에 충전되는 전하량에 의해 달라질 수 있다.

[0036] 제 2 커패시터(130)가 제 1 커패시터(120)를 보상하는 과정을 이하 도 4 내지 도 6을 이용하여 설명하도록 한다.

[0037] 센싱 노드(170)의 전압이 제 1 기준전압과 제 2 기준전압 사이에 위치하는 충전구간에서 제 1 커패시터(120)는 도 4와 같이, 제 2 커패시터(130)와 연결되지 않고 퀀칭동작을 수행한다. 충전구간에서 제 2 커패시터(130)는 도 5와 같이, 전류 미러회로에 연결되어 충전된다. 센싱 노드(170) 전압의 변화의 정도에 따라 충전 구간의 시간이 달라지며, 이에 따라 제 2 커패시터(130)에 충전되는 전하량은 달라진다. 즉, 제 1 커패시터(120)에 보상되는 전하량은 제 1 커패시터의 전하 차가 얼마나 빨리 이루어지느냐에 따라 결정된다.

[0038] 센싱 노드(170)의 전압이 제 2 기준전압을 벗어나는 보상 구간에서 제 2 커패시터(130)는 도 6과 같이, 전류 미러회로와 연결이 차단되고, 제 1 커패시터(120)와 연결된다. 제 1 커패시터의 전하 차를 보상하기 위하여, +, - 단자가 엇갈려 연결된다. 제 1 커패시터(120)에 연결된 제 2 커패시터(130)는 전하는 제 1 커패시터(120)로 펌핑(pumping)하여 보상하게 된다. 제 1 커패시터(120)의 용량과 제 2 커패시터(130)의 용량을 동일하게 하여, 제 2 커패시터가 제 1 커패시터의 더미(dummy) 역할을 하도록 한다.

[0039] 상기 과정을 통해, 제 1 커패시터(120)의 전하 차가 보상되어, 센싱노드(170) 전압의 변화의 정도 즉, 기울기를 일정하게 하여 정확한 퀀칭이 일어나도록 한다.

[0040] 도 7 내지 도 8은 본 발명의 실시예에 따른 바이어스 회로에 따른 실험결과를 나타낸 것이다.

[0041] 본 발명의 실시예에 따른 바이어스 회로를 사용하지 않는 경우, 도 7과 같이, 바이어스 값(-7.5V, -7.8V, -8.2V)에 따라 센싱노드 전압 변화의 기울기가 달라진다. 하지만, 본 발명의 실시예에 따른 바이어스 회로를 사용하면, 도 8과 같이, 센싱노드 전압 변화의 기울기가 일정해지는 것을 알 수 있다. 이를 통해, 정확한 퀀칭이 가능하다.

[0042] 본 발명의 일 실시예에 따른 단일 광자 검출기는 수광소자, 패시브 퀀칭을 유도하는 제 1 커패시터, 상기 제 1 커패시터의 전하 차를 보상하는 제 2 커패시터, 및 퀀칭동작을 수행하도록 하는 바이어스 퀀칭 회로로 포함하는 바이어스 회로로 구성될 수 있다. 단일 광자 검출기를 구성하는 바이어스 회로에 대한 상세한 설명은 도 1 내지 도 8의 바이어스 회로에 대한 상세한 설명에 대응한다.

[0043] 도 9는 본 발명의 일 실시예에 따른 바이어스 회로 보상 방법의 흐름도이다.

[0044] 도 9의 각 단계에 대한 상세한 설명은 도 1 내지 도 8의 바이어스 회로에 대한 상세한 설명에 대응하는바, 중복되는 설명은 생략하도록 한다.

[0045] 910 단계는 바이어스 회로의 센싱노드 전압이 제 1 기준전압보다 작고 제 2 기준전압보다 크면 제 2 커패시터에 전류 미러 회로를 연결하여 제 2 커패시터를 충전하는 단계이다.

[0046] 보다 구체적으로, 센싱노드 전압이 제 1 기준전압보다 작고 제 2 기준전압보다 큰 충전구간에서 제 2 커패시터에 전류 미러 회로를 연결하여 제 2 커패시터를 충전한다. 제 2 커패시터에 충전되는 전하량은 센싱노드 전압의 변화 정도에 따라 달라진다.

[0047] 920 단계는 상기 센싱노드 전압이 상기 제 2 기준전압보다 작아지면 상기 제 2 커패시터의 상기 전류 미러 회로의 연결을 끊고 상기 제 2 커패시터에 제 1 커패시터를 연결하여 제 1 커패시터의 전하 차를 보상하는 단계이다.

[0048] 보다 구체적으로, 센싱노드 전압이 상기 제 2 기준전압보다 작아지는 보상구간에서 제 2 커패시터의 상기 전류 미러 회로의 연결을 끊고 상기 제 2 커패시터에 제 1 커패시터를 연결하여 제 1 커패시터의 전하 차를 보상한다. 제 1 커패시터는 패시브 퀀칭을 유도하는 소자이고, 바이어스 회로의 수광소자의 변이에 따라 전하 차가 발생하는바, 보상구간에 제 2 커패시터를 제 1 커패시터에 연결하여 상기 전하 차를 보상한다. 제 2 커패시터는 스위치 이용하여 상기 충전 구간에 전류 미러 회로에 연결하고, 상기 보상 구간에 제 1 커패시터에 연결하며, 제 2 커패시터는 제 1 커패시터와 병렬연결된다.

[0049] 이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.

[0050] 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

부호의 설명

[0051] 100: 바이어스 회로

110: 수광소자

120: 제 1 커패시터

130: 제 2 커패시터

140: 바이어스 퀀칭 회로

150: 공급 전압

160: 전류 미러 회로

170: 센싱노드

도면

도면1


100
바이어스 회로
공급 전압
150
전류
미러회로
제 2
커패시터
제 1
커패시터
120
바이어스
퀀칭 회로
140
160
130
170
수광소자
110

도면2


V_{DD}
+
Bias adjustment
according to
device variation
−
$-V_{OP}$
APD
Voltage
Low Bias
Passive Quenching
V_{DD}
$V_{Quenching}$
V_{ref1}
V_{ref2}
High Bias
Low Bias
Time
High Bias
Passive Quenching

도면3


160
130
150
120
140
110
170
220
210
Bias Quenching ckt.
OUT
APD

도면4


Bias Quenching ckt.
OUT
APD

도면5


Bias Quenching ckt.
OUT
APD

도면6


V_{DD}
$/\Phi_1$
C_2
C_1
$/\Phi_1$
v_S
Bias
Quenching
ckt.
OUT
APD
$-V_{OP}$

도면7


Cathode Voltage (V)
Time (ns)
-7.5 V
-7.8 V
-8.2 V
4
3
2
1
0
-1
-60
-40
-20
0
20
40
60
80
100

도면8


Cathode Voltage (V)
Time (ns)
-7.5 V
-7.8 V
-8.2 V
4
3
2
1
0
-1
-60
-40
-20
0
20
40
60
80
100

도면9


시 작
바이어스 퀀칭 회로의 센싱노드 전압이 제 1 기준전압보다 작고 제 2 기준전압보다 크면 제 2 커패시터에 전류 미러 회로를 연결하여 제 2 커패시터를 충전
910
센싱노드 전압이 제 2 기준전압보다 작아지면 제 2 커패시터의 전류 미러 회로의 연결을 끊고 제 2 커패시터에 제 1 커패시터를 연결하여 제 1 커패시터의 전하 차를 보상
920
종 료