

302526

(由本局填寫)

承辦人代碼：
大類：
IPC分類：

A6
B6

本案已向：

韓國(地區) 申請專利，申請日期：84.8.25 案號：95-26537 ☐有 ☐無主張優先權

有關微生物已寄存於：

，寄存日期：

，寄存號碼：

(請先閱讀背面之注意事項再填寫本頁各欄)。

裝

訂

線

五、發明說明 (/)

發明背景：

本發明係關於一種互補式金屬氧化物半導體 (CMOS) 的製造方法，更仔細地說，係關於一種 CMOS 電晶體的製造方法，不但可以避免在 PMOS 電晶體與 NMOS 電晶體之間形成寄生電晶體，也可以縮小晶片的大小。

習知技藝：

一般說來，製作一個 CMOS 電晶體時，首先要在 P 型的基板內形成一個 N 型井區，然後在 N 型井區內形成 PMOS 電晶體、在 P 型基板內形成 NMOS 電晶體，再將 PMOS 電晶體的閘極與 NMOS 電晶體的閘極相連。這些閘極通常都用複晶矽作成。當 CMOS 電晶體操作時，有時會產生鎖存 (latch-up) 的現象，降低了電晶體的可靠性。為了避免鎖存的現象，必須在隔離元件並定義場區與主動區時，將 N 型井區的邊緣部位包括在主動區，並將 N^+ 雜質離子植入到 N 型井區邊緣部位的主動區內，形成一個加速區 (pick-up region)。如果加速區如以上所述，形成在 N 型井區的邊緣部位，連接 PMOS 電晶體閘極與 NMOS 電晶體閘極的繞線會跨過加速區，所以必在須在繞線與加速區之間形成一層絕緣膜。如果這層繞線是利用形成閘極的同一層複晶矽作成，會有一個缺點，複晶矽繞線與加速區之間的絕緣膜會成爲一個寄生的電晶體，因而降低了 CMOS 電晶體的電性功能。底下將參照圖 1、圖 2A 與圖 2B，說明解決這種缺點的方法。

圖 1 是一種習知的 CMOS 電晶體的配置圖，圖 2A 是圖 1 沿 X - X' 線剖開後的橫剖面圖，而圖 2B 是圖 1 沿 Y - Y' 線剖開後的橫剖面圖。

在圖 1、圖 2A 與圖 2B 中，P 型基板 1 內已經形成了一個 N 型井區 11。接著利用元件隔離製程定義出場區與主動區，再由氧化製程在

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

裝

五、發明說明(2)

場區中形成一層氧化膜2。然後在N型井區11內形成PMOS電晶體10，並在P型基板1內形成NMOS電晶體20。PMOS電晶體10包含了第一閘極12和作為源極與汲極的第一與第二接面區13A、13B。NMOS電晶體20則包含了第二閘極22和作為源極與汲極的第三與第四接面區23A、23B。形成第一12與第二閘極22時，是利用複晶矽沉積製程與圖案制定製程。在N型井區的邊緣部位植入N⁺雜質離子後，就形成了加速區3。形成加速區3後，在整個結構上形成一層絕緣膜4。然後，再透過金屬接觸製程，以第一金屬繞線層5A，使PMOS電晶體10的第一接面區13A與NMOS電晶體20的第三接面區23A相連，以第二金屬繞線層5B，使PMOS電晶體10的第二接面區13B與NMOS電晶體20的第四接面區23B相連，以第三金屬繞線層5C，使PMOS電晶體10的第一閘極12與NMOS電晶體20的第二閘極22相連。

既然第一閘極12與第二閘極22是以金屬相連，就可以避免在加速區3的部位上形成寄生電晶體。但考慮接觸容限的結果，必須加大第一閘極12和第二閘極22的面積，這麼一來就限制了晶片縮小的程度。

發明的簡要說明：

因此，本發明的目的是提出一種CMOS電晶體，可以避免在PMOS電晶體與NMOS電晶體之間形成寄生電晶體，也可以縮小晶片的大小。

為達成以上的目的，本發明提出了一種CMOS電晶體的製造方法，其步驟係包含：在一面已形成一個N型井區的P型基板上，利用元件隔離製程定義出場區與主動區；在場區內，利用氧化製程形成一層場氧化膜；在該N型井區邊緣選定的部位上，利用一道細胞

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

綫

五、發明說明()

元 N^+ 雜質離子植入製程，形成一個細胞元間隔區；在該N型井區內形成一個包含共同閘極、第一接面區和第二接面區的PMOS電晶體，並在該P型基板內形成一個包含該共同閘極、第三接面區與第四接面區的NMOS電晶體；利用 N^+ 雜質離子植入製程，沿著該N型井區的邊緣部位形成加速區；在形成加速區後的整個結構上，形成一層層間絕緣膜；並利用金屬接觸製程，以第一金屬繞線層使該第一接面區與該第三接面區相連，以第二金屬繞線層使該第二接面區與該第四接面區相連。

附圖的簡要說明：

要全面性瞭解本發明的性質和目的，應連同所附圖示，參照以下的詳細說明，所附附圖為：

圖1是一種習知的CMOS電晶體的配置圖；

圖2A是圖1沿X - X'線剖開後的橫剖面圖；

圖2B是圖1沿Y - Y'線剖開後的橫剖面圖；

圖3是一種本發明的CMOS電晶體的配置圖；

圖4A是圖3沿X - X'線剖開後的橫剖面圖；

圖4B是圖3沿Y - Y'線剖開後的橫剖面圖。

在所有附圖中，相同的參考號碼均代表相同的組成部份。

發明的詳細說明：

圖1是一種習知的CMOS電晶體的配置圖，圖2A是圖1沿X - X'線剖開後的橫剖面圖，圖2B是圖1沿Y - Y'線剖開後的橫剖面圖，這些附圖在上面的說明中已經討論過了。

現在請參考圖3、圖4A與圖4B，其中P型基板1內形成一個N型井區11。利用元件隔離製程定義出場區與主動區後，再利用氧化製程在場區內形成一層場氧化膜2。接著在該N型井區11邊緣選定的

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

裝

五、發明說明 (4)

部位上，利用一道細胞元N+雜質離子植入製程，形成一個細胞元間隔區100。該N型井區11內形成一個PMOS電晶體10，該P型基板1內則形成一個NMOS電晶體20。這個PMOS電晶體10包含共同閘極120、第一接面區13A和第二接面區13B，NMOS電晶體20則包含了共同閘極120、第三接面區23A接面區與第四接面區23B。共同電極120是以複晶矽沉積製程與制定圖案製程作成的，可以連接PMOS電晶體10與NMOS電晶體20，並且跨過細胞元間隔區100。細胞元間隔區100與跨過細胞元間隔區100的共同閘極120之間，形成了一層厚厚的氧化膜110，是在形成電晶體10與20的閘極氧化膜時形成的。加速區3是利用N+雜質離子植入製程，沿著N型井區11的邊緣部位形成，並且連於細胞元間隔區100。形成加速區3後，整個結構上再形成一層層間絕緣膜4。然後，利用金屬接觸製程，以第一金屬繞線層5A使PMOS電晶體10的第一接面區13A與NMOS電晶體20的第三接面區23A相連，以第二金屬繞線層5B使PMOS電晶體10的第二接面區13B與NMOS電晶體20的第四接面區23B相連。

因為PMOS電晶體的閘極與NMOS電晶體的閘極，是在上述形成閘極的製程中，以複晶矽繞線直接相連，所以不需要考慮金屬接觸製程的容限，因此可以進一步縮小晶片的大小，而且細胞元間隔區是形成在複晶矽繞線底下的主動區內，也可以避免寄生電晶體的產生。

以上的說明雖然是藉著最佳實施例加以仔細闡述，但只是為著要說明本發明的精神與原則，本發明不應被視為只限於以上所揭露與說明的最佳實施例。因此，所有不離開本發明的範圍與精神，而僅在細節上所作的變化，都可算為本發明進一步改善的實施例。

(請先閱讀背面之注意事項再填寫本頁)

不

訂

四、中文發明摘要（發明之名稱：

互補式金氧半場效電晶體的製造方法

本發明提出一種CMOS電晶體的製造方法，因為PMOS電晶體的閘極與NMOS電晶體的閘極，是在形成閘極的製程中以複晶矽繞線直接相連，不需要考慮金屬接觸製程的容限，因此可以進一步縮小晶片的大小，而且細胞元間隔區是形成在複晶矽繞線底下的主動區內，也可以避免寄生電晶體的產生。

英文發明摘要（發明之名稱：

（請先閱讀背面之注意事項再填寫本頁各欄）

裝

訂

線

六、申請專利範圍

1.一種CMOS電晶體的製造方法，其步驟係包含：

在一面已形成一個N型井區的P型基板上，定義出場區與主動區；

在該場區內形成一層場氧化膜；

在該N型井區邊緣選定的部位上，形成一個細胞元間隔區；

在該N型井區內形成一個包含共同閘極、第一接面區和第二接面區的PMOS電晶體，並在該P型基板內形成一個包含該共同閘極、第三接面區與第四接面區的NMOS電晶體；

沿著該N型井區的邊緣部位形成加速區；

在形成該加速區後的整個結構上，形成一層層間絕緣膜；

利用金屬接觸製程，以第一金屬繞線層使該第一接面區與該第三接面區相連，以第二金屬繞線層使該第二接面區與該第四接面區相連。

2.根據申請專利範圍第1項的方法，其中該共同閘極是用複晶矽作成的。

3.根據申請專利範圍第1項的方法，其中該PMOS電晶體與該NMOS電晶體的共同閘極形成後會跨過該細胞元間隔區。

4.根據申請專利範圍第1項的方法，其中該細胞元間隔區與共同電極之間形成有一層厚厚的氧化膜。

5.根據申請專利範圍第4項的方法，其中該厚厚的氧化膜是在形成該電晶體的閘極氧化膜時形成的。

6.根據申請專利範圍第4項的方法，其中該細胞元間隔區與加速區在該N型井區的邊緣部位上彼此相連。




圖 一 (先前技藝)




圖 二 A (先前技藝)




圖 二 B (先前技藝)




圖 三




圖 四 A




圖 四 B

公告本

302526

申請日期	85.8.23
案 號	8510288
類 別	H01L 21/8238
(以上各欄由本局填註)	

302526

A4
C4

86年2月1日	修正 補充
---------	----------

發明專利說明書

一、發明 新型名稱	中 文	互補式金氧半場效電晶體的製造方法 (第八五一—0二八八號專利申請案之說明書及圖式修正頁)
	英 文	
二、發明 創作人	姓 名	鄭採賢
	國 籍	大韓民國
	住、居所	大韓民國慶尚北道永川市金老洞四九一之四十九
三、申請人	姓 名 (名稱)	韓國現代電子工業股份有限公司
	國 籍	大韓民國
	住、居所 (事務所)	大韓民國京畿道利川市夫鉢邑牙美里山一三六之一
	代 表 人 姓 名	鄭東洙