

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2010 年 12 月 9 日(09.12.2010)

(10) 国際公開番号
WO 2010/140396 A1


- (51) 国際特許分類:
H01L 43/08 (2006.01) *H01H 36/00* (2006.01)
- (21) 国際出願番号: PCT/JP2010/052409
- (22) 国際出願日: 2010 年 2 月 18 日(18.02.2010)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2009-136275 2009 年 6 月 5 日(05.06.2009) JP
- (71) 出願人 (米国を除く全ての指定国について): 国立大学法人京都大学(Kyoto University) [JP/JP]; 〒6068501 京都府京都市左京区吉田本町 3 6 番地 1 Kyoto (JP).
- (72) 発明者: および
- (75) 発明者/出願人 (米国についてのみ): 小林 研介 (KOBAYASHI, Kensuke) [JP/JP]; 〒6110011 京都府宇治市五ヶ庄 国立大学法人京都大学化学研究所内 Kyoto (JP). 小野 輝男 (ONO, Teruo) [JP/JP]; 〒6110011 京都府宇治市五ヶ庄 国立大学法人京都大学化学研究所内 Kyoto (JP).
- (74) 代理人: 特許業務法人京都国際特許事務所 (Kyoto International Patent Law Office); 〒6008091 京都府京都市下京区東洞院通四条下ル元恵王子町 3 7 番地 豊元四条烏丸ビル Kyoto (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

[続葉有]

(54) Title: MAGNETORESISTIVE ELEMENT AND MAGNETICALLY SENSITIVE SWITCH

(54) 発明の名称: 磁気抵抗素子及び磁気感应スイッチ

[図1]



(57) Abstract: Disclosed is a semiconductor magnetoresistive element which comprises a silicon substrate (2) that serves as a semiconductor substrate, a pair of electrodes (3, 3) that are arranged on the silicon substrate (2) at a certain distance from each other, and a voltage-applying circuit (4) for applying a bias voltage between the electrodes (3, 3). The silicon substrate (2) is configured using silicon that has a carrier density of less than 10^{13} cm^{-3} at 300 kelvins. Consequently, the semiconductor magnetoresistive element exhibits a positive magnetoresistive effect more than 10 times even at room temperature.

(57) 要約: 本発明の半導体磁気抵抗素子は、半導体基板としてのシリコン基板 2 と、その上に一定間隔をおいて配置された一対の電極 3 と、前記電極 3, 3 間にバイアス電圧を印加する電圧印加回路 4 とを備えている。本発明では、300 ケルビンにおけるキャリア密度が 10^{13} cm^{-3} 未満のシリコンを用いてシリコン基板 2 を構成したため、室温でも 10 倍を超える正の磁気抵抗効果を示す。

WO 2010/140396 A1



添付公開書類:

— 国際調査報告 (条約第 21 条(3))

明 細 書

発明の名称： 磁気抵抗素子及び磁気感应スイッチ

技術分野

[0001] 本発明は、磁場を検知する磁気抵抗素子及び磁気感应スイッチに関する。

背景技術

[0002] 磁気抵抗 (Magnetoresistance: MR) 効果とは、物質の電気抵抗が磁場中で変化する現象をいう。磁気抵抗素子は、歯車の回転速度を検出するセンサやハードディスク読み取り装置等に利用されている。近年では半導体材料を用いた磁気抵抗素子が提供されており、その利用は様々な分野で広がっている。

しかし、従来の半導体磁気抵抗素子はキャリア密度が 10^{15} cm^{-3} 程度の不純物半導体材料が用いられており（特許文献 1 参照）、キャリア密度が非常に低い高純度半導体は磁気抵抗素子には適さないと考えられていた。

先行技術文献

特許文献

[0003] 特許文献 1：特開 2007-218799 号公報

発明の概要

発明が解決しようとする課題

[0004] しかし、パワー半導体の分野では高電圧で使用されるため、耐圧性の高い、キャリア密度の少ない高純度半導体が多く用いられる。このような分野においても利用可能な磁気抵抗素子の開発が望まれていた。

本発明が解決しようとする課題は、キャリア密度が非常に低い半導体を用いた半導体磁気抵抗素子及び磁気感应スイッチを提供することである。

課題を解決するための手段

[0005] 本発明者らは、2つの金属接点に挟まれた、キャリア密度が非常に低い（300 Kにおいて 10^{13} cm^{-3} 未満）高純度半導体からなる磁気抵抗素子が、0～3 T の磁場において、室温（300 K）で 1000%、25 K で 10000% を超える大きな磁気抵抗を示すことを発見した。また、キャリア密

度が $1.0 \times 10^{13} \text{ cm}^{-3}$ 未満の高純度半導体では、3～9 Tの磁場に対して磁気抵抗は線形の依存性を示す。

[0006] 本発明者らは、この現象は高純度半導体に強い電場を印加した時に生じる空間電荷効果がもたらす準中性の破れによって説明できると考えた。空間電荷効果とは、自由に動ける電子が少ない物質に大量の電子が注入された場合に内部に一様でない電場が生じ、電子が互いにクーロン斥力を及ぼしあって該物質が導電性を有するようになる現象のことを指す。不純物元素を添加した半導体に比べると高純度半導体は自由に動ける電子が非常に少ないため、大きな電圧を印加すると高純度半導体中の電子は空間電荷効果に支配される。

[0007] 空間電荷効果が強い領域では準中性が破れ、電子同士がクーロン斥力を及ぼしあいながら運動するため、磁場中ではそれら電子の軌道が曲げられ、その結果、電子濃度と電場が不均一になり、大きな磁気抵抗効果が誘起される。

[0008] 本発明に係る半導体磁気抵抗素子は、このような研究の成果に基づき成されたもので、

300 K（ケルビン）におけるキャリア密度が $1.0 \times 10^{13} \text{ cm}^{-3}$ 未満の半導体基板と、

前記半導体基板に設けられた一対の電極と、

前記電極間にバイアス電圧を印加する電圧印加回路とを備えることを特徴とする。

[0009] 本発明の半導体磁気抵抗素子の磁気抵抗効果はバイアス電圧に依存する。従って、前記電圧印加回路が前記電極間に印加するバイアス電圧を制御する制御回路を設けることにより、半導体磁気抵抗素子の用途に応じた適宜の磁気抵抗効果を得ることができる。

この場合、前記バイアス電圧は、所定の磁気抵抗電圧であると良い。なお、「磁気抵抗電圧」とは、巨大な磁気抵抗効果が見られる電圧のことをいう。

[0010] また、本発明の半導体磁気抵抗素子は、半導体基板の抵抗値を検出する抵抗検出回路を有すると良い。

[0011] 前記半導体基板は、Si、GaAs、InP、AlAs、CdTe、InAs、Ge、SiC、GaN、SiGe、ZnO、InSのいずれか一種であると良い。また、電極にはIn、Au、Al等のオーミック電極を用いることができる。特に、前記半導体基板をSiとし、前記電極をInにすると、半導体基板と電極とを整合性良く接合することができる。

[0012] また、本発明に係る磁気感应スイッチは、300K（ケルビン）におけるキャリア密度が 10^{13} cm^{-3} 未満の半導体基板と、前記半導体基板上に一定間隔をおいて配置された一对の電極と、前記電極間にバイアス電圧を印加する電圧印加回路と、前記半導体基板の抵抗値を検出する抵抗検出回路とを有する磁気抵抗素子と、

前記抵抗検出回路が検出する抵抗値と閾値との比較結果に基づきスイッチング動作を行うスイッチング素子とを備えることを特徴とする。

発明の効果

[0013] 本発明の半導体磁気抵抗素子によれば、室温でも10倍を超える大きな磁気抵抗効果を得ることができる。

また、本発明の磁気感应スイッチによれば、半導体基板に磁気抵抗素子进行けることができるため、磁気感应スイッチ全体の構成を小型化することができる。

図面の簡単な説明

[0014] [図1]磁気抵抗素子の構造例を示す図。

[図2]不純物シリコン基板を用いた磁気抵抗素子の電子密度及び移動度と温度との関係を示す図。

[図3]不純物シリコン基板を用いた磁気抵抗素子に、温度25Kで0～3Tの磁場を印加したときの印加電圧と電流との関係を示す図。

[図4]不純物シリコン基板を用いた磁気抵抗素子の、温度25Kにおける印加電圧と磁気抵抗比（MR比）との関係を示す図。

[図5]不純物シリコン基板を用いた磁気抵抗素子の、温度を変化させたときの磁気抵抗効果と電子密度との関係を示す図。

[図6]高純度シリコンを用いた磁気抵抗素子の、室温で0～3 Tの磁場を印加したときの印加電圧と電流との関係を示す図。

[図7]室温（300 K）における高純度シリコンを用いた磁気抵抗素子の印加電圧と磁気抵抗比（MR比）との関係を示す図。

[図8]温度25 Kで0～3 Tの磁場を印加したときの高純度シリコンを用いた磁気抵抗素子の印加電圧と電流との関係を示す図。

[図9]温度300 Kで0～3 Tの磁場を印加したときの高純度シリコンを用いた磁気抵抗素子の印加電圧と電流との関係を示す図。

[図10]電位差と磁気抵抗比との関係を調べるために用いた磁気抵抗素子の構造を示す図。

[図11]温度25 K、無磁場中において、図10の磁気抵抗素子に $0.1\ \mu\text{A}$ 、 $40\ \mu\text{A}$ の電流が流れているときのプローブ間の距離と各プローブ間の電位差との関係を示す図。

[図12]温度25 Kにおいて、図10の磁気抵抗素子に0～9 Tの磁場及び20 Vの電圧を印加したときの磁気抵抗比を示す図。

[図13]本発明の一実施例に係る磁気感应スイッチを概略的に示す図。

発明を実施するための形態

[0015] 以下、図面を参照して本発明の磁気抵抗素子について説明する。

まず、室温（300 K）における電子密度が 10^{15} cm^{-3} 程度のシリコン基板（以下、不純物シリコン基板という）から成る磁気抵抗素子を用いて磁気抵抗効果に関する測定を行った結果について説明する。図1は、測定に用いた不純物シリコン基板から成る磁気抵抗素子の概略図を示し、図2は温度と測定に用いた磁気抵抗素子の電子密度及び移動度との関係を示す。図1に示すように、前記磁気抵抗素子1は矩形板状のシリコン基板2とその上面に一定の距離をおいて配置された一対のインジウム（In）電極3、3から成る。インジウム電極3、3間には電圧印加回路4によって所定値のバイアス

電圧が印加される。また、シリコン基板 2 に流れる電流は電流計 5 で測定される。ここでは電流計 5 は電圧印加回路 4 に設けられている。前記磁気抵抗素子 1 では、電極 3, 3 間に印加される電圧値と電流計 5 の測定値とからシリコン基板 2 の抵抗値が求められる。従って、電圧印加回路 4 及び電流計 5 が抵抗検出回路として機能する。

なお、ここでは 5mm×5mm、厚さ 525 μm のシリコン基板 2 を加工して磁気抵抗素子 1 を作成した。また、電極 3 の幅 W を 0.3mm に、電極 3, 3 間の距離 L を 0.8mm に設定した。

[0016] 以下の測定は、5 K～300 K の温度領域で、シリコン基板 2 の面直方向（シリコン基板 2 に電流が流れる方向に垂直な方向）に -9～9 T の磁場を印加して行った。

図 3 は、温度 25 K において磁気抵抗素子 1 に 0～3 T の磁場を印加したときの当該磁気抵抗素子 1 に印加した電圧と前記磁気抵抗素子 1 を流れる電流との関係を示す図である。図 3 から、強い磁場を印加するほど電流が流れ難いことが、つまり磁気抵抗素子 1 の磁気抵抗値が大きくなることがわかる。

また、印加電圧が 2 V 以下のときはオームの法則に従い電流は電圧に比例するが、印加電圧が 5 V 以上では電流は電圧の二乗に比例した。つまり、高電圧では、電流と電圧との関係式は以下の空間電荷効果（モット・ガーナーの法則）に従い、電流密度を J、電圧を V、誘電率を ε、電子移動度を μ とすると、J は次のように表すことができる。

[数1]

$$J = \frac{9\epsilon\mu V^2}{8L^3}$$

[0017] 図 4 は、25 K における磁気抵抗素子 1 の印加電圧をパラメータとしたと

きの磁場強度（T）と磁気抵抗比（MR比）の変化の様子を示し、図5は、温度を変化させたときの磁気抵抗（ $k\Omega$ ）とキャリア密度（ cm^{-3} ）との関係を示す。

なお、無磁界中の抵抗値をR、無磁界中の抵抗Rに対する有磁界中の抵抗値の増加分を ΔR とすると、MR比は次の式で定義される。

$$\text{MR比} = \Delta R / R$$

[0018] 図4から、印加電圧が大きい方が小さいときよりも磁気抵抗比が増大することが分かる。このことから、高電圧印加時にみられる空間電荷効果によって磁気抵抗比が増大したと推測される。また、図5から、40K以下の低温時において磁気抵抗効果がみられることが分かる。温度が低下するにつれて電子密度が減少することから、電子密度が減少したことにより磁気抵抗効果が増大したと考えられる。以上の結果から、本発明者は、電子密度が小さい高純度半導体では、もっと高い温度でも磁気抵抗効果が起こると予想し、次の測定を行った。

即ち、上述の磁気抵抗素子1のシリコン基板として、室温（300K）におけるキャリア密度が $1.8 \times 10^{12} cm^{-3}$ の高純度シリコン基板を用いた。その他の構成は前記磁気抵抗素子1と同じである。磁気抵抗素子1と区別するため、以下の説明では、高純度シリコン基板を用いた磁気抵抗素子を「磁気抵抗素子1A」と呼ぶ。

[0019] 図6は、室温（300K）において磁気抵抗素子1Aに0～3Tの磁場を印加したときの当該磁気抵抗素子1Aに印加した電圧と前記磁気抵抗素子1Aを流れる電流との関係を示す図である。図7は、室温（300K）における磁気抵抗素子1Aの印加電圧をパラメータとしたときの磁場強度Tと磁気抵抗比（MR比）の変化の様子を示す図である。図6及び図7から、磁気抵抗素子1Aでは、室温において高電圧（100V～200V）を印加すると大きな磁気抵抗効果が起こることが分かる。

[0020] 図8及び図9は、温度25K及び300Kにおける、磁気抵抗素子1Aにみられる磁気抵抗効果のブレークダウンについて調べた図である。図8及び

図9は、いずれも0～3 Tの磁場を印加したときの磁気抵抗素子1 Aの印加電圧と前記磁気抵抗素子1を流れる電流との関係を示す。図8及び図9から、強電場におけるブレークダウンは磁場下で抑制されることが分かる。ブレークダウン近傍で巨大な磁気抵抗効果が見られ、0～3 Tの磁場における磁気抵抗増大率は、25 Kでは10000%、室温（300 K）では1000%を超えた。このような巨大な磁気抵抗効果が見られる電圧を、本発明では「磁気抵抗電圧」と称することとする。

[0021] 次に、図10に示すように磁気抵抗素子1 Aの電極間に4個の電圧プローブ(O, A, B, C)を配置し、電圧プローブOと電圧プローブA, B, C間の距離と磁気抵抗比との関係について調べた。電圧プローブは、磁気抵抗素子1 Aの電極間に電圧を印加し、磁界を変化させたときの磁気抵抗の変化を電圧信号として取り出すためのものである。従って、図10に示す磁気抵抗素子1 Aでは、電圧プローブOと電圧プローブA, B, Cとの間の電圧を出力する回路と電流計とが抵抗検出回路を構成する。なお、測定に用いた磁気抵抗素子1 Aのシリコン基板の幅W1は2.8mm、電極の幅W2は0.3mm以下とした。また、電圧プローブOと電圧プローブA, B, Cの間の距離はそれぞれ1.8mm, 3.1mm, 4.5mmに設定した。

[0022] 図11は、温度25 K、無磁場中において、磁気抵抗素子1 Aに $0.1\mu\text{A}$ 、 $40\mu\text{A}$ の電流が流れているときの各電圧プローブ間の距離と各電圧プローブ間の電位差との関係を示す。 $0.1\mu\text{A}$ の電流が流れているときはオームの法則に従い、このときの電位差は電圧プローブ間の距離 x に比例する。一方、 $40\mu\text{A}$ の電流が流れているときはモット・ガーネーの法則に従い、このときの電位差は電圧プローブ間の距離の $3/2$ 乗（電圧プローブ間の距離を x とすると $x^{3/2}$ ）に比例する。

[0023] 図12は、温度25 Kにおいて、磁気抵抗素子1 Aに対して0～9 Tの磁場及び20 Vの電圧を印加したときの磁気抵抗比を示す。図12の上図は磁気抵抗素子1 A（シリコン基板全体）の磁気抵抗比を、下図は電圧プローブOと電圧プローブA, B, C間の磁気抵抗比を示す。図12から、電圧プロ

一ブ間の距離が大きいほど磁気抵抗比が増大することが分かる。なお、電圧プローブ間の距離と磁気抵抗比には一定の関係はみられなかった。磁気抵抗効果が磁場中における電子濃度や電場の不均一性に起因することから、電圧プローブの位置によって磁気抵抗の大きさに差が生じたものと思われる。

[0024] 以上の結果から、高純度シリコン基板を用いた磁気抵抗素子では、室温（300K）において大きな磁気抵抗効果が見られ、特に印加電圧を大きくして空間電荷効果がみられると大きな磁気抵抗効果が得られる。磁気抵抗素子に配置する一対の電圧プローブ間の距離を大きくするとプローブ間の印加電圧が大きくなる。従って、磁気抵抗素子の用途（ロータリエンコーダ、リニアエンコーダ、磁気ヘッド等）に応じて、印加電圧を変えたり電圧プローブ間の距離を変更したりすることにより感度を変えることができる。

[0025] なお、上記した大きな磁気抵抗効果は、Siに限らずGaAs、InP、AlAs、CdTe、InAs、Ge、SiC、GaN、SiGe、ZnO、InS等の高純度半導体基板から成る磁気抵抗素子で得ることができる。また、電極にはInの他、AuやAl等のオーミック電極を用いることができる。半導体基板材料及び電極材料は両者の相性を考慮して適宜選択するとよい。さらに、半導体基板や電極のサイズ、電極間の距離についても用途に応じて適宜設定することが可能である。

実施例

[0026] 図13は本発明の磁気抵抗素子を用いた磁気感応スイッチの具体的な実施例を示す。

磁気感応スイッチ10は、上述の磁気抵抗素子1Aと、電流計5の電流測定値に基づいてシリコン基板2の抵抗値を求める抵抗検出回路14、この抵抗検出回路14の出力値と予め設定された閾値22とを比較する判別回路16、判別回路16の判別結果に基づきスイッチング素子18を駆動する駆動回路20を備えている。

符号の説明

[0027] 1、1A…磁気抵抗素子

2…シリコン基板

3…電極

4…電圧印加回路

5…電流計

10…磁気感応スイッチ

14…抵抗検出回路

16…判別回路

18…スイッチング素子


20…駆動回路

22…閾値


請求の範囲

- [請求項1] 300ケルビンにおけるキャリア密度が 10^{13} cm^{-3} 未満の半導体基板と、
前記半導体基板上に一定間隔をおいて配置された一対の電極と、
前記電極間にバイアス電圧を印加する電圧印加回路とを備えることを特徴とする磁気抵抗素子。
- [請求項2] 前記半導体基板の抵抗値を検出する抵抗検出回路を備えることを特徴とする請求項1に記載の半導体磁気抵抗素子。
- [請求項3] 前記電圧印加回路が前記電極間に印加するバイアス電圧を制御する制御回路を備えることを特徴とする請求項1又は2に記載の半導体磁気抵抗素子。
- [請求項4] 前記半導体基板が、Si、GaAs、InP、AlAs、CdTe、InAs、Ge、SiC、GaN、SiGe、ZnO、InSのいずれか一種であることを特徴とする請求項1～3のいずれかに記載の半導体磁気抵抗素子。
- [請求項5] 前記半導体基板がSiであり、前記電極がInであることを特徴とする請求項4に記載の半導体磁気抵抗素子。
- [請求項6] 前記電圧印加回路により印加されるバイアス電圧が、所定の磁気抵抗電圧であることを特徴とする請求項1～5のいずれかに記載の半導体磁気抵抗素子。
- [請求項7] 300ケルビンにおけるキャリア密度が 10^{13} cm^{-3} 未満の半導体基板と、前記半導体基板上に一定間隔をおいて配置された一対の電極と、前記電極間にバイアス電圧を印加する電圧印加回路と、前記半導体基板の抵抗値を検出する抵抗検出回路とを有する磁気抵抗素子と、
前記抵抗検出回路が検出する抵抗値と閾値との比較結果に基づきスイッチング動作を行うスイッチング素子とを備えることを特徴とする磁気感応スイッチ。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




[図8]




[図9]




[図10]




[図11]



[図12]



[図13]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2010/052409

A. CLASSIFICATION OF SUBJECT MATTER

H01L43/08 (2006.01) i, H01H36/00 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L43/08, H01H36/00

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2010
Kokai Jitsuyo Shinan Koho	1971-2010	Toroku Jitsuyo Shinan Koho	1994-2010

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	Michael P. Delmo et al., "Large positive magnetoresistive effect in silicon induced by the space-charge effect", Nature, 2009.02.26, Vol.457, p.1112-p.1115	1-6
Y		7
Y	JP 11-312447 A (Murata Mfg. Co., Ltd.), 09 November 1999 (09.11.1999), entire text; all drawings (Family: none)	7

☐ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
30 March, 2010 (30.03.10)

Date of mailing of the international search report
13 April, 2010 (13.04.10)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

A. 発明の属する分野の分類 (国際特許分類 (I P C))

Int.Cl. H01L43/08 (2006.01)i, H01H36/00 (2006.01)i

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (I P C))

Int.Cl. H01L43/08, H01H36/00

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 1 0 年
日本国実用新案登録公報	1 9 9 6 - 2 0 1 0 年
日本国登録実用新案公報	1 9 9 4 - 2 0 1 0 年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X Y	Michael P. Delmo et al., "Large positive magnetoresistive effect in silicon induced by the space-charge effect", Nature, 2009.02.26, Vol.457, p.1112 - p.1115	1 - 6 7
Y	JP 11-312447 A (株式会社村田製作所) 1999.11.09, 全文, 全図 (ファミリーなし)	7

C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献
「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

3 0 . 0 3 . 2 0 1 0

国際調査報告の発送日

1 3 . 0 4 . 2 0 1 0

国際調査機関の名称及びあて先

日本国特許庁 (I S A / J P)
郵便番号 1 0 0 - 8 9 1 5
東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

三浦 尊裕

4 M

3 7 7 5

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 4 6 2