

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：94145440

※ 申請日期：94.12.21

※IPC 分類：

H05K 1/6, 3/4

一、發明名稱：(中文/英文)

動力核心裝置及其製造方法

POWER CORE DEVICES AND METHODS OF MAKING THEREOF

二、申請人：(共 1 人)

姓名或名稱：(中文/英文)

美商杜邦股份有限公司

E. I. DU PONT DE NEMOURS AND COMPANY

代表人：(中文/英文)

馬瑞安 迪 麥克奈海

MECONNAHEY, MIRIAM D.

住居所或營業所地址：(中文/英文)

美國德來懷州威明頓市馬卡第街 1007 號

1007 MARKET STREET, WILMINGTON, DELAWARE 19898 U.S.A.

國 籍：(中文/英文)

美國 U.S.A.

三、發明人：(共 6 人)

姓 名：(中文/英文)

1. 丹尼爾 愛爾溫 愛咪二世
AMEY, DANIEL IRWIN JR.
2. 索那可 班爾其
BANERJI, SOUNAK
3. 威廉 J 伯藍得
BORLAND, WILLIAM J.
4. 大衛 羅斯 麥可葛瑞格
MCGREGOR, DAVID ROSS
5. 艾堤賈諾 N 史瑞藍
SREERAM, ATTIGANAL N.
6. 卡爾 哈特曼 戴茲
DIETZ, KARL HARTMANN

國 籍：(中文/英文)

1. 美國 U.S.A.
2. 印度 INDIA
3. 美國 U.S.A.
4. 美國 U.S.A.
5. 美國 U.S.A.
6. 美國 U.S.A.

四、聲明事項：

☐ 主張專利法第二十二條第二項 ☐ 第一款或 ☐ 第二款規定之事實，其事實發生日期為： 年 月 日。

☒ 申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

☒ 有主張專利法第二十七條第一項國際優先權：

1. 美國；2004 年 12 月 21 日；60/637,817

2. 美國；2005 年 11 月 30 日；11/289,961

☐ 無主張專利法第二十七條第一項國際優先權：

1.

2.

☐ 主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

☐ 主張專利法第三十條生物材料：

☐ 須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

☐ 不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

九、發明說明：

【發明所屬之技術領域】

技術領域係關於具有低電感及高電容功能之裝置，及將此等裝置併入有機介電疊層及印刷線路板之方法。

【先前技術】

由於包括積體電路(IC)之半導體裝置在較高頻率、較高資料率及較低電壓下操作，故在動力與接地(返回)線中之雜訊及供應足夠的電流以適應較快的電路切換變為在該動力分佈系統中需要低阻抗之日益重要的問題。為了將低雜訊、穩定的動力提供至IC，藉由使用以並聯方式互連之額外的表面安裝技術(SMT)之電容器來減少習知電路中之阻抗。較高的操作頻率(較高IC切換速度)意謂著至IC之電壓回應時間必需更快。較低操作電壓要求可允許之電壓改變(漣波)及雜訊變得較小。舉例而言，當微處理器IC切換且開始一操作，其需要動力來支持切換電路。若電源電壓之回應時間太慢，微處理器將經歷將超過可允許之漣波電壓及雜訊範圍之電壓降落或動力下降且IC將發生故障。另外，當IC通電時，慢的回應時間將導致動力過沖。必須藉由使用足夠接近IC之在適當的回應時間內提供或吸收動力之電容器將動力下降及過沖控制在可允許之限制範圍內。

用於減少阻抗及抑制動力下降或過沖之SMT電容器通常盡可能接近IC置放於線路板表面之以改良電路效能。習知設計將電容器表面安裝在叢集於IC周圍之印刷線路板(PWB)上。較大值電容器靠近電源置放、中間值電容器位

於IC與電源之間的位置處且較小值電容器非常靠近IC。圖1示意性說明電源2、IC 10及用於如上所述之減少阻抗及抑制動力下降或過沖之分別表示較高值、中間值及較小值電容器的電容器4、6、8。圖2表示展示SMT電容器50及60以及IC 40與PWB之基板中的動力面及接地面之連接的正視圖之剖面圖。IC裝置40藉由焊接圓角44連接至焊盤41。焊盤41藉由電路線72及73連接至通道90及100之鍍通孔通道(通道)襯墊。通道襯墊一般展示為82。通道90電連接至導體面120且通道100連接至導體面122。導體面120及122之一者連接至電源之動力側且另一者連接至電源之接地(返回)側。較小值電容器50及60以將其以並聯方式電連接至IC 40之方式類似地電連接至通道及導體面120及122。在IC置放於模組、插入物或封裝上之情況下，較大及中間值電容器可位於附著有模組、插入物或封裝之印刷線路母板上。

通常需要以並聯方式互連之大量SMT電容器來減少需要複雜電路選擇之動力系統的阻抗。此導致增加的電路迴路電感(其又增大阻抗)抑制電流，藉此減少表面安裝電容器之有利影響。由於頻率增大且操作電壓繼續下降，故增大的動力必須以需要逐漸降低電感及阻抗位準之較快速率供應。

已花費了大量的努力來使阻抗減到最小。Howard等人之美國5,161,086提供了一種最小化阻抗及"雜訊"之方法。Howard等人提供一種具有一包括於層壓板之多個層中之電容器疊層(平面電容器)的電容印刷電路板，諸如積體電路之

大量裝置安裝於或形成於該板上且操作性地與電容器疊層(或多個電容器疊層)耦接以提供採用借用或共用電容之電容功能。然而，此方法無法改良電壓回應。改良的電壓回應需要電容器靠近IC置放。因為可用之總電容並不足夠，所以僅將電容器疊層靠近IC置放並不足夠。

Chakravorty之美國6,611,419提供一種嵌入電容器以減少切換雜訊之替代方法，其中可將積體電路晶粒之電源端子耦接至在多層陶瓷基板中之至少一個已嵌入電容器的個別端子。

因此，本發明者期望提供一種製造及設計用於積體電路封裝或其它互連板、結構或元件中之動力核心的方法，該動力核心允許優良的動力分佈阻抗減少以及改良的電壓回應以適應較高IC切換速度。本發明提供此種裝置及製造此裝置之方法。

【發明內容】

本發明之一實施例係針對一種動力核心，其包含：包含至少一個嵌入式表面安裝技術(SMT)離散晶片電容器之至少一個嵌入式SMT之離散晶片電容器層；及至少一個平面電容器疊層；其中至少一個平面電容器疊層充當一低電感路徑以供應一電荷至該至少一個嵌入式SMT離散晶片電容器；且其中該嵌入式SMT離散晶片電容器以並聯方式連接至該平面電容器疊層。

本發明進一步針對一種製造一動力核心結構之方法，其包含：提供一具有至少一個圖案化側之平面電容器；提供

一金屬箔；將該金屬箔層壓至該平面電容器疊層之該圖案化側；在該金屬箔上創建焊盤及通道襯墊；將至少一個SMT離散晶片電容器附著至該金屬箔上之該等焊盤；及將該至少一個SMT離散晶片電容器以並聯方式連接至該平面電容器疊層。

本發明之一額外實施例提供一種製造一動力核心結構之方法，其包含：提供一具有一第一圖案化側及一第二圖案化側之平面電容器疊層；提供一金屬箔；將該金屬箔層壓至該平面電容器疊層之一個該圖案化側；在該金屬箔上創建焊盤及通道襯墊；將至少一個SMT離散晶片電容器附著至該金屬箔上之該等焊盤；及將該至少一個SMT離散晶片電容器以並聯方式連接至該平面電容器疊層。

本發明進一步針對製造一裝置之方法及一種包含上述動力核心結構之裝置，其中該動力核心與至少一個訊號層互連。

【實施方式】

本發明之實施例係關於一種可埋入印刷線路板(PWB)、模組、插入物或封裝之基板中的動力核心結構。在PWB、模組、插入物或封裝基板中提供低電感及高電容功能之動力核心可節約PWB、模組、插入物或封裝上之貴重表面不動體且亦比習知SMT電容器配置需要較少的焊接點。

根據第一實施例，揭示動力核心結構之一設計及製造方法，其中以並聯方式連接嵌入一疊層結構之高電容值SMT離散晶片電容器及平面電容器疊層以創建動力核心結構。

SMT離散晶片電容器藉由焊接或其它適當的方法電連接至金屬焊盤。通常，該金屬為金屬箔。儘管本文使用術語"箔"，但應瞭解箔包含普通金屬層、電鍍金屬、濺鍍金屬等。在動力核心結構中之高電容值SMT離散晶片電容器盡可能接近地定位及互連至IC之動力端子，以使得對IC之快速電壓回應支撐高切換速度。盡可能接近IC之動力端子置放SMT離散晶片電容器亦提供低電感連接。平面電容器疊層被用作動力-接地面且使動力接地面間隔較小以減少在封裝中之高頻率阻抗。

圖3表示本發明之動力核心裝置600之正視圖的剖面圖。上述實施例允許將箔210層壓至平面電容器疊層340，於該箔上形成焊盤220、電路導體230及通道襯墊240，及藉由焊接圓角250將SMT離散晶片電容器410焊接至該等焊盤。此等SMT離散晶片電容器在工業中較為普遍且可購自(例如)Murata Manufacturing Co. Ltd.、Syfer a Dover Company及Johanson Dielectrics, Inc。可使用標準印刷線路板層壓方法將用於形成用於附著該等SMT離散晶片電容器之該等焊盤的箔層壓至平面電容器疊層，以形成該動力核心結構之子部分。

上述實施例亦允許使用各種材料形成平面電容器。此等材料可包括金屬箔-介電質-金屬箔之疊層結構，其中該介電質可包含一有機層、一陶瓷填充之有機層或一陶瓷層。在使用多個層時，各層之材料可不同。可利用薄層製造此等介電質以減少阻抗。可藉由標準印刷線路板層壓方法將平

面電容器層壓至用於形成用於附著該SMT離散晶片電容器之該等焊盤之箔上，以形成動力核心結構之子部分。該等SMT離散晶片電容器之附著可藉由將焊錫膏(solder paste)應用至該等焊盤、將SMT離散晶片電容器置放於焊錫膏位置上且藉由焊接迴焊技術熔融該焊錫膏來實現，(例如)以形成動力核心裝置。諸如購自Indium Corporation of America之Indalloy No. 241之高溫焊錫膏可用於避免在印刷線路板熱空氣焊錫均塗或隨後之組件焊接期間熔融焊錫。

根據上述實施例，可將低阻抗及高電容功能整合於一單一動力核心結構中，該單一動力核心結構可進一步整合於另一層壓結構中，從而允許在具有減少之電壓漣波及減少的雜訊的較低電壓下以高速度操作IC。當將動力核心結構併入印刷線路板、模組、插入物或封裝時，可有效利用貴重不動體。此外，可消除與在該表面上並聯連接之多個SMT電容器相關聯的焊接點，藉此改良可靠性。可使用傳統印刷線路板方法處理動力核心結構，從而進一步降低生產成本。

參考下列圖式閱讀該等實施例之此詳細描述之後，熟習此項技術者將瞭解本發明之各種實施例的上述優點及其它優點及益處。

根據慣例，諸圖式之各種特徵不一定按比例繪製。可放大或減小各種特徵之尺寸以更清晰地說明本發明之實施例。

圖3說明根據第一實施例之包含平面電容器疊層340及

SMT離散晶片電容器410之動力核心裝置600的側視圖。

圖4A至圖4B以側視圖說明製造平面電容器疊層之通用方法。

圖4A為製造其中提供有第一金屬箔310之圖4B中所說明之平面電容器疊層320的第一階段之正視圖的剖面圖。箔310可由(例如)銅、基於銅之材料及其它金屬形成。較佳箔包括主要地由銅組成之箔，諸如反向處理銅箔、雙面處理銅箔及輥式退火銅箔以及通常可用於多層印刷電路板工業中之其它銅箔。某些適當的銅箔之實例為購自Olin Brass (Somers Thin Strip) and Gould Electronics之銅箔。箔310之厚度可在(例如)約1微米至100微米、較佳在3微米至75微米且最佳在12微米至36微米的範圍內，此對應於約1/3 oz及1 oz之間的銅箔。

可將漿液材料或溶液澆鑄或塗佈至箔310上，且經乾燥及固化，而形成第一介電層312，該結果為一經塗佈之金屬箔300。該疊層之一或多個介電層可選自有機物、陶瓷、陶瓷填充之有機物及其混合物之層中。若漿液為熱塑性材料，則可藉由烘焙(例如，在200°C至350°C下)來執行固化。若聚合物為熱固性材料，則可使用較高固化溫度。若僅部分地固化聚合物以產生聚合物之"B"級狀態，則可藉由乾燥(例如，在120°C至200°C下)來執行固化。

用於形成介電層312之溶液可包含(例如)溶解於一溶劑中之聚合物。漿液材料可包含(例如)具有高介電常數("高K")填充劑/陶瓷填充劑或功能相之聚合物溶劑溶液。舉例

而言，用於漿液或溶液之適當聚合物可包括(但不限於)環氧或聚醯亞胺樹脂。可將高K功能相定義為具有大於500之介電常數的材料且可包括通用化學式為 ABO_3 之鈣鈦礦。適當的填充劑包括(例如)結晶鈦酸鋇(BT)、鈦酸鋇鋇(BST)、鈦酸鉛鋇(PZT)、鈦酸鉛鋇、鈦酸鉛鋇鋇(PLZT)、鈦酸鉛鎂(PMN)及鈦酸鈣銅。填充劑可呈粉末形式。適當的高K填充劑相為購自 Ferro Corporation, Tam Ceramics 或購自 Fuji Titanium之鈦酸鋇。

由於其它原因，亦可使用具有低於500之介電常數的功能相。此等材料可包括鈦、鉍、鉛及鈦之氧化物。

若介電質312本質上為熱塑性的或僅部分地固化，則兩片經塗佈之金屬箔300可在由圖4A之箭頭所示之方向在熱及壓力下層壓在一起，以形成圖4B所說明之疊層結構320。

若介電質312本質上為熱固性的，則可將薄的黏接層應用至一或兩個介電層312。商業熱固性介電質包括購自 E. I. du Pont de Nemours and Company之聚醯亞胺級。

參看圖4B，將層312進行層壓形成單一介電質324。層壓後所得介電質324可為(例如)約4微米至25微米之薄層。平面電容器疊層之一實施例為銅-介電質-銅之疊層。可用以形成金屬-介電金屬結構之嵌入式電容器材料及方法包括可購自許可於Motorola之Vantico的Probelec 81 CFP，以及樹脂塗佈之箔產品，諸如購自Hitachi Chemical Company之MCF 6000E、購自Mitsui Metal and Smelting Co., Ltd.之MR-600、購自Matsushita Electric Works, Ltd.之R-0880及購

自 Sumitomo Bakelite Co., Ltd.之 APL-4000。

形成介電質 324 之替代方法可為將一經填充或未填充之熱塑性聚合物澆鑄至箔 310 上且直接地將第二、未塗佈之箔層壓至經填充之熱塑性聚合物。另一替代性製造方法包括獨立地將介電層 324 形成為單一膜且使用熱及壓力將其層壓至第一箔 310 及第二箔 310。另一替代性製造方法包括獨立地將介電層 324 形成為單一膜且將金屬晶種層濺鍍至該獨立形成之介電層的兩側且隨後使用無電鍍或電解電鍍技術將額外金屬電鍍至晶種層上。適當的電容器疊層包括購自 E. I. du Pont de Nemours and Company 之 Interra™ HK 04 系列、購自 E. I. du Pont de Nemours and Company 之 Interra™ HK 11 系列、由 Sanmina 許可之層壓機的 BC-2000 及 BC-1000、購自 Oak-Mitsui Technologies 之 FaradFlex 系列、購自 Rohm and Haas Electronic Materials 之 InSite™ 嵌入式電容器系列、購自 Gould Electronics 之 TCC™ 及購自 3M 之 C-Ply。

圖 5A 至圖 5B 以側視圖說明預製用於製造動力核心裝置之平面電容器疊層的通用方法。

圖 5A 展示來自圖 4B 之平面電容器疊層 320 的側視圖。將一光阻(圖 5A 中未圖示)應用於箔 310 之每一者。然而，僅一個光阻被成像且顯影，以使得僅蝕刻箔 310 之一者。隨後，使用標準印刷線路板處理條件剝離所有剩餘光阻。適當光阻之一實例為購自 E. I. du Pont de Nemours and Company 之 Riston® 光阻。

圖 5B 展示所得蝕刻層 340 之側視圖，其說明一側已藉由蝕刻除去箔 310 之某些部分而另一箔 310 保持完整。

參看圖 6，將箔 210 層壓至平面電容器層 340 之圖案化側。可(例如)使用標準印刷線路板方法中之 FR4 環氧樹脂半固化片 360 來執行層壓。在一實施例中，可使用環氧樹脂半固化片型 106。適當的層壓條件可為在在 185°C、208 psig 之條件下於抽氣至 28 英吋汞柱的真空室中持續 1 個小時。聚矽氧橡膠壓墊及平滑的 PTFE 填充之玻璃脫膜紙(release sheet)可與箔 210 及 310 接觸以防止環氧樹脂與層壓板黏結在一起。介電半固化片及層壓材料可為任一類型之介電材料，諸如標準環氧樹脂、高 Tg 環氧樹脂、聚醯亞胺、聚四氟乙烯、氰酸脂樹脂、填充樹脂系統、BT 環氧樹脂及提供絕緣之其它樹脂以及疊層。脫膜紙可與箔接觸以防止電路層之間的環氧樹脂與層壓板黏結在一起。所得子部分 400 具有在一側之箔 210 及另一側之箔 310。

參看圖 7，在層壓之後，將一光阻(圖 7 中未圖示)應用至箔 210 及平面電容器箔 310。使用標準印刷線路板處理條件將該光阻成像、顯影且蝕刻該等金屬箔及剝離該光阻。該蝕刻製程在平面電容器箔 310 上產生箔電極部分 314 及相關的電路。該蝕刻製程亦自箔 210 產生焊盤 220、電路導體 230 及通道襯墊 240。任一相關聯的電路亦自箔 210 產生。所得子部分 500 得以創建。

參看圖 8，動力核心裝置 600 藉由將 SMT 離散晶片電容器 410 附著至子部分 500 而完成。用於附著該 SMT 電容器之一

方法為將諸如購自 Indium Corporation of America 之 Indalloy No. 241 的高溫焊錫膏應用至焊盤 220。應用焊錫膏之後，藉由易於在印刷線路板組裝工業中獲得之拾取及置放設備將 SMT 離散晶片電容器置放於焊錫膏覆蓋之焊盤上。焊錫膏藉由典型的電路板組裝方法進行迴焊，藉此將 SMT 離散晶片電容器電連接至焊盤。

應瞭解，動力核心可由以其它順序層壓諸層而形成，例如，首先將圖 6 所示之平面電容器疊層 340 之成像側層壓至其它印刷線路板層、將光阻應用至未成像之箔 310、蝕刻該箔、剝離該光阻且隨後將該箔 210 層壓至所得結構。

圖 9 以側視圖展示在處理動力核心過程中將其併入印刷線路板、模組、插入物或封裝的又一階段。可使用(例如)在標準印刷線路板方法中之 FR4 環氧樹脂半固化片 710 及 730 將動力核心裝置 600 層壓至其它電路層。半固化片 710 可為預衝壓的，此創建開口 720。金屬箔 740 亦可利用半固化片 710 層壓且可適當地成像以創建所要電路。開口 720 用以在層壓製程期間減少在 SMT 離散電容器 410 上之壓力。半固化片中之環氧樹脂在層壓期間於電容器 410 周圍流動，將其封裝(為清晰起見，圖中未展示)。亦可層壓額外電路層。一額外方法可為使用樹脂塗佈之金屬箔，其介電質含有無玻璃之增強纖維。該僅部分被固化之樹脂在層壓製程期間於 SMT 離散電容器 410 周圍流動。

可藉由鑽孔及電鍍鍍通孔通道或藉由印刷線路板工業中常見之其它技術提供平面電容器之箔電極部分 312 及 314 與

通道襯墊240的電連接。圖9展示鍍通孔通道750及760之代表性部分。鍍通孔通道750電連接至SMT離散晶片電容器410之一個端子及平面電容器340之一個箔上。鍍通孔通道760電連接至SMT離散晶片電容器410之相對端子及平面電容器340之相對箔上。此種表示展示SMT離散晶片電容器410與平面電容器340之間的並聯式電連接。

圖9描繪動力核心裝置之一實施例。該動力核心裝置包含一動力核心，其中該動力核心包含：包含至少一個嵌入式SMT離散晶片電容器之至少一個嵌入式表面安裝技術(SMT)之離散晶片電容器層；及至少一個平面電容器疊層；其中至少一個平面電容器疊層充當一低電感路徑以供應一電荷至至少一個嵌入式SMT離散晶片電容器；且其中該嵌入式SMT離散晶片電容器並聯連接至該平面電容器疊層；且其中該動力核心與至少一個訊號層互連。

該裝置之SMT離散晶片電容器包含至少一第一電極及一第二電極。該第一電極及該第二電極連接至一半導體裝置之至少一個動力端子。該半導體裝置可為積體電路。

此外，該動力核心裝置可包含一個以上訊號層，其中該等訊號層藉由導電通道而連接。該裝置可自插入物、印刷線路板、多晶片模組、區域陣列封裝、系統上之封裝及系統中之封裝、及熟習此項技術者已知之其它類似裝置中選擇。

該動力核心裝置可由各種方法形成，該等方法包括製造一裝置之方法，其包含：提供具有至少一個圖案化側之一

平面電容器；提供一金屬箔；將該金屬箔層壓至該平面電容器疊層之該圖案化側；在該金屬箔上創建焊盤及通道襯墊；將至少一個SMT離散晶片電容器附著至該金屬箔上之該等焊盤；將該至少一個SMT離散晶片電容器以並聯方式連接至該平面電容器疊層以形成一動力核心；且於該動力核心上形成至少一個訊號層。

製造該裝置之又一方法包含：提供一具有一第一圖案化側及一第二圖案化側之平面電容器疊層；提供一金屬箔；將該金屬箔層壓至該平面電容器疊層之一個該圖案化側；在該金屬箔上創建焊盤及通道襯墊；將至少一個SMT離散晶片電容器附著至該金屬箔上之該等焊盤；將該至少一個SMT離散晶片電容器以並聯方式連接至該平面電容器疊層以形成一動力核心；且於該動力核心上形成至少一個訊號層。

此等訊號層可藉由如下步驟而形成：將介電層應用至該動力核心之一或兩個表面；在該介電層上形成包含一或多個訊號線的電路；及在包含該等訊號線之層之間形成一導電互連件。層之間的互連件可為一導電通道。另外，可將被動式組件連接至且外延至該動力核心。

實例

設計且測試一包含平面電容器疊層及離散嵌入式陶瓷電容器的結構。形成動力分佈平面之平面電容疊層以及嵌入式電容器經設計而置放於兩個內部金屬層上。存在三個不同的電容器設計：類型A、類型B及類型C。對於每一類

型而言，將具有 1 mm^2 、 4 mm^2 及 9 mm^2 有效電容器尺寸(面積)之多個電容器置放於兩個內部金屬層之每一者上。該等電容器設計在相對位置及箔電極之尺寸、介電質之尺寸及絲網印刷銅電極之尺寸方面不同。他們進一步在使兩個銅箔電極絕緣之間隙(空隙)的設計方面不同，且他們在將嵌入式電容器連接至上述下一金屬層之通道的位置及數目方面不同。舉例而言，在 9 mm^2 尺寸之電容器中，類型A之設計以4個通道連接件為特徵、類型B具有28個通道且類型C具有52個通道。對於所有三個類型而言，絲網印刷導體形成電容器之一個電極及箔、由介電質將其與絲網印刷導體分開、充當另一電容器電極。

當自箔側觀測時，展示於圖10中之類型A的離散電容器設計具有一正方形外形尺寸，其中箔電極(900)連接至延伸跨越電容器之寬度的絲網印刷導體。此電極與充當另一電容器電極之第二箔電極(910)分開250微米間隙(920)。此間隙延伸跨越電容器之寬度。此第二箔電極延伸跨越長度約為電容器長度之 $4/5$ 的電容器之寬度。直徑為150微米之通道連接件(930)形成於電容器上之下一金屬層且當自箔側觀測時置放於兩個電極之每一者的右上角。對於所有尺寸而言，每一電極中使用兩個通道。

當自箔側觀測時，展示於圖11中之類型B的離散電容器設計具有一正方形外形尺寸，其中兩個箔電極(1000、1005)連接至絲網印刷導體。每一電極在電容器之頂部及底部處延伸跨越電容器之寬度，每一電極長度約為電容器長度的

1/5。此等電極與充當另一電容器之電極的第二箔電極(1010)分開250微米間隙(1020)，此間隙延伸跨越電容器之寬度。此第二電極(1010)的長度稍微小於電容器長度的3/5。直徑為150微米之通道連接件(1030)形成於電容器上之下一金屬層且於電容器之頂部及底部處跨越連接至絲網印刷導體之電容器電極的寬度均一地置放成一系列。電容器之第二電極具有沿著電容器之每一側之長度的一系列通道。對於9 mm²尺寸而言，使用28個通道。

當自箔側觀測時，展示於圖12中之類型C離散電容器設計具有一正方形外形尺寸。連接至絲網印刷導體之箔電極(1100)形成一如圍繞第二電容器電極(1110)之特徵的正方形"圖片框架"。第二電容器電極亦是正方形的且與其周圍之第一電極分開一連續的250微米間隙(1120)。至電容器上之下一金屬層之直徑為150微米的通道連接件(1130)均一地置放於連接至絲網印刷導體之第一電容器電極的所有四側，對於9 mm²尺寸而言需要32個總通道。對於9 mm²尺寸而言，電容器之第二電極具有20個通道，其均一地圍繞電極之周邊置放。

量測具有及不具有通道連接件之個別電容器之電參數(電容、電阻、電感)。

量測個別電容器之阻抗與頻率回應且將所量測之回應與由仿真模型產生之曲線進行比較。隨後將該模型用於仿真應用用於嵌入式電容器陣列的保守及先進的設計規則之若干電容器陣列的阻抗。

結果：

使用向量網路分析儀(Vector Network Analyzer)及一使用 SOLT 校正之雙埠量測方法量測用於無通道連接件之 1 mm^2 、 4 mm^2 及 9 mm^2 尺寸的類型 A、類型 B 及 C 類型之電容器的電容、電阻及電感。具有 500 微米間距之同軸型式的接地-訊號探針用於量測電容器 S 參數且計算電容器之實際及虛構阻抗組件。在表 1(無通道)及表 2(具有通道)中，電容器 1、4 及 9 為類型 A 設計、電容器 2、5 及 8 為類型 B 設計且電容器 3、6 及 7 為類型 C 設計。電容器 1 至電容器 3 的尺寸為 $1\text{ mm} \times 1\text{ mm}$ 、電容器 4 至電容器 6 的尺寸為 $2\text{ mm} \times 2\text{ mm}$ 且電容器 7 至電容器 9 的尺寸為 $3\text{ mm} \times 3\text{ mm}$ 。

無通道之表 1

	電容	等效串聯電阻 (電阻)	電感
電容器 1	1.26nF	36 mohms	48pH
電容器 2	1.17nF	50 mohms	47.3pH
電容器 3	1.63nF	34 mohms	41.6pH
電容器 4	5.15nF	8 mohms	33.7pH
電容器 5	5.16nF	10.7 mohms	35.07pH
電容器 6	6.16nF	10.7 mohms	35.48pH
電容器 9	10.6nF	7.9 mohms	35.44pH
電容器 8	11nF	10 mohms	40pH
電容器 7	13.6nF	8.9 mohms	33.8pH

此展示，如所預期之電容隨尺寸的增加而增加且不隨設計類型改變而改變太多。在無通道連接件的情況下所有三

個類型之電容值十分類似。使用相同設備及方法量測具有通道連接件之類型A、B及C之電容器的相同參數。

具有通道之表2

	電容	等效串聯電阻 (電阻)	電感
電容器 1	1.05nF	89mohms	382pH
電容器 2	1.20nF	86.5mohms	125pH
電容器 3	1.7nF	37.1mohm	74.6pH
電容器 4	6.49nF	50.1mohms	308pH
電容器 5	5.28nF	128mohms	120.5pH
電容器 6	6.6nF	20.9mohms	65.17pH
電容器 9	15.3nF	100mohms	218.2pH
電容器 8	13.26nF	15.4mohm	115pH
電容器 7	13.2nF	17.3mohms	79.39pH

該資料展示，電容器類型以及通道之數目及其位置大大影響電容器之電阻及電感。

量測具有及不具有通道連接件之兩個類型C電容器之阻抗與頻率回應。對於上文所列之電容器3而言，該等結果展示，在具有及不具有通道之兩種條件下阻抗均為約30毫歐姆，且歸因於通道連接件諧振頻率自用於無通道之電容器的約900 MHz變為具有通道的約500 MHz。對於無通道之電容器6而言，該等結果展示，在約350 MHz的諧振頻率下阻抗為約10毫歐姆，而對於具有通道之條件而言在約200 MHz的諧振頻率下阻抗為約20毫歐姆。

觀測對於不同尺寸之兩個電容器類型之所量測的頻率回

應與所模擬回應之間的良好相關性。

執行對於具有及不具有通孔電感之作用的平面電容器之平面電容器阻抗與頻率回應的仿真。通孔互連件之面積為總面積的約1%。無通孔電感之一個平面電容器的頻率回應在約300 MHz之諧振頻率下具有約80毫歐姆的阻抗，而具有通孔電感之兩個平面電容器之頻率回應在約250 MHz之諧振頻率下具有約30毫歐姆的阻抗。

基於各種獨立電容器之所量測結果及模擬結果，應用一電容器之間的最小間距為500 μm 之保守設計規則執行對64個離散嵌入式電容器之一陣列的模擬及仿真。選擇不同尺寸及不同諧振頻率之電容器，以使得電容器陣列阻抗回應產生非常均一的、低阻抗值。在100 MHz至1 GHz範圍內達成之阻抗小於約40 m Ω 。

基於對於每側具有尺寸為1.15 mm至2.5 mm之電容器的一陣列應用較嚴格之間距設計規則而量測的結果及模擬結果，在100 MHz至1 GHz頻率範圍內達成0.7 m Ω 之阻抗。

設計對於需在相對介電常數為3.8且與一動力面分開之38微米厚的基板上進行路由選擇的100個未耦接之傳輸線的仿真模型。該等傳輸線間隔分開10密耳、長為15 mm、寬為2.82密耳且每一個線將99歐姆的電阻器端接至動力及接地面(50歐姆的線端子)。在一種情況下，動力面位於與接地面相對之14微米厚的基板上。該基板之相對介電常數為3.8且損耗角正切為0.02。在另一情況下，動力面位於與接地面相對之14微米厚的基板上，該基板之相對介電常數為11

且損耗角正切為0.02。將產生具有80 pS脈衝寬度與20 pS上升及下降時間之5 GHz方波位元流的輸出驅動器用於驅動所有100個傳輸線，且獲得中心定位之傳輸線的"眼狀"圖案回應。對於動力面基板之介電常數為3.8的第一種情況下而言，眼狀圖案之所得眼狀開口高度為2.4799瓦特。回應於具有相同條件且動力面基板之介電常數為11的第二種情況，眼狀開口高度為2.6929瓦特且其顯著優於第一種情況。在傳輸線之間的間距變為3密耳，產生50個耦接之線對。在所有其它條件保持相同的情況下，可獲得眼狀圖案回應。對於動力面基板之介電常數為3.8之此第一種耦接線之情況而言，眼狀圖案產生高度為2.5297瓦特的眼狀開口。回應於具有相同條件且動力面基板之介電常數為11的第二耦接線情況，眼狀開口高度為2.6813瓦特且其顯著優於第一種情況。較高介電常數動力面基板再次產生一經改良之眼狀圖案回應。

建構一用於除了包括用於分析瞬間切換雜訊(SSN)之平面動力面基板之外亦包括離散去耦電容器之構型的仿真模型。此仿真模型具有位於相對介電常數為3.8且與一動力面分開之38微米厚的基板上之50個耦接的傳輸線對。該等傳輸線間隔分開3密耳、長15 mm、寬2.82密耳且每一線將99歐姆的電阻器端接至動力及接地面(50歐姆的線端子)。在某些情況下，動力面位於與接地面對之14微米厚的基板上。該基板之相對介電常數為3.8且損耗角正切為0.02。在其它情況下，動力面位於與接地面對之14微米厚的基板

上，該基板之相對介電常數為11且損耗角正切為0.02。將產生具有80 pS脈衝寬度與20 pS上升及下降時間之5 GHz方波位元流的輸出驅動器用於同時驅動所有100個傳輸線，且獲得產生於動力面上之雜訊電壓。分析在電容器之類型、SMT或嵌入式離散及數量的變化。該等電容器位於一在驅動器處或接近傳輸線之末端的區域中。

在具有50對耦接線(共100個線)之組態的情況下，25個SMT電容器置放於以線對1處開始、接著為線對3、於線對50處結束之每隔一個線對處之傳輸線之驅動器端。平面動力面基板具有3.8的介電常數。每一SMT電容器具有100 nF的電容、約205 pH的等效串聯電感(ESL)及100毫歐姆的等效串聯電阻(ESR)。將一具有80 pS脈衝寬度及20 pS上升及下降時間之5 GHz方波位元流用於同時地驅動所有100個傳輸線，且量測在動力面上之雜訊電壓。對於嵌入式離散電容器重複此操作，其中每一電容器具有1 nF的電容、約33 pH的等效串聯電感(ESL)及9毫歐姆的等效串聯電阻(ESR)。在此組態中之平面動力面基板之介電常數為11。在用於具有3.8之平面動力面基板介電常數之25個SMT電容器的動力面上之電壓變化具有約-0.1瓦特至+0.15瓦特的峰值至峰值電壓變化，而在用於具有11之平面動力面基板介電常數之25個嵌入式離散電容器的動力面上的電壓變化具有約-0.05瓦特至+0.05瓦特之動力面上的峰值至峰值電壓變化。使用嵌入式電容器及一較高介電常數平面動力面基板可導致顯著減少由輸出驅動器之瞬間切換所產生的動力面雜訊。

可將額外SMT電容器添加至SMT模型以判定提供嵌入式電容器組態之等效雜訊減少的SMT電容器之數目。模擬50、75及100個SMT電容器。藉由將電容器置放於所有線對之驅動器端而達成50個SMT電容器組態。藉由添加第二組電容器(每一電容器定位於每個一線對之驅動器端處)而達成75個電容器組態，且藉由添加SMT電容器以於穿過第50對傳輸線之第一對的驅動器端處產生之一個 2×50 陣列的電容器而達成100個電容器組態。

用於具有50個SMT電容器且平面基板介電常數為3.8之動力面的電壓變化具有約-0.12瓦特至+0.12瓦特之動力面的峰值至峰值電壓變化。用於具有75個SMT電容器且平面基板介電常數為3.8之動力面的電壓變化具有約-0.1瓦特至+0.1瓦特之動力面的峰值至峰值電壓變化。用於具有100個SMT電容器且平面基板介電常數為3.8之動力面的電壓變化具有約-0.075瓦特至+0.1瓦特之動力面的峰值至峰值電壓變化。所有四個SMT電容器組態導致比具有25個電容器且動力面介電常數為11之嵌入式離散電容器組態高的動力面雜訊或電壓變化(由於輸出驅動器之瞬間切換)。

【圖式簡單說明】

圖1示意性說明將電容器用於減少阻抗及抑制動力下降或過沖之典型的先前技術。

圖2表示一印刷線路組件之正視圖，該印刷線路組件具有用於減少阻抗及抑制動力下降或過沖之習知先前技術的表面安裝(SMT)電容器。

圖3表示根據一第一實施例之動力核心結構之正視圖的剖面圖。

圖4A至圖4B說明一種製造一平面電容器疊層之方法。

圖5A至圖5B說明對根據第一實施例之用於製造動力核心結構之平面電容器疊層的初始製備。

圖6表示根據一第一實施例之動力核心結構子部分之正視圖的剖面圖。

圖7表示根據一第一實施例之經歷進一步處理之動力核心結構子部分的正視圖之剖面圖。

圖8為根據一第一實施例之動力核心結構之正視圖的剖面圖。

圖9表示將動力核心併入印刷線路板、模組(包括一多晶片模組)、插入物或封裝(包括區域陣列封裝、系統上之封裝及系統中之封裝)以形成一動力核心裝置之下一階段的動力核心結構之正視圖的剖面圖。

圖10為自箔側觀察之類型A的離散電容器設計。

圖11為自箔側觀察之類型B的離散電容器設計。

圖12為自箔側觀察之類型C的離散電容器設計。

【主要元件符號說明】

2	電源
4	電容器
6	電容器
8	電容器
40	IC裝置

41	焊 盤
44	焊 接 圓 角
50	電 容 器
60	電 容 器
72	電 路 線
73	電 路 線
82	通 道 墊
90	通 道
100	通 道
120	導 體 面
122	導 體 面
210	箔
220	焊 盤
230	電 路 導 體
240	襯 墊
250	焊 接 圓 角
300	經 塗 佈 之 金 屬 箔
310	箔
312	介 電 層
314	箔 電 極 部 分
320	平 面 電 容 器 疊 層
340	平 面 電 容 器 疊 層
360	環 氧 樹 脂 半 固 化 片
400	子 部 分

410	SMT離散晶片電容器
420	通孔通道
460	額外半固化片層
600	動力核心裝置
710	環氧樹脂半固化片
720	平面電容器疊層
730	環氧樹脂半固化片
740	單一化電容器
750	鍍通孔通道
760	鍍通孔通道
900	箔電極
910	第二箔電極
920	間隙
930	通道連接
1000	箔電極
1005	箔電極
1010	電極
1020	間隙
1030	通道連接
1100	箔電極
1110	電容器電極
1120	間隙
1130	通道連接件

五、中文發明摘要：

本發明係關於一種動力核心，其包含：包含至少一個嵌入式表面安裝技術(SMT)離散晶片電容器之至少一個嵌入式SMT之離散晶片電容器層；及至少一個平面電容器疊層；其中至少一個平面電容器疊層充當一低電感路徑以將一電荷供應至至少一個嵌入式SMT離散晶片電容器；且其中該嵌入式SMT離散晶片電容器以並聯方式連接至該平面電容器疊層。

六、英文發明摘要：

十一、圖式：




圖1




圖2




圖3




圖 4A




圖 4B




圖5A




圖5B




圖6




圖7




圖8




圖9




圖10




圖11




圖12

七、指定代表圖：

(一)本案指定代表圖為：第 (3) 圖。

(二)本代表圖之元件符號簡單說明：

210	箔
220	焊盤
230	電路導體
240	電容器結構
250	焊接圓角
310	箔
340	平面電容器疊層
360	環氧樹脂半固化片
410	SMT離散晶片電容器
600	動力核心裝置

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

(無)

十、申請專利範圍：

1. 一種動力核心，其包含：

包含至少一個嵌入式表面安裝技術(SMT)離散晶片電容器之至少一個嵌入式SMT之離散晶片電容器層；及至少一個平面電容器疊層；

其中至少一個平面電容器疊層充當一低電感路徑以將一電荷供應至至少一個嵌入式SMT離散晶片電容器；且其中該嵌入式SMT離散晶片電容器以並聯方式連接至該平面電容器疊層。

2. 如請求項1之動力核心，其中該平面電容器疊層包含一有機介電層。

3. 如請求項1之動力核心，其中該平面電容器疊層包含一陶瓷介電層。

4. 如請求項1之動力核心，其中該平面電容器疊層包含一陶瓷材料填充之有機介電層，其中該層之該陶瓷材料具有大於500之一介電常數。

5. 如請求項1之動力核心，其中該平面電容器介電疊層包含一陶瓷材料填充之有機介電層，其中該層之該陶瓷材料具有小於500之一介電常數。

6. 如請求項1之動力核心，其中該平面電容器疊層係一銅-介電質-銅之疊層。

7. 如請求項6之動力核心，其中該銅-介電質-銅之疊層包含自一有機層、一陶瓷填充有機層、一陶瓷層及其混合物中選擇之一或多個介電層。

8. 一種用於製造一動力核心結構之方法，其包含：

提供一具有至少一個圖案化側之平面電容器疊層；

提供一金屬箔；

將該金屬箔層壓至該平面電容器疊層之該圖案化側；

在該金屬箔上創建焊盤及通道襯墊；

將至少一個SMT離散晶片電容器附著至該金屬箔上之該等焊盤；及

將該至少一個SMT離散晶片電容器以並聯方式連接至該平面電容器疊層。

9. 一種用於製造一動力核心結構之方法，其包含：

提供一具有一第一圖案化側及一第二圖案化側之平面電容器疊層；

提供一金屬箔；

將該金屬箔層壓至該平面電容器疊層之一個該圖案化側；

在該金屬箔上形成焊盤及通道襯墊；

將至少一個SMT離散晶片電容器附著至該金屬箔上之該等焊盤；及

將該至少一個SMT離散晶片電容器以並聯方式連接至該平面電容器疊層。

10. 如請求項8之方法，其中將訊號線併入並互連在與該SMT離散晶片電容器層相同的層上。

11. 如請求項8之方法，其中將電阻器併入且互連在與該SMT離散晶片電容器層相同的層上。

12. 如請求項8之方法，其中將一電阻元件併入該平面電容器疊層以形成一電阻電容元件。

13. 如請求項8之方法，其中該平面電容器疊層藉由包含如下步驟之方法形成：

提供一第一金屬箔；

於該第一金屬箔上提供一第一介電層以形成一第一經塗佈之金屬箔；

提供一第二金屬箔；

於該第二金屬箔上提供一第二介電層以形成一第二經塗佈之金屬箔；及

將該第一經塗佈之金屬箔與該第二經塗佈之金屬箔層壓在一起。

14. 如請求項8之方法，其中該平面電容器疊層藉由包含如下步驟之方法形成：

提供一第一金屬箔；

於該第一金屬箔上提供一介電層，因此形成一具有一介電層側及一金屬箔側之經塗佈之金屬箔；

提供一第二金屬箔；及

將該第二金屬箔層壓至該經塗佈之金屬箔的該介電層側。

15. 如請求項8之方法，其中該平面電容器疊層藉由包含如下步驟之方法形成：

提供一第一金屬箔；

提供一具有一第一側及一第二側之第一介電層；

提供一第二金屬箔；及

同時地將該第一金屬箔層壓至該介電層之該第一側及將該第二金屬箔層壓至該介電層之該第二側。

16. 如請求項8之方法，其中該平面電容器疊層藉由包含如下步驟之方法形成：

提供一第一金屬箔；

於該第一金屬箔上提供一第一介電層並燒結該介電質，藉此形成一第一經塗佈之金屬箔；及

在該經燒結介電質上形成一第一電極。

17. 如請求項8之方法，其中該平面電容器包含一第一金屬層、一介電層及第二金屬層，且其中至少一個金屬層係藉由一自絲網印刷、以及濺鍍與電鍍中選擇的方法形成。

18. 一種包含一動力核心之裝置，其中該動力核心包含：

包含至少一個嵌入式表面安裝技術(SMT)離散晶片電容器之至少一個嵌入式SMT之離散晶片電容器層；及

至少一個平面電容器疊層；

其中至少一個平面電容器疊層充當一低電感路徑以將一電荷供應至至少一個嵌入式SMT離散晶片電容器；且

其中該嵌入式SMT離散晶片電容器以並聯方式連接至該平面電容器疊層；且

其中該動力核心與至少一個訊號層互連。

19. 如請求項18之裝置，其中該SMT離散晶片電容器包含至少一第一電極及一第二電極。

20. 如請求項19之裝置，其中該第一電極及該第二電極係連

接至一半導體裝置的至少一個動力端子。

21. 如請求項20之裝置，其中該半導體裝置為一積體電路。

22. 如請求項18之裝置，該裝置包含一個以上訊號層，其中該等訊號層藉由導電通道而連接。

23. 如請求項18之裝置，其中該裝置係自一插入物、印刷線路板、多晶片模組、區域陣列封裝、系統上之封裝及系統中之封裝中選擇。

24. 一種用於製造如請求項18之裝置之方法，其包含：

提供一具有至少一個圖案化側之平面電容器疊層；

提供一金屬箔；

將該金屬箔層壓至該平面電容器疊層之該圖案化側；

在該金屬箔上創建焊盤及通道襯墊；

將至少一個SMT離散晶片電容器附著至該金屬箔上之該等焊盤；

將該至少一個SMT離散晶片電容器以並聯方式連接至該平面電容器疊層，以形成一動力核心；及

於該動力核心上形成至少一個訊號層。

25. 一種製造如請求項18之裝置之方法，其包含：

提供一具有一第一圖案化側及一第二圖案化側之平面電容器疊層；

提供一金屬箔；

將該金屬箔層壓至該平面電容器疊層之一個該圖案化側；

在該金屬箔上創建焊盤及通道襯墊；

將至少一個SMT離散晶片電容器附著至該金屬箔上之該等焊盤；

將該至少一個SMT離散晶片電容器以並聯方式連接至該平面電容器疊層，以形成一動力核心；及

於該動力核心上形成至少一個訊號層。

26. 如請求項24或25之方法，其中該等訊號層藉由如下步驟而形成：

將一介電層應用至該動力核心之一或兩個表面；

於該介電層上形成包含一或多個訊號線之電路；及

在包含該等訊號線之層之間形成一導電互連件。

27. 如請求項26之方法，其中層之間的該互連件為一導電通道。

28. 如請求項24或25中任一項之方法，其中額外被動組件連接至且外延至該動力核心。