(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2021年7月15日(15.07.2021)

WIPO | PCT

(10) 国際公開番号
WO 2021/140920 A1

(51) 国際特許分類:
G01J 1/02 (2006.01)
G01J 1/44 (2006.01)
H01L 23/02 (2006.01)
H01L 21/822 (2006.01)
H01L 27/04 (2006.01)
H01L 27/146 (2006.01)
H04N 5/33 (2006.01)
H01L 35/32 (2006.01)

(21) 国際出願番号： PCT/JP2020/048291

(22) 国際出願日： 2020年12月23日(23.12.2020)

(25) 国際出願の言語： 日本語

(26) 国際公開の言語： 日本語

(30) 優先権データ：
特願 2020-001209 2020年1月8日(08.01.2020) JP

(71) 出願人: ソニーセミコンダクタソリューションズ株式会社(**SONY SEMICONDUCTOR SOLUTIONS CORPORATION**) [JP/JP]; 〒2430014 神奈川県厚木市旭町四丁目１４番１号 Kanagawa (JP).


(72) 発明者: 鈴木 三佐男 (**SUZUKI, Misao**); 〒2430014 神奈川県厚木市旭町四丁目１４番１号 ソニーセミコンダクタソリューションズ株式会社内 Kanagawa (JP). 辻 清茂(**TSUJI, Kiyoshige**); 〒2430014 神奈川県厚木市旭町四丁目１４番１号 ソニーセミコンダクタソリューションズ株式会社内 Kanagawa (JP).

(74) 代理人: 特許業務法人酒井国際特許事務所 (**SAKAI INTERNATIONAL PATENT OFFICE**); 〒1000013 東京都千代田区霞が関３丁目８番１号 虎の門三井ビルディング Tokyo (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN,

(54) **Title:** SOLID-STATE IMAGING DEVICE, IMAGING DEVICE, AND IMAGING SYSTEM

(54) 発明の名称： 固体撮像装置、撮像装置及び撮像システム



(57) **Abstract:** The present invention inhibits a deterioration in image quality. A solid-state imaging device (1) according to an embodiment comprises a photoelectric conversion part (PD) configured by using a material having a smaller band gap energy than silicon, and a circuit board (200) joined to the photoelectric conversion part, wherein the circuit board comprises: a pixel signal generation circuit (45) that generates a pixel signal of a voltage value in accordance with a charge generated in the photoelectric conversion part; and a thermometer circuit (120) that detects the temperature of the circuit board.

(57) 要約：画質の低下を抑制する。実施形態に係る固体撮像装置（１）は、シリコンよりもバンドギャップエネルギーが小さい材料を用いて構成された光電変換部（ＰＤ）と、前記光電変換部に接合される回路基板（２００）とを備え、前記回路基板は、前記光電変換部で発生した電荷に応じた電圧値の画素信号を生成する画素信号生成回路（４５）と、前記回路基板の温度を検出する温度計回路（１２０）とを備える。

［続葉有］

WO 2021/140920 A1

HR, HU, ID, IL, IN, IR, IS, IT, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

— 国際調査報告(条約第21条(3))

明　細　書

発明の名称 ： 固体撮像装置、撮像装置及び撮像システム

技術分野

[0001] 本開示は、固体撮像装置、撮像装置及び撮像システムに関する。

背景技術

[0002] 近年、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ（ＣＩＳ：CMOS Image Sensor）等の固体撮像素子の普及が著しく、様々な分野でフィルム式の撮影装置と置き換えて活用されている。固体撮像素子は、通常の可視光の撮影においてフィルム式の撮影装置に代えて活用されていることはもちろん、紫外線や赤外線、Ｘ線やガンマ線といった非可視光の撮影における活用も顕著である。

[0003] さらに、固体撮像素子の中に光電変換膜を有する撮像装置の中には、光電変換のキャリアとして正孔を取り扱う撮像装置が存在する。例えば、正孔を光電変換のキャリアとする光電変換膜には、量子（Ｑ：Quantum）ｄｏｔ、ＩｎＧａＡｓ（イリジウムガリウムヒ素）センサ、有機化合物などがある。特に光電変換膜としてＩｎＧａＡｓを用いた固体撮像素子は、暗電流が低く、且つバンドギャップエネルギーがシリコンより狭く赤外光などの長波長の光を捉えられるため、高感度の赤外線カメラなどへの応用が期待されている。

先行技術文献

特許文献

[0004] 特許文献1：特開２０１１－１３０３６４号公報

発明の概要

発明が解決しようとする課題

[0005] しかしながら、ＩｎＧａＡｓなどのシリコンよりもバンドキャップエネルギーが狭い物質を光電変換膜に使用したイメージセンサは、シリコンを光電変換膜に使用したイメージセンサと比べて温度変動に対する感度が高い。そのため、高温になるほど多くの暗電流が発生してしまい、それにより、画質

が低下してしまうという課題が存在する。

[0006] そこで本開示では、画質の低下を抑制することが可能な固体撮像装置、撮像装置及び撮像システムを提案する。

課題を解決するための手段

[0007] 上記の課題を解決するために、本開示に係る一形態の固体撮像装置は、シリコンよりもバンドギャップエネルギーが小さい材料を用いて構成された光電変換部と、前記光電変換部に接合される回路基板とを備え、前記回路基板は、前記光電変換部で発生した電荷に応じた電圧値の画素信号を生成する画素信号生成回路と、前記回路基板の温度を検出する温度計回路とを備える。

図面の簡単な説明

[0008] [図1]第１の実施形態に係る固体撮像装置の概略構成例を示すブロック図である。

[図2]第１の実施形態に係るセンサ画素の概略構成例を示す回路図である。

[図3]第１の実施形態に係る固体撮像装置の概略構成例を示す斜視図である。

[図4]第１の実施形態に係る固体撮像装置の断面構成例を示す断面図である。

[図5]第１の実施形態に係る受光素子の概略構成を表す平面模式図である。

[図6]図５のＡ－Ａ線に沿った断面構成を表す模式図である。

[図7]第１の実施形態の画素構造を示す断面図である。

[図8]第１の実施形態に係るセンサパッケージの構成例を示す平面図である。

[図9]第１の実施形態に係るセンサパッケージの構成例を示す断面図である。

[図10]第１の実施形態に係るセンサパッケージの構成例を示す分解断面図である。

[図11]第１の実施形態に係るパッケージ基板の上面側の構成例を示す平面図である。

[図12]第１の実施形態に係るパッケージ基板とセラミックインターポーザ基板との位置関係を例示する平面図である。

[図13]第１の実施形態に係るペルチェ素子の構成例を示す断面図である。

[図14]第１の実施形態の第１システム構成例に係る撮像システムの概略構成

例を示すブロック図である。

[図15]第１の実施形態の第２システム構成例に係る撮像システムの概略構成例を示すブロック図である。

[図16]第１の実施形態の第１例に係る温度計回路の配置を説明するためのレイアウト図である。

[図17]第１の実施形態の第２例に係る温度計回路の配置を説明するための図である。

[図18]第１の実施形態の第３例に係る温度計回路の配置を説明するための図である。

[図19]第１の実施形態に係る温度計回路の一例を示す回路図である。

[図20]第１の実施形態の第１フロー例に係る温度制御フローの一例を示すフローチャートである。

[図21]第１の実施形態の第２フロー例に係る温度制御フローの一例を示すフローチャートである。

[図22]本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

[図23]図２２に示す撮像部の設置位置の例を示す図である。

[図24]本開示に係る技術が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。

[図25]図２４に示すカメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。

発明を実施するための形態

[0009] 以下に、本開示の一実施形態について図面に基づいて詳細に説明する。なお、以下の実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。

[0010] また、以下に示す項目順序に従って本開示を説明する。

１．はじめに

２．第１の実施形態

２．１　構成例
２．２　光電変換部周辺の断面構造例
２．３　固体撮像装置の構成例
２．４　接合構造例
２．５　固体撮像装置のパッケージングについて
２．６　温度制御機構について
２．７　温度センサ（温度計回路）の位置について
２．８　撮像システムの概略構成例
２．８．１　第１システム構成例
２．８．２　第２システム構成例
２．９　温度計回路の配置例
２．９．１　第１例
２．９．２　第２例
２．９．３　第３例
２．１０　温度計回路の例
２．１１　温度制御フロー
２．１１．１　第１フロー例
２．１１．２　第２フロー例
３．応用例

[0011] １．はじめに

一般的な固体撮像装置（以下、イメージセンサともいう）は、シリコン基板内に形成されたフォトダイオードなどの光電変換部で入射光を光電変換し、これにより発生した電荷に基づいてイメージ画像を生成する。

[0012] また、近年では、光電変換膜に化合物半導体等が使用されたイメージセンサも存在する。その例としては、ＩｎＧａＡｓを積層した短波赤外（ＳＷＩＲ）センサなどが挙げられる。

[0013] ＣＭＯＳイメージセンサ（ＣＩＳ）は、シリコン基板に設けられた光電変換部を受光素子としており、その感度波長は物理的に１１００ｎｍ（ナノメ

ートル）程度までであるが、ＩｎＧａＡｓなどの化合物を光電変換膜に使用することにより、波長１２００ｎｍ以上の赤外光に対して感度を持つイメージセンサを作成することができる。

[0014] これは、ＩｎＧａＡｓのバンドギャップエネルギーがシリコンのそれよりも小さく、１２００ｎｍ以上の長波長の光に対しても光電変換が可能なためである。

[0015] ただし、シリコンよりもバンドギャップエネルギーが小さい光電変換材料は、温度変動に対してもシリコン以上の感度を持つ。そのため、高温になるほど暗電流と言われるノイズを多く発生させる。

[0016] ノイズである暗電流の発生を抑えるためには、光電変換膜を含むチップ（以下、センサチップともいう）を冷却又は一定の温度に保つ仕組み（以下、温度制御機構ともいう）を、イメージセンサを収容するパッケージ内に設けることが考えられる。

[0017] 温度制御機構には、例えば、ペルチェ素子などを用いることができる。その場合、チップの温度を測るためのディスクリートのサーミスタ素子をセンサチップに取り付け、センサチップ外に配置された温度制御回路が、サーミスタ素子から出力された電流又は電圧に基づいてペルチェ素子を制御する構成が考えられる。

[0018] パッケージ内のペルチェ素子へは、例えば、パッケージ外の温度制御回路からパッケージに設けられた外部端子を通して電流又は電圧を与えることで、温度制御を実行することができる。

[0019] また、パッケージ内にのサーミスタ素子から出力された温度と相関のある電圧又は電流は、パッケージの外部端子通して温度制御回路に入力される。

[0020] しかしながら、以上のような構成では、以下のような課題が存在する。

[0021] まず、温度制御の目的はセンサチップで生じる温度起因のノイズであるが、ディスクリートのサーミスタ素子が物理的にパッケージ内に実装される構成では、センサチップの温度が正確にモニタされているとは限られない。実装状況によりセンサチップからサーミスタ素子までの熱抵抗がばらつくため

、サーミスタ素子から出力される信号の誤差も大きい。

[0022] また、サーミスタ素子は一般的にアナログ出力であるため、外来ノイズに対するロバスト性が低い。サーミスタ素子の出力を外部の温度制御回路へ配線する必要があるが、この配線には制御信号線や電源配線が平行して配線されるため、容量を持ち易い。

[0023] さらに、温度制御機構として例えばペルチェ素子を用いた場合、このペルチェ素子が発生した熱をパッケージ外部へ放熱する必要がある。そのため、パッケージの裏面には端子が設けられていない広い領域がひつようとなり、それにより、パッケージに設ける端子数を多くすることができない。加えて、イメージセンサ用の制御端子や電源端子以外に、サーミスタ素子の出力をパッケージ外部へ出力するための端子とペルチェ素子の制御信号をパッケージ内部に入力するための端子とが必要となり、その分、パッケージの端子数を圧迫する。

[0024] さらにまた、パッケージ内にサーミスタ素子を追加になることにより、サーミスタ素子自体の不良やその実装不良により、イメージセンサとしての製品の歩留が悪化する一因となる。

[0025] そこで以下の実施形態では、上記課題のうちの少なくとも１つを解決することで、画質の低下を抑制することが可能な固体撮像装置及び撮像システムを提案する。

[0026] ２．第１の実施形態

まず、本開示の第１の実施形態に係る固体撮像装置及び撮像システムについて、図面を参照して詳細に説明する。

[0027] ２．１ 構成例

図１は、第１の実施形態に係る固体撮像装置の概略構成例を示すブロック図である。図２は、第１の実施形態に係るセンサ画素の概略構成例を示す回路図である。図３は、第１の実施形態に係る固体撮像装置の概略構成例を示す斜視図である。

[0028] 図１に示すように、固体撮像装置１は、例えば赤外線イメージセンサであ

り、例えば波長１２００ｎｍ以上の光に対しても感度を有している。固体撮像装置１は、光電変換素子を含む複数のセンサ画素１１が行列状（マトリックス状）に２次元配置されてなる画素アレイ部１０を備えている。センサ画素１１は、例えば、図２に示すように、光電変換を行う画素回路１４と、画素回路１４から出力された電荷に基づく画素信号を出力する読出し回路１５とによって構成されている。

[0029] 画素回路１４は、例えば、フォトダイオードＰＤと、転送トランジスタＴＲＧと、フローティングディフュージョンＦＤと、排出トランジスタＯＦＧとを有している。転送トランジスタＴＲＧおよび排出トランジスタＯＦＧは、例えば、ＮＭＯＳ（Metal Oxide Semiconductor）トランジスタである。フォトダイオードＰＤは、本開示の「光電変換部」の一具体例に相当する。

[0030] フォトダイオードＰＤは、所定の波長の光（例えば、波長１２００ｎｍ以上の赤外領域の波長の光）を吸収して、信号電荷を発生する光電変換部である。フォトダイオードＰＤを構成する光電変換材料には、例えば、ＩＩＩ－Ｖ族半導体などの化合物半導体を含む材料が用いられ得る。

[0031] フォトダイオードＰＤに用いられるＩＩＩ－Ｖ族半導体としては、例えば、ＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、カルコパイライト構造の化合物半導体などが挙げられる。カルコパイライト構造の化合物半導体は、高い光吸収係数と、広い波長域に渡って高い感度が得られる材料であり、光電変換用のｎ型半導体材料として好ましく用いられる。フォトダイオードＰＤは、上述した化合物半導体の他、アモルファスシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、量子ドット光電変換膜、有機光電変換膜などを含んで構成されていてもよい。以下の説明では、ＩｎＧａＡｓをフォトダイオードＰＤに用いた場合を例示する。

[0032] フォトダイオードＰＤのカソードが、転送トランジスタＴＲＧのソースに接続されており、フォトダイオードＰＤのアノードが、電圧Ｖｔｏｐが印加される電源線に接続されている。転送トランジスタＴＲＧのドレインがフローティングディフュージョンＦＤに接続され、転送トランジスタＴＲＧのゲ

ートは画素駆動線１２に接続されている。

[0033] 転送トランジスタＴＲＧは、フォトダイオードＰＤのカソードとフローティングディフュージョンＦＤとの間に接続されており、ゲート電極に印加される制御信号に応じて、フォトダイオードＰＤに保持されている電荷をフローティングディフュージョンＦＤに転送する。転送トランジスタＴＲＧのドレインがフローティングディフュージョンＦＤに電気的に接続されており、転送トランジスタＴＲＧのゲートは画素駆動線１２に接続されている。

[0034] フローティングディフュージョンＦＤは、転送トランジスタＴＲＧを介してフォトダイオードＰＤから転送された電荷を一時的に保持する浮遊拡散領域である。フローティングディフュージョンＦＤには、例えば、読出し回路１５が接続されるとともに、読出し回路１５を介して垂直信号線１３が接続されている。フローティングディフュージョンＦＤは、読出し回路１５の入力端に接続されている。

[0035] 排出トランジスタＯＦＧでは、ドレインが、電圧Ｖｄｒが印加される電源線に接続され、ソースがフォトダイオードＰＤのカソードに接続されている。排出トランジスタＯＦＧは、ゲート電極に印加される制御信号に応じて、フォトダイオードＰＤの電荷を初期化（リセット）する。

[0036] 読出し回路１５は、例えば、リセットトランジスタＲＳＴと、選択トランジスタＳＥＬと、増幅トランジスタＡＭＰとを有している。リセットトランジスタＲＳＴのソース（読出し回路１５の入力端）がフローティングディフュージョンＦＤに接続されており、リセットトランジスタＲＳＴのドレインが電源線ＶＤＤおよび増幅トランジスタＡＭＰのドレインに接続されている。リセットトランジスタＲＳＴのゲートは画素駆動線１２に接続されている。増幅トランジスタＡＭＰのソースが選択トランジスタＳＥＬのドレインに接続されており、増幅トランジスタＡＭＰのゲートがリセットトランジスタＲＳＴのソースに接続されている。選択トランジスタＳＥＬのソース（読出し回路１５の出力端）が垂直信号線１３に接続されており、選択トランジスタＳＥＬのゲートが画素駆動線１２に接続されている。

[0037] リセットトランジスタＲＳＴは、フローティングディフュージョンＦＤの電位を所定の電位に初期化（リセット）する。リセットトランジスタＲＳＴがオン状態となると、フローティングディフュージョンＦＤの電位を電源線ＶＤＤの電位にリセットする。選択トランジスタＳＥＬは、読出し回路１５からの画素信号の出力タイミングを制御する。増幅トランジスタＡＭＰは、画素信号として、フローティングディフュージョンＦＤに保持された電荷のレベルに応じた電圧の信号を生成する。つまり、増幅トランジスタＡＭＰは、画素信号として、センサ画素１１における受光量の応じた電圧の信号を生成する。増幅トランジスタＡＭＰは、ソースフォロア型のアンプを構成しており、フォトダイオードＰＤで発生した電荷のレベルに応じた電圧の画素信号を出力する。増幅トランジスタＡＭＰは、選択トランジスタＳＥＬがオン状態となると、フローティングディフュージョンＦＤの電位を増幅して、その電位に応じた電圧を、垂直信号線１３を介して、後述の水平選択回路４０に出力する。

[0038] なお、選択トランジスタＳＥＬが、電源線ＶＤＤと増幅トランジスタＡＭＰとの間に設けられていてもよい。この場合、リセットトランジスタＲＳＴのドレインが電源線ＶＤＤおよび選択トランジスタＳＥＬのドレインに接続されている。選択トランジスタＳＥＬのソースが増幅トランジスタＡＭＰのドレインに接続されており、選択トランジスタＳＥＬのゲートが画素駆動線１２に接続されている。増幅トランジスタＡＭＰのソース（読出し回路１５の出力端）が垂直信号線１３に接続されており、増幅トランジスタＡＭＰのゲートがリセットトランジスタＲＳＴのソースに接続されている。

[0039] 固体撮像装置１は、例えば、図３に示すように、２つの基板（受光基板１００および回路基板２００）を備えている。固体撮像装置１は、２つの基板（受光基板１００および回路基板２００）を貼り合わせて構成された３次元構造（積層構造ともいう）を備えている。

[0040] 受光基板１００は、ＩｎＧａＡｓ基板に、複数のフォトダイオードＰＤが行列状に形成された構造を備える。受光基板１００の上面（回路基板２００

とは反対側の表面）が受光面１００Ａとなっている。

[0041] 回路基板２００は、例えば、シリコン（Ｓｉ）基板の一方の面側に、画素信号生成回路領域２００Ａと、周辺回路領域２００Ｂとが設けられた構造を備える。

[0042] 画素信号生成回路領域２００Ａには、複数の画素信号生成回路４５が行列状に形成されている。各画素信号生成回路４５は、センサ画素１１のうちフォトダイオードＰＤを除いた回路である。

[0043] 受光基板１００は、回路基板２００における画素信号生成回路領域２００Ａに接合される。これは、受光基板１００には基本的にトランジスタなどの回路素子が作り込まれず、主に光電変換膜として機能するためである。また、受光基板１００に１２００ｎｍよりも長い波長の光に対しても感度を持つ化合物半導体を用いた場合、回路素子から発せられた光も光電変換してしまうため、受光基板１００の下方に画素回路１４（ただし、フォトダイオードＰＤは除く）以外の回路素子が存在すると、この回路素子から発せられた光により画素の均一性が損なわれる恐れがあるためである。

[0044] 周辺回路領域２００Ｂには、画素信号を処理するロジック回路が形成されており、例えば、垂直駆動回路２０、水平駆動回路３０、水平選択回路４０、システム制御回路１６、膜電圧制御部１７および電圧生成回路１８が配置されている。これらで構成されたロジック回路は、センサ画素１１ごとの画素信号（デジタル値）を外部に出力する。

[0045] なお、受光基板１００で覆われていない周辺回路領域２００Ｂは、例えば、パッシベーションなどの絶縁膜により覆われていてもよい。

[0046] このように、固体撮像装置１は、画素アレイ部１０、垂直駆動回路２０、水平駆動回路３０、水平選択回路４０、システム制御回路１６、膜電圧制御部１７および電圧生成回路１８を備えている。

[0047] システム制御回路１６は、マスタークロックに基づいて、垂直駆動回路２０、水平駆動回路３０、水平選択回路４０および膜電圧制御部１７などの動作の基準となるクロック信号や制御信号などを生成し、垂直駆動回路２０、

水平選択回路４０および膜電圧制御部１７などに対して与える。

[0048] 垂直駆動回路２０は、例えば、シフトレジスタなどを含み、複数の画素駆動線１２を介して、複数のセンサ画素１１の行走査の制御を行う。

[0049] 水平選択回路４０は、例えば、画素アレイ部１０の画素列（または垂直信号線１３）ごとに、ＡＤＣ（Analog-to-Digital Converter）４０ａおよびスイッチ素子４０ｂが設けられた回路である。ＡＤＣ４０ａは、画素信号をＡＤ変換する。ＡＤＣ４０ａは、アナログレンジＲを可変させることが可能となっており、外部から入力されたレンジ設定値に基づくアナログレンジＲに設定する。なお、本実施形態では、アナログレンジＲはＲａに設定されているものとする。

[0050] ＡＤＣ４０ａの入力端には垂直信号線１３が接続されており、ＡＤＣ４０ａの出力端にはスイッチ素子４０ｂが接続されている。水平駆動回路３０は、例えば、シフトレジスタなどによって構成され、水平選択回路４０の各スイッチ素子４０ｂを順番に駆動する。水平駆動回路３０によって各スイッチ素子４０ｂを順番に駆動することにより、垂直信号線１３の各々を通して伝送される各画素信号が順番に水平信号線４０ｃに出力され、ＤＳＰ回路などに入力される。

[0051] 膜電圧制御部１７は、センサ画素１１から得られる画素信号に基づいて、各フォトダイオードＰＤに印加する膜電圧Ｖｆを制御する。膜電圧制御部１７は、膜電圧Ｖｆを制御するための制御信号を電圧生成回路１８に出力する。電圧生成回路１８は、膜電圧制御部１７から入力された制御信号に基づいて、アナログの電圧（電圧ＶｔｏｐおよびＶｄｒ）を生成し、電源線を介して各フォトダイオードＰＤに印加する。つまり、膜電圧制御部１７および電圧生成回路１８は、センサ画素１１から得られる画素信号に基づく膜電圧Ｖｆを各フォトダイオードＰＤに印加することにより、画素信号から得られる画像データの画質を制御する。

[0052] ２．２ 光電変換部周辺の断面構造例

図４は、第１の実施形態に係る固体撮像装置における光電変換部（フォト

ダイオードＰＤ）周辺の断面構成例を示す断面図である。図４に示すように、固体撮像装置１において、受光基板１００は、光電変換部（フォトダイオードＰＤ）であるｎ型半導体膜２１を有している。ｎ型半導体膜２１は画素アレイ部１０の全面に形成されており、例えば、フォトダイオードＰＤに用いられる材料として上述した材料によって構成されている。なお、以下では、ｎ型半導体膜２１がＩｎＧａＡｓによって構成されているものとして、他の構成についての説明を行う。

[0053] 受光基板１００は、さらに、ｎ型半導体膜２１の、回路基板２００側の面に接するｐ型半導体層２２をセンサ画素１１ごとに有している。各ｐ型半導体層２２は、高濃度のｐ型半導体によって形成されており、例えば、ｐ型ＩｎＧａＡｓによって形成されている。ｐ型半導体層２２は、フォトダイオードＰＤの電極（第２電極）としての機能を有している。ｐ型半導体層２２には、オン状態の排出トランジスタＯＦＧを介して所定の電圧Ｖｄｒが印加されたり、オン状態の転送トランジスタＴＲＧおよびリセットトランジスタＲＳＴを介して電源線ＶＤＤの電圧Ｖｄｄが印加されたりする。受光基板１００は、さらに、各ｐ型半導体層２２を互いに分離するｎ型半導体層２３を有している。ｎ型半導体層２３は、各ｐ型半導体層２２と同一の層内に形成されており、例えば、ｎ型ＩｎＰによって形成されている。

[0054] 受光基板１００は、さらに、ｎ型半導体膜２１の、受光面１００Ａ側の面に接するｎ型半導体層２４を有している。ｎ型半導体層２４は、ｎ型半導体膜２１よりも高濃度のｎ型半導体によって形成されており、例えば、ｎ型ＩｎＧａＡｓ、ｎ型ＩｎＰまたはｎ型ＩｎＡｌＡｓによって形成されている。ｎ型半導体層２４は、ｎ型半導体膜２１で生成された電荷の逆流を防止するバリア層として機能する。受光基板１００は、さらに、ｎ型半導体層２４の、受光面１００Ａ側の面に接する反射防止膜２５を有している。反射防止膜２５は、例えば、窒化シリコン（ＳｉＮ）、酸化ハフニウム（HfO_2）、酸化アルミニウム（Al_2O_3）、酸化ジルコニウム（ZrO_2）、酸化タンタル（Ta_2Ta_5）、酸化チタン（TiO_2）などによって形成されている。ｎ型

半導体層２４は、ｎ型半導体膜２１を上下に挟む電極のうちの上側の電極（第１電極）としても機能する。上部電極には、所定の電圧Ｖｔｏｐが印加される。

[0055] 受光基板１００は、さらに、反射防止膜２５の上に、カラーフィルタ２６およびオンチップレンズ２７を有している。カラーフィルタ２６は、赤色光を選択的に透過させる複数のフィルタ２６Ｒと、緑色光を選択的に透過させる複数のフィルタ２６Ｇと、青色光を選択的に透過させる複数のフィルタ２６Ｇとによって構成されている。複数のフィルタ２６Ｒ，２６Ｇ，２６Ｂは、センサ画素１１ごとに１つずつ設けられており、例えば、受光面１００Ａと平行な面内にベイヤー配列で配置されている。なお、図４には、フィルタ２６Ｒが設けられたセンサ画素１１が１１Ｒと表記されており、フィルタ２６Ｇが設けられたセンサ画素１１が１１Ｇと表記されており、フィルタ２６Ｂが設けられたセンサ画素１１が１１Ｂと表記されている。なお、カラーフィルタ２６は、必要に応じて省略され得る。

[0056] 受光基板１００は、さらに、ｐ型半導体層２２およびｎ型半導体層２３の下側に、パッシベーション層２８および絶縁層２９を有している。受光基板１００は、さらに、パッシベーション層２８を貫通するとともにｐ型半導体層２２に接する接続電極３１と、絶縁層２９を貫通するとともに接続電極３１に接するバンプ電極３２とを有している。一組の接続電極３１およびバンプ電極３２は、センサ画素１１ごとに１つずつ設けられている。バンプ電極３２は、回路基板２００の接続層４３（後述）に接合されており、接続層４３と電気的に接続されている。バンプ電極３２は、例えば、受光基板１００と回路基板２００とを互いに貼り合わせた際に、回路基板２００の接続層４３に接合される。

[0057] なお、パッシベーション層２８及び絶縁層２９は、層間絶縁層として構成されていてもよい。その際、パッシベーション層２８及び絶縁層２９のうちの少なくとも一方は、多層構造を有していてもよい。パッシベーション層２８及び絶縁層２９を層間絶縁層とした場合、接続電極３１及びバンプ電極３

２は、層観絶縁層中に設けられた配線の一部であってもよい。その場合、この層間絶縁層の配線（バンプ電極３２）と回路基板２００における層間絶縁層４２の配線（接続層４３）とが直接接合されることで、受光基板１００（例えば、フォトダイオードＰＤ）と回路基板２００（例えば、フォトダイオードＰＤ以外の画素回路１４及び読出し回路１５）とが電気的に接続される。

[0058] 回路基板２００は、支持基板４１と層間絶縁層４２とを含む。支持基板４１は、例えばシリコン（Ｓｉ）基板により構成されている。層間絶縁層４２は、支持基板４１と絶縁層２９１（受光基板１００）との間に設けられている。層間絶縁層４２には、例えば、受光基板１００に近い位置から順に、複数の接続層４３、複数の読出し電極４４、複数の画素信号生成回路４５および複数の配線４６が設けられている。複数組の接続層４３、読出し電極４４、画素信号生成回路４５および配線４６がセンサ画素１１ごとに一組ずつ設けられている。層間絶縁層４２内の複数の層間絶縁層４２が、例えば、各フォトダイオードＰＤから電荷の読み出しを行うためのＲＯＩＣ（Read Out IC）内に設けられている。回路基板２００の層間絶縁層４２のうち、周辺回路領域２００Ｂに対応する箇所には、上述のロジック回路が設けられている。

[0059] ２．３ 固体撮像装置の構成例

図５及び図６は、第１の実施形態に係る固体撮像装置の構成例を示す図である。図５は、固体撮像装置１の平面構成を表し、図６は、図５のＡ－Ａ線に沿った断面構成を表している。この固体撮像装置１には、例えば２次元配置された複数の受光単位領域Ｐ（センサ画素１１）が設けられている（図６）。

[0060] 固体撮像装置１は、中央部の素子領域Ｒ１と、素子領域Ｒ１の外側に設けられ、素子領域Ｒ１を囲む周辺領域Ｒ２とを有している（図５）。固体撮像装置１は、素子領域Ｒ１から周辺領域Ｒ２にわたって設けられた導電膜３３を有している。この導電膜３３は、素子領域Ｒ１の中央部に対向する領域に

開口を有している。

[0061] 固体撮像装置１は、受光基板１００および回路基板２００の積層構造を有している（図６）。受光基板１００の一方の面は光入射面（光入射面Ｓ１）であり、光入射面Ｓ１と反対の面（他方の面）が、回路基板２００との接合面（接合面Ｓ２）である。

[0062] 受光基板１００は、回路基板２００に近い位置にから、絶縁層２９、接続電極３１、半導体層２１Ａ、ｎ型半導体層２４および反射防止膜２５をこの順に有している。半導体層２１Ａの絶縁層２９との対向面および端面（側面）は、パッシベーション層２８により覆われている。回路基板２００は、いわゆるＲＯＩＣ（Readout integrated circuit）であり、受光基板１００の接合面Ｓ２に接する配線層３５および層間絶縁層４２と、この配線層３５および層間絶縁層４２を間にして受光基板１００に対向する支持基板４１とを有している。

[0063] 受光基板１００は素子領域Ｒ１に半導体層２１Ａを有している。換言すれば、半導体層２１Ａが設けられた領域が、固体撮像装置１の素子領域Ｒ１である。素子領域Ｒ１のうち、導電膜３３から露出された領域（導電膜３３の開口に対向する領域）が、受光領域である。素子領域Ｒ１のうち、導電膜３３で覆われた領域は、ＯＰＢ（Optical Black）領域Ｒ１Ｂである。ＯＰＢ領域Ｒ１Ｂは、受光領域を囲むように設けられている。ＯＰＢ領域Ｒ１Ｂは、黒レベルの画素信号を得るために用いられる。受光基板１００は、周辺領域Ｒ２に、パッシベーション層２８とともに埋込層３６を有している。周辺領域Ｒ２には、受光基板１００を貫通し、回路基板２００に達する穴Ｈ１，Ｈ２が設けられている。固体撮像装置１では、受光基板１００の光入射面Ｓ１から、反射防止膜２５、ｎ型半導体層２４およびｎ型半導体層２４を介して半導体層２１Ａに光が入射するようになっている。半導体層２１Ａで光電変換された信号電荷は、接続電極３１および絶縁層２９を介して移動し、回路基板２００で読みだされる。以下、各部の構成について説明する。

[0064] 絶縁層２９は、素子領域Ｒ１および周辺領域Ｒ２にわたって設けられ、回

路基板２００との接合面Ｓ２を有している。固体撮像装置１では、この受光基板１００の接合面Ｓ２が素子領域Ｒ１および周辺領域Ｒ２に設けられ、例えば素子領域Ｒ１の接合面Ｓ２と周辺領域Ｒ２の接合面Ｓ２とは、同一平面を構成している。後述するように、固体撮像装置１では、埋込層３６を設けることにより周辺領域Ｒ２の接合面Ｓ２が形成される。

[0065] 絶縁層２９は、例えば絶縁層２９を構成する層間絶縁膜２９Ａ，２９Ｂ中に、バンプ電極３２およびダミー電極３２Ｄを有している。例えば、回路基板２００側に層間絶縁膜２９Ｂが、ｐ型半導体層２２側に層間絶縁膜２９Ａが配置され、これら層間絶縁膜２９Ａ，２９Ｂが積層して設けられている。層間絶縁膜２９Ａ，２９Ｂは、例えば、無機絶縁材料により構成されている。この無機絶縁材料としては、例えば、窒化シリコン（ＳｉＮ），酸化アルミニウム（Al_2O_3），酸化ケイ素（SiO_2）および酸化ハフニウム（HfO_2）等が挙げられる。層間絶縁膜２９Ａ，２９Ｂを同一の無機絶縁材料により構成するようにしてもよい。

[0066] バンプ電極３２は、例えば、素子領域Ｒ１に設けられている。このバンプ電極３２は、接続電極３１と回路基板２００とを電気的に接続するためのものであり、素子領域Ｒ１に画素Ｐ毎に設けられている。隣り合うバンプ電極３２は、埋込層３６および層間絶縁膜２９Ａ，２９Ｂにより電気的に分離されている。バンプ電極３２は、例えば銅（Ｃｕ）パッドにより構成されており、接合面Ｓ２に露出されている。ダミー電極３２Ｄは、例えば、周辺領域Ｒ２に設けられている。このダミー電極３２Ｄは、後述の配線層３５のダミー接続層４３Ｄに接続されている。このダミー電極３２Ｄおよびダミー接続層４３Ｄを設けることにより、周辺領域Ｒ２の強度を向上させることが可能となる。ダミー電極３２Ｄは、例えば、バンプ電極３２と同一工程で形成されている。ダミー電極３２Ｄは、例えば銅（Ｃｕ）パッドにより構成されており、接合面Ｓ２に露出されている。

[0067] バンプ電極３２と半導体層２１Ａとの間に設けられた接続電極３１は、ｎ型半導体膜２１で発生した信号電荷（正孔または電子、以下便宜上、信号電

荷が正孔であるとして説明する。）を読みだすための電圧が供給される電極（アノード）であり、素子領域Ｒ１に画素Ｐ毎に設けられている。接続電極３１は、パッシベーション層２８の開口を埋め込むように設けられ、半導体層２１Ａ（より具体的には、拡散領域２２Ａ）に接している。接続電極３１は、例えば、パッシベーション層２８の開口よりも大きく、接続電極３１の一部は、埋込層３６に設けられている。即ち、接続電極３１の上面（半導体層２１Ａ側の面）は、拡散領域２２Ａに接し、接続電極３１の下面および側面の一部は埋込層３６に接している。隣り合う接続電極３１は、パッシベーション層２８および埋込層３６により電気的に分離されている。

[0068] 接続電極３１は、例えば、チタン（Ｔｉ），タングステン（Ｗ），窒化チタン（ＴｉＮ），白金（Ｐｔ），金（Ａｕ），ゲルマニウム（Ｇｅ），パラジウム（Ｐｄ），亜鉛（Ｚｎ），ニッケル（Ｎｉ）およびアルミニウム（Ａｌ）のうちのいずれかの単体、またはそれらのうちの少なくとも１種を含む合金により構成されている。接続電極３１は、このような構成材料の単膜であってもよく、あるいは、２種以上を組み合わせた積層膜であってもよい。例えば、接続電極３１は、チタンおよびタングステンの積層膜により構成されている。接続電極３１の厚みは、例えば数十ｎｍ～数百ｎｍである。

[0069] 半導体層２１Ａは、例えば、絶縁層２９に近い位置から、ｐ型半導体層２２、ｎ型半導体膜２１およびｎ型半導体層２４を含んでいる。ｐ型半導体層２２、ｎ型半導体膜２１およびｎ型半導体層２４は、互いに同じ平面形状を有し、各々の端面は、平面視で同じ位置に配置されている。

[0070] ｐ型半導体層２２は、例えば、全ての画素Ｐに共通して設けられ、パッシベーション層２８とｎ型半導体膜２１との間に配置されている。ｐ型半導体層２２は、隣り合う画素Ｐを電気的に分離するためのものであり、ｐ型半導体層２２には、例えば複数の拡散領域２２Ａが設けられている。ｐ型半導体層２２に、ｎ型半導体膜２１を構成する化合物半導体材料のバンドギャップよりも大きなバンドギャップの化合物半導体材料を用いることにより、暗電流を抑えることも可能となる。ｐ型半導体層２２には、例えばｎ型のＩｎＰ

（インジウムリン）を用いることができる。

[0071] ｐ型半導体層２２に設けられた拡散領域２２Ａは、互いに離間して配置されている。拡散領域２２Ａは、画素Ｐ毎に配置され、それぞれの拡散領域２２Ａに接続電極３１が接続されている。ＯＰＢ領域Ｒ１Ｂにも拡散領域２２Ａが設けられている。拡散領域２２Ａは、ｎ型半導体膜２１で発生した信号電荷を画素Ｐ毎に読み出すためのものであり、例えば、ｐ型不純物を含んでいる。ｐ型不純物としては、例えばＺｎ（亜鉛）等が挙げられる。このように、拡散領域２２Ａと、拡散領域２２Ａ以外のｐ型半導体層２２との間にｐｎ接合界面が形成され、隣り合う画素Ｐが電気的に分離されるようになっている。拡散領域２２Ａは、例えばｐ型半導体層２２の厚み方向に設けられ、ｎ型半導体膜２１の厚み方向の一部にも設けられている。

[0072] 接続電極３１とｎ型半導体層２４との間、より具体的には、ｐ型半導体層２２とｎ型半導体層２４との間のｎ型半導体膜２１は、例えば、全ての画素Ｐに共通して設けられている。このｎ型半導体膜２１は、所定の波長の光を吸収して、信号電荷を発生させるものであり、例えば、ｉ型のＩＩＩ－Ｖ族半導体などの化合物半導体材料により構成されている。ｎ型半導体膜２１を構成する化合物半導体材料としては、例えば、ＩｎＧａＡｓ（インジウムガリウム砒素），ＩｎＡｓＳｂ（インジウム砒素アンチモン），ＩｎＡｓ（インジウム砒素），ＩｎＳｂ（インジムアンチモン）およびＨｇＣｄＴｅ（水銀カドミウムテルル）等が挙げられる。Ｇｅ（ゲルマニウム）によりｎ型半導体膜２１を構成するようにしてもよい。ｎ型半導体膜２１では、例えば、可視領域から短赤外領域の波長の光の光電変換がなされるようになっている。

[0073] ｎ型半導体層２４は、例えば、全ての画素Ｐに共通して設けられている。このｎ型半導体層２４は、ｎ型半導体膜２１とｎ型半導体層２４との間に設けられ、これらに接している。ｎ型半導体層２４は、ｎ型半導体層２４から排出される電荷が移動する領域であり、例えば、ｎ型の不純物を含む化合物半導体により構成されている。ｎ型半導体層２４には、例えば、ｎ型のＩｎ

Ｐ（インジウムリン）を用いることができる。

[0074] ｎ型半導体層２４は、例えば各画素Ｐに共通の電極として、ｎ型半導体層２４上（光入射側）に、ｎ型半導体層２４に接するように設けられている。ｎ型半導体層２４は、ｎ型半導体膜２１で発生した電荷のうち、信号電荷として用いられない電荷を排出するためのものである（カソード）。例えば、正孔が、信号電荷として接続電極３１から読み出される場合には、このｎ型半導体層２４を通じて例えば電子を排出することができる。ｎ型半導体層２４は、例えば赤外線などの入射光を透過可能な導電膜により構成されている。ｎ型半導体層２４には、例えば、ＩＴＯ（Indium Tin Oxide）またはＩＴｉＯ（In_2O_3－TiO_2）等を用いることができる。ｎ型半導体層２４は、例えば、隣り合う画素Ｐを仕切るように、格子状に設けられていてもよい。このｎ型半導体層２４には、光透過性の低い導電材料を用いることが可能である。

[0075] 反射防止膜２５は、ｎ型半導体層２４を光入射面Ｓ１側から覆っている。反射防止膜２５は、反射防止機能を有していてもよい。反射防止膜２５には、例えば窒化シリコン（ＳｉＮ），酸化アルミニウム（Al_2O_3），酸化ケイ素（SiO_2）および酸化タンタル（Ta_2O_3）等を用いることができる。反射防止膜２５は、ＯＰＢ領域Ｒ１Ｂに開口３７Ｈを有している。開口３７Ｈは、例えば、受光領域を囲む額縁状に設けられている（図５）。開口３７Ｈは、例えば平面視で四角形状または円状の孔であってもよい。この反射防止膜２５の開口３７Ｈにより、ｎ型半導体層２４に導電膜３３が電気的に接続されている。

[0076] パッシベーション層２８は、ｐ型半導体層２２と埋込層３６との間に設けられるとともに、ｐ型半導体層２２の端面、ｎ型半導体膜２１の端面、ｎ型半導体層２４の端面およびｎ型半導体層２４の端面を覆い、周辺領域Ｒ２では反射防止膜２５に接している。このパッシベーション層２８は、例えば、酸化シリコン（SiO_X）または酸化アルミニウム（Al_2O_3）等の酸化物を含んで構成されている。複数の膜からなる積層構造によりパッシベーション

層２８を構成するようにしてもよい。パッシベーション層２８は、例えば酸窒化シリコン（ＳｉＯＮ），炭素含有酸化シリコン（ＳｉＯＣ），窒化シリコン（ＳｉＮ）およびシリコンカーバイド（ＳｉＣ）などのシリコン（Ｓｉ）系絶縁材料により構成するようにしてもよい。パッシベーション層２８の厚みは、例えば数十ｎｍ～数百ｎｍである。

[0077] 導電膜３３は、ＯＰＢ領域Ｒ１Ｂから周辺領域Ｒ２の穴Ｈ１にわたって設けられている。この導電膜３３は、ＯＰＢ領域Ｒ１Ｂに設けられた反射防止膜２５の開口３７Ｈでｎ型半導体層２４に接するとともに、穴Ｈ１を介して回路基板２００の配線４６に接している。これにより、回路基板２００から導電膜３３を介してｎ型半導体層２４に電圧が供給されるようになっている。導電膜３３は、このようなｎ型半導体層２４への電圧供給経路として機能するとともに、遮光膜としての機能を有し、ＯＰＢ領域Ｒ１Ｂを形成する。導電膜３３は、例えば、タングステン（Ｗ），アルミニウム（Ａｌ），チタン（Ｔｉ），モリブデン（Ｍｏ），タンタル（Ｔａ）または銅（Ｃｕ）を含む金属材料により構成されている。導電膜３３上にパッシベーション膜が設けられていてもよい。

[0078] ｎ型半導体層２４の端部とｎ型半導体層２４との間に、接着層Ｂが設けられていてもよい。この接着層Ｂは、後述するように、固体撮像装置１を形成する際に用いられるものであり、半導体層２１Ａを不図示の仮基板に接合する役割を担っている。接着層Ｂは、例えばテトラエトキシシラン（ＴＥＯＳ）または酸化シリコン（SiO_2）等により構成されている。接着層Ｂは、例えば、ｐ型半導体層２２の端面よりも拡幅して設けられ、半導体層２１Ａとともに、埋込層３６に覆われている。接着層Ｂと埋込層３６との間には、パッシベーション層２８が設けられている。

[0079] なお、接着層Ｂは、周辺領域Ｒ２の広い領域にわたって設けられていてもよく、例えば、半導体層２１Ａ（素子領域Ｒ１）の縁近傍から、穴Ｈ１と穴Ｈ２との間まで延在していてもよい。あるいは、接着層Ｂは、半導体層２１Ａ（素子領域Ｒ１）の縁近傍から、チップ端（チップ端Ｅ）まで延在してい

てもよい。

[0080] 埋込層３６は、固体撮像装置１の製造工程で、仮基板と半導体層２１Ａとの段差を埋めるためのものである。詳細は後述するが、本実施形態では、この埋込層３６を形成するので、半導体層２１Ａと仮基板との段差に起因した製造工程の不具合の発生が抑えられる。

[0081] 周辺領域Ｒ２の埋込層３６は、絶縁層２９とパッシベーション層２８との間、および絶縁層２９と反射防止膜２５との間に設けられ、例えば、半導体層２１Ａの厚み以上の厚みを有している。ここでは、この埋込層３６が半導体層２１Ａを囲んで設けられているので、半導体層２１Ａの周囲の領域（周辺領域Ｒ２）が形成される。これにより、この周辺領域Ｒ２に回路基板２００との接合面Ｓ２を設けることができるようになっている。周辺領域Ｒ２に接合面Ｓ２が形成されていれば、埋込層３６の厚みを小さくしてもよいが、埋込層３６が半導体層２１Ａを厚み方向にわたって覆い、半導体層２１Ａの端面全面が埋込層３６に覆われていることが好ましい。埋込層３６が、パッシベーション層２８を介して半導体層２１Ａの端面全面を覆うことにより、半導体層２１Ａへの水分の浸入を効果的に抑えることができる。素子領域Ｒ１の埋込層３６は、接続電極３１を覆うように、半導体層２１Ａと絶縁層２９との間に設けられている。

[0082] 接合面Ｓ２側の埋込層３６の面は平坦化されており、周辺領域Ｒ２では、この平坦化された埋込層３６の面に絶縁層２９が設けられている。埋込層３６には、例えば、酸化シリコン（ＳｉＯ　Ｘ），窒化シリコン（ＳｉＮ），酸窒化シリコン（ＳｉＯＮ），炭素含有酸化シリコン（ＳｉＯＣ）およびシリコンカーバイド（ＳｉＣ）等の無機絶縁材料を用いることができる。

[0083] 後述するように、固体撮像装置１を製造する工程では、埋込層３６を形成した後、埋込層３６の上方に、層間絶縁膜２９Ａ，２９Ｂとバンプ電極３２とを含む絶縁層２９が形成される。この絶縁層２９を含む受光基板１００に、配線層３５を含む回路基板２００が貼り合わされて、固体撮像装置１が形成される。このとき、絶縁層２９のバンプ電極３２と、配線層３５の接続層

４３とが接続される。バンプ電極３２，接続層４３は、例えばＣｕパッドを有しており、このＣｕパッドの直接接合により、バンプ電極３２，接続層４３接続されるようになっている。バンプ電極３２をＣＭＰ（Chemical Mechanical Polishing）法を用いて形成するとき、研磨対象の銅膜の下方に配置された埋込層３６には、研磨時の応力に耐え得る硬度が求められる。また、バンプ電極３２，接続層４３のＣｕパッド同士を直接接合させるためには、受光基板１００および回路基板２００を極めて平坦に形成することが必要である。このため、銅膜の下方に配置される埋込層３６は、研磨時の応力に耐え得る硬度を有していることが好ましい。具体的には、埋込層３６の構成材料は、一般的な半導体パッケージにおいてダイの周囲に配置される封止剤や有機材料よりも硬度が高い材料であることが好ましい。このような高い硬度を有する材料としては、例えば、無機絶縁材料が挙げられる。この無機絶縁材料を、例えばＣＶＤ（Chemical Vapor Deposition）法、スパッタ法あるいはコーティング法で成膜することにより、埋込層３６を形成することができる。

[0084] 埋込層３６には、埋込層３６を貫通する穴Ｈ１，Ｈ２が設けられている。この穴Ｈ１，Ｈ２は、埋込層３６とともに、絶縁層２９を貫通し、回路基板２００に達している。穴Ｈ１，Ｈ２は、例えば、四角形状の平面形状を有し、素子領域Ｒ１を囲むように、各々複数の穴Ｈ１，Ｈ２が設けられている（図５）。穴Ｈ１は、穴Ｈ２よりも素子領域Ｒ１に近い位置に設けられており、穴Ｈ１の側壁および底面は、導電膜３３に覆われている。この穴Ｈ１は、ｎ型半導体層２４（導電膜３３）と回路基板２００の配線（後述の配線４６）とを接続するためのものであり、反射防止膜２５、埋込層３６および絶縁層２９を貫通して設けられている。

[0085] 穴Ｈ２は、例えば、穴Ｈ１よりもチップ端Ｅに近い位置に設けられている。この穴Ｈ２は、反射防止膜２５、埋込層３６および絶縁層２９を貫通し、回路基板２００のパッド電極（後述のパッド電極３８）に達している。この穴Ｈ２を介して、外部と固体撮像装置１との電気的な接続が行われるように

なっている。穴Ｈ１，Ｈ２は、回路基板２００に達していなくてもよい。例えば、穴Ｈ１，Ｈ２が、絶縁層２９の配線に達し、この配線が回路基板２００の配線４６、パッド電極３８に接続されていてもよい。穴Ｈ１，Ｈ２は、接着層Ｂを貫通していてもよい。

[0086] ｎ型半導体膜２１で発生した正孔および電子は、接続電極３１およびｎ型半導体層２４から読み出される。この読出し動作を高速に行うためには、接続電極３１とｎ型半導体層２４との間の距離を、光電変換するに足る距離であってかつ離間し過ぎない距離にすることが好ましい。即ち、受光基板１００の厚みを小さくすることが好ましい。例えば、接続電極３１とｎ型半導体層２４との間の距離または受光基板１００の厚みは、１０μｍ以下、さらには、７μｍ以下、さらには５μｍ以下である。

[0087] 回路基板２００の支持基板４１は、配線層３５および層間絶縁層４２を間にして、受光基板１００に対向している。この支持基板４１は、例えば、シリコン（Ｓｉ）により構成されている。支持基板４１の表面（配線層３５側の面）近傍には、複数のトランジスタが設けられている。例えば、この複数のトランジスタを用いて、画素Ｐ毎に、読出回路（Read Out Circuit）が構成されている。配線層３５は、例えば、受光基板１００側から、層間絶縁膜３５Ａおよび層間絶縁膜３５Ｂをこの順に有しており、これら層間絶縁膜３５Ａ，３５Ｂは積層して設けられている。例えば、層間絶縁膜３５Ａ中に、接続層４３およびダミー接続層４３Ｄが設けられている。層間絶縁層４２は、配線層３５を間にして受光基板１００に対向して設けられている。例えば、この層間絶縁層４２中に、パッド電極３８および複数の配線４６が設けられている。層間絶縁膜３５Ａ，３５Ｂは、例えば、無機絶縁材料により構成されている。この無機絶縁材料としては、例えば、窒化シリコン（ＳｉＮ），酸化アルミニウム（Al_2O_3），酸化ケイ素（SiO_2）および酸化ハフニウム（HfO_2）等が挙げられる。

[0088] 接続層４３は、接続電極３１と配線４６とを電気的に接続するためのものであり、素子領域Ｒ１に、画素Ｐ毎に設けられている。この接続層４３は、

受光基板１００の接合面Ｓ２でバンプ電極３２に接している。隣り合う接続層４３は、層間絶縁膜３５Ａにより電気的に分離されている。

[0089] 周辺領域Ｒ２に設けられたダミー接続層４３Ｄは、受光基板１００の接合面Ｓ２でダミー電極３２Ｄに接している。このダミー接続層４３Ｄは、例えば、接続層４３と同一工程で形成されている。接続層４３およびダミー接続層４３Ｄは、例えば銅（Ｃｕ）パッドにより構成されており、回路基板２００の受光基板１００との対向面に露出されている。即ち、バンプ電極３２と接続層４３との間、および、ダミー電極３２Ｄとダミー接続層４３Ｄとの間で例えばＣｕＣｕ接合がなされている。詳細は後述するが、これにより、画素Ｐを微細化することが可能となる。

[0090] バンプ電極３２に接続された配線４６は、支持基板４１の表面近傍に設けられたトランジスタに接続されており、画素Ｐ毎に、接続電極３１と読出回路とが接続されるようになっている。穴Ｈ１を介して導電膜３３に接続された配線４６は、例えば所定の電位に接続されている。このように、ｎ型半導体膜２１で発生した電荷の一方（例えば、正孔）は、接続電極３１から、バンプ電極３２，接続層４３を介して読出回路に読み出され、ｎ型半導体膜２１で発生した電荷の他方（例えば、電子）は、ｎ型半導体層２４から、導電膜３３を介して、所定の電位に排出されるようになっている。

[0091] 周辺領域Ｒ２に設けられたパッド電極３８は、外部と電気的な接続を行うためのものである。固体撮像装置１のチップ端Ｅ近傍には、受光基板１００を貫通し、パッド電極３８に達する穴Ｈ２が設けられ、この穴Ｈ２を介して外部と電気的な接続がなされるようになっている。接続は、例えば、ワイヤーボンドまたはバンプ等の方法によりなされる。例えば、穴Ｈ２内に配置された外部端子から、ｎ型半導体層２４に、穴Ｈ２の配線４６および導電膜３３を介して所定の電位が供給されるようになっていてもよい。ｎ型半導体膜２１での光電変換の結果、接続電極３１から読み出された信号電圧が、バンプ電極３２，接続層４３を介して、支持基板４１の読出回路に読み出され、この読出回路を経由して穴Ｈ２内に配置された外部端子に出力されるように

なっていてもよい。信号電圧は、読出回路とともに、例えば、回路基板２００に含まれる他の回路を経由して外部端子に出力されるようになっていてもよい。他の回路とは、例えば、信号処理回路および出力回路等である。

[0092] 回路基板２００の厚みは、受光基板１００の厚みよりも大きいことが好ましい。例えば、回路基板２００の厚みは、受光基板１００の厚みよりも、２倍以上、さらには、５倍以上、さらには、１０倍以上大きいことが好ましい。あるいは、回路基板２００の厚みは、例えば、１００μｍ以上、あるいは、１５０μｍ以上、あるいは、２００μｍ以上である。このような大きな厚みを有する回路基板２００により、固体撮像装置１の機械強度が確保される。なお、この回路基板２００は、回路を形成する支持基板４１を１層のみ含むものであってもよいし、回路を形成する支持基板４１の他に、支持基板などの基板をさらに備えていてもよい。

[0093] ２．４ 接合構造例

次に、固体撮像装置１の接合構造例について説明する。図７は、第１の実施形態の接合構造例を示す断面図である。図７においては、画素アレイ部１０内の各センサ画素１１が、リセットトランジスタＲＳＴの制御の違いによって、通常画素１１ａかまたは電荷放出画素１１ｂに分けられるが、画素構造は通常画素１１ａと電荷放出画素１１ｂのどちらも同一であるので、単にセンサ画素１１として説明する。なお、電荷放出画素１１ｂは、画素アレイ部１０の最も外側に配置されている。

[0094] 各センサ画素１１の転送トランジスタＴＲＧ、排出トランジスタＯＦＧ、フローティングディフュージョンＦＤ、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、及び、選択トランジスタＳＥＬの画素信号生成回路４５が、例えば単結晶シリコン（Ｓｉ）などの単結晶材料からなる回路基板２００に画素ごとに形成されている。なお、図７では、回路基板２００に形成されている、転送トランジスタＴＲＧ、排出トランジスタＯＦＧ、フローティングディフュージョンＦＤ、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、及び、選択トランジスタＳＥＬの符号の図示が省略されている

。

[0095] 回路基板２００の光入射側である上側には、フォトダイオードＰＤとなるｎ型半導体膜２１が、画素アレイ部１０の全面に形成されている。ｎ型半導体膜２１は、ＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、さらにはカルコパイライト構造の化合物半導体が用いられる。カルコパイライト構造の化合物半導体は、高い光吸収係数と、広い波長域に渡る高い感度が得られる材料であり、光電変換用のｎ型半導体膜２１として好ましく用いられる。このようなカルコパイライト構造の化合物半導体は、Ｃｕ、Ａｌ、Ｇａ、Ｉｎ、Ｓ、Ｓｅなど、ＩＶ族元素の周囲の元素を用いて構成され、ＣｕＧａＩｎＳ系混晶、ＣｕＡｌＧａＩｎＳ系混晶、およびＣｕＡｌＧａＩｎＳＳｅ系混晶等が例示される。

[0096] また、ｎ型半導体膜２１の材料には、上述した化合物半導体の他、アモルファスシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、量子ドット光電変換膜、有機光電変換膜などを用いることも可能である。

[0097] 本実施形態では、ｎ型半導体膜２１として、ＩｎＧａＡｓの化合物半導体が用いられているものとする。

[0098] ｎ型半導体膜２１の回路基板２００側である下側には、画素電極を構成する高濃度のｐ型半導体層２２が、画素ごとに形成されている。そして、画素ごとに形成された高濃度のｐ型半導体層２２の間には、各センサ画素１１を分離する画素分離領域としてのｎ型半導体層２３が、例えば、ＩｎＰ等の化合物半導体で形成されている。このｎ型半導体層２３は、画素分離領域としての機能の他、暗電流を防止する役割も有する。

[0099] 一方、ｎ型半導体膜２１の光入射側である上側にも、画素分離領域として用いたＩｎＰ等の化合物半導体を用いて、ｎ型半導体膜２１よりも高濃度のｎ型半導体層２４が形成されている。この高濃度のｎ型半導体層２４は、ｎ型半導体膜２１で生成された電荷の逆流を防止するバリア層として機能する。高濃度のｎ型半導体層２４の材料には、例えば、ＩｎＧａＡｓ、ＩｎＰ、ＩｎＡｌＡｓなどの化合物半導体を用いることができる。

[0100] バリア層としての高濃度のｎ型半導体層２４の上には、反射防止膜２５が形成されている。反射防止膜２５の材料には、例えば、窒化シリコン（ＳｉＮ）、酸化ハフニウム（HfO_2）、酸化アルミニウム（Al_2O_3）、酸化ジルコニウム（ZrO_2）、酸化タンタル（Ta_2Ta_5）、酸化チタン（TiO_2）などを用いることができる。

[0101] 高濃度のｎ型半導体層２４または反射防止膜２５のいずれか一方は、ｎ型半導体膜２１を上下に挟む電極のうちの上側の上部電極としても機能し、上部電極としての高濃度のｎ型半導体層２４または反射防止膜２５には、所定の電圧Ｖａが印加される。

[0102] 反射防止膜２５の上には、カラーフィルタ２６及びオンチップレンズ２７がさらに形成されている。カラーフィルタ２６は、Ｒ（赤）、Ｇ（緑）、またはＢ（青）のいずれかの光（波長光）を透過させるフィルタであり、例えば、画素アレイ部１０において、いわゆるベイヤー配列で配置されている。

[0103] 画素電極を構成する高濃度のｐ型半導体層２２と、画素分離領域としてのｎ型半導体層２３の下側には、パッシベーション層２８および絶縁層２９が形成されている。そして、接続電極３１及び接続層４３とバンプ電極３２が、パッシベーション層２８および絶縁層２９を貫通するように形成されている。接続電極３１及び接続層４３とバンプ電極３２は、画素電極を構成する高濃度のｐ型半導体層２２と、電荷を蓄積するフローティングディフュージョンＦＤとを電気的に接続する。

[0104] 通常画素１１ａ及び電荷放出画素１１ｂは、以上のように構成されており、同一の画素構造を有している。

[0105] しかしながら、通常画素１１ａ及び電荷放出画素１１ｂとでは、リセットトランジスタＲＳＴの制御方法が異なる。

[0106] 通常画素１１ａでは、フォトダイオードＰＤによる電荷の生成期間（受光期間）、受光開始前のフローティングディフュージョンＦＤの電位のリセット期間等に応じて、リセットトランジスタＲＳＴが、リセット信号RSTに基づいてオンオフされるが、電荷放出画素１１ｂでは、リセットトランジスタＲ

ＳＴが、常にオンに制御されている。これにより、フォトダイオードＰＤで生成された電荷はグランドへ排出され、電荷放出画素１１ｂには常に一定の電圧Ｖａが印加される。

[0107] ２．５　固体撮像装置のパッケージングについて

つづいて、上述した固体撮像装置１のパッケージングについて説明する。図８は、第１の実施形態に係るセンサパッケージ（撮像装置ともいう）の構成例を示す平面図である。図９は、第１の実施形態に係るセンサパッケージの構成例を示す断面図である。なお、図９は、図８をＢ－Ｂ線を通るＸ－Ｚ平面で切断した断面を示している。

[0108] 図８及び図９に示すように、センサパッケージ１１００は、パッケージ５０と、パッケージ５０の上面５０ａ側に取り付けられたシールガラス付きリッド６０（リッドの一例）とを備える。パッケージ５０は、パッケージ基板７０と、ペルチェ素子８０と、セラミックインターポーザ基板９０（支持基板ともいう）と、固体撮像装置１と、を備える。まず、パッケージ５０の構成を説明する。

[0109] 図１０は、第１の実施形態に係るセンサパッケージの構成例を示す分解断面図である。パッケージ基板７０は、アルミナ（酸化アルミニウム）等のセラミックで構成される多層基板であり、例えばＰＧＡ（Ｐｉｎ　Ｇｒｉｄ　Ａｒｒａｙ）基板である。図１０に示すように、パッケージ基板７０は、第１面（例えば、上面７０ａ）と、第１面の反対側に位置する第２面（例えば、下面７０ｂ）とを有する。パッケージ基板７０において、上面７０ａと下面７０ｂとの間に位置する内部には、複数の配線が多層に設けられている。これらの配線は、パッケージ基板７０の下面７０ｂに設けられた、複数の端子（例えば、ピン状端子７３）に接続している。

[0110] 図１１は、第１の実施形態に係るパッケージ基板の上面側の構成例を示す平面図である。図１０及び図１１に示すように、パッケージ基板７０の上面７０ａ側には、キャビティ７１が設けられている。キャビティ７１は、第１凹部１１１と、第１凹部１１１の底面１１１ａに設けられた第２凹部１１２

（凹部の一例）とを有する。第１凹部１１１及び第２凹部１１２の平面視による形状は、例えば矩形である。第１凹部１１１は、第２凹部１１２よりも開口面の径が大きい。

[0111] 第２凹部１１２には、温度制御素子としてのペルチェ素子８０が配置されており、例えば、第２凹部１１２の底面１１２ａに接着剤５１（図９参照）を介してペルチェ素子８０が取り付けられている。第２凹部１１２に配置されたペルチェ素子８０の上面（例えば、後述する第２セラミック基板８５の上面８５ａ）は、第１凹部１１１の底面１１１ａと同じ高さ、又は、ほぼ同じ高さである。

[0112] 第２凹部１１２の底面１１２ａには、ペルチェ素子８０のリード線に接続するためのピン状端子７２が設けられている。ピン状端子７２は２つ設けられている。２つのピン状端子７２のうち、１つはペルチェ素子８０の正極のリード線に接続され、もう１つはペルチェ素子８０の負極のリード線に接続されている。

[0113] なお、外部接続端子は、ピン状端子７３に代えて、ボール端子やランド端子などとすることも可能である。

[0114] 図９から図１１に示すように、パッケージ基板７０の外周部の上面７０ａ側には、シールリング７５が設けられている。シールリング７５は、平面視で、パッケージ基板７０のキャビティ７１を囲むように連続して設けられている。シールリング７５は、シールガラス付きリッド６０の後述する金属部６３と接合される部位である。シールリング７５は、例えば、鉄（Ｆｅ）－ニッケル（Ｎｉ）－コバルト（Ｃｏ）の合金（いわゆるコバール）であって、Ｎｉおよび金（Ａｕ）等のめっきによる表面処理がなされたものである。

[0115] 図１２は、第１の実施形態に係るパッケージ基板とセラミックインターポーザ基板との位置関係を例示する平面図である。図９に示したように、セラミックインターポーザ基板９０は、その下面９０ｂ側が接着剤５１を介して第１凹部１１１の底面１１１ａとペルチェ素子８０とに取り付けられている。図９及び図１２に示すように、セラミックインターポーザ基板９０は、第

２凹部１１２の開口面を全て覆うように配置されている。

[0116] 第１凹部１１１の底面１１１ａであって、セラミックインターポーザ基板９０下から露出する領域に、複数のボンディングパッド７４が設けられている。また、セラミックインターポーザ基板９０の下面９０ｂ側には、複数のボンディングパッド９１が設けられている。複数のボンディングパッド９１の少なくとも一部は、ワイヤー５４を介して、ボンディングパッド７４に接続されている。また、複数のボンディングパッド９１の少なくとも一部は、ワイヤー５５を介して、固体撮像装置１のボンディングパッド９２に接続されている。あるいは、１つのボンディングパッド９１に、ワイヤー５４、５５の両方が接続されていてもよい。ワイヤー５４、５５は、例えば金線である。

[0117] 固体撮像装置１の上面９３ａ側の外周領域にボンディングパッド９２が設けられている。固体撮像装置１の下面９３ｂ側は、接着剤５１を介してセラミックインターポーザ基板９０の下面９０ｂ側に取り付けられている。

[0118] 図１３は、第１の実施形態に係るペルチェ素子の構成例を示す断面図である。図１３に示すように、ペルチェ素子８０は、第１セラミック基板８１と、第１セラミック基板８１に設けられた第１銅電極８２と、第１セラミック基板８１と向かい合う第２セラミック基板８５と、第２セラミック基板８５に設けられた第２銅電極８６と、Ｐ型熱電半導体８７と、Ｎ型熱電半導体８８と、を有する。Ｐ型熱電半導体８７及びＮ型熱電半導体８８は、第１セラミック基板８１と第２セラミック基板８５との間にそれぞれ配置されている。Ｐ型熱電半導体８７及びＮ型熱電半導体８８は、それぞれ、一端が第１銅電極８２に接続し、他端が第２銅電極８６に接続している。第１銅電極８２及び第２銅電極８６を介して、Ｐ型熱電半導体８７及びＮ型熱電半導体８８は、交互に直列に接続されている。

[0119] 図１３に示すように、ペルチェ素子８０では、Ｎ型熱電半導体８８の方から直流電流が流されると、第２セラミック基板８５は熱Ｔ１を吸収し（吸熱し）、第１セラミック基板８１は熱Ｔ２を放出する（放熱する）。第２セラ

ミック基板８５は接着剤５１を介してセラミックインターポーザ基板９０に取り付けられ、第１セラミック基板８１は接着剤５１を介してパッケージ基板７０に取り付けられているので、ペルチェ素子８０は、固体撮像装置１等で生じた熱をセラミックインターポーザ基板９０からパッケージ基板７０へ逃がすことができる。

[0120] 次に、パッケージ５０の構成を説明する。図８から図１０に示すように、シールガラス付きリッド６０は、シールガラス６１と、シールガラス６１の外周部の下面６１ｂ側に設けられたセラミック枠６２と、セラミック枠６２の下面６２ｂ側に設けられた金属部６３と、を有する。シールガラス６１とセラミック枠６２は、例えば低融点ガラスで互いに接合されている。セラミック枠６２と金属部６３は、例えばＡｇ－Ｃｕろう材などで互いに接合されている。

[0121] 金属部６３は、例えばシーム溶接などの手段により、パッケージ基板７０のシールリング７５と接合される部位である。金属部６３はシールリング７５と同じ材料で構成されており、一例を挙げると、鉄（Ｆｅ）－ニッケル（Ｎｉ）－コバルト（Ｃｏ）の合金（いわゆるコバール）であって、Ｎｉおよび金（Ａｕ）等のめっきによる表面処理がなされたものである。シールガラス付きリッド６０は、パッケージ５０の上面５０ａ側に接合されており、パッケージ５０の上面５０ａ側を気密に封止している。

[0122] ２．６ 温度制御機構について

以上のような、シリコンよりもバンドギャップエネルギーが小さい、言い換えれば、約１２００ｎｍ以上の波長の光に対して感度を持つ光電変換材料を用いた固体撮像装置１においては、上述したように、ノイズである暗電流の発生を抑えるために、センサチップを冷却又は一定の温度に保つ仕組み（温度制御機構）を設ける必要がある。

[0123] ただし、ディスクリートのサーミスタ素子を固体撮像装置１に取り付け、パッケージ外に配置された温度制御回路がサーミスタ素子からの出力に基づいてパッケージ内のペルチェ素子を制御する構成では、上述したように、測

定されたセンサチップ温度の正確性、測定温度のロバスト性、端子数の制約、歩留りなどの点において課題が存在する。

[0124] そこで本実施形態では、固体撮像装置１内に温度計回路を配置し、この温度計回路からの出力に基づいて、パッケージ外に配置された温度制御回路からパッケージ内のペルチェ素子を制御できるように構成する。それにより、測定されたセンサチップ温度の正確性、測定温度のロバスト性、端子数の制約、歩留りなどの点においてメリットを得ることが可能となる。

[0125] ２．７　温度センサ（温度計回路）の位置について

図９に示すように、本実施形態に係る温度センサとしての温度計回路１２０は、例えば、固体撮像装置１の回路基板２００に作り込まれる。温度計回路１２０から出力された測定結果である電流又は電圧は、例えば、ボンディングパッド９１、ワイヤー５４、ボンディングパッド７４及びピン状端子７３を介して、センサパッケージ１１００外部へ出力される。

[0126] なお、図９に示すように、温度計回路１２０から出力されたアナログの電流又は電圧値をデジタル値に変換するＡＤ変換回路１２１を回路基板２００内に設け、このＡＤ変換回路１２１から出力されたデジタル値をピン状端子７３等を介してセンサパッケージ１１００外部へ出力するように構成してもよい。その場合、ＡＤ変換回路１２１には、水平選択回路４０内のＡＤＣ４０ａが用いられてもよいし、ＡＤＣ４０ａとは別に回路基板２００内に作り込まれた専用のＡＤＣが用いられてもよい。

[0127] また、温度計回路１２０は、回路基板２００に限定されず、例えば、受光基板１００側に設けられてもよい。

[0128] ２．８　撮像システムの概略構成例

つづいて、本実施形態に係る温度制御機構を備えた撮像システムについて、幾つか例を挙げて説明する。なお、以下の説明では、固体撮像装置１内に温度計回路１２０からの出力をデジタル値に変換するＡＤ変換回路１２１を設けた場合を例示する。

[0129] ２．８．１　第１システム構成例

図１４は、第１の実施形態の第１システム構成例に係る撮像システムの概略構成例を示すブロック図である。図１４に示すように、第１システム構成例に係る撮像システム１０００は、上述したセンサパッケージ１１００と、ＦＰＧＡ（Field-Programmable Gate Array）１２００と、温度コントローラ１３００とを備える。

[0130] センサパッケージ１１００は、上述したように、パッケージ５０及びシールガラス付きリッド６０が形成するキャビティ７１内に固体撮像装置１を収容する構造を備える。

[0131] ＦＰＧＡ１２００は、例えば、固体撮像装置１を制御するための制御装置であり、固体撮像装置１を制御するための制御信号をピン状端子を介してパッケージ５０内部の固体撮像装置１に入力する。ＦＰＧＡ１２００と固体撮像装置１とを接続するインタフェースには、上述したように、Ｉ２Ｃ（Inter-Integrated Circuit）やＳＰＩ（Serial Peripheral Interface）などを用いることができる。なお、ＦＰＧＡ１２００に代えて、ＩＳＰ（Image Signal Processor）などの情報処理装置が用いられてもよい。

[0132] 固体撮像装置１の温度計回路１２０で検出されてＡＤ変換回路１２１でデジタル値に変換された温度データ（検出結果）は、例えば、ＦＰＧＡ１２００と固体撮像装置１とを接続するＩ２ＣやＳＰＩなどのインタフェースと同じインタフェースを介して、パッケージ外部のＦＰＧＡ１２００に出力される。そのため、本実施形態では、温度データをパッケージ外部へ出力するための専用線や専用端子を省略することができる。

[0133] 温度コントローラ１３００は、例えば、ＦＰＧＡ１２００からの制御信号に従って、センサパッケージ１１００内のペルチェ素子８０を制御するための構成である。具体的には、温度コントローラ１３００は、ＦＰＧＡ１２００からの制御信号に従ってペルチェ素子８０に与える電流波形を生成し、これをピン状端子７３を介してセンサパッケージ１１００内のペルチェ素子８０に供給する。

[0134] 以上のような構成によれば、固体撮像装置１内に温度計回路１２０が配置

されているため、固体撮像装置１自体の温度を直接測定することが可能となる。それにより、測定されたセンサチップ温度の正確性を高めることが可能となる。

[0135] また、例えば、温度計回路１２０から出力されたアナログ値が固体撮像装置１内のＡＤ変換回路１２１でデジタル値に変換されるため、温度計回路１２０で検出された測定結果のノイズによる影響を低減することが可能となる。それにより、測定温度のロバスト性を高めることが可能となる。

[0136] さらに、測定結果をデジタル値に変換することで、Ｉ２ＣやＳＰＩなどの制御信号を用いて測定結果をセンサパッケージ１１００の外部へ出力することが可能となるため、測定結果をセンサパッケージ１１００外へ出力するための専用端子を設ける必要がない。それにより、センサパッケージ１１００に対する端子数の制約を受けずに、測定結果を外部へ出力することが可能となる。

[0137] さらにまた、ディスクリートのサーミスタ素子のように、別個の部品を固体撮像装置１に取り付ける構成ではないため、サーミスタ素子の不良や取り付け不良などによる歩留りの低下も抑制することが可能となる。

[0138] ２．８．２ 第２システム構成例

図１５は、第１の実施形態の第２システム構成例に係る撮像システムの概略構成例を示すブロック図である。図１５に示すように、第２システム構成例に係る撮像システム１０００Ａは、第１システム構成例に係る撮像システム１０００と同様の構成において、温度制御装置１４００が追加されている。また、第２システム構成例では、第１システム構成例においてセンサパッケージ１１００内に実装されるペルチェ素子８０が省略され得いる。

[0139] 温度制御装置１４００は、センサパッケージ１１００内のペルチェ素子８０に代わり、センサパッケージ１１００内の固体撮像装置１の温度を制御するための機構である。この温度制御装置１４００には、例えば、センサパッケージ１１００の外表面に接合されたペルチェ素子などの冷却素子、ヒートシンク、空冷装置、水冷装置等、種々の温度制御装置を用いることが可能で

ある。したがって、第２システム構成例では、温度コントローラ１３００は、温度制御装置１４００を制御することで、センサパッケージ１１００の外部からセンサパッケージ１１００内部の固体撮像装置１の温度を制御する。

[0140] このように、固体撮像装置１の温度を制御するための構成がセンサパッケージ１１００の外部に設けられている場合でも、第１システム構成例と同様の効果を奏することが可能である。

[0141] なお、上述した第１及び第２システム構成例では、温度コントローラ１３００がセンサパッケージ１１００外に配置された場合が例示されているが、これに限定されず、温度コントローラ１３００の一部又は全部がセンサパッケージ１１００内に配置されてもよい。その場合、温度コントローラ１３００の一部又は全部が、固体撮像装置１の回路基板２００に配置されてもよい。

[0142] ２．９ 温度計回路の配置例

次に、固体撮像装置１における温度計回路１２０の配置について、幾つか例を挙げて説明する。なお、以下の説明では、明確化のため、水平選択回路４０と水平駆動回路３０とをまとめて水平回路４０Ａとして説明する。

[0143] ２．９．１ 第１例

図１６は、第１の実施形態の第１例に係る温度計回路の配置を説明するためのレイアウト図である。図１６に例示するレイアウトにおいて、主な発熱部分は、回路基板２００における水平回路４０Ａやシステム制御回路１６などである。そこで第１例では、図１６に示すように、主な発熱部分である水平回路４０Ａやシステム制御回路１６等の近傍に、温度計回路１２０が配置される。

[0144] また、配置する温度計回路１２０の数は１つに限定されず、図１６に示すように、複数であってもよい。複数の温度計回路１２０を分散して配置することで、固体撮像装置１のより正確な温度を測定することが可能となる。ただし、回路基板２００にシリコン基板などの熱伝導率の高い材料を用いた場合には、単一の温度計回路１２０でも十分な精度を得ることが可能である。

[0145] なお、固体撮像装置１に対する制御信号を入力したり、固体撮像装置１で生成した画像データを出力したりするための端子１３３には、温度計回路１２０又はこれに接続されたＡＤ変換回路１２１若しくはＡＤ変換回路１２１で生成された温度データを保持するレジスタも接続されている。これは、後述する他の例でも同様であってよい。

[0146] ２．９．２ 第２例

図１７は、第１の実施形態の第２例に係る温度計回路の配置を説明するための図である。図１７に示すように、温度計回路１２０は、温度制御の目的である受光基板１００の近傍に配置されてもよい。ただし、上述したように、温度計回路１２０と受光基板１００とを重畳させると、温度計回路１２０からの光により画素の均一性が損なわれる恐れがあるため、温度計回路１２０は、受光基板１００の近傍であって、受光基板１００と重畳しない領域に配置されてもよい。

[0147] その際、受光基板１００を取り囲むように、複数の温度計回路１２０を配置することで、受光基板１００の温度分布なども測定することが可能となるため、固体撮像装置１のより的確な温度制御を実行することが可能となる。

[0148] ２．９．３ 第３例

図１８は、第１の実施形態の第３例に係る温度計回路の配置を説明するための図である。図１８に示すように、温度計回路１２０は、主な発熱部分である水平回路４０Ａやシステム制御回路１６などと、温度制御の目的である受光基板１００との間に配置されてもよい。それにより、水平回路４０Ａやシステム制御回路１６などで発生した熱が受光基板１００に伝わる前にペルチェ素子８０を駆動して冷却を開始することが可能となるため、より正確な温度制御を行うことが可能となる。

[0149] なお、上述した第１例～第３例及びその他の説明を省略する例の何れにおいても、温度計回路１２０は、固体撮像装置１の基板厚方向において、ペルチェ素子８０と重畳する位置に配置されるとよい。それにより、ペルチェ素子８０により制御された温度を迅速に検出することが可能となるため、より

精確な温度制御を行うことが可能となる。

[0150] ２．１０　温度計回路の例

ここで、本実施形態に係る温度計回路１２０について、例を挙げて説明する。図１９は、第１の実施形態に係る温度計回路の一例を示す回路図である。図１９に示すように、温度計回路１２０には、例えば、シリコンダイオードを用いることが可能である。

[0151] シリコンダイオードは、順方向電圧（膜電圧に相当）Ｖｆに－２ｍＶ／℃の温度係数があり、温度が上昇するほどＶｆがリニアに下がるという特性があるため、Ｖｆの電圧値から容易に温度を特定することができるというメリットがある。また、このような特性を持つことから、固体撮像装置１の製造時にキャリブレーションを行うことができるというメリットも得られる。さらに、シリコンダイオードは、画素回路１４の各トランジスタと同じプロセスで形成することが可能であるため、新たに温度計回路１２０を形成する工程を追加する必要がなく、製造プロセスの煩雑化を抑制できるというメリットも得られる。

[0152] ただし、本実施形態に係る温度計回路１２０は、シリコンダイオードに限定されず、例えば、ＰＮＰトランジスタなどの半導体温度センサなど、回路基板２００に作り込むことが可能な種々の温度センサを用いることが可能である。

[0153] ２．１１　温度制御フロー

次に、本実施形態に係る温度制御フローについて、幾つか例を挙げて説明する。

[0154] 固体撮像装置１の温度を制御するフローとしては、例えば、固体撮像装置１内で定期的に温度データを取得してその値をレジスタに記録しておき、外部（例えば、ＦＰＧＡ１２００）から必要に応じてレジスタへアクセスして温度データを取得する方法や、外部（例えば、ＦＰＧＡ１２００）からの要求に応じて固体撮像装置１内で温度データを取得してその値をレジスタに記録し、外部（例えば、ＦＰＧＡ１２００）からレジスタへアクセスして温度

データを取得する方法などが考えられる。

[0155] そこで以下の説明では、前者を第１フロー例とし、後者を第２フロー例として説明する。ただし、本開示に係る温度制御フローは、これらに限定されるものではない。また、以下の説明では、固体撮像装置１の動作に着目する。

[0156] ２．１１．１ 第１フロー例

図２０は、第１の実施形態の第１フロー例に係る温度制御フローの一例を示すフローチャートである。図２０に示すように、第１フロー例では、固体撮像装置１は、まず、経過時間を計測するためのカウンタをリセットする（ステップＳ１０１）。このカウンタは、例えば、システム制御回路１６から供給されたクロックをカウントすることで経過時間を計測するカウンタであってもよい。

[0157] 次に、固体撮像装置１は、カウンタの値に基づき、所定時間が経過するまで待機する（ステップＳ１０２のＮＯ）。その後、所定時間が経過すると（ステップＳ１０２のＹＥＳ）、固体撮像装置１は、カウンタをリセットする（ステップＳ１０３）。

[0158] 次に、固体撮像装置１は、温度計回路１２０から出力されたアナログの電流又は電圧をＡＤ変換回路１２１にてデジタルの温度データに変換することで温度データを取得し（ステップＳ１０４）、取得した温度データを不図示のレジスタに登録する（ステップＳ１０５）。このレジスタは、センサパッケージ１１００外部のＦＰＧＡ１２００からアクセス可能なレジスタであってよい。したがって、ＦＰＧＡ１２００は、定期的（例えば、３０回／秒）又は必要に応じてレジスタへアクセスし、レジスタに登録されている温度データを取得して、温度コントローラ１３００に制御信号を入力する。

[0159] その後、固体撮像装置１は、本動作を終了するか否かを判定し（ステップＳ１０６）、終了する場合（ステップＳ１０６のＹＥＳ）、本動作を終了する。一方、終了しない場合（ステップＳ１０６のＮＯ）、固体撮像装置１はステップＳ１０２へ戻り、以降の動作を実行する。

[0160] ２．１１．２　第２フロー例

図２１は、第１の実施形態の第２フロー例に係る温度制御フローの一例を示すフローチャートである。図２１に示すように、第２フロー例では、固体撮像装置１は、まず、外部の例えばＦＰＧＡ１２００から温度データの要求を受け付けるまで待機する（ステップＳ２０１のＮＯ）。

[0161] その後、温度データの要求を受け付けると（ステップＳ２０１のＹＥＳ）、固体撮像装置１は、図２０のステップＳ１０４～Ｓ１０５と同様に、温度計回路１２０から出力されたアナログの電流又は電圧をＡＤ変換回路１２１にてデジタルの温度データに変換することで温度データを取得し（ステップＳ２０２）、取得した温度データを不図示のレジスタに登録する（ステップＳ２０３）。このレジスタは、センサパッケージ１１００外部のＦＰＧＡ１２００からアクセス可能なレジスタであってよい。したがって、温度データを要求したＦＰＧＡ１２００及び／又はその他の外部装置は、レジスタへアクセスしてこれに登録されている温度データを取得して、温度コントローラ１３００に制御信号を入力する。

[0162] その後、固体撮像装置１は、本動作を終了するか否かを判定し（ステップＳ２０４）、終了する場合（ステップＳ２０４のＹＥＳ）、本動作を終了する。一方、終了しない場合（ステップＳ２０４のＮＯ）、固体撮像装置１はステップＳ２０１へ戻り、以降の動作を実行する。

[0163] ３．応用例

［応用例１］

本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

[0164] 図２２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

[0165] 車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。

[0166] 駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

[0167] ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

[0168] 車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて

、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

[0169] 撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

[0170] 車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

[0171] マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。

[0172] また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

[0173] また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検出した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

[0174] 音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

[0175] 図２３は、撮像部１２０３１の設置位置の例を示す図である。

[0176] 図２３は、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。

[0177] 撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

[0178] なお、図２３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例

が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

[0179] 撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

[0180] 例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

[0181] 例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイク

ロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

[0182] 撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

[0183] 以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、固体撮像装置１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、高画質な撮影画像を得ることができるので、移動体制御システムにおいて撮影画像を利用した高精度な制御を行うことができる。

[0184] ［応用例２］

図２４は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。

[0185] 図２４では、術者（医師）１１１３１が、内視鏡手術システム１１０００

を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。

[0186] 内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。

[0187] 鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。

[0188] カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ： Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１２０１に送信される。

[0189] ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を

統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。

[0190] 表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。

[0191] 光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。

[0192] 入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。

[0193] 処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。

[0194] なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象

に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。

[0195] また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。

[0196] また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ　Ｂａｎｄ　Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。

[0197] 図２５は、図２４に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。

[0198] カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０

２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。

[0199] レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。

[0200] 撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。

[0201] また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。

[0202] 駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。

[0203] 通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０

２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。

[0204] また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。

[0205] なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ　Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ　Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ　Ｗｈｉｔｅ　Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。

[0206] カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。

[0207] 通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。

[0208] また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。

[0209] 画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。

[0210] 制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば

、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。

[0211] また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。

[0212] カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。

[0213] ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。

[0214] 以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、内視鏡１１１００のカメラヘッド１１１０２に設けられた撮像部１１４０２に好適に適用され得る。撮像部１１４０２に本開示に係る技術を適用することにより、高画質な撮影画像を得ることができるので、高画質な内視鏡１１１００を提供することができる。

[0215] 以上、本開示の実施形態について説明したが、本開示の技術的範囲は、上述の実施形態そのままに限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、異なる実施形態及び変形例

にわたる構成要素を適宜組み合わせてもよい。

[0216] また、本明細書に記載された各実施形態における効果はあくまで例示であって限定されるものでは無く、他の効果があってもよい。

[0217] なお、本技術は以下のような構成も取ることができる。

（１）

シリコンよりもバンドギャップエネルギーが小さい材料を用いて構成された光電変換部と、

前記光電変換部に接合される回路基板と、

を備え、

前記回路基板は、

前記光電変換部で発生した電荷に応じた電圧値の画素信号を生成する画素信号生成回路と、

前記回路基板の温度を検出する温度計回路と、

を備える固体撮像装置。

（２）

前記画素信号生成回路は、前記回路基板の第１面における第１領域に配置され、

前記光電変換部は、前記回路基板の前記第１領域に接合されている

前記（１）に記載の固体撮像装置。

（３）

前記温度計回路は、前記回路基板の前記第１面における前記第１領域以外の領域に形成されている

前記（２）に記載の固体撮像装置。

（４）

前記回路基板は、前記回路基板の前記第１面における前記第１領域の周囲に位置し、前記画素信号を処理するロジック回路が配置された第２領域を含み、

前記温度計回路は、前記第２領域の近傍に配置されている

前記（２）又は（３）に記載の固体撮像装置。

（５）

前記温度計回路は、前記第１領域と前記第２領域との間に配置されている

前記（４）に記載の固体撮像装置。

（６）

前記温度計回路から出力されたアナログ信号をデジタル信号に変換する変換回路をさらに備える

前記（１）～（５）の何れか１項に記載の固体撮像装置。

（７）

前記光電変換部は、化合物半導体にて構成されている

前記（１）～（６）の何れか１項に記載の固体撮像装置。

（８）

前記光電変換部は、ＩｎＧａＰ、ＩｎＡＩＰ、ＩｎＧａＡｓ、ＩｎＡＩＡｓ、カルコパイライト構造の化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、及び、有機光電変換膜のうちの少なくとも１つを含む

前記（１）～（７）の何れか１項に記載の固体撮像装置。

（９）

前記温度計回路は、シリコンダイオード及びＰＮＰトランジスタのうちの少なくとも１つを含む

前記（１）～（８）の何れか１項に記載の固体撮像装置。

（１０）

複数の前記温度計回路を備える

前記（１）～（９）の何れか１項に記載の固体撮像装置。

（１１）

１２００ｎｍ（ナノメートル）以上の波長の光に対して感度を持つ材料を用いて構成された光電変換部と、

前記光電変換部に接合される回路基板と、

を備え、

前記回路基板は、

前記光電変換部で発生した電荷に応じた電圧値の画素信号を生成する画素信号生成回路と、

前記回路基板の温度を検出する温度計回路と、

を備える固体撮像装置。

（１２）

前記（１）又は（１１）に記載の固体撮像装置と、

前記固体撮像装置を収容するパッケージと、

を備える撮像装置。

（１３）

前記パッケージ内に配置され、前記回路基板における前記画素信号生成回路及び前記温度計回路が配置された第１面と反対側の第２面側に配置された温度制御素子をさらに備える

前記（１２）に記載の撮像装置。

（１４）

前記温度計回路は、前記第１面と垂直な方向において前記温度制御素子と重畳する領域に配置されている

前記（１３）に記載の撮像装置。

（１５）

前記温度制御素子は、ペルチェ素子である

前記（１３）又は（１４）に記載の撮像装置。

（１６）

前記（１）又は（１１）に記載の固体撮像装置と、前記固体撮像装置の温度を制御するための温度制御素子とを備える撮像装置と、

前記温度制御素子を制御する温度制御装置と、

前記固体撮像装置及び温度制御装置を制御する制御装置と、

を備え、

前記制御装置は、前記温度計回路で検出された温度に基づいて、前記温度制御装置を制御する

撮像システム。

（１７）

前記固体撮像装置は、前記温度計回路から出力されたアナログ信号をデジタル信号に変換する変換回路をさらに備え、

前記撮像装置は、前記固体撮像装置及び前記温度制御素子を収容するパッケージをさらに備え、

前記パッケージは、前記固体撮像装置と前記制御装置との間でデジタル信号を送信又は受信するための端子を備え、

前記固体撮像装置は、前記端子を介して、前記デジタル信号を前記制御装置へ送信する

前記（１６）に記載の撮像システム。

（１８）

前記固体撮像装置と前記制御装置とは、Ｉ２Ｃ（Inter-Integrated Circuit）又はＳＰＩ（Serial Peripheral Interface）を介して接続されている

前記（１７）に記載の撮像システム。

符号の説明

[0218] １　固体撮像装置

１０　画素アレイ部

１１、１１Ｒ、１１Ｇ、１１Ｂ　センサ画素

１２　画素駆動線

１３　垂直信号線

１４　画素回路

１５　読出し回路

１６　システム制御回路

１７　膜電圧制御部

１８　電圧生成回路

２０　垂直駆動回路

２１　ｎ型半導体膜（ＩｎＧａＡｓ）

２１Ａ　半導体層

２２　ｐ型半導体層

２２Ａ　拡散領域

２３　ｎ型半導体層

２４　ｎ型半導体層

２５　反射防止膜

２６　カラーフィルタ

２６Ｒ、２６Ｇ、２６Ｂ　フィルタ

２７　オンチップレンズ

２８　パッシベーション層

２９　絶縁層

２９Ａ、２９Ｂ、３５Ａ、３５Ｂ　層間絶縁膜

３０　水平駆動回路

３１　接続電極

３２　バンプ電極

３２Ｄ　ダミー電極

３３　導電膜

３５　配線層

３６　埋込層

３７Ｈ　開口

３８　パッド電極

４０　水平選択回路

４０Ａ　水平回路

４０ａ　ＡＤＣ

４０ｂ　スイッチ素子

４０ｃ　水平信号線

４１　支持基板

４２　層間絶縁層

４３　接続層

４３Ｄ　ダミー接続層

４４　読出し電極

４５　画素信号生成回路

４６　配線

５０　パッケージ

５１　接着剤

５４、５５　ワイヤー

６０　シールガラス付きリッド

６１　シールガラス

６２　セラミック枠

６３　金属部

７０　パッケージ基板

７１　キャビティ

７２、７３　ピン状端子

７４、９１、９２　ボンディングパッド

７５　シールリング

８０　ペルチェ素子

８１　第１セラミック基板

８２　第１銅電極

８５　第２セラミック基板

８６　第２銅電極

８７　Ｐ型熱電半導体

８８　Ｎ型熱電半導体

９０　セラミックインターポーザ基板

１００　受光基板（ＩｎＧａＡｓ基板）

１００Ａ　受光面

１２０　温度計回路

１２１　ＡＤ変換回路

１３３　端子

２００　回路基板

２００Ａ　画素信号生成回路領域

２００Ｂ　周辺回路領域

１０００　撮像システム

１１００　センサパッケージ

１２００　ＦＰＧＡ

１３００　温度コントローラ

１４００　温度制御装置

ＡＭＰ　増幅トランジスタ

ＦＤ　フローティングディフュージョン

ＯＦＧ　排出トランジスタ

ＰＤ　フォトダイオード

ＲＳＴ　リセットトランジスタ

ＳＥＬ　選択トランジスタ

ＴＲＧ　転送トランジスタ

請求の範囲

[請求項1] シリコンよりもバンドギャップエネルギーが小さい材料を用いて構成された光電変換部と、

前記光電変換部に接合される回路基板と、

を備え、

前記回路基板は、

前記光電変換部で発生した電荷に応じた電圧値の画素信号を生成する画素信号生成回路と、

前記回路基板の温度を検出する温度計回路と、

を備える固体撮像装置。

[請求項2] 前記画素信号生成回路は、前記回路基板の第１面における第１領域に配置され、

前記光電変換部は、前記回路基板の前記第１領域に接合されている

請求項１に記載の固体撮像装置。

[請求項3] 前記温度計回路は、前記回路基板の前記第１面における前記第１領域以外の領域に形成されている

請求項２に記載の固体撮像装置。

[請求項4] 前記回路基板は、前記回路基板の前記第１面における前記第１領域の周囲に位置し、前記画素信号を処理するロジック回路が配置された第２領域を含み、

前記温度計回路は、前記第２領域の近傍に配置されている

請求項２に記載の固体撮像装置。

[請求項5] 前記温度計回路は、前記第１領域と前記第２領域との間に配置されている

請求項４に記載の固体撮像装置。

[請求項6] 前記温度計回路から出力されたアナログ信号をデジタル信号に変換する変換回路をさらに備える

請求項１に記載の固体撮像装置。

[請求項7] 前記光電変換部は、化合物半導体にて構成されている
請求項１に記載の固体撮像装置。

[請求項8] 前記光電変換部は、ＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、カルコパイライト構造の化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、及び、有機光電変換膜のうちの少なくとも１つを含む
請求項１に記載の固体撮像装置。

[請求項9] 前記温度計回路は、シリコンダイオード及びＰＮＰトランジスタのうちの少なくとも１つを含む
請求項１に記載の固体撮像装置。

[請求項10] 複数の前記温度計回路を備える
請求項１に記載の固体撮像装置。

[請求項11] １２００ｎｍ（ナノメートル）以上の波長の光に対して感度を持つ材料を用いて構成された光電変換部と、
前記光電変換部に接合される回路基板と、
を備え、
前記回路基板は、
前記光電変換部で発生した電荷に応じた電圧値の画素信号を生成する画素信号生成回路と、
前記回路基板の温度を検出する温度計回路と、
を備える固体撮像装置。

[請求項12] 請求項１に記載の固体撮像装置と、
前記固体撮像装置を収容するパッケージと、
を備える撮像装置。

[請求項13] 前記パッケージ内に配置され、前記回路基板における前記画素信号生成回路及び前記温度計回路が配置された第１面と反対側の第２面側に配置された温度制御素子をさらに備える
請求項１２に記載の撮像装置。

[請求項14] 前記温度計回路は、前記第１面と垂直な方向において前記温度制御素子と重畳する領域に配置されている

請求項１３に記載の撮像装置。

[請求項15] 前記温度制御素子は、ペルチェ素子である

請求項１３に記載の撮像装置。

[請求項16] 請求項１に記載の固体撮像装置と、前記固体撮像装置の温度を制御するための温度制御素子とを備える撮像装置と、

前記温度制御素子を制御する温度制御装置と、

前記固体撮像装置及び温度制御装置を制御する制御装置と、

を備え、

前記制御装置は、前記温度計回路で検出された温度に基づいて、前記温度制御装置を制御する

撮像システム。

[請求項17] 前記固体撮像装置は、前記温度計回路から出力されたアナログ信号をデジタル信号に変換する変換回路をさらに備え、

前記撮像装置は、前記固体撮像装置及び前記温度制御素子を収容するパッケージをさらに備え、

前記パッケージは、前記固体撮像装置と前記制御装置との間でデジタル信号を送信又は受信するための端子を備え、


前記固体撮像装置は、前記端子を介して、前記デジタル信号を前記制御装置へ送信する

請求項１６に記載の撮像システム。


[請求項18] 前記固体撮像装置と前記制御装置とは、Ｉ２Ｃ（Inter-Integrated Circuit）又はＳＰＩ（Serial Peripheral Interface）を介して接続されている

請求項１７に記載の撮像システム。


[図1]


1
20
垂直駆動回路
11
10
12
13
18
電圧
生成回路
40a
ADC
40a
ADC
40a
ADC
40
40b
40b
40b
40c
17
膜電圧
制御部
水平駆動回路
30
16
システム制御回路


[図2]


11
14
15
13
Vtop
PD
VDD
VDD
Vdr
12
12
12
RST
FD
AMP
OFG
TRG
Cfd
12
SEL
GND
GND


[図3]


1
100A
100
200
200B
200A


[図4]


11R
11G
11B
11R
1
27
26
25
24
100A
26R
26G
26B
26R
N+
N
21
22
22
22
22
23
100
31
P+
P+
P+
P+
28
32
29
43
44
45
46
42
200
41


[図5]




[図6]


100
200
E
B'
Z
X
Y
36
H2
R2
38
43D
33
32D
H1
41
B
46
RIB
37H
43
28
32
31
24
P
P
P
24
21
22A
21A
25
22
B
R1
S1
29A
29B
35A
35B
29
35
42


[図7]


界面欠陥
24
23
28
29
Va
11b
11a
11a
11a
G
R
G
R
P+
P+
P+
P+
Vdd
Vdd
Vdd
Vdd
RST_ON
27
N+InP
N InGaAs
26
25
24
22
21
22
23
31
32
43
200


[図8]




[図9]


1100
63
62
90
61
51
51
1
50a
92
55
91
54
60
75
74
50
112
80
70
51
72
51
112c
120
121
73
Z
X


[図10]


63
62
61
62
63
60
61b
62b
93a
90a
1
51
92
91
90b
93b
90
80
85
81
50
71
74
112a
111
112
70a
72
111a
74
70
112c
70b
73
Z
X


[図11]




[図12]




[図13]




[図14]


1000
1100
センサ制御信号
（デジタル）
センサ
パッケージ
FPGA
1200
120
121
温度データ
（デジタル）
温度
コントローラ
1300
温度制御信号


[図15]


1000A
1100
センサ制御信号
（デジタル）
センサ
パッケージ
FPGA
1200
120
121
温度データ
（デジタル）
温度制御
装置
1400
温度
コントローラ
1300
温度制御信号


[図16]


200
バイアス回路
132
20
10
100
11
垂直駆動回路
133
120
温度計
40A
水平回路
温度計
120
システム制御回路
16
PLL回路
131


[図17]


200
バイアス回路
132
120
温度計
20
10
120
温度計
11
100
垂直駆動回路
120
温度計
133
温度計
40A
水平回路
システム制御回路
16
PLL回路
131


[図18]


200
バイアス回路
132
20
10
100
11
垂直駆動回路
133
120
温度計
40A
水平回路
システム制御回路
16
PLL回路
131


[図19]


If
120
Vf


[図20]


スタート
カウンタリセット
S101
NO
所定時間経過？
S102
YES
カウンタリセット
S103
温度データを取得
S104
レジスタに登録
S105
NO
終了？
S106
YES
エンド


[図21]


スタート
NO
外部
から要求受付
？
S201
YES
温度データを取得
S202
レジスタに登録
S203
NO
終了？
S204
YES
エンド


[図22]


12000
12061
オーディオスピーカ
12062
表示部
12063
インストルメントパネル
12052
音声画像
出力部
12053
車載
ネットワークI/F
12051
マイクロコンピュータ
12050
統合制御ユニット
12001
通信ネットワーク
12040
車内情報
検出ユニット
12041
運転者状態
検出部
12030
車外情報
検出ユニット
撮像部
12031
12020
ボディ系
制御ユニット
12010
駆動系
制御ユニット


[図23]


12111
12101
12112
12113
12100
12102
12103
12105
12104
12114

[図24]


11000
11131
11133
11132
11112
11110
11111
11100
11102
11101
11121
11120
11200
11202
CCU
光源装置
入力装置
処置具制御装置
気腹装置
レコーダ
プリンタ
11201
11203
11204
11205
11206
11207
11208

[図25]


11401
11402
11404
レンズユニット
撮像部
通信部
11403
11405
駆動部
カメラヘッド
制御部
カメラヘッド
11102
11400
11412
11411
画像処理部
通信部
11413
制御部
CCU
11201

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2020/048291

A. CLASSIFICATION OF SUBJECT MATTER
G01J 1/02(2006.01)i; G01J 1/44(2006.01)i; H01L 23/02(2006.01)i; H01L 21/822(2006.01)i; H01L 27/04(2006.01)i; H01L 27/146(2006.01)i; H04N 5/33(2006.01)i; H01L 35/32(2006.01)i
FI: H01L27/146 F; H04N5/33; G01J1/02 B; G01J1/02 Q; G01J1/44 P; H01L27/146 D; H01L35/32 A; H01L27/146 A; H01L27/04 F; H01L27/04 H; H01L23/02 F
According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
G01J1/02; G01J1/44; H01L23/02; H01L35/32; H01L21/822; H01L27/04; H01L27/146; H04N5/33

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan	1922-1996
Published unexamined utility model applications of Japan	1971-2021
Registered utility model specifications of Japan	1996-2021
Published registered utility model applications of Japan	1994-2021

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	WO 2018/194030 A1 (SONY SEMICONDUCTOR SOLUTIONS CORPORATION) 25 October 2018 (2018-10-25) entire text, all drawings	1-18
A	JP 2017-92781 A (CANON INC.) 25 May 2017 (2017-05-25) entire text, all drawings	1-18
A	JP 2015-5533 A (FUJIFILM CORPORATION) 08 January 2015 (2015-01-08) entire text, all drawings	1-18

☒ Further documents are listed in the continuation of Box C.
☒ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
04 March 2021 (04.03.2021)	16 March 2021 (16.03.2021)

Name and mailing address of the ISA/	Authorized officer
Japan Patent Office 3-4-3, Kasumigaseki, Chiyoda-ku, Tokyo 100-8915, Japan	Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2020/048291

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2008-236158 A (OLYMPUS IMAGING CORP.) 02 October 2008 (2008-10-02) entire text, all drawings	1-18
A	JP 2018-182020 A (SONY SEMICONDUCTOR SOLUTIONS CORPORATION) 15 November 2018 (2018-11-15) entire text, all drawings	1-18
A	JP 2013-232529 A (TOKYO ELECTRON LTD.) 14 November 2013 (2013-11-14) entire text, all drawings	1-18
A	WO 2013/084529 A1 (SUMITOMO ELECTRIC INDUSTRIES, LTD.) 13 June 2013 (2013-06-13) entire text, all drawings	1-18
A	JP 2014-241376 A (SUMITOMO ELECTRIC INDUSTRIES, LTD.) 25 December 2014 (2014-12-25) entire text, all drawings	1-18

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/JP2020/048291

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
WO 2018/194030 A1	25 Oct. 2018	US 2020/0035739 A1 entire text, all drawings EP 3614434 A1 CN 110520997 A KR 10-2019-0139344 A TW 201842659 A	
JP 2017-92781 A	25 May 2017	(Family: none)	
JP 2015-5533 A	08 Jan. 2015	WO 2013/058317 A1	
JP 2008-236158 A	02 Oct. 2008	(Family: none)	
JP 2018-182020 A	15 Nov. 2018	US 2020/0029033 A1 entire text, all drawings WO 2018/190126 A1 CN 110383481 A KR 10-2019-0133779 A	
JP 2013-232529 A	14 Nov. 2013	US 2013/0288470 A1 entire text, all drawings KR 10-2013-0121728 A	
WO 2013/084529 A1	13 Jun. 2013	US 2014/0327101 A1 entire text, all drawings EP 2790221 A1	
JP 2014-241376 A	25 Dec. 2014	US 2014/0367818 A1 entire text, all drawings	

国際調査報告

国際出願番号 PCT/JP2020/048291

A. 発明の属する分野の分類（国際特許分類（ＩＰＣ））

G01J 1/02(2006.01)i; G01J 1/44(2006.01)i; H01L 23/02(2006.01)i; H01L 21/822(2006.01)i; H01L 27/04(2006.01)i; H01L 27/146(2006.01)i; H04N 5/33(2006.01)i; H01L 35/32(2006.01)i
FI: H01L27/146 F; H04N5/33; G01J1/02 B; G01J1/02 Q; G01J1/44 P; H01L27/146 D; H01L35/32 A; H01L27/146 A; H01L27/04 F; H01L27/04 H; H01L23/02 F

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（ＩＰＣ））

G01J1/02; G01J1/44; H01L23/02; H01L35/32; H01L21/822; H01L27/04; H01L27/146; H04N5/33

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	１９２２－１９９６年
日本国公開実用新案公報	１９７１－２０２１年
日本国実用新案登録公報	１９９６－２０２１年
日本国登録実用新案公報	１９９４－２０２１年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献のカテゴリー*	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
A	WO 2018/194030 A1（ソニーセミコンダクタソリューションズ株式会社）25.10.2018 (2018-10-25) 全文，全図	1-18
A	JP 2017-92781 A（キヤノン株式会社）25.05.2017（2017-05-25） 全文，全図	1-18
A	JP 2015-5533 A（富士フイルム株式会社）08.01.2015（2015-01-08） 全文，全図	1-18
A	JP 2008-236158 A（オリンパスイメージング株式会社）02.10.2008（2008-10-02） 全文，全図	1-18
A	JP 2018-182020 A（ソニーセミコンダクタソリューションズ株式会社）15.11.2018 (2018-11-15) 全文，全図	1-18
A	JP 2013-232529 A（東京エレクトロン株式会社）14.11.2013（2013-11-14） 全文，全図	1-18

☑ C欄の続きにも文献が列挙されている。

☑ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー
“A” 特に関連のある文献ではなく、一般的技術水準を示すもの
“E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
“L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
“O” 口頭による開示、使用、展示等に言及する文献
“P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献
“T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの
“X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
“Y” 特に関連のある文献であって、当該文献と他の１以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
“&” 同一パテントファミリー文献

国際調査を完了した日	国際調査報告の発送日
04.03.2021	16.03.2021

名称及びあて先
日本国特許庁(ISA/JP)
〒100-8915
日本国
東京都千代田区霞が関三丁目４番３号

権限のある職員（特許庁審査官）
柴山　将隆 5F 3035
電話番号 03-3581-1101 内線 3559

国際調査報告

国際出願番号
PCT/JP2020/048291

C.　関連すると認められる文献

引用文献のカテゴリー*	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
A	WO 2013/084529 A1（住友電気工業株式会社）13.06.2013（2013-06-13） 全文，全図	1-18
A	JP 2014-241376 A（住友電気工業株式会社）25.12.2014（2014-12-25） 全文，全図	1-18

国際調査報告
パテントファミリーに関する情報

国際出願番号
PCT/JP2020/048291

引用文献	公表日	パテントファミリー文献	公表日
WO 2018/194030 A1	25.10.2018	US 2020/0035739 A1 全文，全図 EP 3614434 A1 CN 110520997 A KR 10-2019-0139844 A TW 201842659 A	
JP 2017-92781 A	25.05.2017	（ファミリーなし）	
JP 2015-5533 A	08.01.2015	WO 2013/058317 A1	
JP 2008-236158 A	02.10.2008	（ファミリーなし）	
JP 2018-182020 A	15.11.2018	US 2020/0029038 A1 全文，全図 WO 2018/190126 A1 CN 110383481 A KR 10-2019-0138779 A	
JP 2013-232529 A	14.11.2013	US 2013/0288470 A1 全文，全図 KR 10-2013-0121728 A	
WO 2013/084529 A1	13.06.2013	US 2014/0327101 A1 全文，全図 EP 2790221 A1	
JP 2014-241376 A	25.12.2014	US 2014/0367818 A1 全文，全図	