(19) **日本国特許庁(JP)**

(12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特開2021-36610 (P2021-36610A)

(43) 公開日 令和3年3月4日(2021.3.4)

(51) Int.Cl.		F I		テーマコード	(参考)
HO1L 29/786	(2006.01)	HO1L 29	9/78 618E	4M1O4	
HO1L 21/28	(2006.01)	HO1L 29	9/78 618B	5 F 1 1 O	
HO1L 29/417	(2006.01)	HO1L 21	./28 3 O 1 B		
		HO1L 29	9/50 M		
		HO1L 29	9/78 618C		
		審査請求 有	〒 請求項の数 5 ○	L (全 47 頁) ;	最終頁に続く

(21) 出願番号 特願2020-190075 (P2020-190075) (22) 出願日 令和2年11月16日 (2020.11.16) (62) 分割の表示 特願2019-45359 (P2019-45359) の分割 原出願日 平成22年3月3日 (2010.3.3) (31) 優先権主張番号 特願2009-53399 (P2009-53399)

(32) 優先日平成21年3月6日 (2009.3.6)(33) 優先権主張国・地域又は機関

日本国(JP)

(71) 出願人 000153878

株式会社半導体エネルギー研究所神奈川県厚木市長谷398番地

(72) 発明者 坂田 淳一郎

神奈川県厚木市長谷398番地 株式会社

半導体エネルギー研究所内

(72)発明者 廣橋 拓也

神奈川県厚木市長谷398番地 株式会社

半導体エネルギー研究所内

(72) 発明者 岸田 英幸

神奈川県厚木市長谷398番地 株式会社

半導体エネルギー研究所内

最終頁に続く

(54) 【発明の名称】 トランジスタ

(57)【要約】

【課題】安定した電気特性を有する薄膜トランジスタを 有する、信頼性のよい半導体装置 を提供することを課題の一とする。

【解決手段】半導体層を酸化物半導体層とする逆スタガ型薄膜トランジスタを含む半導体

装置において、酸化物半導体層上にバッファ層を有する 。バッファ層は、半導体層のチャ


ネル形成領域と、ソース電極層及びドレイン電極層とに 接する。バッファ層は膜内に抵抗


分布を有し、半導体層のチャネル形成領域上に設けられる領域の電気伝導度は半導体層の

チャネル形成領域の電気伝導度より低く、ソース電極層 及びドレイン電極層と接する領域

の電気伝導度は半導体層のチャネル形成領域の電気伝導 度より高い。

【選択図】図1





【特許請求の範囲】

【請求項1】

チャネル形成領域を有する第1の酸化物半導体膜と、ソース電極又はドレイン電極との間に、InとAlとZnとを有する第2の酸化物半導体膜を有し、前記第1の酸化物半導体膜は、前記第2の酸化物半導体膜を介して前記ソース電極又はドレイン電極と電気的に接続されるトランジスタであって、

前記第2の酸化物半導体膜は、前記第1の酸化物半導体膜と重ならず且つ前記ソース電極又はドレイン電極と接する領域を有するトランジスタ。

【請求項2】

請求項1において、

10

前記第2の酸化物半導体膜は、前記第1の酸化物半導体膜の端部を覆う領域を有するトランジスタ。

【請求項3】

請求項1又は2において、

前記第1の酸化物半導体膜は、Inと、Gaと、Znとを有するトランジスタ。

【請求項4】

請求項1乃至3のいずれか一において、

前記第2の酸化物半導体膜において前記ソース電極又はドレイン電極と接する領域は、前記第2の酸化物半導体膜において前記第1の酸化物半導体膜と接する領域と比較して低抵抗であるトランジスタ。

20

【請求項5】

請求項1乃至4のいずれか一において、

前記ソース電極又はドレイン電極は、亜鉛と比較して標準電極電位が小さい金属を有するトランジスタ。

【発明の詳細な説明】

【技術分野】

[00001]

酸化物半導体を用いる半導体装置及びその作製方法に関する。

【背景技術】

[0 0 0 2]

30

40

金属酸化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられている。

[0003]

金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られている(特許文献1乃至4、非特許文献1参照。)。

[0004]

ところで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば、ホモロガス相を有する $InGaO_3$ (ZnO)m(m:自然数)は、In、Ga及びZnを有する多元系酸化物半導体として知られている(非特許文献 <math>2 乃至 4 参照。)。

[0005]

そして、上記のようなIn-Ga-Zn系酸化物で構成される酸化物半導体を薄膜トランジスタのチャネル層として適用可能であることが確認されている(特許文献 5、非特許文献 5及び 6 参照。)。

【先行技術文献】

【特許文献】

[0006]

【特許文献1】特開昭60-198861号公報

【特許文献2】特開平8-264794号公報 【特許文献3】特表平11-505377号公報 【特許文献4】特開2000-150900号公報 【特許文献 5 】特開 2 0 0 4 - 1 0 3 9 5 7 号公報 【非特許文献】 [0007] 【非特許文献 1】 M. W. Prins, K. O. Grosse-Holz, G. Muller, J. F. M. Cillessen, J. B. Gie sbers, R. P. Weening, and R. M. Wolf, A 10 ferroelectric transparent thin-film tran sistor」、 Appl. Phys. Lett.、17 June 1996、 Vol.68 p.3650-p.3652 【非特許文献2】M. Nakamura, N. Kimizuka, and T. Mohri, The Phase Relations in the In2O3 -Ga2ZnO4-ZnO System at 1350 」、J. Solid tate Chem., 1991, Vol. 93, p. 298-p. 315 【非特許文献 3】N. Kimizuka, M. Isobe, and M. Na kamura、「Syntheses and Single-Crystal Dat a of Homologous Compounds, In2O3(ZnO)m(m 20 = 3, 4, and 5), InGaO3(ZnO)3, and Ga2O3(Zn O) m (m = 7, 8, 9, and 16) in the In 2 O 3 - Zn Ga 2 O 4-ZnO System」、 J. Solid State Chem.、1995 、Vol.116, p.170-p.178 【非特許文献4】中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、InFe O 3 (Z n O) m (m : 自然数) とその同型化合物の合成および結晶構造」、固体物理、 1993年、Vol.28、No.5、p.317-p.327 【非特許文献 5】K. Nomura, H. Ohta, K. Ueda, Kamiya, M. Hirano, and H. Hosono、「Thin-f ilm transistor fabricated in single-crys 30 talline transparent oxide semiconductor, 、SCIENCE、2003、Vol.300、p.1269-p.1272 【非特許文献 6】 K. Nomura, H. Ohta, A. Takagi, T . Kamiya, M. Hirano, and H. Hosono、「Room -temperature fabrication of transparent flexible thin-film transistors using amo rphous oxide semiconductors, NATURE, 2004 Vol.432 p.488-p.492 【発明の概要】 【発明が解決しようとする課題】 40 [0008] 安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置を提供す ることを課題の一とする。 【課題を解決するための手段】 [0009]半導体層を酸化物半導体層とする逆スタガ型薄膜トランジスタを含む半導体装置において

、酸化物半導体層上にバッファ層を有する。バッファ層は、半導体層のチャネル形成領域と、ソース電極層及びドレイン電極層とに接する。バッファ層は膜内に抵抗分布を有し、半導体層のチャネル形成領域上に設けられる領域の電気伝導度(電気伝導率)は半導体層のチャネル形成領域の電気伝導度(電気伝導率)より低く、ソース電極層及びドレイン電極層と接する領域の電気伝導度(電気伝導率)は半導体層のチャネル形成領域の電気伝導

20

30

40

50

度(電気伝導率)より高い。また、バッファ層及び半導体層は、ゲート絶縁層よりも電気伝導度(電気伝導率)が高い(抵抗が低い)。よって、電気伝導度(電気伝導率)は高い順から、バッファ層の低抵抗領域(ソース電極層及びドレイン電極層と接する領域)、半導体層のチャネル形成領域、バッファ層の高抵抗領域(チャネル形成領域上に設けられる領域)、ゲート絶縁層となる。

[0010]

チャネル形成領域と接する領域のバッファ層は高抵抗化領域であるので、薄膜トランジスタの電気特性は安定化し、オフ電流の増加などを防止することができる。一方、ソース電極層及びドレイン電極層と接する領域のバッファ層は低抵抗領域であるので、コンタクト抵抗が低く、オン電流を高くすることができる。よって、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置とすることが可能となる。

[0011]

バッファ層は、チタン、モリブデン、又はマンガンを含む酸化物半導体層を用いることができる。酸化物半導体層にチタン、モリブデン、又はマンガンの金属元素を含ませると、酸化物半導体層は高抵抗化する。

[0012]

なお、本明細書中において、バッファ層に含む、チタン、モリブデン、又はマンガンの元素はバッファ層の成膜時に含ませるものとする。例えばチタン、モリブデン、又はマンガンを含むターゲットを用いて、スパッタ法によりバッファ層を形成する。

[0013]

バッファ層に用いる酸化物半導体層としては、半導体特性を有する酸化物材料を用いればよい。例えば、I n M O $_3$ (Z n O) $_m$ (m > 0)で表記される構造の酸化物半導体を用いることができ、特に、I n - G a - Z n - O S 酸化物半導体を用いるのが好ましい。なお、M は、ガリウム(G a)、鉄(F e)、ニッケル(N i)、マンガン(M n)及びバルト(C o)から選ばれた一の金属元素又は複数の金属元素を示す。例えばM として、G a の場合があることの他、G a と N i 又はG a と F e など、G a 以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、M として含まれる金属元素の他に、不純物元素として F e、N i その他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。本明細書においては、I n M O $_3$ (Z n O) $_m$ (m > 0)で表記される構造の酸化物半導体のうち、M として少なくともG a を含む構造の酸化物半導体をI n - I G a - I n - I O I S 軟化物半導体と呼び、該薄膜をI n - I G a - I N - I O I S 非単結晶膜とも呼ぶ。

[0014]

また、バッファ層に用いる酸化物半導体層に適用する酸化物半導体として上記の他にも、In-Sn-Zn-O系、In-Al-Zn-O系、Sn-Ga-Zn-O系、Al-Ga-Zn-O系、Sn-Al-Zn-O系、In-Zn-O系、Sn-Zn-O系、Al-Zn-O系、In-O系、Sn-Zn-O系、Al-Zn-O系、In-O系、In-O系、Sn-O系、

[0015]

また、バッファ層として、低抵抗な金属領域、及び高抵抗な金属酸化領域を有する膜を用いることもできる。この場合、金属膜を形成後、その金属膜に選択的に酸化処理を行うことで、バッファ層中に高抵抗な金属酸化領域を形成することができる。

[0016]

本明細書で開示する発明の構成の一形態は、絶縁表面を有する基板上に、ゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上にチャネル形成領域を含む酸化物半導体層と、酸化物半導体層上にバッファ層と、バッファ層上にソース電極層及びドレイン電極層を有し、バッファ層においてソース電極層又はドレイン電極層と接する第1の領域は酸化物半導体層のチャネル形成領域と接する第2の領域より電気伝導度が高い。

[0017]

本明細書で開示する発明の構成の他の一形態は、絶縁表面を有する基板上に、ゲート電極

層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上にチャネル形成領域を含む酸化物半導体層と、酸化物半導体層上にバッファ層と、バッファ層上にソース電極層及びドレイン電極層を有し、バッファ層はチタン、モリブデン、又はマンガンを含む酸化物半導体層であり、バッファ層においてソース電極層又はドレイン電極層と接する第 1 の領域は酸化物半導体層のチャネル形成領域と接する第 2 の領域より電気伝導度が高い。

[0018]

また、バッファ層としてチタン、モリブデン、又はマンガンを含む酸化物半導体層を用いる場合、ソース電極層及びドレイン電極層に、酸素親和性の高い金属を含有する材料を用いていることが好ましい。また、上記酸素親和性の高い金属は、チタン、アルミニウム、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択された材料であることが好ましい。この場合、バッファ層において酸化物半導体層のチャネル形成領域と接する第2の領域よりソース電極層又はドレイン電極層と接する第1の領域に含まれる酸素の組成比が低い(酸素濃度が低い)ことが好ましい。

[0019]

本明細書で開示する発明の構成の他の一形態は、絶縁表面を有する基板上に、ゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上にチャネル形成領域を含む酸化物半導体層と、酸化物半導体層上にバッファ層と、バッファ層上にソース電極層及びドレイン電極層を有し、バッファ層においてソース電極層又はドレイン電極層と接する第1の領域は金属領域であり、酸化物半導体層のチャネル形成領域と接する第2の領域は金属酸化領域であり、金属酸化領域は酸化物半導体層のチャネル形成領域より電気伝導度が低い

[0020]

本明細書で開示する発明の構成の他の一形態は、絶縁表面を有する基板上にゲート電極層を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上にチャネル形成領域を含む第1の酸化物半導体層を形成し、第1の酸化物半導体層上にチタン、モリブデン、又はマンガンを含む第2の酸化物半導体層及びドレイン電極層を形成し、チタン、モリブデン、又はマンガンを含む第2の酸化物半導体層及びドレイン電極層及びドレイン電極層に加熱処理を行い、第2の酸化物半導体層においてソース電極層又はドレイン電極層と接する第1の領域は第1の酸化物半導体層のチャネル形成領域と接する第2の領域より電気伝導度を高める。該加熱処理により第2の領域より第1の領域に含まれる酸素濃度を低くすることができる。

[0021]

本明細書で開示する発明の構成の他の一形態は、絶縁表面を有する基板上にゲート電極層を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上にチャネル形成領域を含む酸化物半導体層を形成し、酸化物半導体層上に金属膜を形成し、金属膜の第 1 の領域上にソース電極層及びドレイン電極層を形成し、金属膜において、酸化物半導体層のチャネル形成領域に接する第 2 の領域に酸化処理を行い、金属酸化領域を形成する。該酸化処理としては、酸素プラズマ処理を行うことができる。

[0022]

チャネル形成領域を含む酸化物半導体層、バッファ層、ソース電極層及びドレイン電極層 を含む薄膜トランジスタを覆い、かつチャネル形成領域を含む酸化物半導体層に接する絶 縁膜を形成してもよい。

[0 0 2 3]

また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース線に対して、駆動回路保護用の保護回路を同一基板上に設けることが好ましい。保護回路は、酸化物半導体を用いた非線形素子を用いて構成することが好ましい。

[0024]

なお、第1、第2として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。

10

20

30

40

[0025]

また、駆動回路を有する表示装置としては、液晶表示装置の他に、発光素子を用いた発光表示装置や、電気泳動表示素子を用いた電子ペーパーとも称される表示装置が挙げられる

[0026]

発光素子を用いた発光表示装置においては、画素部に複数の薄膜トランジスタを有し、画素部においてもある薄膜トランジスタのゲート電極と他のトランジスタのソース配線、或いはドレイン配線を接続させる箇所を有している。また、発光素子を用いた発光表示装置の駆動回路においては、薄膜トランジスタのゲート電極とその薄膜トランジスタのソース配線、或いはドレイン配線を接続させる箇所を有している。

[0027]

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置 全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

【発明の効果】

[0028]

安定した電気特性を有する薄膜トランジスタを得ることができ、良好な動特性を有する薄膜トランジスタを作製できる。よって、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置を提供することができる。

【図面の簡単な説明】

[0029]

- 【図1】半導体装置を説明する図。
- 【図2】半導体装置の作製方法を説明する図。
- 【図3】半導体装置を説明する図。
- 【図4】半導体装置の作製方法を説明する図。
- 【図5】半導体装置を説明する図。
- 【図6】半導体装置の作製方法を説明する図。
- 【図7】半導体装置を説明する図。
- 【図8】半導体装置の作製方法を説明する図。
- 【図9】半導体装置の作製方法を説明する図。
- 【図10】半導体装置の作製方法を説明する図。
- 【図11】半導体装置の作製方法を説明する図。
- 【図12】半導体装置の作製方法を説明する図。 【図13】半導体装置の作製方法を説明する図。
- 【図14】半導体装置を説明する図。
- 【図15】半導体装置を説明する図。
- 【図16】半導体装置を説明する図。
- 【図17】半導体装置を説明する図。
- 【図18】半導体装置を説明する図。
- 【図19】半導体装置を説明する図。
- 【図20】半導体装置の画素等価回路を説明する図。
- 【図21】半導体装置を説明する図。
- 【図22】半導体装置を説明する図。
- 【図23】電子ペーパーの使用形態の例を説明する図。
- 【図24】電子書籍の一例を示す外観図。
- 【図25】テレビジョン装置およびデジタルフォトフレームの例を示す外観図。
- 【図26】遊技機の例を示す外観図。
- 【図27】携帯型コンピュータ及び携帯電話機の一例を示す外観図。
- 【図28】計算による構造を示す図。
- 【図29】計算による構造を示す図。
- 【図30】計算による状態密度を示す図。

10

20

30

30

40

- 【図31】計算による状態密度を示す図。
- 【図32】計算による状態密度を示す図。
- 【図33】計算による状態密度を示す図。
- 【図34】計算による構造を示す図。
- 【図35】計算前後における、原子の密度を示す図。
- 【発明を実施するための形態】
- [0030]

実施の形態について、図面を用いて詳細に説明する。但し、以下の説明に限定されず、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

[0031]

(実施の形態1)

半導体装置及び半導体装置の作製方法を図1及び図2を用いて説明する。

[0032]

図1(A)は半導体装置の有する薄膜トランジスタ470の平面図であり、図1(B)は図1(A)の線C1-C2における断面図である。薄膜トランジスタ470は逆スタガ型の薄膜トランジスタであり、絶縁表面を有する基板である基板400上に、ゲート電極層401、ゲート絶縁層402、半導体層403、バッファ層404、ソース電極層又はドレイン電極層405a、405bを含む。また、薄膜トランジスタ470を覆い、バッファ層404に接する絶縁膜407が設けられている。

[0 0 3 3]

バッファ層 4 0 4 は、ソース電極層又はドレイン電極層 4 0 5 a、 4 0 5 bと接する低抵抗領域である第 1 の領域 4 0 9 a、 4 0 9 b、及び半導体層 4 0 3 のチャネル形成領域と接する高抵抗領域である第 2 の領域 4 0 8 を有している。なお明細書の図面において、バッファ層 4 0 4、半導体層 4 0 3 の網掛けの領域を低抵抗領域である第 1 の領域 4 0 9 a、 4 0 9 b、低抵抗領域 4 3 5 a、 4 3 5 bとして示す。

[0034]

バッファ層404は膜内に抵抗分布を有し、半導体層403のチャネル形成領域上に設けられる第2の領域408の電気伝導度は半導体層403のチャネル形成領域の電気伝導度より低く、ソース電極層又はドレイン電極層405a、405bと接する第1の領域409a、409bの電気伝導度は半導体層403のチャネル形成領域の電気伝導度より高い。また、バッファ層404及び半導体層403は、ゲート絶縁層402よりも電気伝導度が高い(抵抗が低い)。よって、電気伝導度は高い順から、バッファ層404の低抵抗領域(第1の領域409a、409b)、半導体層403のチャネル形成領域、バッファ層404の高抵抗領域(第2の領域408)、ゲート絶縁層402となる。

[0035]

チャネル形成領域と接する領域のバッファ層は高抵抗化領域であるので、薄膜トランジスタの電気特性は安定化し、オフ電流の増加などを防止することができる。一方、ソース電極層及びドレイン電極層と接する領域のバッファ層は低抵抗領域であるので、コンタクト抵抗が低く、オン電流は高くすることができる。よって、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置とすることが可能となる。

[0036]

バッファ層 4 0 4 は、チタン、モリブデン、又はマンガンを含む酸化物半導体層を用いることができる。酸化物半導体層にチタン、モリブデン、又はマンガンの金属元素を含ませると、酸化物半導体層は高抵抗化する。

[0037]

バッファ層404の例として、In-Ga-Zn-O系酸化物半導体にチタン(Ti)、 又はモリブデン(Mo)を含ませた構造の電子状態について計算を行った。計算方法を以 10

20

30

40

下に示す。

[0038]

Tiを含むIn-Ga-Zn-O系酸化物半導体構造、Moを含むIn-Ga-Zn-O系酸化物半導体構造ともに密度は、非晶質In-Ga-Zn-O系酸化物半導体の実験値5.9g/cm³に固定した。これらの2つの構造に対して、下記計算条件で計算を行った。なお、古典分子動力学(MD)計算は富士通株式会社製の計算ソフトMaterials Explorer 5.0を用い、第一原理計算はaccelrys社製の第一原理計算ソフトCASTEPを用いた。

[0039]

最初に、古典分子動力学(MD)計算と第一原理計算により作製したIn・Ga・Zn・O系酸化物半導体にTiまたはMoを含ませた。次に、第一原理計算で温度3000Kより、1500K、300Kと温度を降温させながら、粒子数(N)、体積(V)、温度(T)が一定の条件(アンサンブルNVT)で、時間刻み幅1fsec、各温度でのステップ数2000step、電子のカットオフエネルギー260eV、逆格子のメッシュ(k点)1×1×1で計算し、最後に第一原理計算で電子のカットオフエネルギー420eV、逆格子のメッシュ(k点)2×2×2で構造最適化した。

[0040]

計算により得られたTi、またはMoを含むIn-Ga-Zn-O系酸化物半導体構造の構造を図28及び図29に示す。黒丸が金属原子、白丸が酸素原子を表す。大きな黒丸がTi又はMoである。原子数は、図28のTiを含むIn-Ga-Zn-O系酸化物半導体構造において、In、Ga、Znがそれぞれ12個、Oが50個、Tiが1個であり、図29のMoを含むIn-Ga-Zn-O系酸化物半導体構造において、In、Ga、Znがそれぞれ12個、Oが51個、Moが1個である。

[0041]

図28及び図29のTiを含むIn-Ga-Zn-O系酸化物半導体構造及びMoを含むIn-Ga-Zn-O系酸化物半導体構造に対して、第一原理計算で電子のカットオフエネルギー420eV、逆格子のメッシュ(k点)が3×3×3の条件で、電子の状態密度を計算した。

[0042]

図30の(a)にIn-Ga-Zn-O系酸化物半導体構造、(b)にTiを含むIn-Ga-Zn-O系酸化物半導体構造、(c)にMoを含むIn-Ga-Zn-O系酸化物半導体構造、(c)にMoを含むIn-Ga-Zn-O系酸化物半導体構造それぞれにおける全体の状態密度を示す。図30(a)(b)(c)は、フェルミエネルギーを横軸の原点に取っている。図30の(a)のIn-Ga-Zn-O系酸化物半導体構造、(c)のMoを含むIn-Ga-Zn-O系酸化物半導体構造をてにおいてバンドギャップがあり、価電子帯上端、伝導帯下端が図中に示すように位置づけられる。フェルミエネルギーは価電子帯上端にある。

[0043]

図31(a)、(b)、(c)にTiを含むIn-Ga-Zn-O系酸化物半導体構造の(a)In、(b)Ga、(c)Znの1原子当たりの部分状態密度、図32(a)、(b)、(c)にMoを含むIn-Ga-Zn-O系酸化物半導体構造の(a)In、(b)Ga、(c)Znの1原子当たりの部分状態密度をそれぞれ示す。これらはそれぞれ系内に12原子あるが、その平均を取った。図31(a)、(b)、(c)及び図32(a)、(b)、(c)の結果を見ると、n型キャリアが入る伝導帯下端近傍の準位は、主にIn、Ga、Znのs軌道で形成されていることがわかる。

[0044]

一方、図31(d)にTiを含むIn-Ga-Zn-O系酸化物半導体構造のTi、図32(d)にMoを含むIn-Ga-Zn-O系酸化物半導体構造のMoの部分状態密度をそれぞれ示す。図31(d)及び図32(d)の結果を見ると、TiとMoの両方とも伝導帯下端の準位に寄与しているが、絶対値はIn、Ga、Znよりも小さいことがわかる

10

20

30

40

。さらに最も寄与しているのは s 軌道ではなく、 d 軌道である。これらのことから次の 2 つの結論が導ける。第一に、 T i や M o は伝導帯の下端の準位に寄与し難い。第二に、 T i や M o の 濃度を上げると、 伝導体下端の準位が I n 、 G a 、 Z n の s 軌道よりも T i や M o の d 軌道によって構成されるようになる。 d 軌道は s 軌道よりも異方性が強く、 アモルファス構造では n 型キャリアを伝導し難く、 移動度は低下する。

[0045]

以上の事から、TiやMoをIn-Ga-Zn-O系酸化物半導体に含ませると、高濃度になるに伴いn型キャリアを流し難い、電気伝導度の小さい膜になる事がわかる。よって、d軌道やf軌道が空になっている遷移金属元素であるTiやMoを、酸化物半導体層へ含ませることによって、電気伝導度を小さく(高抵抗化)することができる。

[0046]

なお、ソース電極層又はドレイン電極層 4 0 5 a 、 4 0 5 b に、酸素親和性の高い金属を含有する材料を用いていることが好ましい。また、上記酸素親和性の高い金属は、チタン、アルミニウム、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択された材料であることが好ましい。

[0047]

バッファ層404に接するソース電極層又はドレイン電極層405a、405bは、酸素親和性の高い金属を用いたものとすることが好ましい。酸素親和性の高い金属としては、例えば、チタン、アルミニウム、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムなどの、亜鉛と比較して標準電極電位が小さい金属が挙げられる。また、銅などを用いても良い。このように、酸素親和性の高い金属と、酸化物半導体層とが接する構成として熱処理等を行うことにより、酸化物半導体層であるバッファ層404のソース電極層又はドレイン電極層405a、405bと接する領域の酸素の組成比は、他の領域のそれと比較して小さくなる。該低酸素領域においては導電性が向上する傾向にあるから、低抵抗領域となる。なお、酸素親和性の高い金属は上記材料に限定されない。

[0048]

上記現象は、酸素親和性の高い金属が酸化物半導体層から酸素を引き抜くことに起因するものであるから、電極層の酸化物半導体層と接する領域の酸素の組成比は、他の領域のそれと比較して大きくなると考えられる(つまり、該領域において、電極層は酸化される)。これを考慮するならば、酸化物半導体層と接する領域の電極層において形成される金属酸化物は、導電性を有していることが好ましい。例えば、酸素親和性の高い金属としてチタンを用いる場合であれば、一酸化物に近い組成比(例えば、TiOxとした場合に0.5<××1.5程度)の酸化物が形成される条件で各種処理を行えばよい。これは、チタンの一酸化物は導電性を有するが、チタンの二酸化物は絶縁性を有するためである。

[0049]

ここで、酸素親和性の高い金属を電極層として用いる場合の効果について、計算機シミュレーションに基づいて説明する。ここでは、酸素親和性の高い金属としてチタンを用い、酸化物半導体層として、In-Ga-Zn-O系の酸化物半導体材料を用いる場合について計算を行っているが、開示する発明の一態様はこれに限定されない。なお、計算において、In-Ga-Zn-O系の酸化物半導体材料の組成はIn:Ga:Zn:O=1:1:1:4とした。

[0050]

はじめに、非晶質状態の酸化物半導体から酸素が失われることによる効果を検証した。

[0051]

まず、古典 M D (分子動力学)計算を用いたmelt-quench法により、In-Ga-Zn-O系酸化物半導体の非晶質構造を用意した。ここでは、総原子数が84個、密度が5.9g/cm³の構造について計算を行っている。金属-酸素間および酸素-酸素間についてはBorn-Mayer-Huggins型のポテンシャルを、金属-金属間についてはLennard-Jones型のポテンシャルを用い、N V T アンサンブルで計算を行った。計算プログラムとしては、Materials Explorerを用い

10

20

30

40

た。

[0052]

その後、上記古典MD計算により得られた構造に対して、密度汎関数理論(DFT)に基づく平面波・擬ポテンシャル法を用いた第一原理計算(量子MD計算)により、構造を最適化し、状態密度を求めた。また、任意の酸素原子を一つ取り除いた構造に対しても構造最適化を行い、状態密度を計算した。計算プログラムとしてはCASTEPを、交換相関汎関数としてはGGA-PBEを用いた。

[0053]

図33に、上記計算結果により得られた構造の状態密度を示す。図33(A)は、酸素欠損のない構造の状態密度であり、図33(B)は、酸素欠損がある構造の状態密度である。ここで、0(eV)はフェルミ準位に対応するエネルギーを表している。図33(A)および図33(B)より、酸素欠損がない構造では、フェルミ準位は価電子帯の上端に存在するのに対して、酸素欠損がある構造では、フェルミ準位は伝導帯中に存在することが分かる。酸素欠損がある構造ではフェルミ準位が伝導帯中に存在するため、伝導に寄与する電子数が増加し、抵抗が低い(導電率の高い)構造が得られる。

[0054]

次に、電極層として酸素親和性の高い金属を用いることにより、非晶質状態の酸化物半導体から酸素親和性の高い金属へと酸素が移動する様子を確認した。

[0055]

ここでは、前述の第一原理計算によって得られたIn-Ga-Zn-O系の非晶質構造上にチタン結晶を積層し、当該構造に対してNVTアンサンブルで量子MD計算を行った。計算プログラムとしてはCASTEPを、交換相関汎関数としてはGGA-PBEを用いた。また、温度条件は623K(350)とした。

[0056]

図34に量子MD計算前後の構造を示す。図34(A)は、量子MD計算前の構造であり、図34(B)は、量子MD計算後の構造である。量子MD計算後の構造では、量子MD計算前と比較して、チタンと結合した酸素の数が増加している。該構造変化は、非晶質状態の酸化物半導体層から酸素親和性の高い金属層へと酸素原子が移動することを示唆している。

[0057]

図35に量子MD計算前後における、チタンおよび酸素の密度を示す。各曲線はそれぞれ、量子MD計算前のチタンの密度(Ti_before)、量子MD計算後のチタンの密度(Ti_after)、量子MD計算前の酸素の密度(O_before)、量子MD計算後の酸素の密度(O_after)を表している。図35からも、酸素親和性の高い金属へと酸素原子が移動することが分かる。

[0058]

このように、酸化物半導体層と、酸素親和性の高い金属層とを接触させて熱処理を行うことにより、酸化物半導体層から金属層へと酸素原子が移動し、界面付近においてキャリア密度が増加することが確認された。これは、界面付近において低抵抗な領域が形成されることを示唆するものであり、半導体層と電極層とのコンタクト抵抗低減の効果をもたらすといえる。

[0059]

 10

20

30

40

含まれているものがある。本明細書においては、 $I n M O_3 (Z n O)_m (m > 0)$ で表記される構造の酸化物半導体のうち、M として少なくとも G a を含む構造の酸化物半導体を <math>I n - G a - Z n - O系酸化物半導体と呼び、該薄膜を I n - G a - Z n - O系非単結晶膜とも呼ぶ。

[0060]

また、酸化物半導体層に適用する酸化物半導体として上記の他にも、In-Sn-Zn-O系、In-Al-Zn-O系、Sn-Ga-Zn-O系、Al-Ga-Zn-O系、Sn-Al-Zn-O系、In-O系、Sn-O系、Sn-Zn-O系、Al-Zn-O系、In-O系、Sn-O系、Zn-O系の酸化物半導体を適用することができる。

[0061]

図2(A)乃至(E)は薄膜トランジスタ470の作製工程を示す断面図に相当する。

[0062]

図 2 (A)において、絶縁表面を有する基板である基板 4 0 0 上にゲート電極層 4 0 1 を設ける。下地膜となる絶縁膜を基板 4 0 0 とゲート電極層 4 0 1 の間に設けてもよい。下地膜は、基板 4 0 0 からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造により形成することができる。ゲート電極層 4 0 1 の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる

[0063]

例えば、ゲート電極層 4 0 1 の 2 層の積層構造としては、アルミニウム層上にモリブデン層が積層された 2 層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。 3 層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金またはアルミニウムとチタンの合金と、窒化チタンまたはチタン層とを積層した構造とすることが好ましい。

[0064]

ゲート電極層401上にゲート絶縁層402を形成する。

[0065]

ゲート絶縁層 4 0 2 は、プラズマCVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層又は窒化酸化シリコン層を単層で又は積層して形成することができる。また、ゲート絶縁層 4 0 2 として、有機シランガスを用いたCVD法により酸化シリコン層を形成することも可能である。有機シランガスとしては、珪酸エチル(TEOS:化学式Si(OC $_2$ H $_5$) $_4$)、テトラメチルシラン(TMS:化学式Si(CH $_3$) $_4$)、テトラメチルシクロテトラシロキサン(TMCTS)、オクタメチルシクロテトラシロキサン(OMCTS)、ヘキサメチルジシラザン(HMDS)、トリエトキシシラン(SiH(OС $_2$ H $_5$) $_3$)、トリスジメチルアミノシラン(SiH(N(CH $_3$) $_2$)。

[0066]

ゲート絶縁層402上に、第1の酸化物半導体膜433、第2の酸化物半導体膜434を順に積層する(図2(A)参照。)。

[0067]

なお、第1の酸化物半導体膜433をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層402の表面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。

[0068]

10

20

30

40

20

30

40

50

なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、 N_2 O などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にC 1_2 、C F $_a$ などを加えた雰囲気で行ってもよい。

[0069]

第1の酸化物半導体膜433としてIn-Ga-Zn-O系非単結晶膜を用いる。第1の酸化物半導体膜433は、In-Ga-Zn-O系酸化物半導体ターゲットを用いてスパッタ法により成膜する。

[0070]

第2の酸化物半導体膜434としてチタンを含むIn-Ga-Zn-O系非単結晶膜を用いる。第2の酸化物半導体膜434は、酸化チタンを含むIn-Ga-Zn-Oターゲットを用いてスパッタ法により成膜する。

「それい C スパッタ法により 成 戻 9 る。 【 0 0 7 1 】

ゲート絶縁層402、第1の酸化物半導体膜433、第2の酸化物半導体膜434を大気に触れさせることなく連続的に形成してもよい。大気に触れさせることなく連続成膜することで、大気成分や大気中に浮遊する不純物元素に汚染されることなく各積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減することができる。

[0072]

第 1 の酸化物半導体膜 4 3 3 、第 2 の酸化物半導体膜 4 3 4 をフォトリソグラフィ工程により島状の酸化物半導体層である半導体層 4 0 3 、酸化物半導体層 4 3 1 に加工する。

[0073]

ゲート絶縁層402、半導体層403、及び酸化物半導体層431上に導電膜432を形成する(図2(B)参照。)。

[0074]

導電膜432の材料としては、酸素親和性の高い金属であるチタン膜を用いる。また、チタン膜上にA1、Cr、Ta、Mo、Wから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜などを積層してもよい。

[0075]

酸化物半導体層431、導電膜432をエッチング工程によりエッチングし、バッファ層404、ソース電極層又はドレイン電極層405a、405bを形成する(図2(C)参照。)。なお、バッファ層404は一部のみがエッチングされ、溝部(凹部)を有するバッファ層404となる。

[0076]

次に、酸化物半導体層であるバッファ層404及びソース電極層又はドレイン電極層405a、405bに加熱処理を行う。加熱処理により酸化物半導体層から金属層へと酸素原子が移動するので、ソース電極層又はドレイン電極層405a、405bと接する第1の領域409a、409bは低抵抗化する。一方半導体層403のチャネル形成領域と接する第2の領域409a、409b及び高抵抗領域である第2の領域409a、409b及び高抵抗領域である第2の領域408が形成される(図2(D)参照。)。また、この加熱処理により、半導体層403のソース電極層又はドレイン電極層405a、405bと接する領域も、同様に酸化物半導体層から金属層へと酸素原子が移動して、低抵抗領域435a、435bが形成される。

[0077]

加熱処理は、200~600、代表的には300~500 で行うと良い。例えば、窒素雰囲気下で350、1時間の熱処理を行う。

[0078]

以上の工程で、図2(E)に示す逆スタガ型の薄膜トランジスタ470を作製することができる。また、薄膜トランジスタ470を覆い、バッファ層404に接する絶縁膜407を形成している。

[0079]

チャネル形成領域と接する領域のバッファ層は高抵抗化領域であるので、薄膜トランジス

タの電気特性は安定化し、オフ電流の増加などを防止することができる。一方、ソース電極層及びドレイン電極層と接する領域のバッファ層は低抵抗領域であるので、コンタクト抵抗が低く、オン電流は高くすることができる。よって、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置とすることが可能となる。

[0800]

(実施の形態2)

ここでは、実施の形態 1 において、チャネル形成領域を有する酸化物半導体層とバッファ層とが異なるエッチング工程で加工された薄膜トランジスタを有する半導体装置の例を図3 及び図 4 に示す。従って、他は実施の形態 1 と同様に行うことができ、実施の形態 1 と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。

[0081]

図3(A)は半導体装置の有する薄膜トランジスタ471の平面図であり、図3(B)は図3(A)の線C3-C4における断面図である。薄膜トランジスタ471は逆スタガ型の薄膜トランジスタであり、絶縁表面を有する基板である基板400上に、ゲート電極層401、ゲート絶縁層402、半導体層403、バッファ層404、ソース電極層又はドレイン電極層405a、405bを含む。また、薄膜トランジスタ471を覆い、バッファ層404に接する絶縁膜407が設けられている。

[0082]

バッファ層 4 0 4 は、ソース電極層又はドレイン電極層 4 0 5 a、 4 0 5 bと接する低抵抗領域である第 1 の領域 4 0 9 a、 4 0 9 b、及び半導体層 4 0 3 のチャネル形成領域と接する高抵抗領域である第 2 の領域 4 0 8 を有している。

[0083]

薄膜トランジスタ471においては、バッファ層404は、半導体層403の端部を覆ってソース電極層又はドレイン電極層405a、405bの下に延在して形成されている。

[0084]

図4(A)乃至(E)は薄膜トランジスタ471の作製工程を示す断面図に相当する。

[0085]

絶縁表面を有する基板である基板400上にゲート電極層401を設け、ゲート電極層4 01上にゲート絶縁層402を形成する。

[0086]

ゲート絶縁層402上に、酸化物半導体膜を形成し、島状にエッチング加工して半導体層403を形成する(図4(A)参照。)。

[0087]

島状に加工された半導体層 4 0 3 上を覆うように酸化物半導体膜 4 3 6 を形成し、酸化物半導体膜 4 3 6 上に導電膜 4 3 2 を積層する(図 4 (B) 参照。)。酸化物半導体膜 4 3 6 は、実施の形態 1 における第 2 の酸化物半導体膜 4 3 4 と同様の膜であり、チタンを含む I n - G a - Z n - O 系非単結晶膜を用いる。酸化物半導体膜 4 3 6 は、酸化チタンを含む I n - G a - Z n - O ターゲットを用いてスパッタ法により成膜する。

[0088]

導電膜432の材料としては、酸素親和性の高い金属であるチタン膜を用いる。

[0089]

酸化物半導体膜436、導電膜432をエッチング工程によりエッチングし、バッファ層404、ソース電極層又はドレイン電極層405a、405bを形成する(図4(C)参照。)。なお、バッファ層404は一部のみがエッチングされ、溝部(凹部)を有するバッファ層404となる。

[0090]

次に、酸化物半導体層であるバッファ層404及びソース電極層又はドレイン電極層405a、405bに加熱処理を行う。加熱処理により酸化物半導体層から金属層へと酸素原子が移動するので、ソース電極層又はドレイン電極層405a、405bと接する第1の領域409a、409bは低抵抗化する。一方半導体層403のチャネル形成領域と接す

10

20

30

40

る第 2 の領域 4 0 8 は高抵抗なままである。よってバッファ層 4 0 4 に低抵抗領域である第 1 の領域 4 0 9 a 、 4 0 9 b 及び高抵抗領域である第 2 の領域 4 0 8 が形成される(図 4 (D) 参照。)。

[0091]

加熱処理は、200~600、代表的には300~500 で行うと良い。例えば、窒素雰囲気下で350、1時間の熱処理を行う。

[0092]

以上の工程で、図4(E)に示す逆スタガ型の薄膜トランジスタ471を作製することができる。また、薄膜トランジスタ471を覆い、バッファ層404に接する絶縁膜407を形成している。

[0093]

このように、薄膜トランジスタの作製工程において、エッチング加工の工程順を変化させることで、形状の異なる薄膜トランジスタを種々作製することができる。

[0094]

チャネル形成領域と接する領域のバッファ層は高抵抗化領域であるので、薄膜トランジスタの電気特性は安定化し、オフ電流の増加などを防止することができる。一方、ソース電極層及びドレイン電極層と接する領域のバッファ層は低抵抗領域であるので、コンタクト抵抗が低く、オン電流は高くすることができる。よって、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置とすることが可能となる。

[0095]

(実施の形態3)

半導体装置及び半導体装置の作製方法の他の例を図 5 及び図 6 を用いて説明する。本実施の形態は、実施の形態 1 及び 2 において、バッファ層の材料及び作製方法が異なる例である。従って、他は実施の形態 1 及び 2 と同様に行うことができ、実施の形態 1 及び 2 と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。

[0096]

図 5 (A) は半導体装置の有する薄膜トランジスタ460の平面図であり、図5(B)は図5(A)の線D1-D2における断面図である。薄膜トランジスタ460は逆スタガ型の薄膜トランジスタであり、絶縁表面を有する基板である基板450上に、ゲート電極層451、ゲート絶縁層452、半導体層453、バッファ層454、ソース電極層又はドレイン電極層455a、455bを含む。また、薄膜トランジスタ460を覆い、バッファ層454に接する絶縁膜457が設けられている。

[0097]

バッファ層 4 5 4 は、ソース電極層又はドレイン電極層 4 5 5 a 、 4 5 5 b と接する低抵抗領域である第 1 の領域 4 5 9 a 、 4 5 9 b 、及び半導体層 4 5 3 のチャネル形成領域と接する高抵抗領域である第 2 の領域 4 5 8 を有している。

[0098]

バッファ層 4 5 4 は膜内に抵抗分布を有し、半導体層 4 5 3 のチャネル形成領域上に設けられる第 2 の領域 4 5 8 の電気伝導度は半導体層 4 5 3 のチャネル形成領域の電気伝導度より低く、ソース電極層又はドレイン電極層 4 5 5 a、 4 5 5 bと接する第 1 の領域 4 5 9 a、 4 5 9 bの電気伝導度は半導体層 4 5 3 のチャネル形成領域の電気伝導度より高い。また、バッファ層 4 5 4 及び半導体層 4 5 3 は、ゲート絶縁層 4 5 2 よりも電気伝導度が高い(抵抗が低い)。よって、電気伝導度は高い順から、バッファ層 4 5 4 の低抵抗領域(第 1 の領域 4 5 9 a、 4 5 9 b)、半導体層 4 5 3 のチャネル形成領域、バッファ層 4 5 4 の高抵抗領域(第 2 の領域 4 5 8)、ゲート絶縁層 4 5 2 となる。

[0099]

バッファ層 4 5 4 は、低抵抗な第 1 の領域 4 5 9 a 、 4 5 9 b を金属領域、及び高抵抗な第 2 の領域 4 5 8 を金属酸化領域で構成されている膜である。このようなバッファ層 4 5 4 は、金属膜を形成後、その金属膜に選択的に酸化処理を行うことで形成することができる。

10

20

30

40

20

30

40

50

[0 1 0 0]

図6(A)乃至(E)は薄膜トランジスタ460の作製工程を示す断面図を示す。

[0101]

基板 4 5 0 上にゲート電極層 4 5 1 を形成し、ゲート電極層 4 5 1 上にゲート絶縁層 4 5 2 を形成する。

[0102]

ゲート絶縁層 4 5 2 上に、酸化物半導体膜 4 6 3 を形成し、酸化物半導体膜 4 6 3 上に金属膜 4 6 4 を順に積層する(図 6 (A) 参照。)。

[0103]

酸化物半導体膜463としてIn-Ga-Zn-O系非単結晶膜を用いる。酸化物半導体膜463は、In-Ga-Zn-O系酸化物半導体ターゲットを用いてスパッタ法により成膜する。

[0104]

金属膜464は、高抵抗領域を形成するために作製工程において選択的に酸化処理が可能な材料であればよく、タンタル(Ta)やアルミニウム(Al)を用いることができる。 金属膜464としてタンタル膜を形成する。

[0105]

酸化物半導体膜463、金属膜464をフォトリソグラフィエ程により島状の酸化物半導体層である半導体層453、バッファ層454に加工する。

[0106]

ゲート絶縁層 4 5 2 、半導体層 4 5 3 、及びバッファ層 4 5 4 上に導電膜 4 6 2 を形成する(図 6 (B) 参照。)。

[0107]

導電膜 4 6 2 をエッチング工程によりエッチングし、ソース電極層又はドレイン電極層 4 5 5 a 、 4 5 5 b を形成する(図 6 (C) 参照。)。

[0108]

次に、バッファ層454に選択的に酸化処理を行う。酸化処理としては、プラズマ処理や薬液による改質処理を行えばよい。バッファ層454のソース電極層又はドレイン電極層455a、455bに覆われていない領域に酸化処理として酸素プラズマ処理を行い、高抵抗な金属酸化領域を形成する。この金属酸化領域はバッファ層454において半導体層453のチャネル形成領域と接する第2の領域458である。一方、ソース電極層又はドレイン電極層455a、455bと接する第1の領域459a、459bは酸化処理されないので、低抵抗な金属領域のままである。よってバッファ層454に低抵抗領域である第1の領域459a、459b及び高抵抗領域である第2の領域458が形成される(図6(D)参照。)。

[0109]

その後、200 ~600 、代表的には300 ~500 の熱処理を行うと良い。例えば、窒素雰囲気下で350 、1時間の熱処理を行う。この熱処理により半導体層453を構成するIn-Ga-Zn-O系酸化物半導体の原子レベルの再配列が行われる。この熱処理(光アニール等も含む)は、半導体層453中におけるキャリアの移動を阻害する歪みを解放できる。なお、上記の熱処理を行うタイミングは、酸化物半導体膜463の形成後であれば特に限定されない。

[0110]

また、ソース電極層又はドレイン電極層455a、455bに酸素親和性の高い金属であるチタン膜を用いるため、この加熱処理により、半導体層453のソース電極層又はドレイン電極層455a、455bと接する領域では、実施の形態1及び2と同様に酸化物半導体層から金属層へと酸素原子が移動して、低抵抗領域465a、465bが形成される

[0111]

以上の工程で、図6(E)に示す半導体層453をチャネル形成領域とする逆スタガ型の

薄膜トランジスタ460を作製することができる。また、薄膜トランジスタ460を覆い 、バッファ層454に接する絶縁膜457を形成している。

[0112]

チャネル形成領域と接する領域のバッファ層は高抵抗化領域であるので、薄膜トランジスタの電気特性は安定化し、オフ電流の増加などを防止することができる。一方、ソース電極層及びドレイン電極層と接する領域のバッファ層は低抵抗領域であるので、コンタクト抵抗が低く、オン電流は高くすることができる。よって、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置とすることが可能となる。

[0113]

(実施の形態4)

ここでは、実施の形態 3 において、チャネル形成領域を有する酸化物半導体層とバッファ層とが異なるエッチング工程で加工された薄膜トランジスタを有する半導体装置の例を図7及び図 8 に示す。従って、他は実施の形態 3 と同様に行うことができ、実施の形態 3 と同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。

[0114]

図 7 (A) は半導体装置の有する薄膜トランジスタ480の平面図であり、図 7 (B) は図 7 (A) の線 D 3 - D 4 における断面図である。薄膜トランジスタ480 は逆スタガ型の薄膜トランジスタであり、絶縁表面を有する基板である基板 450 上に、ゲート電極層 451、ゲート絶縁層 452、半導体層 453、バッファ層 454、ソース電極層又はドレイン電極層 455a、455 b を含む。また、薄膜トランジスタ480を覆い、バッファ層 454 に接する絶縁膜 457 が設けられている。

[0 1 1 5]

バッファ層 4 5 4 は、ソース電極層又はドレイン電極層 4 5 5 a 、 4 5 5 b と接する低抵抗領域である第 1 の領域 4 5 9 a 、 4 5 9 b 、及び半導体層 4 5 3 のチャネル形成領域と接する高抵抗領域である第 2 の領域 4 5 8 を有している。

[0116]

バッファ層 4 5 4 は半導体層 4 5 3 上のチャネル形成領域及び近傍を選択的に覆うように形成されている。半導体層 4 5 3 において、バッファ層 4 5 4 で覆われていない露出領域はソース電極層又はドレイン電極層 4 5 5 a、 4 5 5 bと直接接しており、ソース電極層又はドレイン電極層 4 5 5 a、 4 5 5 bと接する領域は低抵抗領域 4 6 5 a、 4 6 5 bとなっている。

[0117]

バッファ層 4 5 4 は、低抵抗な第 1 の領域 4 5 9 a 、 4 5 9 b を金属領域、及び高抵抗な第 2 の領域 4 5 8 を金属酸化領域で構成されている膜である。このようなバッファ層 4 5 4 は、金属膜を形成後、その金属膜に選択的に酸化処理を行うことで形成することができる。

[0118]

図8(A)乃至(E)は薄膜トランジスタ480の作製工程を示す断面図を示す。

[0119]

基板 4 5 0 上にゲート電極層 4 5 1 を形成し、ゲート電極層 4 5 1 上にゲート絶縁層 4 5 2 を形成する。

[0120]

ゲート絶縁層452上に、酸化物半導体膜を形成し、フォトリソグラフィエ程により島状に加工して半導体層453を形成する。半導体層453上に金属膜464を形成する(図8(A)参照。)。金属膜464としてタンタル膜を形成する。

[0121]

金属膜464をフォトリソグラフィエ程により加工し、半導体層453を選択的に覆うバッファ層454を形成する。バッファ層454は、半導体層453のチャネル形成領域及びその近傍を覆うように選択的に形成される。

[0122]

50

10

20

30

20

30

40

50

ゲート絶縁層 4 5 2 、半導体層 4 5 3 、及びバッファ層 4 5 4 上に導電膜 4 6 2 を形成する(図 8 (B) 参照。)。

[0123]

導電膜 4 6 2 をエッチング工程によりエッチングし、ソース電極層又はドレイン電極層 4 5 5 a 、 4 5 5 b を形成する(図 8 (C) 参照。)。

[0 1 2 4]

次に、バッファ層454に選択的に絶縁化処理を行う。バッファ層454のソース電極層又はドレイン電極層455a、455bに覆われていない領域に酸化処理として酸素プラズマ処理を行い、高抵抗な金属酸化領域を形成する。この金属酸化領域はバッファ層454において半導体層453のチャネル形成領域と接する第2の領域458である。一方、ソース電極層又はドレイン電極層455a、455bと接する第1の領域459a、459bは酸化処理されないので、低抵抗な金属領域のままである。よってバッファ層454に低抵抗領域である第1の領域459a、459b及び高抵抗領域である第2の領域458が形成される(図8(D)参照。)。

[0125]

その後、200 ~600 、代表的には300 ~500 の熱処理を行うと良い。例 えば、窒素雰囲気下で350 、1時間の熱処理を行う。

[0126]

また、ソース電極層又はドレイン電極層455a、455bに酸素親和性の高い金属であるチタン膜を用いるため、この加熱処理により、半導体層453のソース電極層又はドレイン電極層455a、455bと接する領域では、実施の形態1及び2と同様に酸化物半導体層から金属層へと酸素原子が移動して、低抵抗領域465a、465bが形成される

[0 1 2 7]

以上の工程で、図8(E)に示す半導体層453をチャネル形成領域とする逆スタガ型の 薄膜トランジスタ480を作製することができる。また、薄膜トランジスタ480を覆い 、バッファ層454に接する絶縁膜457を形成している。

[0128]

このように、薄膜トランジスタの作製工程において、エッチング加工の工程順を変化させることで、形状の異なる薄膜トランジスタを種々作製することができる。

[0129]

チャネル形成領域と接する領域のバッファ層は高抵抗化領域であるので、薄膜トランジスタの電気特性は安定化し、オフ電流の増加などを防止することができる。一方、ソース電極層及びドレイン電極層と接する領域のバッファ層は低抵抗領域であるので、コンタクト抵抗が低く、オン電流は高くすることができる。よって、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置とすることが可能となる。

[0130]

(実施の形態5)

薄膜トランジスタを含む半導体装置の作製工程について、図 9 乃至図 1 6 を用いて説明する。

[0131]

図 9 (A)において、透光性を有する基板 1 0 0 にはバリウムホウケイ酸ガラスやアルミ ノホウケイ酸ガラスなどのガラス基板を用いることができる。

[0132]

次いで、導電層を基板100全面に形成した後、第1のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極(ゲート電極層101を含むゲート配線、容量配線108、及び第1の端子121)を形成する。このとき少なくともゲート電極層101の端部にテーパー形状が形成されるようにエッチングする。この段階での断面図を図9(A)に示した。なお、この段階での平面図が図11に相当する。

[0133]

ゲート電極層101を含むゲート配線と容量配線108、端子部の第1の端子121は、耐熱性導電性材料としては、チタン(Ti)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)、クロム(Cr)、ネオジム(Nd)、スカンジウム(Sc)から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とする窒化物で形成することが望ましい。また、アルミニウム(A1)や銅(Cu)などの低抵抗導電性材料で形成する場合は、A1単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので上記耐熱性導電性材料と組み合わせて形成する。

[0134]

次いで、ゲート電極層 1 0 1 上にゲート絶縁層 1 0 2 を全面に成膜する。ゲート絶縁層 1 0 2 はスパッタ法などを用い、膜厚を 5 0 ~ 2 5 0 n m とする。

[0135]

例えば、ゲート絶縁層102としてスパッタ法により酸化シリコン膜を用い、100nmの厚さで形成する。勿論、ゲート絶縁層102はこのような酸化シリコン膜に限定されるものでなく、酸化室化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。

[0136]

次に、ゲート絶縁層102上に、第1の酸化物半導体膜133(第1のIn-Ga-Zn-O系非単結晶膜)を成膜する。プラズマ処理後、大気に曝すことなく第1のIn-Ga-Zn-O系非単結晶膜を成膜することは、ゲート絶縁層と半導体膜の界面に粉状物質(パーティクル、ごみともいう)を付着させない点で有用である。ここでは、直径8インチのIn、Ga、及びZnを含む酸化物半導体ターゲット(In₂O₃:Ga₂O₃:ZnO=1:1:1)を用いて、基板とターゲットの間との距離を170mm、圧力0.4Pa、直流(DC)電源0.5kW、アルゴン又は酸素雰囲気下で成膜する。なお、パルス直流(DC)電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。第1のIn-Ga-Zn-O系非単結晶膜の膜厚は、5nm~200nmとする。

[0137]

次いで、大気に曝すことなく、チタンを含む第 2 の酸化物半導体膜 1 3 4 (チタンを含む I n - G a - Z n - O 系非単結晶膜)をスパッタ法で成膜する(図 9 (B)参照。)。第 2 の酸化物半導体膜 1 3 4 はチタンを含む I n - G a - Z n - O 系酸化物半導体ターゲットを用いてスパッタ法により成膜する。

[0138]

スパッタ法にはスパッタ用電源に高周波電源を用いるRFスパッタ法と、DCスパッタ法があり、さらにパルス的にバイアスを与えるパルスDCスパッタ法もある。RFスパッタ法は主に絶縁膜を成膜する場合に用いられ、DCスパッタ法は主に金属膜を成膜する場合に用いられる。

[0139]

また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ 装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種 類の材料を同時に放電させて成膜することもできる。

[0140]

また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるECRスパッタ法を用いるスパッタ装置がある。

[0141]

また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に

10

20

30

40

基板にも電圧をかけるバイアススパッタ法もある。

[0142]

次に、第2のフォトリソグラフィ工程を行い、レジストマスクを形成し、第1の酸化物半導体膜133及び第2の酸化物半導体膜134をエッチングする。例えば燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチングにより、不要な部分を除去して半導体層103、酸化物半導体層111を形成する。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。なお、この段階での平面図が図12に相当する。

[0143]

ドライエッチングに用いるエッチングガスとしては、塩素を含むガス(塩素系ガス、例えば塩素(Cl_2)、塩化硼素(BCl_3)、塩化珪素($SiCl_4$)、四塩化炭素(CCl_4)など)が好ましい。

[0144]

また、フッ素を含むガス(フッ素系ガス、例えば四弗化炭素(CF $_4$)、弗化硫黄(SF $_6$)、弗化窒素(NF $_3$)、トリフルオロメタン(CHF $_3$)など)、臭化水素(HBr)、酸素(O $_2$)、これらのガスにヘリウム(He)やアルゴン(Ar)などの希ガスを添加したガス、などを用いることができる。

[0145]

ドライエッチング法としては、平行平板型RIE(Reactive Ion Etching)法や、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節する。

[0146]

ウエットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水(過酸化水素:アンモニア:水=5:2:2)などを用いることができる。 また、ITO07N(関東化学社製)を用いてもよい。

[0147]

また、ウエットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる

[0148]

所望の加工形状にエッチングできるように、材料に合わせてエッチング条件(エッチング 液、エッチング時間、温度等)を適宜調節する。

[0149]

次いで、第3のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去してゲート電極層と同じ材料の配線や電極層に達するコンタクトホールを形成する。このコンタクトホールは後に形成する導電膜と直接接続するために設ける。例えば、駆動回路部において、ゲート電極層とソース電極層或いはドレイン電極層と直接接する薄膜トランジスタや、端子部のゲート配線と電気的に接続する端子を形成する場合にコンタクトホールを形成する。

[0150]

次に、半導体層103及び酸化物半導体層111上に金属材料からなる導電膜132をスパッタ法や真空蒸着法で形成する(図9(C)参照。)。

[0 1 5 1]

導電膜132の材料としては、酸素親和性の高い金属であるチタン膜を用いる。また、チタン膜上にA1、Cr、Ta、Mo、Wから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜などを積層してもよい。

10

20

30

40

20

30

40

50

[0152]

次に、第4のフォトリソグラフィエ程を行い、レジストマスク131を形成し、エッチン グにより不要な部分を除去してソース電極層又はドレイン電極層105a、105b、バ ッファ層 1 0 4 、及び第 2 の端子 1 2 2 を形成する(図 1 0 (A) 参照。)。この際のエ ッチング方法としてウェットエッチングまたはドライエッチングを用いる。例えば導電膜 1 3 2 としてアルミニウム膜、又はアルミニウム合金膜を用いる場合は、燐酸と酢酸と硝 酸を混ぜた溶液を用いたウェットエッチングを行うことができる。ここでは、アンモニア 過水(過酸化水素:アンモニア:水=5:2:2)を用いたウェットエッチングにより、 T i 膜の導電膜 1 3 2 をエッチングしてソース電極層又はドレイン電極層 1 0 5 a 、 1 0 5 b を 形 成 す る 。 こ の エ ッ チ ン グ 工 程 に お い て 、 酸 化 物 半 導 体 層 1 1 1 の 露 出 領 域 も 一 部 エッチングされ、バッファ層104となる。よってソース電極層又はドレイン電極層10 5 a 、 1 0 5 b の間のバッファ層 1 0 4 の半導体層 1 0 3 のチャネル形成領域上の第 2 の 領域は膜厚の薄い領域となる。図10(A)においては、ソース電極層又はドレイン電極 層 1 0 5 a 、 1 0 5 b 、バッファ層 1 0 4 のエッチングをアンモニア過水のエッチング材 によって一度に行うため、ソース電極層又はドレイン電極層105a、105b及びバッ ファ層104の端部は一致し、連続的な構造となっている。またウェットエッチングを用 いるために、エッチングが等方的に行われ、ソース電極層又はドレイン電極層105a、 105bの端部はレジストマスク131より後退している。

[0 1 5 3]

次に、レジストマスク131を除去し、酸化物半導体層であるバッファ層104及びソース電極層又はドレイン電極層105a、105bに加熱処理を行う。加熱処理により酸化物半導体層から金属層へと酸素原子が移動するので、ソース電極層又はドレイン電極層105a、105bと接する第1の領域109a、109bは低抵抗化する。一方半導体層103のチャネル形成領域と接する第2の領域112は高抵抗なままである。よってバッファ層104に低抵抗領域である第1の領域109a、109b及び高抵抗領域である第2の領域112が形成される(図10(B)参照。)。また、この加熱処理により、半導体層103のソース電極層又はドレイン電極層105a、105bと接する領域も、同様に酸化物半導体層から金属層へと酸素原子が移動して、低抵抗領域が形成される。

[0154]

加熱処理は、200~600、代表的には300~500 で行うと良い。例えば、窒素雰囲気下で350、1時間の熱処理を行う。

[0155]

以上の工程で薄膜トランジスタ170が作製できる。なお、この段階での平面図が図13 に相当する。

[0156]

また、この第4のフォトリソグラフィ工程において、ソース電極層又はドレイン電極層105a、105bと同じ材料である第2の端子122を端子部に残す。なお、第2の端子122はソース配線(ソース電極層又はドレイン電極層105a、105bを含むソース配線)と電気的に接続されている。

[0157]

また、多階調マスクにより形成した複数(代表的には二種類)の厚さの領域を有するレジストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低コスト化が図れる。

[0158]

次いで、薄膜トランジスタ170を覆う保護絶縁層107を形成する。保護絶縁層107はスパッタ法などを用いて得られる窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜などを用いることができる。

[0159]

次に、第5のフォトリソグラフィ工程を行い、レジストマスクを形成し、保護絶縁層107のエッチングによりソース電極層又はドレイン電極層105bに達するコンタクトホー

20

30

40

50

ル 1 2 5 を形成する。また、ここでのエッチングにより第 2 の端子 1 2 2 に達するコンタクトホール 1 2 7 、第 1 の端子 1 2 1 に達するコンタクトホール 1 2 6 も形成する。この段階での断面図を図 1 0 (B)に示す。

[0160]

次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料としては、酸化インジウム(In_2O_3)や酸化インジウム酸化スズ合金(In_2O_3 SnO $_2$ 、ITOと略記する)などをスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にITOのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金(In_2O_3 ZnO)を用いても良い。

[0161]

次に、第6のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素電極層110を形成する。

[0162]

また、この第6のフォトリソグラフィ工程において、容量部におけるゲート絶縁層102 及び保護絶縁層107を誘電体として、容量配線108と画素電極層110とで保持容量 が形成される。

[0163]

また、この第6のフォトリソグラフィ工程において、第1の端子121及び第2の端子122をレジストマスクで覆い端子部に形成された透明導電膜128、129を残す。透明導電膜128、129はFPCとの接続に用いられる電極または配線となる。第1の端子121上に形成された透明導電膜128は、ゲート配線の入力端子として機能する接続用の端子電極となる。第2の端子122上に形成された透明導電膜129は、ソース配線の入力端子として機能する接続用の端子電極である。

[0164]

次いで、レジストマスクを除去し、この段階での断面図を図10(C)に示す。なお、この段階での平面図が図14に相当する。

[0165]

また、図15(A1)、図15(A2)は、この段階でのゲート配線端子部の断面図及び平面図をそれぞれ図示している。図15(A1)は図15(A2)中のE1-E2線に沿った断面図に相当する。図15(A1)において、保護絶縁膜154上に形成される透明導電膜155は、入力端子として機能する接続用の端子電極である。また、図15(A1)において、端子部では、ゲート配線と同じ材料で形成される第1の端子151と、ソース配線と同じ材料で形成される接続電極層153とがゲート絶縁層152を介して重なり、透明導電膜155で導通させている。なお、図10(C)に図示した透明導電膜128と第1の端子121とが接触している部分が、図15(A1)の透明導電膜155と第1の端子151が接触している部分に対応している。

[0166]

また、図15(B1)、及び図15(B2)は、図10(C)に示すソース配線端子部とは異なるソース配線端子部の平面図及び断面図をそれぞれ図示している。また、図15(B1)は図15(B2)中のF1-F2線に沿った断面図に相当する。図15(B1)において、保護絶縁膜154上に形成される透明導電膜155は、入力端子として機能する接続用の端子電極である。また、図15(B1)において、端子部では、ゲート配線と同じ材料で形成される電極層156が、ソース配線と電気的に接続される第2の端子150の下方にゲート絶縁層152を介して重なる。電極層156は第2の端子150とは電気的に接続しておらず、電極層156を第2の端子150と異なる電位、例えばフローティング、GND、0Vなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、第2の端子150は、保護絶縁膜154を介して透明導電膜155と電気的に接続している。

[0167]

ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第 1 の端子、ソース配線と同電位の第 2 の端子、容量配線と同電位の第 3 の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。

[0168]

こうして 6 回のフォトリソグラフィエ程により、 6 枚のフォトマスクを使用して、ボトムゲート型の n チャネル型薄膜トランジスタである薄膜トランジスタ 1 7 0 を有する画素薄膜トランジスタ部、保持容量を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。

10

20

[0169]

アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第4の端子を端子部に設ける。この第4の端子は、共通電極を固定電位、例えばGND、0Vなどに設定するための端子である。

[0170]

また、本発明は、図14の画素構成に限定されず、図14とは異なる平面図の例を図16に示す。図16では容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁膜及びゲート絶縁層を介して重ねて保持容量を形成する例であり、この場合、容量配線及び容量配線と接続する第3の端子は省略することができる。なお、図16において、図14と同じ部分には同じ符号を用いて説明する。

[0171]

アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。

30

[0172]

液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、または動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面 黒表示を1フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。

[0173]

また、通常の垂直同期周波数を1.5倍、好ましくは2倍以上にすることで動作特性を改善する、所謂、倍速駆動と呼ばれる駆動技術もある。

[0174]

また、液晶表示装置の動画特性を改善するため、バックライトとして複数のLED(発光ダイオード)光源または複数のEL光源などを用いて面光源を構成し、面光源を構成している各光源を独立して1フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として、3種類以上のLEDを用いてもよいし、白色発光のLEDを用いてもよい。独立して複数のLEDを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてLEDの発光タイミングを同期させることもできる。この駆動技術は、LEDを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効果が図れる。

[0175]

これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性 を従来よりも改善することができる。

[0176]

50

20

30

40

50

本明細書に開示するnチャネル型のトランジスタは、酸化物半導体膜をチャネル形成領域に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせることができる。

[0177]

また、発光表示装置を作製する場合、有機発光素子の一方の電極(カソードとも呼ぶ)は、低電源電位、例えばGND、0Vなどに設定するため、端子部に、カソードを低電源電位、例えばGND、0Vなどに設定するための第4の端子が設けられる。また、発光表示装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従って、端子部には、電源供給線と電気的に接続する第5の端子を設ける。

[0 1 7 8]

酸化物半導体を用いた薄膜トランジスタで形成することにより、製造コストを低減することができる。

[0179]

チャネル形成領域と接する領域のバッファ層は高抵抗化領域であるので、薄膜トランジスタの電気特性は安定化し、オフ電流の増加などを防止することができる。一方、ソース電極層及びドレイン電極層と接する領域のバッファ層は低抵抗領域であるので、コンタクト抵抗が低く、オン電流は高くすることができる。よって、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置とすることが可能となる。

[0180]

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

[0181]

(実施の形態6)

上記実施の形態 1 、 2 、 5 において、バッファ層として用いる酸化物半導体層として I n - G a - Z n - O 系非単結晶膜のかわりに、他の酸化物半導体膜を用いてもよい。

[0182]

例えば、Mを他の金属元素とするInMO $_3$ (ZnO) $_m$ (m>0)膜を用いてもよい。なお、Mは、鉄(Fe)、ニッケル(Ni)、マンガン(Mn)及びコバルト(Co)から選ばれた一の金属元素又はガリウム(Ga)、鉄(Fe)、ニッケル(Ni)、マンガン(Mn)及びコバルト(Co)から選ばれた複数の金属元素を示す。例えばMとして、GaとNi又はGaとFeなど、Ga以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Mとして含まれる金属元素の他に、不純物元素としてFe、Niその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。なお、Mで示す金属元素、及び上記不純物元素は酸化物半導体膜の成膜時に含まれて、InMO $_3$ (ZnO) $_m$ (m>0)膜となる。

[0183]

また、酸化物半導体層に適用する酸化物半導体として上記の他にも、In-Sn-Zn-O系、In-Al-Zn-O系、Sn-Ga-Zn-O系、Al-Ga-Zn-O系、Sn-Al-Zn-O系、In-O系、Sn-O系、Al-Zn-O系、In-O系、Sn-O系、Sn-O系、Zn-O系の酸化物半導体膜を適用してもよい。

[0184]

上記酸化物半導体層にチタン、モリブデン、又はマンガンの金属元素を含ませると、酸化物半導体層は高抵抗化し、バッファ層に用いることができる。

[0185]

なお、本明細書中において、バッファ層に含む、チタン、モリブデン、又はマンガンの元素はバッファ層の成膜時に含ませるものとする。例えばチタン、モリブデン、又はマンガンを含むターゲットを用いて、スパッタ法によりバッファ層を形成する。

[0186]

上記のような高抵抗領域及び低抵抗領域を有するバッファ層を設けると、チャネル形成領域と接する領域のバッファ層は高抵抗化領域であるので、薄膜トランジスタの電気特性は

安定化し、オフ電流の増加などを防止することができる。一方、ソース電極層及びドレイン電極層と接する領域のバッファ層は低抵抗領域であるので、コンタクト抵抗が低く、オン電流は高くすることができる。よって、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置とすることが可能となる。

[0187]

以上の工程により、半導体装置として信頼性の高い半導体装置を作製することができる。

[0188]

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能 である。

[0189]

(実施の形態7)

薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置(表示装置ともいう)を作製することができる。また、薄膜トランジスタを用いて駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。

[0190]

表示装置は表示素子を含む。表示素子としては液晶素子(液晶表示素子ともいう)、発光素子(発光表示素子ともいう)を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electro Luminescence)、有機EL等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。

[0191]

また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含む I C 等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。

[0192]

なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源(照明装置含む)を指す。また、コネクター、例えばFPC(Flexible printed circuit)もしくはTAB(Tape Automated Bonding)テープもしくはTCP(Tape Carrier Package)が取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または表示素子にCOG(Chip On Glass)方式によりIC(集積回路)が直接実装されたモジュールも全て表示装置に含むものとする。

[0193]

半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図18を用いて説明する。図18(A1)(A2)は、第1の基板4001上に形成された実施の形態5で示したバッファ層及び酸化物半導体層を含む信頼性の高い薄膜トランジスタ4010、4011、及び液晶素子4013を、第2の基板4006との間にシール材4005によって封止した、パネルの平面図であり、図18(B)は、図18(A1)(A2)のM-Nにおける断面図に相当する。

[0194]

第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回路4004の上に第2の基板4006が設けられている。よって画素部4002と、走査線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006とによって、液晶層4008と共に封止されている。また第1の基板4001上のシール

10

20

30

40

20

30

40

50

材 4 0 0 5 によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶 半導体膜又は多結晶半導体膜で形成された信号線駆動回路 4 0 0 3 が実装されている。

[0195]

なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG方法、ワイヤボンディング方法、或いはTAB方法などを用いることができる。図18(A1)は、COG方法により信号線駆動回路4003を実装する例であり、図18(A2)は、TAB方法により信号線駆動回路4003を実装する例である。

[0196]

また第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は、薄膜トランジスタを複数有しており、図18(B)では、画素部4002に含まれる薄膜トランジスタ4010と、走査線駆動回路4004に含まれる薄膜トランジスタ4011とを例示している。薄膜トランジスタ4010、4011上には絶縁層4020、4021が設けられている。

[0197]

薄膜トランジスタ4010、4011は、実施の形態 5 で示したバッファ層及び酸化物半 導体層を含む信頼性の高い薄膜トランジスタを適用することができる。また実施の形態 1 乃至4、6に示す薄膜トランジスタを適用してもよい。本実施の形態において、薄膜トラ ンジスタ4010、4011は n チャネル型薄膜トランジスタである。

[0198]

また、液晶素子4013が有する画素電極層4030は、薄膜トランジスタ4010と電気的に接続されている。そして液晶素子4013の対向電極層4031は第2の基板4006上に形成されている。画素電極層4030と対向電極層4031と液晶層4008とが重なっている部分が、液晶素子4013に相当する。なお、画素電極層4030、対向電極層4031はそれぞれ配向膜として機能する絶縁層4032、4033が設けられ、絶縁層4032、4033を介して液晶層4008を挟持している。

[0199]

なお、第1の基板4001、第2の基板4006としては、ガラス、金属(代表的にはステンレス)、セラミックス、プラスチックを用いることができる。プラスチックとしては、FRP(Fiberglass-Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをPVFフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。

[0200]

また 4 0 3 5 は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層 4 0 3 0 と対向電極層 4 0 3 1 との間の距離(セルギャップ)を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層 4 0 3 1 は、薄膜トランジスタ 4 0 1 0 と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層 4 0 3 1 と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材 4 0 0 5 に含有させる。

[0 2 0 1]

また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために5重量%以上のカイラル剤を混合させた液晶組成物を用いて液晶層4008に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が10μs~100μsと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。

[0202]

なお透過型液晶表示装置の他に、反射型液晶表示装置でも半透過型液晶表示装置でも適用

できる。

[0203]

また、液晶表示装置では、基板の外側(視認側)に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。

[0204]

また、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向上させるため、上記実施の形態で得られた薄膜トランジスタを保護膜や平坦化絶縁膜として機能する絶縁層(絶縁層4020、絶縁層4021)で覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化珪素膜、窒化 程素膜、酸化室化理水ミニウム膜、窒化アルミニウム膜、窒化アルミニウム膜、窒化アルミニウム膜、吸性窒化アルミニウム膜、又は積層で形成すればよい。保護膜をスパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよい。

[0205]

ここでは、保護膜として積層構造の絶縁層4020を形成する。ここでは、絶縁層402 0の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護膜として酸化珪素膜 を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防 止に効果がある。

[0206]

また、保護膜の二層目として絶縁層を形成する。ここでは、絶縁層4020の二層目として、スパッタ法を用いて窒化珪素膜を形成する。保護膜として窒化珪素膜を用いると、ナトリウム等の可動イオンが半導体領域中に侵入して、TFTの電気特性を変化させることを抑制することができる。

[0207]

また、保護膜を形成した後に、半導体層のアニール(300 ~400)を行ってもよい。

[0208]

また、平坦化絶縁膜として絶縁層4021を形成する。絶縁層4021としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(1ow-k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層4021を形成してもよい。

[0209]

なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたSi-O-S i 結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアルキ ル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい ても良い。

[0210]

絶縁層4021の形成法は、特に限定されず、その材料に応じて、スパッタ法、SOG法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン印刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層4021を材料液を用いて形成する場合、ベークする工程で同時に、半導体層のアニール(300 ~400)を行ってもよい。絶縁層4021の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。

10

20

30

40

20

30

40

50

[0 2 1 1]

画素電極層4030、対向電極層4031は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。

[0 2 1 2]

また、画素電極層4030、対向電極層4031として、導電性高分子(導電性ポリマーともいう)を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が10000 / 以下、波長550nmにおける透光率が70%以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が0.1 ・cm以下であることが好ましい。

[0 2 1 3]

導電性高分子としては、いわゆる 電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの 2 種以上の共重合体などがあげられる。

[0214]

また別途形成された信号線駆動回路4003と、走査線駆動回路4004または画素部4 002に与えられる各種信号及び電位は、FPC4018から供給されている。

[0215]

接続端子電極4015が、液晶素子4013が有する画素電極層4030と同じ導電膜から形成され、端子電極4016は、薄膜トランジスタ4010、4011のソース電極層及びドレイン電極層と同じ導電膜で形成されている。

[0 2 1 6]

接続端子電極 4 0 1 5 は、 F P C 4 0 1 8 が有する端子と、異方性導電膜 4 0 1 9 を介して電気的に接続されている。

[0 2 1 7]

また図18においては、信号線駆動回路4003を別途形成し、第1の基板4001に実装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。

[0 2 1 8]

図 2 2 は、本明細書に開示する作製方法により作製されるTFT基板 2 6 0 0 を用いて半導体装置として液晶表示モジュールを構成する一例を示している。

[0219]

図22は液晶表示モジュールの一例であり、TFT基板2600と対向基板2601がシール材2602により固着され、その間にTFT等を含む画素部2603、液晶層を含む表示素子2604、着色層2605が設けられ表示領域を形成している。着色層2605はカラー表示を行う場合に必要であり、RGB方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。TFT基板2600と対向基板2601の外側には偏光板2606、偏光板2607、拡散板2613が配設されている。光源は冷陰極管2610と反射板2611により構成され、回路基板2612は、フレキシブル配線基板2609によりTFT基板2600の配線回路部2608と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。

[0 2 2 0]

液晶表示モジュールには、TN(Twisted Nematic)モード、IPS(In-Plane-Switching)モード、FFS(Fringe Field Switching)モード、MVA(Multi-domain Vertical Alignment)モード、PVA(Patterned Vertical Alig

nment)モード、ASM(Axially Symmetric aligned Micro-cell)モード、OCB(Optical Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モードなどを用いることができる。

[0 2 2 1]

以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができる。

[0222]

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

[0223]

(実施の形態8)

半導体装置として電子ペーパーの例を示す。

[0224]

実施の形態 1 乃至 6 の酸化物半導体層を用いた薄膜トランジスタは、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに適用することができる。電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)も呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。

[0 2 2 5]

電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合において移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を含む)とする。

[0226]

このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、 いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶 表示装置には必要な偏光板、対向基板も必要なく、厚さや重さが半減する。

[0227]

上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。

[0228]

また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実施の形態 1 乃至 6 の薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる。

[0229]

なお、マイクロカプセル中の第1の粒子および第2の粒子は、導電体材料、絶縁体材料、 半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を 用いればよい。

[0230]

図 1 7 は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ 5 8 1 としては、実施の形態 5 で示す薄膜トランジスタと同様に作製でき、バッファ層及び酸化物半導体層を含む信頼性の高い薄膜トランジス

20

10

30

40

タである。また、実施の形態1乃至4、6で示す薄膜トランジスタも本実施の形態の薄膜トランジスタ581として適用することもできる。

[0 2 3 1]

図 1 7 の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第 1 の電極層及び第 2 の電極層の間に配置し、第 1 の電極層及び第 2 の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。

[0232]

基板 5 8 0 と基板 5 9 6 の間に封止される薄膜トランジスタ 5 8 1 はボトムゲート構造の薄膜トランジスタであり、ソース電極層又はドレイン電極層によって第 1 の電極層 5 8 7 と、絶縁層 5 8 3、5 8 4、5 8 5 に形成する開口で接しており電気的に接続している。第 1 の電極層 5 8 7 と第 2 の電極層 5 8 8 との間には黒色領域 5 9 0 a 及び白色領域 5 9 0 b を有し、周りに液体で満たされているキャビティ 5 9 4 を含む球形粒子 5 8 9 が設けられており、球形粒子 5 8 9 の周囲は樹脂等の充填材 5 9 5 で充填されている(図 1 7 参照。)。第 1 の電極層 5 8 7 が画素電極に相当し、第 2 の電極層 5 8 8 が共通電極に相当する。第 2 の電極層 5 8 8 は、薄膜トランジスタ 5 8 1 と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して第 2 の電極層 5 8 8 と共通電位線とを電気的に接続することができる。

[0233]

また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径10μm~200μm程度のマイクロカプセルを用いる。第1の電極層と第2の電極層との間に設けられるマイクロカプセルは、第1の電極層と第2の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれて更いる。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。またの、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能となる。

[0 2 3 4]

以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる

[0235]

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能 である。

[0236]

(実施の形態9)

半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。

[0 2 3 7]

有機 E L 素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。

[0238]

10

20

30

20

30

40

50

無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー・アクセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明する。

[0239]

図 2 0 は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。

[0240]

デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層をチャネル形成領域に用いる n チャネル型のトランジスタを 1 つの画素に 2 つ用いる例を示す。

[0 2 4 1]

画素6400は、スイッチング用トランジスタ6401、駆動用トランジスタ6402、発光素子6404及び容量素子6403を有している。スイッチング用トランジスタ6401はゲートが走査線6406に接続され、第1電極(ソース電極及びドレイン電極の一方)が信号線6405に接続され、第2電極(ソース電極及びドレイン電極の他方)が駆動用トランジスタ6402は、ゲートが容量素子6403を介して電源線6407に接続され、第1電極が電源線6407に接続され、第2電極が発光素子6404の第1電極(画素電極)に接続されている。発光素子6404の第2電極は共通電極6408に相当する。共通電極6408は、同一基板上に形成される共通電位線と電気的に接続される。

[0242]

なお、発光素子6404の第2電極(共通電極6408)には低電源電位が設定されている。なお、低電源電位とは、電源線6407に設定される高電源電位を基準にして低電源電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子6404に印加して、発光素子6404に電流を流して発光素子6404を発光させるため、高電源電位と低電源電位との電位差が発光素子6404の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。

[0243]

なお、容量素子6403は駆動用トランジスタ6402のゲート容量を代用して省略することも可能である。駆動用トランジスタ6402のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。

[0244]

ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ6402のゲートには、駆動用トランジスタ6402が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ6402は線形領域で動作させる。駆動用トランジスタ6402は線形領域で動作させるため、電源線6407の電圧よりも高い電圧を駆動用トランジスタ6402のゲートにかける。なお、信号線6405には、(電源線電圧+駆動用トランジスタ6402のVth)以上の電圧をかける。

[0245]

また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図 2 0 と同じ画素構成を用いることができる。

[0246]

アナログ階調駆動を行う場合、駆動用トランジスタ6402のゲートに発光素子6404の順方向電圧+駆動用トランジスタ6402のVth以上の電圧をかける。発光素子6404の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し

きい値電圧を含む。なお、駆動用トランジスタ6402が飽和領域で動作するようなビデオ信号を入力することで、発光素子6404に電流を流すことができる。駆動用トランジスタ6402を飽和領域で動作させるため、電源線6407の電位は、駆動用トランジスタ6402のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子6404にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。

[0247]

なお、図20に示す画素構成は、これに限定されない。例えば、図20に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。

[0248]

次に、発光素子の構成について、図21を用いて説明する。ここでは、駆動用TFTがn型の場合を例に挙げて、画素の断面構造について説明する。図21(A)(B)(C)の半導体装置に用いられる駆動用TFTであるTFT7001、7011、7021は、実施の形態5で示す薄膜トランジスタと同様に作製でき、バッファ層及び酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また、実施の形態1乃至4、6で示す薄膜トランジスタをTFT7001、7011、7021として適用することもできる。

[0249]

発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発光素子にも適用することができる。

[0250]

上面射出構造の発光素子について図21(A)を用いて説明する。

[0251]

図21(A)に、駆動用TFTであるTFT7001がn型で、発光素子7002からはいる光が陽極7005側に抜ける場合の、断面図を示す。図21(A)では続発光素子7002の陰極7003と駆動用TFTであるTFT7001が電気のに積層されている。となおり、陰極7003上に発光層7004、陽極7005が順に積層されている。開ままである。側えば、Ca、Al、MgAg、AlLi等が望まように構成でれても、複数の層が積層であれば、Ca、Al、MgAgの層が積層されるよに電子光にである。を光に電子のの3はは、単数の層で構成されている場合、陰極7003上に電子といる場合で表光に電子のの3上に電子の間に積層である。なおこれで子はど層、ボール注のではではである。なおこれを記して子はといる。陽極7005は光を透りム酸化物、酸化タングステンを含むインジウム酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム酸化物、酸化物などの透光性を有する導電性を用いても良い。

[0252]

陰極7003及び陽極7005で発光層7004を挟んでいる領域が発光素子7002に相当する。図21(A)に示した画素の場合、発光素子7002から発せられる光は、矢印で示すように陽極7005側に射出する。

[0253]

次に、下面射出構造の発光素子について図21(B)を用いて説明する。駆動用TFT7011がn型で、発光素子7012から発せられる光が陰極7013側に射出する場合の、画素の断面図を示す。図21(B)では、駆動用TFT7011と電気的に接続された透光性を有する導電膜7017上に、発光素子7012の陰極7013が成膜されており、陰極7013上に発光層7014、陽極7015が順に積層されている。なお、陽極7015が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜7016が成膜されていてもよい。陰極7013は、図21(A)の場合と同様に、仕

10

20

30

40

事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度(好ましくは、5 n m ~ 3 0 n m程度)とする。例えば2 0 n mの膜厚を有するアルミニウム膜を、陰極7 0 1 3 として用いることができる。そして発光層7 0 1 4 は、図2 1 (A)と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極7 0 1 5 は光を透過する必要はないが、図2 1 (A)と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜7 0 1 6 は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。

[0254]

陰極 7 0 1 3 及び陽極 7 0 1 5 で、発光層 7 0 1 4 を挟んでいる領域が発光素子 7 0 1 2 に相当する。図 2 1 (B) に示した画素の場合、発光素子 7 0 1 2 から発せられる光は、矢印で示すように陰極 7 0 1 3 側に射出する。

[0255]

次に、両面射出構造の発光素子について、図21(C)を用いて説明する。図21(C)では、駆動用TFT7021と電気的に接続された透光性を有する導電膜7027上に、発光素子7022の陰極7023が成膜されており、陰極7023上に発光層7024、陽極7025が順に積層されている。陰極7023は、図21(A)の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば20nmの膜厚を有するA1を、陰極7023として用いることができる。そして発光層7024は、図21(A)と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極7025は、図21(A)と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。

[0256]

陰極7023と、発光層7024と、陽極7025とが重なっている部分が発光素子7022に相当する。図21(C)に示した画素の場合、発光素子7022から発せられる光は、矢印で示すように陽極7025側と陰極7023側の両方に射出する。

[0257]

なお、ここでは、発光素子として有機 EL素子について述べたが、発光素子として無機 EL素子を設けることも可能である。

[0258]

なお、発光素子の駆動を制御する薄膜トランジスタ(駆動用TFT)と発光素子が電気的に接続されている例を示したが、駆動用TFTと発光素子との間に電流制御用TFTが接続されている構成であってもよい。

[0 2 5 9]

なお半導体装置は、図21に示した構成に限定されるものではなく、本明細書に開示する技術的思想に基づく各種の変形が可能である。

[0260]

次に、半導体装置の一形態に相当する発光表示パネル(発光パネルともいう)の外観及び断面について、図19を用いて説明する。図19(A)は、第1の基板上に形成された薄膜トランジスタ及び発光素子を、第2の基板との間にシール材によって封止した、パネルの平面図であり、図19(B)は、図19(A)のH-Iにおける断面図に相当する。

[0261]

第1の基板 4501上に設けられた画素部 4502、信号線駆動回路 4503 a、 4503 b、及び走査線駆動回路 4504 a、 4504 bを囲むようにして、シール材 4505 が設けられている。また画素部 4502、信号線駆動回路 4503 a、 4503 b、及び走査線駆動回路 4504 a、 4504 bの上に第2の基板 4506 が設けられている。よって画素部 4502、信号線駆動回路 4503 a、 4503 b、及び走査線駆動回路 4504 a、 4504 bは、第1の基板 4501 とシール材 4505 と第2の基板 4506 とによって、充填材 4507 と共に密封されている。このように外気に曝されないように気

10

20

30

40

20

30

40

50

密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィルム等)やカバー材でパッケージング(封入)することが好ましい。

[0262]

また第1の基板4501上に設けられた画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路4504a、4504bは、薄膜トランジスタを複数有しており、図19(B)では、画素部4502に含まれる薄膜トランジスタ4510と、信号線駆動回路4503aに含まれる薄膜トランジスタ4509とを例示している。

[0263]

薄膜トランジスタ4509、4510は、実施の形態5で示したバッファ層及び酸化物半導体層を含む信頼性の高い薄膜トランジスタを適用することができる。また実施の形態1乃至4、6に示す薄膜トランジスタを適用してもよい。薄膜トランジスタ4509、4510はnチャネル型薄膜トランジスタである。

[0 2 6 4]

また 4 5 1 1 は発光素子に相当し、発光素子 4 5 1 1 が有する画素電極である第 1 の電極層 4 5 1 7 は、薄膜トランジスタ 4 5 1 0 のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子 4 5 1 1 の構成は、第 1 の電極層 4 5 1 7、電界発光層 4 5 1 2、第 2 の電極層 4 5 1 3 の積層構造であるが、示した構成に限定されない。発光素子 4 5 1 1 から取り出す光の方向などに合わせて、発光素子 4 5 1 1 の構成は適宜変えることができる。

[0265]

隔壁 4 5 2 0 は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第 1 の電極層 4 5 1 7 上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。

[0266]

電界発光層4512は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。

[0267]

発光素子4511に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極層4513及び隔壁4520上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、DLC膜等を形成することができる。

[0268]

また、信号線駆動回路 4 5 0 3 a 、 4 5 0 3 b 、走査線駆動回路 4 5 0 4 a 、 4 5 0 4 b 、または画素部 4 5 0 2 に与えられる各種信号及び電位は、 F P C 4 5 1 8 a 、 4 5 1 8 b から供給されている。

[0269]

接続端子電極4515が、発光素子4511が有する第1の電極層4517と同じ導電膜から形成され、端子電極4516は、薄膜トランジスタ4509、4510が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。

[0270]

接続端子電極4515は、FPC4518aが有する端子と、異方性導電膜4519を介して電気的に接続されている。

[0271]

発光素子4511からの光の取り出し方向に位置する第2の基板は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。

[0272]

また、充填材4507としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。例えば充填材として窒素を用い

ればよい。

[0273]

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板(楕円偏光板を含む)、位相差板(/ 4 板、 / 2 板)、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

[0274]

信号線駆動回路4503a、4503b、及び走査線駆動回路4504a、4504bは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、図19の構成に限定されない。

[0 2 7 5]

以上の工程により、半導体装置として信頼性の高い発光表示装置(表示パネル)を作製することができる。

[0276]

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

[0 2 7 7]

(実施の形態10)

本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍(電子ブック)、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図23、図24に示す。

[0278]

図 2 3 (A) は、電子ペーパーで作られたポスター 2 6 3 1 を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、本明細書に開示する電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。

[0279]

また、図23(B)は、電車などの乗り物の車内広告2632を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、本明細書に開示する電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩れることなく安定した画像が得られる。なお、広告は無線で情報を送受信できる構成としてもよい。

[0280]

また、図24は、電子書籍2700の一例を示している。例えば、電子書籍2700は、 筐体2701および筐体2703の2つの筐体で構成されている。筐体2701および筐体2703は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。

[0281]

筐体 2 7 0 1 には表示部 2 7 0 5 が組み込まれ、筐体 2 7 0 3 には表示部 2 7 0 7 が組み込まれている。表示部 2 7 0 5 および表示部 2 7 0 7 は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部(図 2 4 では表示部 2 7 0 5) に文章を表示し、左側の表示部(図 2 4 では表示部 2 7 0 7) に画像を表示することができる。

[0282]

また、図24では、筐体2701に操作部などを備えた例を示している。例えば、筐体2

10

20

30

40

7 0 1 において、電源 2 7 2 1、操作キー 2 7 2 3、スピーカ 2 7 2 5 などを備えている。操作キー 2 7 2 3により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子(イヤホン端子、USB端子、またはACアダプタおよびUSBケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍 2 7 0 0 は、電子辞書としての機能を持たせた構成としてもよい。

[0283]

また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

10

[0284]

(実施の形態11)

本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用することができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。

20

[0285]

図 2 5 (A) は、テレビジョン装置 9 6 0 0 の一例を示している。テレビジョン装置 9 6 0 0 は、筐体 9 6 0 1 に表示部 9 6 0 3 が組み込まれている。表示部 9 6 0 3 により、映像を表示することが可能である。また、ここでは、スタンド 9 6 0 5 により筐体 9 6 0 1 を支持した構成を示している。

[0286]

テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモコン操作機9610により行うことができる。リモコン操作機9610が備える操作キー9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示される映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機9610から出力する情報を表示する表示部9607を設ける構成としてもよい。

30

[0287]

なお、テレビジョン装置 9 6 0 0 は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。

[0 2 8 8]

図 2 5 (B) は、デジタルフォトフレーム 9 7 0 0 の一例を示している。例えば、デジタルフォトフレーム 9 7 0 0 は、筐体 9 7 0 1 に表示部 9 7 0 3 が組み込まれている。表示部 9 7 0 3 は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。

40

[0289]

なお、デジタルフォトフレーム9700は、操作部、外部接続用端子(USB端子、USBケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部9703に表示させることができる。

[0290]

また、デジタルフォトフレーム9700は、無線で情報を送受信できる構成としてもよい 。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。

[0291]

[0292]

図26(B)は大型遊技機であるスロットマシン9900の一例を示している。スロットマシン9900は、筐体9901に表示部9903が組み込まれている。また、スロットマシン9900は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。もちろん、スロットマシン9900の構成は上述のものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。

[0293]

図27(A)は携帯型のコンピュータの一例を示す斜視図である。

[0294]

図27(A)の携帯型のコンピュータは、上部筐体9301と下部筐体9302とを接続するヒンジユニットを閉状態として表示部9303を有する上部筐体9301と、キーボード9304を有する下部筐体9302とを重ねた状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部9303を見て入力操作を行うことができる。

[0295]

また、下部筐体9302はキーボード9304の他に入力操作を行うポインティングデバイス9306を有する。また、表示部9303をタッチ入力パネルとすれば、表示部の一部に触れることで入力操作を行うこともできる。また、下部筐体9302はCPUやハードディスク等の演算機能部を有している。また、下部筐体9302は他の機器、例えばUSBの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート9305を有している。

[0296]

上部筐体9301には更に上部筐体9301内部にスライドさせて収納可能な表示部9307を有しており、広い表示画面を実現することができる。また、収納可能な表示部9307の画面の向きを使用者は調節できる。また、収納可能な表示部9307をタッチ入力パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。

[0297]

表示部9303または収納可能な表示部9307は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。

[0298]

また、図27(A)の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部に表示することができる。また、上部筐体9301と下部筐体9302とを接続するヒンジユニットを閉状態としたまま、表示部9307をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる

10

20

30

40

。この場合には、ヒンジユニットを開状態として表示部 9 3 0 3 を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。

[0299]

また、図27(B)は、腕時計のように使用者の腕に装着可能な形態を有している携帯電話の一例を示す斜視図である。

[0300]

この携帯電話は、少なくとも電話機能を有する通信装置及びバッテリーを有する本体、本体を腕に装着するためのバンド部、腕に対するバンド部の固定状態を調節する調節部9205、表示部9201、スピーカ9207、及びマイク9208から構成されている。

[0301]

また、本体は、操作スイッチ9203を有し、電源入力スイッチや、表示切り替えスイッチや、撮像開始指示スイッチの他、例えば押すとインタネット用のプログラムが起動されるスイッチなど、操作スイッチ9203を用いて各ファンクションを対応づけることができる。

[0302]

この携帯電話の入力操作は、表示部9201に指や入力ペンなどで触れること、又は操作スイッチ9203の操作、またはマイク9208への音声入力により行われる。なお、図27(B)では、表示部9201に表示された表示ボタン9202を図示しており、指などで触れることにより入力を行うことができる。

[0303]

また、本体は、撮影レンズを通して結像される被写体像を電子画像信号に変換する撮像手段を有するカメラ部9206を有する。なお、特にカメラ部は設けなくともよい。

[0304]

また、図27(B)に示す携帯電話は、テレビ放送の受信機などを備えた構成として、テレビ放送を受信して映像を表示部9201に表示することができ、さらにメモリーなどの記憶装置などを備えた構成として、テレビ放送をメモリーに録画できる。また、図27(B)に示す携帯電話は、GPSなどの位置情報を収集できる機能を有していてもよい。

[0305]

表示部 9 2 0 1 は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。図 2 7 (B)に示す携帯電話は、小型、且つ、軽量であるため、バッテリー容量が限られており、表示部 9 2 0 1 に用いる表示装置は低消費電力で駆動できるパネルを用いることが好ましい。


[0306]


なお、図27(B)では "腕"に装着するタイプの電子機器を図示したが、特に限定されず、携行できる形状を有しているものであればよい。

10


20

【図1】







【図2】





【図3】







【図4】






【図5】







【図6】





【図7】






【図8】







【図13】




【図14】




【図15】







【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】



【図24】









【図 2 5 】 (A)

【図26】


(A)




(B)




(B)



【図27】




【図28】




(B)





【図29】




【図30】










【図32】













【図31】












【図33】






【図34】



【図35】



フロントページの続き

(51) Int.CI. F I テーマコード (参考)

H 0 1 L 29/78 6 1 6 V

Fターム(参考) 4M104 AA03 AA08 AA09 BB02 BB04 BB13 BB14 BB16 BB17 BB36 CC01 DD74 DD79 DD83 DD90 GG08 GG14 HH15 5F110 AA03 AA06 AA07 AA30 BB02 CC07 DD02 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE06 EE14 EE15 EE23 FF01 FF02 FF03 FF04 FF09 FF28 FF30 GG01 GG06 GG07 GG19 GG22 GG24 GG25 GG26 GG43 GG57 GG58 HJ30 HK02 HK03 HK04 HK06 HK08 HK17 HK18 HK32 HK33 HK21 HK31 HK42 HL01 HL07 HL09 HL22 HL23 HM04 HM05 HM12 NN03 NN22 NN23 NN24 NN25 NN27 NN33 NN34 NN36 NN40 NN71 NN73

QQ02 QQ09