

(19)대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) Int. Cl.⁸ (45) 공고일자 2006년01월26일
G11C 14/00 (2006.01) (11) 등록번호 10-0546328

(24) 등록일자 2006년01월19일

(21) 출원번호 10-2003-0035564

(65) 공개번호 10-2004-0104969

(22) 출원일자 2003년06월03일

(43) 공개일자 2004년12월14일

(73) 특허권자 삼성전자주식회사
경기도 수원시 영통구 매탄동 416

(72) 발명자 조우영
경기도화성군태안읍반월리신영통현대아파트211동1103호

김경희
경기도수원시팔달구인계동986-25

(74) 대리인 리엔목특허법인

심사관 : 조명관

(54) 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법 및 장치

요약

상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법 및 장치가 개시된다. 본 발명의 실시예에 따른 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법은 인가되는 제 1 펄스 또는 제 2 펄스에 응답하여 고 저항 또는 저 저항으로 상태가 변화되는 상 변화 물질을 구비하는 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법에 있어서 (a) 상기 상 변화 메모리 장치의 특정 메모리 셀에 연결된 비트라인으로 제 1 펄스를 인가하는 단계, (b) 상기 비트라인의 전압 레벨을 기준 전압 레벨과 비교하여 제어 신호를 출력하는 단계 및 (c) 상기 제어 신호가 제 1 레벨이면 상기 (b)단계의 동작을 계속하고, 상기 제어 신호가 제 2 레벨이면 상기 제 1 펄스를 차단하는 단계를 구비한다. 본 발명에 따른 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법 및 상 변화 메모리 장치는 상 변화 물질을 고 저항에서 저 저항으로 변화시킬 경우 상 변화 물질의 저항 값의 변화를 검사하여 상 변화 물질로 인가되는 전류의 펄스 폭을 자동으로 조절함으로써 상 변화 물질이 완전히 저 저항 상태로 되도록 할 수 있는 장점이 있다. 또한 상 변화 물질을 저 저항에서 저 저항으로 변화시킬 경우 변화 시 필요한 전류 소비 양을 줄일 수 있도록 전류 펄스 폭을 최소화하는 장점이 있다.

대표도

도 6

명세서

도면의 간단한 설명

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.

도 1은 상 변화 물질의 동작 원리를 설명하는 도면이다.

도 2는 상 변화 물질에서 상 변화가 일어나는 경우의 전압 및 전류의 관계를 설명하는 도면이다.

도 3은 상 변화 물질에서 상 변화가 일어나는 경우의 저항 변화를 설명하는 도면이다.

도 4는 도 3의 상 변화를 위하여 상 변화 물질로 인가되는 셋 펄스를 설명하는 도면이다.

도 5는 도 3의 상 변화에 따라 비트라인의 전압 레벨의 변화를 설명하는 도면이다.

도 6은 본 발명의 실시예에 따른 펄스 폭 자동 제어 방법을 설명하는 플로우차트이다.

도 7은 도 6의 펄스 폭 자동 제어 방법을 적용시킨 상 변화 메모리 장치를 설명하는 블록도이다.

도 8은 상 변화 물질이 고 저항 상태에서 저 저항 상태로 상 변화하는 경우 도 7의 상 변화 메모리 장치의 동작을 설명하는 타이밍도이다.

도 9는 상 변화 물질이 저 저항 상태에서 저 저항 상태로 상 변화하는 경우 도 7의 상 변화 메모리 장치의 동작을 설명하는 타이밍도이다.

도 10은 본 발명의 다른 실시예에 따른 펄스 폭 자동 제어 방법을 설명하는 플로우 차트이다.

도 11은 본 발명의 다른 실시예에 따른 상 변화 메모리 셀의 상태를 설정하는 방법을 설명하는 플로우 차트이다.

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 상 변화 메모리 장치(phase change memory device) 및 상 변화 메모리 장치의 프로그래밍 방법에 관한 것으로서, 특히 상 변화 메모리 장치의 상 변화 물질을 고 저항 상태에서 저 저항 상태로 프로그래밍 할 경우 상 변화 물질로 인가되는 펄스 폭을 자동으로 조절하는 방법 및 상기 방법을 이용한 상 변화 메모리 장치에 관한 것이다.

PRAM(Phase Random Access Memory)은 온도 변화에 따른 상 전이에 따라 저항이 변화되는 GST(Ge-Sb-Te)과 같은 물질을 이용하여 데이터를 저장하는 비휘발성 메모리 소자이다. PRAM은 DRAM의 모든 장점과 불 휘발성, 저소비전력 라는 특징을 가진다.

기입 동작 시, 상 변화 물질(GST)에 전류를 흐르게 하면 상 변화 물질(GST)이 결정 상태(crystalline state) 또는 비결정 상태(amorphous state)로 전이된다.

상 변화 물질(GST)의 결정 상태 또는 비결정 상태는 상 변화 물질(GST)에 흐르는 전류의 크기와 양에 좌우된다. 상 변화 물질(GST)에 큰 전류를 짧은 시간동안 흐르게 하면 상 변화 물질(GST)은 비결정 상태로 변화되는데 이러한 상태를 보통 리셋(reset) 상태라고 부르며 데이터 "1"에 대응된다.

상 변화 물질(GST)에 리셋 전류보다 작은 전류를 긴 시간동안 흐르게 하면 상 변화 물질(GST)은 결정 상태로 변화되는데 이러한 상태를 보통 셋(set) 상태라고 부르며 데이터 "0"에 대응된다. 상 변화 물질(GST)이 리셋 상태인 경우의 저항이 셋 상태인 경우의 저항보다 크다.

상 변화 물질(GST)의 상 변화를 위해서는 일반적으로 900℃이상의 고온이 필요하며 이는 메모리 셀로 인가되는 전류를 이용한 주울 열(Joule Heating)에 의하여 얻게 된다.

도 1은 상 변화 물질의 동작 원리를 설명하는 도면이다.

일반적으로 고 저항(high resistance)상태 및 저 저항(low resistance)상태에 따라 서로 다른 전류 펄스를 인가하여 상 변화 물질(GST)의 상태를 변화시킨다.

예를 들어 초기에 저 저항 상태에 있는 메모리 셀을 고 저항 상태로 바꾸고자 할 때, 상 변화 물질(GST)에 전류(i)를 흐르게 하여 용융점(Melting Temperature : T_m)이상으로 상 변화 물질(GST)을 가열한 뒤 급속히 냉각(fast quenching)시키면 상 변화 물질(GST)은 고 저항 상태가 된다. 고 저항 상태를 리셋 상태(reset)로 부른다.

반대로 초기에 고 저항 상태에 있는 메모리 셀을 저 저항 상태로 바꾸고자 할 때, 상 변화 물질(GST)에 전류(ii)를 흐르게 하여 상 변화 물질(GST)을 결정화 온도(Crystallization Temperature: T_c) 이상으로 가열한 뒤 일정시간을 유지한 후 냉각시키면 상 변화 물질(GST)이 저 저항 상태가 된다. 저 저항 상태를 셋 상태(set)로 부른다.

상 변화 물질을 고 저항 상태에서 저 저항 상태로 바꿀 경우 일반적으로 저 저항 상태에서 고 저항 상태로 바꾸는 경우보다 많은 시간이 걸린다.

이 시간은 초기의 고 저항 상태의 저항 값과 관련이 있으며, 고 저항 상태의 저항 값이 클수록 상 변화 물질을 저 저항 상태로 변화시키기 위한 시간이 더 많이 소요된다.

일반적인 상 변화 메모리 셀의 구조(미도시)에서, 상 변화 물질은 상 변화 물질에 연결된 메탈로부터 전류를 수신하여 상태가 변화된다. 이 때 상 변화 물질과 연결되는 메탈의 접촉 면적에 따라 동일한 전류가 상 변화 물질로 인가되더라도 다른 열 에너지가 발생된다.

즉, 상 변화 물질과 메탈의 접촉 면적이 좁다면 동일한 전류에 대해서 큰 열 에너지가 발생되고 접촉 면적이 넓다면 동일한 전류에 대해서 작은 열 에너지가 발생된다.

종래의 고 저항 상태에서 저 저항 상태로의 상태 변화 방법은 고정된 펄스 폭을 가지는 전류를 상 변화 물질에 인가하거나 또는 무조건 상 변화 물질을 고 저항 상태로 만든 후 다시 고정된 펄스 폭을 가지는 전류를 상 변화 물질에 인가하는 방법을 사용하였다.

그런데, 고 저항 상태로 만들기 위한 전류 펄스구간 동안 전기 에너지를 열 에너지로 바꾸어 주는 메탈과 상 변화 물질의 접촉 면적의 차이에 의해 상 변화 물질의 고 저항 상태에서의 저항 값이 조금씩 다를 수 있다.

따라서 저항 값이 조금씩 다른 고 저항 상태의 상 변화 물질에 고정된 펄스 폭을 가지는 전류를 인가하여 저 저항 상태로 만드는 방법은 저 저항 상태의 상 변화 물질의 저항 값도 조금씩 달라지게 만들뿐만 아니라 상 변화 물질을 완벽한 저 저항 상태로 만들 수 없는 문제가 있다.

상 변화 물질의 저 저항 상태가 불안정하여 읽기 동작 시(read operation) 센스 앰프 회로가 센싱할 수 있는 저 저항 상태보다 상 변화 물질의 저항 값이 크다면 읽기 결함(reading fail)이 발생하는 문제가 있다.

발명이 이루고자 하는 기술적 과제

본 발명이 이루고자하는 기술적 과제는 상 변화 물질을 고 저항에서 저 저항으로 변화시킬 경우 상 변화 물질의 저항 값의 변화를 검사하여 상 변화 물질로 인가되는 전류의 펄스 폭을 자동으로 조절하는 방법을 제공하는데 있다.

본 발명이 이루고자하는 다른 기술적 과제는 상 변화 물질로 인가되는 전류의 펄스 폭을 조절하여 상 변화 물질이 고 저항에서 저 저항으로 완전히 변화될 수 있는 상 변화 메모리 장치를 제공하는데 있다.

발명의 구성 및 작용

상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법은, 인가되는 제 1 펄스 또는 제 2 펄스에 응답하여 고 저항 또는 저 저항으로 상태가 변화되는 상 변화 물질을 구비하는 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법에 있어서, (a) 상기 상 변화 메모리 장치의 특정 메모리 셀에 연결된 비

트라이인으로 제 1 펄스를 인가하는 단계, (b) 상기 비트라인의 전압 레벨을 기준 전압 레벨과 비교하여 제어 신호를 출력하는 단계 및 (c) 상기 제어 신호가 제 1 레벨이면 상기 (b)단계의 동작을 계속하고, 상기 제어 신호가 제 2 레벨이면 상기 제 1 펄스를 차단하는 단계를 구비한다.

상기 (a) 단계는 (a1) 소정의 정보 신호에 응답하여 상기 특정 메모리 셀의 워드 라인을 인에이블 시키는 단계, (a2) 상기 제 1 펄스를 인에이블 시키는 단계 및 (a3) 상기 특정 메모리 셀의 비트라인을 선택하고 상기 제 1 펄스를 인가하는 단계를 구비한다.

상기 기준 전압 레벨은 상기 상 변화 물질이 저 저항 상태인 경우의 비트라인의 전압 레벨이다. 상기 (c) 단계는 (c1) 상기 비트라인의 전압 레벨이 상기 기준 전압 레벨보다 크면 상기 제어 신호를 제 1 레벨로 발생하고 상기 비트라인의 전압 레벨이 상기 기준 전압 레벨보다 작으면 상기 제어 신호를 제 2 레벨로 발생하는 단계 및 (c2) 상기 제어 신호에 응답하여 상기 제 1 펄스를 디스에이블 시키는 단계를 구비한다.

상기 제 1 펄스 및 상기 제 2 펄스는 전류 펄스이다. 상기 제 1 펄스의 전류 레벨은 상기 제 2 펄스의 전류 레벨보다 작다.

상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 상 변화 메모리 장치는 상 변화 메모리 어레이, 기입 드라이버 및 자동 펄스 폭 제어부를 구비한다. 상 변화 메모리 어레이는 상기 상 변화 물질을 구비한다.

기입 드라이버는 제어 신호에 응답하여 상기 제 1 펄스를 상기 상 변화 메모리 어레이에 인가하거나 차단하며, 리셋 활성화 신호에 응답하여 상기 제 2 펄스를 상기 상 변화 메모리 어레이로 인가하거나 차단한다.

자동 펄스 폭 제어부는 상기 상 변화 메모리 어레이의 특정 메모리 셀의 상 변화 물질을 저 저항 상태로 프로그래밍(programing)하는 경우, 상기 특정 메모리 셀에 연결된 비트라인의 전압 레벨과 기준 전압 레벨을 비교하여 상기 제어 신호를 발생한다.

상기 기입 드라이버는 상기 제 1 펄스를 발생하는 제 1 전류원, 상기 제 2 펄스를 발생하는 제 2 전류원, 상기 제어 신호에 응답하여 상기 제 1 펄스를 상기 메모리 어레이로 인가하거나 차단하는 제 1 스위치부 및 상기 리셋 활성화 신호에 응답하여 상기 제 2 펄스를 상기 메모리 어레이로 인가하거나 차단하는 제 2 스위치부를 구비한다.

상기 제 1 스위치부는 상기 제어 신호가 제 1 레벨이면 상기 제 1 펄스를 상기 메모리 어레이로 인가하고, 상기 제어 신호가 제 2 레벨이면 상기 제 1 펄스를 차단한다.

상기 자동 펄스 폭 제어부는 비교부 및 제어 신호 발생부를 구비한다. 비교부는 상기 특정 메모리 셀에 연결된 비트라인의 전압 레벨과 기준 전압 레벨을 비교하여 상기 비트라인의 전압 레벨이 상기 기준 전압 레벨보다 더 크면 비교 신호를 제 2 레벨로 출력하고, 상기 비트라인의 전압 레벨이 상기 기준 전압 레벨보다 더 작으면 상기 비교 신호를 제 1 레벨로 출력한다.

제어 신호 발생부는 상기 비교 신호가 제 2 레벨이면 상기 제어 신호를 제 1 레벨로 발생하고 상기 비교 신호가 제 1 레벨이면 상기 제어 신호를 제 2 레벨로 발생한다. 상기 비교부는 센스 앰프 회로이다.

상기 센스 앰프 회로는 상기 상 변화 메모리 장치의 독출 동작시 이용된다. 상기 기준 전압 레벨은 상기 상 변화 물질이 저 저항 상태인 경우의 비트라인의 전압 레벨이다.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 펄스 폭 자동 제어 방법은 인가되는 제 1 펄스 또는 제 2 펄스에 응답하여 고 저항 또는 저 저항으로 상태가 변화되는 상 변화 물질을 구비하는 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법에 있어서 (a) 상기 상 변화 메모리 장치의 특정 메모리 셀에 연결된 비트라인으로 제 1 펄스를 인가하는 단계, (b) 상기 특정 메모리 셀의 상 변화 물질의 저항 변화를 모니터링 하는 단계 및 (c) 상기 특정 메모리 셀의 상 변화 물질이 저 저항 상태에 있지 아니하면 상기 (b)단계의 동작을 계속하고, 저 저항 상태에 있으면 상기 제 1 펄스를 차단하는 단계를 구비한다.

상기 (c) 단계는 상기 특정 메모리 셀에 연결된 비트라인의 전압 레벨이 소정의 기준 전압 레벨보다 작으면 상기 특정 메모리 셀의 상 변화 물질이 저 저항 상태에 있다고 판단한다.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 상 변화 메모리 셀의 상태를 설정하는 방법은 (a) 상기 상 변화 메모리 셀을 상 변화시키면서 상기 상 변화 메모리 셀의 상태를 관찰하는 단계, (b) 상기 상 변화 메모리 셀이 제 1 상태로 되었는지를 판단하는 단계 및 (c) 상기 상 변화 메모리 셀이 제 1 상태가 아니면 상기 (b)단계의 동작을 계속하고, 제 1 상태이면 상기 상 변화 메모리 셀의 상 변화를 중지하는 단계를 구비한다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시예 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 2는 상 변화 물질에서 상 변화가 일어나는 경우의 전압 및 전류의 관계를 설명하는 도면이다.

도 2를 참조하면, 전압 전류 관계 곡선은 읽기 동작을 위한 리셋(고 저항) 상태(i) 및 셋(저 저항)상태(iii)와 상 변화 물질을 셋 상태로 만들기 위한 (ii)의 구간으로 구분된다.

상 변화 물질을 리셋 상태(i)에서 셋 상태(iii)로 상 변화시키기 위해서 (ii) 구간의 전류를 일정 시간동안 인가한다. 따라서 시간에 따른 저항 변화는 (i) → (ii) → (iii)의 순서로 변화된다.

도 3은 상 변화 물질에서 상 변화가 일어나는 경우의 저항 변화를 설명하는 도면이다.

도 4는 도 3의 상 변화를 위하여 상 변화 물질로 인가되는 셋 펄스를 설명하는 도면이다.

도 3 내지 도 4를 참조하여 좀더 상세한 저항 변화 동작을 살펴본다.

도 3과 같이 상 변화 물질이 리셋 상태에서 셋 상태로 변화될 때 도 4의 셋 펄스 인가 구간동안 상 변화 물질의 저항이 감소된다. 상 변화 물질의 저항이 감소되는 시간은 상 변화 물질의 리셋 상태의 초기 저항 값이 어떠한가에 따라 달라진다.

도 5는 도 3의 상 변화에 따라 비트라인의 전압 레벨의 변화를 설명하는 도면이다.

상 변화 물질이 리셋(고 저항) 상태에서 셋(저 저항) 상태로 변화될 때 상 변화 물질로 인가된 고정된 셋 전류에 의하여 상 변화 물질이 연결된 비트라인의 전압은 도 5와 같이 된다.

상 변화 물질로 인가되는 전류가 고정되어 있으므로 비트라인의 전압 레벨은 상 변화 물질의 저항 값에 비례한다. 따라서 상 변화 물질이 리셋(고 저항) 상태일 경우에는 비트라인의 전압 레벨이 높고 상 변화 물질이 셋(저 저항) 상태일 경우에는 비트라인의 전압 레벨이 낮다.

따라서, 본 발명은 상 변화 물질에 연결된 비트라인 전압을 상 변화 물질의 상태가 변화되는 구간동안 관찰하여 비트라인의 전압 레벨이 상 변화 물질의 셋(저 저항) 상태를 나타내는 기준 전압 레벨과 동일해지면 상 변화가 완료되었음을 자동으로 감지한다.

도 6은 본 발명의 실시예에 따른 펄스 폭 자동 제어 방법을 설명하는 플로우차트이다.

도 6을 참조하면, 제 1 펄스 또는 제 2 펄스에 응답하여 고 저항 또는 저 저항으로 상태가 변화되는 상 변화 물질을 구비하는 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법(600)은 먼저 상기 상 변화 메모리 장치의 특정 메모리 셀에 연결된 비트라인으로 제 1 펄스를 인가한다.(610 단계)

상기 610 단계는 소정의 정보 신호에 응답하여 상기 특정 메모리 셀의 워드 라인을 인에이블 시키는 단계, 상기 제 1 펄스를 인에이블 시키는 단계 및 상기 특정 메모리 셀의 비트라인을 선택하고 상기 제 1 펄스를 인가하는 단계를 구비한다.

상기 비트라인의 전압 레벨을 기준 전압 레벨과 비교하여 제어 신호를 출력하고 제어 신호가 제 1 레벨인지 제 2 레벨인지를 판단한다.(620 단계) 상기 기준 전압 레벨은 상기 상 변화 물질이 저 저항 상태인 경우의 비트라인의 전압 레벨이다.

상기 제어 신호가 제 1 레벨이면 상기 620 단계의 동작을 계속하고, 상기 제어 신호가 제 2 레벨이면 상기 제 1 펄스를 차단한다.(630 단계)

630 단계는 상기 비트라인의 전압 레벨이 상기 기준 전압 레벨보다 크면 제어 신호를 제 1 레벨로 발생하고 상기 비트라인의 전압 레벨이 상기 기준 전압 레벨보다 작으면 상기 제어 신호를 제 2 레벨로 발생하는 단계 및 상기 제어 신호에 응답하여 상기 제 1 펄스를 디스에이블 시키는 단계를 구비한다.

도 7은 도 6의 펄스 폭 자동 제어 방법을 적용시킨 상 변화 메모리 장치를 설명하는 블록도이다.

도 6 및 도 7을 참조하여 본 발명의 실시예에 따른 펄스 폭 자동 제어 방법 및 상 변화 메모리 장치의 동작을 설명한다.

도 7의 상 변화 메모리 장치(700)는 상 변화 메모리 어레이(710), 기입 드라이버(720) 및 자동 펄스 폭 제어부(730)를 구비한다. 상 변화 메모리 어레이(710)는 상 변화 물질(미도시)을 구비한다.

먼저, 상기 상 변화 메모리 장치의 특정 메모리 셀에 연결된 비트라인으로 제 1 펄스를 인가한다.(610 단계) 비트라인으로 제 1 펄스를 인가하기 위하여 소정의 정보 신호에 응답하여 상기 특정 메모리 셀의 워드 라인(미도시)을 인에이블 시켜야 한다. 여기서 정보 신호는 워드 라인(미도시)을 선택하는 신호 및 인에이블 시키는 신호를 의미한다.

워드 라인(미도시)을 인에이블 시킨 후 제 1 펄스(P_SET)를 인에이블 시키고 특정 메모리 셀의 비트라인(BLk)을 선택한 후 제 1 펄스(P_SET)를 인가한다.

이러한 동작은 도 7의 기입 드라이버(720)에서 수행된다. 기입 드라이버(720)는 제어 신호(CTRLS)에 응답하여 제 1 펄스(P_SET)를 상 변화 메모리 어레이(710)에 인가하거나 차단한다. 또한 기입 드라이버(720)는 리셋 활성화 신호(REN)에 응답하여 제 2 펄스(P_RESET)를 상 변화 메모리 어레이(710)로 인가하거나 차단한다.

제 1 펄스(P_SET) 및 제 2 펄스(P_RESET)는 전류 펄스이다. 제 1 펄스(P_SET)는 상 변화 물질을 셋(저 저항) 상태로 변화시키기 위한 셋 전류를 의미하고 제 2 펄스(P_RESET)는 상 변화 물질을 리셋(고 저항) 상태로 변화시키기 위한 리셋 전류를 의미한다. 따라서, 제 1 펄스(P_SET)의 전류 레벨은 제 2 펄스(P_RESET)의 전류 레벨보다 작다.

좀 더 설명하면, 기입 드라이버(720)는 제 1 펄스(P_SET)를 발생하는 제 1 전류원(IS1), 제 2 펄스(P_RESET)를 발생하는 제 2 전류원(IS2), 제어 신호(CTRLS)에 응답하여 제 1 펄스(P_SET)를 상 변화 메모리 어레이(710)로 인가하거나 차단하는 제 1 스위치부(SW1) 및 리셋 활성화 신호(REN)에 응답하여 제 2 펄스(P_RESET)를 상 변화 메모리 어레이(710)로 인가하거나 차단하는 제 2 스위치부(SW2)를 구비한다.

상 변화 메모리 어레이(710)의 특정한 메모리 셀의 워드 라인이 선택되고 대응되는 특정한 비트 라인(BLk)이 선택되면 제 1 스위치부(SW1)는 제어 신호(CTRLS)에 응답하여 제 1 전류원(IS1)으로부터 발생된 제 1 펄스(P_SET)를 비트 라인(BLk)으로 인가한다.

그리고, 상기 비트라인의 전압 레벨을 기준 전압 레벨과 비교하여 제어 신호를 출력하고 제어 신호가 제 1 레벨인지 제 2 레벨인지를 판단한다.(620 단계) 상기 제어 신호가 제 1 레벨이면 상기 620 단계의 동작을 계속하고, 상기 제어 신호가 제 2 레벨이면 상기 제 1 펄스를 차단한다.(630 단계)

특정한 비트라인(BLk)의 전압 레벨과 기준 전압 레벨을 비교하는 동작은 자동 펄스 폭 제어부(730)에서 수행된다. 즉, 자동 펄스 폭 제어부(730)는 상 변화 메모리 어레이(710)의 특정 메모리 셀의 상 변화 물질을 저 저항 상태로 상 변화시키는 경우, 특정 메모리 셀에 연결된 비트라인(BLk)의 전압 레벨과 기준 전압(VREF) 레벨을 비교하여 제어 신호(CTRLS)를 발생한다.

자동 펄스 폭 제어부(730)는 비교부(735) 및 제어 신호 발생부(740)를 구비한다. 비교부(735)는 특정 메모리 셀에 연결된 비트라인(BLk)의 전압 레벨과 기준 전압(VREF) 레벨을 비교하여 비트라인(BLk)의 전압 레벨이 기준 전압(VREF) 레벨보다 더 크면 비교 신호(COMS)를 제 2 레벨로 출력하고, 비트라인(BLk)의 전압 레벨이 기준 전압(VREF) 레벨보다 더 작으면 비교 신호(COMS)를 제 1 레벨로 출력한다.

비트라인(BLk)의 전압 레벨이 기준 전압(VREF)의 레벨보다 크다는 것은 상 변화 물질이 아직 셋(저 저항) 상태가 아니라는 것을 의미한다. 그리고 비트라인(BLk)의 전압 레벨이 기준 전압(VREF)의 레벨보다 작다는 것은 상 변화 물질이 셋(저 저항) 상태라는 것을 의미한다.

따라서, 특정한 비트라인(BLk)에 연결된 상 변화 물질이 고 저항 상태에서 저 저항 상태로 변화되는 동안은 비교부(735)는 비교 신호(COMS)를 제 2 레벨로 발생하고 상 변화 물질이 완전히 저 저항 상태로 되면 비교부(735)는 비교 신호(COMS)를 제 1 레벨로 발생한다.

상기 비교부(735)는 센스 앰프 회로일 수 있다. 일반적으로 상 변화 메모리 장치의 센스 앰프 회로는 상 변화 메모리 장치의 독출 동작시 상 변화 물질로 인가되는 전류 양을 측정하는데 이용된다.

그러나 본 발명에서 센스 앰프 회로는 상 변화 메모리 장치의 독출 동작에 이용되는 것뿐만 아니라 상 변화 물질을 저 저항 상태로 설정할 경우 비트라인의 전압 레벨을 측정하여 기준 전압(VREF) 레벨과 비교하는 데에도 이용된다.

또한 본 발명의 상 변화 메모리 장치(700)는 독출 동작에 이용되는 센스 앰프 회로 이외에 상 변화 물질을 저 저항 상태로 설정할 경우 비트라인의 전압 레벨을 측정하여 기준 전압(VREF) 레벨과 비교하기 위한 별도의 센스 앰프 회로를 구비할 수도 있다.

제어 신호 발생부(740)는 비교 신호(COMS)가 제 2 레벨이면 제어 신호(CTRLS)를 제 1 레벨로 발생하고 비교 신호(COMS)가 제 1 레벨이면 제어 신호(CTRLS)를 제 2 레벨로 발생한다.

그러면, 기입 드라이버(720)의 제 1 스위치부(SW1)는 제어 신호(CTRLS)가 제 1 레벨이면 제 1 펄스(P_SET)를 상 변화 메모리 어레이(710)로 인가하고, 제어 신호(CTRLS)가 제 2 레벨이면 제 1 펄스(P_SET)를 차단한다.

제어 신호(CTRLS)가 제 1 레벨로 발생되면 상 변화 물질이 아직 저 저항 상태로 완전히 변화되지 아니하였다는 것을 의미하므로 제 1 스위치부(SW1)는 제 1 펄스(P_SET)를 계속하여 상 변화 메모리 어레이(710)로 인가한다.

제어 신호(CTRLS)가 제 2 레벨로 발생되면 상 변화 물질이 완전히 저 저항 상태로 완전히 변화되었다는 것을 의미하므로 제 1 스위치부(SW1)는 제 1 펄스(P_SET)를 차단한다. 제 1 펄스(P_SET)의 전류 레벨은 상 변화 물질이 저 저항 상태로 변화될수록 감소될 수 있다.

상 변화 물질의 저항 상태가 낮아지는 것을 인식하여 기입 드라이버(720)의 제 1 전류원(IS1)을 제어하여 제 1 펄스(P_SET)의 전류 레벨을 감소시킬 수 있을 것이다. 그러나, 상 변화 물질이 저 저항 상태로 변화되어도 제 1 펄스(P_SET)의 전류 레벨을 일정하게 유지할 수도 있다.

종래의 고정 펄스 폭을 가지는 셋 전류를 이용하여 상 변화 물질을 고 저항에서 저 저항으로 만드는 것과 달리 본 발명에서는 상 변화 물질이 완전히 저 저항 상태로 되는 순간까지 셋 전류를 계속 인가할 수 있고, 상 변화 물질이 완전히 저 저항 상태로 되면 셋 전류를 차단할 수 있는 장점이 있다.

도 8은 상 변화 물질이 고 저항 상태에서 저 저항 상태로 상 변화하는 경우 도 7의 상 변화 메모리 장치의 동작을 설명하는 타이밍도이다.

먼저 어드레스 신호(ADDRESS)와 기입 인에이블 신호(WEb)가 상 변화 메모리 장치(700)로 인가된다. 어드레스 신호(ADDRESS)는 제 1 펄스(셋 펄스)(P_SET)가 인가될 메모리 셀(미도시)의 주소에 관한 정보를 가진다.

워드라인 선택 신호(W/L)에 의해서 메모리 셀(미도시)의 워드라인이 활성화되고 제 1 펄스(셋 펄스)(P_SET)가 활성화되어 메모리 셀(미도시)로 인가된다. 그리고, 메모리 셀(미도시)에 연결된 비트라인(BLk)의 전압 레벨을 측정한다.

상 변화 물질이 처음에 리셋(고 저항)상태라면 비트라인(BLk)의 전압 레벨은 기준 전압(VREF)의 레벨보다 높을 것이다. 비교부(735)는 기준 전압(VREF)레벨보다 비트라인(BLk)의 전압 레벨이 높으므로 비교 신호(COMS)를 제 2 레벨로 발생한다.

여기서 제 2 레벨은 설명의 편의를 위하여 로우 레벨로 설정한다. 제어 신호 발생부(740)는 비교 신호(COMS)에 응답하여 제어 신호(CTRLS)를 제 1 레벨로 발생한다.

그러나 시간이 지남에 따라 상 변화 물질로 인가되는 제 1 펄스(셋 펄스)(P_SET)에 의하여 비트라인(BLk)의 전압 레벨이 낮아진다. 기준 전압(VREF)레벨과 비트라인(BLk)의 전압 레벨이 동일해지는 순간 비교부(735)는 비교 신호(COMS)를 제 1 레벨로 출력한다. 그러면 제어 신호 발생부(740)는 제어 신호(CTRLS)를 제 2 레벨로 발생한다.

제 2 레벨로 발생된 제어 신호(CTRLS)는 제 1 스위치부(SW1)의 스위치를 차단하여 제 1 펄스(셋 펄스)(P_SET)를 비활성화 시키고 워드 라인 선택 신호(W/L)도 비활성화 시킨다. 도 8의 동작 타이밍 도에서 알 수 있듯이, 제 1 펄스(셋 펄스)(P_SET)의 펄스 폭은 고정된 것이 아니라 상 변화 물질의 저항 상태에 따라 달라진다.

즉, 상 변화 물질이 완전히 저 저항 상태로 상 변화 될 때까지 제 1 펄스(셋 펄스)(P_SET)는 인가되고 상 변화 물질이 완전히 저 저항 상태로 상 변화되면 제 1 펄스(셋 펄스)(P_SET)는 비활성화 된다.

도 9는 상 변화 물질이 저 저항 상태에서 저 저항 상태로 상 변화하는 경우 도 7의 상 변화 메모리 장치의 동작을 설명하는 타이밍도이다.

도 8의 동작과 동일하게 어드레스 신호(ADDRESS)와 기입 인에이블 신호(WEB)가 상 변화 메모리 장치(700)로 인가된다. 워드라인 선택 신호(W/L)에 의해서 메모리 셀(미도시)의 워드라인이 활성화되고 제 1 펄스(셋 펄스)(P_SET)가 활성화되어 메모리 셀(미도시)로 인가된다. 그리고, 메모리 셀(미도시)에 연결된 비트라인(BLk)의 전압 레벨을 측정한다.

상 변화 물질이 처음에 셋(저 저항)상태라면 비트라인(BLk)의 전압 레벨은 기준 전압(VREF)의 레벨보다 낮을 것이다. 따라서 비교부(735)는 기준 전압(VREF)레벨보다 비트라인(BLk)의 전압 레벨이 낮으므로 비교 신호(COMS)를 계속 제 1 레벨로 발생한다.

여기서 제 1 레벨은 설명의 편의를 위하여 하이 레벨로 설정한다. 제어 신호 발생부(740)는 비교 신호(COMS)에 응답하여 제어 신호(CTRLS)를 제 2 레벨로 발생한다.

제 2 레벨로 발생된 제어 신호(CTRLS)는 제 1 스위치부(SW1)의 스위치를 차단하여 제 1 펄스(셋 펄스)(P_SET)를 비활성화 시키고 워드라인 선택 신호(W/L)도 비활성화 시킨다.

도 9의 동작 타이밍도에서 알 수 있듯이 본 발명은 초기에 저 저항 상태로 있는 상 변화 물질을 다시 저 저항 상태로 설정할 경우 불필요한 동작을 최소화하여 제 1 펄스(셋 펄스)의 펄스 폭을 최소화 함으로써 동작 전류를 감소시키는 효과도 있다.

도 10은 본 발명의 다른 실시예에 따른 펄스 폭 자동 제어 방법을 설명하는 플로우 차트이다.

상기 기술적 과제를 달성하기 위한 펄스 폭 자동 제어 방법(1000)은 인가되는 제 1 펄스 또는 제 2 펄스에 응답하여 고 저항 또는 저 저항으로 상태가 변화되는 상 변화 물질을 구비하는 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법에 있어서, 먼저 상기 상 변화 메모리 장치의 특정 메모리 셀에 연결된 비트라인으로 제 1 펄스를 인가한다.(1010 단계)

그리고, 제 1 펄스의 인가에 따라 상기 특정 메모리 셀의 상 변화 물질의 저항 변화를 모니터링 한다.(1020 단계) 상기 특정 메모리 셀의 상 변화 물질이 저 저항 상태에 있지 아니하면 상기 1020 단계의 동작을 계속하고, 저 저항 상태에 있으면 상기 제 1 펄스를 차단한다.(1030 단계 및 1040 단계)

1020 단계에서 상 변화 물질의 저항 변화를 모니터링 하는 방법은 상기 상 변화 물질을 구비하는 특정 메모리 셀에 연결된 비트라인의 전압 레벨의 변화를 관찰함에 의해 수행된다.

상 변화 물질이 고 저항 상태에 있으면 비트라인의 전압 레벨이 높고 상 변화 물질이 저 저항 상태에 있으면 비트라인의 전압 레벨이 낮다. 이러한 원리를 이용하여 대응되는 비트라인의 전압 레벨을 관찰함에 의하여 상 변화 물질의 저항 변화를 판단한다.

상기 1030 단계는 상기 특정 메모리 셀에 연결된 비트라인의 전압 레벨이 소정의 기준 전압 레벨보다 작으면 상기 특정 메모리 셀의 상 변화 물질이 저 저항 상태에 있다고 판단한다. 여기서, 기준 전압 레벨은 상기 상 변화 물질이 저 저항 상태인 경우의 비트라인의 전압 레벨이다.

이와 같이 본 발명의 실시예는 상 변화 물질의 저항 상태의 변화를 관찰함에 의하여 상 변화 물질을 저 저항 상태로 상 변화시키기 위한 셋 펄스의 활성화 구간을 자동으로 제어할 수 있다.

도 11은 본 발명의 다른 실시예에 따른 상 변화 메모리 셀의 상태를 설정하는 방법을 설명하는 플로우 차트이다.

도 11을 참조하면, 상 변화 메모리 셀의 상태를 설정하는 방법(1100)은 상 변화 메모리 셀을 상 변화시키면서 상기 상 변화 메모리 셀의 상태를 관찰한다.(1110 단계) 상 변화 메모리 셀의 상태를 변화시키는 방법은 상 변화 메모리 셀에 전류를 인가하여 상 변화 메모리 셀의 상 변화 물질을 결정화 또는 비 결정화 시키는 것을 의미한다.

상 변화 물질이 결정화(crystalline)되면 상 변화 물질은 낮은 저항 상태를 가지며 비 결정화(amorphous)되면 상 변화 물질은 높은 저항 상태를 가진다.

상기 상 변화 메모리 셀이 제 1 상태로 되었는지를 판단한다.(1120 단계) 상기 상 변화 메모리 셀이 제 1 상태로 되었는지의 판단은 상기 상 변화 메모리 셀에 연결된 비트 라인 of 전압 레벨과 기준 전압의 전압 레벨을 비교하는 동작에 의해서 수행된다. 상기 제 1 상태는 상기 상 변화 메모리 셀의 셋 상태 이다.

상기 기준 전압의 전압 레벨이 비트라인의 전압 레벨보다 작으면 상기 상 변화 메모리 셀이 제 1 상태라고 판단한다. 여기서 상기 기준 전압은 상기 상 변화 메모리 셀이 제 1 상태인 경우의 비트라인의 전압이다.

상기 상 변화 메모리 셀이 제 1 상태가 아니면 상기 1120 단계의 동작을 계속하고, 제 1 상태이면 상기 상 변화 메모리 셀의 상 변화를 중지한다.

상기 상 변화 메모리 셀이 제 1 상태가 되면 상 변화 메모리 셀로 인가되는 전류를 차단한다. 그러면 상 변화 메모리 셀의 상 변화가 중지된다.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

발명의 효과

상술한 바와 같이 본 발명에 따른 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법 및 상 변화 메모리 장치는 상 변화 물질을 고 저항에서 저 저항으로 변화시킬 경우 상 변화 물질의 저항 값의 변화를 검사하여 상 변화 물질로 인가되는 전류의 펄스 폭을 자동으로 조절함으로써 상 변화 물질이 완전히 저 저항 상태로 되도록 할 수 있는 장점이 있다. 또한 상 변화 물질을 저 저항에서 저 저항으로 변화시킬 경우 변화 시 필요한 전류 소비 양을 줄일 수 있도록 전류 펄스 폭을 최소화 하는 장점이 있다.

(57) 청구의 범위

청구항 1.

삭제

청구항 2.

삭제

청구항 3.

삭제

청구항 4.

삭제

청구항 5.

삭제

청구항 6.

삭제

청구항 7.

삭제

청구항 8.

제 1 펄스 또는 제 2 펄스에 응답하여 고 저항 또는 저 저항으로 상태가 변화되는 상 변화 물질을 구비하는 상 변화 메모리 장치에 있어서,

상기 상 변화 물질을 구비하는 상 변화 메모리 어레이 ;

제어 신호에 응답하여 상기 제 1 펄스를 상기 상 변화 메모리 어레이에 인가하거나 차단하며, 리셋 활성 신호에 응답하여 상기 제 2 펄스를 상기 상 변화 메모리 어레이로 인가하거나 차단하는 기입 드라이버 ; 및

상기 상 변화 메모리 어레이의 특정 메모리 셀의 상 변화 물질을 저 저항 상태로 상 변화 시키는 경우, 상기 특정 메모리 셀에 연결된 비트라인의 전압 레벨과 기준 전압 레벨을 비교하여 상기 제어 신호를 발생하는 자동 펄스 폭 제어부를 구비하는 것을 특징으로 하는 상 변화 메모리 장치.

청구항 9.

제 8항에 있어서, 상기 기입 드라이버는,

상기 제 1 펄스를 발생하는 제 1 전류원 ;

상기 제 2 펄스를 발생하는 제 2 전류원 ;

상기 제어 신호에 응답하여 상기 제 1 펄스를 상기 메모리 어레이로 인가하거나 차단하는 제 1 스위치부 ; 및

상기 리셋 활성 신호에 응답하여 상기 제 2 펄스를 상기 메모리 어레이로 인가하거나 차단하는 제 2 스위치부를 구비하는 것을 특징으로 하는 상 변화 메모리 장치.

청구항 10.

제 9항에 있어서, 상기 제 1 스위치부는,

상기 제어 신호가 제 1 레벨이면 상기 제 1 펄스를 상기 메모리 어레이로 인가하고, 상기 제어 신호가 제 2 레벨이면 상기 제 1 펄스를 차단하는 것을 특징으로 하는 상 변화 메모리 장치.

청구항 11.

제 8항에 있어서, 상기 자동 펄스 폭 제어부는,

상기 특정 메모리 셀에 연결된 비트라인의 전압 레벨과 기준 전압 레벨을 비교하여 상기 비트라인의 전압 레벨이 상기 기준 전압 레벨보다 더 크면 비교 신호를 제 2 레벨로 출력하고, 상기 비트라인의 전압 레벨이 상기 기준 전압 레벨보다 더 작으면 상기 비교 신호를 제 1 레벨로 출력하는 비교부 ; 및

상기 비교 신호가 제 2 레벨이면 상기 제어 신호를 제 1 레벨로 발생하고 상기 비교 신호가 제 1 레벨이면 상기 제어 신호를 제 2 레벨로 발생하는 제어 신호 발생부를 구비하는 것을 특징으로 하는 상 변화 메모리 장치.

청구항 12.

제 11항에 있어서, 상기 비교부는,

센스 앰프 회로인 것을 특징으로 하는 상 변화 메모리 장치.

청구항 13.

제 12항에 있어서, 상기 센스 앰프 회로는,

상기 상 변화 메모리 장치의 독출 동작시 이용되는 것을 특징으로 하는 상 변화 메모리 장치.

청구항 14.

제 8항에 있어서, 상기 기준 전압 레벨은,

상기 상 변화 물질이 저 저항 상태인 경우의 비트라인의 전압 레벨인 것을 특징으로 하는 상 변화 메모리 장치.

청구항 15.

제 8항에 있어서, 상기 제 1 펄스 및 상기 제 2 펄스는,

진류 펄스인 것을 특징으로 하는 상 변화 메모리 장치.

청구항 16.

제 8항에 있어서, 상기 제 1 펄스의 전류 레벨은,

상기 제 2 펄스의 전류 레벨보다 작은 것을 특징으로 하는 상 변화 메모리 장치.

청구항 17.

제 8항에 있어서, 상기 제 1 펄스의 전류 레벨은,

상기 상 변화 물질이 저 저항 상태로 상 변화 될 수록 점차 감소하는 것을 특징으로 하는 상 변화 메모리 장치.

청구항 18.

제 1 펄스 또는 제 2 펄스에 응답하여 고 저항 또는 저 저항으로 상태가 변화되는 상 변화 물질을 구비하는 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법에 있어서,

(a) 상기 상 변화 메모리 장치의 특정 메모리 셀에 연결된 비트라인으로 제 1 펄스를 인가하는 단계 ;

(b) 상기 특정 메모리 셀의 상 변화 물질의 저항 변화를 모니터링 하는 단계 ; 및

(c) 상기 특정 메모리 셀의 상 변화 물질이 저 저항 상태에 있지 아니하면 상기 (b)단계의 동작을 계속하고, 저 저항 상태에 있으면 상기 제 1 펄스를 차단하는 단계를 구비하는 것을 특징으로 하는 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법.

청구항 19.

제 18항에 있어서, 상기 (c) 단계는,

상기 특정 메모리 셀에 연결된 비트라인의 전압 레벨이 소정의 기준 전압 레벨보다 작으면 상기 특정 메모리 셀의 상 변화 물질이 저 저항 상태에 있다고 판단하는 것을 특징으로 하는 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법.

청구항 20.

제 19항에 있어서, 상기 기준 전압 레벨은,

상기 상 변화 물질이 저 저항 상태인 경우의 비트라인의 전압 레벨인 것을 특징으로 하는 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법.

청구항 21.

제 18항에 있어서, 상기 제 1 펄스 및 상기 제 2 펄스는,

전류 펄스인 것을 특징으로 하는 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법.

청구항 22.

제 18항에 있어서, 상기 제 1 펄스의 전류 레벨은,

상기 제 2 펄스의 전류 레벨보다 작은 것을 특징으로 하는 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법.

청구항 23.

제 18항에 있어서, 상기 제 1 펄스의 전류 레벨은,

상기 상 변화 물질이 저 저항 상태로 상 변화 될 수록 점차 감소하는 것을 특징으로 하는 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법.

청구항 24.

상 변화 메모리 셀의 상태를 설정하는 방법에 있어서,

(a) 상기 상 변화 메모리 셀을 상 변화시키면서 상기 상 변화 메모리 셀의 상태를 관찰하는 단계 ;

(b) 상기 상 변화 메모리 셀이 제 1 상태로 되었는지를 판단하는 단계 ; 및

(c) 상기 상 변화 메모리 셀이 제 1 상태가 아니면 상기 (b)단계의 동작을 계속하고, 제 1 상태이면 상기 상 변화 메모리 셀의 상 변화를 중지하는 단계를 구비하는 것을 특징으로 하는 상 변화 메모리 셀의 상태 설정 방법.

청구항 25.

제24항에 있어서, 상기 (b) 단계는

상기 상 변화 메모리 셀에 연결된 비트 라인의 전압 레벨과 기준 전압의 전압 레벨을 비교하는 것을 특징으로 하는 상 변화 메모리 셀의 상태 설정 방법.

청구항 26.

제 25항에 있어서,

상기 기준 전압의 전압 레벨이 비트라인의 전압 레벨보다 작으면 상기 상 변화 메모리 셀이 제 1 상태라고 판단하는 것을 특징으로 하는 상 변화 메모리 셀의 상태 설정 방법.

청구항 27.

제 26항에 있어서, 상기 기준 전압은,

상기 상 변화 메모리 셀이 제 1 상태인 경우의 비트라인의 전압인 것을 특징으로 하는 상 변화 메모리 셀의 상태 설정 방법.

청구항 28.

제 24항에 있어서, 상기 (c) 단계는,

상기 상 변화 메모리 셀로 인가되는 전류를 차단함에 의해 상 변화 메모리 셀의 상 변화를 중지하는 것을 특징으로 하는 상 변화 메모리 셀의 상태 설정 방법.

청구항 29.

제 24항에 있어서, 상기 제 1 상태는,

상기 상 변화 메모리 셀의 셋 상태인 것을 특징으로 하는 상 변화 메모리 셀의 상태 설정 방법.


청구항 30.

제 24항에 있어서, 상기 제 1 펄스의 전류 레벨은,


상기 상 변화 물질이 저 저항 상태로 상 변화 될 수록 점차 감소하는 것을 특징으로 하는 상 변화 메모리 셀의 상태 설정 방법.

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8



도면9



도면10



도면11

