

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2001 年 9 月 7 日 (07.09.2001)


PCT

(10) 国際公開番号
WO 01/65363 A1

- (51) 国際特許分類: G06F 9/38, 15/16 Yasuyuki). 田中正善 (TANAKA, Masayoshi). 古橋真 (FURUHASHI, Makoto). 岡田豊史 (OKADA, Toyoshi). 赤澤 亨 (AKAZAWA, Toru); 〒107-0052 東京都港区赤坂7丁目1番1号 株式会社 ソニー・コンピュータエンタテインメント内 Tokyo (JP).
- (21) 国際出願番号: PCT/JP01/01679
- (22) 国際出願日: 2001 年 3 月 5 日 (05.03.2001)
- (25) 国際出願の言語: 日本語 (74) 代理人: 富田和子, 外 (TOMITA, Kazuko et al.); 〒220-0004 神奈川県横浜市西区北幸二丁目9-10 横浜HSビル7階 Kanagawa (JP).
- (26) 国際公開の言語: 日本語
- (30) 優先権データ: (81) 指定国 (国内): AU, BR, CA, CN, KR, MX, NZ, RU, SG.
特願2000-59350 2000 年 3 月 3 日 (03.03.2000) JP (84) 指定国 (広域): ヨーロッパ特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).
- (71) 出願人: 株式会社 ソニー・コンピュータエンタテインメント (SONY COMPUTER ENTERTAINMENT INC.) [JP/JP]; 〒107-0052 東京都港区赤坂7丁目1番1号 Tokyo (JP). 添付公開書類:
— 国際調査報告書
- (72) 発明者: 豊 禎治 (YUTAKA, Teiji). 鈴置雅一 (SUZUOKI, Masakazu). 山本靖之 (YAMAMOTO, 2 文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

(54) Title: COMPATIBLE ENTERTAINMENT DEVICE AND COMPUTER SYSTEM

(54) 発明の名称: 互換性を有するエンタテインメント装置及びコンピュータシステム



(57) Abstract: An entertainment device capable of using software for older models is disclosed. In normal mode, an MPU (100) operates as a main CPU, a GP (110) operates as a graphics processor, and an IOP (120) operates as an input/output sub processor. In compatible mode in which software for older models can be used, on the other hand, the IOP (120) compatible with older software operates as a main CPU, and the MPU (100) and the GP (110) emulate the graphics processor for an old model.

[続葉有]



(57) 要約:

旧機種用のソフトウェアが実行できるエンタテインメント装置が開示される。通常モード時は、M P U (1 0 0) がメインC P Uとして動作し、G P (1 1 0) がグラフィックスプロセッサとして動作し、I O P (1 2 0) が入出力用のサブ・プロセッサとして動作する。一方、旧機種用のソフトウェアを実行する互換モード時は、旧機種用のソフトウェアを実行可能なI O P (1 2 0) がメインC P Uとして動作し、M P U (1 0 0) 及びG P (1 1 0) が旧機種のグラフィックスプロセッサをエミュレートする。

1

明 細 書

互換性を有するエンタテインメント装置及びコンピュータシステム

技術分野

本発明は、ゲーム等を実行するためのエンタテインメント装置に関し、特に、旧機種との互換性を確保可能なエンタテインメント装置に関する。並びに、エンタテインメント装置に用いることができるコンピュータ装置に関する。

背景技術

近年、半導体技術等の進歩に伴い、より高性能な家庭用ビデオゲーム機が開発・販売されてきている。このような新型のビデオゲーム機は、一般に、同一メーカーから出されたものであっても、旧機種との互換性はとられていなかった。すなわち、新機種を購入したユーザは、旧機種のゲームソフトを持っていたても、新機種では使うことができなかった。

しかしながら、過去のソフトウェア（タイトル）の蓄積を無駄にしないためにも、新機種でも、旧機種用のソフトウェアが実行できた方が望ましい。

発明の開示

本発明の目的は、旧機種用のソフトウェアが実行できるエンタテインメント装置を提供することにある。

また、本発明の他の目的は、前記エンタテインメント装置に用いることができるコンピュータシステムを提供することにある。

2

本発明に係るエンタテインメント装置は、第1のプロセッサ手段と、第2のプロセッサ手段とを備える。第1のプロセッサ手段および第2のプロセッサ手段は、それらの動作モードとして第1のモードおよび第2のモードを有する。そして、前記第1のモードでは、前記第1のプロセッサ手段がメインCPUおよび描画プロセッサとして機能するとともに、前記第2のプロセッサ手段がI/Oプロセッサとして機能する。一方、前記第2のモードでは、前記第2のプロセッサ手段がメインCPUとして機能するとともに、前記第1のプロセッサ手段が描画プロセッサとして機能する。

この場合において、前記第2のプロセッサ手段は、2種類のリセット方法を有し、第1のリセット方法でリセットされた場合は、I/Oプロセッサとしての動作を行い、第2のリセット方法でリセットされた場合は、メインCPUとしての動作を行うようにしてもよい。更に、前記第2のプロセッサ手段には、第1および第2のクロックが供給され、前記第1のリセット方法でリセットされた場合は、前記第1のクロックに同期して動作を行い、前記第2のリセット方法でリセットされた場合は、前記第2のクロックに同期して動作を行うようにしてもよい。

また、可搬記録媒体から情報を読み出す情報読み出し手段を更に備え、前記記録媒体の種類によって、第2のモードで動作するか否かを判別するようにしてもよい。前記可搬記録媒体には、例えば、CDやDVD等が該当する。

また、前記第1のプロセッサ手段は、例えば、マイクロプロセッサとグラフィックスプロセッサとから構成される。この場合、第2のモードでは、前記第2のプロセッサ手段から渡される描画コマンドを、前記マイクロプロセッサが、前記グラフィックスプロセッサ用の描画コマンドにソフトウェア的に変換して、前記グラフィックスプロセッサに渡すようにしてもよい。

本発明に係るコンピュータシステムは、少なくとも二種類の実行モー

3

ドを有するコンピュータシステムである。そして、プログラムが記録された記録媒体の物理的特性に応じて、異なる周波数および実行モードでブートすることを特徴とする。また、プログラムが記録されている記録媒体の識別信号に応じて、異なる周波数および実行モードで起動することを特徴とする。例えば、プログラムが記録された記録媒体がC DかD V Dかによって、異なる周波数および実行モードでブートする。

本発明に係るプログラムの起動方法は、複数種類の記録媒体からプログラムを読み出して実行できるコンピュータにおけるプログラムの起動方法であって、プログラム起動時に、前記記録媒体に対応した画面を最初に表示することを特徴とする。

本発明に係るエミュレーション方法は、異なるシステム上のプログラムをソフトウェアエミュレーションする方法であって、プログラム固有のシリアル番号によって、動作のタイミングパラメータを変更することを特徴とする。

図面の簡単な説明

図1は、本発明によるエンタテインメント装置の構成を示すブロック図である。

図2は、既存のエンタテインメント装置の構成を示すブロック図である。

図3は、M P U 1 0 0 の内部構成を示す図である。

図4は、G P 1 1 0 の内部構成を示す図である。

図5は、I O P 1 2 0 の内部構成を示す図である。

図6は、リセット信号の接続形態を示す図である。

図7は、クロック信号の接続形態を示す図である。

図8は、I O P インタフェース部 3 7 0 及びM P U インタフェース部 5 1 0 の内部構成を示す図である。

4

図 9 は、GPU エミュレータの処理の流れを示す図である。

図 10 A は、ポリゴン描画コマンドに関する、GPU コマンドのフォーマットを示す説明図。

図 10 B は、ポリゴン描画コマンドに関する、GP コマンドのフォーマットを示す説明図。

発明を実施するための最良の形態

以下、図面を用いて、本発明の実施の形態について詳細に説明する。

図 1 は、本発明によるエンタテインメント装置の構成を示すブロック図である。

同図に示すように、本エンタテインメント装置は、MPU（メインプロセッシングユニット）100 と、GP（グラフィックスプロセッサ）110 と、IOP（入出力用サブ・プロセッサ）120 と、CD/DVD デコーダ 130 と、SPU（サウンド再生処理プロセッサ）140 と、OSROM（リードオンリーメモリ）150 と、メインメモリ 160 と、IOP メモリ 170 とを備える。

そして、MPU 100 と GP 110 とは、専用バス 101 によって接続されている。また、MPU 100 と IOP 120 とは、SBUS と呼ばれるバス 102 によって接続されている。また、IOP 120、CD/DVD デコーダ 130、SPU 140 及び OSROM 150 は、SSBUS と呼ばれるバス 103 に接続されている。

また、MPU 100 には、メインメモリ 160 が接続され、IOP 120 には、IOP メモリ 170 が接続されている。更に、IOP 120 には、コントローラ（PAD）180 が接続される。

MPU 100 は、本エンタテインメント装置のメイン CPU（中央演算ユニット）である。MPU 100 は、OSROM 150 に格納されたプログラムを実行すること、また、CD または DVD からメインメモリ

5

１６０にロードされたプログラムを実行することによって、所定の処理を行う。

ＧＰ１１０は、本エンタテインメント装置のレンダリングの機能を受け持つ。ＧＰ１１０は、ＭＰＵ１００からの指示に従って、描画処理を行う。

ＩＯＰ１２０は、ＭＰＵ１００と周辺装置（ＣＤ／ＤＶＤデコーダ１３０、ＳＰＵ１４０等）との間のデータのやり取りを制御する。

ＣＤ／ＤＶＤデコーダ１３０は、ＣＤやＤＶＤからデータを読み出し、メインメモリ１６０への転送を行う。

ＳＰＵ１４０は、サウンドバッファ（不図示）に格納された圧縮波形データを、ＭＰＵ１００等からの発音命令に基づいて、所定のサンプリング周波数で再生する。

ＯＳＲＯＭ１５０は、起動時等にＭＰＵ１００やＩＯＰ１２０が実行するプログラムが格納されているＲＯＭである。ＯＳＲＯＭ１５０には、ＭＰＵ１００及びＩＯＰ１２０が共用するコード並びに各プロセッサ専用のコードが分離して格納されている。ＭＰＵ１００専用のコード（プログラム）には、例えば、後述するＧＰＵエミュレータがある。

メインメモリ１６０は、ＭＰＵ１００の主記憶であり、ＭＰＵ１００が実行する命令やＭＰＵ１００が利用するデータ等が格納される。

ＩＯＰメモリ１７０は、ＩＯＰ１２０の主記憶である。このＩＯＰメモリ１７０には、ＩＯＰ１２０が実行する命令、ＩＯＰ１２０が利用するデータ等が格納される。

コントローラ（ＰＡＤ）１８０は、ゲーム等の実行中に、プレイヤーの意図をアプリケーション等に伝達するインタフェースである。このコントローラ１８０は、操作部を有する。そして、操作部がプレイヤーによって操作されることに伴って、信号が出力される。

次に、既存のエンタテインメント装置の構成について説明する。このエンタテインメント装置は、前述したような構成を有するエンタテイン

6

メント装置が互換性を確保しようとする対象である。

図 2 は、既存のエンタテインメント装置の構成を示すブロック図である。同図に示すように、既存のエンタテインメント装置は、CPU（中央処理ユニット）220 と、GPU（グラフィックスプロセッサ）210 と、CD デコーダ 230 と、SPU（サウンド再生処理プロセッサ）240 と、OSROM（リードオンリーメモリ）250 と、メインメモリ 270 とを備える。

そして、CPU 220 には、GPU 210 及びメインメモリ 270 がそれぞれ接続されている。また、CPU 220、CD-ROM デコーダ 230、SPU 240 及び OSROM 250 は、バス 290 に接続されている。更に、CPU 220 には、コントローラ（PAD）280 が接続される。

CPU 220 は、OSROM 250 に格納されたプログラムや、CD からメインメモリ 270 にロードされたプログラムを実行することによって、所定の処理を行う。CPU 220 の動作周波数は、例えば、33 MHz である。

GPU 210 は、CPU 220 からの指示に従って、描画処理を行う。GPU 210 は、画像表示のための CRT C 機能、および、フレームバッファ（不図示）に対するポリゴンの描画機能を備えている。

CD-ROM デコーダ 230 は、CD からデータを読み出し、メインメモリ 270 への転送を行う。

OSROM 250 は、起動時等に CPU 220 によって実行されるプログラムが格納されている ROM である。

メインメモリ 270 は、CPU 220 の主記憶であり、CPU 220 が実行する命令や CPU 220 が利用するデータ等が格納される。

コントローラ（PAD）280 は、ゲーム等の実行中に、プレイヤーの意図をアプリケーション等に伝達するインタフェースである。

以上のような構成を有する既存のエンタテインメント装置との互換性

7

を確保するため、本エンタテインメント装置は、第1のモードおよび第2のモードの2つの動作モードを有する。第1のモードは、当該装置について通常の動作を行う通常モードであり、第2のモードは、他機種との互換性を想定して動作する互換モードである。そして、本エンタテインメント装置は、通常は、通常モードで起動され、通常モードで動作する。しかし、本エンタテインメント装置は、既存のエンタテインメント装置用のタイトル（ソフトウェア）を実行するときは、互換モードに移行する。

そして、互換モードでは、I O P 1 2 0 が C P U 2 2 0 として動作し、M P U 1 0 0 及び G P 1 1 0 が G P U 2 1 0 をエミュレートすることによって、既存のエンタテインメント装置用のタイトルを実行する。

すなわち、本エンタテインメント装置では、M P U 1 0 0 及び G P 1 1 0 を有する第1のプロセッサ手段と、I O P 1 2 0 を有する第2のプロセッサ手段とが存在する。そして、通常モードでは、第1のプロセッサ手段がメイン C P U および描画プロセッサとして機能すると共に、第2のプロセッサ手段が I / O プロセッサとして機能する。一方、互換モードでは、第2のプロセッサ手段がメイン C P U として機能するとともに、前記第1のプロセッサ手段が描画プロセッサとして機能する。

そのため、I O P 1 2 0 は、C P U 2 2 0 と同一なプロセッサ・コアを備えている。すなわち、I O P 1 2 0 は、既存のエンタテインメント装置の C P U 2 2 0 用に用意されたプログラム・コードをそのまま実行でき、同じ動作を行う。なお、I O P 1 2 0 のプロセッサ・コアは、既存のエンタテインメント装置の C P U 2 2 0 用に用意されたプログラム・コードをそのまま実行でき、同様の動作を行うもの（例えば、バイナリ・コンパティブルなプロセッサ・コア）であればよい。本実施形態では、既存のエンタテインメント装置との下位互換性をより高くするため、同一のプロセッサ・コアを用いている。

更に、I O P 1 2 0 の動作周波数は、通常モードでは、例えば、3 7

． 5 M H z であるが、互換モードでは、既存のエンタテインメント装置と同じ 3 3 M H z に切り替わる。これにより、ゲーム・ソフトウェア側が既存のエンタテインメント装置のハードウェアに対して、1クロックのレベルで動作を最適化している場合であっても、確実に動作させることが可能になる。この動作周波数の切り替え方法については後述する。

また、M P U 1 0 0 及び I O P 1 2 0 は、両者間のインタフェースを動作モードに応じて切り替える。すなわち、互換モードでは、I O P 1 2 0 は、M P U 1 0 0 に対して、C P U 2 2 0 と同じインタフェースを提供し、M P U 1 0 0 も、I O P 1 2 0 に対して、G P U 2 1 0 と同じインタフェースを提供する。このインタフェースの切り替えの詳細については、後述する。

更に、S P U 1 4 0 も互換モードと通常モードとで、動作を切り替える。すなわち、互換モードでは、既存のエンタテインメント装置の S P U 2 4 0 とまったく同じものとして動作する。一方、通常モードでは、S P U 2 4 0 より高性能なサウンド処理プロセッサとして動作する。また、S P U 1 4 0 の動作周波数は、互換モードでは、C D - R O M のサンプリング周波数に対応して、4 4 . 1 K H z となり、通常モードでは、D V D のサンプリング周波数に対応して、4 8 K H z となる。

次に、動作モードの判定方法の概要について説明する。

本エンタテインメント装置は、電源が投入されると、C D / D V D デコーダ 1 3 0 が通常モードで立ち上がり、C D / D V D ドライブに搭載されているディスクが本エンタテインメント装置用のものか既存のエンタテインメント装置用のものを判別する。判別の結果、ドライブに本エンタテインメント装置用の C D / D V D ディスクが入っている場合、または、なにも入っていない場合は、通常モードのまま立ち上がる。一方、ドライブに入っているディスクが既存のエンタテインメント装置用の C D であった場合は、互換モードに移行する。

次に、本エンタテインメント装置の各構成要素の詳細について説明す

る。

まず、MPU 100の内部構成について説明する。図3は、MPU 100の内部構成を示す図である。同図に示すように、MPU 100は、プロセッサ・コア300と、ベクトル演算ユニット310 (VPU0) と、ベクトル演算ユニット320 (VPU1) と、GIF (グラフィカル・インタフェース・ユニット) 330と、DMAコントローラ (Direct Memory Access Controller) 340と、IPU (画像データプロセッサ) 350と、メモリインタフェース部360と、IOPインタフェース部370とを備える。各部は、それぞれ、内部バス380に接続されている。内部バス380は、プロセッサ・コア300のクロック周波数 (300 MHz) の半分 (150 MHz) で動作する。

プロセッサ・コア300は、MPU 100のメインユニットで、他のユニットを制御して、所定の処理を行う。

ベクトル演算ユニット310、320は、ジオメトリ演算を高速に処理するために設けられたコプロセッサである。ベクトル演算ユニット310は、プロセッサ・コア300に直結され、プロセッサ・コア300のコプロセッサとして動作する。ベクトル演算ユニット310は、4個の浮動小数点積和演算ユニットと1個の浮動小数点除算ユニットを持っている。

ベクトル演算ユニット320は、ジオメトリ・エンジンとして動作する。ベクトル演算ユニット310と同じ演算ユニットに加えて、初等関数を計算する演算ユニット (Elementary-Function Unit) を持つ。ベクトル演算ユニット320は、GIF 330に直結されている。

GIF 330は、GP 110とのデータをやり取りする。ベクトル演算ユニット310、320によって生成されたポリゴン・ディスプレイ・リストは、GIF 330によって、専用の64ビットバス101上を150 MHzで、GP 110へ転送される。

DMAコントローラ340は、プロセッサ・コア300からの指示に

10

より、メインメモリ160と、プロセッサ・コア300やベクトル演算ユニット310、320等との間のデータ転送を行う。

I P U 3 5 0 は、M P E G 2 (Moving Picture Experts Group Phase 2) ビットストリームの展開とマクロブロック復号を主な機能とする。

メモリインタフェース部360は、メインメモリ160に対するデータの読み書きを行うためのインタフェース部である。

I O P インタフェース部370は、M P U 1 0 0 と I O P 1 2 0 との間でデータのやり取りを行うためのインタフェース部である。I O P インタフェース部370の詳細については、後述する。

次に、G P 1 1 0 の内部構成について説明する。

図4は、G P 1 1 0 の内部構成を示す図である。同図に示すように、G P 1 1 0 は、ホストインタフェース部400と、描画機能ブロック410と、ローカルメモリ420と、C R T C (CRT controller)部430とを備える。

ホストインタフェース部400は、M P U 1 0 0 との間でデータのやり取りを行うためのインタフェース部である。

描画機能ブロック410は、M P U 1 0 0 からの指示に基づいて、レンダリング処理を行う論理回路部である。描画機能ブロック410は、デジタル・ディファレンシャル・アナライザ (D D A) とピクセル・エンジンをそれぞれ16個備える。この描画機能ブロック410は、64ビット (色情報32ビット、Z値32ビット) の画素データを、最大16個並列処理する。D D A は、R G B 値、Z 値、テクスチャ値などを計算する。これらのデータを基に、ピクセル・エンジンは、最終的なピクセル・データを生成する。

ローカルメモリ420は、描画機能ブロック410によって生成されたピクセル・データやM P U 1 0 0 から転送されたテクスチャ・データ等を格納する。

C R T C 部430は、指定された出力フォーマット (N T S C、P A

11

L、VESAフォーマット等)に従って、ローカルメモリ420のフレームバッファ領域の内容を映像信号として出力する。

次に、IOP120の内部構成について説明する。

図5は、IOP120の内部構成を示す図である。同図に示すように、IOP120は、プロセッサ・コア500と、MPUIインタフェース部510と、SSBUSインタフェース部520と、メモリコントローラ530と、シリアル入出力部540と、DMAコントローラ550とを備える。

プロセッサ・コア500は、IOP120全体の動作を制御する制御部である。前述したように、プロセッサ・コア500は、既存のエンタテインメント装置のCPU220のプロセッサ・コアと同一のものである。

MPUIインタフェース部510は、MPU100とのデータのやり取りを行うためのインタフェース部である。MPUIインタフェース部510の詳細については後述する。

SSBUSインタフェース部520は、SSBUS103とのデータのやり取りを行うためのインタフェース部である。

シリアルI/O部540は、IOP120に接続されたコントローラ180との間でデータのやり取りを行うためのインタフェース部である。

DMAコントローラ550は、IOPメモリ170とIOP120の構成要素との間でデータのやり取りを行う。

メモリコントローラ530は、IOPメモリ170に対するデータの読み書きを制御するコントローラである。

次に、通常モードから互換モードへの切り替え方法について説明する。

本エンタテインメント装置では、通常モードから互換モードへの切り替えをリセット信号(SRESET)を使って行う。このため、本エン

12

タテインメント装置では、2系統のリセット信号（RESET及びSR
RESET）を設けている。

図6は、本エンタテインメント装置におけるリセット信号の接続形態を示す図である。

同図に示すように、電源コントロール／リセットIC610から出力されたRESETIN信号は、リセット制御回路630及びOR回路640、650に入力される。リセット制御回路630から出力された制御信号（CTL1、CTL2）は、OR回路640、650に入力される。OR回路640から出力されたRESET1信号は、MPU100及びGP110に入力される。また、OR回路650から出力されたRESET2信号は、IOP120及びSPU140等のSSBUS103上のデバイスに入力される。また、IOP120及びSPU140等には、MPU100から出力されるSRRESET信号も入力される。

以上のような接続形態において、電源が投入されたり、または、リセットスイッチ620が押されたりすると、まず、電源コントロール／リセットIC610が、RESETIN信号をアサートする。電源コントロール／リセットIC610は、全ての電源が立ち上がって、所定時間が経過すると、RESETIN信号をネゲートする。

リセット制御回路630は、RESETIN信号がアサートされると、OR回路640、650に対する制御信号（CTL1、CTL2）をアサートする。そして、所定時間経過後、まず、IOP120、SPU140に供給されているRESET信号（RESET2）をネゲートするため、OR回路650に対する制御信号（CTL2）をネゲートする。その後、MPU100、GP110に供給されているRESET信号（RESET1）をネゲートするため、OR回路640に対する制御信号（CTL1）をネゲートする。このようにRESET信号の解除のタイミングをMPU100等とIOP120等とでずらしている理由は、IOP120がある程度確実に動作を開始してから、MPU100、G

13

P 1 1 0 が動作を開始するようにするためである。

R E S E T 信号 (R E S E T 1、R E S E T 2) でリセットされた、M P U 1 0 0、I O P 1 2 0、S P U 1 4 0 等は、まず、通常モードでの動作を開始する。

そして、必要な初期化処理終了後、前述した動作モードの判定結果に従って、互換モードに移行する場合は、M P U 1 0 0 が、S R E S E T 信号をアサートする。この S R E S E T 信号によりリセットされた I O P 1 2 0 及び S P U 1 4 0 等は、それぞれ互換モードでの動作を開始する。

前述したように、互換モードに移行する際は、I O P 1 2 0 等の動作周波数の切り替えも行われる。次に、この動作周波数の切り替えについて説明する。

図 7 は、本エンタテインメント装置におけるクロック信号の接続形態を示す図である。

同図に示すように、クロック発生器 7 0 0 によって発生された 4 0 0 M H z のクロックは、M P U 1 0 0 に供給される。M P U 1 0 0 は、このクロックを、内部の P L L (Phase-Locked Loop) 回路 7 1 0 で、3 0 0 M H z、1 5 0 M H z、3 7 . 5 M H z のクロックに変換する。

M P U 1 0 0 は、3 0 0 M H z のクロックをプロセッサ・コア 3 0 0 の動作基準クロックとして使い、1 5 0 M H z のクロックを内部バス 3 8 0 のバスクロックとして使う。また、1 5 0 M H z のクロックは、G P 1 1 0 へのデータ転送の基準クロックとしても使われる。また、M P U 1 0 0 は、3 7 . 5 M H z のクロックを、通常モード時の動作基準クロックとして I O P 1 2 0 に供給する。

一方、I O P 1 2 0 には、クロック発生器 7 2 0 によって発生された 6 6 M H z のクロックも供給されている。I O P 1 2 0 は、このクロックを、内部の周波数変換回路 7 3 0 によって、3 3 M H z のクロックに変換し、この 3 3 M H z のクロックを、マルチプレクサ (MUX) 7 4 0 に

供給するとともに、互換モード時のMPU100との通信のため、通信同期クロックとして、MPU100に供給する。MPU100は、この33MHzのクロック(PGCLK)を互換モード時のIOP120との通信に利用する。

マルチプレクサ740は、IOP120の動作基準クロックを選択するためのものであり、MPU100から供給される37.5MHzのクロックと、周波数変換回路730から出力される33MHzのクロックが入力される。そして、マルチプレクサ740は、IOP120がRESET信号(RESET2)によってリセットされた場合は、基準クロックとして、37.5MHzのクロックを選択して出力する。一方、SRESET信号によりリセットされた場合は、基準クロックとして、33MHzのクロックを選択して出力する。

IOP120は、マルチプレクサ740から出力された基準クロックに同期して、動作を行う。また、マルチプレクサ740から出力された基準クロックは、SSBUS上のデバイス(SPU140等)にも供給される。

従って、IOP120及びSPU140等の基準クロックは、RESET信号でリセットされた場合は、37.5MHzとなり、SRESET信号でリセットされた場合は、33MHz(既存のエンタテインメント装置と同一の周波数)になる。

前述したように、互換モードに移行する際は、MPU100とIOP120との間のインタフェースの切り替えも行われる。次に、このインタフェースの切り替えについて説明する。

図8は、MPU100内のIOPインタフェース370、及び、IOP120内のMPUインタフェース部510の内部構成を示す図である。

同図に示すように、IOPインタフェース部370は、SIF(SBUSインタフェース)部800と、PGPUインタフェース(疑似GP

15

Uインタフェース)部810とを備える。また、MPUインタフェース部510は、SIF(SBUSインタフェース)部820と、GPUインタフェース部830とを備える。

SIF部800は、MPU100において、通常モード時のSBUSインタフェースを提供するためのブロックである。一方、PGPUインタフェース部810は、MPU100において、互換モード時に、擬似的に既存のエンタテインメント装置のGPU210と同じインタフェースを提供するためのブロックである。SIF部800及びPGPUインタフェース部810は、それぞれ、転送データを格納するFIFOバッファ及び転送制御等に使われるレジスタ群を備える。

SIF部820は、IOP120において、通常モード時のSBUSインタフェースを提供するためのブロックである。一方、GPUインタフェース部830は、IOP120において、互換モード時に、既存のエンタテインメント装置のCPU220と同様のGPUインタフェースを提供するためのブロックである。

IOPインタフェース部370は、内部バス380のバスクロック(150MHz)に同期して動作している。一方、MPUインタフェース部510は、IOP120の動作周波数に同期して動作している。すなわち、通常モードでは、37.5(=150/4)MHzのクロックに同期して動作しており、互換モードでは、33MHzのクロックに同期して動作している。このため、通常モードにおけるMPU100、IOP120間の通信は、同期通信になり、互換モードにおけるMPU100、IOP120間の通信は、非同期通信になる。PGPUインタフェース部810は、互換モードにおける非同期通信を吸収するためのロジックを含んでおり、IOP120から供給されるPGCLK(33MHz)が入力される。

以上のような構成の下、通常モード時は、MPU100においては、IOP120に対するインタフェースとして、SIF部800が使われ

、IOP120においては、MPU100に対するインタフェースとして、SIF部820が使われる。また、互換モード時は、MPU100においては、PGPUインタフェース部810が使われ、IOP120においては、GPUインタフェース部830が使われる。

MPU100におけるSIF部800とPGPUインタフェース部810との切り替えは、ソフトウェア的に行われる。すなわち、リセット時は、SIF部800が選択され、その後、MPU100のプロセッサ・コア300が実行するソフトウェアによって、MPU100内の特定の制御レジスタへの書き込みが行われると、PGPUインタフェース部810に切り替えられる。

一方、IOP120におけるSIF部820とGPUインタフェース部830との切り替えは、リセット時にハードウェア的に行われる。すなわち、IOP120が、RESET信号(RESET2)でリセットされると、SIF部820が選択され、SRESET信号でリセットされると、GPUインタフェース部830が選択される。

次に、本エンタテインメント装置のブートシーケンスについて説明する。

RESET信号(RESET1、RESET2)によってリセットされると、MPU100及びIOP120は、まず、同一のブートベクトルアドレスからプログラムの実行を開始する。本実施形態では、MPU100とIOP120とが、同じアーキテクチャのプロセッサであることを想定しているので、ブートベクトルアドレスも同一になっている。

このとき、IOP120は、OSROM150に直接アクセスする。一方、MPU100は、IOP120を介して、OSROM150にアクセスする。IOP120は、自分の初期化処理を先にするため、必要な初期化処理を終えるまで、MPU100にバスの使用权を与えず、MPU100を待ち状態にさせておく。

リセット時にMPU100及びIOP120によってアクセスされる

OSROM150の領域には、プロセッサIDを獲得し、自分がMPU100かIOP120かを判断し、その結果に応じて、各プロセッサ用のコードにジャンプするというコードが格納されている。IOP120及びMPU100は、当該コードを実行することにより、それぞれ自分用のコードへジャンプする。

IOP120は、自分用のコードへジャンプすると、まず、今回のリセットがRESET信号によるリセットか、SRESET信号によるリセットかを判別する。IOP120は、特定の制御レジスタのビットを参照することにより、RESET信号によるリセットか、SRESET信号によるリセットかを判別できる。

この場合、RESET信号によるリセットであるので、本エンタテインメント装置としての起動を行うため、ハードウェアを本エンタテインメント装置用に初期化する。そして、ペリフェラル（コントローラ、CD/DVDドライブ等）のドライバのセットアップを行う。

必要な初期化処理を終了すると、IOP120は、待ち状態にあったMPU100の動作を開始させ（MPUオン）、自分は、MPU100からのリクエスト待ち状態になる。MPUオンは、IOP120が特定の制御レジスタのビットを書き替えることで行われる。

MPU100は、自己の初期化処理を終了したIOP120によって、OSROM150へのアクセスが許可されると（MPUオンになると）、OSROM150のリードを行い、読み出したプログラムの実行を開始する。当該プログラムにおいて、MPU100は、IOP120と同様に、自己のプロセッサIDを獲得し、自分用（すなわち、MPU100用）のコードへジャンプする。

MPU100は、自分用のコードへジャンプすると、まず、既存のエンタテインメント装置と本エンタテインメント装置とで共通のオープニング画面の表示を行う。

次に、CD/DVDドライブに装填されているディスクの種別判定を

行う。この判定は、CD/DVDデコーダ130内のディスク種別レジスタを参照することにより行う。

CD/DVDデコーダ130は、RESET信号(RESET2)によりリセットされると、まず、ドライブに挿入されているディスクを識別し、その結果(本エンタテインメント装置用ディスクである/既存のエンタテインメント装置用ディスクである/ディスクなし等)を、CD/DVDデコーダ130内のディスク種別レジスタに反映して、コマンド待ち状態になっている。

ディスク種別の判定の結果、本エンタテインメント装置用のディスクが装填されているか、または、なんのディスクも装填されていなかった場合は、そのまま、本エンタテインメント装置として立ち上がり、本エンタテインメント装置ロゴの表示を行う。

更に、本エンタテインメント装置用のディスクがドライブに装填されている場合は、MPU100は、ディスクから本エンタテインメント装置用のソフトウェアをメインメモリ160にロードして、実行する。ソフトウェアの実行中、描画処理を行う場合は、GP110に対して描画を指示し、また、音声を出力する場合は、IOP120を介して、SPU140に対して音声出力を指示する。

一方、ディスク種別の判定の結果、ドライブに既存のエンタテインメント装置用のディスクが装填されていた場合は、互換モードに切り替えて、既存のエンタテインメント装置として立ち上がる。

そのため、MPU100は、GPUエミュレータをOSROM150からメインメモリ160へロードし、実行する。

MPU100によって実行されるGPUエミュレータは、まず、ディスクからタイトル番号を取得し、タイトル番号に応じて、GPUエミュレータのパラメータをセットする。このパラメータは、タイトルに応じて、描画時間を調整するために使われる。例えば、描画プリミティブの種類により、WAITの数を設定するために使われる。

次に、I O P 1 2 0 に対するインタフェースを、S I F 部 8 0 0 から P G P U インタフェース部 8 1 0 に切り替える。この切り替えは、前述したように、特定の制御レジスタに特定の値を書き込むことによって行われる。

次に、I O P 1 2 0 等を互換モードに移行させるため、S R E S E T 信号をアサートする。S R E S E T 信号のアサートは、前述したように、特定の制御レジスタへの書き込みによって行うことができる。S R E S E T 信号をアサートすると、M P U 1 0 0 は、I O P 1 2 0 からのグラフィックス命令待ち状態になる。M P U 1 0 0 + G P 1 1 0 は、以降 G P U 2 1 0 として動作する。

S R E S E T 信号によってリセットされた I O P 1 2 0 は、R E S E T 信号でリセットされた場合と同様にして、I O P 1 2 0 用のコードへジャンプすると、今回のリセットが R E S E T 信号によるリセットか、S R E S E T 信号によるリセットかを判別する。

この場合、S R E S E T 信号によるリセットであるので、既存のエンタテインメント装置としての起動を行うため、I O P 1 2 0 は、ハードウェアを既存のエンタテインメント装置用に初期化する。また、I O P 1 2 0 と同様に、S R E S E T 信号でリセットされた S P U 1 4 0 は、互換モードで起動する。また、S R E S E T 信号がアサートされると、C D / D V D デコーダ 1 3 0 に対しては、割り込みが発生し、C D / D V D デコーダ 1 3 0 は、この割り込みを検知すると、互換モードでの動作を開始して、コマンド待ち状態になる。

必要な初期化処理終了後、I O P 1 2 0 は、既存のエンタテインメント装置における C P U 2 2 0 と同様にメイン C P U として動作を開始し、既存のエンタテインメント装置用のロゴを表示し、互換カーネルをブートする。以後、I O P 1 2 0 は、既存のエンタテインメント装置の C P U 2 2 0 と同様にして、既存のエンタテインメント装置用のソフトウェアを実行する。ソフトウェアの実行中、グラフィックスの描画を行う

20

場合は、I O P 1 2 0 は、M P U 1 0 0 に対してG P Uコマンドを送信することによって描画を指示し、また、音声を出力する場合は、互換モードのS P U 1 4 0 に対して音声出力を指示する。

次に、互換モードでのG P Uエミュレータの動作の詳細について説明する。G P Uエミュレータは、I O P 1 2 0 からM P U 1 0 0 に送信されるG P Uコマンドを、G P 1 1 0 で実行可能なようにするため、G P コマンドにフォーマット変換する。

図9は、G P Uエミュレータの処理の流れを示す図である。P G P Uインタフェース部8 1 0 内のF I F Oに、G P Uフォーマットの描画パッケージが書き込まれると、M P U 1 0 0 に対する割り込みが発生する。

この割り込みを受けると、G P Uエミュレータは、G P Uフォーマットの描画パッケージをP G P Uインタフェース部8 1 0 のF I F Oから取り出す(S 9 0 1)。そして、取り出したG P Uフォーマットの描画パッケージをG Pフォーマットの描画パッケージへ変換し、メインメモリ1 6 0 に書き出す(S 9 0 2)。そして、D M Aコントローラ3 4 0 により、変換後のG Pフォーマットの描画パッケージを、G I F 3 3 0 を介して、G P 1 1 0 へD M A転送する(S 9 0 3)。

次に、描画コマンドのフォーマット変換の具体例について説明する。ここでは、3 角形のポリゴン描画コマンドのフォーマット変換について説明する。

図1 0 A 及び図1 0 B は、ポリゴン描画コマンドのフォーマットを示す図である。図1 0 A は、G P Uコマンドのフォーマットを示し、図1 0 B は、G P コマンドのフォーマットを示す。G P Uコマンドは、1ワード、3 2ビットであり、G P コマンドは、1ワード、6 4ビットである。

図1 0 A、図1 0 B において、「C o d e」は、描画種類を識別するためのコードであり、B, G, R は、色情報である。また、X, Y は、座標情報であり、Z は、奥行き情報である。G P 1 1 0 は、Z バッファ

21

方式を採用しているため、描き順によらずに優先順位をコントロール可能である。一方、GPU 210は、Zバッファ方式を採用していないため、GPUコマンドには、奥行き情報は含まれない。そのため、GPUエミュレータは、GPフォーマットに変換する際、Zには同一の所定値を入れる。

MPU 100は、IOP 120から図10Aに示すようなGPUパケットを受け取ると、先頭の1ワードを解釈することでコマンドの種類を決定し、つづくデータを解釈する。そして、この解釈されたデータを並び替え、RGB、XYの精度を変換して、図10Bに示すようなGPコマンドパケットを生成して、GP 110へ転送する。

最後に、本エンタテインメント装置の立ち上げの際の画面の遷移について説明する。

まず、本エンタテインメント装置に電源が投入されると、MPU 100によって、オープニング・アニメーション及びサウンドが再生される。その後、画面は、ブラックアウトし、音声はフェードアウトする。

そして、ドライブに挿入されているディスクが既存のエンタテインメント装置用のディスクの場合は、互換モードに切り替えられる。IOP 120が、既存のエンタテインメント装置の場合と同様に、黒バックの既存のエンタテインメント装置用のマークを画面に表示させ、既存のエンタテインメント装置用の効果音を再生させる。一方、ドライブに挿入されているディスクが本エンタテインメント装置用のディスクの場合は、通常モードのまま、MPU 100が、黒バックの本エンタテインメント装置用のマークを表示させ、本エンタテインメント装置用の効果音を再生させる。このように、動作モードを切り替える前に、画面をブラックアウトさせることにより、黒バックの既存のエンタテインメント装置用のマークが、立ち上げのブラックアウトと滑らかにつながることであり、互換モードへの切り替えがスムーズに行える。

本発明は、エンタテインメント装置に関するものであるけれども、そ

22

れが有する構造および能力からは、コンピュータシステムということが
できる。したがって、適用範囲は、エンタテインメントに限られない。
ただし、一般のコンピュータより、グラフィクス、サウンド等の処理能
力が高いため、その特徴を活かした使い方が望まれる。

また、本発明は、前述した実施形態に限られない。例えば、第1のモ
ードにおいて、第2のプロセッサ手段がメインCPUおよび描画プロセ
ッサとして機能するとともに、前記第1のプロセッサ手段がI/Oプロ
セッサとして機能し、第2のモードにおいて、第1のプロセッサ手段が
メインCPUとして機能するとともに、前記第2のプロセッサ手段が描
画プロセッサとして機能する場合をも含む。

以上、詳細に説明したように、本発明によれば、旧機種との互換性を
有するエンタテインメント装置を提供できる。

23

請求の範囲

1. 第1のプロセッサ手段と、第2のプロセッサ手段とを備え、第1のプロセッサ手段および第2のプロセッサ手段は、それらの動作モードとして第1のモードおよび第2のモードを有し、

前記第1のモードでは、

前記第1のプロセッサ手段がメインCPUおよび描画プロセッサとして機能するとともに、前記第2のプロセッサ手段がI/Oプロセッサとして機能し、

前記第2のモードでは、

前記第2のプロセッサ手段がメインCPUとして機能するとともに、前記第1のプロセッサ手段が描画プロセッサとして機能することを特徴とするエンタテインメント装置。

2. 前記第2のプロセッサ手段は、2種類のリセット方法を有し、

第1のリセット方法でリセットされた場合は、I/Oプロセッサとしての動作を行い、

第2のリセット方法でリセットされた場合は、メインCPUとしての動作を行う

ことを特徴とする請求項1に記載のエンタテインメント装置。

3. 前記第2のプロセッサ手段には、第1および第2のクロックが供給され、

前記第1のリセット方法でリセットされた場合は、前記第1のクロックに同期して動作を行い、

前記第2のリセット方法でリセットされた場合は、前記第2のクロックに同期して動作を行う

ことを特徴とする請求項2に記載のエンタテインメント装置。

4. 可搬記録媒体から情報を読み出す情報読み出し手段を更に備え、
前記記録媒体の種類によって、前記第2のモードで動作するか否かを
判別する

ことを特徴とする請求項1に記載のエンタテインメント装置。

5. 前記第1のプロセッサ手段は、マイクロプロセッサとグラフィックス
プロセッサとから構成され、

前記第2のモードでは、

前記第2のプロセッサ手段から渡される描画コマンドを、前記マイ
クロプロセッサが、前記グラフィックスプロセッサ用の描画コマンドに
ソフトウェア的に変換して、前記グラフィックスプロセッサに渡す
ことを特徴とする請求項1に記載のエンタテインメント装置。

6. 前記第1のモードは、当該装置について通常の動作を行う通常モ
ードであり、前記第2のモードは、他機種との互換性を想定して動作す
る互換モードであることを特徴とする請求項1、2、3、4および5の
いずれか一項に記載のエンタテインメント装置。

7. 少なくとも二種類の実行モードを有するコンピュータシステムで
あって、

プログラムが記録された記録媒体の物理的特性に応じて、異なる周波
数および実行モードでブートする
ことを特徴とするコンピュータシステム。

8. 少なくとも二種類の実行モードを有するコンピュータシステムで
あって、

プログラムが記録されている記録媒体に記録された識別信号に応じて

、異なる周波数および実行モードで起動すること
ことを特徴とするコンピュータシステム。

9. 複数種類の記録媒体からプログラムを読み出して実行できるコンピュータにおけるプログラムの起動方法であって、

プログラム起動時に、前記記録媒体に対応した画面を最初に表示すること
ことを特徴とするプログラムの起動方法。

10. 異なるシステム上のプログラムをソフトウェアエミュレーションする
方法であって、

プログラム固有のシリアル番号によって、動作のタイミングパラメータ
を変更する
ことを特徴とするエミュレーション方法。




図 2





図 3



4/10

図 4




図 5





図 6



7/10

図 7






図 8



9/10

図 9



10/10

図 10

Code	B	G	R
Y0		X0	
Y1		X1	
Y2		X2	

A

Code				
		B	G	R
	Z0	Y0	X0	
	Z1	Y1	X1	
	Z2	Y2	X2	

B

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP01/01679

A. CLASSIFICATION OF SUBJECT MATTER
Int.Cl⁷ G06F9/38, G06F15/16

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl⁷ G06F9/38, G06F15/16

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1926-1996	Jitsuyo Shinan Toroku Koho	1996-2001
Kokai Jitsuyo Shinan Koho	1971-2001	Toroku Jitsuyo Shinan Koho	1994-2001

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	Ken Kutaragi, et al., "A Microprocessor with a 128b CPU, 10 Floating-Point MACs, 4 Floating-Point Dividers, and an MPEG2 Decoder," IEEE ISSCC Digest of Technical Papers, Vol.42, a.256-257, 1999 (28.02.99)	1-6
Y	F. Michael Raam, et al., "A High Bandwidth Superscalar Microprocessor for Multimedia Applications," IEEE ISSCC Digest of Technical Papers, Vol.42, pp.258-259, 1999 (28.02.99)	1-6
Y	JP, 2000-42249, A (Sony Computer Entertainment Inc.), 15 February, 2000 (15.02.00), Full text; Fig. 9 (Family: none)	1-6
Y	JP,11-65989, A (Sony Computer Entertainment Inc.), 09 March, 1999 (09.03.99), Full text; all drawings & CN, 1226036, A	1-6
Y	"Gekkan Askii, ASCII" (Kabushiki Kaisha Askii), 01 April, 1999 (01.04.99), Vol. 23, No. 4, pp.145, 146, 241, 423, 424	1-6

☒ Further documents are listed in the continuation of Box C.
 ☐ See patent family annex.

* Special categories of cited documents:	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"E" earlier document but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&" document member of the same patent family
"O" document referring to an oral disclosure, use, exhibition or other means	
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 22 May, 2001 (22.05.01)	Date of mailing of the international search report 29 May, 2001 (29.05.01)
Name and mailing address of the ISA/ Japanese Patent Office	Authorized officer
Facsimile No.	Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP01/01679

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	"Gekkan Askii, ASCII" (Kabushiki Kaisha Asukii), 01 November, 1999 (01.11.99), Vol. 23, No. 11, pp.178-182	1-6
Y	Masakazu SUZUOKI, "Playstation 2you Microprocessor Emotion Engine" bit Vol.32, No.1 (Kyoritsu Shuppan) 01 January, 2000 (01.01.00), pp.11-18	1-6

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP01/01679

Box I Observations where certain claims were found unsearchable (Continuation of item 1 of first sheet)

This international search report has not been established in respect of certain claims under Article 17(2)(a) for the following reasons:

1. ☐ Claims Nos.:
because they relate to subject matter not required to be searched by this Authority, namely:

2. ☐ Claims Nos.:
because they relate to parts of the international application that do not comply with the prescribed requirements to such an extent that no meaningful international search can be carried out, specifically:

3. ☐ Claims Nos.:
because they are dependent claims and are not drafted in accordance with the second and third sentences of Rule 6.4(a).

Box II Observations where unity of invention is lacking (Continuation of item 2 of first sheet)

This International Searching Authority found multiple inventions in this international application, as follows:

Claims 1-6 relate to an entertainment device characterized in that first processor means functions as a main CPU and/or a drawing processor and that second processor means functions as an I/O processor or a main CPU.

Claims 7-8 relate to a computer system that is booted (started) in different frequencies and different operation modes depending on the recording medium used.

Claim9 relates to a method of starting a program for producing a first display image corresponding to the recording medium at the start of a program.

Claim10 relates to a method of emulation of software programs on different systems.

1. ☐ As all required additional search fees were timely paid by the applicant, this international search report covers all searchable claims.

2. ☐ As all searchable claims could be searched without effort justifying an additional fee, this Authority did not invite payment of any additional fee.

3. ☐ As only some of the required additional search fees were timely paid by the applicant, this international search report covers only those claims for which fees were paid, specifically claims Nos.:

4. ☒ No required additional search fees were timely paid by the applicant. Consequently, this international search report is restricted to the invention first mentioned in the claims; it is covered by claims Nos.:

Claims 1-6

Remark on Protest ☐ The additional search fees were accompanied by the applicant's protest.
☐ No protest accompanied the payment of additional search fees.

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int. Cl⁷ G06F9/38, G06F15/16

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int. Cl⁷ G06F9/38, G06F15/16

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報 1926-1996年
 日本国公開実用新案公報 1971-2001年
 日本国実用新案登録公報 1996-2001年
 日本国登録実用新案公報 1994-2001年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	Ken Kutaragi, et al., "A Microprocessor with a 128b CPU, 10 Floating-Point MACs, 4 Floating-Point Dividers, and an MPEG2 Decoder," IEEE ISSCC Digest of Technical Papers, Vol. 42, a. 256-257, 1999 (28. 02. 99)	1-6
Y	F. Michael Raam, et al., "A High Bandwidth Superscalar Microprocessor for Multimedia Applications," IEEE ISSCC Digest of Technical Papers, Vol. 42, pp. 258-259, 1999 (28. 02. 99)	1-6

☒ C欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」 特に関連のある文献ではなく、一般的技術水準を示すもの
 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
 「O」 口頭による開示、使用、展示等に言及する文献
 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」 同一パテントファミリー文献

国際調査を完了した日

22. 05. 01

国際調査報告の発送日

29.05.01

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)

郵便番号 100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

中野 裕二

電話番号 03-3581-1101 内線 3545



5B

9462

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	J P, 2000-42249, A (株式会社ソニー・コンピュータエンタテインメント) 15. 2月. 2000 (15. 02. 00) 全文, 第9図 (ファミリーなし)	1-6
Y	J P, 11-65989, A (株式会社ソニー・コンピュータエンタテインメント) 9. 3月. 1999 (09. 03. 99) 全文, 全図&CN, 1226036, A	1-6
Y	"月刊アスキーASCII" (株式会社アスキー) 1. 4月. 1999 (01. 04. 99) 第23巻第4号p. 145, 146, 241, 423, 424	1-6
Y	"月刊アスキーASCII" (株式会社アスキー) 1. 11月. 1999 (01. 11. 99) 第23巻第11号p. 178-182	1-6
Y	鈴置雅一"Playstation2用マイクロプロセッサEmotion Engine"bit Vol.32 No.1 (共立出版) 1. 1月. 2000 (01. 01. 00) p. 11-18	1-6

第Ⅰ欄 請求の範囲の一部の調査ができないときの意見(第1ページの2の続き)

法第8条第3項(PCT17条(2)(a))の規定により、この国際調査報告は次の理由により請求の範囲の一部について作成しなかった。

1. ☐ 請求の範囲 _____ は、この国際調査機関が調査をすることを要しない対象に係るものである。つまり、
2. ☐ 請求の範囲 _____ は、有意義な国際調査をすることができる程度まで所定の要件を満たしていない国際出願の部分に係るものである。つまり、
3. ☐ 請求の範囲 _____ は、従属請求の範囲であってPCT規則6.4(a)'の第2文及び第3文の規定に従って記載されていない。

第Ⅱ欄 発明の単一性が欠如しているときの意見(第1ページの3の続き)

次に述べるようにこの国際出願に二以上の発明があるところの国際調査機関は認めた。

請求の範囲1-6は、第1のプロセッサ手段がメインCPU及び/又は描画プロセッサとして、第2のプロセッサ手段がI/Oプロセッサ又はメインCPUとして機能することを特徴とするエンタテインメント装置に関するものである。

請求の範囲7-8は、記録媒体に応じて、異なる周波数および実行モードでブート(起動)するコンピュータシステムに関するものである。

請求の範囲9は、プログラム起動時に記録媒体に対応した画面を最初に表示するプログラム起動方法に関するものである。

請求の範囲10は、異なるシステム上のプログラムをソフトウェアエミュレーションする方法に関するものである。

1. ☐ 出願人が必要な追加調査手数料をすべて期間内に納付したので、この国際調査報告は、すべての調査可能な請求の範囲について作成した。
2. ☐ 追加調査手数料を要求するまでもなく、すべての調査可能な請求の範囲について調査することができたので、追加調査手数料の納付を求めなかった。
3. ☐ 出願人が必要な追加調査手数料を一部のみしか期間内に納付しなかったため、この国際調査報告は、手数料の納付のあった次の請求の範囲のみについて作成した。
4. ☒ 出願人が必要な追加調査手数料を期間内に納付しなかったため、この国際調査報告は、請求の範囲の最初に記載されている発明に係る次の請求の範囲について作成した。

請求の範囲1-6

追加調査手数料の異議の申立てに関する注意

- ☐ 追加調査手数料の納付と共に出願人から異議申立てがあった。
- ☐ 追加調査手数料の納付と共に出願人から異議申立てがなかった。