

(19) 日本国特許庁(JP)

(12) 公表特許公報(A)

(11) 特許出願公表番号

特表2017-531407

(P2017-531407A)

(43) 公表日 平成29年10月19日(2017.10.19)

(51) Int.Cl.	F I	テーマコード (参考)
H03F 1/30 (2006.01)	H03F 1/30 B	5J500
H03F 1/02 (2006.01)	H03F 1/02	
H03F 3/68 (2006.01)	H03F 3/68 B	
H03F 3/24 (2006.01)	H03F 3/24	

審査請求 未請求 予備審査請求 未請求 (全 16 頁)

(21) 出願番号	特願2017-521136 (P2017-521136)	(71) 出願人	595020643
(86) (22) 出願日	平成27年10月13日 (2015.10.13)		クアルコム・インコーポレイテッド
(85) 翻訳文提出日	平成29年6月9日 (2017.6.9)		QUALCOMM INCORPORATED
(86) 国際出願番号	PCT/US2015/055369		ED
(87) 国際公開番号	W02016/064625		アメリカ合衆国、カリフォルニア州 92
(87) 国際公開日	平成28年4月28日 (2016.4.28)		121-1714、サン・ディエゴ、モア
(31) 優先権主張番号	14/518,967		ハウス・ドライブ 5775
(32) 優先日	平成26年10月20日 (2014.10.20)	(74) 代理人	100108855
(33) 優先権主張国	米国 (US)		弁理士 蔵田 昌俊
		(74) 代理人	100109830
			弁理士 福原 淑弘
		(74) 代理人	100158805
			弁理士 井関 守三
		(74) 代理人	100112807
			弁理士 岡田 貴志

最終頁に続く

(54) 【発明の名称】 電力増幅器において供給感度を低減するための回路および方法

(57) 【要約】

一実施形態において、本開示は、入力信号を受けるための入力と、出力ノードに結合された出力とを有する第1の電力増幅器のステージを備える回路を含み、第1の電力増幅器のステージは、時変電源電圧を受ける。回路は、入力信号を受けるための入力と、出力ノードに結合された出力とを有する、第1の電力増幅器のステージと並列に構成される第2の電力増幅器のステージをさらに含み、第2の電力増幅器のステージは、時変電源電圧を受ける。第1の電力増幅器のステージの第1の利得は、電源電圧が第1の低電圧範囲にあるとき減少し、および第2の電力増幅器のステージの第2の利得は、第1の低電圧範囲における第1の電力増幅器のステージの減少する利得を補う。




Fig. 1

【特許請求の範囲】**【請求項 1】**

回路であって、

入力信号を受けるための入力と、出力ノードに結合された出力とを有する第 1 の電力増幅器のステージ、前記第 1 の電力増幅器のステージは、時変電源電圧を受ける；および

前記入力信号を受けるための入力と、前記出力ノードに結合された出力とを有する前記第 1 の電力増幅器のステージと並列に構成される第 2 の電力増幅器のステージ、前記第 2 の電力増幅器のステージは、前記時変電源電圧を受ける、

ここにおいて、前記第 1 の電力増幅器のステージの第 1 の利得は、前記電源電圧が第 1 の低電圧範囲にあるとき減少する、および、ここにおいて、前記第 2 の電力増幅器のステージの第 2 の利得は、前記第 1 の低電圧範囲における前記第 1 の電力増幅器のステージの前記減少する利得を補う、

を備える回路。

【請求項 2】

前記第 1 の電力増幅器のステージは、第 1 のトランジスタを備え、前記第 1 のトランジスタは、前記入力信号を受けるように結合されたコントロール端子および前記出力ノードを通じて前記電源電圧に結合された第 1 の端子とを有する、および、ここにおいて、前記第 2 の電力増幅器のステージは、第 2 のトランジスタを備え、前記第 2 のトランジスタは、前記入力信号を受けるように結合されたコントロール端子および 1 つまたは複数の積層されたトランジスタおよび前記出力ノードを通じて前記電源電圧に結合された第 1 の端子とを有する、請求項 1 に記載の回路。

【請求項 3】

前記第 1 のトランジスタは、第 1 のデバイスタイプであり、および前記第 2 のトランジスタは、第 2 のデバイスタイプである、請求項 2 に記載の回路。

【請求項 4】

前記第 1 のトランジスタおよび前記第 2 のトランジスタは、異なるゲートバイアス電圧に結合される、請求項 2 に記載の回路。

【請求項 5】

前記第 1 のトランジスタおよび前記第 2 のトランジスタは、同じゲートバイアス電圧に結合される、請求項 2 に記載の回路。

【請求項 6】

前記 1 つまたは複数の積層されたトランジスタは、カスコードに構成された 2 つのトランジスタである、請求項 2 に記載の回路。

【請求項 7】

前記第 2 のトランジスタは、複数のセグメントを備え、および、ここにおいて、異なる数のセグメントは、前記電源電圧に基づいて、アクティベートされる、請求項 2 に記載の回路。

【請求項 8】

前記複数のセグメントのうちの前記 1 つまたは複数の、

ソース、ゲート、およびドレイン；

前記ゲートと基準電圧との間に結合された第 1 のスイッチ；および

前記ゲートに結合された第 2 のスイッチを備える、請求項 7 に記載の回路。

【請求項 9】

前記複数のセグメントの前記ドレインは、互いに結合され、前記複数のセグメントの前記ソースは、互いに結合される、および、ここにおいて、セグメントがアクティベートされるとき、特定のセグメントをオンにするために、前記特定のセグメント上の前記第 1 のスイッチは開かれ、および前記第 2 のスイッチは閉じられる、および、ここにおいて、前記セグメントがアクティベートされないとき、前記特定のセグメントをオフにするために、前記第 1 のスイッチは閉じられ、および前記第 2 のスイッチは開かれる、請求項 8 に記載の回路。

10

20

30

40

50

【請求項 10】

前記第 1 の電力増幅器のステージは、第 1 の高電圧トランジスタを備え、前記第 1 の高電圧トランジスタは、前記入力信号を受けるように結合されたコントロール端子、および前記出力ノードを通じて前記電源電圧に結合された第 1 の端子とを有する、および、ここにおいて、前記第 2 の電力増幅器のステージは、第 2 の標準トランジスタを備え、前記第 2 の標準トランジスタは、前記入力信号を受けるように結合されたコントロール端子および少なくとも 1 つの高電圧トランジスタおよび前記出力ノードを通じて前記電源電圧に結合された第 1 の端子とを有する、請求項 1 に記載の回路。

【請求項 11】

方法であって、

第 1 の電力増幅器のステージにおいて、入力信号を受けること、およびそれに従って、出力ノード上で出力信号を生じさせること、前記第 1 の電力増幅器のステージは、時変電源電圧を受ける、および、

前記第 1 の電力増幅器のステージと並列に構成される第 2 の電力増幅器のステージにおいて、前記入力信号を受けること、およびそれに従って、前記出力ノード上で前記出力信号を生じさせること、前記第 2 の電力増幅器のステージは、前記時変電源電圧を受ける、

ここにおいて、前記第 1 の電力増幅器のステージの第 1 の利得は、前記電源電圧が第 1 の低電圧範囲にあるとき減少する、および、ここにおいて、前記第 2 の電力増幅器のステージの第 2 の利得は、前記第 1 の低電圧範囲における前記第 1 の電力増幅器のステージの前記減少する利得を補う、

を備える、方法。

【請求項 12】

前記第 1 の電力増幅器のステージは、第 1 のトランジスタを備え、前記方法は、前記第 1 のトランジスタのコントロール端子上で前記入力信号を受けることをさらに備え、ここにおいて、前記第 1 のトランジスタの第 1 の端子は前記出力ノードを通じて前記電源電圧に結合される、および、ここにおいて、前記第 2 の電力増幅器のステージは、第 2 のトランジスタを備え、前記方法は、前記第 2 のトランジスタのコントロール端子上で、前記入力信号を受けることをさらに備え、ここにおいて、前記第 2 のトランジスタの第 1 の端子は、1 つまたは複数の積層されたトランジスタおよび前記出力ノードを通じて前記電源電圧に結合される、請求項 11 に記載の方法。

【請求項 13】

前記第 1 のトランジスタは、第 1 のデバイスタイプであり、および前記第 2 のトランジスタは、第 2 のデバイスタイプである、請求項 12 に記載の方法。

【請求項 14】

前記第 1 のトランジスタは、高電圧 MOS デバイスであり、前記 1 つまたは複数のカソードトランジスタは、高電圧 MOS デバイスであり、および前記第 2 のトランジスタは、高電圧 MOS デバイスではない、請求項 12 に記載の方法。

【請求項 15】

前記第 1 のトランジスタおよび前記第 2 のトランジスタは、異なるゲートバイアス電圧に結合される、請求項 12 に記載の方法。

【請求項 16】

前記第 1 のトランジスタおよび前記第 2 のトランジスタは、同じゲートバイアス電圧に結合される、請求項 12 に記載の方法。

【請求項 17】

前記第 2 のトランジスタは、複数のセグメントを備え、前記方法は、前記電源電圧に基づいて、異なる数のセグメントをアクティベートすることをさらに備える、請求項 12 に記載の方法。

【請求項 18】

前記複数のセグメントのうちの前記 1 つまたは複数のは、ソース、ゲート、およびドレイン、

10

20

30

40

50

前記ゲートと基準電圧との間に結合された第 1 のスイッチ;および

前記ゲートに結合された第 2 のスイッチを備える、請求項 17 に記載の方法。

【請求項 19】

前記複数のセグメントの前記ドレインは、互いに結合され、前記複数のセグメントの前記ソースは、互いに結合される、および、ここにおいて、セグメントがアクティベートされるとき、特定のセグメントをオンにするために、前記特定のセグメント上の前記第 1 のスイッチは開かれ、および前記第 2 のスイッチは閉じられる、および、ここにおいて、前記セグメントがアクティベートされないとき、前記特定のセグメントをオフにするために、前記第 1 のスイッチは閉じられ、および前記第 2 のスイッチは開かれる、請求項 18 に記載の方法。

10

【請求項 20】

回路であって、

入力信号を受けるための入力と、出力ノードに結合された出力とを有する第 1 の電力増幅器の手段、前記第 1 の電力増幅器のステージは、時変電源電圧を受ける;および

前記入力信号を受けるための入力と、前記出力ノードに結合された出力とを有する前記第 1 の電力増幅器の手段と並列に構成される第 2 の電力増幅器の手段、前記第 2 の電力増幅器のステージは、前記時変電源電圧を受ける、

ここにおいて、前記第 1 の電力増幅器の手段の第 1 の利得は、前記電源電圧が第 1 の低電圧範囲にあるとき減少する、および、ここにおいて、前記第 2 の電力増幅器の手段の第 2 の利得は、前記第 1 の低電圧範囲における前記第 1 の電力増幅器の手段の前記減少する利得を補う、

20

を備える、回路。

【発明の詳細な説明】

【関連出願の相互参照】

【0001】

[0001] 本出願は、2014年10月20日に出願された、米国特許出願第14/518,967号への優先権を主張し、その内容は、全目的でその全体が参照によりここに組み込まれている。

【背景技術】

【0002】

[0002] 本開示は、電力増幅器の回路および方法、特に、電力増幅器において供給感度 (supply sensitivity) を低減するための回路および方法に係る。

30

【0003】

[0003] 電力増幅器は、典型的に (typically)、送信機のアンテナのような負荷を駆動するために、ラジオ周波数 (RF: radio-frequency) 信号のような、低電力信号を、大出力 (significant power) のより大きい信号に、コンバート (convert) するために使用される電子増幅器の 1 つのタイプである。

【0004】

[0004] 電力増幅器の 1 つの普及しているアプリケーション (common application) は、ワイヤレスシステムにある。ワイヤレスシステムは、典型的に、RF 信号を送り (send) および受信する (receive) ために、アンテナに結合された送信機および受信機を含む。一般に、ベースバンドシステムは、符号化 (encoded) された情報 (データ) を含むデジタル信号を生成し (generates)、デジタル信号は、送信のためにアナログ信号にコンバートされる。アナログ信号は、処理され、典型的に、RF キャリア周波数 (an RF carrier frequency) に変調される (アップコンバートされる (up converted))。アップコンバージョンの後、RF 信号は、電力増幅器を通じてアンテナに結合される。電力増幅器は、RF 信号が、たとえば、基地局のような、リモートシステム (a remote system) と通信できるように、信号電力を増大させる (increases)。

40

【0005】

[0005] ワイヤレスシステムは、高い効率性での (with high efficiency) 送信のため

50

に、RF信号を増幅させるために適切な利得 (gain) を有する電力増幅器を必要とする。いくつかのアプリケーションにおいて、電力増幅器の効率性は、送信されることになるRF信号のエンベロープ (envelope) が変化するとき、電力増幅器に提供された電源電圧 (power supply voltage)、V_{dd}を変化させることによって、改善され得る。しかしながら、電源電圧を変化させることはまた、電力増幅器の内部の回路構成の特性 (characteristics) と動き (behavior) を変化させる。高い効率性を保持しながらこれらの有害な影響 (deleterious effects) を低減するための既存の解決策は、エレクトロニクス産業の増大する需要を満たすために最適ではない (not optimal)。

【発明の概要】

【0006】

10

【0006】 本開示は、電力増幅器において、供給感度を低減するための回路および方法を含む。一実施形態において、本開示は、入力信号を受ける (receive) ための入力と、出力ノードに結合された出力とを有する第1の電力増幅器のステージ、第1の電力増幅器のステージは、時変電源電圧 (a time-varying power supply voltage) を受ける、および、入力信号を受けるための入力と、出力ノードに結合された出力とを有する第1の電力増幅器のステージと並列に構成される (configured in parallel with) 第2の電力増幅器のステージ、第2の電力増幅器のステージは、時変電源電圧を受ける、ここで、第1の電力増幅器のステージの第1の利得は、電源電圧が第1の低電圧範囲にあるとき減少し (decreases)、および、ここにおいて、第2の電力増幅器のステージの第2の利得は、第1の低電圧範囲における第1の電力増幅器のステージの減少する利得を補う (compensates for)、を備える回路を含む。

20

【0007】

【0007】 一実施形態において、第1の電力増幅器のステージは、第1のトランジスタを備え、第1のトランジスタは、入力信号を受けるように結合されたコントロール端子および出力ノードを通じて電源電圧に結合された第1の端子とを有する、および、ここにおいて、第2の電力増幅器のステージは、第2のトランジスタを備え、第2のトランジスタは、入力信号を受けるように結合されたコントロール端子および1つまたは複数の積層された (stacked) トランジスタおよび出力ノードを通じて電源電圧に結合された第1の端子とを有する。

【0008】

30

【0008】 一実施形態において、第1のトランジスタは、第1のデバイスタイプであり、および第2のトランジスタは、第2のデバイスタイプである。

【0009】

【0009】 一実施形態において、第1のトランジスタおよび第2のトランジスタは、異なるゲートバイアス電圧に結合される。

【0010】

【0010】 一実施形態において、第1のトランジスタおよび第2のトランジスタは、同じゲートバイアス電圧に結合される。

【0011】

【0011】 一実施形態において、1つまたは複数の積層されたトランジスタは、カスコードに構成された (configured in cascode) 2つのトランジスタである。

40

【0012】

【0012】 一実施形態において、第2のトランジスタは、複数のセグメントを備え、および、ここにおいて、異なる数のセグメント (a different number of segments) は、電源電圧に基づいて、アクティベートされる (activated)。

【0013】

【0013】 一実施形態において、セグメントのうちの1つまたは複数の、ソース、ゲート、およびドレイン、ゲートと基準電圧 (a reference voltage) との間に結合された第1のスイッチ、およびゲートに結合された第2のスイッチを備える。

【0014】

50

[0014] 一実施形態において、複数のセグメントのドレインは、互いに結合され、複数のセグメントのソースは、互いに結合される、および、ここにおいて、セグメントがアクティベートされるとき、特定のセグメントをオンにする (turn on) ために、特定のセグメント上の第 1 のスイッチは開かれ、および第 2 のスイッチは閉じられる、および、ここにおいて、そのセグメントがアクティベートされないとき、特定のセグメントをオフにする (turn off) ために、第 1 のスイッチは閉じられ、および第 2 のスイッチは開かれる。

【 0 0 1 5 】

[0015] 一実施形態において、第 1 の電力増幅器のステージは、第 1 の高電圧トランジスタを備え、第 1 の高電圧トランジスタは、入力信号を受けるように結合されたコントロール端子、および出力ノードを通じて電源電圧に結合された第 1 の端子とを有する、および、ここにおいて、第 2 の電力増幅器のステージは、第 2 の標準トランジスタ (standard transistor) を備え、第 2 の標準トランジスタは、入力信号を受けるように結合されたコントロール端子および少なくとも 1 つの高電圧トランジスタおよび出力ノードを通じて電源電圧に結合された第 1 の端子とを有する。

10

【 0 0 1 6 】

[0016] 別の実施形態において、本開示は、第 1 の電力増幅器のステージにおいて、入力信号を受けること、およびそれに従って、出力ノード上で出力信号を生じさせる (producing) こと、第 1 の電力増幅器のステージは、時変電源電圧を受ける、および第 1 の電力増幅器のステージと並列に構成される第 2 の電力増幅器のステージにおいて、入力信号を受けること、およびそれに従って、出力ノード上で出力信号を生じさせること、第 2 の電力増幅器のステージは、時変電源電圧を受ける、ここで、第 1 の電力増幅器のステージの第 1 の利得は、電源電圧が第 1 の低電圧範囲にあるとき減少し、および、ここにおいて、第 2 の電力増幅器のステージの第 2 の利得は、第 1 の低電圧範囲における第 1 の電力増幅器のステージの減少する利得を補う、を備える方法を含む。

20

【 0 0 1 7 】

[0017] 別の実施形態において、本開示は、入力信号を受けるための入力と、出力ノードに結合された出力とを有する第 1 の電力増幅器の手段、第 1 の電力増幅器のステージは、時変電源電圧を受ける、および、入力信号を受けるための入力と、出力ノードに結合された出力とを有する第 1 の電力増幅器の手段と並列に構成される第 2 の電力増幅器の手段、第 2 の電力増幅器のステージは、時変電源電圧を受ける、ここにおいて、第 1 の電力増幅器の手段の第 1 の利得は、電源電圧が第 1 の低電圧範囲にあるとき減少する、および、ここにおいて、第 2 の電力増幅器の手段の第 2 の利得は、第 1 の低電圧範囲における第 1 の電力増幅器の手段の減少する利得を補う、を備える回路を含む。

30

【 0 0 1 8 】

[0018] 以下の詳細な説明および添付の図面は、本開示の性質 (nature) および利点 (advantages) のより良い理解を提供する。

【図面の簡単な説明】

【 0 0 1 9 】

【図 1】 [0019] 図 1 は、一実施形態に従って、電力増幅器回路を例示する。

【図 2】 [0020] 図 2 は、別の実施形態に従って、電力増幅器回路の例を例示する。

40

【図 3】 [0021] 図 3 は、一実施形態に従って、別個のステージバイアス (separate stage biasing) を有する電力増幅器回路を例示する。

【図 4】 [0022] 図 4 は、一実施形態に従って、共通のステージバイアス (common stage biasing) を有する電力増幅器回路を例示する。

【図 5】 [0023] 図 5 は、別の実施形態に従って、セグメント化されたトランジスタを有する電力増幅器回路の例を例示する。

【図 6】 [0024] 図 6 は、一実施形態に従って、ワイヤレス通信デバイスを例示する。

【詳細な説明】

【 0 0 2 0 】

[0025] 本開示は、電力増幅器回路に関連する (pertains to)。以下の説明では、説

50

明の目的のために、多数の例および特定の詳細が、本開示についての完全な理解を提供するために記載される (set forth)。しかしながら、特許請求の範囲において表される本開示が、単独であるいは以下に説明される他の特徴との組み合わせにおいて、これらの例における特徴の一部またはすべてを含み得、また、ここに説明される特徴および概念の修正および同等物をさらに含み得ることは、当業者にとって明らかであろう。

【0021】

[0026] 図1は、一実施形態に従って、電力増幅器回路100を例示する。本開示の実施形態は、時変電源電圧、 $V_{dd}(t)$ を受ける (receive) 並列に動く (working in parallel) 2つのステージを含む電力増幅器回路を含む。時変電源電圧は、時間とともに (over time) 異なる電圧レベルに変化する、電源電圧、 V_{dd} である。電源電圧が時間と

10

【0022】

[0027] 電力増幅器回路100は、回路Za110を通じて、入力信号 V_{in} を受けるために入力と、および出力信号、 V_o を生じさせるために、出力ノード199に結合された出力とを有する第1の電力増幅器のステージ101を含む。第1の電力増幅器のステージ101は、時変電源電圧、 $V_{dd}(t)$ を受ける。ステージ101は、非常に効率的であるが電源電圧への高い感度を有する回路で構成され得る。たとえば、第1の電力増幅器のステージ101の利得は、電源電圧が第1の低電圧範囲にあるとき (たとえば、 $V_{dd}(t)$ の値が下がる時 (drops in value))、減少し得る。ステージ101は、 V_{dd} の変化に対して、感度がよく (sensitive) あり得るので、ステージ101は、たとえば、高感度 (「HS: high sensitivity」) ステージと称され得る。

20

【0023】

[0028] 本開示の特徴および利点は、 $V_{dd}(t)$ の変化によって引き起こされる第1のステージ101における利得の変化を補うために、第1の電力増幅器のステージ101と並列の第2の電力増幅器のステージ102を含む。第2の電力増幅器のステージ102は、第1の電力増幅器のステージ101と並列に構成され、および回路Zb111を通じて入力信号 V_{in} を受けるために入力と、および出力信号 V_o を生じさせるために出力ノード199に結合された出力とを有する。回路ZaおよびZbは、たとえば、以下の例に説明されるような、縮小拡大された (scaled) デカップリング (decoupling) および/または整合コンポーネント (matching components) またはショート (shorts) であり得る。出力信号は、たとえば、整合回路150を通じてアンテナ160に結合された出力電圧であり得る。第2の電力増幅器のステージ102はまた、時変電源電圧、 $V_{dd}(t)$ を受ける。この例において、ステージ101および102の出力は、分路構成 (a shunt configuration) におけるノード199において、互いに結合される。上記で述べられるように、第1の電力増幅器のステージ101の利得は、電源電圧が第1の低電圧範囲にあるとき、減少する。本開示の実施形態は、第2の電力増幅器のステージ102の利得が、第1の低電圧範囲における第1の電力増幅器のステージ101の減少する利得を補う第2のステージ102を含む。従って、いくつかの実施形態の例において、第2のステージ102および第1のステージ101は、第1の電力増幅器のステージ101および第2の電力増幅器のステージ102の複号利得 (a composite gain) を、第1の低電圧範囲にわたって、およそ一定に (constant) に保持するため、共に働き (work together) 得る。

30

40

【0024】

[0029] 図2は、別の実施形態に従って、電力増幅器回路の例を例示する。この例示的な例において、第1の電力増幅器のステージは、第1のトランジスタ201を備える。トランジスタ201は、入力信号 V_{in} を受けるように結合されたコントロール端子 (たとえば、ゲート)、出力ノード299を通じて、時変電源電圧 $V_{dd}(t)$ に結合された第1の端子 (たとえば、ドレイン)、および、この場合、接地に結合された第2の端子 (たとえば、ソース) を含む。第2の電力増幅器のステージは、第2のトランジスタ202を

50

備える。トランジスタ 202 は、入力信号 V_{in} を受けるように結合されたコントロール端子（たとえば、ゲート）、1 つまたは複数のカスコードトランジスタおよび出力ノード 299 を通じて、電源電圧 $V_{dd}(t)$ に結合された第 1 の端子（たとえば、ドレイン）を有する。入力信号 V_{in} は、バイアスおよび / または結合回路（coupling circuits）206 を通じて、トランジスタ 201 および 202 の入力に結合され、それは、いくつかの実施形態において、たとえば、電源電圧に結合され得る。この例において、第 2 のステージは、2 つのカスコード（積層された）トランジスタ 203 および 204 を使用する。バイアス回路 220 は、各デバイス上でバイアス点（bias points）を設定するために、トランジスタ 203 および 204 のゲートへのバイアス電圧を生成する。いくつかの実施形態において、バイアス回路 220 は、たとえば、トランジスタ 203 および 204 上のバイアスが V_{dd} とともに変化するように、電源電圧に結合され得る。この例において、第 1 のステージの出力は、トランジスタ 201 のドレインにおいて取得され（is taken）、第 2 のステージの出力は、カスコードトランジスタ 204 のドレインにおいて取得され、それらは、両方、出力信号 V_o を生じさせるために出力ノード 299 に結合される。ノード 299 は、たとえば、インダクタのような、RF チョーク（RFC : RF choke）205 を通じて電源電圧 $V_{dd}(t)$ に結合される。

【0025】

[0030] いくつかの実施形態において、トランジスタ 201 は、第 1 のデバイスタイプであり、トランジスタ 202 は、第 2 のデバイスタイプである。たとえば、トランジスタ 201 は、高電圧 MOS（HV MOS）デバイスであり得、トランジスタ 202 は、特定の処理上で利用可能な異なるデバイス（たとえば、標準 MOS デバイスのような、そして HV MOS デバイスではない）であり得る。HV MOS デバイスは、たとえば、高周波（high frequency）RF 電力増幅器アプリケーションに必要とされる非常に高い速度において動作することがなほ可能な間、製造処理（a fabrication process）上で利用可能な標準トランジスタよりも高い電圧に耐えることが（withstanding）可能である特別に（specially）設計されたトランジスタであり得る。しかしながら、HV MOS トランジスタデバイスは、電源電圧が減少する（decreases）とき、利得の下落（a drop in gain）を経験し得る。対照的に、トランジスタ 202 - 204 を備えるカスコードステージは、カスコードトランジスタ 203 に提供されるバイアス電圧が、トランジスタ 203 のソースおよびトランジスタ 202 のドレインに転送され（transferred to）、それは、トランジスタ 202 のドレイン上で減少する電源電圧の効果を低減する（reduces）ので、 V_{dd} の減少に対して感度がより低く（less sensitive）あり得る。従って、トランジスタ 202 - 204 を通じた増幅は、電源（the power supply）が減少するとき、第 1 の低電圧範囲にわたってトランジスタ 201 の減少する利得を補う。しかしながら、トランジスタ 202 およびカスコードデバイス 203 - 204 を使用した増幅は、トランジスタ 201 のドレインとノード 299 との間のデバイス 203 - 204 における抵抗損失（resistive losses）のためにそれほど効率的ではない（less efficient）可能性がある。有利に、第 1 のステージ（デバイス 201）は、高い電源電圧において、高い効率性の増幅を提供し、および、第 1 のステージの利得が低い電源電圧において減少するとき、第 2 のステージ（デバイス 202 - 204）の利得は、第 1 のステージにおける利得の低減（reduction）を補う。いくつかの実施形態において、カスコードトランジスタ 203 および 204 は、たとえば、高電圧に耐えることが可能であり、および非常に高い周波数（very high frequencies）で効率的に動作することができる、たとえば、単一の HV MOS のトランジスタデバイスと取り換えられ得る。トランジスタ 202 は、たとえば、製造処理上で利用可能な別のデバイスであり得、HV MOS デバイスではない可能性がある。2 つの積層されたデバイス 203 および 204 がこの例において示される間、異なる数の積層されたデバイスはまた、電源電圧およびその積層されたデバイスの破壊電圧（breakdown voltage）に依存して、使用されることができることが理解されることになる。たとえば、別の実施形態の例において、3 つの（3）積層されたデバイスは、使用され得る。この例において、HV MOS デバイス 201 は、トランジスタに関するシンボルのドレインとゲートとの

10

20

30

40

50

間でより濃いシェーディング (darker shading) を使用して表される (denoted)。さらに、トランジスタ 202 を通じた矢印は、いくつかの実施形態の例において、トランジスタ 202 は、複数のセグメントを備え得ることを示す。トランジスタセグメントは、当該技術で知られる用語であり、典型的に、1つのトランジスタ構造 (structure) (またはレイアウトジオメトリ (layout geometry) をサブ分割すること (sub-dividing) によって、別個のデバイス要素 (全体または一部において (in whole or in part) にセグメント化されたトランジスタを言及する (refers to))。以下でより詳細に説明されるように、トランジスタ 202 の異なる数のセグメントは、たとえば、トランジスタ 202 のサイズを変更するために、電源電圧に基づいてアクティベートされ得る。

【0026】

[0031] 図3は、一実施形態に従って、別個のステージバイアスを有する電力増幅器回路を例示する。この例において、第1のステージのHVMOSTランジスタ301は、キャパシタ306を通じてVinに結合されたゲート、接地に結合されたソース、および出力ノード399に結合されたドレインを有する。第2のステージのトランジスタ302は、キャパシタ307を通じて、Vinに結合されたゲート、接地に結合されたソース、およびカスコードトランジスタ303および304を通じてノード399に結合されたドレインを有する。カスコードトランジスタ303および304は、バイアス回路320からバイアス電圧を受け、それは、たとえば、Vddが変化するとき、トランジスタ303および304上のバイアスを調整するために、電源電圧Vdd(t)に結合される。出力ノード399は、たとえば、電源電圧Vdd(t)に結合され、およびアンテナに出力信号Voを提供する。

【0027】

[0032] この例において、トランジスタ301およびトランジスタ302は、異なるゲートバイアス電圧を受ける。トランジスタ301のゲートは、第1の高電圧バイアス回路(HV__Bias)322に結合されおよびトランジスタ302のゲートは、補助の(auxiliary)バイアス回路(Aux__Bias)323に結合される。HV__Bias322およびAux__Bias323は、それぞれ、たとえば、電源電圧の全範囲(full range)にわたって効率的に動作するために、組み合わせられたステージの性能(performance) (たとえば、利得、線形性(linearity))を最適化するために、トランジスタ301および302上でバイアス点を設定するように電圧を生じさせるように構成され得る。この例において、シェーパ(shaper)回路321は、たとえば、Vddのレベルに基づいて、トランジスタ301および302の入力において、各バイアス電圧を独立して修正するために、電源電圧に結合された入力およびHV__Bias322およびAux__Bias323に結合された出力を有し得る。

【0028】

[0033] 図4は、一実施形態に従って、共通のステージバイアスを有する電力増幅器回路を例示する。この例において、第1のステージのトランジスタ401は、Vinに結合されたゲート、接地に結合されたソース、およびノード499(Vo)に結合されたドレインを有する。第2のステージのトランジスタ402は、Vinに結合されたゲート、接地に結合されたソース、およびカスコードトランジスタ403および404を通じてノード499(Vo)に結合されたドレインを有する。カスコードトランジスタ403および404は、バイアス回路420によってバイアスをかけられ(biased)、それは、たとえば、Vddに基づいてバイアスをかけることを調整し得る。この例において、トランジスタ401および402の両方のゲートは、同じゲートバイアス電圧を受けるために、共通のバイアス回路421に結合される。トランジスタ401のドレインにおける第1のステージの出力、およびトランジスタ404のドレインにおける第2のステージの出力は、出力信号Voを生じさせるために、ノード499において、互いに短絡される(shunted together)。出力信号Voは、電源と出力ノード499との間で構成されるRFC405によって、供給(the supply)から絶縁される(isolated)。

【0029】

10

20

30

40

50

【0034】 図5は、別の実施形態に従って、セグメント化されたトランジスタを有する電力増幅器回路の例を例示する。図5に示される本例は、トランジスタの3つのセグメント510、511、および512を例示する。トランジスタのセグメント510-512は、各々、ソース、ゲート、およびドレインを有し、ここで、それらソースは、接地に結合され、それらドレインは、互いに結合される。セグメント510のゲートは、ゲートを接地に選択的に結合するために第1のスイッチ532、およびゲートを入力信号Vinに選択的に結合するために、第2のスイッチ523に結合される。同様に、セグメント511のゲートは、ゲートを接地に選択的に結合するために第3のスイッチ531、およびゲートを入力信号Vinに選択的に結合するために第4のスイッチ522に結合される。同じく、セグメント512のゲートは、ゲートを接地に選択的に結合するために第5のスイッチ530、およびゲートを入力信号Vinに選択的に結合するために第6のスイッチ520に結合される。スイッチ530-532の1つが閉じているとき、および対応するスイッチ520-523が開いているとき、対応するトランジスタは、オフにされ、かつ回路から取り除かれる (removed)。スイッチ520-523の1つが閉じているとき、および対応するスイッチ530-532が開いているとき、対応するトランジスタは、オンにされ、および入力信号Vin (およびゲートバイアス電圧) を受ける。スイッチは、たとえば、モデムまたはマイクロコントローラからの、または平均Vddまたは他のパラメータをトラッキングする特殊化した回路構成 (specialized circuitry) からのコントロール命令によってコントロールされ得る。Vinを受けおよび増幅するセグメントの数を変化させることは、第2のステージにおける入力トランジスタのサイズを変化させる、それは、次に、トランジスタのトランスコンダクタンス (transconductance) およびそのステージの利得を変化させる。

10

20

30

【0030】

【0035】 いくつかの実施形態において、セグメントをオンおよびオフにする時間は、入力信号のエンベロープよりもはるかに少なくあり得、それは、たとえば、Vddが変化するとき、トランジスタのサイズおよびカスコードステージの特性を変化させるために、電源電圧が変化するとき、セグメントがオンおよびオフになることを可能にする。たとえば、デバイスのセグメントが、50-100MHzの周波数でオンおよび/またはオフになることが可能である場合、セグメントは、信号統合に過度に影響を与えること (unduly impacting signal integrity) なく、20MHz信号のエンベロープ (たとえば、LTE (登録商標)) に関してトランジスタ (たとえば、図2におけるトランジスタ202) のサイズを変化させるために、オンおよびオフになり得る。一例として、トランジスタ201のおよそ6分の1 (1/6) のサイズであるトランジスタ202 (図2) に関して、トランジスタ202のオン/オフにされた速度 (たとえば、通信時間) は、トランジスタ201よりも相応に (correspondingly) 速くなる。速度の違いは、トランジスタ202を複数のセグメントにセグメント化することによってさらにコンパウンドされる (compound ed)、ここで、各セグメントは、複合トランジスタ202の、サイズの分数 (a fraction of)、およびスピードの倍数 (multiple of) である。

【0031】

【0036】 図6は、本開示の特徴を組み込み得るワイヤレス通信デバイス602を例示する。ワイヤレス通信デバイス602は、アクセス端末、モバイル局、ユーザ機器 (UE) 等であり得る。ワイヤレス通信デバイス602は、プロセッサ603を含む。プロセッサ603は、汎用の単一またはマルチチップマイクロプロセッサ (たとえば、ARM)、特殊用途向けマイクロプロセッサ (たとえば、デジタル信号プロセッサ (DSP))、マイクロコントローラ、プログラマブルゲートアレイ等であり得る。プロセッサ603は、中央処理ユニット (CPU) と称され得る。ただ単一のプロセッサ603だけが、図6のワイヤレス通信デバイス602において示されるが、代替の構成として、プロセッサの組み合わせ (たとえば、ARMおよびDSP) が使用されることができ。

40

【0032】

【0037】 ワイヤレス通信デバイス602はまた、メモ605を含む。メモリ605は、

50

電子情報を記憶することが可能な任意の電子コンポーネントであり得る。メモリ 605 は、ランダムアクセスメモリ (RAM)、読取専用メモリ (ROM)、磁気ディスク記憶媒体、光学記憶媒体、RAM におけるフラッシュメモリデバイス、プロセッサと共に含まれるオンボードメモリ、EPROM メモリ、EEPROM (登録商標) メモリ、レジスタおよびそれらの組み合わせを含むその他同様のものとして実現され得る。

【0033】

[0038] データ 607a および命令 609a は、メモリ 605 に記憶され得る。命令 609a は、ここに開示された技法のある特定の態様 (aspects) をインプリメントするためにプロセッサ 603 によって実行可能であり得る。命令 609a を実行することは、メモリ 605 に記憶されたデータ 607a の使用を伴い (involve) 得る。プロセッサ 603 が命令 609 を実行するとき、命令 609b の様々な部分 (portions) は、プロセッサ 603 上にロードされ (loaded) 得、およびデータ 607b の様々なピース (pieces) は、プロセッサ 603 上にロードされ得る。

10

【0034】

[0039] ワイヤレス通信デバイス 602 はまた、アンテナ 617 を介したワイヤレス通信デバイス 602 へのおよびそれからの信号の送信および受信を可能にするために、送信機 611 および受信機 613 を含み得る。送信機 611 は、本明細書に説明される技法を組み込む電力増幅器を含み得る。送信機 611 および受信機 613 は、集合的にトランシーバ 615 と称され得る。ワイヤレス通信デバイス 602 は、複数の送信機、複数のアンテナ、複数の受信機および / または複数のトランシーバを含み得る (図示せず)。

20

【0035】

[0040] ワイヤレス通信デバイス 602 は、デジタル信号プロセッサ (DSP) 621 を含み得る。ワイヤレス通信デバイス 602 はまた、通信インタフェース 623 を含み得る。通信インタフェース 623 は、ユーザがワイヤレス通信デバイス 602 とやりとりする (interact with) ことを可能にし得る。

【0036】

[0041] ワイヤレス通信デバイス 602 の様々なコンポーネントは、1 つまたは複数のバスによって互いに結合され得、それは、電力バス、コントロール信号バス、ステータス信号バス、データバス等を含む。明確にするために、様々なバスがバスシステム 619 として図 6 に示されている。

30

【0037】

[0042] 上記の説明は、どのように特定の実施形態の態様がインプリメントされ得るのかの例とともに、本開示の様々な実施形態を例示する。上記の例は、唯一の実施形態であるとは見なされるべきではなく、以下の特許請求の範囲によって定義されるような特定の実施形態の柔軟性および利点を例示するために提示された。上記の開示および以下の特許請求の範囲に基づいて、他の配置、実施形態、インプリメンテーションおよび同等物は、特許請求の範囲によって定義される本開示の範囲から逸脱することなく用いられ得る。

【 図 1 】

図 1




Fig. 1

【 図 2 】

図 2




Fig. 2

【 図 3 】

図 3




Fig. 3

【 図 4 】

図 4




Fig. 4

【 図 5 】




Fig. 5

【 図 6 】

図 6




Fig. 6

【国際調査報告】

INTERNATIONAL SEARCH REPORT

International application No
PCT/US2015/055369

A. CLASSIFICATION OF SUBJECT MATTER		
INV.	H03F1/30 H03G1/00	H03F3/193 H03G3/00
	H03F3/72 H03F1/22	H03F3/24 H03F3/21
ADD.		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED		
Minimum documentation searched (classification system followed by classification symbols) H03F H03G		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) EPO-Internal, WPI Data		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	US 2012/188018 A1 (YAHAV NIR [IL] ET AL) 26 July 2012 (2012-07-26) paragraph [0022]; figure 1 paragraph [0025] - paragraph [0026]; figure 1 paragraph [0043] - paragraph [0044]; figure 1 -----	1-20
A	US 2011/032035 A1 (PLETCHER NATHAN M [US] ET AL) 10 February 2011 (2011-02-10) paragraph [0045] - paragraph [0050]; figures 6,7 -----	1-20
A	US 2014/113573 A1 (KHATRI HIMANSHU [US] ET AL) 24 April 2014 (2014-04-24) paragraph [0038] - paragraph [0048]; figures 5,6,7 -----	1-20
<input type="checkbox"/> Further documents are listed in the continuation of Box C. <input checked="" type="checkbox"/> See patent family annex.		
* Special categories of cited documents : "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family		
Date of the actual completion of the international search 25 November 2015		Date of mailing of the international search report 03/12/2015
Name and mailing address of the ISA/ European Patent Office, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel: (+31-70) 340-2040, Fax: (+31-70) 340-3016		Authorized officer Wienema, David

INTERNATIONAL SEARCH REPORT

Information on patent family members

International application No

PCT/US2015/055369

Patent document cited in search report	Publication date	Patent family member(s)	Publication date
US 2012188018	A1	26-07-2012	NONE
US 2011032035	A1	10-02-2011	CN 102474223 A 23-05-2012 EP 2462691 A1 13-06-2012 JP 5591929 B2 17-09-2014 JP 2013501470 A 10-01-2013 US 2011032035 A1 10-02-2011 US 2011316637 A1 29-12-2011 WO 2011017463 A1 10-02-2011
US 2014113573	A1	24-04-2014	CN 104737445 A 24-06-2015 EP 2912770 A1 02-09-2015 KR 20150064217 A 10-06-2015 US 2014113573 A1 24-04-2014 WO 2014066424 A1 01-05-2014

フロントページの続き

(81)指定国 AP(BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), EA(AM, AZ, BY, KG, KZ, RU, TJ, TM), EP(AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OA(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG), AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US

(72)発明者 スクデリ、アントニーノ

アメリカ合衆国、カリフォルニア州 9 2 1 2 1 - 1 7 1 4、サン・ディエゴ、モアハウス・ドライブ 5 7 7 5

(72)発明者 ハドジクリストス、アリストテール

アメリカ合衆国、カリフォルニア州 9 2 1 2 1 - 1 7 1 4、サン・ディエゴ、モアハウス・ドライブ 5 7 7 5

Fターム(参考) 5J500 AA01 AA21 AA41 AC05 AC36 AF10 AF15 AH10 AK12 AK29

AM17 AS14 AT01 NC04 NF06 RG01