

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.



[12] 发明专利说明书

专利号 ZL 200610168052.5

G02F 1/1362 (2006.01)

G02F 1/133 (2006.01)

G03F 7/20 (2006.01)

H01L 21/027 (2006.01)

[45] 授权公告日 2009年11月11日

[11] 授权公告号 CN 100559249C

[22] 申请日 2006.12.15

[21] 申请号 200610168052.5

[30] 优先权

[32] 2006.5.10 [33] KR [31] 10-2006-0041835

[73] 专利权人 乐金显示有限公司

地址 韩国首尔

[72] 发明人 姜童镐 徐迎日 赵成炫

[56] 参考文献

CN2699333Y 2005.5.11

KR10-2005-0004547A 2005.1.12

CN1497299A 2004.5.19

CN1614486A 2005.5.11

JP2005-241856A 2005.9.8

US2005/0237470A1 2005.10.27

审查员 房元锋

[74] 专利代理机构 北京律诚同业知识产权代理有限公司

代理人 徐金国 祁建国


权利要求书 2 页 说明书 12 页 附图 21 页

[54] 发明名称

液晶显示器件及其制造方法

[57] 摘要

本发明公开了一种液晶显示器件，其包括阵列基板，该阵列基板包括：在第一基板上彼此交叉以限定像素区域的栅线和数据线；与栅线和数据线连接的薄膜晶体管；以及第一和第二高度调节器；面对阵列基板的相对基板；在阵列基板与相对基板之间的液晶层；对应于第一高度调节器并与阵列基板和相对基板接触的间隙衬垫料；对应于第二高度调节器、与相对基板接触并与阵列基板间隔开的第一缓压衬垫料；和与相对基板接触并与阵列基板间隔开的第二缓压衬垫料，其中第一缓压衬垫料与阵列基板之间的距离大致小于第二缓压衬垫料与阵列基板之间的距离。



1. 一种液晶显示器件，包括：

阵列基板，其包括：

在第一基板上的栅线和公共线，公共线与栅线间隔开；

在公共线和栅线上的栅绝缘层；

在所述栅绝缘层上并与所述栅线交叉以限定像素区域的数据线；

与栅线和数据线连接的薄膜晶体管，所述薄膜晶体管包括栅极、栅绝缘层上的半导体层以及在所述半导体层上的源极和漏极；和

第一和第二高度调节器，所述第一高度调节器在栅线和公共线中至少一条上方的栅绝缘层上，所述第二高度调节器在栅线和公共线的第一公共线之间的栅绝缘层上，所述第一高度调节器和所述第二高度调节器每一个都具有半导体图案和导电图案，其分别由与半导体层以及源极和漏极的材料相同的材料形成；

面对阵列基板的相对基板；

在阵列基板与相对基板之间的液晶层；

对应于第一高度调节器并与阵列基板和相对基板接触的间隙衬垫料；

对应于第二高度调节器、与相对基板接触并与阵列基板间隔开的第一缓压衬垫料；和

与相对基板接触并与阵列基板间隔开的第二缓压衬垫料，所述第二缓压衬垫料与所述公共线对应；

其中第一缓压衬垫料与阵列基板之间的距离大致小于第二缓压衬垫料与阵列基板之间的距离。

2. 根据权利要求1所述的器件，其特征在于，所述半导体层包括本征无定形硅层和在该本征无定形硅层上的掺杂质的无定形硅层。

3. 根据权利要求1所述的器件，其特征在于，所述半导体层在数据线下面延伸。

4. 根据权利要求2所述的器件，其特征在于，所述本征无定形硅层突出到掺杂质的无定形硅层外面。

5. 根据权利要求1所述的器件，其特征在于，所述半导体层以及源极和

漏极用作第一高度调节器。

6. 根据权利要求1所述的器件，其特征在于，进一步包括在像素区域中交替设置的像素电极和第二公共电极，其中像素电极与薄膜晶体管连接，第二公共电极与公共线连接。

7. 根据权利要求6所述的器件，其特征在于，所述公共线进一步包括第二公共线，所述第一和第二公共线通过像素电极外面的第一公共电极连接，第二公共线与第二公共电极连接。

8. 根据权利要求7所述的器件，其特征在于，所述第一公共电极大致与第二公共电极交迭，第二公共电极位于与像素电极相同的层，并且第一公共电极从第一和第二公共线延伸。

9. 根据权利要求7所述的器件，其特征在于，进一步包括钝化层，该钝化层连同栅绝缘层具有漏接触孔和公共接触孔，像素电极通过漏接触孔与薄膜晶体管连接，第二公共电极通过公共接触孔与第二公共线连接。

10. 根据权利要求1所述的器件，其特征在于，所述相对基板包括在第二基板上的黑色矩阵、滤色片层和平整层。

11. 根据权利要求1所述的器件，其特征在于，对应于间隙衬垫料的阵列基板部分大致高于对应于第一缓压衬垫料的阵列基板部分，而对应于第一缓压衬垫料的阵列基板部分大致高于对应于第二缓压衬垫料的阵列基板部分。

12. 根据权利要求11所述的器件，其特征在于，所述间隙衬垫料以及第一和第二缓压衬垫料具有大致相同的厚度。

13. 根据权利要求11所述的器件，其特征在于，所述第一和第二高度调节器具有大致相同的厚度。

14. 根据权利要求1所述的器件，其特征在于，对应于间隙衬垫料的阵列基板部分与对应于第一缓压衬垫料的阵列基板部分之间的高度差大约为2500Å。

15. 根据权利要求1所述的器件，其特征在于，在第一和第二高度调节器下面的栅绝缘层部分比第二缓压衬垫料下面的栅绝缘层部分厚大约1000Å。

液晶显示器件及其制造方法

本发明要求2006年5月10日在韩国提交的韩国专利申请第2006-0041835的优先权，为了所有目的在这里结合作为参考，就像在这里完全列出一样。

技术领域

本发明涉及一种液晶显示器件，尤其涉及一种液晶显示（LCD）器件及其制造方法。

背景技术

近些年，显示器件一般使用阴极射线管（CRT）。现在，作为CRT的替代品，已经做了一些努力和研究，开发了各种类型的平板显示器，如液晶显示（LCD）器件、等离子体显示面板（PDP）、场发射型显示器和电致发光显示器（ELD）。在这些平板显示器中，LCD器件具有一些优点，如高分辨率、轻重量、外形薄、尺寸紧凑和低电源需求等。

一般地，LCD器件包括彼此间隔且相互面对的两个基板，在该两个基板之间夹有液晶材料。两个基板包括彼此相互面对的电极，从而施加在电极之间的电压可跨过液晶材料产生电场。液晶材料中液晶分子的排列根据产生的电场强度而变化为所产生的电场方向，由此改变LCD器件的光透射率。因而，LCD器件通过改变所产生的电场强度来显示图像。

图1是图解依照现有技术的LCD器件的透视图。

参照图1，LCD器件11包括阵列基板B2、滤色片基板B1和在两个基板B1和B2之间的液晶层14。

阵列基板B2包括在第一基板22上彼此交叉以限定像素区域P的栅线12和数据线24。薄膜晶体管T位于栅线12和数据线24的交叉点处。薄膜晶体管T包括栅极30、半导体层32以及源极34和漏极36。在像素区域P中设置有像素电极17，其与漏极36连接。

滤色片基板B1包括在第二基板5上的各个像素区域P中的红色（R）、

绿色 (G) 和蓝色 (B) 滤色片图案 7a、7b 和 7c 以及在滤色片图案 7a、7b 和 7c 之间的黑色矩阵 6。在滤色片图案 7a, 7b 和 7c 上设置有公共电极 18。

液晶层 14 的液晶分子由定向层 (未示出) 初始取向。当给像素电极 17 和公共电极 18 施加电压时, 产生垂直电场。液晶分子由产生的电场排列, LCD 器件的光透射率发生改变, 因而显示图像。

由垂直产生的电场操作的 LCD 器件具有下述缺点, 即不能获得宽视角。为了获得宽视角, 提出了 IPS-LCD (共平面开关模式 LCD) 器件。该 IPS-LCD 器件由共平面电场操作。

图 2 是图解依照现有技术的 IPS-LCD 器件的平面图。

参照图 2, 在现有技术的 IPS-LCD 器件的阵列基板中, 栅线 52 及第一和第二公共线 56a 和 56b 在基板 50 上沿第一方向延伸。数据线 72 沿与第一方向交叉的第二方向延伸。栅线 52 和数据线 72 限定像素区域 P。

薄膜晶体管 T 位于栅线 52 和数据线 72 的交叉点处。薄膜晶体管 T 包括栅极 54、半导体层 60 及源极和漏极 62 和 64。

在像素区域 P 的侧面设置有第一公共电极 58, 其与第一和第二公共线 56a 和 56b 连接。第二公共电极 82 与第二公共线 56b 连接。像素电极 80 通过连接部分 78 与漏极 64 连接。第二公共电极 82 和像素电极 80 交替设置在像素区域 P 中, 从而产生共平面电场。

连接部分 78 和第一公共线 56a 大致彼此交迭从而形成存储电容 C_{st} 。

滤色片基板 (未示出) 面对阵列基板。滤色片基板具有间隙衬垫料 98a 和缓压衬垫料 98b。间隙衬垫料 98a 用于在阵列基板与滤色片基板之间保持盒间隙。缓压衬垫料 98b 用于减轻从外部施加给液晶面板的力, 例如使用者的手指接触液晶面板。

当向液晶面板施加外力时, 液晶面板会弯曲。与正常部分的液晶分子相比, 弯曲部分的液晶分子变得不正常排列。这导致了穿过弯曲部分的光的延迟, 从而与穿过正常部分的光的延迟基本不同。因此, 发生光泄漏, 因而导致了显示质量缺陷, 如斑点。缓压衬垫料 98b 用于防止上述问题。

间隙衬垫料 98a 接触阵列基板和滤色片基板以保持盒间隙, 缓压衬垫料 98b 与阵列基板隔开。

图 3 和图 4 分别是沿图 2 的线 III-III 和 IV-IV 提取的横截面图。

参照图 3 和图 4，现有技术的 IPS-LCD 器件 10 包括阵列基板、滤色片基板和在两个基板之间的液晶层。

在第一基板 50 上有栅线 52 和第一公共线 56a。在栅线 52 和第一公共线 56a 上有栅绝缘层 GI。在栅绝缘层 GI 上有半导体层 60，在半导体层 60 上有源极 62 和漏极 64。半导体层 60 包括有源层 60a 和欧姆接触层 60b。在栅绝缘层 GI 上设置有高度调节器 86，其对应于栅线 52。高度调节器 86 包括半导体图案 86a 和金属图案 86b。在源极 62 和漏极 64 以及高度调节器 86 上设置有钝化层。薄膜晶体管 T 包括栅极 54、半导体层 60 以及源极 62 和漏极 64。栅线 52 和数据线（图 2 的 72）限定像素区域 P。

在第二基板 90 上设置有黑色矩阵 92。在各像素区域 P 中都设置有红色（R）、绿色（G）和蓝色（B）滤色片图案 94a、94b 和 94c。在滤色片图案 94a、94b 和 94c 上设置有平整层 96。

在平整层 96 上设置有间隙衬垫料 98a 和缓压衬垫料 98b。

间隙衬垫料 98a 对应于栅线 52 设置，缓压衬垫料 98b 对应于第一公共线 56a 设置。对应于间隙衬垫料 98a 的阵列基板高度大致高于对应于缓压衬垫料 98b 的阵列基板高度。由于该高度差，间隙衬垫料 98a 与阵列基板接触，缓压衬垫料 98b 与阵列基板隔开。

对于该高度差，在对应于间隙衬垫料 98a 的阵列基板处设置高度调节器 86。

栅线 52 和第一公共线 56a 具有大约 2000Å 到大约 2500Å 的厚度，栅绝缘层 GI 具有大约 4000Å 的厚度，半导体层 60 具有大约 2000Å 的厚度，源极和漏极具有大约 3000Å 的厚度。对应于间隙衬垫料 98a 的阵列基板与对应于缓压衬垫料 98b 的阵列基板之间的高度差大约为 5500Å。该高度差相当大。然而，当通过五轮掩模工序制造阵列基板时，由于金属图案 86b 覆盖半导体图案 86a，所以一定程度地减小了该高度差。因此，可减小由与液晶面板接触所导致的缺陷。

然而，如上所述，现有技术的 IPS-LCD 器件需要五轮掩模工序，因而增加了成本和制造时间。

发明内容

因此,本发明涉及一种液晶显示器件及其制造方法,其基本克服了由于现有技术的限制和缺点导致的一个或多个问题。

本发明的优点是提供了一种液晶显示器件及其制造方法,其减小了制造成本和制造时间。

将在下面的描述中列出本发明其他的特征和优点,且其中一部分从下面的描述变得显而易见,或者通过本发明的实践可以理解到。通过在所写说明书和权利要求书以及附图中特别指出的结构可实现和获得本发明的目的和它的优点。

为了实现这些目的和它的优点并根据本发明的目的,如这里具体化和广泛描述的,一种液晶显示器件包括阵列基板,其包括:在第一基板上的栅线和公共线,公共线与栅线间隔开;在公共线和栅线上的栅绝缘层;在所述栅绝缘层上并与所述栅线交叉以限定像素区域的数据线;与栅线和数据线连接的薄膜晶体管,所述薄膜晶体管包括栅极、栅绝缘层上的半导体层以及在所述半导体层上的源极和漏极;和第一和第二高度调节器,所述第一高度调节器在栅线和公共线中至少一条上方的栅绝缘层上,所述第二高度调节器在栅线和公共线的第一公共线之间的栅绝缘层上,所述第一高度调节器和所述第二高度调节器每一个都具有半导体图案和导电图案,其分别由与半导体层以及源极和漏极的材料相同的材料形成;面对阵列基板的相对基板;在阵列基板与相对基板之间的液晶层;对应于第一高度调节器并与阵列基板和相对基板接触的间隙衬垫料;对应于第二高度调节器、与相对基板接触并与阵列基板间隔开的第一缓压衬垫料;和与相对基板接触并与阵列基板间隔开的第二缓压衬垫料,所述第二缓压衬垫料与所述公共线对应;其中第一缓压衬垫料与阵列基板之间的距离大致小于第二缓压衬垫料与阵列基板之间的距离。

在另一方面中,一种制造液晶显示器件的方法包括:形成阵列基板,包括:在第一基板上形成栅线和栅极;在栅线和栅极上形成栅绝缘层;和在栅绝缘层上形成与栅线交叉的数据线以限定像素区域,在栅极上形成半导体层以及源极和漏极,并形成第一和第二高度调节器;形成面对阵列基板的相对基板;形成与相对基板接触的间隙衬垫料和第一和第二缓压衬垫料,其中间隙衬垫料对应于第一高度调节器并与阵列基板接触,第一缓压衬垫料对应于第二高度调节

器,第一缓压衬垫料与阵列基板之间的距离大致小于第二缓压衬垫料与阵列基板之间的距离;和在阵列基板与相对基板之间夹持液晶层。

在另一方面中,一种液晶显示器件,包括阵列基板,其包括彼此交叉以限定像素区域的栅线和数据线;面对阵列基板的相对基板;在阵列基板与相对基板之间的液晶层;与阵列基板和相对基板接触的间隙衬垫料;与阵列基板和相对基板中的一个接触并与阵列基板和相对基板中的另一个间隔开的第一缓压

衬垫料；和与阵列基板和相对基板中的一个接触并与阵列基板和相对基板中的另一个间隔开的第二缓压衬垫料，其中第一缓压衬垫料与阵列基板和相对基板中与第一缓压衬垫料间隔开的所述另一个之间的距离大致小于第二缓压衬垫料与阵列基板和相对基板中与第二缓压衬垫料间隔开的另一个之间的距离。

应当理解，本发明前面的一般性描述和下面的详细描述都是典型性的和解释性的，意在提供如权利要求中所述的本发明进一步的解释。

附图说明

给本发明提供进一步理解并组成说明书一部分的附图图解了本发明的实施方案并与说明书一起用于解释本发明的原理。

在附图中：

图 1 是图解依照现有技术的 LCD 器件的透视图；

图 2 是图解依照现有技术的 IPS-LCD 器件的平面图；

图 3 和图 4 分别是沿图 2 的线 III-III 和 IV-IV 提取的横截面图；

图 5 是依照本发明实施方案的 IPS-LCD 器件的平面图；

图 6 到图 8 分别是沿图 5 的线 V-V，VI-VI 和 VII-VII 提取的横截面图；

图 9A 到 9H、10A 到 10H、11A 到 11H 和 12A 到 12H 分别是沿图 5 的线 V-V、VI-VI、VII-VII 和 VIII-VIII 提取的横截面图，其图解了依照本发明实施方案制造 IPS-LCD 器件的方法；和

图 13A 到 13C 是图解依照本发明实施方案制造 IPS-LCD 器件的滤色片基板的方法的横截面图。

具体实施方式

现在将参照本发明的优选实施方案详细描述，附图中图解了其实施例。

图 5 是依照本发明实施方案的 IPS-LCD 器件的平面图。

参照图 5，在依照本发明实施方案的 IPS-LCD 器件的阵列基板中，栅线 102 及第一和第二公共线 106a 和 106b 在基板 100 上沿第一方向延伸。数据线 130 沿与第一方向相交叉的第二方向延伸。数据线 130 下方的半导体图案 122b 沿数据线 130 的延伸方向延伸。栅线 102 和数据线 130 限定像素区域 P。

薄膜晶体管 T 位于栅线 102 和数据线 130 的交叉点处。薄膜晶体管 T 包

括栅极 104、半导体层 136 及源极 132 和漏极 134。半导体图案 122b 从半导体层 136 延伸。

第一公共电极 108 位于像素区域 P 的侧面并与第一和第二公共线 106a 和 106b 连接。第二公共电极 150 通过公共接触孔 143 与第二公共线 106b 连接。像素电极 148 通过连接部分 146 与漏极 134 连接。第二公共电极 150 和像素电极 148 交替设置在像素区域 P 中, 从而产生共平面电场。最外侧的第二公共电极 150 大致与第一公共电极 108 交迭。因为第一公共电极和最外侧第二公共电极 150 位于像素电极 148 的外部, 所以减小了数据线 130 和像素电极 148 之间的耦合。

数据线 130、像素电极 148 及第一和第二公共电极 108 和 150 具有至少一个大致弯曲的形状。该弯曲结构产生至少两个畴。例如, 一个畴补偿了另一个畴的延迟。因此, 提高了视角。

连接部分 146 和第一公共线 106a 彼此交迭, 从而形成存储电容 Cst。

滤色片基板 (未示出) 面对阵列基板。在滤色片基板上形成有间隙衬垫料 208 及第一和第二缓压衬垫料 210 和 212。间隙衬垫料 208 用于保持阵列基板与滤色片基板之间的盒间隙。第一和第二缓压衬垫料 210 和 212 抵挡从外部施加给液晶面板的力, 如使用者手指接触液晶面板。

间隙衬垫料 208 接触阵列基板和滤色片基板以保持盒间隙。第一和第二缓压衬垫料 210 和 212 大致与阵列基板间隔开。间隙衬垫料 208 对应于第一高度调节器 G1, 第一缓压衬垫料 210 对应于第二高度调节器 G2。第一和第二高度调节器 G1 和 G2 调节对应于间隙衬垫料 208 和第一缓压衬垫料 210 的阵列基板部分的高度。

图 6 到图 8 分别是沿图 5 的线 V-V, VI-VI 和 VII-VII 提取的横截面图。

参照图 6 到图 8, 依照本发明实施方案的 IPS-LCD 器件包括阵列基板 B2、滤色片基板 B1 和两个基板 B1 和 B2 之间的液晶层。

在第一基板 100 上有栅线 102、栅极 104 和第一公共线 106a。在栅线 102、栅极 104 和第一公共线 106a 上有栅绝缘层 110。在栅绝缘层 110 上设置有半导体层 136, 在半导体层 136 上有源极 132 和漏极 134。半导体层 136 包括有源层 137 和欧姆接触层 138。有源层 137 由本征无定形硅形成, 欧姆接触层 138 由掺杂质的无定形硅形成。

第一高度调节器 G1 设置在栅线 102、第一公共线 106a 或第二公共线（图 5 的 106b）上方，例如设置在栅线 102 上方的栅绝缘层 110 上。第二高度调节器 G2 设置在没有形成栅线 102 以及第一和第二公共线 106a 和 106b 的位置处的栅绝缘层 110 上，例如设置在栅线 102 和第一公共线 106a 之间。

各第一和第二高度调节器 G1 和 G2 包括具有本征无定形硅图案和掺杂质的无定形硅图案的半导体图案以及连续设置的导电图案。第一和第二高度调节器 G1 和 G2 具有大致相同的厚度。

在源极 132 和漏极 134 以及第一和第二高度调节器 G1 和 G2 上设置有钝化层 140。薄膜晶体管 T 设置在开关区域 S 中并包括栅极 104、半导体层 136 以及源极 132 和漏极 134。栅线 102 和数据线（图 5 的 130）限定像素区域 P。在像素区域 P 中的钝化层 140 上设置有像素电极（图 5 的 148）、第二公共电极（图 5 的 150）和连接部分 146。

在第二基板 200 上设置有黑色矩阵 202。在各像素区域 P 中设置有红色（R）、绿色（G）和蓝色（B）滤色片图案 204a、204b 和 204c。在滤色片图案 204a、204b 和 204c 上设置有平整层 206。

在平整层 206 上设置有间隙衬垫料 208 以及第一和第二缓压衬垫料 210 和 212。间隙衬垫料 208 以及第一和第二缓压衬垫料 210 和 212 具有大致相同的厚度。

间隙衬垫料 208 大致对应于栅线 102 上方的第一高度调节器 G1。间隙衬垫料 208 可设置在薄膜晶体管 T 上，而半导体层 136 以及源极 132 和漏极 134 用作第一高度衬垫料 G1。第一缓压衬垫料 210 大致对应于第二高度调节器 G2 设置。第二缓压衬垫料 212 大致对应于栅线 102、第一公共线 106a 或第二公共线 106b 设置，例如对应于第一公共线 106a 设置。

对应于间隙衬垫料 208 的阵列基板高度大致高于对应于第一缓压衬垫料 210 的阵列基板高度。对应于第一缓压衬垫料 210 的阵列基板高度大致高于对应于第二缓压衬垫料 212 的阵列基板高度。因此，间隙衬垫料 208 与阵列基板 B2 和滤色片基板 B1 接触。第一缓压衬垫料 210 和阵列基板 B2 之间的距离大致小于第二缓压衬垫料 212 和阵列基板 B2 之间的距离。

用四轮掩模工序制造依照本发明实施方案的 IPS-LCD 器件的阵列基板。在相同的掩模工序中使用干蚀刻形成半导体层 136 以及源极 132 和漏极 134。

在干蚀刻过程中,部分移除栅绝缘层 110,并且大致减小栅绝缘层 110 的厚度。因此,与现有技术的阵列基板相比,也大致减小了对应于第二缓压衬垫料 212 的阵列基板高度。例如,对应于间隙衬垫料 208 的阵列基板与对应于第二缓压衬垫料 212 的阵列基板之间的高度差大约为 6500\AA 。高度差的增加减小了第二缓压衬垫料 212 的减力功能。为了补偿第二缓压衬垫料功能的减小,在 IPS-LCD 器件中形成第一缓压衬垫料 210 和第二高度调节器 G2。

当施加外力时,第一缓压衬垫料 210 先减轻外力,第二缓压衬垫料 212 再次减轻外力。因此,对应于第一缓压衬垫料 210 的阵列基板高度大致高于对应于第二缓压衬垫料 212 的阵列基板高度。这样,在第一缓压衬垫料 210 的下面形成第二高度调节器 G2。对应于第一缓压衬垫料 210 的阵列基板高度应大致小于对应于间隙衬垫料 208 的阵列基板高度。这样,第二高度调节器 G2 位于栅线 102 和第一公共线 106a 之间的区域中。因此,对应于间隙衬垫料 208 的阵列基板与对应于第一缓压衬垫料 210 的阵列基板之间的高度差大约为栅线 102 或公共线 106a 或 106b 的厚度,即大约为 2000 到大约 2500\AA 。该高度差补偿了对应于间隙衬垫料 208 的阵列基板与对应于第二缓压衬垫料 212 的阵列基板之间的高度差。

当第二高度调节器 G2 位于栅线 102 和第一公共线 106a 之间的区域时,栅线 102 和第一公共线 106a 之间的区域可能不足够大以容纳该区域中的第二高度调节器 G2。换句话说,第一缓压衬垫料 210 的面积大于可利用的区域。当该区域不足够大时,栅线 102 和/或第一公共线 106a 具有向内的凹口,以容纳第二高度调节器 G2,如图 5 所示。

如上所述,通过形成第一和第二高度调节器并通过调节第一和第二高度调节器的位置来调节对应于间隙衬垫料和第一和第二缓压衬垫料的阵列基板的高度。换句话说,间隙衬垫料和第二缓压衬垫料设置在栅线和公共线上方,但是通过在间隙衬垫料下面形成第一高度调节器,对应于衬垫料的阵列基板高度大致高于对应于第二缓压衬垫料的阵列基板高度。第一和第二高度调节器设置在间隙衬垫料和第一缓压衬垫料下面,但是通过在形成有栅线的位置处形成第一高度调节器并在没有形成栅线或公共线的位置处形成第二高度调节器,对应于间隙衬垫料的阵列基板高度大致高于对应于第一缓压衬垫料的阵列基板高度。

图 9A 到 9H、10A 到 10H、11A 到 11H 和 12A 到 12H 分别是沿图 5 的线 V-V、VI-VI、VII-VII 和 VIII-VIII 提取的横截面图，图解了依照本发明实施方案制造 IPS-LCD 器件的方法。

参照图 9A、10A、11A 和 12A，在具有像素区域 P 和开关区域 S 的基板 100 上沉积导电材料，并用第一掩模工序对其构图，从而形成栅线 102、栅极 104、第一公共线 106a、第二公共线（图 5 的 106b）和第一公共电极 108。导电材料包括铝（Al）、铝钨合金（AlNd）、铬（Cr）、钨（W）、钼（Mo）和钛（Ti）。栅线 102 和/或第一公共线 106a 包括凹口，如图 5 所示。

参照图 9B、10B、11B 和 12B，在具有栅线 102 的基板 100 上连续形成栅绝缘层 110、本征无定形硅层 112、掺杂质的无定形硅层 114 和导电层 116。在导电层 116 上形成光致抗蚀剂层 118。栅绝缘层 110 包括氧化硅（ SiO_2 ）和氮化硅（ SiN_x ）。导电层 116 包括铝（Al）、铝钨合金（AlNd）、铬（Cr）、钨（W）、钼（Mo）和钛（Ti）。

在光致抗蚀剂层 118 上放置具有透射部分 B1、阻挡部分 B2 和半透射部分 B3 的掩模 M。半透射部分 B3 包括半透射膜或狭缝图案。

半透射部分 B3 对应于一部分栅极 104。阻挡部分 B2 设置在半透射部分 B3 的两侧。阻挡部分 B2 设置在像素区域 P 的两侧。阻挡部分 B2 设置在栅线 102 中的第一区域 D1。阻挡部分 B2 设置在栅线 02 和第一公共线 106a 之间的第二区域 D2。通过掩模 M 将光致抗蚀剂层 118 曝光并显影。

参照图 9C、10C、11C 和 12C，通过曝光和显影，形成第一到第四光致抗蚀剂图案 120a 到 120d。第一光致抗蚀剂图案 120a 对应于开关区域 S。第二光致抗蚀剂图案 120b 对应于像素区域 P 两侧。第三光致抗蚀剂图案 120c 对应于第一区域 D1。第四光致抗蚀剂图案 120d 对应于第二区域 D2。使用第一到第四光致抗蚀剂图案 120a 到 120d 蚀刻导电层 116、本征无定形硅层 114 和掺杂质的无定形硅 112。对应于半透射部分（图 9B 的 B3）的第一光致抗蚀剂图案 120a 的部分大致比对应于阻挡部分（图 9B 的 B2）的第一光致抗蚀剂图案 120a 的其它部分薄。

参照图 9D、10D、11D 和 12D，通过蚀刻，在第一光致抗蚀剂图案 120a 下面形成源-漏图案 124 和第一半导体图案 122a。在第二光致抗蚀剂图案 120b 下面形成数据线 130 和第二半导体图案 122b。在第三光致抗蚀剂图案 120c 下

面形成具有第一导电图案 126 和第三半导体图案 122c 的第一高度调节器 G1。在第四光致抗蚀剂图案 120d 下面形成具有第二导电图案 128 和第四半导体图案 122d 的第二高度调节器 G2。

在蚀刻过程中,还部分地蚀刻第一到第四光致抗蚀剂图案 120a 到 120d 之间的栅绝缘层 110。

参照图 9E、10E、11E 和 12E,灰化第一到第四光致抗蚀剂图案 120a 到 120d。通过灰化,部分移除第一到第四光致抗蚀剂图案 120a 到 120d。执行灰化一直到彻底移除了具有较低厚度的第一光致抗蚀剂图案(图 9D 的 120a)部分。因此,暴露了源-漏图案 124 的中心。此外,还暴露了源-漏图案 124、数据线 130 和第一和第二导电图案 126 和 128 的侧部。

参照图 9F、10F、11F 和 12F,使用灰化的第一到第四光致抗蚀剂图案 120a 到 120d 执行蚀刻工序。通过蚀刻,移除源-漏图案(图 9E 的 124)和第一半导体图案(图 9E 的 122a)的掺杂质的无定形硅层的中心,从而形成源极 132 和漏极 134 以及欧姆接触层 138。第一半导体图案的本征无定形硅层称作有源层 137。此外,移除源-漏图案和第一半导体图案的掺杂质的无定形硅层的侧部。还移除了数据线 130、第一和第二导电图案 126 和 128 以及第二到第四半导体图案 122b 到 122d 的掺杂质的无定形硅层的侧部。

在蚀刻过程中,还部分移除了第一到第四半导体图案之间的栅绝缘层 110。剥离灰化的第一到第四光致抗蚀剂图案 120a 到 120d。

通过图 9B 到 9F、10B 到 10F、11B 到 11F 以及 12B 到 12F 的第二掩模工序,两次部分蚀刻第一到第四半导体图案之间的栅绝缘层 110。通过两次蚀刻,第一到第四半导体图案之间的栅绝缘层 110 的厚度减小了大约 1000Å。

参照图 9G、10G、11G 和 12G,在具有数据线 130 的基板 100 上形成钝化层 140。用第三掩模工序蚀刻钝化层 140,从而形成暴露漏极 134 的漏接触孔 142 和暴露第二公共线(图 5 的 106b)的公共接触孔(图 5 的 143)。钝化层 140 由有机绝缘材料或者无机绝缘材料形成。有机绝缘材料包括苯并环丁烯(BCB)和丙烯酸树脂,而无机绝缘材料包括二氧化硅(SiO_2)和氮化硅(SiN_x)。

参照图 9H、10H、11H 和 12H,在钝化层 140 上沉积透明导电材料,并用第四掩模工序对其构图,从而形成像素电极 148、第二公共电极 150 和连接部分 146。连接部 146 通过漏接触孔 142 与漏极 134 接触,第二公共电极 150

通过公共接触孔与第二公共线接触。透明导电材料包括氧化铟锡（ITO）和氧化铟锌（IZO）。

通过上面的四轮掩模工序，制造了依照本发明实施方案的阵列基板。

图 13A 到 13C 是图解依照本发明实施方案制造 IPS-LCD 器件的滤色片基板的方法的横截面图。

参照图 13A，在基板 200 上形成黑色矩阵 202。黑色矩阵 202 设置在像素区域 P 的外围部分。黑色矩阵 202 包括铬（Cr）和氧化铬（CrO₂）。对应于各个像素区域 P 形成红色、绿色和蓝色滤色片图案 204a 和 204b。

参照图 13B，在具有滤色片图案 204a 和 204b 的基板 200 上沉积有机绝缘材料，从而形成平整层 206。有机材料包括苯并环丁烯（BCB）和丙烯酸树脂。

参照图 13C，在平整层 206 上沉积有机绝缘材料并对其构图，从而形成间隙衬垫料 208 和第一和第二缓压衬垫料（图 8 的 210 和图 6 的 212）。有机材料包括苯并环丁烯（BCB）和丙烯酸树脂。

通过上述工序，制造了依照本发明实施方案的滤色片基板。

以之间夹有液晶层的方式将阵列基板和滤色片基板粘结，从而完成 IPS-LCD 器件。

如上所述，因为用四轮掩模工序制造阵列基板，所以可减小制造成本和制造时间。此外，因为形成第一缓压衬垫料来补偿第二缓压衬垫料，所以减小了由于外力导致的显示质量的下降。此外，因为公共电极和像素电极是透明的，所以获得了高亮度。此外，因为公共电极设置在像素区域侧面，所以减小了数据线 with 像素电极之间的耦合。

本发明不仅适用于 IPS 模式 LCD 器件，而且还适用于其它各种模式的 LCD 器件。

在不脱离本发明精神或范围的情况下，本发明可做各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本发明意在覆盖落入所附权利要求及其等价物范围内的本发明的修改和变化。




图 1




图 2




图 3




图 4




图 5




图 8




图 9A




图 9B




图 9C




图 9D




图 9E




图 9F




图 9G




图 9H




图 10A




图 10B




图 10C




图 10D




图 10E




图 10F




图 10G




图 10H




图 11A




图 11B




图 11C




图 11D




图 11E




图 11F




图 11G




图 11H




图 12A




图 12B




图 12C




图 12D




图 12E




图 12F




图 12G




图 12H




图 13A




图 13B




图 13C