

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2018 年 2 月 1 日 (01.02.2018)



(10) 国际公布号
WO 2018/018353 A1

(51) 国际专利分类号:
H01L 27/12 (2006.01)

(21) 国际申请号: PCT/CN2016/091528

(22) 国际申请日: 2016 年 7 月 25 日 (25.07.2016)

(25) 申请语言: 中文

(26) 公布语言: 中文

(71) 申请人: 深圳市柔宇科技有限公司 (SHENZHEN ROYOLE TECHNOLOGIES CO., LTD.) [CN/CN]; 中国广东省深圳市南山区科技园科苑路 15 号科兴科学园 A4-1501, Guangdong 518052 (CN)。

(72) 发明人: 袁泽 (YUAN, Ze); 中国广东省深圳市南山区科技园科苑路 15 号科兴科学园 A4-1501, Guangdong 518052 (CN)。 余晓军 (YU, Xiaojun); 中国广东省深圳市南山区科技园科苑路 15 号科兴科学园 A4-1501, Guangdong 518052 (CN)。 古普塔阿米特 (GUPTA, Amit); 中国广东省深圳市南山区科技园科苑路 15 号科兴科学园 A4-1501, Guangdong 518052 (CN)。 赵继刚 (ZHAO, Jigang); 中国广东省深圳市南山区科技园科苑路 15 号科兴科学园 A4-1501, Guangdong 518052 (CN)。 魏鹏 (WEI, Peng); 中国广东省深圳市南山区科技园科苑路 15 号科兴科学园 A4-1501, Guangdong 518052 (CN)。

(54) Title: ARRAY SUBSTRATE AND MANUFACTURING METHOD FOR ARRAY SUBSTRATE

(54) 发明名称: 阵列基板及阵列基板的制造方法




图 1

(57) Abstract: Disclosed are an array substrate and a manufacturing method for an array substrate. The array substrate comprises a substrate (110), a signal transmission line (120), a gate electrode (130), a first insulating layer (140), an active layer (150), a first electrode (1601), a second electrode (1602) and a third electrode (200). The first insulating layer (140) comprises a first insulating part and a second insulating part. An isolation groove (1401) is disposed between the first insulating part covering the signal transmission line (120) and the second insulating part covering the gate electrode (130). The isolation groove (1401) can release the internal stress in the first insulating layer (140), thereby preventing the brittle first insulating layer (140) from easily breaking under the effect of internal stress, and reducing the deformation of layer structures such as a flexible substrate (110) in a thin-film transistor and the first insulating layer (140), so as to improve the flexibility of the array substrate. The isolation groove (1401) and a first through hole (1402) for connecting the first electrode (1601) and the signal transmission line (120) can be formed together by means of a photomask and an etching process once, thereby simplifying the process steps of the array substrate and reducing the manufacturing costs.

(57) 摘要: 一种阵列基板以及阵列基板的制造方法, 所述阵列基板包括基板 (110)、信号传输线 (120)、栅极 (130)、第一绝缘层 (140)、有源层 (150)、第一电极 (1601)、第二电极 (1602) 以及第三电极 (200), 其中, 第一绝缘层 (140) 包括第一绝缘部和第二绝缘部, 覆盖所述信号传输线 (120) 的所述第一绝缘部与覆盖所述栅极 (130) 的所述第二绝缘部之间设有隔离槽 (1401), 所述隔离槽 (1401) 可以释放第一绝缘层 (140) 中的内应力, 从而防止脆性的第一绝缘层 (140) 在内应力的作用下容易破裂, 减少薄膜晶体管中柔性基板 (110)、第一绝缘层 (140) 等层结构的变形, 提高阵列基板的柔韧性。其中, 隔离槽 (1401) 和用于连接第一电极 (1601) 和信号传输线 (120) 的第一通孔 (1402) 可以经过一次光罩和刻蚀工艺一起形成, 简化阵列基板的工艺步骤, 降低生产成本。

(74) 代理人: 广州三环专利代理有限公司 (GUANGZHOU SCIHEAD PATENT AGENT CO., LTD.); 中国广东省广州市越秀区先烈中路80号汇华商贸大厦1508室, Guangdong 510070 (CN)。

(81) 指定国 (除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

(84) 指定国 (除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

— 包括国际检索报告 (条约第21条(3))。

阵列基板及阵列基板的制造方法

技术领域

本发明涉及半导体技术领域,尤其涉及一种阵列基板及阵列基板的制造方法。

5

背景技术

随着薄膜晶体管(thin film transistor, TFT)作为一种开关元件广泛应用于液晶显示(Liquid Crystal Display, LCD)、有机电激光显示(Organic Light-Emitting Diode, OLED)等电子显示器件中。薄膜晶体管一般包含栅极、栅极绝缘层、有源层、源漏极等部分,其中,高质量的栅极绝缘层是实现薄膜晶体管的好的电稳定性、较小的漏电流等重要参数的关键。栅极绝缘层主要通过无机非金属材料,(例如, SiO_x 、 SiN_x 等)采用等离子体化学气相沉积的方法制备。由于栅极绝缘层本身特性以及制备条件的限制,通常栅极绝缘层内部具有内应力,脆性的 SiO_x 、 SiN_x 等材料制备的栅极绝缘层在内应力的作用下容易破裂;尤其,在柔性显示器中,内应力的存在也会导致薄膜晶体管中柔性基板、栅极绝缘层等层结构的变形。

15

发明内容

第一方面,本发明提供了一种阵列基板,所述阵列基板包括:基板、设于所述基板上的信号传输线和栅极、覆盖所述信号传输线和所述栅极的绝缘层、设于所述绝缘层上的有源层以及第一金属层,其中,所述栅极与所述信号传输线之间设有间隙;所述绝缘层上开设隔离槽和通孔,所述第一金属层通过所述通孔与所述信号传输线导通,所述隔离槽设于所述信号传输线与所述栅极之间。

20

结合第一方面,在第一方面第一种实现中,所述阵列基板还包括有机层,所述有机层设于所述绝缘层上,且填充所述隔离槽。

25

结合第一方面第一种实现,在第一方面第二种实现中,所述阵列基板还包括第二金属层,所述第二金属层与所述有源层的两端导通,形成源极和漏极。

结合第一方面第二种实现,在第一方面第三种实现中,所述第一金属层和所述第二金属层为一体结构。

结合第一方面第三种实现,在第一方面第四种实现中,所述阵列基板还包括无机层,所述无机层覆盖所述有源层和所述绝缘层;所述无机层开设有第一贯孔、第二贯孔、第三贯孔及第四贯孔;所述第一贯孔与所述通孔连通,用于导通所述信号传输线与所述第一金属层;所述第二贯孔与所述隔离槽连通;所述第三贯孔及所述第四贯孔分别对应所述有源层的两端设置,用于导通所述有源层与所述源极和所述漏极。

结合第一方面第四种实现,在第一方面第五种实现中,所述有机层覆盖所述无机层;所述有机层开设第五贯孔、第六贯孔以及第七贯孔,其中,所述第五贯孔对应所述第一贯孔设置且与所述第一贯孔连通,用于导通所述信号传输线与所述第一金属层;所述第六贯孔对应所述第三贯孔设置且与所述第三贯孔连通;所述第七贯孔对应所述第四贯孔设置且与所述第四贯孔连通;所述第六贯孔和所述第七贯孔用于导通所述有源层与所述源极和所述漏极。

结合第一方面第二种实现,在第一方面第六种实现中,所述有机层背离所述基板的表面与所述绝缘层背离所述基板的端面齐平。

结合第一方面第二至六种实现,在第一方面第七种实现中,所述阵列基板还包括保护层以及像素电极,所述保护层覆盖所述第一金属层和所述第二金属层,并开设第二通孔;所述第二通孔对应所述源极设置;所述像素电极覆盖所述保护层,并通过所述第二通孔与所述源极导通。

结合第一方面第二种实现,在第一方面第八种实现中,所述阵列基板还包括无机层和像素电极,所述无机层覆盖所述第一金属层和所述第二金属层,且对应所述源极开设第八贯孔;所述有机层覆盖所述无机层,且对应所述第八贯孔开设有第三通孔;所述像素电极覆盖所述有机层,且通过所述第八贯孔和所述第三通孔与所述源极导通。

结合第一方面第把种实现,在第一方面第九种实现中,所述无机层还对应所述隔离槽开设第九贯孔,所述第九贯孔与所述隔离槽连通。

结合第一方面,以及第一方面第一至九种实现,在第一方面第十种实现中,所述阵列基板还包括缓冲层,所述缓冲层覆盖所述基板,所述信号传输线和所述栅极设置在所述缓冲层上。

结合第一方面第十种实现,在第一方面第十一种实现中,所述缓冲层对应

所述隔离槽开设凹槽，所述凹槽与所述隔离槽连通，所述凹槽的高度小于或等于所述缓冲层的厚度。

结合第一方面，在第一方面第十二种实现中，所述隔离槽平行于所述阵列基板的卷曲轴。

5 相较于现有技术，本发明的阵列基板通过在绝缘层上设置隔离槽，该隔离槽可以释放绝缘层中的内应力，从而防止脆性的绝缘层在内应力的作用下破裂，减少薄膜晶体管中柔性基板、绝缘层等层结构的变形，提高阵列基板的柔韧性。

而且，该阵列基板的绝缘层上还可以包括填充隔离槽的有机层，可以平坦化阵列基板的结构，提高阵列基板的柔韧性；阵列基板还可以包括覆盖所述有源层的无机层，可以在等离子蚀刻形成所述通孔和隔离槽时，保护所述有源层避免所述有源层与等离子体接触；阵列基板还可以包括保护层，该保护层可以阻隔外接空气中的氧气，防止第一金属层和第二金属层的氧化，且可起支撑作用，稳固所述阵列基板的结构。

第二方面，本发明还提供了一种阵列基板的制造方法，所述方法包括：
15 在基板上形成信号传输线和栅极，所述信号传输线和所述栅极之间设有间隙；

在所述信号传输线和所述栅极上形成绝缘层；

蚀刻所述绝缘层形成隔离槽以及蚀刻所述绝缘层形成通孔以显露所述信号传输线；

20 在所述绝缘层上覆盖有机层，其中所述有机层填充所述隔离槽和通孔；以及

去除所述通孔中的有机层，并在所述通孔中沉积第一金属层导通所述信号传输线。

结合第二方面，在第二方面的第一种实现中，所述在所述绝缘层上覆盖有机层之前还包括：

在所述绝缘层上形成有源层；

所述去除所述通孔中的所述有机层，并在所述通孔中沉积第一金属层导通所述信号传输线还包括：

去除所述有源层上的部分有机层以显露所述有源层，在所述有机层和所述

有源层上沉积第二金属层形成源极和漏极。

结合第二方面第一种实现,在第二方面的第二种实现中,所述方法还包括:
在所述有源层和所述绝缘层上形成无机层;

所述蚀刻所述绝缘层形成隔离槽以及蚀刻所述绝缘层形成通孔以显露部
5 分所述数据线还包括:刻蚀所述无机层;

所述去除所述有源层上的部分所述有机层以显露所述有源层还包括:去除
所述有源层上的部分所述无机层。

结合第二方面第二种实现,在第二方面的第三种实现中,所述第一金属层
导通所述源极,所述方法还包括:

10 在所述第一金属层和所述第二金属层上形成保护层;

图案化所述保护层显露所述漏极;以及

在所述保护层、所述源极和所述漏极上沉积导电层,形成像素电极,所述
漏极与所述像素电极导通。

结合第二方面第一种实现,在第二方面的第四种实现中,所述方法还包括:
15 刻蚀所述有机层显露所述源极或漏极;以及

在所述有机层上沉积导电层,形成像素电极,所述源极或漏极与所述像素
电极导通。

结合第二方面,在第二方面的第五种实现中,所述在所述绝缘层上覆盖有
机层之后,所述方法还包括:

20 去除部分所述的绝缘层上的所述有机层以显露所述绝缘层;

在所述绝缘层上形成有源层;

所述去除所述通孔中的所述有机层,并在所述通孔中沉积第一金属层导通
所述信号传输线还包括:在所述有机层和所述有源层上沉积第二金属层形成源
极和漏极。

25 结合第二方面第五种实现,在第二方面的第六种实现中,所述方法还包括:
在所述第一金属层、所述有机层和所述第二金属层上形成保护层;

刻蚀所述保护层显露所述源极;以及

在所述源极和保护层上沉积导电层,形成像素电极,所述源极与所述像素
电极导通。

结合第二方面,以及第二方面第一至六种实现,在第二方面的第七种实现中,所述在基板上形成信号传输线和栅极包括:

在基板上沉积缓冲层,在所述缓冲层上形成所述信号传输线和所述栅极。

结合第二方面第七种实现,在第二方面的第八种实现中,所述蚀刻所述绝缘层形成隔离槽还包括:部分刻蚀对应所述隔离槽的所述缓冲层。

相对于现有技术,本发明提供的阵列基板的制备方法通过在基板上形成信号传输线和栅极,所述信号传输线和所述栅极之间设有间隙;在所述信号传输线和所述栅极上形成绝缘层;在所述绝缘层上形成有源层,蚀刻所述绝缘层形成隔离槽以及蚀刻所述绝缘层形成通孔以显露所述信号传输线;在所述绝缘层上覆盖有机层,其中所述有机层填充所述隔离槽和通孔,以及去除所述通孔中的有机层,并在所述通孔中沉积第一金属层导通所述信号传输线。其中,隔离槽和用于连接信号传输线的通孔可以经过一次光罩和刻蚀工艺一起形成,简化阵列基板的工艺步骤,且形成的隔离槽可以释放绝缘层中的内应力,从而防止脆性的绝缘层在内应力的作用下破裂,减少薄膜晶体管中柔性基板、绝缘层等层结构的变形,提高阵列基板的柔韧性。

而且,本发明提供的阵列基板的制备方法中,有机层还可以平坦化阵列基板的结构;覆盖所述有源层的无机层可以在等离子蚀刻形成所述通孔和隔离槽时,保护所述有源层避免所述有源层与等离子体接触,提高阵列基板的电学性能;阵列基板还可以包括有机层可阻隔环境中的氧气,防止阵列基板内部各个电极的氧化,且可起支撑作用,稳固所述阵列基板的结构。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。

图1为本发明一较佳实施方式的阵列基板在第一状态下的剖面结构示意图;

图2为本发明一较佳实施方式的阵列基板在第二状态下的剖面结构示意图;

图;

图 3 为本发明一较佳实施方式的阵列基板在第三状态下的剖面结构示意图;

图 4 为本发明一较佳实施方式的阵列基板在第四状态下的剖面结构示意图;

图 5 为本发明一较佳实施方式的阵列基板在第五状态下的剖面结构示意图;

图 6 为本发明一较佳实施方式的阵列基板在第六状态下的剖面结构示意图;

图 7 为本发明一较佳实施方式的阵列基板在第七状态下的剖面结构示意图;

图 8 为本发明一较佳实施方式的阵列基板在第八状态下的剖面结构示意图;

图 9 为本发明一较佳实施方式的阵列基板在第九状态下的剖面结构示意图;

图 10 为本发明一较佳实施方式的阵列基板在第十状态下的剖面结构示意图;

图 11 是本发明一较佳实施方式的阵列基板中隔离槽分布的结构示意图;

图 12 为本发明第一种较佳实施方式的阵列基板的制备方法的流程图;

图 13A~图 13G 为本发明第一种较佳实施方式的阵列基板的制备方法中各制备步骤的示意图;

图 14 为本发明第二种较佳实施方式的阵列基板的制备方法的流程图;

图 15A~图 15H 为本发明第二种较佳实施方式的阵列基板的制备方法中各制备步骤的示意图;

图 16 为本发明第三种较佳实施方式的阵列基板的制备方法的流程图。

图 17A~图 17H 为本发明第三种较佳实施方式的阵列基板的制备方法中各制备步骤的示意图。

具体实施方式

下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。

5 请参见图 1,图 1 为本发明一较佳实施方式的阵列基板在第一状态下的剖面结构示意图,所述阵列基板包括:

基板 110、设于所述基板 110 上的信号传输线 120 和栅极 130、覆盖所述信号传输线 120 和所述栅极 130 的绝缘层 140、设于所述绝缘层 140 上的有源层 150 以及第一金属层 160,其中,所述栅极 130 与所述信号传输线 120 之间
10 设有间隙;所述绝缘层 140 上开设隔离槽 1401 和通孔 1402,所述第一金属层 160 通过所述通孔 1402 与所述信号传输线 120 导通,所述隔离槽 1401 设于所述信号传输线 120 与所述栅极 130 之间。

相较于现有技术,本发明的阵列基板通过在绝缘层 140 上设置隔离槽 1401,该隔离槽 1401 可以释放绝缘层 140 中的内应力,从而防止脆性的绝缘层 140
15 在内应力的作用下破裂,减少薄膜晶体管中柔性基板 110、绝缘层 140 等层结构的变形,提高阵列基板的柔韧性。

请参见图 2,图 2 为本发明一较佳实施方式的阵列基板在第二状态下的剖面结构示意图。本发明实施例中,所述阵列基板还包括有机层 170,所述有机
20 层 170 设于所述绝缘层 140 上,且填充所述隔离槽 1401。

在本实施方式中,所述隔离槽 1401 内填充柔性绝缘材料,该绝缘柔性材料可以是高分子材料,所述柔性绝缘材料不影响所述阵列基板的柔韧性,且可以起支撑作用;而且,有机层 170 可以平坦化阵列基板的结构,使得隔离槽的设置,不带来阵列基板结构中台阶结构的增加,且有机层 170 可以使得整个阵
25 列基板的结构更加稳固,提高阵列基板弯曲柔性的性能。

请参见图 3,图 3 为本发明一较佳实施方式的阵列基板在第三状态下的剖面结构示意图。本发明实施例中,所述阵列基板还包括第二金属层,所述第二金属层与所述有源层 150 的两端导通,形成源极 1601 和漏极 1602。

可选地，所述第一金属层 160 和所述第二金属层为一体结构，减少所述阵列基板中外引脚的设置。

可选地，所述阵列基板还包括无机层 180，请参阅图 4，图 4 为本发明一较佳实施方式的阵列基板在第四状态下的剖面结构示意图。所述无机层 180 覆盖所述有源层 150 和所述绝缘层 140；所述无机层 180 开设有第一贯孔、第二贯孔、第三贯孔及第四贯孔；所述第一贯孔与所述通孔 1402 连通，用于导通所述信号传输线 120 与所述第一金属层 160；所述第二贯孔与所述隔离槽 1401 连通；所述第三贯孔及所述第四贯孔分别对应所述有源层 150 的两端设置，用于导通所述有源层 150 与所述源极 1601 和所述漏极 1602。

可选地，所述有机层 170 覆盖所述无机层 180；所述有机层 170 开设第五贯孔、第六贯孔以及第七贯孔，其中，所述第五贯孔对应所述第一贯孔设置且与所述第一贯孔连通，用于导通所述信号传输线 120 与所述第一金属层 160；所述第六贯孔对应所述第三贯孔设置且与所述第三贯孔连通；所述第七贯孔对应所述第四贯孔设置且与所述第四贯孔连通；所述第六贯孔和所述第七贯孔用于导通所述有源层 150 与所述源极 1601 和所述漏极 1602。

其中，无机层 180 的材料可以是在等离子蚀刻形成所述通孔 1402 和隔离槽 1401 时，保护所述有源层 150 避免所述有源层 150 与等离子体接触。

请参阅 5，图 5 为本发明一较佳实施方式的阵列基板在第五状态下的剖面结构示意图。所述有机层 170 背离所述基板 110 的表面与所述绝缘层 140 背离所述基板 110 的端面齐平。

在本实施方式中，所述阵列基板还包括保护层 190 以及像素电极，请参阅图 6 以及图 7，图 6 为本发明一较佳实施方式的阵列基板在第六状态下的剖面结构示意图。图 7 为本发明一较佳实施方式的阵列基板在第七状态下的剖面结构示意图。所述保护层 190 覆盖所述第一金属层 160 和所述第二金属层，并开设第二通孔 1402；所述第二通孔 1402 对应所述源极 1601 设置；所述像素电极覆盖所述保护层 190，并通过所述第二通孔 1402 与所述源极 1601 导通。

可以理解，本发明中，保护层 190 可以是有机绝缘层 140 材料，如树脂、高分子材料等，所述像素电极 200 为透明导电膜，如氧化铟锡膜（ITO 膜）等。

请参阅 8，图 8 为本发明一较佳实施方式的阵列基板在第八状态下的剖面结构示意图。本发明实施例中，所述阵列基板还包括无机层 180 和像素电极，所述无机层 180 覆盖所述第一金属层 160 和所述第二金属层，且对应所述源极 1601 开设第八贯孔；所述有机层 170 覆盖所述无机层 180，且对应所述第八贯孔开设有第三通孔 1402；所述像素电极覆盖所述有机层 170，且通过所述第八贯孔和所述第三通孔 1402 与所述源极 1601 导通。

可以理解，本实施方式中所述无机层 180 的材料可以是无机绝缘材料，如： HfO_2 、 ZrO_2 、 Al_2O_3 、 SiO_2 、 Si_3N_4 等材料中的任意一种或者多种，可以保护被无机层 180 覆盖的各个电极。

可选地，请参阅 9，图 9 为本发明一较佳实施方式的阵列基板在第九状态下的剖面结构示意图，所述无机层 180 还对应所述隔离槽 1401 开设第九贯孔，所述第九贯孔与所述隔离槽 1401 连通。

在本实施方式中，所述阵列基板还包括缓冲层 210，所述缓冲层 210 覆盖所述基板 110，所述信号传输线 120 和所述栅极 130 设置在所述缓冲层 210 上。请参阅 10，图 10 为本发明一较佳实施方式的阵列基板在第十状态下的剖面结构示意图。

可选地，所述缓冲层 210 对应所述隔离槽 1401 开设凹槽，所述凹槽与所述隔离槽 1401 连通，所述凹槽的高度小于或等于所述缓冲层 210 的厚度。

在本实施方式中，所述隔离槽 1401 平行于所述阵列基板的卷曲轴。从而提高阵列基板的柔韧性，使得阵列基板可获得更大的弯曲度。

可以理解，隔离槽可以是长方体结构，梯形体结构、半圆柱体结构等，隔离槽的可以位于阵列基板中各个像素单元中，也可以按预设规律分布于某些像素单元中。优选地，隔离槽平行于阵列基板的卷曲轴，请参阅图 11，图 11 是本发明一较佳实施方式的阵列基板中隔离槽分布的结构示意图，图 11 为从阵列基板沉积薄膜的表面的俯视时，阵列基板中隔离槽的分布的结构示意图，图 11 所示的，阵列基板可以包括多个像素单元，比如第一像素单元 1101、第二像素单元 1102、第三像素单元 1103、第四像素单元 1104 等，每一个像素单元包含控制该像素单元开关状态的薄膜晶体管，阵列基板中各个薄膜晶体管可以

是如图 1-10 所示的阵列基板的结构单元, 隔离槽 1105 可以是长方体结构, 阵列基板的卷曲轴平行于隔离槽 1105 的长边, 隔离槽 1105 也可以设置于阵列基板的边缘, 沿卷取轴方向上的各个像素单元的中隔离槽 1105 可以连通, 也可以间隔设置。

- 5 可以理解, 本发明中, 基板 110 可以是玻璃基板, 也可以是高分子材料制备的柔性基板; 信号传输线 120 可以是数据线, 也可以是电压线; 本发明中信号传输线 120 和栅极 130 的材料包括 Pt、Au、Al、Cu、Ti、Ag、Sc、Y、Cr、Ni、Mo、Al、ITO 等材料中的任意一种或者多种; 所述绝缘层 140 的材料可以是 HfO_2 、 ZrO_2 、 Al_2O_3 、 SiO_2 、 Si_3N_4 等材料中的任意一种或者多种; 所述有源层 150 包括沟道层、第一掺杂区及第二掺杂区, 所述第一掺杂区及所述第二掺杂区均与所述沟道层接触, 且所述第一掺杂区与所述第二掺杂区间隔设置。所述第一金属层 160 或第二金属层的材料可以包括 Pt、Au、Al、Cu、Ti、Ag、Sc、Y、Cr、Ni、Mo、Al、ITO 等材料中的任意一种或者多种, 所述第一电极 150 可以与所述第二电极 160 或所述第三电极 170 通过外引脚电连接, 所述第一金属层 160 和所述第二金属层也可以是一体结构。
- 10
- 15

相较于现有技术, 本发明的阵列基板通过在绝缘层 140 上设置隔离槽 1401, 该隔离槽 1401 可以释放绝缘层 140 中的内应力, 从而防止脆性的绝缘层 140 在内应力的作用下破裂, 减少薄膜晶体管中基板 110、绝缘层 140 等层结构的变形, 提高阵列基板的柔韧性。

- 20 而且, 该阵列基板的绝缘层 140 上还可以包括填充隔离槽的有机层 150, 可以平坦化阵列基板的结构, 提高阵列基板的柔韧性; 阵列基板还可以包括覆盖所述有源层 150 的无机层 180, 可以在等离子蚀刻形成所述通孔 1402 和隔离槽 1401 时, 保护所述有源层 150 避免所述有源层 150 与等离子体接触; 阵列基板还可以包括保护层 190, 该保护层 190 可以阻隔外接空气中的氧气, 防止第一金属层 160 和第二金属层的氧化, 且可起支撑作用, 稳固所述阵列基板的结构。
- 25

请参阅图 12, 图 12 为本发明第一种较佳实施方式的阵列基板的制备方法的流程图, 请一并参见图 13A~13G, 所述阵列基板的制备方法包括:

步骤 S1210: 在基板 110 上形成信号传输线 120 和栅极 130, 所述信号传输线 120 和所述栅极 130 之间设有间隙。可参见图 13A。

具体地, 可以通过物理气相沉积的方法在基板 110 上沉积金属层, 如金 (Au) 层, 通过光罩及蚀刻工艺, 图案化该金属层, 形成信号传输线 120 和栅极 130。

5 在本实施方式中, 所述步骤 S120 之后, 所述方法还包括: 形成缓冲层 210, 所述缓冲层 210 设置在所述基板 110 的第一表面, 所述信号传输线 120 设置在所述缓冲层 210 背离所述基板 110 的表面; 所述栅极 130 设置在所述缓冲层 210 背离所述基板 110 的表面。

可以理解, 所述缓冲层 210 可以是无机绝缘材料也可以是高分子绝缘材料。
10 形成缓冲层 210 的方法可以是化学气相沉积或物理气相沉积等方法。

可以理解, 信号传输线 120 和栅极 130 的材质可以是, Pt、Au、Al、Cu、Ti、Ag、Sc、Y、Cr、Ni、Mo、Al、ITO 等材料中的任意一种或者多种。

步骤 S1220: 在所述信号传输线 120 和所述栅极 130 上形成绝缘层 140。

具体地, 可参见图 13B, 可以通过物理气相沉积的方法在所述信号传输线
15 120 和所述栅极 130 上沉积一层绝缘层 140, 该绝缘层 140 的材料可以是 HfO_2 、 ZrO_2 、 Al_2O_3 、 SiO_2 、 Si_3N_4 等材料中的任意一种或者多种。

步骤 S1230: 在所述绝缘层 140 上形成有源层 150。可参见图 13C。

具体地, 有源层 150 为半导体材料, 所述有源层 150 包括沟道层、第一掺杂区及第二掺杂区, 所述第一掺杂区及所述第二掺杂区均与所述沟道层接触,
20 且所述第一掺杂区与所述第二掺杂区间隔。所述有源层 150 的制备技术为现有技术, 本发明不在赘述。

步骤 S1240: 蚀刻所述绝缘层 140 形成隔离槽 1401 以及蚀刻所述绝缘层 140 形成通孔 1402 以显露所述信号传输线 120。可参见图 13D, 具体地, 可以通过光罩以及蚀刻工艺图案化所述绝缘层 140, 形成隔离槽 1401 和通孔 1402。

25 具体地, 在所述绝缘层 140 背离所述衬底的表面涂布光刻胶层; 图案化所述光刻胶层, 移除覆盖所述绝缘层 140 的部分光刻胶层; 以剩余的光刻胶层为掩膜对所述绝缘层 140 进行等离子蚀刻, 形成如图 13D 所示的隔离槽 1401 和通孔 1402。剥离剩余的所述光刻胶层。在本实施方式中, 可以用丙酮等有机溶剂来剥离剩余的所述光刻胶层。

步骤 S1250: 在所述绝缘层 140 上覆盖有机层 170, 其中所述有机层 170 填充所述隔离槽 1401 和通孔 1402, 可参见图 13E。

具体地, 可以通过物理气相沉积、化学气相沉积或旋涂等方法在所述绝缘层 140 上覆盖一层有机层 170, 该有机层 170 的材质可以是高分子材料。

5 步骤 S1260: 去除所述通孔 1402 中的有机层 170, 可参见图 13F, 并在所述通孔 1402 中沉积第一金属层 160 导通所述信号传输线 120, 可参见图 13G 所述的阵列基板。

具体地, 可以通过光罩及蚀刻工艺, 对该有机层 170 进行湿法蚀刻, 去除通孔 1402 中的有机层 170; 当有机层 170 为光敏有机材料时, 也可以光罩对该有机层 170 部分曝光, 去除通孔 1402 中的有机层 170, 形成图形化的有机层 170。再通过物理气相沉积法, 在通孔 1402 中沉积第一金属层 160 导通所述信号传输线 120。

在本实施方式中, 步骤 S1260 还可以包括: 去除所述有源层 150 上的部分有机层 170 以显露所述有源层 150, 在所述有机层 170 和所述有源层 150 上沉积第二金属层形成源极 1601 和漏极 1602。可参见图 3 所示的阵列基板。具体地, 可以通过光罩及蚀刻工艺, 对有源层 150 上的有机层 170 使用湿法蚀刻, 去除部分有机层 170 以显露所述有源层 150; 当有机层 170 为光敏有机材料时, 也可以光罩对该有机层 170 部分曝光, 去除通孔 1402 中的有机层 170 以显露所述有源层 150, 形成图形化的有机层 170。优选地, 对应有源层 150 的两端进行刻蚀或曝光处理, 漏出所述有源层 150 的所述第一掺杂区及所述第二掺杂区。

具体地, 可以在所述有源层 150 的表面或有机层 170 的表面, 形成第二金属层, 再通过光罩以及蚀刻工艺图案化所述第二金属层, 形成源极 1601 和漏极 1602。可参见图 5 所述的阵列基板。

25 其中的, 第一金属层 160 和第二金属层可以一体成型, 其中, 第一金属层 160 可以导通源极 1601。可参见图 3 所述的阵列基板。具体地, 可以在所述通孔 1402 中沉积第一金属层 160, 图案化第一金属层 160 形成所述源极 1601 和

所述漏极 1602, 其中, 所述源极 1601 导通所述信号传输线 120。

在本实施方式中, 步骤 S1230 或步骤 S1240 之后, 该阵列基板的制造方法还可以包括: 在所述有源层 150 和所述绝缘层 140 上形成无机层 180; 步骤 S1240 还包括: 刻蚀所述无机层 180 使得通孔 1402 贯穿无机层 180。步骤 S1260 5 还包括: 去除所述有源层 150 上的部分所述无机层 180, 以露出所述有源层 150 的所述第一掺杂区及所述第二掺杂区, 可参见图 4 所示的阵列基板。

需要说明的是, 该无机层 180 可以是 HfO_2 、 ZrO_2 、 Al_2O_3 、 SiO_2 、 Si_3N_4 等材料中的任意一种或者多种。

可选地, 步骤 S1260 之后, 该阵列基板的制造方法还可以包括: 在所述第 10 一金属层 160 和所述第二金属层上形成保护层 190; 图案化所述保护层 190, 形成过孔, 显露所述漏极 1602; 在所述保护层 190、所述源极 1601 和所述漏极 1602 上沉积导电层 200, 形成像素电极, 所述漏极 1602 与所述像素电极导通。可参见图 6 或图 8 所示的阵列基板。

需要说明的是, 该保护层 190 可以是高分子、橡胶等材料。可以利用光罩 15 及湿法蚀刻工艺图案化该保护层 190, 形成过孔, 显露所述漏极 1602。可以通过物理气相沉积法在所述保护层 190、所述源极 1601 和所述漏极 1602 上沉积导电层 200, 形成像素电极, 所述漏极 1602 与所述像素电极导通, 其中, 所述导电层 200 为透明导电薄膜, 如, 锡掺杂三氧化铟 (ITO)、铝掺杂氧化锌 (AZO) 等。

20 应当理解, 本发明中刻蚀可以包括干刻蚀以及湿刻蚀, 所述干蚀刻的气体可以是 CF_4 、 SF_6 或 Cl_2 和 O_2 的混合气体, 所述湿蚀刻的液体可以是草酸, 硫酸, 盐酸, 或草酸、硫酸及盐酸的混合液。

应该理解, 在本发明中, 所述图案化即是指构图工艺, 可包括光刻工艺, 或, 包括光刻工艺以及刻蚀步骤, 同时还可以包括打印、喷墨等其他用于形成 25 预定图形的工艺; 光刻工艺, 是指包括成膜、曝光、显影, 等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。

通过本发明实施例阵列基板的制造方法形成的显示器件, 可以为: 液晶面板、液晶电视、液晶显示器、OLED 面板、OLED 电视、电子纸、数码相框、

手机等。

相对于现有技术,本发明提供的阵列基板的制备方法通过在基板 110 上形成信号传输线 120 和栅极 130,所述信号传输线 120 和所述栅极 130 之间设有间隙;在所述信号传输线 120 和所述栅极 130 上形成绝缘层 140;在所述绝缘层 140 上形成有源层 150,蚀刻所述绝缘层 140 形成隔离槽 1401 以及蚀刻所述绝缘层 140 形成通孔 1402 以显露所述信号传输线 120;在所述绝缘层 140 上覆盖有机层 170,其中所述有机层 170 填充所述隔离槽 1401 和通孔 1402,以及去除所述通孔 1402 中的有机层 170,并在所述通孔 1402 中沉积第一金属层 160 导通所述信号传输线 120。其中,隔离槽 1401 和用于连接信号传输线 120 的通孔 1402 可以经过一次光罩和刻蚀工艺一起形成,简化阵列基板的工艺步骤,且形成的隔离槽 1401 可以释放绝缘层 140 中的内应力,从而防止脆性的绝缘层 140 在内应力的作用下破裂,减少薄膜晶体管中柔性基板 110、绝缘层 140 等层结构的变形,提高阵列基板的柔韧性。

而且,本发明提供的阵列基板的制备方法中,有机层 170 还可以平坦化阵列基板的结构;覆盖所述有源层 150 的无机层 180 可以在等离子蚀刻形成所述通孔 1402 和隔离槽 1401 时,保护所述有源层 150 避免所述有源层 150 与等离子体接触,提高阵列基板的电学性能;阵列基板还可以包括有机层 170 可阻隔环境中的氧气,防止阵列基板内部各个电极的氧化,且可起支撑作用,稳固所述阵列基板的结构。

请参阅图 14,图 14 为本发明第二种较佳实施方式的阵列基板的制备方法的流程图,请一并参阅图 15A~15H,所述阵列基板的制备方法包括:

步骤 S1410,在基板 110 上形成信号传输线 120 和栅极 130,所述信号传输线 120 和所述栅极 130 之间设有间隙。请参照图 15A。

步骤 S1420:在所述信号传输线 120 和所述栅极 130 上形成绝缘层 140。请参照图 15B。

步骤 S1430:在所述绝缘层 140 上形成有源层 150。请参照图 15C。

步骤 S1440:蚀刻所述绝缘层 140 形成隔离槽 1401 以及蚀刻所述绝缘层 140 形成通孔 1402 以显露所述信号传输线 120,请参照图 15D。

步骤 S1450: 在所述通孔 1402 中沉积第一金属层 160 导通所述信号传输线 120, 以及在所述有源层 150 上沉积第二金属层, 并图案化所述第二金属层, 形成源极 1601 和漏极 1602。请参阅图 15E。

5 步骤 S1460: 在所述第一金属层 160 以及所述第二金属层绝缘层 140 上覆盖有机层 170, 其中所述有机层 170 填充所述隔离槽 1401, 请参阅图 15F。

本实施方式中, 步骤 S1460 之后, 该方法还可以包括: 刻蚀所述有机层 170 显露所述源极 1601, 请参阅图 15G; 在所述源极 1601 和所述有机层 170 上沉积导电层 200, 形成像素电极, 所述源极 1601 或漏极 1602 与所述像素电极导通, 请参阅图 15H。

10 本实施方式中, 步骤 S1450 之后, 还可以包括: 在第一金属层 160 和第二金属层上覆盖无机层 180。请参阅图 9。

可以理解, 图 14 所述的阵列基板的制备方法中各个膜层的制备可以参考图 12 所述的阵列基板的制备方法, 本发明不在赘述。

15 相对于现有技术, 本发明提供的阵列基板的制备方法通过在基板 110 上形成间隔设置的信号传输线 120 和栅极 130, 在所述信号传输线 120 和所述栅极 130 上形成绝缘层 140、有源层 150, 蚀刻所述绝缘层 140 形成隔离槽 1401 以及蚀刻所述绝缘层 140 形成通孔 1402 以显露所述信号传输线 120; 在所述通孔 1402 中沉积第一金属层 160 导通所述信号传输线 120, 以及在所述有源层 150 上沉积第二金属层, 并图案化所述第二金属层, 形成源极 1601 和漏极 1602, 20 在所述第一金属层 160 以及所述第二金属层绝缘层 140 上覆盖有机层 170, 其中所述有机层 170 填充所述隔离槽 1401。该方法中, 隔离槽 1401 和用于连接信号传输线 120 的通孔 1402 可以经过一次光罩和刻蚀工艺一起形成, 简化阵列基板的工艺步骤, 且形成的隔离槽 1401 可以释放绝缘层 140 中的内应力, 从而防止脆性的绝缘层 140 在内应力的作用下破裂, 减少薄膜晶体管中基板 25 110、绝缘层 140 等层结构的变形, 提高阵列基板的柔韧性。

而且, 本发明提供的阵列基板的制备方法, 可以包括覆盖所述第一金属层 160 和第二金属的无机层 180, 防止金属的氧化。

请参阅图 16, 图 16 为本发明第三种较佳实施方式的阵列基板的制备方法

的流程图，请一并参考图 17A~17H 所述阵列基板的制备方法包括：

步骤 S1610：在基板 110 上形成信号传输线 120 和栅极 130，所述信号传输线 120 和所述栅极 130 之间设有间隙。请参照图 17A。

5 步骤 S1620：在所述信号传输线 120 和所述栅极 130 上形成绝缘层 140，请参照图 17B。

步骤 S1630：蚀刻所述绝缘层 140 形成隔离槽 1401 以及蚀刻所述绝缘层 140 形成通孔 1402 以显露所述信号传输线 120，请参照图 17C。

步骤 S1640：在所述绝缘层 140 上覆盖有机层 170，其中所述有机层 170 填充所述隔离槽 1401 和通孔 1402，请参照图 17D。

10 步骤 S1650：去除部分所述的绝缘层 140 上的所述有机层 170 以显露所述绝缘层 140，请参照图 17E。

步骤 S1660：在所述绝缘层 140 上形成有源层 150；请参照图 17F。

步骤 S1670：去除所述通孔 1402 中的有机层 170，并在所述通孔 1402 中沉积第一金属层 160 导通所述信号传输线 120。

15 具体地，去除通孔 1402 中的有机层 170，以漏出信号传输线 120。请参照图 17G。

本实施方式中，在所述有机层 170 和所述有源层 150 上沉积第二金属层形成源极 1601 和漏极 1602。请参照图 17H。

20 本实施方式中，在所述第一金属层 160、所述有机层 170 和所述第二金属层上形成保护层 190；刻蚀所述保护层 190 显露所述源极 1601；以及，在所述源极 1601 和保护层 190 上沉积导电层 200，形成像素电极，所述源极 1601 与所述像素电极导通。请参照图 7。

可以理解，图 16 所述的阵列基板的制造方法中各个膜层的制备可以参考图 12 所述的阵列基板的制造方法，本发明不在赘述。

25 相较于现有技术，本发明的阵列基板的制造方法中通过

在基板 110 上形成间隔设置的信号传输线 120 和栅极 130，在所述信号传输线 120 和所述栅极 130 上形成绝缘层 140，蚀刻所述绝缘层 140 形成隔离槽 1401 以及蚀刻所述绝缘层 140 形成通孔 1402 以显露所述信号传输线 120，在所述绝缘层 140 上覆盖有机层 170，其中所述有机层 170 填充所述隔离槽 1401

和通孔 1402，去除部分所述的绝缘层 140 上的所述有机层 170 以显露所述绝缘层 140，形成平坦化的有机层 170，可以起到支撑作用，在所述绝缘层 140 上形成有源层 150，去除所述通孔 1402 中的有机层 170，并在所述通孔 1402 中沉积第一金属层 160 导通所述信号传输线 120。其中，用于隔离槽 1401 和通孔 1402 可以经过一次光罩和刻蚀工艺同时形成，简化阵列基板的工艺步骤，且形成的隔离槽 1401 可以释放绝缘层 140 中的内应力，从而防止脆性的绝缘层 140 在内应力的作用下破裂，减少薄膜晶体管中基板 110、栅极 130 绝缘层 140 等层结构的变形，提高阵列基板的柔韧性。

而且，保护层 190 可阻隔环境中的氧气，防止阵列基板内部各个电极的氧化，且可起支撑作用，稳固所述阵列基板的结构。

本发明实施例中所使用的技术术语仅用于说明特定实施例而并不旨在限定本发明。在本文中，单数形式“一”、“该”及“所述”用于同时包括复数形式，除非上下文中明确另行说明。进一步地，在说明书中所使用的用于“包括”和/或“包含”是指存在所述特征、整体、步骤、操作、元件和/或构件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、元件和/或构件。

在所附权利要求中对应结构、材料、动作以及所有装置或者步骤以及功能元件的等同形式（如果存在的话）旨在包括结合其他明确要求的元件用于执行该功能的任何结构、材料或动作。本发明的描述出于实施例和描述的目的被给出，但并不旨在是穷举的或者将被发明限制在所公开的形式。在不偏离本发明的范围和精神的情况下，多种修改和变形对于本领域的一般技术人员而言是显而易见的。本发明中所描述的实施例能够更好地揭示本发明的原理与实际应用，并使本领域的一般技术人员可了解本发明。

本发明中所描述的流程图仅仅为一个实施例，在不偏离本发明的精神的情况下对此图示或者本发明中的步骤可以有多种修改变化。比如，可以不同次序的执行这些步骤，或者可以增加、删除或者修改某些步骤。本领域的一般技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

权利要求

- 1、一种阵列基板，其特征在于，所述阵列基板包括：基板、设于所述基
5 板上的信号传输线和栅极、覆盖所述信号传输线和所述栅极的绝缘层、设于所
述绝缘层上的有源层以及第一金属层，其中，所述栅极与所述信号传输线之间
设有间隙；所述绝缘层上开设隔离槽和通孔，所述第一金属层通过所述通孔与
所述信号传输线导通，所述隔离槽设于所述信号传输线与所述栅极之间。
- 10 2、如权利要求 1 所述的阵列基板，其特征在于，所述阵列基板还包括有
机层，所述有机层设于所述绝缘层上，且填充所述隔离槽。
- 3、如权利要求 2 所述的阵列基板，其特征在于，所述阵列基板还包括第
二金属层，所述第二金属层与所述有源层的两端导通，形成源极和漏极。
- 15 4、如权利要求 3 所述的阵列基板，其特征在于，所述第一金属层和所述
第二金属层为一体结构。
- 5、如权利要求 4 所述的阵列基板，其特征在于，所述阵列基板还包括无
20 机层，所述无机层覆盖所述有源层和所述绝缘层；所述无机层开设有第一贯孔、
第二贯孔、第三贯孔及第四贯孔；所述第一贯孔与所述通孔连通，用于导通所
述信号传输线与所述第一金属层；所述第二贯孔与所述隔离槽连通；所述第三
贯孔及所述第四贯孔分别对应所述有源层的两端设置，用于导通所述有源层与
所述源极和所述漏极。
- 25 6、如权利要求 5 所述的阵列基板，其特征在于，所述有机层覆盖所述无
机层；所述有机层开设第五贯孔、第六贯孔以及第七贯孔，其中，所述第五贯
孔对应所述第一贯孔设置且与所述第一贯孔连通，用于导通所述信号传输线
与所述第一金属层；所述第六贯孔对应所述第三贯孔设置且与所述第三贯孔连通；

所述第七贯孔对应所述第四贯孔设置且与所述第四贯孔连通；所述第六贯孔和所述第七贯孔用于导通所述有源层与所述源极和所述漏极。

7、如权利要求 3 所述的阵列基板，其特征在于，所述有机层背离所述基板的表面与所述绝缘层背离所述基板的端面齐平。

8、如权利要求 3-7 所述的任一项阵列基板，其特征在于，所述阵列基板还包括保护层以及像素电极，所述保护层覆盖所述第一金属层和所述第二金属层，并开设第二通孔；所述第二通孔对应所述源极设置；所述像素电极覆盖所述保护层，并通过所述第二通孔与所述源极导通。

9、如权利要求 3 所述的阵列基板，其特征在于，所述阵列基板还包括无机层和像素电极，所述无机层覆盖所述第一金属层和所述第二金属层，且对应所述源极开设第八贯孔；所述有机层覆盖所述无机层，且对应所述第八贯孔开设有第三通孔；所述像素电极覆盖所述有机层，且通过所述第八贯孔和所述第三通孔与所述源极导通。

10、如权利要求 9 所述的阵列基板，其特征在于，所述无机层还对应所述隔离槽开设第九贯孔，所述第九贯孔与所述隔离槽连通。

11、如权利要求 1-9 所述的任一项阵列基板，其特征在于，所述阵列基板还包括缓冲层，所述缓冲层覆盖所述基板，所述信号传输线和所述栅极设置在所述缓冲层上。

12、如权利要求 11 所述的阵列基板，其特征在于，所述缓冲层对应所述隔离槽开设凹槽，所述凹槽与所述隔离槽连通，所述凹槽的高度小于或等于所述缓冲层的厚度。

13、如权利要求 1 所述的阵列基板，其特征在于，所述隔离槽平行于所述

阵列基板的卷曲轴。

14、一种阵列基板的制造方法，其特征在于，所述方法包括，
在基板上形成信号传输线和栅极，所述信号传输线和所述栅极之间设有间

5 隙；

在所述信号传输线和所述栅极上形成绝缘层；

蚀刻所述绝缘层形成隔离槽以及蚀刻所述绝缘层形成通孔以显露所述信号传输线；

在所述绝缘层上覆盖有机层，其中所述有机层填充所述隔离槽和通孔；以

10 及

去除所述通孔中的有机层，并在所述通孔中沉积第一金属层导通所述信号传输线。

15 15、如权利要求 14 所述的阵列基板的制造方法，其特征在于，所述在所述绝缘层上覆盖有机层之前还包括：

在所述绝缘层上形成有源层；

所述去除所述通孔中的所述有机层，并在所述通孔中沉积第一金属层导通所述信号传输线还包括：

20 去除所述有源层上的部分有机层以显露所述有源层，在所述有机层和所述有源层上沉积第二金属层形成源极和漏极。

16、如权利要求 15 所述的阵列基板的制造方法，其特征在于，所述方法还包括：

在所述有源层和所述绝缘层上形成无机层；

25 所述蚀刻所述绝缘层形成隔离槽以及蚀刻所述绝缘层形成通孔以显露部分所述数据线还包括：刻蚀所述无机层；

所述去除所述有源层上的部分所述有机层以显露所述有源层还包括：去除所述有源层上的部分所述无机层。

17、如权利要求 16 所述的阵列基板的制造方法，其特征在于，所述第一金属层导通所述源极，所述方法还包括：

在所述第一金属层和所述第二金属层上形成保护层；

图案化所述保护层显露所述漏极；以及

5 在所述保护层、所述源极和所述漏极上沉积导电层，形成像素电极，所述漏极与所述像素电极导通。

18、如权利要求 15 所述的阵列基板的制造方法，其特征在于，所述方法还包括：

10 刻蚀所述有机层显露所述源极或漏极；以及

在所述有机层上沉积导电层，形成像素电极，所述源极或漏极与所述像素电极导通。

19、如权利要求 14 所述的阵列基板的制造方法，其特征在于，所述在所述绝缘层上覆盖有机层之后，所述方法还包括：

去除部分所述的绝缘层上的所述有机层以显露所述绝缘层；

在所述绝缘层上形成有源层；

所述去除所述通孔中的所述有机层，并在所述通孔中沉积第一金属层导通所述信号传输线还包括：在所述有机层和所述有源层上沉积第二金属层形成源极和漏极。

20、如权利要求 19 所述的阵列基板的制造方法，其特征在于，所述方法还包括：

在所述第一金属层、所述有机层和所述第二金属层上形成保护层；

25 刻蚀所述保护层显露所述源极；以及

在所述源极和保护层上沉积导电层，形成像素电极，所述源极与所述像素电极导通。

21、如权利要求 14-19 所述的任一项阵列基板的制造方法，其特征在于，

所述在基板上形成信号传输线和栅极包括:

在基板上沉积缓冲层, 在所述缓冲层上形成所述信号传输线和所述栅极。

- 22、如权利要求 21 所述阵列基板的制造方法, 其特征在于, 所述蚀刻所
5 述绝缘层形成隔离槽还包括: 部分刻蚀对应所述隔离槽的所述缓冲层。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11



图 12




图 13A




图 13B




图 13C




图 13D




图 13E




图 13F




图 13G



图 14




图 15A




图 15B




图 15C




图 15D




图 15E




图 15F




图 15G




图 15H




图 16




图 17A




图 17B




图 17C




图 17D




图 17E




图 17F




图 17G




图 17H

INTERNATIONAL SEARCH REPORT

International application No.
PCT/CN2016/091528

A. CLASSIFICATION OF SUBJECT MATTER

H01L 27/12 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

WPI, EPODOC, CNPAT, IEEE, CNKI: array, substrate, array substrate, tft, gate, data line, signal line, insulation, insulation layer, line, stress, hole, opening, deformation

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	US 2006145156 A1 (SAMSUNG ELECTRONICS CO., LTD.) 06 July 2006 (06.07.2006) description, paragraphs [0024]-[0058], and figures 1-9	1-22
X	CN 104795403 A (BOE TECHNOLOGY GROUP CO., LTD.) 22 July 2015 (22.07.2015) description, paragraphs [0040]-[0060], and figures 1-4	1-22
X	CN 105304721 A (E INK HOLDINGS INC.) 03 February 2016 (03.02.2016) description, paragraphs [0057]-[0082], and figures 1-4	1-22
A	CN 1731597 A (SAMSUNG SDI CO., LTD.) 08 February 2006 (08.02.2006) the whole document	1-22

☐ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:	
“A” document defining the general state of the art which is not considered to be of particular relevance	“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
“E” earlier application or patent but published on or after the international filing date	“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
“O” document referring to an oral disclosure, use, exhibition or other means	
“P” document published prior to the international filing date but later than the priority date claimed	“&” document member of the same patent family

Date of the actual completion of the international search 15 February 2017	Date of mailing of the international search report 27 February 2017
Name and mailing address of the ISA State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No. (86-10) 62019451	Authorized officer YAN, Miaoqing Telephone No. (86-10) 53311150

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/CN2016/091528

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
US 2006145156 A1	06 July 2006	KR 100900542 B1	02 June 2009
		JP 4378289 B2	02 December 2009
		WO 2004044646 A1	27 May 2004
		KR 20040042413 A	20 May 2004
		JP 2006506663 A	23 February 2006
		AU 2003212673 A1	03 June 2004
		US 7582903 B2	01 September 2009
		CN 104795403 B	31 August 2016
CN 104795403 A	22 July 2015	WO 2016165249 A1	20 October 2016
CN 105304721 A	03 February 2016	TW 201601313 A	01 January 2016
		US 2015364499 A1	17 December 2015
CN 1731597 A	08 February 2006	KR 20060012940 A	09 February 2006
		KR 100615235 B1	25 August 2006
		US 7538480 B2	26 May 2009
		US 2006028130 A1	09 February 2006
		JP 2006049811 A	16 February 2006
		CN 1731597 B	16 June 2010

A. 主题的分类 H01L 27/12 (2006.01) i 按照国际专利分类 (IPC) 或者同时按照国家分类和 IPC 两种分类																	
B. 检索领域 检索的最低限度文献 (标明分类系统和分类号) H01L 包含在检索领域中的除最低限度文献以外的检索文献 在国际检索时查阅的电子数据库 (数据库的名称, 和使用的检索词 (如使用)) WPI, EPDOC, CNPAT, IEEE, CNKI: 阵列基板, 薄膜晶体管, 栅, 数据线, 信号线, 应力, 绝缘层, 变形, 开口, 孔, array, substrate, tft, gate, insulation, line, stress, hole, opening																	
C. 相关文件 <table border="1"> <thead> <tr> <th>类 型*</th> <th>引用文件, 必要时, 指明相关段落</th> <th>相关的权利要求</th> </tr> </thead> <tbody> <tr> <td>X</td> <td>US 2006145156 A1 (SAMSUNG ELECTRONICS CO., LTD.) 2006年 7月 6日 (2006 - 07 - 06) 说明书第[0024]-[0058]段、附图1-9</td> <td>1-22</td> </tr> <tr> <td>X</td> <td>CN 104795403 A (京东方科技集团股份有限公司) 2015年 7月 22日 (2015 - 07 - 22) 说明书第[0040]-[0060]段、附图1-4</td> <td>1-22</td> </tr> <tr> <td>X</td> <td>CN 105304721 A (元太科技工业股份有限公司) 2016年 2月 3日 (2016 - 02 - 03) 说明书第[0057]-[0082]段、附图1-4</td> <td>1-22</td> </tr> <tr> <td>A</td> <td>CN 1731597 A (三星SDI株式会社) 2006年 2月 8日 (2006 - 02 - 08) 全文</td> <td>1-22</td> </tr> </tbody> </table>			类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求	X	US 2006145156 A1 (SAMSUNG ELECTRONICS CO., LTD.) 2006年 7月 6日 (2006 - 07 - 06) 说明书第[0024]-[0058]段、附图1-9	1-22	X	CN 104795403 A (京东方科技集团股份有限公司) 2015年 7月 22日 (2015 - 07 - 22) 说明书第[0040]-[0060]段、附图1-4	1-22	X	CN 105304721 A (元太科技工业股份有限公司) 2016年 2月 3日 (2016 - 02 - 03) 说明书第[0057]-[0082]段、附图1-4	1-22	A	CN 1731597 A (三星SDI株式会社) 2006年 2月 8日 (2006 - 02 - 08) 全文	1-22
类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求															
X	US 2006145156 A1 (SAMSUNG ELECTRONICS CO., LTD.) 2006年 7月 6日 (2006 - 07 - 06) 说明书第[0024]-[0058]段、附图1-9	1-22															
X	CN 104795403 A (京东方科技集团股份有限公司) 2015年 7月 22日 (2015 - 07 - 22) 说明书第[0040]-[0060]段、附图1-4	1-22															
X	CN 105304721 A (元太科技工业股份有限公司) 2016年 2月 3日 (2016 - 02 - 03) 说明书第[0057]-[0082]段、附图1-4	1-22															
A	CN 1731597 A (三星SDI株式会社) 2006年 2月 8日 (2006 - 02 - 08) 全文	1-22															
☐ 其余文件在C栏的续页中列出。 ☒ 见同族专利附件。																	
<table border="0"> <tr> <td style="vertical-align: top;"> * 引用文件的具体类型: “A” 认为不特别相关的表示了现有技术一般状态的文件 “E” 在国际申请日的当天或之后公布的在先申请或专利 “L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件 (如具体说明的) “O” 涉及口头公开、使用、展览或其他方式公开的文件 “P” 公布日先于国际申请日但迟于所要求的优先权日的文件 </td> <td style="vertical-align: top;"> “T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件 “X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性 “Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性 “&” 同族专利的文件 </td> </tr> </table>			* 引用文件的具体类型: “A” 认为不特别相关的表示了现有技术一般状态的文件 “E” 在国际申请日的当天或之后公布的在先申请或专利 “L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件 (如具体说明的) “O” 涉及口头公开、使用、展览或其他方式公开的文件 “P” 公布日先于国际申请日但迟于所要求的优先权日的文件	“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件 “X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性 “Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性 “&” 同族专利的文件													
* 引用文件的具体类型: “A” 认为不特别相关的表示了现有技术一般状态的文件 “E” 在国际申请日的当天或之后公布的在先申请或专利 “L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件 (如具体说明的) “O” 涉及口头公开、使用、展览或其他方式公开的文件 “P” 公布日先于国际申请日但迟于所要求的优先权日的文件	“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件 “X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性 “Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性 “&” 同族专利的文件																
国际检索实际完成的日期 2017年 2月 15日		国际检索报告邮寄日期 2017年 2月 27日															
ISA/CN的名称和邮寄地址 中华人民共和国国家知识产权局 (ISA/CN) 中国北京市海淀区蓟门桥西土城路6号 100088 传真号 (86-10) 62019451		受权官员 颜庙青 电话号码 (86-10) 53311150															

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2016/091528

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
US	2006145156	A1	2006年 7月 6日	KR	100900542	B1	2009年 6月 2日
				JP	4378289	B2	2009年 12月 2日
				WO	2004044646	A1	2004年 5月 27日
				KR	20040042413	A	2004年 5月 20日
				JP	2006506663	A	2006年 2月 23日
				AU	2003212673	A1	2004年 6月 3日
				US	7582903	B2	2009年 9月 1日
CN	104795403	A	2015年 7月 22日	CN	104795403	B	2016年 8月 31日
				WO	2016165249	A1	2016年 10月 20日
CN	105304721	A	2016年 2月 3日	TW	201601313	A	2016年 1月 1日
				US	2015364499	A1	2015年 12月 17日
CN	1731597	A	2006年 2月 8日	KR	20060012940	A	2006年 2月 9日
				KR	100615235	B1	2006年 8月 25日
				US	7538480	B2	2009年 5月 26日
				US	2006028130	A1	2006年 2月 9日
				JP	2006049811	A	2006年 2月 16日
				CN	1731597	B	2010年 6月 16日