



(19) 中華民國智慧財產局

(12) 發明說明書公告本

(11) 證書號數：TW I749493 B

(45) 公告日：中華民國 110 (2021) 年 12 月 11 日

(21) 申請案號：109110142

(22) 申請日：中華民國 109 (2020) 年 03 月 26 日

(51) Int. Cl. : H01L29/06 (2006.01)

H01L29/66 (2006.01)

H01L29/778 (2006.01)

H01L21/336 (2006.01)

(30) 優先權：2019/04/12 中國大陸

201910291624.6

(71) 申請人：大陸商廣東致能科技有限公司 (中國大陸) GUANGDONG ZHINENG TECHNOLOGIES, CO. LTD. (CN)

中國大陸

(72) 發明人：黎子蘭 LI, ZILAN (CN)

(74) 代理人：陳長文；馮博生

(56) 參考文獻：

US 2014/0159048A1

審查人員：林弘恩

申請專利範圍項數：22 項 圖式數：10 共 44 頁

(54) 名稱


一種半導體元件及其製造方法

(57) 摘要

本發明涉及一種半導體元件及其製造方法。半導體元件，包括：基板，其包括垂直介面；通道層，其設置在垂直介面之外；以及通道提供層，其設置在通道層之外；其中，通道層中鄰近通道層與通道提供層的介面形成垂直的二維電子氣 2DEG 或者二維電洞氣 2DHG。

The present disclosure relates to a semiconductor device and a method of fabricating the same. The semiconductor device includes: a substrate including a vertical interface; a channel layer disposed outside the vertical interface; and a channel supply layer disposed outside the channel layer; wherein a vertical two-dimensional electron gas 2DEG or two-dimensional hole gas 2DHG is formed in the channel layer adjacent to an interface between the channel layer and the channel supply layer.

指定代表圖：



【圖 6】

符號簡單說明：

600:半導體元件

601:基板

602:成核層

603:緩衝層

604:通道層

605:通道提供層

606:2DEG

607:源電極

608:汲電極

609:閘電極

610:鈍化層

611:2DEG

613:源電極

614:汲電極

615:閘電極

615:絕緣層

616:絕緣層

661:第一區域

662:第二區域

663:垂直介面

664:介面

665:介面

666:介面

667:垂直方向介面

668:垂直方向介面



I749493

## 【發明摘要】

## 【中文發明名稱】

一種半導體元件及其製造方法

## 【英文發明名稱】

A SEMICONDUCTOR DEVICE AND A METHOD OF FABRICATING THE SAME

## 【中文】

本發明涉及一種半導體元件及其製造方法。半導體元件，包括：基板，其包括垂直介面；通道層，其設置在垂直介面之外；以及通道提供層，其設置在通道層之外；其中，通道層中鄰近通道層與通道提供層的介面形成垂直的二維電子氣2DEG或者二維電洞氣2DHG。

## 【英文】

The present disclosure relates to a semiconductor device and a method of fabricating the same. The semiconductor device includes: a substrate including a vertical interface; a channel layer disposed outside the vertical interface; and a channel supply layer disposed outside the channel layer; wherein a vertical two-dimensional electron gas 2DEG or two-dimensional hole gas 2DHG is formed in the channel layer adjacent to an interface between the channel layer and the channel supply layer.

## 【指定代表圖】

圖6

## 【代表圖之符號簡單說明】

600:半導體元件

- 601:基板
- 602:成核層
- 603:緩衝層
- 604:通道層
- 605:通道提供層
- 606:2DEG
- 607:源電極
- 608:汲電極
- 609:閘電極
- 610:鈍化層
- 611:2DEG
- 613:源電極
- 614:汲電極
- 615:閘電極
- 615:絕緣層
- 616:絕緣層
- 661:第一區域
- 662:第二區域
- 663:垂直介面
- 664:介面
- 665:介面
- 666:介面
- 667:垂直方向介面
- 668:垂直方向介面

## 【發明說明書】

### 【中文發明名稱】

一種半導體元件及其製造方法

### 【英文發明名稱】

A SEMICONDUCTOR DEVICE AND A METHOD OF FABRICATING THE SAME

### 【技術領域】

【0001】 本發明涉及半導體技術領域，特別地涉及一種半導體元件及其製造方法。

### 【先前技術】

【0002】 III族氮化物半導體是重要的半導體材料，主要包括 AlN、GaN、InN及這些材料的化合物如AlGa<sub>N</sub>、InGa<sub>N</sub>、AlInGa<sub>N</sub>等。由於具有直接能隙、寬禁帶、高崩潰電場強度等優點，以GaN為代表的III族氮化物半導體在發光元件、電力電子、射頻元件等領域具有廣闊的應用前景。

【0003】 與傳統的Si等非極性半導體材料不同，III族氮化物半導體具有極性，或者說他們是極性半導體材料。極性半導體具有許多獨特的特性。尤為重要的事，在極性半導體的表面或兩種不同的極性半導體介面處存在固定極化電荷。這些固定極化電荷的存在可吸引可移動的電子或電洞載流子，從而形成二維電子氣2DEG或二維電洞氣2DHG。這些二維電子氣2DEG或二維電洞氣2DHG的產生不需要附加電場，也不依賴於半導體內的摻雜效應，是自發產生的。極性半導體介面處的二維電子氣或二維電洞氣可以具有較高的面電荷密度。同時，由於不需要摻雜，二維電子氣或二維電洞氣受到的離子散射等作用也大大減少，因此具有較高的遷移率。

較高的面電荷密度和遷移率使得這種介面處自發產生的二維電子或電洞氣體具有良好的導通能力和很高的回應速度。結合氮化物半導體本身固有的高崩潰電場強度等優點，這種二維電子氣或二維電洞氣可被用於製作高電子遷移率電晶體(HEMT) 或高電洞遷移率電晶體(HHMT)，在高能量、高電壓或高頻率的應用中性能顯著優於傳統的Si或GaAs元件。然而，現有的結構卻存在較多缺陷，嚴重制約了其應用範圍。

### 【發明內容】

【0004】 針對現有技術中存在的問題，本發明提出一種半導體元件，包括：基板，其包括垂直介面；通道層，其設置在垂直介面之外；以及通道提供層，其設置在通道層之外；其中，通道層中鄰近通道層與通道提供層的介面形成垂直的二維電子氣2DEG或者二維電洞氣2DHG。

【0005】 如上所述的半導體元件，其中垂直介面的晶格具有六角對稱性。

【0006】 如上所述的半導體元件，其中基板是Si基板，垂直介面是Si(111)面。

【0007】 如上所述的半導體元件，其中基板是Al<sub>2</sub>O<sub>3</sub>藍寶石基板，垂直介面是Al<sub>2</sub>O<sub>3</sub>的(0001)面。

【0008】 如上所述的半導體元件，其中基板是SiC基板，垂直介面是SiC的(0001) 或(000-1)面。

【0009】 如上所述的半導體元件，其中基板是GaN本質基板，垂直介面是GaN本質基板的(0001)面或(000-1)面。

【0010】 如上所述的半導體元件，其中通道層與通道提供層之間的介面包括第一極性面，在第一極性面提供二維電子氣2DEG。

【0011】如上所述的半導體元件，其中通道層與通道提供層之間的介面包括第二極性面，在第二極性面提供二維電洞氣2DHG。

【0012】如上所述的半導體元件，其中通道層與通道提供層之間的介面包括第一極性面和第二極性面，其中在第一極性面提供二維電子氣2DEG，在第二極性面提供二維電洞氣2DHG。

【0013】如上所述的半導體元件，進一步包括緩衝層，其在基板與通道層之間。

【0014】如上所述的半導體元件，其中緩衝層的高度高於基板的高度。

【0015】如上所述的半導體元件，進一步包括成核層，其在基板的垂直介面上。

【0016】如上所述的半導體元件，進一步包括成核層和緩衝層，其中，成核層在基板的垂直介面上，緩衝層在成核層與通道層之間。

【0017】如上所述的半導體元件，其中通道層的高度高於基板的高度。

【0018】如上所述的半導體元件，其中在通道提供層2DEG區域形成一個或多個電極。

【0019】如上所述的半導體元件，其中在通道提供層2DHG區域形成一個或多個電極。

【0020】如上所述的半導體元件，進一步包括基板水平面上的絕緣層，其在基板與通道層和通道提供層之間。

【0021】根據本發明的另一個方面，提出一種半導體元件的製造方法，包括如下步驟：在基板上形成垂直介面；在垂直介面之外形成通道

層；以及在通道層之外形成通道提供層；其中，通道層中鄰近通道層與通道提供層的介面形成垂直的二維電子氣2DEG或者二維電洞氣2DHG。

【0022】 如上所述的方法，進一步包括在基板上形成絕緣層。

【0023】 如上所述的方法，進一步包括在垂直介面之外形成緩衝層。

【0024】 如上所述的方法，進一步包括在垂直介面上形成成核層。

【0025】 根據本發明的另一個方面，提出一種半導體元件，包括：鰭柱；以及一個或多個電極，其設置在鰭柱表面；其中，鰭柱的至少一個垂直面包括二維電子氣2DEG或二維電洞氣2DHG。

【0026】 如上所述的半導體元件，其中鰭柱包括第一垂直面和第二垂直面，其中，第一垂直面包括二維電子氣2DEG；第二垂直面包括二維電洞氣2DHG。

【0027】 如上所述的半導體元件，其中鰭柱包括：通道層；以及通道提供層，其至少部分覆蓋通道層的垂直面。

【0028】 如上所述的半導體元件，其中鰭柱形成在基板的垂直介面上。

【0029】 如上所述的半導體元件，其中鰭柱或鰭柱的一部分是通過晶體磊晶生長形成的。

#### 【圖式簡單說明】

【0030】 下面，將結合附圖對本發明的優選實施方式進行進一步詳細的說明，其中：

【0031】 圖1是III族氮化物半導體纖鋅礦結構的示意圖；

【0032】 圖2是Si (111)面上生長AlN的原子對應關係示意圖；

【0033】 圖3A和圖3B示出了Ga<sub>2</sub>N的晶格結構；

【0034】 圖4A和圖4B是二維電子氣或二維電洞氣形成結構示意圖；

【0035】 圖5是現有的Si基板HEMT電晶體的結構示意圖；

【0036】 圖6是根據本發明一個實施例的半導體元件的結構示意圖；

【0037】 圖7A-圖7H是根據本發明一個實施例的半導體元件的製造方法流程圖；

【0038】 圖7I是Si (111)面與其他面的幾何關係示意圖；

【0039】 圖7J是Al<sub>2</sub>O<sub>3</sub>(藍寶石)的晶體結構示意圖；

【0040】 圖7K是4H-SiC的晶體結構的示意圖；

【0041】 圖7L是SiC的晶體結構的示意圖；

【0042】 圖8是根據本發明一個實施例僅形成HEMT的半導體元件的示意圖；

【0043】 圖9是根據本發明一個實施例僅形成HHMT的半導體元件的示意圖；

【0044】 圖10是根據本發明一個實施例的高遷移率電晶體的源極、汲極和閘極布置示意圖。

#### 【實施方式】

【0045】 為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有做出

創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。

【0046】在以下的詳細描述中，可以參看作為本申請一部分用來說明本申請的特定實施例的各個說明書附圖。在附圖中，相似的附圖標記在不同圖式中描述大體上類似的組件。本申請的各個特定實施例在以下進行了足夠詳細的描述，使得具備本領域相關知識和技術的普通技術人員能夠實施本申請的技術方案。應當理解，還可以利用其它實施例或者對本申請的實施例進行結構、邏輯或者電性的改變。

【0047】III族氮化物半導體主要有纖鋅礦(Wurtzite)和閃鋅礦(Zinc-blende)兩種晶體結構。由於穩定性及較容易獲得較高晶體品質的優勢，實際應用的III族氮化物半導體通常具有纖鋅礦結構。以下也以纖鋅礦結構為例來說明本發明的技術方案。在採用相同原理的情況下，本發明也可以應用於閃鋅礦結構的III族氮化物半導體。

【0048】圖1是III族氮化物半導體纖鋅礦結構的示意圖，其中黑色圓點表示Al、Ga、In；而白色圓點表示N；a和c是晶格常數，其中 $a=0.318\text{nm}$ ， $c=0.516\text{nm}$ 。III族氮化物半導體纖鋅礦結構的GaN或AlN在(0001)面(c面)上具有六角對稱性(hexagonal symmetry)。由於製備GaN和AlN體材料非常昂貴，GaN和AlN通常是在異質基板上磊晶生長並製作元件的。最常見的基板材料主要有 $\text{Al}_2\text{O}_3$ (藍寶石單晶)、矽以及SiC三種。 $\text{Al}_2\text{O}_3$ 的(0001)面，4H-SiC的(0001)面以及矽的(111)面也同樣具有六角對稱性，適於作為異質生長的基板面，最有利於獲得較高品質的GaN或AlN晶體。也就是說，在異質基板的這些面上生長的GaN或AlN材料通常為(0001)或(000-1)取向。對於Si基板材料，由於Ga原子回熔效應的影響，GaN不能直接在Si基板上生長，通常需要先先在Si基板上生長AlN成核層等

結構才能生長GaN磊晶層。

【0049】 圖2是Si (111)面上生長AlN的原子對應關係示意圖。如圖所示，深色或淺色的黑點表示Si原子，白色圓點表示Al或N原子。Si(111)面上具有六角對稱結構，其上的AlN(0001)面上也具有六角對稱結構。由於晶格的對稱性，在Si基板和AlN成核層經過表面重建形成良好的結構過渡。

【0050】 圖3A和圖3B示出了GaN的晶格結構。如圖所示，GaN是一種各向異性的材料。由於缺乏反轉對稱性，GaN的(0001)面是極性面，與(0001)面垂直的面是非極性面，其他面則為半極性面。特別地，(0001)與(000-1)面的對應關係為[0001]的反方向即為[000-1]。

【0051】 由於自發極化和壓電極化效應的存在，(0001)面上的GaN與AlGa<sub>N</sub>介面處有很強的極化正電荷。相對應的(000-1)面上的GaN與AlGa<sub>N</sub>介面處有很強的極化負電荷。這些極化正電荷或負電荷的存在，會分別吸引並導致介面處二維電子氣與二維電洞氣的生成。在非極性面上通常不存在這些二維電子或電洞氣體，所以導電能力通常較低。半極性面的性質則介於兩者之間。因此，GaN的極性面是製作二維電子或電洞氣最為理想的區域。

【0052】 圖4A和圖4B是二維電子氣或二維電洞氣形成結構示意圖。如圖所示，如果GaN(0001)方向上與AlGa<sub>N</sub>接觸，那麼GaN和AlGa<sub>N</sub>之間的過渡區域將形成具有很高的載流子濃度和很高的載流子遷移率的二維電子氣2DEG。如果GaN(000-1)方向上與AlGa<sub>N</sub>接觸，那麼GaN和AlGa<sub>N</sub>之間的過渡區域將形成具有很高的載流子濃度和很高的載流子遷移率二維電洞氣2DHG。這些二維電子氣2DEG或二維電洞氣2DHG，是製

作高電子遷移率電晶體(HEMT)和高電洞遷移率電晶體(HHMT)的核心組成部分。

**【0053】** 圖5是現有的Si基板HEMT電晶體的結構示意圖。圖5僅僅是示例性的說明HEMT電晶體的結構。如本領域技術人員所知的，在其他類型的基板，例如 $\text{Al}_2\text{O}_3$ (藍寶石)、SiC、GaN、甚至直接接合銅(Direct-Bonded Copper, DBC)之上也可以形成HEMT電晶體。如前所述的，在Si基板(111)面上形成電晶體結構，而圖中箭頭所指的方向即為Si基板(111)面，即GaN的(0001)面。

**【0054】** 如圖所示，HEMT電晶體500包括形成在Si基板501上的成核層502、緩衝層503、通道層504和通道提供層505。成核層502一般為AlN。在成核層502上可以繼續生長緩衝層503。緩衝層503可以減小基板501與通道層504之間的晶格常數和熱膨脹係數的差異，避免氮化物磊晶層出現龜裂等情況。緩衝層503可以具有單層或多層結構，包括AlN、GaN、AlGaInN、InGaInN和AlInN中一種或多種。

**【0055】** 通道層504與通道提供層505可以設置在緩衝層503上。通道層504與通道提供層505是不同的半導體層。2維電子氣(2DEG)506形成在通道層504一側鄰近通道層504與通道提供層505之間介面的區域中。通道層504與通道提供層505包括具有與不同的極化特性和/或能隙和/或晶格常數的半導體材料。例如，通道提供層505可以包括具有比通道層504高的極化性和/或寬的能隙的材料(半導體)。通道提供層的一個實例是阻擋層。阻擋層的禁帶寬度大於通道層的禁帶寬度。

**【0056】** 在一些實施例中，通道層504包括基於III-V族的化合物半導體。例如，通道層504可以包括基於GaN的材料(例如GaN)。舉例而

言，通道層504可以是未摻雜GaN層或者摻雜有一種或多種雜質的GaN層。

**【0057】** 在一些實施例中，通道提供層505可以具有單層或多層結構，包括AlGaN、AlInN、InGaN、AlN、AlInGaN等材料中一種或多種。通道提供層505可以是未摻雜層，或者可以是摻雜有一種或多種雜質的半導體層。例如，通道提供層505可以用N型雜質摻雜。通道提供層505的厚度可以為幾十奈米(nm)或者更小。例如，通道提供層505的厚度可以為約50nm或者更小。

**【0058】** 如圖所示，HEMT電晶體500進一步包括源電極507、汲電極508和閘電極509。源電極507和汲電極508可以設置在通道提供層505上且在閘電極509的兩側。在一些實施例中，源電極507和汲電極508可以形成在通道提供層505上。源電極507和汲電極508電連接到2DEG 506。在一些實施例中，歐姆接觸層(未示出)可以進一步設置在源電極507與通道提供層505之間以及汲電極508與通道提供層505之間，提供源電極507和汲電極508與通道提供層505的歐姆接觸。閘電極509可以設置在通道提供層505上。閘電極509可以由各種金屬或金屬化合物形成。

**【0059】** 如圖所示，HEMT電晶體500包括鈍化層510。鈍化層510可以設置在通道提供層505上，覆蓋源電極507、汲電極508和閘電極509之外的區域。鈍化層510可以由至少一種絕緣材料諸如矽氧化物、矽氮氧化物或矽氮化物形成，並可以具有單層或者多層結構。

**【0060】** 如本領域技術人員所知，以上的描述僅僅是示例性的說明HEMT電晶體的結構。HEMT電晶體還存在著多種其他的結構或者在這些結構上的改進、變更、或者變形，以提供不同的特性或者功能。這些結構

及其改進、變更或變形在本發明的技術構思之下，也可以應用於本發明的方案中。

**【0061】** 與現有技術不同，本發明提出了一種具有垂直通道結構的半導體元件。在本發明的一些實施例中，這種半導體元件可以是高遷移率電晶體，HEMT、HHMT以及它們的異質整合。這種半導體元件可以是其他元件，例如蕭特基二極體等。

**【0062】** 圖6是根據本發明一個實施例的半導體元件的結構示意圖。如圖所示，半導體元件600包括基板601。基板601包括第一區域661和第二區域662。第一區域661和第二區域662具有不同的高度，由此在第一區域661與第二區域662之間形成了垂直介面663，從而形成臺階狀的基板結構。半導體元件600還可以包括絕緣層615和616，其覆蓋在基板601的第一區域661和第二區域662上。

**【0063】** 根據本發明的一個實施例，垂直介面663具有六角對稱的晶格結構，例如 $\text{Al}_2\text{O}_3$ 的(0001)面，4H-SiC的(0001)面以及Si的(111)面。以Si基板為例，與一般的Si基板晶格方向不同，圖中垂直箭頭所示的垂直方向介面是Si(110)面，而圖中水平箭頭所示的水平方向的介面是Si(111)面。以上僅僅是示例性的說明在Si基板上形成的本發明半導體元件的結構。如本領域技術人員所知的，在其他類型的基板，例如 $\text{Al}_2\text{O}_3$ (藍寶石)、SiC、GaN、甚至直接接合銅(Direct-Bonded Copper, DBC)之上也可以形成類似的結構。

**【0064】** 雖然我們所有的圖示中III族氮化物的生長面正前方是(0001)取向，但這不是必須的，在一定的工藝條件下也可以是(000-1)取向。

【0065】對於Si材料而言，其具有反轉對稱性，所以Si的(111)面與(-1-1-1)面沒有性質差異。在矽的(111)面上生長的AlN以及之後的GaN等材料通常都是鎵極性的，也就是其生長面為(0001)面。雖然得到高品質的氮極性晶體是困難的，但是也是可行的。

【0066】對於Al<sub>2</sub>O<sub>3</sub>而言，其也具有反轉對稱性，所以其(0001)面與(000-1)面也沒有性質差異。在藍寶石的(0001)面上生長的AlN以及之後的GaN等材料通常都是鎵極性的，也就是其生長面為(0001)面。在合適工藝條件下也可以生長出合適的氮極性晶體。也就是說，如果其生長面為(000-1)面，也可以獲得較高的晶體品質。

【0067】對於4H-SiC基板而言，其沒有反轉對稱性，所以其(0001)面與(000-1)面存在性質差異。一般在(000-1)面無法獲得高品質晶體。同時，使用(0001)生長面可以獲得很好的鎵極性的晶體；但是，一般也無法獲得高品質的氮極性的晶體。

【0068】半導體元件600進一步包括成核層602、緩衝層603、通道層604和通道提供層605。成核層602生長在垂直介面663，緩衝層603生長在成核層602上，並包覆成核層602。通道層604生在緩衝層603之上並包覆緩衝層603。通道提供層605生在通道層604之上並包覆通道層604。與圖5中類似的部分在此不再贅述。

【0069】在一些實施例中，例如使用Si基板之外的其他基板，成核層602並不是必要的。晶體可以直接生長在垂直介面663上。例如，Al<sub>2</sub>O<sub>3</sub>(藍寶石)的(0001)面或者4H-SiC的(0001)面，GaN等晶體可以直接在其上生長。在一些實施例中，緩衝層603並不是必要的。由於垂直介面663的面積相對比較小，相比圖5所示的結構，晶格不匹配的影響程度較

低，因此可以不採用緩衝層603，而直接生長通道層604。

【0070】 在一些實施例中，生長緩衝層603、通道層604或者通道提供層605時，緩衝層603、通道層604或者通道提供層605高度可以高於Si基板601的高度，從而形成鰭柱結構。例如，鰭柱可以包括緩衝層603、通道層604和通道提供層605。再例如，鰭柱可以包括通道層604和通道提供層605而不包括緩衝層603。鰭柱結構使得通道層604與通道提供層605之間的介面可以具有更大的面積，從而提供更好的元件性能，形成更加複雜的結構。

【0071】 在一些實施例中，生長緩衝層603、通道層604或者通道提供層605時，緩衝層603、通道層604或者通道提供層605高度可以不高於Si基板601的高度。例如，通過鈍化層覆蓋部分的垂直介面663，僅在剩餘的部分垂直介面663上形成緩衝層603、通道層604或者通道提供層605。

【0072】 在一些實施例中，成核層602、緩衝層603、通道層604或者通道提供層605可以不是包覆的位置關係。例如，可以通過保護層覆蓋成核層602、緩衝層603、或者通道層604的部分表面，而僅在剩餘的表面上形成緩衝層603、通道層604或者通道提供層605。又或者，在生長緩衝層603、通道層604或者通道提供層605後，去除部分緩衝層603、通道層604或者通道提供層605。因此，成核層602、緩衝層603、通道層604或者通道提供層605也可以是其他的位置關係。

【0073】 與圖5所示實施例的結構不同之處在於各個層晶體的晶格取向。由於Si基板的垂直介面663是Si(111)面，在其上生長的成核層602的AlN晶體在垂直方向上的介面664為AlN(0001)面。類似地，在成核層602上生長的緩衝層604在垂直方向的介面665和666分別為(Al)GaN(000-

1)和(0001)面。更進一步地，通道層604的垂直方向介面667和668也為(AI, In)GaN的(000-1)和(0001)面。也就是說，如圖中水平向左方向箭頭所示為(AI, In)GaN晶體的(000-1)面；而如圖中水平向右方向箭頭所示為(AI, In)GaN晶體的(0001)面。

【0074】本領域技術人員還可以這樣理解，與圖5的晶體取向類似，圖5中晶體向上的取向成為圖6中晶體向右的取向。當然，由於通道層604和通道提供層605超過了Si基板601的高度，在半導體元件600中增加了圖5結構中不存在的左側介面。而左側介面上各個晶體的取向實際上與右側介面上各個晶體的取向是相對應的。

【0075】由於在非極性面上通常不存在這些二維電子氣2DEG或二維電洞氣體2DHG，所以導電能力通常較低。半極性面的性質則介於兩者之間。所以，如果需要獲得2DEG或者2DHG，在極性面上製作是最為理想的。在圖6所示的結構中，通道層604的極性介面為(000-1)和(0001)面。在通道層604中鄰近通道層604與通道提供層605的介面可以提供2DEG或者2DHG；其中通道層604的極性面(0001)面與通道提供層605鄰近的區域為2DEG 606，通道層604的極性面(000-1)面與通道提供層605鄰近的區域為2DHG 611。由此，在半導體元件600中提供了整合的2DEG或者2DHG。

【0076】在一些實施例中，垂直面上的通道層和通道提供層都是極性化合物半導體。通道提供層具有比通道層更大的禁帶寬度。在通道層和阻擋層之間存在固定極化電荷，這些固定極化電荷吸引產生了介面處的二維電子氣2DEG或二維電洞氣體2DHG。或者，從最根本上來說，在通道層和阻擋層介面處自發產生了二維電子氣2DEG或二維電洞氣體2DHG而不

需要外加電場或其他條件。

【0077】如圖6所示，進一步地，半導體元件600在通道提供層605靠近2DEG 606一側的包括源電極607、汲電極608和閘電極609。由此，在半導體元件600的2DEG一側，形成了高遷移率電晶體HEMT。半導體元件600在通道提供層605靠近2DEG 611一側的包括源電極613、汲電極614和閘電極615。由此，在半導體元件600的2DHG一側，形成了高遷移率電晶體HHMT。由此，在半導體元件600中提供了整合的HEMT或者HHMT。進一步地，半導體元件600可以包括鈍化層610，其覆蓋在通道提供層605上以保護其內部的結構。

【0078】在本實施例中，二維電子氣2DEG或二維電洞氣體2DHG形成在垂直方向上，形成了具有垂直通道的鰭式結構。這種結構具有許多優良的特性是圖5這種水平通道的結構所不具備的。例如，通過提升垂直通道的厚度，可以增加元件的導電面積，不再為基板的面積所限制。同時，這種垂直通道的元件與基板的接觸面積相對較小，受基板的影響也相對較少，比較容易克服傳統的平面元件容易出現磊晶層龜裂等問題。並且傳統的平面結構只能形成高品質的[0001]取向的氮化物磊晶層，不利於形成2DHG，限制了其應用範圍。

【0079】圖7A-圖7H是根據本發明一個實施例的半導體元件的製造方法流程圖。如圖7所示，半導體元件的製造方法包括：在步驟710，如圖7A所示，在基板上形成垂直介面。在類似圖6所述的基本結構中，III族氮化物磊晶層是通過磊晶生長獲得的。在磊晶生長之前，需要蝕刻出所需的基板結構。有很多種方法去獲得這種基板結構，本實施例所示的方法僅僅是其中之一。

【0080】 在本實施例中，以Si基板的(111)面上所製作的元件為例，即垂直介面為Si(111)面。其他基板如Al<sub>2</sub>O<sub>3</sub>(藍寶石)、SiC等，只要可在垂直於基板的表面獲得具有六角對稱性的面，如Al<sub>2</sub>O<sub>3</sub>(藍寶石)(0001)面，4H-SiC(0001)面等都可以實現同樣結構的元件。

【0081】 對於Si基板而言，至少(110)和(112)面的基板都可在垂直方向上獲得具有六角對稱性的面，即泛指的Si (111)。Si由於具有反轉對稱性，Si(111)面與(-1-1-1)面是相同的。在實際中，還可能存在其他的等效面。圖7I是與Si基板(111)面垂直的晶面示意圖。如圖7I所示的Si (111)面與其他面的幾何關係，可以看出(110)與(112)面都可以在垂直方向製作出(111)面。本領域技術人員應當理解，還存在其他與(111)面具有垂直關係的晶面。以這些方式形成的Si基板經過蝕刻後都可能在垂直介面上獲得Si(111)面，而這些方式也都在本發明的範圍之中。

【0082】 Al<sub>2</sub>O<sub>3</sub>(藍寶石)的(0001)面也具有六角對稱性，是GaN材料的常用生長面，可以獲得較高的GaN晶體品質。常見的與(0001)垂直的面有m面(1-100)，a面(11-20)等。因此，在具有這些表面的基板上可獲得垂直方向上的(0001)面並成為GaN基磊晶層的生長面。圖7J示出了Al<sub>2</sub>O<sub>3</sub>(藍寶石)的晶體結構示意圖。

【0083】 SiC也具有相似的特點。SiC具有很多多型體(polytypes)。以功率半導體中常見的4H-SiC為例，圖7K示出了4H-SiC的晶體結構，圖7L是SiC的晶體結構的示意圖。4H-SiC的(0001)面具有六角對稱性，是GaN材料的常用生長面，獲得較高的GaN晶體品質。常見的與(0001)垂直的面有m面(1-100)，a面(11-20)等。因此，在具有這些表面的基板上可獲得垂直方向上的(0001)面並成為GaN基磊晶層的生長面。

【0084】 在本發明的一些實施例中，在(110)面的Si基板701上可以通過各向異性蝕刻等方式獲得垂直方向上的(111)面，形成圖7A所示的結構。

【0085】 進一步地，在步驟720，如圖7B所示，在垂直介面形成保護層。在一些實施例中，可以通過晶體生長的方式在整個基板上形成保護層，然後通過具有垂直取向的蝕刻技術去除保護層，僅保留垂直介面上的保護層702和703。例如，可以使用LPCVD等技術生長SiN來形成保護層，經過垂直取向蝕刻後，僅保留在側壁的SiN。在一些實施例中，可以通過沉積的方式在基板701上沉積保護層，然後在垂直介面上的保護層表面形成光罩層，通過蝕刻技術去除光罩層以外的保護層，僅保留垂直介面上的保護層702和703，然後再去除保護層上的光罩層。

【0086】 進一步地，在步驟730，如圖7C所示，在基板上保護層之外的區域形成絕緣層。在一些實施例中，可以通過晶體生長的方式在整個基板上形成絕緣層704。例如，通過氧化技術生長SiO<sub>2</sub>。由於垂直介面有SiN的保護，基本沒有SiO<sub>2</sub>的生長。在一些實施例中，可以通過沉積的方式形成絕緣層。例如，在整個基板上沉積SiO<sub>2</sub>，然後通過蝕刻技術去除保護層702和703上的SiO<sub>2</sub>，曝露出保護層702和703。

【0087】 進一步地，在步驟740，如圖7D所示，移除保護層，曝露基板的垂直介面。在一些實施例中，可以通過選擇性蝕刻的方法移除保護層，而保留絕緣層。例如，對於SiN保護層，通過熱磷酸等物質，選擇性蝕刻SiN，曝露出垂直表面的Si (111)面。

【0088】 如本領域技術人員所瞭解的，對於其他類型的基板材料，如Al<sub>2</sub>O<sub>3</sub>(藍寶石)、SiC等，GaN可以直接在Al<sub>2</sub>O<sub>3</sub>(藍寶石)的(0001)面或

SiC的(0001)面成核生長。因此，對於其他類型的基板材料，可以直接在步驟710的基板701上形成絕緣層而曝露垂直表面的成核面，而不必引入步驟720-740的過程。

【0089】 在一些實施例中，對於 $\text{Al}_2\text{O}_3$ (藍寶石)和SiC基板，那麼絕緣層704也可能不是必要的。因為Ga原子與 $\text{Al}_2\text{O}_3$ 或SiC是相容的，沒有回熔現象。在合適的工藝條件下，在具六角對稱性的 $\text{Al}_2\text{O}_3$ (0001)或SiC(0001)上更容易成核與生長，因此，這種具有垂直的生長面的基板自然的具有選區生長的能力。當然，如果仍然採用非晶的絕緣層如 $\text{SiO}_2$ 或SiN，可以使得工藝控制更為容易。

【0090】 在步驟750，如圖7E所示，在垂直表面上形成成核層。對於Si基板，由於Ga原子的回熔(melt-back)效應，採用成核層705(例如AlN)。但是，AlN選區生長能力較弱，所以在絕緣層704上也可能有一定的生長，這對半導體元件有不利的影響。

【0091】 在一些實施例中，可以在生長AlN後取出晶圓，通過具有各向異性的蝕刻，僅保留垂直面上的AlN成核層而把其他地方的AlN去除，例如，利用垂直向下離子轟擊的乾法蝕刻。由於垂直表面上的AlN受到的離子轟擊較弱而其他面上的AlN受到的轟擊較強，這樣就可以實現僅保留垂直面上的AlN的目標。在其他一些實施例中，由於Si (111)面相對於非晶的 $\text{SiO}_2$ 或SiN等絕緣材料更容易導致AlN的成核，在合適的生長工藝下，AlN也可以實現僅在垂直的(111)矽面上成核與生長。這樣可以簡化製造過程。

【0092】 如本領域技術人員所知，GaN可以直接在 $\text{Al}_2\text{O}_3$ (藍寶石)的(0001)面或SiC的(0001)面成核生長，雖然晶體品質控制較難。因此，在

某些情況下，可以不必包括步驟750以引入例如低溫Ga<sub>2</sub>N或者AlN的成核層705。

**【0093】** 在步驟760，如圖7F所示，在成核層上形成緩衝層。在成核層705上通過磊晶生長形成緩衝層706。如前所述，在本發明的半導體元件的結構中，緩衝層並不是必需的。在本質上看，緩衝層和通道層性質非常接近，甚至可以是同一種材料。或者說，基本的結構是成核層/通道層/通道提供層，而在通道提供層和成核層之間可以有緩衝層。

**【0094】** 在步驟770，如圖7G所示，在緩衝層上形成通道層。在步驟780，如圖7H所示，在通道層上形成通道提供層。從根本上說，最為關鍵的是形成通道。通道是在具有較窄禁帶寬度氮化物半導體/較寬禁帶寬度氮化物半導體的介面處產生的。而最為常見的例子是Ga<sub>2</sub>N/AlGa<sub>2</sub>N介面。通道可以產生2DEG或2DHG。通道位於具有較低禁帶寬度的通道層內並靠近通道層/通道提供層的介面處。載流子(電子或電洞)主要在通道內流動，具有較高的遷移率和電荷密度。

**【0095】** 在一些實施例中，緩衝層、通道層、和通道提供層或者通道層和通道提供層形成鰭柱結構。鰭柱具有高於基板701的高度，從而可以在通道層604與通道提供層605之間提供更大的介面，從而提供更好的元件性能，有利於形成更加複雜的結構。

**【0096】** 在步驟790，在通道提供層上形成電極以及鈍化層。在通道提供層上可以進一步形成源極、汲極和閘極以及鈍化層，從而形成類似圖6所示的結構。

**【0097】** 在一些實施例中，源極與汲極與2DEG或2DHG形成歐姆接觸，以減少接觸電阻。在一些實施例中，閘極經設置以儘量減少到通道的

漏電流。例如，閘極可以和通道提供層形成蕭特基接觸，也可以在閘電極下形成絕緣層來降低漏電流，也就是在形成閘電極前先形成一層閘絕緣層。

**【0098】** 在一些實施例中，對於HEMT和HHMT兩種元件，其源極和汲極通常都可以採用同一種材料，但是由於HEMT的歐姆接觸金屬和HHMT的歐姆接觸金屬通常不同，所以HEMT的源汲極材料和HHMT的源汲極通常不同。由於對功函數的要求通常不同，HEMT的閘極材料和HHMT的閘極通常也不同。

**【0099】** 在一些實施例中，通道提供層上形成鈍化層時，可以在磊晶生長完氮化物半導體後在同一生長設備中原位(in-situ)生成，也可以在晶片取出後再額外生成。

**【0100】** 在有些應用中，在一個鰭柱上僅生成HEMT或HHMT是有利的。尤其是當工作電壓較高時，在同一個鰭柱上形成的HEMT和HHMT之間可能存在著較大的漏電流。同時，如果同一鰭柱上的HEMT與HHMT距離較近，可能會造成這些元件間存在較大的寄生電容，降低了元件的頻率回應能力。

**【0101】** 在本發明的一些實施例中，一個鰭柱上僅形成HEMT或HHMT。

**【0102】** 圖8是根據本發明一個實施例僅形成HEMT的半導體元件的示意圖。如圖所示，半導體元件800包括基板801。基板801包括垂直介面。在垂直介面兩側的基板上包括絕緣層815和819。在垂直介面上形成核層802、緩衝層803、通道層804和通道提供層805，形成鰭柱結構。在通道層804和通道提供層805之間的介面附近通道層804內形成2DEG

806。進一步地，通道提供層805上設置了源極807、汲極808和閘極809。在整個鰭柱上源極807、汲極808和閘極809以外的區域形成鈍化層810。與圖6所示的實施例相同的部分不再贅述。

【0103】如圖所示，通道提供層805並未設置在整個通道層804的表面，而是覆蓋通道層804的(0001)極性面，並在通道層804中形成2DEG。在一些實施例中，通道提供層805可以覆蓋或不覆蓋通道層804的非極性面，例如覆蓋、覆蓋部分、或者不覆蓋鰭柱的上表面。如圖所示，在通道層804的(000-1)極性面不存在通道提供層，因此也就不存在2DHG。在鰭柱上僅形成HEMT電晶體結構。

【0104】根據本發明的一個實施例，可以通過以下方法來形成圖8所示的半導體元件的結構：在生長通道層804後沉積第一鈍化層，覆蓋整個鰭柱。蝕刻第一鈍化層以至少曝露(0001)面上的通道層804。再生長通道提供層，在生長第二鈍化層，覆蓋整個鰭柱，形成圖8所示的結構。或者，生長通道層804、通道提供層805和第一鈍化層。然後，蝕刻位於(000-1)面上的第一鈍化層以及通道提供層，再生長第二鈍化層。

【0105】在一些實施例中，由於通道提供層通常通過生長選擇性較差的AlGa<sub>N</sub>材料形成，第一鈍化層上可能覆蓋有較薄的通道提供層材料。但是，由於通道提供層材料具有較好的絕緣能力，因此對元件性能沒有明顯影響。當然，在一些實施例中，也可以通過蝕刻的辦法去除覆蓋在第一鈍化層上的通道提供層材料。注意，第一和第二鈍化層位於元件上不同的區域，但是材料可以完全相同。因此在圖8中沒有區分第一與第二鈍化層。

【0106】圖9是根據本發明一個實施例僅形成HHMT的半導體元件

的示意圖。如圖所示，半導體元件900包括基板901。基板901包括垂直介面。在垂直介面兩側的基板上包括絕緣層915和919。在垂直介面上形成成核層902、緩衝層903、通道層904和通道提供層905，形成鰭柱結構。在通道層904和通道提供層905之間的介面附近通道層904內形成2DEG 911。進一步地，通道提供層905上設置了源極907、汲極908和閘極909。在整個鰭柱上源極907、汲極908和閘極909以外的區域形成鈍化層910。與圖6所示的實施例相同的部分不再贅述。

【0107】如圖所示，通道提供層905並未設置在整個通道層904的表面，而是覆蓋通道層904的(000-1)極性面，並在通道層904中形成2DHG。在一些實施例中，通道提供層905可以覆蓋或不覆蓋通道層904的非極性面，例如覆蓋、覆蓋部分、或者不覆蓋鰭柱的上表面。如圖所示，在通道層904的(0001)極性面不存在通道提供層，因此也就不存在2DEG。在鰭柱上僅形成HHMT電晶體結構。

【0108】根據本發明的一個實施例，可以通過以下方法來形成圖9所示的半導體元件的結構：在生長通道層904後沉積第一鈍化層，覆蓋整個鰭柱。蝕刻第一鈍化層以至少曝露(000-1)面上的通道層904。再生長通道提供層905，再生長第二鈍化層，覆蓋整個鰭柱，形成圖9所示的結構。或者，生長通道層904、通道提供層905和第一鈍化層。然後，蝕刻位於(0001)面上的第一鈍化層以及通道提供層，再生長第二鈍化層。

【0109】在一些實施例中，由於通道提供層通常通過生長選擇性較差的AlGaIn材料形成，第一鈍化層上可能覆蓋有較薄的通道提供層材料。但是，由於通道提供層材料具有較好的絕緣能力，因此對元件性能沒有明顯影響。當然，在一些實施例中，也可以通過蝕刻的辦法去除覆蓋在第一

鈍化層上的通道提供層材料。注意，第一和第二鈍化層位於元件上不同的區域，但是材料可以完全相同。因此在圖9中沒有區分第一與第二鈍化層。

**【0110】** 如本領域技術人員所理解的，HHMT與HEMT源汲閘的相對布置僅是用於示意，也可以有很多其他的相對位置關係。這些HHMT與HEMT相對位置的布置也在本發明的範圍之中。

**【0111】** 如本領域技術人員所理解的，在以上結構中源極、汲極和閘極的相對布置僅是用於示意，也可以有很多其他的相對位置關係。例如，源極、汲極和閘極可以處於同一水平高度；或者源極、汲極和閘極中的二者處於同一水平高度；或者源極、汲極和閘極可以處於不同的高度；或者源極、汲極和閘極處於同一垂直線上；或者源極、汲極和閘極中的二者處於同一垂直線上；或者源極、汲極和閘極處於不同的水平線上，或者源極、汲極和閘極的布置是以上的組合。

**【0112】** 圖10是根據本發明一個實施例的高遷移率電晶體的源極、汲極和閘極布置示意圖。如圖所示，在基板1000上的半導體元件的垂直介面1010上形成高遷移率電晶體。高遷移率電晶體包括源極1001、汲極1002和閘極1003。如圖所示，源極1001、汲極1002和閘極1003處於同一水平高度。

**【0113】** 上述實施例僅供說明本發明之用，而並非是對本發明的限制，有關技術領域的普通技術人員，在不脫離本發明範圍的情況下，還可以做出各種變化和變型，因此，所有等同的技術方案也應屬於本發明公開的範疇。

#### **【符號說明】**

**【0114】**

500:HEMT電晶體

501:基板

502:成核層

503:緩衝層

504:通道層

505:通道提供層

506:2維電子氣(2DEG)

507:源電極

508:汲電極

509:閘電極

510:鈍化層

600:半導體元件

601:基板

602:成核層

603:緩衝層

604:通道層

605:通道提供層

606:2DEG

607:源電極

608:汲電極

609:閘電極

610:鈍化層

611:2DEG  
613:源電極  
614:汲電極  
615:閘電極  
615:絕緣層  
616:絕緣層  
661:第一區域  
662:第二區域  
663:垂直介面  
664:介面  
665:介面  
666:介面  
667:垂直方向介面  
668:垂直方向介面  
701:基板  
702:保護層  
703:保護層  
704:絕緣層  
705:成核層  
706:緩衝層  
710:步驟  
720:步驟  
730:步驟

740:步驟  
750:步驟  
760:步驟  
770:步驟  
780:步驟  
790:步驟  
800:半導體元件  
801:基板  
802:成核層  
803:緩衝層  
804:通道層  
805:通道提供層  
806:2DEG  
807:源極  
808:汲極  
809:閘極  
810:鈍化層  
815:絕緣層  
819:絕緣層  
900:半導體元件  
901:基板  
902:成核層  
903:緩衝層

904:通道層

905:通道提供層

907:源極

908:汲極

909:閘極

910:鈍化層

911:2DEG

915:絕緣層

919:絕緣層

1000:基板

1001:源極

1002:汲極

1003:閘極

D:方向

## 【發明申請專利範圍】

### 【請求項1】

一種半導體元件，包括：

基板，其包括垂直介面，該垂直介面是Si(111)面、藍寶石 $\text{Al}_2\text{O}_3$ 的(0001)面、SiC的(0001)或(000-1)、GaN本質基板的(0001)面或(000-1)面中的任一者；

通道層，其設置在垂直介面之外；以及

半導體通道提供層，其設置在通道層之外；

其中，通道層中鄰近通道層與通道提供層的介面形成垂直的二維電子氣2DEG或者二維電洞氣2DHG。

### 【請求項2】

根據請求項1所述的半導體元件，其中垂直介面的晶格具有六角對稱性。

### 【請求項3】

根據請求項1所述的半導體元件，其中通道層與通道提供層之間的介面包括第一極性面，在第一極性面提供二維電子氣2DEG。

### 【請求項4】

根據請求項1所述的半導體元件，其中通道層與通道提供層之間的介面包括第二極性面，在第一極性面提供二維電洞氣2DHG。

### 【請求項5】

根據請求項1所述的半導體元件，其中通道層與通道提供層之間的介面包括第一極性面和第二極性面，其中在第一極性面提供二維電子氣2DEG，在第二極性面提供二維電洞氣2DHG。

**【請求項6】**

根據請求項1所述的半導體元件，進一步包括緩衝層，其在基板與通道層之間。

**【請求項7】**

根據請求項1所述的半導體元件，其中緩衝層的高度高於基板的高度。

**【請求項8】**

根據請求項1所述的半導體元件，進一步包括成核層，其在基板的垂直介面上。

**【請求項9】**

根據請求項1所述的半導體元件，進一步包括成核層和緩衝層，其中，成核層在基板的垂直介面上，緩衝層在成核層與通道層之間。

**【請求項10】**

根據請求項1所述的半導體元件，其中通道層的高度高於基板的高度。

**【請求項11】**

根據請求項1所述的半導體元件，其中在通道提供層2DEG區域形成一個或多個電極。

**【請求項12】**

根據請求項1所述的半導體元件，其中在通道提供層2DHG區域形成一個或多個電極。

**【請求項13】**

根據請求項1所述的半導體元件，進一步包括基板水平面上的絕緣

層，其在基板與通道層和通道提供層之間。

**【請求項14】**

一種半導體元件的製造方法，包括如下步驟：

在基板上形成垂直介面，該垂直介面是Si(111)面、藍寶石Al<sub>2</sub>O<sub>3</sub>的(0001)面、SiC的(0001)或(000-1)、GaN本質基板的(0001)面或(000-1)面中的任一者；

在垂直介面之外形成半導體通道層；以及

在通道層之外形成半導體通道提供層；

其中，半導體通道層中鄰近半導體通道層與半導體通道提供層的介面形成垂直的二維電子氣2DEG或者二維電洞氣2DHG。

**【請求項15】**

根據請求項14所述的方法，進一步包括在基板上形成絕緣層。

**【請求項16】**

根據請求項14所述的方法，進一步包括在垂直介面之外形成緩衝層。

**【請求項17】**

根據請求項14所述的方法，進一步包括在垂直介面上形成成核層。

**【請求項18】**

一種半導體元件，包括：

鰭柱，其從Si(111)面、藍寶石Al<sub>2</sub>O<sub>3</sub>的(0001)面、SiC的(0001)或(000-1)面中的任意一者的一垂直介面磊晶生長；以及

一個或多個電極，其設置在鰭柱表面；

其中，鰭柱的至少一個垂直面包括二維電子氣2DEG或二維電洞氣

2DHG。

**【請求項19】**

根據請求項18所述的半導體元件，其中鰭柱包括第一垂直面和第二垂直面，其中，第一垂直面包括二維電子氣2DEG；第二垂直面包括二維電洞氣2DHG。

**【請求項20】**

根據請求項18所述的半導體元件，其中鰭柱包括：

通道層；以及


通道提供層，其至少部分覆蓋通道層的垂直面。

**【請求項21】**


根據請求項18所述的半導體元件，其中鰭柱形成在基板的垂直介面上。

**【請求項22】**


根據請求項18所述的半導體元件，其中鰭柱或鰭柱的一部分是通過晶體磊晶生長形成的。




【圖 1】




【圖 2】




【圖 3A】




【圖 3B】




【圖 4A】



【圖 4B】




【圖 5】




【圖 6】




【圖 7A】



【圖 7B】



【圖 7C】




【圖 7D】




【圖 7E】




【圖 7F】




【圖 7G】




【圖 7H】




【圖 7I】




【圖 7J】




【圖 7K】




【圖 7L】



【圖 8】



【圖 9】



【圖 10】