



(12) 发明专利申请

(10) 申请公布号 CN 104966697 A

(43) 申请公布日 2015. 10. 07

(21) 申请号 201510411724. X

(22) 申请日 2015. 07. 14

(71) 申请人 深圳市华星光电技术有限公司

地址 518132 广东省深圳市光明新区塘明大道 9—2 号

(72) 发明人 吕晓文

(74) 专利代理机构 深圳市德力知识产权代理事务所 44265

代理人 林才桂

(51) Int. Cl.

H01L 21/77(2006. 01)

H01L 27/12(2006. 01)


权利要求书2页 说明书5页 附图5页

(54) 发明名称

TFT 基板结构及其制作方法

(57) 摘要

本发明提供一种 TFT 基板结构及其制作方法，通过在非晶硅层上形成金属氧化物半导体层代替 N 型重掺杂层，非晶硅层与金属层间的势垒较小，可形成欧姆接触，提高电流效率，无需再掺杂其它离子形成 N 型重掺杂层，并且由于金属氧化物半导体层中有很多抓空穴的缺陷，在 TFT 工作过程中即使栅极施加很大负压，形成空穴导电通道，空穴也很难由源 / 漏极通过金属氧化物半导体层及半导体层到达导电通道，改善了传统 TFT 基板结构的空穴导电区的漏电问题，同时改善了空穴电流翘曲严重，信赖性差的问题。



1. 一种 TFT 基板结构, 其特征在于, 包括基板 (1)、设于所述基板 (1) 上的栅极 (2)、设于所述基板 (1) 上覆盖所述栅极 (2) 的栅极绝缘层 (3)、设于所述栅极绝缘层 (3) 上的有源层 (4)、及设于所述有源层 (4) 上的第二金属层 (5) ;

所述第二金属层 (5) 包括一对对应于所述栅极 (2) 上方的第一条形通道 (51)、及分别设于所述第一条形通道 (51) 两侧的源极 (52) 与漏极 (53) ;

所述有源层 (4) 包括非晶硅层 (41) 及设于所述非晶硅层 (41) 上的金属氧化物半导体层 (42) ; 所述金属氧化物半导体层 (42) 包括一对对应于所述第一条形通道 (51) 的第二条形通道 (421)、及设于所述第二条形通道 (421) 两侧且分别对应所述源、漏极 (52、53) 的第一、第二金属氧化物半导体段 (422、423) ; 所述非晶硅层 (41) 上对应于所述第二条形通道 (421) 下方的位置形成沟道区 (415), 所述非晶硅层 (41) 上位于沟道区 (415) 的厚度小于或等于其它区域的厚度 ;

所述源极 (52) 与漏极 (53) 分别与所述第一金属氧化物半导体段 (422)、及第二金属氧化物半导体段 (423) 的表面相接触, 且所述源极 (52) 与第一金属氧化物半导体段 (422) 在基板 (1) 上分布的面积相同, 所述漏极 (53) 与第二金属氧化物半导体段 (423) 在基板 (1) 上分布的面积相同。

2. 如权利要求 1 所述的 TFT 基板结构, 其特征在于, 所述金属氧化物半导体层 (42) 的材料为 IGZO。

3. 一种 TFT 基板结构的制作方法, 其特征在于, 包括如下步骤 :

步骤 1、提供基板 (1), 在所述基板 (1) 上沉积第一金属层, 并对所述第一金属层进行图案化处理, 形成栅极 (2) ;

步骤 2、依次在所述基板 (1) 与栅极 (2) 上沉积栅极绝缘层 (3)、非晶硅层 (41)、金属氧化物半导体层 (42)、及第二金属层 (5) ; 所述非晶硅层 (41) 与金属氧化物半导体层 (42) 构成有源层 (4) ;

步骤 3、采用一道光刻制程对所述第二金属层 (5) 及金属氧化物半导体层 (42) 进行图案化处理; 在所述第二金属层 (5) 上形成一对对应于所述栅极 (2) 上方的第一条形通道 (51)、及分别设于所述第一条形通道 (51) 两侧的源极 (52) 与漏极 (53); 在所述金属氧化物半导体层 (42) 上形成一对对应于所述第一条形通道 (51) 的第二条形通道 (421)、及分别设于所述第二条形通道 (421) 两侧的第一金属氧化物半导体段 (422)、及第二金属氧化物半导体段 (423); 所述非晶硅层 (41) 上对应于所述第二条形通道 (421) 下方的位置形成沟道区 (415), 且所述非晶硅层 (41) 上位于沟道区 (415) 的厚度等于其它区域的厚度;

所述源极 (52) 与漏极 (53) 分别与所述第一金属氧化物半导体段 (422)、及第二金属氧化物半导体段 (423) 的表面相接触, 且所述源极 (52) 与第一金属氧化物半导体段 (422) 在基板 (1) 上分布的面积相同, 所述漏极 (53) 与第二金属氧化物半导体段 (423) 在基板 (1) 上分布的面积相同。

4. 如权利要求 3 所述的 TFT 基板结构的制作方法, 其特征在于, 还包括步骤 4、对位于沟道区 (415) 的非晶硅层 (41) 进行表面处理, 去除位于沟道区 (415) 上方的残留的金属氧化物半导体层 (42), 处理后所述非晶硅层 (41) 上位于沟道区 (415) 的厚度依然等于其它区域的厚度。

5. 如权利要求 3 所述的 TFT 基板结构的制作方法, 其特征在于, 还包括步骤 4'、以所述

源、漏极 (52、53)、及第一、第二金属氧化物半导体段 (52、53) 为刻蚀阻挡层, 对位于沟道区 (415) 的非晶硅层 (41) 进行部分蚀刻, 从而使得所述非晶硅层 (41) 上位于沟道区 (415) 的厚度小于其它区域的厚度。

6. 如权利要求 3 所述的 TFT 基板结构的制作方法, 其特征在于, 所述步骤 2 采用化学气相沉积法沉积所述栅极绝缘层 (3)、及非晶硅层 (41), 采用物理气相沉积法沉积所述金属氧化物半导体层 (42)。

7. 如权利要求 3 所述的 TFT 基板结构的制作方法, 其特征在于, 所述步骤 3 采用湿法蚀刻制程对所述第二金属层 (5) 及金属氧化物半导体层 (42) 进行图案化处理。

8. 如权利要求 5 所述的 TFT 基板结构的制作方法, 其特征在于, 所述步骤 4' 采用干法蚀刻制程对位于沟道区 (415) 的非晶硅层 (41) 进行蚀刻。

9. 如权利要求 3 所述的 TFT 基板结构的制作方法, 其特征在于, 所述步骤 1 中, 所述基板 (1) 为玻璃基板, 所述栅极 (2) 的材料为钼、钛、铝和铜中的一种或多种的堆栈组合。

10. 如权利要求 3 所述的 TFT 基板结构的制作方法, 其特征在于, 所述步骤 2 中, 所述金属氧化物半导体层 (42) 的材料为 IGZO。

## TFT 基板结构及其制作方法

### 技术领域

[0001] 本发明涉及显示技术领域，尤其涉及一种 TFT 基板结构及其制作方法。

### 背景技术

[0002] 非晶硅 (A-Si) 是目前半导体行业应用最广泛的半导体层材料，A-Si 材料与金属接触时因为有较大的势能差，难以形成欧姆接触，实际应用中，为了获得金属和半导体之间的欧姆接触，一般对半导体表面进行重掺杂 P 元素，降低金属和半导体的接触阻抗，提高电流效率。

[0003] 图 1 所示为一种现有 TFT 基板结构的剖面示意图。该 TFT 基板结构包括基板 100、设于所述基板 100 上的栅极 200、设于所述基板 100 上覆盖所述栅极 200 的栅极绝缘层 300、对应所述栅极 200 上方设于所述栅极绝缘层 300 上的非晶硅层 400、及设于非晶硅层 400 与所述栅极绝缘层 300 上的源极 500 与漏极 600。所述非晶硅层 400 的中部向下凹陷，对应所述栅极 200 的上方形成有沟道区 450；所述非晶硅层 400 表面对应所述沟道区 450 的两侧分别经过离子掺杂，形成有第一、第二 N 型重掺杂区 410、420。所述源极 500 与漏极 600 分别与所述第一、第二 N 型重掺杂区 410、420 的表面相接触。

[0004] 图 2 为具有图 1 的 TFT 基板结构的 A-Si 器件的漏电流的曲线图，从图 2 中可以看出，图 1 的 TFT 基板结构在增大工作电流 ( $I_{on}$ ) 的同时，也存在一定的问题，当加负电压到一定程度时，会引出正电荷形成空穴导电通道，漏电流 ( $I_{off}$ ) 也随之增大，曲线翘曲严重，造成信赖性的问题。

[0005] 因此，有必要提供一种 TFT 基板结构及其制作方法，以解决上述问题。

### 发明内容

[0006] 本发明的目的在于提供一种 TFT 基板结构，采用金属氧化物半导体层代替 N 型重掺杂层，金属氧化物半导体层与金属层间的势垒较小，可形成欧姆接触，提高电流效率，并降低漏电流。

[0007] 本发明的目的还在于提供一种 TFT 基板结构的制作方法，通过在非晶硅层上形成金属氧化物半导体层以代替 N 型重掺杂层，金属氧化物半导体层与金属层间的势垒较小，可形成欧姆接触，无需再掺杂其它离子形成 N 型重掺杂层，同时使得空穴导电区的漏电流降低，曲线翘曲变缓，提升了 TFT 基板结构的信赖性。

[0008] 为实现上述目的，本发明提供一种 TFT 基板结构，包括基板、设于所述基板上的栅极、设于所述基板上覆盖所述栅极的栅极绝缘层、设于所述栅极绝缘层上的有源层、及设于所述有源层上的第二金属层；

[0009] 所述第二金属层包括一对对应于所述栅极上方的第一条形通道、及分别设于所述第一条形通道两侧的源极与漏极；

[0010] 所述有源层包括非晶硅层及设于所述非晶硅层上的金属氧化物半导体层；所述金属氧化物半导体层包括一对对应于所述第一条形通道的第二条形通道、及设于所述第二条形

通道两侧且分别对应所述源、漏极的第一、第二金属氧化物半导体段；所述非晶硅层上对应于所述第二条形通道下方的位置形成沟道区，所述非晶硅层上位于沟道区的厚度小于或等于其它区域的厚度；

[0011] 所述源极与漏极分别与所述第一金属氧化物半导体段、及第二金属氧化物半导体段的表面相接触，且所述源极与第一金属氧化物半导体段在基板上分布的面积相同，所述漏极与第二金属氧化物半导体段在基板上分布的面积相同。

[0012] 所述金属氧化物半导体层的材料为 IGZO。

[0013] 本发明还提供一种 TFT 基板结构的制作方法，包括如下步骤：

[0014] 步骤 1、提供基板，在所述基板上沉积第一金属层，并对所述第一金属层进行图案化处理，形成栅极；

[0015] 步骤 2、依次在所述基板与栅极上沉积栅极绝缘层、非晶硅层、金属氧化物半导体层、及第二金属层；所述非晶硅层与金属氧化物半导体层构成有源层；

[0016] 步骤 3、采用一道光刻制程对所述第二金属层及金属氧化物半导体层进行图案化处理；在所述第二金属层上形成一对应于所述栅极上方的第一条形通道、及分别设于所述第一条形通道两侧的源极与漏极；在所述金属氧化物半导体层上形成一对应于所述第一条形通道的第二条形通道、及分别设于所述第二条形通道两侧的第一金属氧化物半导体段、及第二金属氧化物半导体段；所述非晶硅层上对应于所述第二条形通道下方的位置形成沟道区，且所述非晶硅层上位于沟道区的厚度等于其它区域的厚度；

[0017] 所述源极与漏极分别与所述第一金属氧化物半导体段、及第二金属氧化物半导体段的表面相接触，且所述源极与第一金属氧化物半导体段在基板上分布的面积相同，所述漏极与第二金属氧化物半导体段在基板上分布的面积相同。

[0018] 还包括步骤 4、对位于沟道区的非晶硅层进行表面处理，去除位于沟道区上方的残留的金属氧化物半导体层，处理后所述非晶硅层上位于沟道区的厚度依然等于其它区域的厚度。

[0019] 还包括步骤 4'、以所述源、漏极、及第一、第二金属氧化物半导体段为刻蚀阻挡层，对位于沟道区的非晶硅层进行部分蚀刻，从而使得所述非晶硅层上位于沟道区的厚度小于其它区域的厚度。

[0020] 所述步骤 2 采用化学气相沉积法沉积所述栅极绝缘层、及非晶硅层，采用物理气相沉积法沉积所述金属氧化物半导体层。

[0021] 所述步骤 3 采用湿法蚀刻制程对所述第二金属层及金属氧化物半导体层进行图案化处理。

[0022] 所述步骤 4 采用干法蚀刻制程对位于沟道区的非晶硅层进行蚀刻。

[0023] 所述步骤 1 中，所述基板为玻璃基板，所述栅极的材料为钼、钛、铝和铜中的一种或多种的堆栈组合。

[0024] 所述步骤 2 中，所述金属氧化物半导体层的材料为 IGZO。

[0025] 本发明的有益效果：本发明的 TFT 基板结构，非晶硅层上设有金属氧化物半导体层代替 N 型重掺杂层，非晶硅层与金属层间的势垒较小，可形成欧姆接触，提高电流效率。本发明的 TFT 基板结构的制作方法，通过在非晶硅层上形成金属氧化物半导体层代替 N 型重掺杂层，非晶硅层与金属层间的势垒较小，可形成欧姆接触，提高电流效率，无需再掺杂。

其它离子形成 N 型重掺杂层，并且由于金属氧化物半导体层中有很多抓空穴的缺陷，在 TFT 工作过程中即使栅极施加很大负压，形成空穴导电通道，空穴也很难由源 / 漏极通过金属氧化物半导体层及半导体层到达导电通道，改善了传统 TFT 基板结构的空穴导电区的漏电问题，同时改善了空穴电流翘曲严重，信赖性差的问题。

## 附图说明

[0026] 为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

[0027] 附图中，

[0028] 图 1 为一种现有 TFT 基板结构的剖面示意图；

[0029] 图 2 为具有图 1 的 TFT 基板结构的 A-Si 器件的漏电流的曲线图；

[0030] 图 3 为本发明的 TFT 基板结构第一实施例的剖面示意图；

[0031] 图 4 为本发明的 TFT 基板结构第二实施例的剖面示意图；

[0032] 图 5 为具有图 4 的 TFT 基板结构的 A-Si 器件的漏电流与具有图 1 的 TFT 基板结构的 A-Si 器件的漏电流的曲线对比图；

[0033] 图 6 为本发明的 TFT 基板结构的制作方法的流程图；

[0034] 图 7 为本发明的 TFT 基板结构的制作方法的步骤 1 的示意图；

[0035] 图 8 为本发明的 TFT 基板结构的制作方法的步骤 2 的示意图。

## 具体实施方式

[0036] 为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

[0037] 请参阅图 3-4，本发明首先提供一种 TFT 基板结构，包括基板 1、设于所述基板 1 上的栅极 2、设于所述基板 1 上覆盖所述栅极 2 的栅极绝缘层 3、设于所述栅极绝缘层 3 上的有源层 4、及设于所述有源层 4 上的第二金属层 5。

[0038] 所述第二金属层 5 包括一对应于所述栅极 2 上方的第一条形通道 51、及分别设于所述第一条形通道 51 两侧的源极 52 与漏极 53。

[0039] 所述有源层 4 包括非晶硅层 41 及设于所述非晶硅层 41 上的金属氧化物半导体层 42；所述金属氧化物半导体层 42 包括一对应于所述第一条形通道 51 的第二条形通道 421、及设于所述第二条形通道 421 两侧且分别对应所述源、漏极 52、53 的第一、第二金属氧化物半导体段 422、423；所述非晶硅层 41 上对应于所述第二条形通道 421 下方的位置形成沟道区 415，所述非晶硅层 41 上位于沟道区 415 的厚度小于或等于其它区域的厚度。

[0040] 所述源极 52 与漏极 53 分别与所述第一金属氧化物半导体段 422、及第二金属氧化物半导体段 423 的表面相接触，且所述源极 52 与第一金属氧化物半导体段 422 在基板 1 上分布的面积相同，所述漏极 53 与第二金属氧化物半导体段 423 在基板 1 上分布的面积相同。

[0041] 具体的，所述第一条形通道 51 与第二条形通道 421 的宽度相同，且小于所述栅极 2 的宽度。

[0042] 如图 3 所示，为本发明的 TFT 基板结构第一实施例的剖面示意图，其中，所述非晶

硅层 41 上位于沟道区 415 的厚度等于其它区域的厚度。

[0043] 如图 4 所示,为本发明的 TFT 基板结构第二实施例的剖面示意图,其中,所述非晶硅层 41 上位于沟道区 415 的厚度小于其它区域的厚度。

[0044] 具体的,所述基板 1 为玻璃基板。

[0045] 所述栅极 2、源极 52 与漏极 53 的材料可以是钼、钛、铝和铜中的一种或多种的堆栈组合。

[0046] 所述栅极绝缘层 3 的材料可以是氧化硅、氮化硅、或二者的组合。

[0047] 具体的,所述金属氧化物半导体层 5 的材料为 IGZO(Indium Gallium Zinc Oxide, 氧化铟镓锌)。

[0048] 图 5 为具有图 4 的 TFT 基板结构的 A-Si 器件的漏电流与具有图 1 的 TFT 基板结构的 A-Si 器件的漏电流的曲线对比图,其中,“N+”代表具有图 1 的 TFT 基板结构的 A-Si 器件的漏电流  $I_{off}$  随栅电压  $V_g$  变化的曲线,“IGZO”代表具有图 4 的 TFT 基板结构的 A-Si 器件的漏电流  $I_{off}$  随栅电压  $V_g$  变化的曲线,从图 5 中可以看出,与具有图 1(现有技术)的 TFT 基板结构的 A-Si 器件相比,具有图 4(本发明)的 TFT 基板结构的 A-Si 器件的漏电流  $I_{off}$  降低,曲线的翘曲变缓(虚线框内所示),提高了 A-Si 器件的信赖性。

[0049] 上述 TFT 基板结构中,非晶硅层上设有 IGZO 层以代替 N 型重掺杂层,IGZO 层与源 / 漏极间的势垒较小,可形成欧姆接触,提高电流效率。

[0050] 基于同一发明构思,本发明还提供一种 TFT 基板结构的制作方法。

[0051] 请参阅图 6,本发明的 TFT 基板结构的制作方法包括如下步骤:

[0052] 步骤 1、如图 7 所示,提供基板 1,在所述基板 1 上沉积第一金属层,并对所述第一金属层进行图案化处理,形成栅极 2。

[0053] 具体的,所述基板 1 为玻璃基板。所述栅极 2 的材料可以是钼、钛、铝和铜中的一种或多种的堆栈组合。

[0054] 步骤 2、如图 8 所示,依次在所述基板 1 与栅极 2 上沉积栅极绝缘层 3、非晶硅层 41、金属氧化物半导体层 42、及第二金属层 5;所述非晶硅层 41 与金属氧化物半导体层 42 构成有源层 4。

[0055] 具体的,采用化学气相沉积(CVD)法沉积所述栅极绝缘层 3、及非晶硅层 41,采用物理气相沉积(PVD)法沉积所述金属氧化物半导体层 42、及第二金属层 5。

[0056] 具体的,所述栅极绝缘层 3 的材料可以是氧化硅、氮化硅、或二者的组合。

[0057] 所述金属氧化物半导体层 42 的材料为 IGZO。

[0058] 所述第二金属层 5 的材料可以是钼、钛、铝和铜中的一种或多种的堆栈组合。

[0059] 步骤 3、请参阅图 3,采用一道光刻制程对所述第二金属层 5 及金属氧化物半导体层 42 进行图案化处理;在所述第二金属层 5 上形成一对应于所述栅极 2 上方的第一条形通道 51、及分别设于所述第一条形通道 51 两侧的源极 52 与漏极 53;在所述金属氧化物半导体层 42 上形成一对应于所述第一条形通道 51 的第二条形通道 421、及分别设于所述第二条形通道 421 两侧的第一、第二金属氧化物半导体段 422、423;所述非晶硅层 41 上对应于所述第二条形通道 421 下方的位置形成沟道区 415,且所述非晶硅层 41 上位于沟道区 415 的厚度等于其它区域的厚度;

[0060] 所述源极 52 与漏极 53 分别与所述第一金属氧化物半导体段 422、及第二金属氧

化物半导体段 423 的表面相接触,且所述源极 52 与第一金属氧化物半导体段 422 在基板 1 上分布的面积相同,所述漏极 53 与第二金属氧化物半导体段 423 在基板 1 上分布的面积相同。

[0061] 具体的,所述第一条形通道 51 与第二条形通道 421 的宽度相同,且小于所述栅极 2 的宽度。

[0062] 具体的,采用湿法蚀刻制程对所述第二金属层 5 及金属氧化物半导体层 42 进行图案化处理;在湿蚀刻过程中需要对蚀刻条件进行调试以避免产生 Undercut(底切) 现象。

[0063] 如果所述步骤 3 进行完之后,位于沟道区 415 的非晶硅层 41 上方没有金属氧化物半导体层 42 残留,即所述步骤 3 能够将位于沟道区 415 上方的金属氧化物半导体层 42 蚀刻干净的话,就无需再进行其它步骤,得到如图 3 所示的 TFT 基板结构;

[0064] 如果所述步骤 3 没有将位于沟道区 415 上方的金属氧化物半导体层 42 蚀刻干净的话,则继续进行步骤 4 或步骤 4' :

[0065] 步骤 4、对位于沟道区 415 的非晶硅层 41 进行表面处理,去除位于沟道区 415 上方的残留的金属氧化物半导体层 42,处理后所述非晶硅层 41 上位于沟道区 415 的厚度依然等于其它区域的厚度,得到如图 3 所示的 TFT 基板结构。

[0066] 步骤 4'、以所述源、漏极 52、53、及第一、第二金属氧化物半导体段 52、53 为刻蚀阻挡层,对位于沟道区 415 的非晶硅层 41 进行部分蚀刻,从而使得所述非晶硅层 41 上位于沟道区 415 的厚度小于其它区域的厚度,最终制得如图 4 所示的 TFT 基板结构。

[0067] 具体的,采用干法蚀刻制程对位于沟道区 415 的非晶硅层 41 进行蚀刻。

[0068] 上述 TFT 基板结构的制作方法,通过在非晶硅层上形成 IGZO 层,以代替传统结构中的 N 型重掺杂层,IGZO 层与源 / 漏极间的势垒较小,可形成欧姆接触,提高电流效率,无需再掺杂其它离子形成 N 型重掺杂层,并且由于 IGZO 层中有很多抓空穴的缺陷,在 TFT 工作过程中即使栅极施加很大负压,形成空穴导电通道,空穴也很难由源 / 漏极通过 IGZO 层及非晶硅层到达导电通道,改善了传统 TFT 基板结构的空穴导电区的漏电问题,同时改善了空穴电流翘曲严重,信赖性差的问题。

[0069] 综上所述,本发明的 TFT 基板结构,非晶硅层上设有金属氧化物半导体层代替 N 型重掺杂层,非晶硅层与金属层间的势垒较小,可形成欧姆接触,提高电流效率。本发明的 TFT 基板结构的制作方法,通过在非晶硅层上形成金属氧化物半导体层代替 N 型重掺杂层,非晶硅层与金属层间的势垒较小,可形成欧姆接触,提高电流效率,无需再掺杂其它离子形成 N 型重掺杂层,并且由于金属氧化物半导体层中有很多抓空穴的缺陷,在 TFT 工作过程中即使栅极施加很大负压,形成空穴导电通道,空穴也很难由源 / 漏极通过金属氧化物半导体层及半导体层到达导电通道,改善了传统 TFT 基板结构的空穴导电区的漏电问题,同时改善了空穴电流翘曲严重,信赖性差的问题。

[0070] 以上所述,对于本领域的普通技术人员来说,可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形,而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。




图 1




图 2




图 3




图 4




图 5

步骤1、提供基板(1)，在所述基板(1)上沉积第一金属层，  
并对所述第一金属层进行图案化处理，形成栅极(2)；

步骤2、依次在所述基板(1)与栅极(2)上沉积栅极绝缘层  
(3)、非晶硅层(41)、及金属氧化物半导体层(42)、及  
第二金属层5；所述非晶硅层(41)与金属氧化物半导体层  
(42)构成有源层(4)；

步骤3、采用一道光刻制程对所述第二金属层(5)及金属氧化物半导体层(42)进行图案化处理；在所述第二金属层(5)上形成一对应于所述栅极(2)上方的第一条形通道(51)、及分别设于所述第一条形通道(51)两侧的源极(52)与漏极(53)；在所述金属氧化物半导体层(42)上形成一对应于所述第一条形通道(51)的第二条形通道(421)、及分别设于所述第二条形通道(421)两侧的第一金属氧化物半导体段(422)、及第二金属氧化物半导体段(423)；所述非晶硅层(41)上对应于所述第二条形通道(421)的位置形成沟道区(415)，且所述非晶硅层(41)上位于沟道区(415)的厚度等于其它区域的厚度；  
所述源极(52)与漏极(53)分别与所述第一金属氧化物半导体段(422)、及第二金属氧化物半导体段(423)的表面相接触，且所述源极(52)与第一金属氧化物半导体段(422)在基板(1)上分布的面积相同，所述漏极(53)与第二金属氧化物半导体段(423)在基板(1)上分布的面积相同。

图 6




图 7




图 8