

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2012-128559  
(P2012-128559A)

(43) 公開日 平成24年7月5日(2012.7.5)

(51) Int.Cl.	F I	テーマコード (参考)
<b>G06F 17/16 (2006.01)</b>	G06F 17/16 A	5B013
<b>G06F 9/34 (2006.01)</b>	G06F 9/34 350B	5B033
<b>G06F 9/38 (2006.01)</b>	G06F 9/38 310X	5B056

審査請求 未請求 請求項の数 5 O L (全 17 頁)

(21) 出願番号 特願2010-278041 (P2010-278041)  
(22) 出願日 平成22年12月14日 (2010.12.14)

(71) 出願人 000005223  
富士通株式会社  
神奈川県川崎市中原区上小田中4丁目1番1号  
(74) 代理人 100099759  
弁理士 青木 篤  
(74) 代理人 100119987  
弁理士 伊坪 公一  
(74) 代理人 100081330  
弁理士 樋口 外治  
(74) 代理人 100114177  
弁理士 小林 龍  
(72) 発明者 都市 雅彦  
神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

最終頁に続く

(54) 【発明の名称】 演算処理装置


(57) 【要約】

【課題】 スライド命令の後続命令に対してもチェイニングを行って性能を向上することができる演算処理装置の提供を図る。

【解決手段】 同時アクセス可能な複数のメモリブロック bank 0 ~ bank 3 を有するデータメモリ 2 との間でデータを遣り取りする複数のベクトルパイプライン 1 2 1 ~ 1 2 4 を有する演算処理装置であって、前記データメモリに対するストライドアクセスを、基本パターンのデータサイズを決める第 1 パラメータと、該基本パターンにおける有効なデータ数を決める第 2 パラメータで規定する。

【選択図】 図 3

図3



## 【特許請求の範囲】

## 【請求項 1】

同時アクセス可能な複数のメモリブロックを有するデータメモリとの間でデータを遣り取りする複数のベクトルパイプラインを有する演算処理装置であって、

前記データメモリに対するストライドアクセスを、基本パターンのデータサイズを決める第 1 パラメータと、該基本パターンにおける有効なデータ数を決める第 2 パラメータで規定することを特徴とする演算処理装置。

## 【請求項 2】

前記第 1 パラメータを  $DST$  とし、前記第 2 パラメータを  $CNT$  とし、前記同時アクセス可能なメモリブロックの数を  $N$  とするとき、 $DST$  および  $CNT$  は、 $CNT \times N - DST$  を満たす整数として規定されることを特徴とする請求項 1 に記載の演算処理装置。

10

## 【請求項 3】

さらに、第 1 ビット幅を有する第 1 レジスタを有し、

前記ストライドアクセスにより同時にアクセスされるメモリブロックの数は、前記第 1 ビット幅に従って規定されることを特徴とする請求項 1 または 2 に記載の演算処理装置。

## 【請求項 4】

前記ストライドアクセスは、ストライドロード/ストア命令によるアクセスであり、

デコードした命令が前記ストライドロード/ストア命令のとき、該ストライドロード/ストア命令の先行命令がロード/ストア命令の場合には、当該先行命令が完了した時点で、前記ストライドロード/ストア命令を前記ベクトルパイプラインへ発行するようになっていることを特徴とする請求項 1 ~ 3 のいずれか 1 項に記載の演算処理装置。

20

## 【請求項 5】

さらに、アドレス生成部を有し、

該アドレス生成部は、前記第 1 および第 2 パラメータにより規定される前記基本パターンおよびベースアドレスを受け取って、前記複数のメモリブロックに対するアドレス信号をそれぞれ生成することを特徴とする請求項 1 ~ 4 のいずれか 1 項に記載の演算処理装置

## 【発明の詳細な説明】

## 【技術分野】

## 【0001】

この出願で言及する実施例は、演算処理装置に関する。

30

## 【背景技術】

## 【0002】

従来、配列データに対する計算（ベクトル演算）を 1 命令で処理可能な演算処理装置（プロセッサ）として、ベクトルプロセッサが利用されている。このようなベクトルプロセッサは、気象予測や流体解析といった科学技術計算に適用されているが、近年、携帯端末のソフトウェア無線（SDR：Software Defined Radio）への適用も考えられている。

## 【0003】

ベクトルプロセッサは、複数の演算器に対して連続的にデータを投入することで、高い演算スループットを得ることでき、1 サイクルで処理可能なデータ数を増やす様々な工夫も行われている。

40

## 【0004】

ところで、従来、ベクトルプロセッサ（演算処理装置）としては、様々なものが提案されている。

## 【先行技術文献】

## 【特許文献】

## 【0005】

【特許文献 1】特開 2000 - 259609 号公報

【特許文献 2】米国特許第 6591345 号明細書

## 【発明の概要】

50

## 【発明が解決しようとする課題】

## 【0006】

前述したように、ベクトルプロセッサは、一般に、[レイテンシ+データ数/演算器数]サイクルで処理を終えることができ、特に、メモリレイテンシによる性能低下を緩和できる特徴に注目して研究が行われてきた。

## 【0007】

ところで、組み込み用途では、消費電力が大きくて性能予測が難しいキャッシュメモリを用いることなく、高速なローカルメモリを採用することがある。この場合、大容量の外部メモリとローカルメモリ間の通信はプログラマが責任を持つことになるが、データメモリを固定レイテンシでアクセスできるため、パイプラインストールなどの制御を少なくすることができ、回路の単純化や占有面積の低減を図ることができる。

## 【0008】

しかしながら、ストライドアクセスの飛び飛びのアドレスでは、実際に使用するデータサイズよりも広い範囲をアクセスすることになり、連続アクセスのように1サイクルでメモリアクセスが完了しない。そのため、後続命令とのチェイニングができず、性能劣化の原因になることがある。

## 【0009】

また、データをどこまで転送したかを管理して、処理も遅らせることも考えられるが、制御が複雑になるといった問題がある。

## 【課題を解決するための手段】

## 【0010】

一実施形態によれば、同時アクセス可能な複数のメモリブロックを有するデータメモリとの間でデータを遣り取りする複数のベクトルパイプラインを有する演算処理装置が提供される。

## 【0011】

前記データメモリに対するストライドアクセスを、基本パターンのデータサイズを決める第1パラメータと、該基本パターンにおける有効なデータ数を決める第2パラメータで規定する。

## 【発明の効果】

## 【0012】

開示の演算処理装置は、ストライド命令の後続命令に対してもチェイニングを行って性能向上を図ることができるという効果を奏する。

## 【図面の簡単な説明】

## 【0013】

【図1】演算処理装置の一例における命令実行を説明するためのタイムチャートである。

【図2】ベクトル命令のチェイニングを説明するためのタイムチャートである。

【図3】本実施例の演算処理装置の構成例を示すブロック図である。

【図4】図3の演算処理装置におけるデータメモリの読み出しシーケンスの一例を説明するための図である。

【図5】図3の演算処理装置におけるデータメモリのアドレス割り当てを説明するための図である。

【図6】図3の演算処理装置におけるスカラーレジスタを説明するための図である。

【図7】図3の演算処理装置におけるベクトルレジスタを説明するための図である。

【図8】本実施例の演算処理装置におけるシーケンシャルアクセスの一例を説明するためのタイムチャートである。

【図9】本実施例の演算処理装置によるストライドアクセスの一例を説明するための図である。

【図10】図9のストライドアクセスを説明するためのタイムチャートである。

【図11】本実施例の演算処理装置によるストライドアクセスの他の例を説明するための図である。

10

20

30

40

50

【図 1 2】図 1 1 のストライドアクセスを説明するためのタイムチャートである。

【図 1 3】本実施例の演算処理装置によるストライドアクセスのさらに他の例を説明するための図である。

【図 1 4】図 1 3 のストライドアクセスを説明するためのタイムチャートである。

【図 1 5】本実施例の演算処理装置におけるストライドアクセスの動作を規定するパラメータを説明するための図である。

【図 1 6】本実施例の演算処理装置におけるアドレス生成部の一例を示すブロック図である。

【発明を実施するための形態】

【0014】

まず、本実施例の演算処理装置を詳述する前に、演算処理装置の一例における命令の実行、並びに、ベクトル命令のチェイニングを、図 1 および図 2 を参照して説明する。

【0015】

図 1 は、演算処理装置の一例における命令実行を説明するためのタイムチャートである。ここで、演算処理装置（ベクトルプロセッサ）は、配列データに対するベクトル演算を 1 命令で処理可能なプロセッサであり、演算器に対して連続的にデータを投入することで高い演算スループットを得るようになっている。

【0016】

また、ベクトルプロセッサは、並列に動作可能な複数の演算器を有し、連続した配列データに対しては、 $[\text{スタートアップ（レイテンシ）} + \text{データ数} / \text{演算器数}]$  サイクルで処理するようになっている。

【0017】

また、同時動作可能な複数のベクトルパイプラインを設け、命令を並列に実行することで、さらなる性能向上を図ることも行われている。

【0018】

具体的に、図 1 に示されるように、例えば、8 個の 16 ビット演算器を有するベクトルプロセッサは、64 要素の配列データに対して演算を行う場合、スタートアップを 4 にすると、 $4 + 64 / 8 = 12$  サイクルで演算を終えることができる。なお、スタートアップは、全てのパイプラインにデータが流れるまでの時間（サイクル）に対応する。

【0019】

ここで、各演算器では、命令のフェッチ（fetch）、デコード（decode）、レジスタからの読み出し（reg. read）、実行（execute）およびライトバック（writeback）の 5 つの処理が行われる。

【0020】

なお、図 1 の各ブロック中の『0..7』, 『8..15』, ..., 『56..63』は、64 要素の配列データにおいて、各演算器で 1 サイクルごとに処理される 8 要素のデータを示している。

【0021】

図 2 は、ベクトル命令のチェイニングを説明するためのタイムチャートである。図 2 において、参照符号 v l d h は、ハーフワード（halfword）データをデータメモリから読み出してレジスタに格納させる命令であり、また、v a d d h は、ベクトルレジスタ同士の加算を行わせる命令である。

【0022】

具体的に、図 2 の命令『vldh sr1 vr0』は、s r 1 が示すアドレスから連続した領域にメモリアクセスを行わせ、v r 0 ~ v r 6 3 へ格納させる命令である。なお、『vaddh vr0 vr64 vr128』は、先行する v l d h とデータ依存があるが、5 サイクル目には v a d d h 命令で一番先に行う演算に必要なデータが参照可能になるため、このタイミングから v a d d h の演算を開始することができる。

【0023】

それ以降、v a d d h は、先行の v l d h 命令を追いかけるかのように、メモリから読

10

20

30

40

50

み出されるデータを次々と処理し、5 サイクル目以降、それぞれのベクトルパイプラインで `v l d h` と `v a d d h` は同時に動作する。

【0024】

このようなベクトル命令間の並列動作をチェイニングというが、`v l d h` 命令により読み出されるデータサイズと、`v a d d h` 命令により必要とされるデータサイズが同じであれば、データ依存関係を満たして正しく演算することが可能になる。

【0025】

ところで、ベクトルプロセッサは、配列データの演算といった連続データを扱うことに向いており、連続したメモリアドレスに対するアクセスをシーケンシャルアクセスという。

【0026】

しかしながら、連続したデータだけではなく、より複雑なデータパターンに対する演算を行いたいという要求がある。これは、例えば、ソフトウェア無線 (SDR : Software Defined Radio) への適用といったものが考えられ、一定の間隔で並んだデータを抽出して演算を行うといった処理である。

【0027】

その場合、メモリ上に並んだデータから必要なデータだけを取り出して、ロード/ストアする命令が必要になる。一般に、このようなアクセスパターンは、ストライドアクセスと呼ばれている。

【0028】

しかしながら、ストライドアクセス (ストライド命令) の飛び飛びのアドレスでは、実際に使用するデータサイズよりも広い範囲をアクセスすることになり、連続アクセスのように1サイクルでメモリアccessが完了しない。

【0029】

そのため、後続命令とのチェイニングができず、性能劣化の原因になることがある。また、データをどこまで転送したかを管理して、処理も遅らせることも考えられるが、制御が複雑になる。

【0030】

以下、演算処理装置の実施例を、添付図面を参照して詳述する。図3は、本実施例の演算処理装置の構成例を示すブロック図である。図3において、参照符号1は演算処理装置、2はデータメモリ、そして、3は命令メモリ (IMEM) を示す。

【0031】

演算処理装置1は、デコーダ (デコードロジック) 11、ベクトルパイプライン部12、スカラーレジスタ (SR) 13、ベクトルレジスタ (VR) 14、マルチプレクサ・デマルチプレクサ (MUX/DEMUX) 15、および、アドレス生成部16を有する。

【0032】

ベクトルパイプライン部12は、4本のパイプラインを有する。その内、2本がALU、乗算、論理演算などの演算命令を実行するベクトルパイプライン121、122である。また、残りの2本がロード・ストア (Load/Store) などの転送命令を実行するベクトルパイプライン123、124である。

【0033】

各ベクトルパイプライン121~124は、例えば、16ビットの演算器を8個ずつ有し、それぞれ毎サイクル、16ビット演算を8並列で演算することができる。データメモリ2は、4つのバンク (メモリブロック) `bank 0` ~ `bank 3` を有し、マルチプレクサ・デマルチプレクサ15を介してベクトルパイプライン123、124に接続されている。

【0034】

アドレス生成部16は、デコーダ11の出力に応じて、例えば、ストライドロードストア命令 (ストライドLoad/Store命令) のときに、図8~図14を参照して説明する処理を行うために、データメモリ2に対するアドレス信号等を生成する。

10

20

30

40

50

## 【 0 0 3 5 】

なお、スカラーレジスタ 1 3 は、例えば、3 2 ビット幅のレジスタで 4 つのエントリを有し、また、ベクトルレジスタ 1 4、例えば、1 2 8 ビット幅のレジスタで 8 つのエントリを有している。

## 【 0 0 3 6 】

図 4 は、図 3 の演算処理装置におけるデータメモリの読み出しシーケンスの一例を説明するための図である。

## 【 0 0 3 7 】

図 4 に示されるように、データメモリ 2 の読み出しシーケンスは、アドレス (address) が入力されてから、次のクロック (clock) でデータ (read data) が読み出される。すなわち、データメモリは、レイテンシが 1 のローカルメモリとなっている。なお、命令メモリもレイテンシが 1 のローカルメモリとなっている。

10

## 【 0 0 3 8 】

図 5 は、図 3 の演算処理装置におけるデータメモリのアドレス割り当てを説明するための図である。データメモリ 2 は、4 つのバンク bank 0 ~ bank 3 を有し、各バンク bank 0 ~ bank 3 は、例えば、それぞれ 1 2 8 ビット幅の読み出し / 書き込み共用のアクセスポートを 1 つ有する。なお、アドレスは、例えば、バンクインタリーブ方式で割り振られている。

## 【 0 0 3 9 】

具体的に、バイトアドレス 0 ~ 1 5 の 1 6 バイト (1 2 8 ビット) のデータは、データメモリ 2 のバンク bank 0 (dmem-bank0) に格納 (転送) され、また、バイトアドレス 1 6 ~ 3 1 の 1 6 バイトのデータは、バンク bank 1 (dmem-bank1) に格納される。

20

## 【 0 0 4 0 】

さらに、バイトアドレス 3 2 ~ 4 7 の 1 6 バイトのデータは、データメモリ 2 のバンク bank 2 (dmem-bank2) に格納され、また、バイトアドレス 4 8 ~ 6 3 の 1 6 バイトのデータは、バンク bank 3 (dmem-bank3) に格納される。そして、バイトアドレス 6 4 ~ 7 9 の 1 6 バイトのデータは、再びバンク bank 0 (dmem-bank0) に格納され、同様の処理が繰り返される。

## 【 0 0 4 1 】

従って、或るデータにアクセスしたい場合、各バンクメモリの物理アドレスは、次のように求めることができる。

30

バンクメモリの物理アドレス

$$= (\text{データのバイトアドレス}) \div (\text{各バンクのラインサイズ} \times \text{バンク数})$$

$$= (\text{データのバイトアドレス}) \div (16 \times 4)$$

## 【 0 0 4 2 】

図 6 は、図 3 の演算処理装置におけるスカラーレジスタを説明するための図であり、また、図 7 は、図 3 の演算処理装置におけるベクトルレジスタを説明するための図である。

## 【 0 0 4 3 】

図 6 に示されるように、スカラーレジスタ (SR) 1 3 は、例えば、3 2 ビット幅のレジスタであり、例えば、アドレス (address) 等のデータが格納される。

40

## 【 0 0 4 4 】

図 7 に示されるように、ベクトルレジスタ (VR) 1 4 は、例えば、1 2 8 ビット幅のレジスタであり、例えば、1 6 ビットデータの各要素が 8 個ずつ格納される。すなわち、ベクトルレジスタ 1 4 の各エントリには、それぞれ要素 0 ~ 7, 要素 8 ~ 1 5, 要素 1 6 ~ 2 3, ... が格納される。

## 【 0 0 4 5 】

ここで、前に、図 1 を参照して説明したように、ベクトルプロセッサ (各演算器) では、命令のフェッチ (fetch)、デコード (decode)、レジスタからの読み出し (reg. read)、実行 (execute) およびライトバック (writeback) の各ステージの処理が行われる。

## 【 0 0 4 6 】

50

なお、図3に示すデコーダ11は、例えば、フェッチした命令をデコードし、1サイクルに1命令ずつベクトルパイプラインに投入する。なお、各命令で演算するデータ数は、例えば、ベクトルレングス (Vector Length: VL) という制御レジスタで管理される。

【0047】

図8は、本実施例の演算処理装置におけるシーケンシャルアクセスの一例を説明するためのタイムチャートである。ここで、データメモリ2の各バンクbank0~bank3には、図5を参照して説明した16バイトのデータがそれぞれ格納されている。

【0048】

すなわち、図8に示されるように、実行(演算)ステージでは、アドレスA, A+1, ...に従ってデータメモリ2をアクセスしたデータを演算し、そして、ライトバックステージでその演算結果をベクトルレジスタ14の各エントリにライトバックされる。

10

【0049】

ここで、アドレスAによりアクセスされる各バンクのバイトアドレスは、例えば、サイクル1でbank0のバイトアドレス0~15、また、サイクル2でbank1のバイトアドレス16~31となる。そして、例えば、サイクル3でbank2のバイトアドレス32~47、また、サイクル4でbank3のバイトアドレス32~63となる。

【0050】

さらに、次のアドレスA+1によりアクセスされる各バンクのバイトアドレスは、例えば、サイクル5でbank0のバイトアドレス64~79、また、サイクル6でbank1のバイトアドレス80~95となる。そして、例えば、サイクル7でbank2のバイトアドレス96~111、また、サイクル8でbank3のバイトアドレス112~127となる。

20

【0051】

なお、ライトバックステージでは、例えば、サイクル2からベクトルレジスタ14のエントリ0, 1, 2...に対して、データメモリ2において前のサイクルでアクセスされた128ビット(16バイト)のデータの格納(ライトバック)が行われる。

【0052】

このように、シーケンシャルアクセスを行うベクトルロード命令では、各バンクbank0~bank3のデータ幅(128ビット)と転送先のベクトルレジスタ14のデータ幅が同じであるため、毎サイクル1バンクずつアクセスすればよいことになる。

30

【0053】

次に、命令をデコードしたときに、ストライドロードストア命令(ストライドLoad/Store命令)であった場合の動作を説明する。命令をデコードしたときに、ストライドLoad/Store命令であった場合、命令発行制御部は、先行命令でLoad/Store命令が実行されているか否かを確認する。

【0054】

Load/Store命令が実行中であれば、そのLoad/Store命令が完了するまでベクトルパイプラインへの発行を待つ。そして、先行のLoad/Store命令が完了した時点で、ストライドLoad/Store命令がベクトルパイプラインへ発行される。

【0055】

ストライドLoad/Store命令を実行中は、後続の命令がLoad/Store命令であれば、発行部はベクトルパイプラインへの命令発行を、そのストライドLoad/Storeが完了するまで発行を待ち合わせる。

40

【0056】

ベクトルパイプラインにストライドLoad/Store命令が投入されると、ベクトル命令は、引数であるスカラーレジスタ(SR)13を読み出し、アクセスデータパターン(sr0~sr31)を読み出す。

【0057】

アクセスデータパターンは、ディスタンス(distance)およびカウント(count)という2つのパラメータで決まる基本パターン(ストライドパターン)の繰り返しとして規定

50

される。ここで、ディスタンスは、基本パターンのデータサイズを決めるパラメータであり、また、カウントは、有効なデータ数を決めるパラメータである。

【0058】

図9は、本実施例の演算処理装置によるストライドアクセスの一例を説明するための図であり、また、図10は、図9のストライドアクセスを説明するためのタイムチャートである。なお、図9および図10は、distance = 4, count = 2のバイトデータ (distance = 2, count = 1のハーフデータ)のストライドLoad/Store命令を説明するためのものである。

【0059】

distance = 4でcount = 2の場合、すなわち、基本パターンのデータサイズが4バイトで、有効なデータ数が2バイトの場合、図9に示されるように、データメモリ2のバンクbank0 ~ bank3からベクトルレジスタ(VR)14へデータが転送される。

10

【0060】

すなわち、bank0のバイトアドレス0 ~ 3中のアドレス0, 1のデータ、バイトアドレス4 ~ 7中のアドレス4, 5のデータ、...、bank1のバイトアドレス28 ~ 31中のアドレス28, 29のデータが、VRのエントリに格納される。

【0061】

ここで、バイトアドレス0 ~ 3において、最初のアドレス0がベースアドレス(基底アドレス)になり、また、バイトアドレス4 ~ 7において、最初のアドレス4がベースアドレスになる。

20

【0062】

次に、bank2のバイトアドレス32 ~ 35中のアドレス32, 33のデータ、バイトアドレス36 ~ 39中のアドレス36, 37のデータ、...、bank3のバイトアドレス60 ~ 63中のアドレス60, 61のデータが、VRのエントリに格納される。

【0063】

さらに、bank0のバイトアドレス64 ~ 67中のアドレス64, 65のデータ、バイトアドレス68 ~ 71中のアドレス68, 69のデータ、...、bank1のバイトアドレス92 ~ 95中のアドレス92, 93のデータが、VRのエントリに格納される。

【0064】

このように、ロード命令(Load)では、データメモリ2上のデータから2バイトおきのデータを抽出し、それらのデータを整列させてベクトルレジスタ14へ転送(格納)する。

30

【0065】

ここで、ベクトルレジスタ14のデータ幅は128ビットなので、図10に示されるように、2つのバンクを同時にアクセスすることで、データメモリ2における128ビットのデータを扱うようになっている。

【0066】

すなわち、サイクル1では、アドレスAによるbank0のバイトアドレス0 ~ 15、および、bank1のバイトアドレス16 ~ 31を同時にアクセスする。また、サイクル2では、アドレスAによるbank2のバイトアドレス32 ~ 47、および、bank3のバイトアドレス48 ~ 63を同時にアクセスする。

40

【0067】

さらに、サイクル3では、アドレスA + 1によるbank0のバイトアドレス64 ~ 79、および、bank1のバイトアドレス80 ~ 95を同時にアクセスする。そして、サイクル4では、アドレスA + 1によるbank2のバイトアドレス96 ~ 111、および、bank3のバイトアドレス112 ~ 127を同時にアクセスする。

【0068】

なお、ライトバックステージでは、例えば、サイクル2からベクトルレジスタ14のエントリ0, 1, 2...に対して、データメモリ2において前のサイクルでアクセスされた2つのバンクからの128ビットのデータ転送が行われる。

50

## 【 0 0 6 9 】

従って、distance = 4 でcount = 2 のバイトデータのストライドLoad/Store命令では、2 つバンクを同時アクセスすることにより、転送先ベクトルレジスタ 1 4 のデータ幅と同じ 1 2 8 ビットにすることができる。

## 【 0 0 7 0 】

なお、有効なデータのバイトアドレスは、必ず連番になるので、ベースアドレスまたはベースアドレス + 1 のどちらを演算子として使用するかを決めればよいことになる。

## 【 0 0 7 1 】

このように、本実施例によれば、毎サイクルで、ベクトルパイプラインのデータ幅と同じデータ転送を可能にすることができる。これにより、ストライドロード/ストア命令（ストライドLoad/Store命令）の後続命令に対しても、チェイニングを行うことが可能になり、演算処理装置の性能向上を図ることができる。

10

## 【 0 0 7 2 】

なお、命令をデコードしたとき、ストライドLoad/Store命令であった場合、このストライドLoad/Store命令の先行命令がLoad/Store命令の場合には、その先行命令が完了した時点で、ストライドLoad/Store命令をベクトルパイプラインへ発行するようになっている。これは、後述する他のストライドアクセスの例でも同様である。

## 【 0 0 7 3 】

図 1 1 は、本実施例の演算処理装置によるストライドアクセスの他の例を説明するための図であり、また、図 1 2 は、図 1 1 のストライドアクセスを説明するためのタイムチャートである。なお、図 1 1 および図 1 2 は、distance = 6 , count = 2 のバイトデータ（distance = 3 , count = 1 のハーフデータ）のストライドLoad/Store命令を説明するためのものである。

20

## 【 0 0 7 4 】

distance = 6 でcount = 2 の場合、すなわち、基本パターンのデータサイズが 6 バイトで、有効なデータ数が 2 バイトの場合、図 1 1 に示されるように、データメモリ 2 のバンク bank 0 ~ bank 3 からベクトルレジスタ（VR）1 4 へデータが転送される。

## 【 0 0 7 5 】

すなわち、bank 0 のバイトアドレス 0 ~ 5 中のアドレス 0 , 1 のデータ、バイトアドレス 6 ~ 1 1 中のアドレス 6 , 7 のデータ、...、bank 2 のバイトアドレス 4 2 ~ 4 7 中のアドレス 4 2 , 4 3 のデータが、VR のエントリに格納される。

30

## 【 0 0 7 6 】

次に、bank 3 のバイトアドレス 4 8 ~ 5 3 中のアドレス 4 8 , 4 9 のデータ、バイトアドレス 5 4 ~ 5 9 中のアドレス 5 4 , 5 5 のデータ、...、bank 1 のバイトアドレス 9 0 ~ 9 5 中のアドレス 9 0 , 9 1 のデータが、VR のエントリに格納される。

## 【 0 0 7 7 】

さらに、bank 2 のバイトアドレス 9 6 ~ 1 0 1 中のアドレス 9 6 , 9 7 のデータ、バイトアドレス 1 0 2 ~ 1 7 中のアドレス 1 0 2 , 1 0 3 のデータ、...、bank 0 のバイトアドレス 1 3 8 ~ 1 4 3 中のアドレス 1 3 8 , 1 3 9 のデータが、VR のエントリに格納される。

40

## 【 0 0 7 8 】

ここで、ベクトルレジスタ 1 4 のデータ幅は 1 2 8 ビットなので、図 1 2 に示されるように、3 つのバンクを同時にアクセスすることで、データメモリ 2 における 1 2 8 ビットのデータを扱うようになっている。

## 【 0 0 7 9 】

すなわち、サイクル 1 では、アドレス A による bank 0 のバイトアドレス 0 ~ 1 5、bank 1 のバイトアドレス 1 6 ~ 3 1、および、アドレス A による bank 2 のバイトアドレス 3 2 ~ 4 7 を同時にアクセスする。

## 【 0 0 8 0 】

また、サイクル 2 では、アドレス A による bank 3 のバイトアドレス 3 2 ~ 6 3、ア

50

ドレス A + 1 による bank 0 のバイトアドレス 64 ~ 79、および、bank 1 のバイトアドレス 80 ~ 95 を同時にアクセスする。

【0081】

さらに、サイクル 3 では、アドレス A + 1 による bank 2 のバイトアドレス 96 ~ 111、bank 3 のバイトアドレス 112 ~ 127、および、アドレス A + 2 による bank 0 のバイトアドレス 128 ~ 142 を同時にアクセスする。

【0082】

なお、ライトバックステージでは、例えば、サイクル 2 からベクトルレジスタ 14 のエントリ 0, 1, 2... に対して、データメモリ 2 において前のサイクルでアクセスされた 3 つのバンクからの 128 ビットのデータ転送が行われる。

【0083】

従って、distance = 6 で count = 2 のバイトデータのストライド Load/Store 命令では、3 つバンクを同時アクセスすることにより、転送先のベクトルレジスタ 14 のデータ幅と同じ 128 ビットにすることができる。

【0084】

このように、本実施例によれば、毎サイクルで、ベクトルパイプラインのデータ幅と同じデータ転送が可能になり、ストライド Load/Store 命令の後続命令に対しても、チェイニングを行うことが可能になり、演算処理装置の性能向上を図ることができる。

【0085】

図 13 は、本実施例の演算処理装置によるストライドアクセスのさらに他の例を説明するための図であり、また、図 14 は、図 13 のストライドアクセスを説明するためのタイムチャートである。なお、図 13 および図 14 は、distance = 5, count = 2 のバイトデータのストライド Load/Store 命令を説明するためのものである。

【0086】

distance = 5 で count = 2 の場合、すなわち、基本パターンのデータサイズが 5 バイトで、有効なデータ数が 2 バイトの場合、図 13 に示されるように、データメモリ 2 のバンク bank 0 ~ bank 3 からベクトルレジスタ (VR) 14 へデータが転送される。

【0087】

すなわち、bank 0 のバイトアドレス 0 ~ 4 中のアドレス 0 ~ 2 のデータ、バイトアドレス 5 ~ 9 中のアドレス 5 ~ 7 のデータ、...、bank 1 のバイトアドレス 25 ~ 29 中のアドレス 25 のデータが、VR のエントリに格納される。

【0088】

次に、bank 1 のバイトアドレス 25 ~ 29 中のアドレス 26, 27 のデータ、バイトアドレス 30 ~ bank 2 のバイトアドレス 34 中のアドレス 30 ~ 32 のデータ、...、bank 3 のバイトアドレス 50 ~ 54 中のアドレス 50, 51 のデータが、VR のエントリに格納される。

【0089】

さらに、bank 3 のバイトアドレス 50 ~ 54 中のアドレス 52 のデータ、バイトアドレス 55 ~ 59 中のアドレス 55 ~ 57 のデータ、...、bank 0 のバイトアドレス 75 ~ 79 中のアドレス 75 ~ 77 のデータが、VR のエントリに格納される。

【0090】

ここで、ベクトルレジスタ 14 のデータ幅は 128 ビットなので、図 14 に示されるように、2 つのバンクを同時にアクセスすることで、データメモリ 2 における 128 ビットのデータを扱うようになっている。

【0091】

すなわち、サイクル 1 では、アドレス A による bank 0 のバイトアドレス 0 ~ 15、および、bank 1 のバイトアドレス 16 ~ 31 を同時にアクセスする。また、サイクル 2 では、アドレス A による bank 2 のバイトアドレス 32 ~ 47、および、bank 3 のバイトアドレス 48 ~ 63 を同時にアクセスする。

【0092】

10

20

30

40

50

さらに、サイクル3では、アドレスA + 1によるbank 0のバイトアドレス64 ~ 79、および、bank 1のバイトアドレス80 ~ 95を同時にアクセスする。そして、サイクル4では、アドレスA + 1によるbank 2のバイトアドレス96 ~ 111、および、bank 3のバイトアドレス112 ~ 127を同時にアクセスする。

【0093】

なお、ライトバックステージでは、例えば、サイクル2からベクトルレジスタ14のエントリ0, 1, 2...に対して、データメモリ2において前のサイクルでアクセスされた2つのバンクからの128ビットのデータ転送が行われる。

【0094】

従って、distance = 5でcount = 2のバイトデータのストライドLoad/Store命令では、2つバンクを同時アクセスすることにより、転送先ベクトルレジスタ14のデータ幅と同じ128ビットにすることができる。

10

【0095】

このように、本実施例によれば、毎サイクルで、ベクトルパイプラインのデータ幅と同じデータ転送が可能になり、ストライドLoad/Store命令の後続命令に対しても、チェイニングを行うことが可能になり、演算処理装置の性能向上を図ることができる。

【0096】

以上、詳述したように、ディスタンスおよびカウントの2つのパラメータで規定される基本パターン(ストライドパターン)に従って、同時に2または3つのバンクをアクセスすることにより、転送先ベクトルレジスタのデータ幅と同じにすることができる。

20

【0097】

図15は、本実施例の演算処理装置におけるストライドアクセスの動作を規定するパラメータを説明するための図である。図15において、distance(ディスタンス)は、基本パターンのデータサイズを決めるパラメータであり、また、count(カウント)は、有効なデータ数を決めるパラメータである。

【0098】

また、図15において、『o』は、データメモリ2から1サイクルで取り込んでベクトルレジスタ14に格納することができる場合を示し、また、『x』は、パイプラインをストールせせる場合を示している。

【0099】

図15に示されるように、例えば、パラメータdistance(ディスタンス)をDSTとし、パラメータcount(カウント)をCNTとし、同時アクセス可能なバンクの数をNとすると、DSTおよびCNTは、次の式を満たす整数として定義することができる。

$$CNT \times N \geq DST$$

30

【0100】

図16は、本実施例の演算処理装置におけるアドレス生成部の一例を示すブロック図であり、図8 ~ 図14を参照して説明したデータメモリ2に対するストライドアクセスのためのアドレス信号等を生成するアドレス生成部16の一例を示すものである。ここで、アドレス生成部16は、ベースアドレス、ストライドパターン(基本パターン)およびオPCODEを受け取って、データメモリ2に対する各種の信号を生成する。

40

【0101】

図16に示されるように、アドレス生成部16は、データメモリ2の各バンクbank 0 ~ bank 3に対するアドレスAdd 0 ~ Add 3、チップセレクト信号CS 0 ~ CS 3、および、ライトイネーブル信号WE 0 ~ WE 3を生成する。

【0102】

アドレス生成部16は、セクタ161 ~ 165、フリップフロップ166、インクリメント回路167、および、制御回路168を有する。セクタ161 ~ 163は、それぞれbank 0 ~ bank 3に対するアドレスを選択するもので、ベースアドレス或いはそのベースアドレス(またはフリップフロップ166の出力)にインクリメント回路167により1を加算したアドレスを選択して出力する。

50

## 【 0 1 0 3 】

制御回路 1 6 8 は、2つのパラメータ distance および count により規定されるストライドパターンおよびオペコードを受け取って、bank 0 ~ bank 3 に対するチップセレクト信号 CS 0 ~ CS 3 およびライトイネーブル信号 WE 0 ~ WE 3 を生成する。なお、制御回路 1 6 8 は、各セクタ 1 6 1 ~ 1 6 5 に対する制御信号も生成する。

## 【 0 1 0 4 】

以上、詳述した実施例において、データメモリ 2 は、4つのバンク bank 0 ~ bank 3 を有するものに限定されず、また、演算処理装置 1 が同時アクセス可能であれば、バンク以外の複数のメモリブロックを有するものでもよい。さらに、データメモリ 2 に対するストライドアクセスは、ストライドLoad/Store命令に限定されるものでもない。

10

## 【 0 1 0 5 】

以上の実施例を含む実施形態に関し、さらに、以下の付記を開示する。

## ( 付記 1 )

同時アクセス可能な複数のメモリブロックを有するデータメモリとの間でデータを遣り取りする複数のベクトルパイプラインを有する演算処理装置であって、

前記データメモリに対するストライドアクセスを、基本パターンのデータサイズを決める第 1 パラメータと、該基本パターンにおける有効なデータ数を決める第 2 パラメータで規定することを特徴とする演算処理装置。

## 【 0 1 0 6 】

## ( 付記 2 )

前記第 1 パラメータを DST とし、前記第 2 パラメータを CNT とし、前記同時アクセス可能なメモリブロックの数を N とするとき、DST および CNT は、 $CNT \times N \geq DST$  を満たす整数として規定されることを特徴とする付記 1 に記載の演算処理装置。

20

## 【 0 1 0 7 】

## ( 付記 3 )

さらに、第 1 ビット幅を有する第 1 レジスタを有し、

前記ストライドアクセスにより同時にアクセスされるメモリブロックの数は、前記第 1 ビット幅に従って規定されることを特徴とする付記 1 または 2 に記載の演算処理装置。

## 【 0 1 0 8 】

## ( 付記 4 )

前記第 1 レジスタは、前記第 1 ビット幅の複数のエントリを有するベクトルレジスタであることを特徴とする付記 2 または 3 に記載の演算処理装置。

30

## 【 0 1 0 9 】

## ( 付記 5 )

前記ストライドアクセスは、ストライドロード/ストア命令によるアクセスであり、

デコードした命令が前記ストライドロード/ストア命令のとき、該ストライドロード/ストア命令の先行命令がロード/ストア命令の場合には、当該先行命令が完了した時点で、前記ストライドロード/ストア命令を前記ベクトルパイプラインへ発行するようになっていることを特徴とする付記 1 ~ 4 のいずれか 1 項に記載の演算処理装置。

## 【 0 1 1 0 】

## ( 付記 6 )

さらに、アドレス生成部を有し、

該アドレス生成部は、前記第 1 および第 2 パラメータにより規定される前記基本パターンおよびベースアドレスを受け取って、前記複数のメモリブロックに対するアドレス信号をそれぞれ生成することを特徴とする付記 1 ~ 5 のいずれか 1 項に記載の演算処理装置。

40

## 【 0 1 1 1 】

## ( 付記 7 )

前記アドレス生成部は、

前記基本パターンにおける有効なデータのアドレスを、前記ベースアドレスをインクリメントして生成することを特徴とする付記 6 に記載の演算処理装置。

50

【 0 1 1 2 】

( 付 記 8 )

前記メモリブロックは、前記データメモリにおけるバンクであることを特徴とする付記 1 ~ 7 のいずれか 1 項に記載の演算処理装置。


【 符号の説明 】

【 0 1 1 3 】

- 1 演算処理装置 (ベクトルプロセッサ)
  - 2 データメモリ
  - 3 命令メモリ ( I M E M )
  - 1 1 デコーダ (デコードロジック)
  - 1 2 ベクトルパイプライン部
  - 1 3 スカラーレジスタ ( S R )
  - 1 4 ベクトルレジスタ ( V R )
  - 1 5 マルチプレクサ・デマルチプレクサ ( MUX / DEMUX )
  - 1 6 アドレス生成部
- b a n k 0 ~ b a n k 3      バンク (メモリブロック)
- C N T      カウント ( count : 第 2 パラメータ )
- D S T      ディスタンス ( distance : 第 1 パラメータ )
- N      同時アクセス可能なバンク (メモリブロック) の数


【 図 1 】

図1




【 図 2 】

図2




【 図 3 】

図3




【 図 4 】

図4




【 図 5 】

図5




【 図 6 】

図6




【 図 7 】

図7




【 図 8 】

図8




【図9】

図9




【図10】

図10




【図11】

図11




【図12】

図12




【 図 1 3 】

図13



【 図 1 4 】

図14




【 図 1 5 】

図15

		DST(distance: デイスタンス)							
		1	2	3	4	5	6	7	8
CNT (count) (カウンタ)	1	o	o	o	o	x	x	x	x
	2	x	o	o	o	o	o	o	o
	3	x	x	o	o	o	o	o	o
	4	x	x	x	o	o	o	o	o
	5	x	x	x	x	o	o	o	o
	6	x	x	x	x	x	o	o	o
	7	x	x	x	x	x	x	o	o
	8	x	x	x	x	x	x	x	o

【 図 1 6 】

図16



フロントページの続き

Fターム(参考) 5B013 AA20

5B033 AA04 DB12

5B056 AA05 BB32 DD12