



[12] 发 明 专 利 说 明 书

专利号 ZL 02802709.4

[45] 授权公告日 2005 年 10 月 12 日

[11] 授权公告号 CN 1223103C

[22] 申请日 2002.6.28 [21] 申请号 02802709.4

[30] 优先权

[32] 2001.6.28 [33] KR [31] 2001/42669

[32] 2001.7.7 [33] KR [31] 2001/40714

[86] 国际申请 PCT/KR2002/001242 2002.6.28

[87] 国际公布 WO2003/003602 英 2003.1.9

[85] 进入国家阶段日期 2003.4.22

[71] 专利权人 三星电子株式会社

地址 韩国京畿道

[72] 发明人 黄承吾 朴永秀 李国熙 金宰烈

郭龙准 崔成豪 李周镐 梁景喆

李炫又

审查员 杨艳丽

[74] 专利代理机构 北京市柳沈律师事务所


代理人 邵亚丽

权利要求书 5 页 说明书 69 页 附图 13 页

[54] 发明名称 移动通信系统中用于进行发送和接收的设备和方法

[57] 摘要

在用于移动通信系统的发送器中用于 DCH(专用信道)编码器和 DSCH(下行链路共享信道)编码器的编码方法和设备, 该移动通信系统包括编码 10 个输入 TFCI(传输格式组合指示符)位当中的 k 个位的 DCH 编码器和编码输入 TFCI 位当中的其余 $(10 - k)$ 个位的 DSCH 编码器。所述方法包括通过 DCH 编码器, 把 k 个输入位编码成 32 个位, 生成第一编码位流, 和根据与 k 值相对应的特定掩码模式, 收缩第一编码位流, 输出 $(3k + 1)$ - 位流; 和通过 DSCH 编码器, 把 $(10 - k)$ 个输入位编码成 32 个位, 生成第二编码位流, 和根据与 $(10 - k)$ 值相对应的特定掩码模式, 收缩第二编码位流, 输出 $\{3 * (10 - k) + 1\}$ - 位流。



1. 一种移动通信系统的发送机中用于在专用信道 DCH 编码器和下行链路共享信道 DSCH 编码器中进行编码的发送方法, 所述移动通信系统包括用于编码 10 个输入传输格式组合指示符 TFCI 位中的 k 位的 DCH 编码器和用于编码所述输入 TFCI 位中的其余(10-k)位的 DSCH 编码器, 其中, k 是值的范围为 $1 \leq k \leq 9$ 的整数, 所述方法包括如下步骤:

由 DCH 编码器通过把 k 个输入位编码成 32 个位, 生成第一编码位流, 和根据与 k 值相关的特定掩码模式, 收缩第一编码位流, 输出 $(3k+1)$ -位流;
10 和

由 DSCH 编码器通过把(10-k)个输入位编码成 32 个位, 生成第二编码位流, 和根据与(10-k)值相关的特定掩码模式, 收缩第二编码位流, 输出 $\{3*(10-k)+1\}$ -位流,

其中, 特定掩码模式指编码位流中将被收缩掉的特定编码位。

15 2. 根据权利要求 1 所述的发送方法, 其中, 如果 k 值或(10-k)值是 1, 那么, 特定掩码模式包括第 1、3、5、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和 31 编码位。

3. 根据权利要求 1 所述的发送方法, 其中, 如果 k 值或(10-k)值是 9, 20 那么, 特定掩码模式包括第 6、10、11、和 30 编码位。

4. 根据权利要求 1 所述的发送方法, 其中, 如果 k 值或(10-k)值是 2, 那么, 特定掩码模式包括第 3、7、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和 31 编码位。

5. 根据权利要求 1 所述的发送方法, 其中, 如果 k 值或(10-k)值是 8, 25 那么, 特定掩码模式是第 4、11、14、15、20、21、和 22 编码位。

6. 根据权利要求 1 所述的发送方法, 其中, 如果 k 值或(10-k)值是 3, 那么, 特定掩码模式是第 7、10、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和 31 编码位。

7. 根据权利要求 1 所述的发送方法, 其中, 如果 k 值或(10-k)值是 7, 30 那么, 特定掩码模式是第 8、12、16、18、19、23、26、27、30、和 31 编码位。

8. 根据权利要求 1 所述的发送方法, 其中, 如果 k 值或 $(10-k)$ 值是 4, 那么, 特定掩码模式是第 0、1、2、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和 31 编码位。

9. 根据权利要求 1 所述的发送方法, 其中, 如果 k 值或 $(10-k)$ 值是 6, 那么, 特定掩码模式是第 6、10、11、13、14、16、17、19、20、22、24、26、和 31 编码位。

10. 一种在移动通信系统中的发送设备, 用于对根据 10 个输入传输格式组合指示符 TFCI 位的信息位被分解成 k 个位和 $(10-k)$ 个位的两个 TFCI 位流进行编码, 其中, k 是值的范围为 $1 \leq k \leq 9$ 的整数, 所述设备包括:

10 DCH 编码器, 用于通过把 k 个输入位编码成 32 个位, 生成第一编码位流, 和根据与 k 值相关的特定掩码模式, 收缩第一编码位流, 输出 $(3k+1)$ -位流; 和

DSCH 编码器, 用于通过把 $(10-k)$ 个输入位编码成 32 个位, 生成第二编码位流, 和根据与 $(10-k)$ 值相关的特定掩码模式, 收缩第二编码位流, 输出
15 $\{3*(10-k)+1\}$ -位流,

其中, 特定掩码模式指编码位流中将被收缩掉的特定编码位。

11. 根据权利要求 10 所述的设备, 其中, 如果 k 值或 $(10-k)$ 值是 1, 那么, 特定掩码模式包括第 1、3、5、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和 31 编码位。

20 12. 根据权利要求 10 所述的设备, 其中, 如果 k 值或 $(10-k)$ 值是 9, 那么, 特定掩码模式包括第 6、10、11、和 30 编码位。

13. 根据权利要求 10 所述的设备, 其中, 如果 k 值或 $(10-k)$ 值是 2, 那么, 特定掩码模式包括第 3、7、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和 31 编码位。

25 14. 根据权利要求 10 所述的设备, 其中, 如果 k 值或 $(10-k)$ 值是 8, 那么, 特定掩码模式包括第 4、11、14、15、20、21、和 22 编码位。

15. 根据权利要求 10 所述的设备, 其中, 如果 k 值或 $(10-k)$ 值是 3, 那么, 特定掩码模式包括第 7、10、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和 31 编码位。

30 16. 根据权利要求 10 所述的设备, 其中, 如果 k 值或 $(10-k)$ 值是 7, 那么, 特定掩码模式包括第 8、12、16、18、19、23、26、27、30、和 31 编码

位。

17. 根据权利要求 10 所述的设备, 其中, 如果 k 值或 $(10-k)$ 值是 4, 那么, 特定掩码模式包括第 0、1、2、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和 31 编码位。

5 18. 根据权利要求 10 所述的设备, 其中, 如果 k 值或 $(10-k)$ 值是 6, 那么, 特定掩码模式包括第 6、10、11、13、14、16、17、19、20、22、24、26、和 31 编码位。

19. 一种移动通信系统的接收设备中用于解码 k 个第一传输格式组合指示符 TFCI 位和 $(10-k)$ 个第二 TFCI 位的接收方法, 所述移动通信系统接收用于专用信道 DCH 的 $(3k+1)$ 个第一 TFCI 位的流和用于下行链路共享信道 DSCH 的 $\{3*(10-k)+1\}$ 个第二 TFCI 位的流, 其中, k 是值的范围为 $1 \leq k \leq 9$ 的整数, 所述方法包括如下步骤:

通过根据与 k 值相关的特定掩码模式, 把 0 插入所述第一 TFCI 位的流中的选择的位位置, 来输出 32-位流, 并从所述 32-位流解码 k 个第一 TFCI 位;

15 通过根据与 $(10-k)$ 值相关的特定掩码模式, 把 0 插入所述第二 TFCI 位的流中的选择的位位置, 来输出 32-位流; 和

从所述 32-位流中解码 $(10-k)$ 个第二 TFCI 位,

其中, 特定掩码模式指编码位流中将被收缩掉的特定编码位。

20. 根据权利要求 19 所述的方法, 其中, 如果 k 值或 $(10-k)$ 值是 1, 那么, 特定掩码模式包括第 1、3、5、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和 31 编码位。

21. 根据权利要求 19 所述的方法, 其中, 如果 k 值或 $(10-k)$ 值是 9, 那么, 特定掩码模式包括第 6、10、11、和 30 编码位。

22. 根据权利要求 19 所述的方法, 其中, 如果 k 值或 $(10-k)$ 值是 2, 那么, 特定掩码模式包括第 3、7、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和 31 编码位。

23. 根据权利要求 19 所述的方法, 其中, 如果 k 值或 $(10-k)$ 值是 8, 那么, 特定掩码模式包括第 4、11、14、15、20、21、和 22 编码位。

24. 根据权利要求 19 所述的方法, 其中, 如果 k 值或 $(10-k)$ 值是 3, 那么, 特定掩码模式包括第 7、10、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和 31 编码位。

25. 根据权利要求 19 所述的方法, 其中, 如果 k 值或 $(10-k)$ 值是 7, 那么, 特定掩码模式包括第 8、12、16、18、19、23、26、27、30、和 31 编码位。

26. 根据权利要求 19 所述的方法, 其中, 如果 k 值或 $(10-k)$ 值是 4, 那么, 特定掩码模式包括第 0、1、2、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和 31 编码位。

27. 根据权利要求 19 所述的方法, 其中, 如果 k 值或 $(10-k)$ 值是 6, 那么, 特定掩码模式包括第 6、10、11、13、14、16、17、19、20、22、24、26、和 31 编码位。

28. 一种移动通信系统的接收设备中用于解码 k 个第一 TFCI 位和 $(10-k)$ 个第二 TFCI 位的接收设备, 所述移动通信系统接收用于专用信道 DCH 的 $(3k+1)$ 个第一传输格式组合指示符 TFCI 位的流和用于下行链路共享信道 DSCH 的 $\{3*(10-k)+1\}$ 个第二 TFCI 位的流, 其中, k 是值的范围为 $1 \leq k \leq 9$ 的整数, 所述设备包括:

DCH 解码器, 用于根据与 k 值相关的特定掩码模式, 把 0 插入第一 TFCI 位的流中的选择的位位置, 来输出 32-位流, 并且从所述 32-位流中解码 k 个第一 TFCI 位; 和

DSCH 解码器, 用于根据与 $(10-k)$ 值相关的特定掩码模式, 把 0 插入第二 TFCI 位的流中的选择的位位置, 来输出 32-位流, 和从所述 32-位流中解码 $(10-k)$ 个第二 TFCI 位,

其中, 特定掩码模式指编码位流中将被收缩掉的特定编码位。

29. 根据权利要求 28 所述的设备, 其中, 如果 k 值或 $(10-k)$ 值是 1, 那么, 特定掩码模式包括第 1、3、5、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和 31 编码位。

30. 根据权利要求 28 所述的设备, 其中, 如果 k 值或 $(10-k)$ 值是 9, 那么, 特定掩码模式包括第 6、10、11、和 30 编码位。

31. 根据权利要求 28 所述的设备, 其中, 如果 k 值或 $(10-k)$ 值是 2, 那么, 特定掩码模式包括第 3、7、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和 31 编码位。

32. 根据权利要求 28 所述的设备, 其中, 如果 k 值或 $(10-k)$ 值是 8, 那么, 特定掩码模式包括第 4、11、14、15、20、21、和 22 编码位。

33. 根据权利要求 28 所述的设备, 其中, 如果 k 值或 $(10-k)$ 值是 3, 那么, 特定掩码模式包括第 7、10、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和 31 编码位。

5 34. 根据权利要求 28 所述的设备, 其中, 如果 k 值或 $(10-k)$ 值是 7, 那么, 特定掩码模式包括第 8、12、16、18、19、23、26、27、30、和 31 编码位。

35. 根据权利要求 28 所述的设备, 其中, 如果 k 值或 $(10-k)$ 值是 4, 那么, 特定掩码模式包括第 0、1、2、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和 31 编码位。

10 36. 根据权利要求 28 所述的设备, 其中, 如果 k 值或 $(10-k)$ 值是 6, 那么, 特定掩码模式包括第 6、10、11、13、14、16、17、19、20、22、24、26、和 31 编码位。

移动通信系统中用于进行发送和接收的设备和方法

5 技术领域

本发明一般涉及异步 CDMA(码分多址)移动通信系统,尤其涉及在异步 CDMA 移动通信系统中,在下行链路共享信道上发送在数据发送期间使用的 TFCI(传输格式组合指示符)位的设备和方法。

10 背景技术

一般说来,下行链路共享信道(DSCH)由若干个用户以时分为基础共享。DSCH 信道是与用于每个用户的专用信道(DCH)相联系建立起来的。DCH 在专用物理信道(DPCH)上发送,和 DPCH 以时分为基础通过组合专用物理控制信道(DPCCH)和专用物理数据信道(DPDCH)构成。

15 DSCH 在物理下行链路共享信道(PDSCH)上发送,和用于 PDSCH 的信道控制信息在 DPCH 中的 DPCCH 上发送。在 DPCCH 上发送的控制信息包括与如下有关的信息: (i)控制来自 UE(用户设备)的上行链路发送功率的 TPC(发送功率控制命令); (ii)用于信道变化估计、发送功率测量、和从节点 B 到 UE 的时隙同步获取的 Pilot(导频)字段; 和(iii)TFCI(传输格式组合指示符)。在这
20 种信息中, TPC 和 Pilot 用作 PDSCH 和 DPCH 的物理控制信息, 和 TFCI 用于指示在 DSCH 和 DPCCH 上发送的数据的信息特性(例如, 信息传输率、和不同信息的组合, 即, 语音信息和分组信息的组合)。

如上所述, TFCI, 指示在物理信道 DSCH 和 DPCCH 上发送的数据的信息特性的控制信息, 具有 10-位的长度, 并且被编码成 32 个位。也就是说,
25 有关数据量的信息用 10 个位表示, 并且, 把 10-位信息编码成 30 个位, 在物理信道上发送。

TFCI 按照如下在用于 UMTS(通用移动通信系统(Universal Mobile Telecommunication System))的 3GPP(第 3 代伙伴计划(3rd Generation Partnership Project))技术规范 25.212 中规定的方法在物理信道上发送。

30

a_k = 传输组合信息的第 k 信息位($0 \leq k \leq 9$)

b_l = 传输组合信息的第 l 编码位($0 \leq l \leq 9$)

d_m = 传输组合信息的第 m 发送编码位

- 5 a_k 是指示在 DPDCH 上发送的数据的速率、类型和组合的 10-位信息, b_l 由通过编码 a_k 获得的 32 个编码位组成, 和 d_m 是在 DPCCH 上发送 b_l 的发送编码位。这里, 值 m 是随条件而改变的变量。

确定 d_m 位的个数的条件是根据 DPCCH 的发送模式和 DPCH 的数据速率确定的。DPCCH 的发送模式包括正常发送模式和压缩发送模式。压缩发送模式用在含有一个 RF(射频)收发器的 UE 打算在另一个频带上测量的时候。在
10 压缩发送模式下的操作暂时中止在当前频带上的发送, 使 UE 能够在另一个频带上测量。要在发送中止间隔内发送的数据正好在发送中止间隔之前和之后压缩。

“DPCH 的数据速率”, 确定 d_m 位的个数的条件之一, 指的是 DPCH 的物理数据速率, 并且根据扩展因子(SF)确定。在当前移动通信标准的 3GPP 中,
15 SF 的范围从 512 到 4, 和数据速率的范围从 15 Kbps 到 1920 Kbps。随着 SF 越来越高, 数据速率越来越低。 d_m 位的个数根据 DPCH 的数据速率来确定的理由是因为发送 DPCCH 的 TFCI 位的 TFCI 字段的大小(或长度)是随 DPCH 的数据速率而改变的变量。

对于用于确定 d_m 的条件的一个发送的 d_m 位的个数计算如下。

- 20 A1. 正常发送模式, DPCH 的数据速率低于 60 Kbps

在用于确定 d_m 位的个数的条件 A1 的情况下, d_m 位的个数变成 30。在 3GPP 标准中, 物理信道的基本发送单位是无线电帧。无线电帧具有 10ms 的长度, 由 15 个时隙组成。每个时隙含有用于发送 TFCI 的字段。在 A1 的情况下, 每个时隙含有 2 个 TFCI 发送字段, 这样, 在一个无线电帧内可以发送
25 的 TFCI 发送代码位 d_m 的个数变成 30。因此, 尽管基于信息位 a_k 的编码位 b_l 的个数变成 32, 但是, 由于实际发送的 TFCI 字段的个数的限制, 最后两个传输组合信息位 b_{30} 和 b_{31} 不发送。

A1. 正常发送模式, DPCH 的数据速率高于 60 Kbps

在用于确定 d_m 位的个数的条件 A2 的情况下, 时隙中 TFCI 字段的长度
30 变成 8 个位, 并且, 在一个无线电帧内可以在 DPCCH 上发送的 d_m 的总数变成 120。当 d_m 的总数是 120 时, 按如下重复发送 b_l 。

$d_0(b_0)$ 、...、 $d_{31}(b_{31})$ 、 $d_{32}(b_0)$ 、...、 $d_{63}(b_{31})$ 、...、 $d_{96}(b_0)$ 、...、 $d_{119}(b_{23})$

在 A2 的情况下，第 0 到第 23 b_i 重复发送 4 次，和第 24 到第 31 b_i 重复发送 3 次。

A3. 压缩发送模式，DPCH 的数据速率低于 60 Kbps 或等于 120 Kbps

- 5 在用于确定 d_m 位的个数的条件 A3 的情况下，时隙中 TFCI 字段的长度变成 4 个位，并且，在一个无线电帧内可以发送的 TFCI 的个数是随用在压缩发送模式中的时隙的个数而改变的变量。在压缩发送模式下，发送中止时隙的个数的范围从最小 1 个到最大 7 个，和 d_m 位的个数在 32 与 56 之间。发送编码位 d_m 的个数限于最大 32 个，从而在改变的 d_m 上发送所有第 0 到第 31 b_i
- 10 位，在其它 d_m 上不发送 b_i 。

A4. 压缩发送模式，DPCH 的数据速率高于 120 Kbps 或等于 60 Kbps

- 在用于确定 d_m 位的个数的条件 A4 的情况下，时隙中 TFCI 字段的长度变成 16 个位，并且，在一个无线电帧内可以发送的 TFCI 的个数是随用在压缩发送模式中的时隙的个数而改变的变量。在压缩发送模式下，发送中止时
- 15 隙的个数从最小 1 个到最大 7 个，和 d_m 位的个数在 128 与 244 之间。发送编码位 d_m 的个数限于最大 128 个，从而在改变的 d_m 上重复发送第 0 到第 31 b_i 位 4 次，在其它 d_m 上不发送 b_i 。

在 A3 和 A4 的压缩发送模式中，把 d_m 位安排在离发送中止间隔尽可能远的间隔内，使发送 d_m 位可靠性达到最大。

- 20 A1、A2、A3 和 A4 条件用在 TFCI 指示 DPCH 的传输组合和类型的时候。在发送期间把 TFCI 划分成用于 DSCH 的 TFCI 和用于 DPCH 的 TFCI 的方法可以划分为两种独立方法。

第一种方法是用于硬分割模式(HSM(hard split mode))的方法，第二种方法是用于逻辑分割模式(LSM(logical split mode))的方法。

- 25 用于 DCH 的 TFCI 被称为 TFCI(字段 1)或第一 TFCI，和用于 DSCH 的 TFCI 被称为 TFCI(字段 2)或第二 TFCI。

- 在 LSM 方法中，利用二阶里德-缪勒(Reed-Muller)码的(32,10)子代编码作为一个字段的 TFCI(字段 1)和 TFCI(字段 2)。TFCI(字段 1)和 TFCI(字段 2)表示不同比率的 10-位 TFCI 信息，并且，在发送之前，根据 A1、A2、A3 和
- 30 A4 条件，利用一个块码，即，二阶里德-缪勒码的(32,10)子代编码 10 个信息位。TFCI(字段 1)与 TFCI(字段 2)的比率包括 1:9、2:8、3:7、4:6、5:5、6:4、

7:3、8:2 和 9:1。

在 HSM 方法中，利用 5 个位分别固定地表示 TFCI(字段 1)和 TFCI(字段 2)，并且，利用(16,5)双正交码输出每个信息，然后，按照 A1、A2、A3 和 A4 条件，交替发送用于 TFCI(字段 1)和 TFCI(字段 2)的 16 个位。

5 图 1 显示了基于传统 HSM 方法的发送器的结构。参照图 1，(16,5)双正交编码器 100 把用于 DCH 的 5-位 TFCI(字段 1)编码成 16 个编码码元，并且把 16 个编码码元提供给多路复用器 110。同时，(16,5)双正交编码器 105 把用于 DSCH 的 5-位 TFCI(字段 2)编码成 16 个编码码元，并且把 16 个编码码元也提供给多路复用器 110。然后，多路复用器 110 时分多路复用来自编码器
10 100 的 16 个编码码元和来自编码器 105 的 16 个编码码元，并且输出经过排列之后的 32 个码元。多路复用器 120 时分多路复用从多路复用器 110 输出的 30 个码元和其它信号，并且把它的输出提供给扩展器 130。扩展器 130 利用扩展码发生器 135 提供的扩展码扩展多路复用器 120 的输出信号。加扰器 140 利用加扰码发生器 145 提供的加扰码加扰扩展信号。

15 图 2 显示了对于在 3GPP(第三代伙伴计划)中定义的 HSM 方法，在节点 B 与 RNC(无线网络控制器)之间交换信令消息和数据的一般过程。3GPP RAN(无线访问网络)由 RNC(无线网络控制器)、由 RNC 控制的节点 B、和 UE(用户设备)组成。RNC 控制节点 B，节点 B 用作基站，和 UE 用作终端。根据与 UE 的关系，RNC 可以分为 SRNC(服务无线网络控制器)和 CRNC(控制无线网络控制器)。SRNC，登记 UE 的 RNC，处理要发送到 UE 和从 UE
20 接收的数据，和控制 UE。CRNC，当前连接 UE 的 RNC，将 UE 与 SRNC 相连接。

参照图 2，如果生成 DSCH 的发送数据，SRNC(服务 RNC)10 的无线链路控制器(RLC)11 在步骤 101 中把 DSCH 数据发送到 SRNC 10 的
25 MAC-D(媒体访问控制-专用信道)13。此刻发送的原语是 MAC-D-Data-REQ。在步骤 102 中，SRNC 10 的 MAC-D 13 把从 RLC 11 接收的 DSCH 数据发送到 CRNC(控制 RNC)20 的 MAC-C/SH(MAC-公用/共享信道)21。此刻发送的原语是 MAC-C/SH-Data-REQ。在步骤 103 中，CRNC 20 的 MAC-C/SH 21 确定(安排)在步骤 102 中从 SRNC 10 的 MAC-D 13 接收的 DSCH 数据的发送时
30 间，然后，把 DSCH 数据与它相关的 TFI(传输格式指示符)一起发送到节点 B(下文把术语“节点 B”称为基站)的 L1(层 1)30。此刻发送的原语是

MPHY-Data-REQ。在步骤 104 中，SRNC 10 的 MAC-D 13 把 DCH 的发送数据和它相关的 TFI 发送到节点 B 的 L1 30。此刻发送的原语是 MPHY-Data-REQ。在步骤 103 中发送的数据与在步骤 104 中发送的数据无关，节点 B 的 L1 30 生成分成用于 DCH 的 TFCI 和用于 DSCH 的 TFCI 的 TFCI。

5 在步骤 103 和 104 中，数据和 TFI 是利用数据帧协议发送的。在步骤 103 和 104 中接收到数据和 TFI 之后，在步骤 105 中，节点 B 的 L1 30 在物理 DSCH(PDSCH)上把 DSCH 数据发送到 UE(用户设备；下文把术语“UE”称为移动台)40 的 L1 41。此后，在步骤 106 中，节点 B 的 L1 30 利用 DPCH 把 TFCI 发送到 UE 40 的 L1 41。节点 B 的 L1 30 利用用于 DCH 和 DSCH 的字段，发送利用在步骤 103 和 104 中接收的 TFI 生成的 TFCI。

10

图 3 显示了对于 LSM 方法，在节点 B 与 RNC 之间交换信令消息和数据的一般过程。参照图 3，如果生成要发送的 DSCH 数据，RNC 300 的 RLC 301 在步骤 201 中把 DSCH 数据发送到 RNC 300 的 MAC-D 303。此刻发送的原语是 MAC-D-Data-REQ。一旦接收到来自 RLC 301 的 DSCH 数据，MAC-D 303

15 就在步骤 202 中把 DSCH 数据发送到 MAC-C/SH(MAC-公用/共享信道)305。此刻发送的原语是 MAC-C/SH-Data-REQ。一旦接收到 DSCH 数据，MAC-C/SH 305 就在步骤 203 中确定(安排)DSCH 数据的发送时间，然后，把与 DSCH 数据相联系的 TFCI 发送到 MAC-D 303。在步骤 203 中把 TFCI 发送到 MAC-D 303 之后，MAC-C/SH 305 在步骤 204 中把 DSCH 数据发送到节点 B 的 L1 307。DSCH 数据是在在步骤 203 中确定(安排)的时间发送的。一旦接收到在步骤 203 中从 MAC-C/SH 305 发送的用于 DSCH 的 TFCI，MAC-D 303 就在步骤 205 中确定用于 DSCH 的 TFIC，并且把 TFCI 发送到节点 B 的 L1 307。此刻发送的原语是 MPHY-Data-REQ。在发送了用于 DSCH 的 TFCI 之后，MAC-D 303 在步骤 206 中确定用于 DCH 的 TFCI，并且把 DCH 数据

20 与用于 DCH TFCI 一起发送到节点 B 的 L1 307。此刻发送的原语是 MPHY-Data-REQ。在步骤 204 中发送的 DSCH 数据和在步骤 205 中发送的 TFCI 与在步骤 203 中确定的时间有关。也就是说，正好在在 PDSCH 上发送步骤 204 中的 DSCH 数据之前的帧上，在 DPCCCH 上把步骤 205 中的 TFCI 发送到 UE 310。在步骤 204、205 和 206 中，数据和 TFCI 是利用帧协议发送的。尤其是，在步骤 206 中，TFCI 是通过控制帧发送的。在步骤 207 中，节点 B 的 L1 307 在 PDSCH 信道上把 DSCH 数据发送到 UE 310 的 L1 311。在

25

30

步骤 208 中, 节点 B 的 L1 307 利用在步骤 205 和 206 中接收的各个 TFCI 或 TFI 生成 TFCI, 并且利用 DPCCH 把生成的 TFCI 发送到 L1 311。

概括一下 LSM 方法, MAC-C/SH 305 在步骤 203 中把 DSCH 调度信息和 DSCH 的 TFCI 信息发送到 MAC-D 303。这是因为, 为了用相同编码方法编
5 码用于 DSCH 的 TFCI 和用于 DCH 的 TFCI, MAC-D 303 必须同时把 DSCH 调度信息和 TFCI 信息发送到节点 B 的 L1 307。因此, 当 MAC-D 303 含有要发送的数据时, 从 MAC-D 303 把数据发送到 MAC-C/SH 305, 到从 MAC-C/SH 305 接收到调度信息和 TFCI 信息, 存在延迟。另外, 当 MAC-C/SH 305 在 lur 上与 MAC-D 303 分开时, 即, 当 MAC-C/SH 305 存在于 DRNC(漂移 RNC)
10 之中, 而 MAC-D 303 存在于 SRNC 之中时, 在 lur 上交换调度信息和 TFCI 信息, 造成延迟延长。

与 LSM 方法相比, HSM 方法因在 MAC-C/SH 中调度之后, 不需要把信息发送到 MAC-D 而使延迟缩短。这是可能的, 因为节点 B 可以用 HSM 方法独立编码用于 DCH 的 TFCI 和用于 DSCH 的 TFCI。另外, 当 MAC-C/SH 305
15 在 lur 上与 MAC-D 303 分开时, 即, 当 MAC-C/SH 305 存在于 DRNC 之中, 而 MAC-D 303 存在于 SRNC 之中时, 在 lur 上不交换调度信息。因此, 在一些情况下, 不可能使用必须识别调度信息的 LSM。但是, 在当前 3GPP HSM 中, 用于 DCH 和 DSCH 的 TFCI 的信息量(位)以 5 个位对 5 个位的比率固定地划分, 致使可以表示最大 32 个用于 DCH 和 DSCH 的 TFCI。因此, 当存在
20 32 个用于 DSCH 的 TFCI 时, 不能使用 HSM 方法。另外, 当使用 LSM 时, 即, 当 MAC-C/SH 在 lur 上与 MAC-D 分开时, 可能不能正确地发送用于 DCH 的 TFCI 和用于 DSCH 的 TFCI。

发明内容

25 因此, 本发明的一个目的是提供一种在无线通信系统中发送 TFCI 信息的设备和方法。

本发明的另一个目的是提供一种通过把快速哈达玛(Hadamard)逆变换器用于长度可变的沃尔什(Walsh)编码器, 接收 TFCI 信息的设备和方法。

30 本发明的另一个目的是提供一种改变用在硬分割模式中的 TFCI 信息的长度的设备和方法。

本发明的另一个目的是提供一种通过把通过改变用在硬分割模式中的

TFCI 信息的长度, 改变实际发送编码位的排列的设备和方法。

本发明的另一个目的是提供一种发送信令消息, 以便分开使用硬分割模式和逻辑分割模式的设备和方法。

根据本发明的第一方面, 本发明提供了一种移动通信系统的发送机中用于在专用信道 DCH 编码器和下行链路共享信道 DSCH 编码器中进行编码的发送方法, 所述移动通信系统包括用于编码 10 个输入传输格式组合指示符 TFCI 位中的 k 位的 DCH 编码器和用于编码所述输入 TFCI 位中的其余 $(10-k)$ 位的 DSCH 编码器, 其中, k 是值的范围为 $1 \leq k \leq 9$ 的整数, 所述方法包括如下步骤: 由 DCH 编码器通过把 k 个输入位编码成 32 个位, 生成第一编码位流, 和根据与 k 值相关的特定掩码模式, 收缩第一编码位流, 输出 $(3k+1)$ -位流; 和由 DSCH 编码器通过把 $(10-k)$ 个输入位编码成 32 个位, 生成第二编码位流, 和根据与 $(10-k)$ 值相关的特定掩码模式, 收缩第二编码位流, 输出 $\{3*(10-k)+1\}$ -位流, 其中, 特定掩码模式指编码位流中将被收缩掉的特定编码位。

根据本发明的第二方面, 本发明提供了一种在移动通信系统中的发送设备, 用于对根据 10 个输入传输格式组合指示符 TFCI 位的信息位被分解成 k 个位和 $(10-k)$ 个位的两个 TFCI 位流进行编码, 其中, k 是值的范围为 $1 \leq k \leq 9$ 的整数, 所述设备包括: DCH 编码器, 用于通过把 k 个输入位编码成 32 个位, 生成第一编码位流, 和根据与 k 值相关的特定掩码模式, 收缩第一编码位流, 输出 $(3k+1)$ -位流; 和 DSCH 编码器, 用于通过把 $(10-k)$ 个输入位编码成 32 个位, 生成第二编码位流, 和根据与 $(10-k)$ 值相关的特定掩码模式, 收缩第二编码位流, 输出 $\{3*(10-k)+1\}$ -位流, 其中, 特定掩码模式指编码位流中将被收缩掉的特定编码位。

根据本发明的第三方面, 本发明提供了一种移动通信系统的接收设备中用于解码 k 个第一传输格式组合指示符 TFCI 位和 $(10-k)$ 个第二 TFCI 位的接收方法, 所述移动通信系统接收用于专用信道 DCH 的 $(3k+1)$ 个第一 TFCI 位的流和用于下行链路共享信道 DSCH 的 $\{3*(10-k)+1\}$ 个第二 TFCI 位的流, 其中, k 是值的范围为 $1 \leq k \leq 9$ 的整数, 所述方法包括如下步骤: 通过根据与 k 值相关的特定掩码模式, 把 0 插入所述第一 TFCI 位的流中的选择的位位置, 来输出 32-位流, 并从所述 32-位流解码 k 个第一 TFCI 位; 通过根据与 $(10-k)$ 值相关的特定掩码模式, 把 0 插入所述第二 TFCI 位的流中的选择的位位置,

来输出 32-位流; 和从所述 32-位流中解码(10-k)个第二 TFCI 位, 其中, 特定掩码模式指编码位流中将被收缩掉的特定编码位。

根据本发明的第四方面, 本发明提供了一种移动通信系统的接收设备中用于解码 k 个第一 TFCI 位和(10-k)个第二 TFCI 位的接收设备, 所述移动通信系统接收用于专用信道 DCH 的(3k+1)个第一传输格式组合指示符 TFCI 位的流和用于下行链路共享信道 DSCH 的 $\{3*(10-k)+1\}$ 个第二 TFCI 位的流, 其中, k 是值的范围为 $1 \leq k \leq 9$ 的整数, 所述设备包括: DCH 解码器, 用于根据与 k 值相关的特定掩码模式, 把 0 插入第一 TFCI 位的流中的选择的位位置, 来输出 32-位流, 并且从所述 32-位流中解码 k 个第一 TFCI 位; 和 DSCH 解码器, 用于根据与(10-k)值相关的特定掩码模式, 把 0 插入第二 TFCI 位的流中的选择的位位置, 来输出 32-位流, 和从所述 32-位流中解码(10-k)个第二 TFCI 位, 其中, 特定掩码模式指编码位流中将被收缩掉的特定编码位。

根据本发明的第五方面, 本发明提供了在用于移动通信系统的发送设备中用于第一编码器和第二编码器的编码方法, 所述移动通信系统包括编码 10 个输入 TFCI 位当中的 k 个位的第一编码器和编码输入 TFCI 位当中的其余 (10-k)个位的第二编码器。所述方法包括通过第一编码器, 把 k 个输入位编码成 32 个位, 生成第一编码位流, 和根据与 k 值相对应的特定掩码模式, 收缩第一编码位流, 输出 3k-位流; 和通过第二编码器, 把(10-k)个输入位编码成 32 个位, 生成第二编码位流, 和根据与(10-k)值相对应的特定掩码模式, 收缩第二编码位流, 输出 $\{3*(10-k)+2\}$ -位流。

根据本发明的第六方面, 本发明提供了在移动通信系统中, 编码根据两个输入 10 个输入 TFCI(传输格式组合指示符)位的信息位比分解成 k 个位和 (10-k)个位的两个 TFCI 位流的设备。所述设备包括第一编码器, 用于通过把 k 个输入位编码成 32 个位, 生成第一编码位流, 和根据与 k 值相对应的特定掩码模式, 收缩第一编码位流, 输出 3k-位流; 和第二编码器, 用于通过把(10-k)个输入位编码成 32 个位, 生成第二编码位流, 和根据与(10-k)值相对应的特定掩码模式, 收缩第二编码位流, 输出 $\{3*(10-k)+2\}$ -位流。

根据本发明的第七方面, 本发明提供了在用于移动通信系统的接收设备中解码 k 个第一 TFCI 位和(10-k)个第二 TFCI 位的方法, 所述移动通信系统接收在多路复用之后, 以 3k 个位与 $\{3*(10-k)+2\}$ 个位的信息位比, 在 DPCH(专用物理信道)上从发送设备发送的、用于 DCH(专用信道)的一串 3k 个第一

- TFCI位和用于DSCH(下行链路共享信道)的一串 $\{3*(10-k)+2\}$ 个第二TFCI位。所述方法包括根据与k值相对应的特定掩码模式,把0插入该串3k个第一TFCI位中,输出32-位流,和从32-位流中解码k个第一TFCI位;和根据与(10-k)值相对应的特定掩码模式,把0插入该串 $\{3*(10-k)+2\}$ 个第二TFCI位中,输出32-位流,和从32-位流中解码(10-k)个第二TFCI位。

- 根据本发明的第八方面,本发明提供了在用于移动通信系统的接收设备中解码k个第一TFCI位和(10-k)个第二TFCI位的设备,所述移动通信系统接收在多路复用之后,以3k个位与 $\{3*(10-k)+2\}$ 个位的信息位比,在DPCH(专用物理信道)上从发送设备发送的、用于DCH(专用信道)的一串3k个第一TFCI位和用于DSCH(下行链路共享信道)的一串 $\{3*(10-k)+2\}$ 个第二TFCI位。所述设备包括第一解码器,用于根据与k值相对应的特定掩码模式,把0插入该串3k个第一TFCI位中,输出32-位流,和从32-位流中解码k个第一TFCI位;和第二解码器,用于根据与(10-k)值相对应的特定掩码模式,把0插入该串 $\{3*(10-k)+2\}$ 个第二TFCI位中,输出32-位流,和从32-位流中解码(10-k)个第二TFCI位。

附图说明

通过结合附图,进行如下详细描述,本发明的上面和其它目的、特征和优点将更加清楚,在附图中:

- 图1显示了基于硬分割模式(HSM)的传统发送器的结构;
- 图2显示了在硬分割模式下,在节点B与无线网络控制器(RNC)之间交换信令消息和数据的一般过程;
- 图3显示了在逻辑分割模式(LSM)下,在节点B与RNC之间交换信令消息和数据的一般过程;
- 图4显示了根据本发明实施例的、在移动通信系统中的发送器的结构;
- 图5显示了图4所示的编码器的详细结构;
- 图6显示了多路复用利用不同编码技术编码的编码码元的方法;
- 图7显示了根据本发明实施例的下行链路DCH的信号传输格式;
- 图8显示了根据本发明实施例的、在移动通信系统中的接收器的结构;
- 图9显示了图8所示的解码器的详细结构;
- 图10显示了对长度为8的沃尔什码的一般快速哈达玛逆变换操作;

图 11 显示了根据本发明实施例的解码器的改进结构;
图 12 显示了根据本发明实施例的、长度可变的快速哈达玛逆变换器;
图 13 显示了用在图 12 的每一级中的器件的详细结构。

5 具体实施方式

下文参照附图描述本发明的优选实施例。在如下的描述中,对那些众所周知的功能或结构将不作详细描述,否则的话,本发明的重点将不突出。

在 HSM 方法中,用于 DSCH 和 DCH 的信息位的个数总共是 10,把 10 个信息位按 1:9、2:8、3:7、4:6、5:5、6:4、7:3、8:2 和 9:1 的比率分配给 DSCH 和 DCH,然后加以编码。

一个无线电帧分别根据 A1、A2、A3 和 A4,发送 30、120、32 和 128 个 TFCI 编码码元。在除了重复发送之外的每种情况中,基本编码率是 10/32,并且,在条件 A1 的情况中,由于物理信道的有限发送,编码率变成 10/30。因此,当用于 DSCH 的 TFCI 信息和用于 DCH 的 TFCI 信息按 1:9、2:8、3:7、4:6、5:5、6:4、7:3、8:2 和 9:1 的特定比率划分时,通过按上面比率划分编码码元来保持编码率是自然的事。保持编码率意味着保持(32,10)的基本编码率。在 HSM 中,保持不同编码的用于 DSCH 的 TFCI 和用于 DCH 的 TFCI 的编码增益的理由是,尽管用于 DSCH 的 TFCI 和用于 DCH 的 TFCI 是分开编码的,但是,通过相似地保持(32,10)的基本编码率来保持编码增益。根据输入位的比率划分编码位的例子将在条件 A1 的假设下加以描述。

在条件 A1 下,如果 10 个输入信息位按 1:9 的比率划分,那么,30 个编码输出码元按 3:37 的比率划分,如果 10 个输入信息位按 2:8 的比率划分,那么,30 个编码输出码元按 6:24 的比率划分。此外,如果 10 个输入信息位按 3:7 的比率划分,那么,30 个编码输出码元按 9:21 的比率划分,如果 10 个输入信息位按 4:6 的比率划分,那么,30 个编码输入码元按 12:18 的比率划分。但是,在条件 A2、A3 和 A4 下,发送所有 32 个编码码元,或重复发送 32 个编码码元,因此,不能像在条件 A1 下那样正确地划分编码码元。

因此,在本发明的实施例中,与输入位相联系定义的编码码元的编码率可以表示成如表 1 所示那样。

表 1

输入位的比率	编码码元的比率	使用的编码率	
		第一 TFCI 的编码率	第二 TFCI 编码率
1:9	3:29	(3:1)	(29:9)
	4:28	(4:1)	(28:9)

	5:27	(5:1)	(27:9)
2:8	6:26	(6:2)	(26:8)
	7:25	(7:2)	(25:8)
	8:24	(8:2)	(24:8)
3:7	9:23	(9:3)	(23:7)
	10:22	(10:3)	(22:7)
	11:21	(11:3)	(21:7)
4:6	12:20	(12:4)	(20:6)
	13:19	(13:4)	(19:6)
	14:18	(14:4)	(18:6)
6:4	18:14	(18:6)	(14:4)
	19:13	(19:6)	(13:4)
	20:12	(20:6)	(12:4)
7:3	21:11	(21:7)	(11:3)
	22:10	(22:7)	(10:3)
	23:9	(23:7)	(9:3)
8:2	24:8	(24:8)	(8:2)
	25:7	(25:8)	(7:2)
	26:6	(26:8)	(6:2)
9:1	27:5	(27:9)	(5:1)
	28:4	(28:9)	(4:1)
	29:3	(29:9)	(3:1)

从现在开始描述根据输入位的比率确定表 1 中的编码率的准则。本发明的实施例通过把最小所需值应用于用于在条件 A1、A2、A3 和 A4 当中最常用的情况 A1 的基本编码率(30,10)，和把第一 TFCI 的编码率和第二 TFCI 的编码率设置成最小值 1/3，把编码码元的总和设置成 30，然后，把其余 2 个编码码元分别分配给第一 TFCI 的编码码元和第二 TFCI 的编码码元。因此，本发明的实施例既提高了第一 TFCI 的编码率，又提高了第二 TFCI 的编码率，或者，把其余 2 个编码码元用作第一 TFCI 的编码码元或第二 TFCI 的编码码

元,提高了第一 TFCI 的编码率,或提高了第二 TFCI 的编码率。当有必要在用于第一 TFCI 的编码码元的个数和用于第二 TFCI 的编码码元的个数之和应该成为 32 的条件下,只提高第一 TFCI 的编码率或第二 TFCI 的编码率来提高性能时,本实施例在确定编码率的准则下,提高了第一 TFCI 或第二 TFCI 的编码率。

一旦表 1 中输入位的比率得到确定,根据编码码元的比率,可使用 3 种编码方法之一。

在这 3 种编码方法中,第一种编码方法是提高第一 TFCI 的编码率和第二 TFCI 的编码率两者的方法,第二种编码方法是只提高第一 TFCI 的编码率的方法,和第三种编码方法是只提高第二 TFCI 的编码率的方法。

首先,参照表 1 描述提高第一 TFCI 的编码率和第二 TFCI 的编码率两者的方法。如果输入位的比率(或,信息量的比率,即,第一 TFCI 位与第二 TFCI 位的比率)是 1:9,那么,编码码元的比率变成 4:28。如果输入位的比率是 2:8,那么,编码码元的比率变成 7:25,和如果输入位的比率是 3:7,那么,编码码元的比率变成 10:22。如果输入位的比率是 4:6,那么,编码码元的比率变成 13:19,和如果输入位的比率是 5:5,那么,编码码元的比率变成 16:16。如果输入位的比率是 6:4,那么,编码码元的比率变成 19:13,和如果输入位的比率是 7:3,那么,编码码元的比率变成 22:10。如果输入位的比率是 8:2,那么,编码码元的比率变成 25:7,和如果输入位的比率 9:1,那么,编码码元的比率变成 28:4。因此,如表 1 所示,应该与输入位的比率和编码码元的比率相联系地定义第一 TFCI 的编码率和第二 TFCI 的编码率。此外,为了在降低硬件复杂性的同时,保证极好的性能,有必要利用一个编码器来满足 10 个不同编码率。这 10 个不同编码率包括表 1 所示的(4,1)、(7,2)、(10,3)、(13,4)、(19,6)、(22,7)、(25,8)和(28,9)的 8 个编码率,加上当输入位的比率是 5:5 时所需的编码率(16,5)和当只接收到第一 TFCI 或第二 TFCI 时所需的编码率(32,10)。

接着,参照表 1 描述提高第一 TFCI 的编码率或第二 TFCI 的编码率的方法。如果输入位的比率(或,信息量的比率,即,第一 TFCI 位与第二 TFCI 位的比率)是 1:9,那么,编码码元的比率变成 3:29 或 5:27。如果输入位的比率是 2:8,那么,编码码元的比率变成 6:26 或 8:24,和如果输入位的比率是 3:7,那么,编码码元的比率变成 9:23 或 11:21。如果输入位的比率是 4:6,那么,编码码元的比率变成 12:20 或 14:18,和如果输入位的比率是 5:5,那么,

编码码元的比率变成 15:17 或 17:15。如果输入位的比率是 6:4, 那么, 编码码元的比率变成 18:14 或 20:12, 和如果输入位的比率是 7:3, 那么, 编码码元的比率变成 21:11 或 23:9。如果输入位的比率是 8:2, 那么, 编码码元的比率变成 24:8 或 26:6, 和如果输入位的比率 9:1, 那么, 编码码元的比率变成 27:5 或 29:3。因此, 如果输入位的比率是 1:9, 那么, 需要{(3,1)编码器和(29,9)编码器}或{(5,1)编码器和(27,9)编码器}。如果输入位的比率是 2:8, 那么, 需要{(6,2)编码器和(26,8)编码器}或{(8,2)编码器和(24,8)编码器}。如果输入位的比率是 3:7, 那么, 需要{(9,3)编码器和(23,7)编码器}或{(11,3)编码器和(21,7)编码器}。如果输入位的比率是 4:6, 那么, 需要{(12,4)编码器和(20,6)编码器}或{(14,4)编码器和(18,6)编码器}。因此, 考虑到 16 个编码器和当前使用的(16,5)编码器和(32,10)编码器, 需要一种能够把单一结构用作 18 种编码器, 以便提高性能和降低硬件复杂性的编码器。

一般来说, 用于纠错码的码字的汉明(Hamming)距离分布可以用作指示线性纠错码的性能的量度。“汉明距离”指的是每个码字中非零码元的个数。也就是说, 对于某个码字“0111”, 包含在码字中的“1”的个数是 3, 因此汉明距离是 3。汉明值距离当中的最小值被称为“最小距离 $d_{\min}$ ”, 和码字的最小距离的增大提高线性纠错码的纠错性能。换句话说, “最佳码”指的是具有最佳纠错性能的代码。有关细节公开在 F.J.Macwilliams 和 N.J.A.Sloane 发表的论文《纠错码理论》中(The Theory of Error Correcting Codes, F.J.Macwilliams, N.J.A.Sloane, North-Holland)。

另外, 为了把单编码器结构用于具有不同长度的编码器, 以降低硬件复杂性, 最好缩短长度最长的代码, 即(32,10)代码。为了缩短, 有必要收缩编码码元。但是, 在收缩期间, 代码的最小距离随收缩位置而改变。因此, 最好计算收缩位置, 以便使收缩代码具有最小距离。

现在, 结合 3 种编码方法的每一种详细描述编码器和它相关的解码器的操作。在这 3 种编码方法中, 为了简便起见, 在只提高第一 TFCI 的编码率的假设下, 描述在发送之前提高第一 TFCI 或第二 TFCI 的编码率的编码/解码方法。

A. 提高第一 TFCI 和第二 TFCI 两者的编码率的方法

就最小距离而言, 最好重复(3,2)单工码 3 次, 然后, 收缩最后两个编码码元, 以便获取(7,2)代码, 一种具有提高第一 TFCI 和第二 TFCI 两者的编码

率所需的编码率之一的最佳码。表 2 显示了(3,2)单工码的输入信息位和根据输入信息位输出的(3,2)单工码字之间的关系。

表 2

输入信息位	(3,2)单工码字
00	000
01	101
10	011
11	110

- 5 表 3 显示了输入信息位与重复(3,2)单工码 3 次, 然后, 收缩最后两个编码码元获取的(7,2)码字之间的关系。

表 3

输入信息位	(7,2)单工码字
00	000 000 0
01	101 101 1
10	011 011 0
11	110 110 1

- 10 但是, 重复(3,2)单工码字 3 次, 然后, 收缩最后两个编码码元获得的(7,2)单工码字可以通过缩短现有(16,4)Reed-Muller 码来实现。

- 下面描述缩短方法的例子。(16,4)Reed-Muller 码是长度为 16 的 4 个基码字的线性组合, 此处, ‘4’是输入信息位的个数。只接收 16 个输入信息位当中的 2 个位等效于只使用长度为 16 的 4 个基码字当中的 2 个基码字的线性组合, 而不使用其余的码字。另外, 通过限制基码字的使用, 然后, 收缩 16 个码元当中的 9 个码元, 就可以利用(16,4)编码器来实现(7,2)编码器。表 4 显示了缩短方法。

表 4

输入信息位	码字															
0000	0(*)	0	0	0	0(*)	0	0	0	0(*)	0	0(*)	0(*)	0(*)	0(*)	0(*)	0(*)
0001	0(*)	1	0	1	0(*)	1	0	1	0(*)	1	0(*)	1(*)	0(*)	1(*)	0(*)	1(*)
0010	0(*)	0	1	1	0(*)	0	1	1	0(*)	0	1(*)	1(*)	0(*)	0(*)	1(*)	1(*)
0011	0(*)	1	1	0	0(*)	1	1	0	0(*)	1	1(*)	0(*)	0(*)	1(*)	1(*)	0(*)
0100	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
0101	0	1	0	1	1	0	1	0	0	1	0	1	1	0	1	0
0110	0	0	1	1	1	1	0	0	0	0	1	1	1	1	0	0
0111	0	1	1	0	1	0	0	1	0	1	1	0	1	0	0	1
1000	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
1001	0	1	0	1	0	1	0	1	1	0	1	0	1	0	1	0
1010	0	0	1	1	0	0	1	1	1	1	0	0	1	1	0	0
1011	0	1	1	0	0	1	1	0	1	0	0	1	1	0	0	1
1100	0	0	0	0	1	1	1	1	1	1	1	1	0	0	0	0
1101	0	1	0	1	1	0	1	0	1	0	1	0	0	1	0	1
1110	0	0	1	1	1	1	0	0	1	1	0	0	0	0	1	1
1111	0	1	1	0	1	0	0	1	1	0	0	1	0	1	1	0

参照表 4, 每个(16,4)码字都是长度为 16 的 4 个粗线基码字的线性组合。为了获取(7,2)代码, 只使用了 4 个基码字当中的上面 2 个基码字。然后, 其余的下面 12 个码字就自动不用了。因此, 只使用了上面 4 个码字。此外, 为了从长度为 16 的 4 个码字当中, 生成长度为 7 的基码字, 有必要收缩掉 9 个码元。通过收缩由表 4 中(*)表示的码元, 然后, 把其余的 7 个编码码元集中在一起, 可以获得表 3 所示的(7,2)单工码字。

在这里, 将描述通过缩短二阶 Reed- Muller 码的(32,10)子代码, 生成用于 1:9 的信息位比的{(4,1)最佳码和(28,9)最佳码}的编码器的结构、生成用于 2:8 的信息位比的{(7,2)最佳码和(25,8)最佳码}的编码器的结构、生成用于 3:7 的信息信比的{(10,3)最佳码和(22,7)最佳码}的编码器的结构、生成用于 4:6 的信息位比的{(13,4)最佳码和(19,6)最佳码}的编码器的结构、生成用于 5:5 的信息信比的{(16,5)最佳码和(32,10)最佳码}的编码器的结构。另外, 下面还将描述与这些编码器相对应的解码器的结构。

A1. 发送器的结构和操作

本发明的实施例提供了像在输入信息位的比率是 5:5 的逻辑分割模式下所作的那样, 在硬分割模式下, 在编码之前, 按 1:9、2:8、3:7、4:6、5:5、6:4、7:3、8:2 和 9:1 的比率划分 10 个信息位的设备和方法。另外, 这里还假设发送用于 DSCH 的 TFCI 的第一 TFCI 的编码率和发送用于 DCH 的 TFCI 的第二 TFCI 的编码率在发送之前两者都提高了。也就是说, 如果 DCH 信息位与 DSCH 信息位之比是 1:9, 那么, 使用(4,1)代码和(28,9)代码。如果 DCH 信息位与 DSCH 信息位之比是 2:8, 那么, 使用(7,2)代码和(25,8)代码。如果 DCH 信息位与 DSCH 信息位之比是 3:7, 那么, 使用(10,3)代码和(22,7)代码。如果 DCH 信息位与 DSCH 信息位之比是 4:6, 那么, 使用(13,4)代码和(19,6)代码。如果 DCH 信息位与 DSCH 信息位之比是 6:4, 那么, 使用(19,6)代码和(13,4)代码。如果 DCH 信息位与 DSCH 信息位之比是 7:3, 那么, 使用(22,7)代码和(10,3)代码。如果 DCH 信息位与 DSCH 信息位之比是 8:2, 那么, 使用(25,8)代码和(7,2)代码。如果 DCH 信息位与 DSCH 信息位之比是 9:1, 那么, 使用(29,9)代码和(4,1)代码。

图 4 显示了根据本发明实施例的发送器的结构。参照图 4, 把根据信息位比划分的用于 DSCH 的 TFCI 和用于 DCH 的 TFCI 分别提供给第一和第二编码器 400 和 405。这里, 用于 DSCH 的 TFCI 被称为 TFCI(字段 1)或第一

TFCI位,和用于DCH的TFCI被称为TFCI(字段2)或第二TFCI位。用于DSCH的TFCI是由第一TFCI位发生器450生成的,和用于DCH有关的TFCI是由第二TFCI位发生器455生成的。第一和第二TFCI位根据它们的信息位比,具有如上所述不同的速率。另外,把指示码长信息的控制信号,即,有关根
5 据信息位比设置的码字的长度值的信息,提供给第一和第二编码器400和405。码长信息是由码长信息发生器460生成的,并且具有随第一TFCI位和第二TFCI位的长度而改变的值。

当信息位比是6:4时,编码器400响应使编码器400起(19,6)编码器作用的控制信号,接收用于DSCH的6-位TFCI和输出19个编码码元,而编码器
10 405响应使编码器405起(13,4)编码器作用的控制信号,接收用于DCH的4-位TFCI和输出13个编码码元。当信息位比是7:3时,编码器400响应使编码器400起(22,7)编码器作用的控制信号,接收用于DSCH的7-位TFCI和输出22个编码码元,而编码器405响应使编码器405起(10,3)编码器作用的控制信号,接收用于DCH的3-位TFCI和输出10个编码码元。当信息位比是
15 8:2时,编码器400响应使编码器400起(25,8)编码器作用的控制信号,接收用于DSCH的8-位TFCI和输出25个编码码元,而编码器405响应使编码器405起(7,2)编码器作用的控制信号,接收用于DCH的2-位TFCI和输出5个编码码元。当信息位比是9:1时,编码器400响应使编码器400起(28,9)编码器作用的控制信号,接收用于DSCH的9-位TFCI和输出28个编码码元,而
20 编码器405响应使编码器405起(4,1)编码器作用的控制信号,接收用于DCH的1-位TFCI和输出4个编码码元。

图5显示了编码器400和405的详细结构。在图4中,为第一TFCI和第二TFCI提供了分离的编码器。但是,当生成第一TFCI码字和第二TFCI码字之间存在时间延迟时,生成第一和第二TFCI码字可以用单个编码器来实现。
25 下面参照图5详细描述根据本发明实施例的编码器的操作。

1)第一TFCI与第二TFCI的信息位比是1:9

对于1:9的信息位比,编码器400用作(4,1)编码器,而编码器405用作(28,9)编码器。下面参照图5分开描述(4,1)编码器和(28,9)编码器的操作,

首先,参照图5描述描述(4,1)编码器的操作。参照图5,把一个输入位
30 a0正常地提供给编码器,并且,其余的输入位a1、a2、a3、a4、a5、a6、a7、a8和a9都用'0'来填充。把输入位a0施加到乘法器510上,把输入位a1施加

到乘法器 512 上, 把输入位 a2 施加到乘法器 514 上, 把输入位 a3 施加到乘法器 516 上, 把输入位 a4 施加到乘法器 518 上, 把输入位 a5 施加到乘法器 520 上, 把输入位 a6 施加到乘法器 522 上, 把输入位 a7 施加到乘法器 524 上, 把输入位 a8 施加到乘法器 526 上, 和把输入位 a9 施加到乘法器 528 上。

5 同时, 沃尔什码发生器 500 生成基码字 $W1 = 10101010101010110101010101010100$, 并且把生成的基码字 W1 提供给乘法器 510。然后, 乘法器 510 以码元为单位将输入位 a0 乘以基码字 W1, 并且把它的输出提供给异或(XOR)运算器 540。并且, 沃尔什码发生器 500 生成其它基码字 W2、W4、W8 和 W16, 并且把它们分别提供给乘法器 512、514、516 和 518。全

10 1 代码发生器 502 生成全 1 基码字(或全 1 序列), 并且把生成的全 1 基码字提供给乘法器 520。掩码发生器 504 生成基码字 M1、M2、M4 和 M8, 并且把生成的基码字 M1、M2、M4 和 M8 分别提供给乘法器 522、524、526 和 528。但是, 由于施加给乘法器 512、514、516、518、520、522、524、526 和 528 的输入位 a1、a2、a3、a4、a5、a6、a7、a8 和 a9 都是 0, 乘法器 512、514、

15 516、518、520、522、524、526 和 528 把 0 输出到异或运算器 540, 因此不影响异或运算器 540 的输出。也就是说, 由异或运算器 540 对乘法器 510、512、514、516、518、520、522、524、526 和 528 的输出值进行异或运算确定的值等于乘法器 510 的输出值。把从异或运算器 540 输出的 32 个码元提供给收缩器 560。此刻, 控制器 550 接收码长信息, 并且根据码长信息, 把指示收缩位置的控制信号提供给收缩器 560。然后, 收缩器 560 根据从控制器

20 550 输出的控制信号, 从由第 0 到第 31 码元组成的总共 32 个编码码元当中, 收缩掉第 1、3、5、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和 31 编码码元。换句话说, 收缩器 560 收缩掉 32 个编码码元当中的 28 个码元, 因此, 输出 4 个未收缩

25 编码码元。

接着, 参照图 5 描述(28,9)编码器的操作。把九个输入位 a0、a1、a2、a3、a4、a5、a6、a7 和 a8 正常地提供给编码器, 并且, 其余的输入位 a9 用‘0’来填充。把输入位 a0 施加到乘法器 510 上, 把输入位 a1 施加到乘法器 512 上, 把输入位 a2 施加到乘法器 514 上, 把输入位 a3 施加到乘法器 516 上, 把输入位 a4 施加到乘法器 518 上, 把输入位 a5 施加到乘法器 520 上, 把输入位 a6 施加到乘法器 522 上, 把输入位 a7 施加到乘法器 524 上, 把输入位 a8 施

30

加到乘法器 526 上, 和把输入位 a9 施加到乘法器 528 上。同时, 沃尔什码发生器 500 把基码字 $W1 = 101010101010101101010101010100$ 提供给乘法器 510, 把基码字 $W2 = 0110011001100110110011001100$ 提供给乘法器 512, 把基码字 $W4 = 00011110000111100011110000111100$ 提供给乘法器 514, 把基码字 $W8 = 000000011111110000000111111100$ 提供给乘法器 516, 和把基码字 $W16 = 000000000000000011111111111101$ 提供给乘法器 518。然后, 乘法器 510 以码元为单位将基码字 W1 乘以输入位 a0, 并且把它的输出提供给异或运算器 540。乘法器 512 以码元为单位将基码字 W2 乘以输入位 a1, 并且把它的输出提供给异或运算器 540。乘法器 514 以码元为单位将基码字 W4 乘以输入位 a2, 并且把它的输出提供给异或运算器 540。乘法器 516 以码元为单位将基码字 W8 乘以输入位 a3, 并且把它的输出提供给异或运算器 540。乘法器 518 以码元为单位将基码字 W16 乘以输入位 a4, 并且把它的输出提供给异或运算器 540。另外, 全 1 代码发生器 502 生成长度为 32 的全 1 基码字, 并且把生成的全 1 基码字提供给乘法器 520。然后, 乘法器 520 以码元为单位将全 1 基码字乘以输入位 a5, 并且把它的输出提供给异或运算器 540。掩码发生器 504 把基码字 $M1 = 0101\ 0000\ 1100\ 0111\ 1100\ 0001\ 1101\ 1101$ 提供给乘法器 522, 把基码字 $M2 = 0000\ 0011\ 1001\ 1011\ 1011\ 0111\ 0001\ 1100$ 提供给乘法器 524, 和把基码字 $M4 = 0001\ 0101\ 1111\ 0010\ 0110\ 1100\ 1010\ 1100$ 提供给乘法器 526。然后, 乘法器 522 以码元为单位将基码字 M1 乘以输入位 a6, 并且把它的输出提供给异或运算器 540。乘法器 524 以码元为单位将基码字 M2 乘以输入位 a7, 并且把它的输出提供给异或运算器 540。乘法器 526 以码元为单位将基码字 M4 乘以输入位 a8, 并且把它的输出提供给异或运算器 540。并且, 掩码发生器 504 生成基码字 M8, 并且把生成的基码字 M8 提供给乘法器 528。但是, 由于施加给乘法器 528 的输入位 a9 是 0, 乘法器 528 把 0 输出到异或运算器 540, 因此, 不影响异或运算器 540 的输出。也就是说, 由异或运算器 540 对乘法器 512、514、516、518、520、522、524、526 和 528 的输出值进行异或运算确定的值等于对乘法器 510、512、514、516、518、520、522、524 和 526 的输出值进行异或运算确定的值。把从异或运算器 540 输出的 32 个码元提供给收缩器 560。此刻, 控制器 550 接收码长信息, 并且, 根据码长信息, 把指示收缩位置的控制信号提供给收缩器 560。然后, 收缩器 560 根据从控制器 550 输出的控制信号, 从由第 0 到第 31 码元组成的

总共 32 个编码码元当中，收缩掉第 6、10、11 和 30 编码码元。换句话说，收缩器 560 收缩掉 32 个编码码元当中的 4 个码元，因此，输出 28 个未收缩编码码元。

2) 第一 TFCI 与第二 TFCI 的信息位比是 2:8

5 对于 2:8 的信息位比，编码器 400 用作(7,2)编码器，而编码器 405 用作(25,8)编码器。下面参照图 5 分开描述(7,2)编码器和(25,8)编码器的操作，

首先，参照图 5 描述(7,2)编码器的操作。参照图 5，把两个输入位 a0 和 a1 正常地提供给编码器 400，并且，其余的输入位 a2、a3、a4、a5、a6、a7、a8 和 a9 都用‘0’来填充。把输入位 a0 施加到乘法器 510 上，把输入位 a1 施加到乘法器 512 上，把输入位 a2 施加到乘法器 514 上，把输入位 a3 施加到乘法器 516 上，把输入位 a4 施加到乘法器 518 上，把输入位 a5 施加到乘法器 520 上，把输入位 a6 施加到乘法器 522 上，把输入位 a7 施加到乘法器 524 上，把输入位 a8 施加到乘法器 526 上，和把输入位 a9 施加到乘法器 528 上。同时，沃尔什码发生器 500 把基码字 $W1 = 101010101010110101$
 15 010101010100 提供给乘法器 510，和把基码字 $W2 = 01100110 011001101100$
 110011001100 提供给乘法器 512。乘法器 510 以码元为单位将基码字 W1 乘以输入位 a0，并且把它的输出提供给异或(XOR)运算器 540。乘法器 512 以码元为单位将基码字 W2 乘以输入位 a1，并且把它的输出提供给异或(XOR)运算器 540。并且，沃尔什码发生器 500 生成其它基码字 W4、W8 和 W16，
 20 并且把它们分别提供给乘法器 514、516 和 518。全 1 代码发生器 502 生成全 1 基码字，并且把生成的全 1 基码字提供给乘法器 520。掩码发生器 504 生成基码字 M1、M2、M4 和 M8，并且把生成的基码字 M1、M2、M4 和 M8 分别提供给乘法器 522、524、526 和 528。但是，由于施加给乘法器 514、516、518、520、522、524、526 和 528 的输入位 a2、a3、a4、a5、a6、a7、a8 和
 25 a9 都是 0，乘法器 514、516、518、520、522、524、526 和 528 把 0 输出到异或运算器 540，因此不影响异或运算器 540 的输出。也就是说，由异或运算器 540 对乘法器 510、512、514、516、518、520、522、524、526 和 528 的输出值进行异或运算确定的值等于对乘法器 510 和 512 的输出值进行异或运算确定的值。把从异或运算器 540 输出的 32 个码元提供给收缩器 560。此
 30 刻，控制器 550 接收码长信息，并且，根据码长信息，把指示收缩位置的控制信号提供给收缩器 560。然后，收缩器 560 根据从控制器 550 输出的控制

信号, 从由第 0 到第 31 码元组成的总共 32 个编码码元当中, 收缩掉第 3、7、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和 31 编码码元。换句话说, 收缩器 560 收缩掉 32 个编码码元当中的 25 个码元, 因此, 输出 7 个未收缩编码码元。

- 5 接着, 参照图 5 描述(25, 8)编码器的操作。参照图 5, 把八个输入位 a0、a1、a2、a3、a4、a5、a6 和 a7 正常地提供给编码器, 并且, 其余的输入位 a8 和 a9 都用‘0’来填充。把输入位 a0 施加到乘法器 510 上, 把输入位 a1 施加到乘法器 512 上, 把输入位 a2 施加到乘法器 514 上, 把输入位 a3 施加到乘法器 516 上, 把输入位 a4 施加到乘法器 518 上, 把输入位 a5 施加到乘法器 520
- 10 上, 把输入位 a6 施加到乘法器 522 上, 把输入位 a7 施加到乘法器 524 上, 把输入位 a8 施加到乘法器 526 上, 和把输入位 a9 施加到乘法器 528 上。同时, 沃尔什码发生器 500 把基码字 $W1 = 10101010101011010101010100$ 提供给乘法器 510, 把基码字 $W2 = 01100110011001101100110011001100$ 提供给乘法器 512, 把基码字 $W4 = 00011110000111100011110000111100$ 提供给乘
- 15 法器 514, 把基码字 $W8 = 00000001111111000000011111111100$ 提供给乘法器 516, 和把基码字 $W16 = 000000000000011111111111111101$ 提供给乘法器 518。然后, 乘法器 510 以码元为单位将基码字 W1 乘以输入位 a0, 并且把它的输出提供给异或运算器 540。乘法器 512 以码元为单位将基码字 W2 乘以输入位 a1, 并且把它的输出提供给异或运算器 540。乘法器 514 以码元为单位
- 20 将基码字 W4 乘以输入位 a2, 并且把它的输出提供给异或运算器 540。乘法器 516 以码元为单位将基码字 W8 乘以输入位 a3, 并且把它的输出提供给异或运算器 540。乘法器 518 以码元为单位将基码字 W16 乘以输入位 a4, 并且把它的输出提供给异或运算器 540。另外, 全 1 代码发生器 502 生成长度为 32 的全 1 基码字, 并且把生成的全 1 基码字提供给乘法器 520。然后, 乘法
- 25 器 520 以码元为单位将全 1 基码字乘以输入位 a5, 并且把它输出提供给异或运算器 540。并且, 掩码发生器 504 把基码字 $M1 = 01010000110001111100000111011101$ 提供给乘法器 522, 和把基码字 $M2 = 00000011100110111011011100011100$ 提供给乘法器 524。然后, 乘法器 522 以码元为单位将基码字 M1 乘以输入位 a6, 并且把它的输出提供给异或运算器 540。乘法器 524 以码
- 30 元为单位将基码字 M2 乘以输入位 a7, 并且把它的输出提供给异或运算器 540。并且, 掩码发生器 504 生成基码字 M4 和 M8, 并且把生成的基码字 M4

和 M8 分别提供给乘法器 526 和 528。但是，由于施加给乘法器 526 和 528 的输入位 a8 和 a9 都是 0，乘法器 526 和 528 把 0 输出到异或运算器 540，因此，不影响异或运算器 540 的输出。也就是说，由异或运算器 540 对乘法器 510、512、514、516、518、520、522、524、526 和 528 的输出值进行异或运算确定的值等于对乘法器 510、512、514、516、518、520、522 和 524 的输出值进行异或运算确定的值。把从异或运算器 540 输出的 32 个码元提供给收缩器 560。此刻，控制器 550 接收码长信息，并且根据码长信息，把指示收缩位置的控制信号提供给收缩器 560。然后，收缩器 560 根据从控制器 550 输出的控制信号，从由第 0 到第 31 码元组成的总共 32 个编码码元当中，收缩掉第 4、11、14、15、20、21 和 22 编码码元。换句话说，收缩器 560 收缩掉 32 个编码码元当中的 7 个码元，因此，输出 25 个未收缩编码码元。

3) 第一 TFCI 与第二 TFCI 的信息位比是 3:7

对于 3:7 的信息位比，编码器 400 用作(10,3)编码器，而编码器 405 用作(22,7)编码器。下面参照图 5 分开描述(10,3)编码器和(22,7)编码器的操作。

首先，参照图 5 描述(10,3)编码器的操作。参照图 5，把三个输入位 a0、a1 和 a2 正常地提供给编码器，并且，其余的输入位 a3、a4、a5、a6、a7、a8 和 a9 都用‘0’来填充。把输入位 a0 施加到乘法器 510 上，把输入位 a1 施加到乘法器 512 上，把输入位 a2 施加到乘法器 514 上，把输入位 a3 施加到乘法器 516 上，把输入位 a4 施加到乘法器 518 上，把输入位 a5 施加到乘法器 520 上，把输入位 a6 施加到乘法器 522 上，把输入位 a7 施加到乘法器 524 上，把输入位 a8 施加到乘法器 526 上，和把输入位 a9 施加到乘法器 528 上。同时，沃尔什码发生器 500 把基码字 $W1 = 10101010101011010101010100$ 提供给乘法器 510，把基码字 $W2 = 01100110011001101100110011001100$ 提供给乘法器 512，和把基码字 $W4 = 000111100011110001111000111100$ 提供给乘法器 514。乘法器 510 以码元为单位将基码字 W1 乘以输入位 a0，并且把它的输出提供给异或(XOR)运算器 540。乘法器 512 以码元为单位将基码字 W2 乘以输入位 a1，并且把它的输出提供给异或(XOR)运算器 540。乘法器 514 以码元为单位将基码字 W4 乘以输入位 a2，并且把它的输出提供给异或(XOR)运算器 540。并且，沃尔什码发生器 500 生成其它基码字 W8 和 W16，并且把它们分别提供给乘法器 516 和 518。全 1 代码发生器 502 生成全 1 基码字，并且把生成的全 1 基码字提供给乘法器 520。掩码发生器 504 生成基码字 M1、

M2、M4 和 M8，并且把生成的基码字 M1、M2、M4 和 M8 分别提供给乘法器 522、524、526 和 528。但是，由于施加给乘法器 516、518、520、522、524、526 和 528 的输入位 a3、a4、a5、a6、a7、a8 和 a9 都是 0，乘法器 516、518、520、522、524、526 和 528 把 0 输出到异或运算器 540，因此不影响异或运算器 540 的输出。也就是说，由异或运算器 540 对乘法器 510、512、514、516、518、520、522、524、526 和 528 的输出值进行异或运算确定的值等于对乘法器 510、512 和 514 的输出值进行异或运算确定的值。把从异或运算器 540 输出的 32 个码元提供给收缩器 560。此刻，控制器 550 接收码长信息，并且根据码长信息，把指示收缩位置的控制信号提供给收缩器 560。然后，收缩器 560 根据从控制器 550 输出的控制信号，从由第 0 到第 31 码元组成的总共 32 个编码码元当中，收缩掉第 7、10、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和 31 编码码元。换句话说，收缩器 560 收缩掉 32 个编码码元当中的 22 个码元，因此，输出 10 个未收缩编码码元。

接着，参照图 5 描述(22,7)编码器的操作，参照图 5，把七个输入位 a0、a1、a2、a3、a4、a5、和 a6 正常地提供给编码器，并且，其余的输入位 a7、a8 和 a9 都用‘0’来填充。把输入位 a0 施加到乘法器 510 上，把输入位 a1 施加到乘法器 512 上，把输入位 a2 施加到乘法器 514 上，把输入位 a3 施加到乘法器 516 上，把输入位 a4 施加到乘法器 518 上，把输入位 a5 施加到乘法器 520 上，把输入位 a6 施加到乘法器 522 上，把输入位 a7 施加到乘法器 524 上，把输入位 a8 施加到乘法器 526 上，和把输入位 a9 施加到乘法器 528 上。同时，沃尔什码发生器 500 把基码字 $W1 = 1010101010101110101010101010100$ 提供给乘法器 510，把基码字 $W2 = 01100110011001101100110011001100$ 提供给乘法器 512，把基码字 $W4 = 00011110000111100011110000111100$ 提供给乘法器 514，把基码字 $W8 = 0000000111111100000001111111100$ 提供给乘法器 516，和把基码字 $W16 = 0000\ 000000000001111111111111101$ 提供给乘法器 518。然后，乘法器 510 以码元为单位将基码字 W1 乘以输入位 a0，并且把它的输出提供给异或运算器 540。乘法器 512 以码元为单位将基码字 W2 乘以输入位 a1，并且把它的输出提供给异或运算器 540。乘法器 514 以码元为单位将基码字 W4 乘以输入位 a2，并且把它的输出提供给异或运算器 540。乘法器 516 以码元为单位将基码字 W8 乘以输入位 a3，并且把它的输出

提供给异或运算器 540。乘法器 518 以码元为单位将基码字 W16 乘以输入位 a4，并且把它的输出提供给异或运算器 540。另外，全 1 代码发生器 502 生成长度为 32 的全 1 基码字，并且把生成的全 1 基码字提供给乘法器 520。然后，乘法器 520 以码元为单位将全 1 基码字乘以输入位 a5，并且把它的输出提供给异或运算器 540。并且，掩码发生器 504 把基码字 M1 = 0101 0000 1100 0111 1100 0001 1101 1101 提供给乘法器 522。然后，乘法器 522 以码元为单位将基码字 M1 乘以输入位 a6，并且把它的输出提供给异或运算器 540。并且，掩码发生器 504 生成基码字 M2、M4 和 M8，并且把生成的基码字 M2、M4 和 M8 分别提供给乘法器 524、526 和 528。但是，由于施加给乘法器 524、526 和 528 的输入位 a7、a8 和 a9 都是 0，乘法器 524、526 和 528 把 0 输出到异或运算器 540，因此，不影响异或运算器 540 的输出。也就是说，由异或运算器 540 对乘法器 510、512、514、516、518、520、522、524、526 和 528 的输出值进行异或运算确定的值等于对乘法器 510、512、514、516、518、520、和 522 的输出值进行异或运算确定的值。把从异或运算器 540 输出的 32 个码元提供给收缩器 560。此刻，控制器 550 接收码长信息，并且，根据码长信息，把指示收缩位置的控制信号提供给收缩器 560。然后，收缩器 560 根据从控制器 550 输出的控制信号，从由第 0 到第 31 码元组成的总共 32 个编码码元当中，收缩掉第 8、12、16、18、19、23、26、27、30 和 31 编码码元。换句话说，收缩器 560 收缩掉 32 个编码码元当中的 10 个码元，因此，输出 22 个未收缩编码码元。

4) 第一 TFCI 与第二 TFCI 的信息位比是 4:6

对于 4:6 的信息位比，编码器 400 用作(13,4)编码器，而编码器 405 用作(19,6)编码器。下面参照图 5 分开描述(13,4)编码器和(19,6)编码器的操作。

首先，参照图 5 描述(13,4)编码器 400 的操作。参照图 5，把四个输入位 a0、a1、a2 和 a3 正常地提供给编码器，并且，其余的输入位 a4、a5、a6、a7、a8 和 a9 都用‘0’来填充。把输入位 a0 施加到乘法器 510 上，把输入位 a1 施加到乘法器 512 上，把输入位 a2 施加到乘法器 514 上，把输入位 a3 施加到乘法器 516 上，把输入位 a4 施加到乘法器 518 上，把输入位 a5 施加到乘法器 520 上，把输入位 a6 施加到乘法器 522 上，把输入位 a7 施加到乘法器 524 上，把输入位 a8 施加到乘法器 526 上，和把输入位 a9 施加到乘法器 528 上。同时，沃尔什码发生器 500 把基码字 W1 = 10101010 101010110101

010101010100 提供给乘法器 510, 把基码字 $W2 = 011001100110011011001100$
 11001100 提供给乘法器 512, 把基码字 $W4 = 0001111000011110001111000011$
 1100 提供给乘法器 514, 和把基码字 $W8 = 0000000111111110000000111111$
 1100 提供给乘法器 516。乘法器 510 以码元为单位将基码字 $W1$ 乘以输入位
 5 a_0 , 并且把它的输出提供给异或(XOR)运算器 540。乘法器 512 以码元为单位
 将基码字 $W2$ 乘以输入位 a_1 , 并且把它的输出提供给异或(XOR)运算器 540。
 乘法器 514 以码元为单位将基码字 $W4$ 乘以输入位 a_2 , 并且把它的输出提供
 给异或(XOR)运算器 540。乘法器 516 以码元为单位将基码字 $W8$ 乘以输入位
 a_3 , 并且把它的输出提供给异或(XOR)运算器 540。并且, 沃尔什码发生器
 10 500 生成其它基码字 W_{16} , 并且把它提供给乘法器 518。全 1 代码发生器 502
 生成全 1 基码字, 并且把生成的全 1 基码字提供给乘法器 520。掩码发生器
 504 生成基码字 $M1$ 、 $M2$ 、 $M4$ 和 $M8$, 并且把生成的基码字 $M1$ 、 $M2$ 、 $M4$
 和 $M8$ 分别提供给乘法器 522、524、526 和 528。但是, 由于施加给乘法器
 518、520、522、524、526 和 528 的输入位 a_4 、 a_5 、 a_6 、 a_7 、 a_8 和 a_9 都是 0,
 15 乘法器 518、520、522、524、526 和 528 把 0 输出到异或运算器 540, 因此
 不影响异或运算器 540 的输出。也就是说, 由异或运算器 540 对乘法器 510、
 512、514、516、518、520、522、524、526 和 528 的输出值进行异或运算确
 定的值等于对乘法器 510、512、514 和 516 的输出值进行异或运算确定的值。
 把从异或运算器 540 输出的 32 个码元提供给收缩器 560。此刻, 控制器 550
 20 接收码长信息, 和根据码长信息, 把指示收缩位置的控制信号提供给收缩器
 560。然后, 收缩器 560 根据从控制器 550 输出的控制信号, 从由第 0 到第
 31 码元组成的总共 32 个编码码元当中, 收缩掉第 0、1、2、16、17、18、19、
 20、21、22、23、24、25、26、27、28、29、30、和 31 编码码元。换句话说,
 收缩器 560 收缩掉 32 个编码码元当中的 19 个码元, 因此, 输出 13 个未收缩
 25 编码码元。

接着, 参照图 5 描述(19,6)编码器的操作。参照图 5, 把六个输入位 a_0 、
 a_1 、 a_2 、 a_3 、 a_4 和 a_5 正常地提供给编码器, 并且, 其余的输入位 a_6 、 a_7 、 a_8
 和 a_9 都用 '0' 来填充。把输入位 a_0 施加到乘法器 510 上, 把输入位 a_1 施加到
 乘法器 512 上, 把输入位 a_2 施加到乘法器 514 上, 把输入位 a_3 施加到乘法
 30 器 516 上, 把输入位 a_4 施加到乘法器 518 上, 把输入位 a_5 施加到乘法器 520
 上, 把输入位 a_6 施加到乘法器 522 上, 把输入位 a_7 施加到乘法器 524 上,

把输入位 a8 施加到乘法器 526 上, 和把输入位 a9 施加到乘法器 528 上。同时, 沃尔什码发生器 500 把基码字 $W1 = 101010101010101010101010100$ 提供给乘法器 510, 把基码字 $W2 = 01100110011001101100110011001100$ 提供给乘法器 512, 把基码字 $W4 = 00011110000111100011110000111100$ 提供给乘法器 514, 把基码字 $W8 = 0000000111111100000001111111100$ 提供给乘法器 516, 和把基码字 $W16 = 00000000000001111111111111101$ 提供给乘法器 518。然后, 乘法器 510 以码元为单位将基码字 W1 乘以输入位 a0, 并且把它的输出提供给异或运算器 540。乘法器 512 以码元为单位将基码字 W2 乘以输入位 a1, 并且把它的输出提供给异或运算器 540。乘法器 514 以码元为单位将基码字 W4 乘以输入位 a2, 并且把它的输出提供给异或运算器 540。乘法器 516 以码元为单位将基码字 W8 乘以输入位 a3, 并且把它的输出提供给异或运算器 540。乘法器 518 以码元为单位将基码字 W16 乘以输入位 a4, 并且把它的输出提供给异或运算器 540。另外, 全 1 代码发生器 502 生成长度为 32 的全 1 基码字, 并且把生成的全 1 基码字提供给乘法器 520。然后, 乘法器 520 以码元为单位将全 1 基码字乘以输入位 a5, 并且把它的输出提供给异或运算器 540。并且, 掩码发生器 504 生成基码字 M1、M2、M4 和 M8, 并且把生成的基码字 M1、M2、M4 和 M8 分别提供给乘法器 522、524、526 和 528。但是, 由于施加给乘法器 522、524、526 和 528 的输入位 a6、a7、a8 和 a9 都是 0, 乘法器 522、524、526 和 528 把 0 输出到异或运算器 540, 因此, 不影响异或运算器 540 的输出。也就是说, 由异或运算器 540 对乘法器 510、512、514、516、518、520、522、524、526 和 528 的输出值进行异或运算确定的值等于对乘法器 510、512、514、516、518 和 520 的输出值进行异或运算确定的值。把从异或运算器 540 输出的 32 个码元提供给收缩器 560。此刻, 控制器 550 接收码长信息, 并且, 根据码长信息, 把指示收缩位置的控制信号提供给收缩器 560。然后, 收缩器 560 根据从控制器 550 输出的控制信号, 从由第 0 到第 31 码元组成的总共 32 个编码码元当中, 收缩掉第 6、10、11、13、14、16、17、19、20、22、24、26 和 31 编码码元。换句话说, 收缩器 560 收缩掉 32 个编码码元当中的 13 个码元, 因此, 输出 19 个未收缩编码码元。

尽管上面针对 9:1、8:2、7:3 和 6:4 的信息位比, 描述了编码器 400 和 405 的操作, 但是, 对于本领域的普通技术人员来说, 显而易见, 对于 5:5、4:6、

3:7、2:8 和 1:9 的其它信息位比可以类似地执行编码器 400 和 405 的操作。

经过上面这些操作之后，从编码器 400 和 405 输出的编码码元由多路复用 410 进行时分多路复用，生成多路复用的 30-码元信号。

接着，对多路复用 410 的多路复用编码操作加以描述。多路复用器 410 多路复用从编码器 400 和 405 输出的编码码元，以便在一个无线电帧内尽可能均匀地排列编码码元。也就是说，多路复用器 410 把信息位 a_k 映射成在现有技术的描述中定义的编码位 b_l 位。对于条件 A1、A2、A3 和 A4 的各种情况，在实际无线电帧上发送之前把 b_l 位映射成 d_m 位。在条件 A2、A3 和 A4 下，发送所有 32 个 b_l 位。但是，在条件 A1 下，不发送 $d_{30}(b_{30})$ 和 $d_{31}(b_{31})$ ，因此，在上面各种编码率下操作的编码器应该把最后编码码元映射成位 $d_{30}(b_{30})$ 或 $d_{31}(b_{31})$ 。当利用(32,10)代码时，编码器应该把最后编码码元映射成位 $d_{30}(b_{30})$ 和 $d_{31}(b_{31})$ 。

当在条件 A1 下使用第二 TFCI 编码器时，所有 10 个可用编码器都具有 1/3 的实际编码率。但是，本发明提出的 10 个编码器，尽管它们具有编码率 1/3，但是被设计成在编码率 1/3 上具有最佳性能。

在描述把信息位 a_k 映射成编码位 b_l 的方法之前，先假设用于 DCH 的 m 个 TFCI 位(即，第一 TFCI 位)和用于 DSCH 的 n 个 TFCI 位(即，第二 TFCI 位)之和变成 $m+n=10$ 。另外，如上所述，各种编码器的最后编码码元被映射成位 $d_{30}(b_{30})$ 和 $d_{31}(b_{31})$ 。下面将针对 1:9、2:8、3:7、4:6、5:5、6:4、7:3、8:2 或 9:1 的 $m:n$ 比对本发明加以描述。(32,10)编码器依次排列编码码元。

首先，对 m 值大于 n 值的情况加以描述。即使 n 值大于 m 值，也可以以如下通过交换 n 值和 m 值的方式排列用于 DCH 的 TFCI 编码码元和用于 DSCH 的 TFCI 编码码元。

在如上所述的编码方法中，编码用于 DCH 的 m 个 TFCI 位和用于 DSCH 的 n 个 TFCI 位生成的编码位的个数分别是 $(m*3+1)$ 和 $(n*3+1)$ 。因此，为了选择发送生成的编码码元的位置，条件 A1、A2、A3 和 A4 使用不同的方法。在 A1 的情况下，把第二 TFCI 编码器的最后编码码元映射成 $d_{30}(b_{30})$ 和 $d_{31}(b_{31})$ ，将 30 个 b_l 位除以 10，然后，排列将除了最后编码码元之外用于第一 TFCI 编码器的 $m*3$ 个编码码元分成 3 等分确定的 m 个编码码元和将除了最后编码码元之外用于第二 TFCI 编码器的 $n*3$ 个编码码元分成 3 等分确定的 n 个编码

码元。在条件 A2 下,依次重复在条件 A1 下排列的 32 个 b_1 位 3 次,然后,将 b_0 到 b_{23} 多重复 1 次,因此,将它们映射成总共 120 个 d_m 位。在条件 A3 下,在发送期间把在条件 A1 下排列的 32 个 b_1 位映射成 d_m 位。在条件 A4 下,在发送期间将在条件 A1 下排列的 32 个 b_1 位重复 4 次,将它们映射成 128 个 d_m 个位。因此,在条件 A1 下,本发明提供了把编码码元映射成 b_1 位的方法。在条件 A2、A3 和 A4 下,本发明提供了利用在条件 A1 下排列的 b_1 位映射编码码元的方法。

下面对把用于 DCH 的 m 个编码码元和用于 DSCH 的 n 个编码码元排列到 10 个编码码元位置上的方法加以描述。

10 设 L 表示 10 个编码码元的第 L 编码码元。

$$F(k) = \left\lfloor \frac{m}{n} * k \right\rfloor, \quad k=0,1,2,\dots,n \quad \dots\dots\dots(1)$$

$$G(k) = \left\lceil \frac{F(k) - F(k-1)}{2} \right\rceil, \quad k=0,1,2,\dots,n \quad \dots\dots\dots(2)$$

在方程(1)和(2)中, $\lfloor x \rfloor$ 表示小于或等于给定值 x 的整数当中的最大值,和 $\lceil x \rceil$ 表示大于或等于给定值 x 的整数当中的最小值。

15 在方程(2), $F(-1)$ 被定义为零(0)。也就是说, $F(-1) = 0$ 。利用上述公式排列用于 DCH 的 m 个位和用于 DSCH 的 n 个位的方法由如下方程(3)定义。把用于 DSCH 的位依次排列成 $10L$ 个值当中的 nL 个值。

$$L = F(l-1) + G(l) + l \quad \dots\dots\dots(3)$$

20 在方程(3)中, $l(1 \leq l \leq n)$ 表示用于 DSCH 的 n 个位当中的第 l 位。因此,方程(3)用在计算与用于 DSCH 的 10 个位当中的第 l 位置相对应的值中。

把用于 DCH 的 m 个位排列成 $10L$ 个值当中除了方程(3)给出那些值之外的 L 值。这通过如下方程(4)定义。

$$F(l-2) + G(l-1) + l \leq L \leq F(l-1) + G(l) + l - 1 \quad \dots\dots\dots(4)$$

25 下表 5 显示了对于 $m:n = 9:1$ 、 $8:2$ 、 $7:3$ 、 $6:4$ 和 $5:5$ 的各种情况的 $F(k)$ 和 $G(k)$ 。在表 5 中, DSCH 的编码码元位置在 b_1 上具有值 $(l-1)$ 。在条件 A1 下,本发明在一个时隙上发送之前把两个 b_1 位映射成两个 d_m 位。在除以 10 的 b_1 位上重复在表 5 中定义的位置 3 次,并且,在重复之后,把第一 TFCI 编码器的最后编码码元和第二 TFCI 编码器的最后编码码元映射成最后两个位 b_{30} 和

b_{31} 。

表 5

m:n	F(k)	F(1)	F(2)	F(3)	F(4)	F(5)
	G(k)	G(1)	G(2)	G(3)	G(4)	G(5)
	DSCH 位置					
5:5		1	2	3	4	5
		1	1	1	1	1
		2	4	6	8	10
6:4		1	3	4	6	
		1	1	1	1	
		2	4	7	9	
7:3		2	4	7		
		1	1	1		
		2	5	8		
8:2		4	8			
		2	2			
		3	8			
9:1		9				
		4				
		5				

图 6 是显示在条件 A1 的情况下，对于 m:n=6:4，如何将用于 DCH 的 18 个 TFCI 编码码元和用于 DSCH 的 12 个 TFCI 编码码元与 DPCCCH 的 30-位 TFCI 字段相匹配的图形。如表 5 所示，对于 m:n=6:4，DSCH 的位置对应于 L 值是 2、4、7 和 9 的情况。也就是说，发送 $d_1(b_1)$ 、 $d_3(b_3)$ 、 $d_6(b_6)$ 、 $d_8(b_8)$ 、 $d_{11}(b_{11})$ 、 $d_{13}(b_{13})$ 、 $d_{16}(b_{16})$ 、 $d_{18}(b_{18})$ 、 $d_{21}(b_{21})$ 、 $d_{23}(b_{23})$ 、 $d_{26}(b_{26})$ 、和 $d_{28}(b_{28})$ 。

然后，把多路复用的 TFCI 编码码元施加给图 4 的多路复用器 420，在多路复用器 420 中，将它们与传输功率控制(TPC)位、导频位、和物理信息进行时分多路复用。

图 7 显示了从节点 B 发送到 UE 的 DPCCCH 的帧结构，其中，上部显示了时隙的结构，中部显示了无线电帧的结构，和下部显示了相继发送的无线电帧的结构。如图 7 所示，以时分为基础将多路复用的 DPCCCH 与 DPDCH 多路复用成 DPCH。为了信道化，扩展器 430 以码元为单元，利用扩展码发生器 435 提供的扩展码，信道扩展多路复用码元，并且以码片为单位输出信道扩展信号。加扰器 440 利用加扰码发生器 445 提供的加扰码，加扰信道扩展信号。

A2. 接收器的结构和操作

现在描述与在以特定比率发送用于 DSCH 的 TFCI 位和用于 DCH 的 TFCI

位的过程中，以可变编码率进行编码的发送器相对应的接收器。接收器包括解码以可变编码率编码的接收码元的解码器。

图 8 显示了根据本发明实施例的与如图 4 所示的发送器相对应的接收器的结构。参照图 8，从节点 B 发送到 UE 的下行链路 DPCH 由解扰器 840 利用加扰码发生器 845 提供的加扰码解扰。解扰下行链路 DPCH 由解扩器 830 以码元为单位利用扩展码发生器 835 提供的扩展码解扩。解扩的 DPCH 码元由多路分用器 820 多路分用成 DPDCH、TPC 位、导频位和 TFCI 编码码元。TFCI 编码码元由多路分用器 810 根据用于 DSCH 的 TFCI 与用于 DCH 的 TFCI 的信息位比，再次多路分用成取决于码长控制信息的用于 DSCH 的编码 TFCI 码元和用于 DCH 的编码 TFCI 码元，然后分别提供给相关解码器 800 和 805。取决于基于用于 DSCH 的 TFCI 位与用于 DCH 的 TFCI 位的信息位比的码长控制信息，解码器 800 和 805 分别解码用于 DSCH 的编码 TFCI 码元和用于 DCH 的编码 TFCI 码元，然后，分别输出用于 DSCH 的 TFCI 位和用于 DCH 的 TFCI 位。

从现在开始描述根据本发明几个实施例的解码器的结构和操作。图 8 所示的解码器 800 和 805 应该被构造成解码以可变编码率编码的、用于 DSCH 的 TFCI 编码码元和用于 DCH 的 TFCI 编码码元。

第一实施例(解码器)

图 9 显示了如图 8 所示的解码器 800 和 805 的详细结构。参照图 9，把接收码元 $r(t)$ 提供给零插入器 900，同时，把码长信息提供给控制器 930。控制器 930 根据码长信息确定确定收缩位置，并且把用于确定收缩位置的控制信息提供给零插入器 900。码长信息表示用在编码器中的码长或编码率，而控制信息表示收缩位置。收缩位置代表为了获得与从编码器接收的位相对应的所需编码码元长度而删除掉的码元的位置。表 6 显示了与码长相联系存储的收缩位置。

表 6

码长信息(编码率)	收缩位置
(4,1)	F 28
(7,2)	F 25
(10,3)	F 22
(13,4)	F 19
(16,5)	F 16
(19,6)	F 13
(22,7)	F 10

(25,8)	F 7
(28,9)	F 4

在表 6 中, 假设码长信息表示用在编码器中的编码率。当编码率(k,n)表示把 n 个输入位编码成 k 个码元时, 接收码元具有编码长度 k。并且, 表 6 的 F_n 代表 n 个收缩位。从表 6 可以确定, 控制信息(收缩位置)使零插入器 900 能够与接收码元的码长无关地保持输出码元的个数(32)。

参照表 6, 控制器 930 对于编码率(4,1)输出与 28 个收缩位置有关的信息、对于编码率(7,2)输出与 25 个收缩位置有关的信息、对于编码率(10,3)输出与 22 个收缩位置有关的信息、对于编码率(13,4)输出与 19 个收缩位置有关的信息、对于编码率(19,6)输出与 13 个收缩位置有关的信息、对于编码率(22,7)输出与 10 个收缩位置有关的信息、对于编码率(25,8)输出与 7 个收缩位置有关的信息、和对于编码率(28,9)输出与 4 个收缩位置有关的信息。对于各种情况, 收缩位置与在编码器的描述中给出的收缩位置相同。

零插入器 900 根据控制信息, 把 0 插入接收码元的收缩位置中, 然后, 输出长度为 32 的码元流。把码元流提供给快速哈达玛逆变换器(IFHT)920 和乘法器 902、904 和 906。提供给乘法器 902、904 和 906 的码元流分别与掩码发生器 910 提供的掩码函数 M1、M2 和 M15 相乘。把乘法器 902、904 和 906 的输出码元分别提供给切换器 952、954 和 956。此刻, 控制器 930 根据码长信息, 把表示使用/不使用掩码函数的切换控制信息提供给切换器 952、954 和 956。例如, 由于(4,1)、(7,2)、(10,3)、(13,4)和(19,6)编码器不使用掩码函数, 根据切换控制信息, 切换器 952、954 和 956 全都断开。但是, 由于(22,7)和(23,7)编码器使用一个基码字时, 只有切换器 952 是连接的。这样, 控制器 930 依照根据编码率使用的掩码函数的个数, 控制切换器 952、954 和 956。然后, IFHT 922、924 和 926 分别对从零插入器 900 接收的 32 个码元进行快速哈达玛逆变换, 并且, 计算码元与可以用在发送器中的所有沃尔什码之间的相关值。并且, IFHT 确定相关值当中的最高相关值、和具有最高相关值的沃尔什码的指标。因此, IFHT 920、922、924 和 926 分别把乘以接收信号的掩码函数的指标、最高相关值、和具有最高相关值的沃尔什码的指标提供给相关值比较器 940。由于提供给 IFHT 920 的信号没有被任何掩码函数所乘, 因此, 掩码函数的标识符变成‘0’。相关值比较器 940 通过比较 IFHT 提供的相关值, 确定最高相关值, 并且把具有最高相关值的掩码指标的指标与沃尔

什码的指标组合在一起。

第二实施例(解码器)

下面描述根据用在编码器中长度可变的代码自适应地进行解码操作的解码器。

5 首先,对解码器起与长度可变的沃尔什编码器相对应的解码器作用时所需的 IFHT 加以描述。当解码器与(7,2)编码器联系在一起进行操作时,使用与长度为 $4(2^2)$ 的沃尔什编码器有关的 IFHT。当解码器与(10,3)编码器联系在一起进行操作时,使用与长度为 $8(2^3)$ 的沃尔什编码器有关的 IFHT。当解码器与(13,4)编码器联系在一起进行操作时,使用与长度为 $16(2^4)$ 的沃尔什编码器有关的 IFHT。当解码器与(16,5)编码器联系在一起进行操作时,使用与长度为 $32(2^5)$ 的沃尔什编码器有关的 IFHT。此外,当解码器与(19,6)、(22,7)、(25,8)、(28,9)和(32,10)编码器联系在一起进行操作时,使用与长度为 $32(2^5)$ 的沃尔什编码器有关的 IFHT。为了在解码器中进行操作,IFHT 应该能够对可变长度进行操作。本发明提供了可对可变长度进行操作的 IFHT 的结构。

15 图 11 显示了图 8 所示的第一和第二解码器 800 和 805 的结构。参照图 11,把从编码器接收的编码码元 $r(t)$ 提供给零插入器 1100,同时,把有关编码器在编码接收码元时使用的码长的信息提供给控制器 1130。控制器 1130 与适合于编码器的码长相联系地存储有关收缩位置的信息,并且把与码长信息相联系存储在其中的控制信息提供给零插入器 1100。与码长相联系存储的收缩位置显示在上表 6 中。

20 参照表 6,控制器 1130 对于编码率(4,1)输出与 28 个收缩位置有关的信息、对于编码率(7,2)输出与 25 个收缩位置有关的信息、对于编码率(10,3)输出与 22 个收缩位置有关的信息、对于编码率(13,4)输出与 19 个收缩位置有关的信息、对于编码率(19,6)输出与 13 个收缩位置有关的信息、对于编码率(22,7)输出与 10 个收缩位置有关的信息、对于编码率(25,8)输出与 7 个收缩位置有关的信息、和对于编码率(28,9)输出与 4 个收缩位置有关的信息。对于各种情况,收缩位置与在编码器的描述中给出的收缩位置相同。

25 零插入器 1100 根据来自控制器 1130 的控制信息,把 0 插入接收码元的收缩位置中,然后,输出长度为 32 的码元流。把码元流提供给快速哈达玛逆变换器(IFHT)1120 和乘法器 1102、1104 和 1106。提供给乘法器 1102、1104 和 1106 的信号分别与掩码发生器 910 提供的掩码函数 M1、M2 和 M15 相乘。

掩码发生器 1110 生成的掩码函数与用在编码器中的掩码函数相同。把乘法器 1102、1104 和 1106 的输出码元分别提供给切换器 1152、1154 和 1156。此刻，控制器 1130 根据接收的码长信息，把表示使用/不使用掩码函数的切换控制信息提供给切换器 1152、1154 和 1156。其结果是，切换器 1152、1154 和 1156 5 分别让乘法器 1102、1104 和 1106 的输出码元通过。例如，掩码函数没有以编码率(4,1)、(7,2)、(10,3)、(13,4)和(19,6)使用，根据切换控制信息，切换器 1152、1154 和 1156 全都断开，从而，阻断乘法器 1102、1104 和 1106 的输出码元。由于只有一个掩码码元以编码率(22,7)使用，因此，根据切换控制信息，只有切换器 1152 是连接的，而其余的切换器 1104 和 1106 是断开的。这样， 10 根据编码率确定正在使用之中的掩码函数的个数，和取决于正在使用之中的掩码函数的个数，控制切换器。因此，当图 8 所示的第一和第二解码器 800 和 805 用作(4,1)、(7,2)、(10,3)、(13,4)、(16,5)和(19,6)解码器时，只启用 IFHT 1120。当输入信息位的个数小于 18 时，第一和第二解码器 800 和 805 用作(4,1)、(7,2)、(10,3)、(13,4)、(16,5)和(19,6)解码器。因此，IFHT 11 应该自适应地对 15 几种码长，即几种编码率进行操作。控制器 1130 生成表示相关沃尔什编码器的码长的控制信息，并且把控制信息提供给 IFHT 1120。然后，IFHT 1120、1124 和 1126 分别对从零插入器 1100 接收的 32 个码元进行快速哈达玛逆变换，并且计算码元与具有特定长度的沃尔什码之间的相关值。IFHT 1120 把掩码函数的指标、相关值当中的最高相关值、和具有最高相关值的沃尔什码的 20 指标提供给相关值比较器 1140。IFHT 1120 把‘0’提供给相关值比较器 1140，作为掩码函数的指标。提供‘0’作为掩码函数的指标意味着，输入码元没有被掩码函数所乘。

一旦通过相关切换器 1152、1154 和 1156 接收到码元，其它 IFHT 1122、1124 和 1126 就分别进行快速哈达玛逆变换。并且计算经过快速哈达玛逆变换的沃尔什码之间的相关值。在计算了相关值之后，IFHT 1122、1124 和 1126 25 每一个都把所使用的掩码函数的指标、相关值当中的最高相关值、和具有最高相关值的沃尔什码的指标提供给相关值比较器 1140。然后，相关值比较器 1140 比较 IFHT 提供的相关值，并且，把具有最高相关值的掩码指标与沃尔什码指标组合在一起。

30 图 12 显示了基于结合图 10 所述的快速哈达玛逆变换处理的、图 11 所示的 IFHT 1120 进行的操作。具体地说，图 12 显示了为了让解码器 800 和 805

用作(4,1)、(7,2)、(10,3)、(13,4)、(16,5)和(19,6)解码器, IFHT 1120 进行操作的总体方案。

B. 只提高第一 TFCI 的编码率的方法

- 就最小距离而言, 最好重复(3,2)单工码 3 次, 然后, 收缩最后一个编码码元, 以便获取(8,2)代码, 一种具有只提高第一 TFCI 的编码率所需的编码率之一的最佳码。表 7 显示了(3,2)单工码的输入信息位和根据输入信息位输出的(3,2)单工码字之间的关系。

表 7

输入信息位	(3,2)单工码字
00	000
01	101
10	011
11	110

- 表 8 显示了输入信息位与重复(3,2)单工码 3 次, 然后, 收缩最后一个编码码元获取的(8,2)单工码字之间的关系。

表 8

输入信息位	(8,2)单工码字
00	000 000 00
01	101 101 10
10	011 011 01
11	110 110 11

- 但是, 重复(3,2)单工码字 3 次, 然后, 收缩最后一个编码码元获得的(8,2)单工码字可以通过缩短现有(16,4)Reed-Muller 码来实现。

- 下面描述缩短方法的例子。(16,4)Reed-Muller 码是长度为 16 的 4 个基码字的线性组合, 此处, ‘4’是输入信息位的个数。只接收 16 个输入信息位当中的 2 个位等效于只使用长度为 16 的 4 个基码字当中的 2 个基码字的线性组合, 而不使用其余的码字。另外, 通过限制基码字的使用, 然后, 收缩 16 个码元当中的 8 个码元, 就可以利用(16,4)编码器来实现(8,2)编码器。表 9 显示了缩短方法。

表 9

输入信息位	码字															
0000	0(*)	0	0	0	0(*)	0	0	0	0(*)	0	0	0(*)	0(*)	0(*)	0(*)	0(*)
0001	0(*)	1	0	1	0(*)	1	0	1	0(*)	1	0	1(*)	0(*)	1(*)	0(*)	1(*)
0010	0(*)	0	1	1	0(*)	0	1	1	0(*)	0	1	1(*)	0(*)	0(*)	1(*)	1(*)
0011	0(*)	1	1	0	0(*)	1	1	0	0(*)	1	1	0(*)	0(*)	1(*)	1(*)	0(*)
0100	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1

0101	0	1	0	1	1	0	1	0	0	1	0	1	1	0	1	0
0110	0	0	1	1	1	1	0	0	0	0	1	1	1	1	0	0
0111	0	1	1	0	1	0	0	1	0	1	1	0	1	0	0	1
1000	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
1001	0	1	0	1	0	1	0	1	1	0	1	0	1	0	1	0
1010	0	0	1	1	0	0	1	1	1	1	0	0	1	1	0	0
1011	0	1	1	0	0	1	1	0	1	0	0	1	1	0	0	1
1100	0	0	0	0	1	1	1	1	1	1	1	1	0	0	0	0
1101	0	1	0	1	1	0	1	0	1	0	1	0	0	1	0	1
1110	0	0	1	1	1	1	0	0	1	1	0	0	0	0	1	1
1111	0	1	1	0	1	0	0	1	1	0	0	1	0	1	1	0

参照表 9，每个(16,4)码字都是长度为 16 的 4 个粗线基码字的线性组合。为了获取(8,2)代码，只使用了 4 个基码字当中的上面 2 个基码字。然后，其余的下面 12 个码字就自动不用了。因此，只使用了上面 4 个码字。此外，为了从长度为 16 的 4 个码字当中，生成长度为 8 的基码字，有必要收缩掉 8 个码元。通过收缩由表 4 中(*)表示的码元，然后，把其余的 8 个编码码元集中在一起，可以获得表 3 所示的(8,2)单工码字。

在这里，将描述通过缩短二阶 Reed- Muller 码的(32,10)子代码，生成用于 1:9 的信息位比的{(3,1)最佳码和(29,9)最佳码}、{(4,1)最佳码和(28,9)最佳码}、和{(5,1)最佳码和(27,9)最佳码}的编码器的结构、生成用于 2:8 的信息位比的{(6,2)最佳码和(26,8)最佳码}、{(7,2)最佳码和(25,8)最佳码}、和{(8,2)最佳码和(24,8)最佳码}的编码器的结构、生成用于 3:7 的信息信比的{(9,3)最佳码和(23,7)最佳码}、{(10,3)最佳码和(22,7)最佳码}、和{(11,3)最佳码和(21,7)最佳码}的编码器的结构、生成用于 4:6 的信息位比的{(12,4)最佳码和(20,6)最佳码}、{(13,4)最佳码和(19,6)最佳码}、和{(14,4)最佳码和(18,6)最佳码}的编码器的结构、生成用于 5:5 的信息信比的{(16,5)最佳码和(32,10)最佳码}的编码器的结构。另外，下面还将描述与编码器相对应的解码器的结构。

B1. 发送器的结构和操作

本发明的实施例提供了像在输入信息位的比率是 5:5 的逻辑分割模式下所作的那样，在硬分割模式下，在编码之前，按 1:9、2:8、3:7、4:6、5:5、6:4、7:3、8:2 和 9:1 的比率划分 10 个信息位的设备和方法。另外，这里还假设发送用于 DSCH 的 TFCI 的第一 TFCI 的编码率和发送用于 DCH 的 TFCI 的第二 TFCI 的编码率在发送之前都提高了。也就是说，如果 DCH 信息位与 DSCH 信息位之比是 1:9，那么，使用(3,1)代码和(29,9)代码。如果 DCH 信息位与 DSCH 信息位之比是 2:8，那么，使用(6,2)代码和(26,8)代码。如果 DCH 信息位与 DSCH 信息位之比是 3:7，那么，使用(9,3)代码和(23,7)代码。如果 DCH 信息位与 DSCH 信息位之比是 4:6，那么，使用(12,4)代码和(20,6)代码。如果

DCH 信息位与 DSCH 信息位之比是 6:4, 那么, 使用(18,6)代码和(14,4)代码。如果 DCH 信息位与 DSCH 信息位之比是 7:3, 那么, 使用(21,7)代码和(11,3)代码。如果 DCH 信息位与 DSCH 信息位之比是 8:2, 那么, 使用(26,8)代码和(6,2)代码。如果 DCH 信息位与 DSCH 信息位之比是 9:1, 那么, 使用(27,9)代码和(5,1)代码。

图 4 显示了根据本发明实施例的发送器的结构。参照图 4, 把根据信息位比划分的用于 DSCH 的 TFCI 位和用于 DCH 的 TFCI 位分别提供给第一和第二编码器 400 和 405。这里, 用于 DSCH 的 TFCI 位被称为 TFCI(字段 1)或第一 TFCI 位, 和用于 DCH 的 TFCI 位被称为 TFCI(字段 2)或第二 TFCI 位。用于 DSCH 的 TFCI 位是由第一 TFCI 位发生器 450 生成的, 和用于 DCH 有关的 TFCI 位是由第二 TFCI 位发生器 455 生成的。第一和第二 TFCI 位根据它们的信息位比, 具有如上所述不同的速率。另外, 把指示码长信息的控制信号, 即, 有关根据信息位比设置的码字的长度值的信息, 提供给第一和第二编码器 400 和 405。码长信息是由码长信息发生器 460 生成的, 并且具有随第一 TFCI 位和第二 TFCI 位的长度而改变的值。

当信息位比是 6:4 时, 编码器 400 响应使编码器 400 起(20,6)编码器作用的控制信号, 接收用于 DSCH 的 6-位 TFCI 和输出 20 个编码码元, 而编码器 405 响应使编码器 405 起(12,4)编码器作用的控制信号, 接收用于 DCH 的 4-位 TFCI 和输出 12 个编码码元。当信息位比是 7:3 时, 编码器 400 响应使编码器 400 起(23,7)编码器作用的控制信号, 接收用于 DSCH 的 7-位 TFCI 和输出 23 个编码码元, 而编码器 405 响应使编码器 405 起(9,3)编码器作用的控制信号, 接收用于 DCH 的 3-位 TFCI 和输出 9 个编码码元。当信息位比是 8:2 时, 编码器 400 响应使编码器 400 起(26,8)编码器作用的控制信号, 接收用于 DSCH 的 8-位 TFCI 和输出 26 个编码码元, 而编码器 405 响应使编码器 405 起(6,2)编码器作用的控制信号, 接收用于 DCH 的 2-位 TFCI 和输出 6 个编码码元。当信息位比是 9:1 时, 编码器 400 响应使编码器 400 起(29,9)编码器作用的控制信号, 接收用于 DSCH 的 9-位 TFCI 和输出 29 个编码码元, 而编码器 405 响应使编码器 405 起(3,1)编码器作用的控制信号, 接收用于 DCH 的 1-位 TFCI 和输出 3 个编码码元。

图 5 显示了编码器 400 和 405 的详细结构。在图 4 中, 为第一 TFCI 和第二 TFCI 提供了分离的编码器。但是, 当生成第一 TFCI 码字和第二 TFCI 码

字之间存在时间延迟时,生成第一和第二 TFCI 码字可以用单个编码器来实现。下面参照图 5 详细描述根据本发明实施例的编码器的操作。

1)第一 TFCI 与第二 TFCI 的信息位比是 1:9

对于 1:9 的信息位比,编码器 400 用作(3,1)编码器,而编码器 405 用作(29,9)编码器。下面参照图 5 分开描述(3,1)编码器和(29,9)编码器的操作,

首先,参照图 5 描述描述(3,1)编码器的操作。参照图 5,把一个输入位 a0 正常地提供给编码器,并且,其余的输入位 a1、a2、a3、a4、a5、a6、a7、a8 和 a9 都用‘0’来填充。把输入位 a0 施加到乘法器 510 上,把输入位 a1 施加到乘法器 512 上,把输入位 a2 施加到乘法器 514 上,把输入位 a3 施加到乘法器 516 上,把输入位 a4 施加到乘法器 518 上,把输入位 a5 施加到乘法器 520 上,把输入位 a6 施加到乘法器 522 上,把输入位 a7 施加到乘法器 524 上,把输入位 a8 施加到乘法器 526 上,和把输入位 a9 施加到乘法器 528 上。同时,沃尔什码发生器 500 生成基码字 $W1 = 101010101010101101010101010100$,并且把生成的基码字 W1 提供给乘法器 510。然后,乘法器 510 以码元为单位将输入位 a0 乘以基码字 W1,并且把它的输出提供给异或(XOR)运算器 540。并且,沃尔什码发生器 500 生成其它基码字 W2、W4、W8 和 W16,并且把它们分别提供给乘法器 512、514、516 和 518。全 1 代码发生器 502 生成全 1 基码字(或全 1 序列),并且把生成的全 1 基码字提供给乘法器 520。掩码发生器 504 生成基码字 M1、M2、M4 和 M8,并且把生成的基码字 M1、M2、M4 和 M8 分别提供给乘法器 522、524、526 和 528。但是,由于施加给乘法器 512、514、516、518、520、522、524、526 和 528 的输入位 a1、a2、a3、a4、a5、a6、a7、a8 和 a9 都是 0,乘法器 512、514、516、518、520、522、524、526 和 528 把 0 输出到异或运算器 540,因此不影响异或运算器 540 的输出。也就是说,由异或运算器 540 对乘法器 510、512、514、516、518、520、522、524、526 和 528 的输出值进行异或运算确定的值等于乘法器 510 的输出值。把从异或运算器 540 输出的 32 个码元提供给收缩器 560。此刻,控制器 550 接收码长信息,并且根据码长信息,把指示收缩位置的控制信号提供给收缩器 560。然后,收缩器 560 根据从控制器 550 输出的控制信号,从由第 0 到第 31 码元组成的总共 32 个编码码元当中,收缩掉第 1、3、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和 31 编码码元。换句

话说，收缩器 560 收缩掉 32 个编码码元当中的 29 个码元，因此，输出 3 个未收缩编码码元。

接着，参照图 5 描述(29,9)编码器的操作。参照图 5，把九个输入位 a0、a1、a2、a3、a4、a5、a6、a7 和 a8 正常地提供给编码器，并且，其余的输入位 a9 用‘0’来填充。把输入位 a0 施加到乘法器 510 上，把输入位 a1 施加到乘法器 512 上，把输入位 a2 施加到乘法器 514 上，把输入位 a3 施加到乘法器 516 上，把输入位 a4 施加到乘法器 518 上，把输入位 a5 施加到乘法器 520 上，把输入位 a6 施加到乘法器 522 上，把输入位 a7 施加到乘法器 524 上，把输入位 a8 施加到乘法器 526 上，和把输入位 a9 施加到乘法器 528 上。同时，沃尔什码发生器 500 把基码字 W1 = 101010101010110101010101010100 提供给乘法器 510，把基码字 W2 = 01100110011001101100110011001100 提供给乘法器 512，把基码字 W4 = 00011110000111100011110000111100 提供给乘法器 514，把基码字 W8 = 00000001111111100000001111111100 提供给乘法器 516，和把基码字 W16 = 0000000000000001111111111111101 提供给乘法器 518。然后，乘法器 510 以码元为单位将基码字 W1 乘以输入位 a0，并且把它的输出提供给异或运算器 540。乘法器 512 以码元为单位将基码字 W2 乘以输入位 a1，并且把它的输出提供给异或运算器 540。乘法器 514 以码元为单位将基码字 W4 乘以输入位 a2，并且把它的输出提供给异或运算器 540。乘法器 516 以码元为单位将基码字 W8 乘以输入位 a3，并且把它的输出提供给异或运算器 540。乘法器 518 以码元为单位将基码字 W16 乘以输入位 a4，并且把它的输出提供给异或运算器 540。另外，全 1 代码发生器 502 生成长度为 32 的全 1 基码字，并且把生成的全 1 基码字提供给乘法器 520。然后，乘法器 520 以码元为单位将全 1 基码字乘以输入位 a5，并且把它的输出提供给异或运算器 540。掩码发生器 504 把基码字 M1 = 0101 0000 1100 0111 1100 0001 1101 1101 提供给乘法器 522，把基码字 M2 = 0000 0011 1001 1011 1011 0111 0001 1100 提供给乘法器 524，和把基码字 M4 = 0001 0101 1111 0010 0110 1100 1010 1100 提供给乘法器 526。然后，乘法器 522 以码元为单位将基码字 M1 乘以输入位 a6，并且把它的输出提供给异或运算器 540。乘法器 524 以码元为单位将基码字 M2 乘以输入位 a7，并且把它的输出提供给异或运算器 540。乘法器 526 以码元为单位将基码字 M4 乘以输入位 a8，并且把它的输出提供给异或运算器 540。并且，掩码发生器 504 生成基码字 M8，并且把生成的基

码字 M8 提供给乘法器 528。但是, 由于施加给乘法器 528 的输入位 a9 是 0, 乘法器 528 把 0 输出到异或运算器 540, 因此, 不影响异或运算器 540 的输出。也就是说, 由异或运算器 540 对乘法器 512、514、516、518、520、522、524、526 和 528 的输出值进行异或运算确定的值等于对乘法器 510、512、514、516、518、520、522、524 和 526 的输出值进行异或运算确定的值。把从异或运算器 540 输出的 32 个码元提供给收缩器 560。此刻, 控制器 550 接收码长信息, 并且, 根据码长信息, 把指示收缩位置的控制信号提供给收缩器 560。然后, 收缩器 560 根据从控制器 550 输出的控制信号, 从由第 0 到第 31 码元组成的总共 32 个编码码元当中, 收缩掉第 6、10、和 11 编码码元。换句话说, 收缩器 560 收缩掉 32 个编码码元当中的 3 个码元, 因此, 输出 29 个未收缩编码码元。

2) 第一 TFCI 与第二 TFCI 的信息位比是 2:8

对于 2:8 的信息位比, 编码器 400 用作(6,2)编码器, 而编码器 405 用作(26,8)编码器。下面参照图 5 分开描述(6,2)编码器和(26,8)编码器的操作。

首先, 参照图 5 描述(6:2)编码器的操作。参照图 5, 把两个输入位 a0 和 a1 正常地提供给编码器 400, 并且, 其余的输入位 a2、a3、a4、a5、a6、a7、a8 和 a9 都用‘0’来填充。把输入位 a0 施加到乘法器 510 上, 把输入位 a1 施加到乘法器 512 上, 把输入位 a2 施加到乘法器 514 上, 把输入位 a3 施加到乘法器 516 上, 把输入位 a4 施加到乘法器 518 上, 把输入位 a5 施加到乘法器 520 上, 把输入位 a6 施加到乘法器 522 上, 把输入位 a7 施加到乘法器 524 上, 把输入位 a8 施加到乘法器 526 上, 和把输入位 a9 施加到乘法器 528 上。同时, 沃尔什码发生器 500 把基码字 $W1 = 101010101010101101010101010100$ 提供给乘法器 510, 和把基码字 $W2 = 0110011011001101100110011001100$ 提供给乘法器 512。乘法器 510 以码元为单位将基码字 W1 乘以输入位 a0, 并且把它的输出提供给异或(XOR)运算器 540。乘法器 512 以码元为单位将基码字 W2 乘以输入位 a1, 并且把它的输出提供给异或(XOR)运算器 540。并且, 沃尔什码发生器 500 生成其它基码字 W4、W8 和 W16, 并且把它们分别提供给乘法器 514、516 和 518。全 1 代码发生器 502 生成全 1 基码字, 并且把生成的全 1 基码字提供给乘法器 520。掩码发生器 504 生成基码字 M1、M2、M4 和 M8, 并且把生成的基码字 M1、M2、M4 和 M8 分别提供给乘法器 522、524、526 和 528。但是, 由于施加给乘法器 514、516、

518、520、522、524、526 和 528 的输入位 a2、a3、a4、a5、a6、a7、a8 和 a9 都是 0，乘法器 514、516、518、520、522、524、526 和 528 把 0 输出到异或运算器 540，因此不影响异或运算器 540 的输出。也就是说，由异或运算器 540 对乘法器 510、512、514、516、518、520、522、524、526 和 528 的输出值进行异或运算确定的值等于对乘法器 510 和 512 的输出值进行异或运算确定的值。把从异或运算器 540 输出的 32 个码元提供给收缩器 560。此刻，控制器 550 接收码长信息，并且，根据码长信息，把指示收缩位置的控制信号提供给收缩器 560。然后，收缩器 560 根据从控制器 550 输出的控制信号，从由第 0 到第 31 码元组成的总共 32 个编码码元当中，收缩掉第 3、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和 31 编码码元。换句话说，收缩器 560 收缩掉 32 个编码码元当中的 26 个码元，因此，输出 6 个未收缩编码码元。

接着，参照图 5 描述(26, 8)编码器的操作。参照图 5，把八个输入位 a0、a1、a2、a3、a4、a5、a6 和 a7 正常地提供给编码器，并且，其余的输入位 a8 和 a9 都用‘0’来填充。把输入位 a0 施加到乘法器 510 上，把输入位 a1 施加到乘法器 512 上，把输入位 a2 施加到乘法器 514 上，把输入位 a3 施加到乘法器 516 上，把输入位 a4 施加到乘法器 518 上，把输入位 a5 施加到乘法器 520 上，把输入位 a6 施加到乘法器 522 上，把输入位 a7 施加到乘法器 524 上，把输入位 a8 施加到乘法器 526 上，和把输入位 a9 施加到乘法器 528 上。同时，沃尔什码发生器 500 把基码字 $W1 = 1010101010101011010101010100$ 提供给乘法器 510，把基码字 $W2 = 01100110011001101100110011001100$ 提供给乘法器 512，把基码字 $W4 = 00011110000111100011110000111100$ 提供给乘法器 514，把基码字 $W8 = 00000001111111100000001111111100$ 提供给乘法器 516，和把基码字 $W16 = 0000000000000001111111111111101$ 提供给乘法器 518。然后，乘法器 510 以码元为单位将基码字 W1 乘以输入位 a0，并且把它的输出提供给异或运算器 540。乘法器 512 以码元为单位将基码字 W2 乘以输入位 a1，并且把它的输出提供给异或运算器 540。乘法器 514 以码元为单位将基码字 W4 乘以输入位 a2，并且把它的输出提供给异或运算器 540。乘法器 516 以码元为单位将基码字 W8 乘以输入位 a3，并且把它的输出提供给异或运算器 540。乘法器 518 以码元为单位将基码字 W16 乘以输入位 a4，并且把它的输出提供给异或运算器 540。另外，全 1 代码发生器 502 生成长度为

32 的全 1 基码字, 并且把生成的全 1 基码字提供给乘法器 520。然后, 乘法器 520 以码元为单位将全 1 基码字乘以输入位 a5, 并且把它输出提供给异或运算器 540。并且, 掩码发生器 504 把基码字 M1 = 0101 0000 1100 0111 1100 0001 1101 1101 提供给乘法器 522, 和把基码字 M2 = 0000 0011 1001 1011 1011 0111 0001 1100 提供给乘法器 524。然后, 乘法器 522 以码元为单位将基码字 M1 乘以输入位 a6, 并且把它的输出提供给异或运算器 540。乘法器 524 以码元为单位将基码字 M2 乘以输入位 a7, 并且把它的输出提供给异或运算器 540。并且, 掩码发生器 504 生成基码字 M4 和 M8, 并且把生成的基码字 M4 和 M8 分别提供给乘法器 526 和 528。但是, 由于施加给乘法器 526 和 528 的输入位 a8 和 a9 都是 0, 乘法器 526 和 528 把 0 输出到异或运算器 540, 因此, 不影响异或运算器 540 的输出。也就是说, 由异或运算器 540 对乘法器 510、512、514、516、518、520、522、524、526 和 528 的输出值进行异或运算确定的值等于对乘法器 510、512、514、516、518、520、522 和 524 的输出值进行异或运算确定的值。把从异或运算器 540 输出的 32 个码元提供给收缩器 560。此刻, 控制器 550 接收码长信息, 并且根据码长信息, 把指示收缩位置的控制信号提供给收缩器 560。然后, 收缩器 560 根据从控制器 550 输出的控制信号, 从由第 0 到第 31 码元组成的总共 32 个编码码元当中, 收缩掉第 7、13、15、20、25 和 30 编码码元。换句话说, 收缩器 560 收缩掉 32 个编码码元当中的 6 个码元, 因此, 输出 26 个未收缩编码码元。

20 3) 第一 TFCI 与第二 TFCI 的信息位比是 3:7

对于 3:7 的信息位比, 编码器 400 用作 (9,3) 编码器, 而编码器 405 用作 (23,7) 编码器。下面参照图 5 分开描述 (9,3) 编码器和 (23,7) 编码器的操作。

首先, 参照图 5 描述 (9,3) 编码器的操作。参照图 5, 把三个输入位 a0、a1 和 a2 正常地提供给编码器, 并且, 其余的输入位 a3、a4、a5、a6、a7、a8 和 a9 都用 '0' 来填充。把输入位 a0 施加到乘法器 510 上, 把输入位 a1 施加到乘法器 512 上, 把输入位 a2 施加到乘法器 514 上, 把输入位 a3 施加到乘法器 516 上, 把输入位 a4 施加到乘法器 518 上, 把输入位 a5 施加到乘法器 520 上, 把输入位 a6 施加到乘法器 522 上, 把输入位 a7 施加到乘法器 524 上, 把输入位 a8 施加到乘法器 526 上, 和把输入位 a9 施加到乘法器 528 上。同时, 沃尔什码发生器 500 把基码字 W1 = 101010101010110101 010101010100 提供给乘法器 510, 把基码字 W2 = 011001100110011011001100 11001100 提供

给乘法器 512, 和把基码字 $W4 = 00011110\ 0001111000111100\ 00111100$ 提供给乘法器 514。乘法器 510 以码元为单位将基码字 $W1$ 乘以输入位 $a0$, 并且把它的输出提供给异或(XOR)运算器 540。乘法器 512 以码元为单位将基码字 $W2$ 乘以输入位 $a1$, 并且把它的输出提供给异或(XOR)运算器 540。乘法器 514 以码元为单位将基码字 $W4$ 乘以输入位 $a2$, 并且把它的输出提供给异或(XOR)运算器 540。并且, 沃尔什码发生器 500 生成其它基码字 $W8$ 和 $W16$, 并且把它们分别提供给乘法器 516 和 518。全 1 代码发生器 502 生成全 1 基码字, 并且把生成的全 1 基码字提供给乘法器 520。掩码发生器 504 生成基码字 $M1$ 、 $M2$ 、 $M4$ 和 $M8$, 并且把生成的基码字 $M1$ 、 $M2$ 、 $M4$ 和 $M8$ 分别提供给乘法器 522、524、526 和 528。但是, 由于施加给乘法器 516、518、520、522、524、526 和 528 的输入位 $a3$ 、 $a4$ 、 $a5$ 、 $a6$ 、 $a7$ 、 $a8$ 和 $a9$ 都是 0, 乘法器 516、518、520、522、524、526 和 528 把 0 输出到异或运算器 540, 因此不影响异或运算器 540 的输出。也就是说, 由异或运算器 540 对乘法器 510、512、514、516、518、520、522、524、526 和 528 的输出值进行异或运算确定的值等于对乘法器 510、512 和 514 的输出值进行异或运算确定的值。把从异或运算器 540 输出的 32 个码元提供给收缩器 560。此刻, 控制器 550 接收码长信息, 并且根据码长信息, 把指示收缩位置的控制信号提供给收缩器 560。然后, 收缩器 560 根据从控制器 550 输出的控制信号, 从由第 0 到第 31 码元组成的总共 32 个编码码元当中, 收缩掉第 7、8、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和 31 编码码元。换句话说, 收缩器 560 收缩掉 32 个编码码元当中的 23 个码元, 因此, 输出 9 个未收缩编码码元。

接着, 参照图 5 描述(23,7)编码器的操作, 参照图 5, 把七个输入位 $a0$ 、 $a1$ 、 $a2$ 、 $a3$ 、 $a4$ 、 $a5$ 、和 $a6$ 正常地提供给编码器, 并且, 其余的输入位 $a7$ 、 $a8$ 和 $a9$ 都用‘0’来填充。把输入位 $a0$ 施加到乘法器 510 上, 把输入位 $a1$ 施加到乘法器 512 上, 把输入位 $a2$ 施加到乘法器 514 上, 把输入位 $a3$ 施加到乘法器 516 上, 把输入位 $a4$ 施加到乘法器 518 上, 把输入位 $a5$ 施加到乘法器 520 上, 把输入位 $a6$ 施加到乘法器 522 上, 把输入位 $a7$ 施加到乘法器 524 上, 把输入位 $a8$ 施加到乘法器 526 上, 和把输入位 $a9$ 施加到乘法器 528 上。同时, 沃尔什码发生器 500 把基码字 $W1 = 101010101010101101010101010100$ 提供给乘法器 510, 把基码字 $W2 = 011001100110011011001100$

11001100 提供给乘法器 512, 把基码字 $W4 = 0001111000011110001111000011$
 1100 提供给乘法器 514, 把基码字 $W8 = 00000001111111100000001111111100$
 提供给乘法器 516, 和把基码字 $W16 = 0000\ 000000000001111111111111101$
 提供给乘法器 518。然后, 乘法器 510 以码元为单位将基码字 $W1$ 乘以输入位
 5 a_0 , 并且把它的输出提供给异或运算器 540。乘法器 512 以码元为单位将基码
 字 $W2$ 乘以输入位 a_1 , 并且把它的输出提供给异或运算器 540。乘法器 514
 以码元为单位将基码字 $W4$ 乘以输入位 a_2 , 并且把它的输出提供给异或运算
 器 540。乘法器 516 以码元为单位将基码字 $W8$ 乘以输入位 a_3 , 并且把它的
 输出提供给异或运算器 540。乘法器 518 以码元为单位将基码字 $W16$ 乘以输
 10 入位 a_4 , 并且把它的输出提供给异或运算器 540。另外, 全 1 代码发生器 502
 生成长度为 32 的全 1 基码字, 并且把生成的全 1 基码字提供给乘法器 520。
 然后, 乘法器 520 以码元为单位将全 1 基码字乘以输入位 a_5 , 并且把它的输
 出提供给异或运算器 540。并且, 掩码发生器 504 把基码字 $M1 = 0101\ 0000$
 1100 0111 1100 0001 1101 1101 提供给乘法器 522。然后, 乘法器 522 以码元
 15 为单位将基码字 $M1$ 乘以输入位 a_6 , 并且把它的输出提供给异或运算器 540。
 并且, 掩码发生器 504 生成基码字 $M2$ 、 $M4$ 和 $M8$, 并且把生成的基码字 $M2$ 、
 $M4$ 和 $M8$ 分别提供给乘法器 524、526 和 528。但是, 由于施加给乘法器 524、
 526 和 528 的输入位 a_7 、 a_8 和 a_9 都是 0, 乘法器 524、526 和 528 把 0 输出
 到异或运算器 540, 因此, 不影响异或运算器 540 的输出。也就是说, 由异
 20 或运算器 540 对乘法器 510、512、514、516、518、520、522、524、526 和
 528 的输出值进行异或运算确定的值等于对乘法器 510、512、514、516、518、
 520、和 522 的输出值进行异或运算确定的值。把从异或运算器 540 输出的
 32 个码元提供给收缩器 560。此刻, 控制器 550 接收码长信息, 并且, 根据
 码长信息, 把指示收缩位置的控制信号提供给收缩器 560。然后, 收缩器 560
 25 根据从控制器 550 输出的控制信号, 从由第 0 到第 31 码元组成的总共 32 个
 编码码元当中, 收缩掉第 3、8、9、12、16、18、23、24 和 30 编码码元。换
 句话说, 收缩器 560 收缩掉 32 个编码码元当中的 9 个码元, 因此, 输出 23
 个未收缩编码码元。

4) 第一 TFCI 与第二 TFCI 的信息位比是 4:6

30 对于 4:6 的信息位比, 编码器 400 用作(12,4)编码器, 而编码器 405 用作
 (20,6)编码器。下面参照图 5 分开描述(12,4)编码器和(20,6)编码器的操作。

首先, 参照图 5 描述(12,4)编码器的操作。参照图 5, 把四个输入位 a_0 、 a_1 、 a_2 和 a_3 正常地提供给编码器, 并且, 其余的输入位 a_4 、 a_5 、 a_6 、 a_7 、 a_8 和 a_9 都用 '0' 来填充。把输入位 a_0 施加到乘法器 510 上, 把输入位 a_1 施加到乘法器 512 上, 把输入位 a_2 施加到乘法器 514 上, 把输入位 a_3 施加到乘法器 516 上, 把输入位 a_4 施加到乘法器 518 上, 把输入位 a_5 施加到乘法器 520 上, 把输入位 a_6 施加到乘法器 522 上, 把输入位 a_7 施加到乘法器 524 上, 把输入位 a_8 施加到乘法器 526 上, 和把输入位 a_9 施加到乘法器 528 上。同时, 沃尔什码发生器 500 把基码字 $W_1 = 10101010 \ 1010101101010101010100$ 提供给乘法器 510, 把基码字 $W_2 = 01100110011001101100110011001100$ 提供给乘法器 512, 把基码字 $W_4 = 00011110000111100011110000111100$ 提供给乘法器 514, 和把基码字 $W_8 = 00000001111111100000001111111100$ 提供给乘法器 516。然后, 乘法器 510 以码元为单位将基码字 W_1 乘以输入位 a_0 , 并且把它的输出提供给异或(XOR)运算器 540。乘法器 512 以码元为单位将基码字 W_2 乘以输入位 a_1 , 并且把它的输出提供给异或(XOR)运算器 540。乘法器 514 以码元为单位将基码字 W_4 乘以输入位 a_2 , 并且把它的输出提供给异或(XOR)运算器 540。乘法器 516 以码元为单位将基码字 W_8 乘以输入位 a_3 , 并且把它的输出提供给异或(XOR)运算器 540。并且, 沃尔什码发生器 500 生成其它基码字 W_{16} , 并且把它提供给乘法器 518。全 1 代码发生器 502 生成全 1 基码字, 并且把生成的全 1 基码字提供给乘法器 520。掩码发生器 504 生成基码字 M_1 、 M_2 、 M_4 和 M_8 , 并且把生成的基码字 M_1 、 M_2 、 M_4 和 M_8 分别提供给乘法器 522、524、526 和 528。但是, 由于施加给乘法器 518、520、522、524、526 和 528 的输入位 a_4 、 a_5 、 a_6 、 a_7 、 a_8 和 a_9 都是 0, 乘法器 518、520、522、524、526 和 528 把 0 输出到异或运算器 540, 因此不影响异或运算器 540 的输出。也就是说, 由异或运算器 540 对乘法器 510、512、514、516、518、520、522、524、526 和 528 的输出值进行异或运算确定的值等于对乘法器 510、512、514 和 516 的输出值进行异或运算确定的值。把从异或运算器 540 输出的 32 个码元提供给收缩器 560。此刻, 控制器 550 接收码长信息, 和根据码长信息, 把指示收缩位置的控制信号提供给收缩器 560。然后, 收缩器 560 根据从控制器 550 输出的控制信号, 从由第 0 到第 31 码元组成的总共 32 个编码码元当中, 收缩掉第 0、1、2、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和 31 编

码码元。换句话说，收缩器 560 收缩掉 32 个编码码元当中的 20 个码元，因此，输出 12 个未收缩编码码元。

接着，参照图 5 描述(20,6)编码器的操作。参照图 5，把六个输入位 a0、a1、a2、a3、a4 和 a5 正常地提供给编码器，并且，其余的输入位 a6、a7、a8 和 a9 都用‘0’来填充。把输入位 a0 施加到乘法器 510 上，把输入位 a1 施加到乘法器 512 上，把输入位 a2 施加到乘法器 514 上，把输入位 a3 施加到乘法器 516 上，把输入位 a4 施加到乘法器 518 上，把输入位 a5 施加到乘法器 520 上，把输入位 a6 施加到乘法器 522 上，把输入位 a7 施加到乘法器 524 上，把输入位 a8 施加到乘法器 526 上，和把输入位 a9 施加到乘法器 528 上。同时，沃尔什码发生器 500 把基码字 $W1 = 10101010101010101010101010100$ 提供给乘法器 510，把基码字 $W2 = 01100110011001101100110011001100$ 提供给乘法器 512，把基码字 $W4 = 00011110000111100011110000111100$ 提供给乘法器 514，把基码字 $W8 = 00000001111111100000001111111100$ 提供给乘法器 516，和把基码字 $W16 = 0000000000000001111111111111101$ 提供给乘法器 518。然后，乘法器 510 以码元为单位将基码字 W1 乘以输入位 a0，并且把它的输出提供给异或运算器 540。乘法器 512 以码元为单位将基码字 W2 乘以输入位 a1，并且把它的输出提供给异或运算器 540。乘法器 514 以码元为单位将基码字 W4 乘以输入位 a2，并且把它的输出提供给异或运算器 540。乘法器 516 以码元为单位将基码字 W8 乘以输入位 a3，并且把它的输出提供给异或运算器 540。乘法器 518 以码元为单位将基码字 W16 乘以输入位 a4，并且把它的输出提供给异或运算器 540。另外，全 1 代码发生器 502 生成长度为 32 的全 1 基码字，并且把生成的全 1 基码字提供给乘法器 520。然后，乘法器 520 以码元为单位将全 1 基码字乘以输入位 a5，并且把它的输出提供给异或运算器 540。并且，掩码发生器 504 生成基码字 M1、M2、M4 和 M8，并且把生成的基码字 M1、M2、M4 和 M8 分别提供给乘法器 522、524、526 和 528。但是，由于施加给乘法器 522、524、526 和 528 的输入位 a6、a7、a8 和 a9 都是 0，乘法器 522、524、526 和 528 把 0 输出到异或运算器 540，因此，不影响异或运算器 540 的输出。也就是说，由异或运算器 540 对乘法器 510、512、514、516、518、520、522、524、526 和 528 的输出值进行异或运算确定的值等于对乘法器 510、512、514、516、518 和 520 的输出值进行异或运算确定的值。把从异或运算器 540 输出的 32 个码元提供给收缩器 560。

此刻，控制器 550 接收码长信息，并且，根据码长信息，把指示收缩位置的控制信号提供给收缩器 560。然后，收缩器 560 根据从控制器 550 输出的控制信号，从由第 0 到第 31 码元组成的总共 32 个编码码元当中，收缩掉第 10、12、13、14、19、20、21、23、24、27、28 和 31 编码码元。换句话说，收缩器 560 收缩掉 32 个编码码元当中的 12 个码元，因此，输出 20 个未收缩编码码元。

5) 第一 TFCI 与第二 TFCI 的信息位比是 6:4

对于 6:4 的信息位比，编码器 400 用作(18,6)编码器，而编码器 405 用作(14,4)编码器。下面参照图 5 分开描述(18,6)编码器和(14,4)编码器的操作。

首先，参照图 5 描述(12,4)编码器的操作。参照图 5，把六个输入位 a_0 、 a_1 、 a_2 、 a_3 、 a_4 和 a_5 正常地提供给编码器，并且，其余的输入位 a_6 、 a_7 、 a_8 和 a_9 都用‘0’来填充。把输入位 a_0 施加到乘法器 510 上，把输入位 a_1 施加到乘法器 512 上，把输入位 a_2 施加到乘法器 514 上，把输入位 a_3 施加到乘法器 516 上，把输入位 a_4 施加到乘法器 518 上，把输入位 a_5 施加到乘法器 520 上，把输入位 a_6 施加到乘法器 522 上，把输入位 a_7 施加到乘法器 524 上，把输入位 a_8 施加到乘法器 526 上，和把输入位 a_9 施加到乘法器 528 上。同时，沃尔什码发生器 500 把基码字 $W_1 = 10101010101010101010101010100$ 提供给乘法器 510，把基码字 $W_2 = 01100110011001101100110011001100$ 提供给乘法器 512，把基码字 $W_4 = 00011110000111100011110000111100$ 提供给乘法器 514，把基码字 $W_8 = 000000011111111000000011111111100$ 提供给乘法器 516，和把基码字 $W_{16} = 0000000000000001111111111111101$ 提供给乘法器 518。然后，乘法器 510 以码元为单位将基码字 W_1 乘以输入位 a_0 ，并且把它的输出提供给异或运算器 540。乘法器 512 以码元为单位将基码字 W_2 乘以输入位 a_1 ，并且把它的输出提供给异或运算器 540。乘法器 514 以码元为单位将基码字 W_4 乘以输入位 a_2 ，并且把它的输出提供给异或运算器 540。乘法器 516 以码元为单位将基码字 W_8 乘以输入位 a_3 ，并且把它的输出提供给异或运算器 540。乘法器 518 以码元为单位将基码字 W_{16} 乘以输入位 a_4 ，并且把它的输出提供给异或运算器 540。全 1 代码发生器 502 生成长度为 32 的全 1 基码字，并且把生成的全 1 基码字提供给乘法器 520。然后，乘法器 520 以码元为单位将全 1 基码字乘以输入位 a_5 ，并且把它的输出提供给异或运算器 540。掩码发生器 504 生成基码字 M_1 、 M_2 、 M_4 和 M_8 ，并且把生成的基码

字 M1、M2、M4 和 M8 分别提供给乘法器 522、524、526 和 528。但是，由于施加给乘法器 522、524、526 和 528 的输入位 a6、a7、a8 和 a9 都是 0，乘法器 522、524、526 和 528 把 0 输出到异或运算器 540，因此，不影响异或运算器 540 的输出。也就是说，由异或运算器 540 对乘法器 510、512、514、516、518、520、522、524、526 和 528 的输出值进行异或运算确定的值等于对乘法器 510、512、514、516、518 和 520 的输出值进行异或运算确定的值。把从异或运算器 540 输出的 32 个码元提供给收缩器 560。此刻，控制器 550 接收码长信息，并且，根据码长信息，把指示收缩位置的控制信号提供给收缩器 560。然后，收缩器 560 根据从控制器 550 输出的控制信号，从由第 0 到第 31 码元组成的总共 32 个编码码元当中，收缩掉第 0、7、9、11、16、19、24、25、26、27、28、29、30 和 31 编码码元。换句话说，收缩器 560 收缩掉 32 个编码码元当中的 14 个码元，因此，输出 18 个未收缩编码码元。

接着，参照图 5 描述(14,4)编码器的操作。参照图 5，把四个输入位 a0、a1、a2 和 a3 正常地提供给编码器，并且，其余的输入位 a4、a5、a6、a7、a8 和 a9 都用‘0’来填充。把输入位 a0 施加到乘法器 510 上，把输入位 a1 施加到乘法器 512 上，把输入位 a2 施加到乘法器 514 上，把输入位 a3 施加到乘法器 516 上，把输入位 a4 施加到乘法器 518 上，把输入位 a5 施加到乘法器 520 上，把输入位 a6 施加到乘法器 522 上，把输入位 a7 施加到乘法器 524 上，把输入位 a8 施加到乘法器 526 上，和把输入位 a9 施加到乘法器 528 上。同时，沃尔什码发生器 500 把基码字 $W1 = 10101010 \ 1010101101010101010100$ 提供给乘法器 510，把基码字 $W2 = 01100110011001101100110011001100$ 提供给乘法器 512，把基码字 $W4 = 00011110000111100011110000111100$ 提供给乘法器 514，和把基码字 $W8 = 00000001111111100000001111111100$ 提供给乘法器 516。然后，乘法器 510 以码元为单位将基码字 W1 乘以输入位 a0，并且把它的输出提供给异或(XOR)运算器 540。乘法器 512 以码元为单位将基码字 W2 乘以输入位 a1，并且把它的输出提供给异或(XOR)运算器 540。乘法器 514 以码元为单位将基码字 W4 乘以输入位 a2，并且把它的输出提供给异或(XOR)运算器 540。乘法器 516 以码元为单位将基码字 W8 乘以输入位 a3，并且把它的输出提供给异或(XOR)运算器 540。并且，沃尔什码发生器 500 把其它基码字 W16 提供给乘法器 518，和全 1 代码发生器 502 生成长度为 32 的全 1 基码字，并且把生成的全 1 基码字提供给乘法器 520。

并且,掩码发生器 504 生成基码字 M1、M2、M4 和 M8,并且把生成的基码字 M1、M2、M4 和 M8 分别提供给乘法器 522、524、526 和 528。但是,由于施加给乘法器 518、520、522、524、526 和 528 的输入位 a4、a5、a6、a7、a8 和 a9 都是 0,乘法器 518、520、522、524、526 和 528 把 0 输出到异或运算器 540,因此不影响异或运算器 540 的输出。也就是说,由异或运算器 540 对乘法器 510、512、514、516、518、520、522、524、526 和 528 的输出值进行异或运算确定的值等于对乘法器 510、512、514 和 516 的输出值进行异或运算确定的值。把从异或运算器 540 输出的 32 个码元提供给收缩器 560。此刻,控制器 550 接收码长信息,并根据码长信息,把指示收缩位置的控制信号提供给收缩器 560。然后,收缩器 560 根据从控制器 550 输出的控制信号,从由第 0 到第 31 码元组成的总共 32 个编码码元当中,收缩掉第 0、1、2、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和 31 编码码元。换句话说,收缩器 560 收缩掉 32 个编码码元当中的 18 个码元,因此,输出 14 个未收缩编码码元。

6)第一 TFCI 与第二 TFCI 的信息位比是 7:3

对于 7:3 的信息位比,编码器 400 用作(21,7)编码器,而编码器 405 用作(11,3)编码器。下面参照图 5 分开描述(21,7)编码器和(11,3)编码器的操作。

首先,参照图 5 描述(21,7)编码器的操作。参照图 5,把七个输入位 a0、a1、a2、a3、a4、a5、和 a6 正常地提供给编码器,并且,其余的输入位 a7、a8 和 a9 都用‘0’来填充。把输入位 a0 施加到乘法器 510 上,把输入位 a1 施加到乘法器 512 上,把输入位 a2 施加到乘法器 514 上,把输入位 a3 施加到乘法器 516 上,把输入位 a4 施加到乘法器 518 上,把输入位 a5 施加到乘法器 520 上,把输入位 a6 施加到乘法器 522 上,把输入位 a7 施加到乘法器 524 上,把输入位 a8 施加到乘法器 526 上,和把输入位 a9 施加到乘法器 528 上。同时,沃尔什码发生器 500 把基码字 $W1 = 101010101010110101010101010100$ 提供给乘法器 510,把基码字 $W2 = 01100110011001101100110011001100$ 提供给乘法器 512,把基码字 $W4 = 00011110000111100011110000111100$ 提供给乘法器 514,把基码字 $W8 = 00000001111111100000001111111100$ 提供给乘法器 516,和把基码字 $W16 = 0000\ 000000000001111111111111101$ 提供给乘法器 518。然后,乘法器 510 以码元为单位将基码字 W1 乘以输入位 a0,并且把它的输出提供给异或运算器 540。乘法器 512 以码元为单位将基码

字 W2 乘以输入位 a1, 并且把它的输出提供给异或运算器 540。乘法器 514 以码元为单位将基码字 W4 乘以输入位 a2, 并且把它的输出提供给异或运算器 540。乘法器 516 以码元为单位将基码字 W8 乘以输入位 a3, 并且把它的输出提供给异或运算器 540。乘法器 518 以码元为单位将基码字 W16 乘以输入位 a4, 并且把它的输出提供给异或运算器 540。全 1 代码发生器 502 生成全 1 基码字, 并且把生成的全 1 基码字提供给乘法器 520。然后, 乘法器 520 以码元为单位将全 1 基码字乘以输入位 a5, 并且把它的输出提供给异或运算器 540。掩码发生器 504 把基码字 $M1 = 0101\ 0000\ 1100\ 0111\ 1100\ 0001\ 1101\ 1101$ 提供给乘法器 522。然后, 乘法器 522 以码元为单位将基码字 M1 乘以输入位 a6, 并且把它的输出提供给异或运算器 540。并且, 掩码发生器 504 生成基码字 M2、M4 和 M8, 并且把生成的基码字 M2、M4 和 M8 分别提供给乘法器 524、526 和 528。但是, 由于施加给乘法器 524、526 和 528 的输入位 a7、a8 和 a9 都是 0, 乘法器 524、526 和 528 把 0 输出到异或运算器 540, 因此, 不影响异或运算器 540 的输出。也就是说, 由异或运算器 540 对乘法器 510、512、514、516、518、520、522、524、526 和 528 的输出值进行异或运算确定的值等于对乘法器 510、512、514、516、518、520、和 522 的输出值进行异或运算确定的值。把从异或运算器 540 输出的 32 个码元提供给收缩器 560。此刻, 控制器 550 接收码长信息, 并且, 根据码长信息, 把指示收缩位置的控制信号提供给收缩器 560。然后, 收缩器 560 根据从控制器 550 输出的控制信号, 从由第 0 到第 31 码元组成的总共 32 个编码码元当中, 收缩掉第 0、1、2、3、4、5、7、12、18、21、和 24 编码码元。换句话说, 收缩器 560 收缩掉 32 个编码码元当中的 11 个码元, 因此, 输出 21 个未收缩编码码元。

接着, 参照图 5 描述(11,3)编码器的操作, 参照图 5, 把三个输入位 a0、a1 和 a2 正常地提供给编码器, 并且, 其余的输入位 a3、a4、a5、a6、a7、a8 和 a9 都用 '0' 来填充。把输入位 a0 施加到乘法器 510 上, 把输入位 a1 施加到乘法器 512 上, 把输入位 a2 施加到乘法器 514 上, 把输入位 a3 施加到乘法器 516 上, 把输入位 a4 施加到乘法器 518 上, 把输入位 a5 施加到乘法器 520 上, 把输入位 a6 施加到乘法器 522 上, 把输入位 a7 施加到乘法器 524 上, 把输入位 a8 施加到乘法器 526 上, 和把输入位 a9 施加到乘法器 528 上。同时, 沃尔什码发生器 500 把基码字 $W1 = 10101010101010110101\ 010101010100$

提供给乘法器 510, 把基码字 $W2 = 01100110011001101100110011001100$ 提供给乘法器 512, 和把基码字 $W4 = 00011110\ 0001111000111100\ 00111100$ 提供给乘法器 514。然后, 乘法器 510 以码元为单位将基码字 $W1$ 乘以输入位 $a0$, 并且把它的输出提供给异或(XOR)运算器 540。乘法器 512 以码元为单位将基码字 $W2$ 乘以输入位 $a1$, 并且把它的输出提供给异或(XOR)运算器 540。乘法器 514 以码元为单位将基码字 $W4$ 乘以输入位 $a2$, 并且把它的输出提供给异或(XOR)运算器 540。并且, 沃尔什码发生器 500 生成其它基码字 $W8$ 和 $W16$, 并且把生成的基码字 $W8$ 和 $W16$ 分别提供给乘法器 516 和 518。全 1 代码发生器 502 生成长度为 32 的全 1 基码字, 并且把生成的全 1 基码字提供给乘法器 520。掩码发生器 504 生成基码字 $M1$ 、 $M2$ 、 $M4$ 和 $M8$, 并且把生成的基码字 $M1$ 、 $M2$ 、 $M4$ 和 $M8$ 分别提供给乘法器 522、524、526 和 528。但是, 由于施加给乘法器 516、518、520、522、524、526 和 528 的输入位 $a3$ 、 $a4$ 、 $a5$ 、 $a6$ 、 $a7$ 、 $a8$ 和 $a9$ 都是 0, 乘法器 516、518、520、522、524、526 和 528 把 0 输出到异或运算器 540, 因此不影响异或运算器 540 的输出。也就是说, 由异或运算器 540 对乘法器 510、512、514、516、518、520、522、524、526 和 528 的输出值进行异或运算确定的值等于对乘法器 510、512 和 514 的输出值进行异或运算确定的值。把从异或运算器 540 输出的 32 个码元提供给收缩器 560。此刻, 控制器 550 接收码长信息, 并且根据码长信息, 把指示收缩位置的控制信号提供给收缩器 560。然后, 收缩器 560 根据从控制器 550 输出的控制信号, 从由第 0 到第 31 码元组成的总共 32 个编码码元当中, 收缩掉第 7、8、9、10、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和 31 编码码元。换句话说, 收缩器 560 收缩掉 32 个编码码元当中的 21 个码元, 因此, 输出 11 个未收缩编码码元。

7)第一 TFCI 与第二 TFCI 的信息位比是 8:2

对于 8:2 的信息位比, 编码器 400 用作(24,8)编码器, 而编码器 405 用作(8,2)编码器。下面参照图 5 分开描述(24,8)编码器和(8,2)编码器的操作。

首先, 参照图 5 描述(24:8)编码器的操作。参照图 5, 把八个输入位 $a0$ 、 $a1$ 、 $a2$ 、 $a3$ 、 $a4$ 、 $a5$ 、 $a6$ 和 $a7$ 正常地提供给编码器, 并且, 其余的输入位 $a8$ 和 $a9$ 都用‘0’来填充。把输入位 $a0$ 施加到乘法器 510 上, 把输入位 $a1$ 施加到乘法器 512 上, 把输入位 $a2$ 施加到乘法器 514 上, 把输入位 $a3$ 施加到乘法器 516 上, 把输入位 $a4$ 施加到乘法器 518 上, 把输入位 $a5$ 施加到乘法器 520

上,把输入位 a6 施加到乘法器 522 上,把输入位 a7 施加到乘法器 524 上,把输入位 a8 施加到乘法器 526 上,和把输入位 a9 施加到乘法器 528 上。同时,沃尔什码发生器 500 把基码字 $W1 = 101010101010110101\ 010101010100$ 提供给乘法器 510,把基码字 $W2 = 011001100110011011001100\ 11001100$ 提供给乘法器 512,把基码字 $W4 = 0001111000011110001111000011\ 1100$ 提供给乘法器 514,把基码字 $W8 = 00000001111111100000001111111100$ 提供给乘法器 516,和把基码字 $W16 = 0000000000000001111111111111101$ 提供给乘法器 518。然后,乘法器 510 以码元为单位将基码字 W1 乘以输入位 a0,并且把它的输出提供给异或运算器 540。乘法器 512 以码元为单位将基码字 W2 乘以输入位 a1,并且把它的输出提供给异或运算器 540。乘法器 514 以码元为单位将基码字 W4 乘以输入位 a2,并且把它的输出提供给异或运算器 540。乘法器 516 以码元为单位将基码字 W8 乘以输入位 a3,并且把它的输出提供给异或运算器 540。乘法器 518 以码元为单位将基码字 W16 乘以输入位 a4,并且把它的输出提供给异或运算器 540。全 1 代码发生器 502 生成全 1 基码字,并且把生成的全 1 基码字提供给乘法器 520。然后,乘法器 520 以码元为单位将全 1 基码字乘以输入位 a5,并且把它输出提供给异或运算器 540。掩码发生器 504 把基码字 $M1 = 0101\ 0000\ 1100\ 0111\ 1100\ 0001\ 1101\ 1101$ 提供给乘法器 522,和把基码字 $M2 = 0000\ 0011\ 1001\ 1011\ 1011\ 0111\ 0001\ 1100$ 提供给乘法器 524。然后,乘法器 522 以码元为单位将基码字 M1 乘以输入位 a6,并且把它的输出提供给异或运算器 540。乘法器 524 以码元为单位将基码字 M2 乘以输入位 a7,并且把它的输出提供给异或运算器 540。并且,掩码发生器 504 生成基码字 M4 和 M8,并且把生成的基码字 M4 和 M8 分别提供给乘法器 526 和 528。但是,由于施加给乘法器 526 和 528 的输入位 a8 和 a9 都是 0,乘法器 526 和 528 把 0 输出到异或运算器 540,因此,不影响异或运算器 540 的输出。也就是说,由异或运算器 540 对乘法器 510、512、514、516、518、520、522、524、526 和 528 的输出值进行异或运算确定的值等于对乘法器 510、512、514、516、518、520、522 和 524 的输出值进行异或运算确定的值。把从异或运算器 540 输出的 32 个码元提供给收缩器 560。此刻,控制器 550 接收码长信息,并且根据码长信息,把指示收缩位置的控制信号提供给收缩器 560。然后,收缩器 560 根据从控制器 550 输出的控制信号,从由第 0 到第 31 码元组成的总共 32 个编码码元当中,收缩掉第 1、7、13、15、

20、25、30、和31编码码元。换句话说，收缩器560收缩掉32个编码码元当中的8个码元，因此，输出24个未收缩编码码元。

接着，参照图5描述(8,2)编码器的操作。参照图5，把两个输入位a0和a1正常地提供给编码器400，并且，其余的输入位a2、a3、a4、a5、a6、a7、a8和a9都用‘0’来填充。把输入位a0施加到乘法器510上，把输入位a1施加到乘法器512上，把输入位a2施加到乘法器514上，把输入位a3施加到乘法器516上，把输入位a4施加到乘法器518上，把输入位a5施加到乘法器520上，把输入位a6施加到乘法器522上，把输入位a7施加到乘法器524上，把输入位a8施加到乘法器526上，和把输入位a9施加到乘法器528上。

同时，沃尔什码发生器500把基码字 $W1 = 10101010101010101010101010100$ 提供给乘法器510，和把基码字 $W2 = 01100110011001101100110011001100$ 提供给乘法器512。然后，乘法器510以码元为单位将基码字W1乘以输入位a0，并且把它的输出提供给异或(XOR)运算器540。乘法器512以码元为单位将基码字W2乘以输入位a1，并且把它的输出提供给异或(XOR)运算器540。并且，沃尔什码发生器500生成其它基码字W4、W8和W16，并且把生成的基码字W4、W8和W16分别提供给乘法器514、516和518。全1代码发生器502生成全1基码字，并且把生成的全1基码字提供给乘法器520。并且，掩码发生器504生成基码字M1、M2、M4和M8，并且把生成的基码字M1、M2、M4和M8分别提供给乘法器522、524、526和528。

但是，由于施加给乘法器514、516、518、520、522、524、526和528的输入位a2、a3、a4、a5、a6、a7、a8和a9都是0，乘法器514、516、518、520、522、524、526和528把0输出到异或运算器540，因此不影响异或运算器540的输出。也就是说，由异或运算器540对乘法器510、512、514、516、518、520、522、524、526和528的输出值进行异或运算确定的值等于对乘法器510和512的输出值进行异或运算确定的值。把从异或运算器540输出的32个码元提供给收缩器560。此刻，控制器550接收码长信息，并且，根据码长信息，把指示收缩位置的控制信号提供给收缩器560。然后，收缩器560根据从控制器550输出的控制信号，从由第0到第31码元组成的总共32个编码码元当中，收缩掉第3、7、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和31编码码元。换句话说，收缩器560收缩掉32个编码码元当中的24个码元，因此，输出8个

未收缩编码码元。

8)第一 TFCI 与第二 TFCI 的信息位比是 9:1

对于 9:1 的信息位比, 编码器 400 用作(29,7)编码器, 而编码器 405 用作(5,1)编码器。下面参照图 5 分开描述(29,7)编码器和(5,1)编码器的操作,

- 5 首先, 参照图 5 描述描述(27,9)编码器的操作。参照图 5, 把九个输入位 a0、a1、a2、a3、a4、a5、a6、a7 和 a8 正常地提供给编码器, 并且, 其余的输入位 a9 用‘0’来填充。把输入位 a0 施加到乘法器 510 上, 把输入位 a1 施加到乘法器 512 上, 把输入位 a2 施加到乘法器 514 上, 把输入位 a3 施加到乘法器 516 上, 把输入位 a4 施加到乘法器 518 上, 把输入位 a5 施加到乘法器 520 上, 把输入位 a6 施加到乘法器 522 上, 把输入位 a7 施加到乘法器 524 上, 把输入位 a8 施加到乘法器 526 上, 和把输入位 a9 施加到乘法器 528 上。同时, 沃尔什码发生器 500 把基码字 $W1 = 101010101010101101010101010100$ 提供给乘法器 510, 把基码字 $W2 = 01100110011001101100110011001100$ 提供给乘法器 512, 把基码字 $W4 = 00011110000111100011110000111100$ 提供给乘法器 514, 把基码字 $W8 = 00000001111111100000001111111100$ 提供给乘法器 516, 和把基码字 $W16 = 0000000000000001111111111111101$ 提供给乘法器 518。然后, 乘法器 510 以码元为单位将基码字 W1 乘以输入位 a0, 并且把它的输出提供给异或运算器 540。乘法器 512 以码元为单位将基码字 W2 乘以输入位 a1, 并且把它的输出提供给异或运算器 540。乘法器 514 以码元为单位将基码字 W4 乘以输入位 a2, 并且把它的输出提供给异或运算器 540。乘法器 516 以码元为单位将基码字 W8 乘以输入位 a3, 并且把它的输出提供给异或运算器 540。乘法器 518 以码元为单位将基码字 W16 乘以输入位 a4, 并且把它的输出提供给异或运算器 540。全 1 代码发生器 502 生成全 1 基码字, 并且把生成的全 1 基码字提供给乘法器 520。然后, 乘法器 520 以码元为单位将全 1 基码字乘以输入位 a5, 并且把它的输出提供给异或运算器 540。掩码发生器 504 把基码字 $M1 = 0101\ 0000\ 1100\ 0111\ 1100\ 0001\ 1101\ 1101$ 提供给乘法器 522, 把基码字 $M2 = 0000\ 0011\ 1001\ 1011\ 1011\ 0111\ 0001\ 1100$ 提供给乘法器 524, 和把基码字 $M4 = 0001\ 0101\ 1111\ 0010\ 0110\ 1100\ 1010\ 1100$ 提供给乘法器 526。然后, 乘法器 522 以码元为单位将基码字 M1 乘以输入位 a6, 并且把它的输出提供给异或运算器 540。乘法器 524 以码元为单位将基码字 M2 乘以输入位 a7, 并且把它的输出提供给异或运算器 540。乘
- 10
- 15
- 20
- 25
- 30

法器 526 以码元为单位将基码字 M4 乘以输入位 a8, 并且把它的输出提供给异或运算器 540。并且, 掩码发生器 504 生成基码字 M8, 并且把生成的基码字 M8 提供给乘法器 528。但是, 由于施加给乘法器 528 的输入位 a9 是 0, 乘法器 528 把 0 输出到异或运算器 540, 因此, 不影响异或运算器 540 的输出。也就是说, 由异或运算器 540 对乘法器 512、514、516、518、520、522、524、526 和 528 的输出值进行异或运算确定的值等于对乘法器 510、512、514、516、518、520、522、524 和 526 的输出值进行异或运算确定的值。把从异或运算器 540 输出的 32 个码元提供给收缩器 560。此刻, 控制器 550 接收码长信息, 并且, 根据码长信息, 把指示收缩位置的控制信号提供给收缩器 560。然后, 收缩器 560 根据从控制器 550 输出的控制信号, 从由第 0 到第 31 码元组成的总共 32 个编码码元当中, 收缩掉第 0、2、8、19、和 20 编码码元。换句话说, 收缩器 560 收缩掉 32 个编码码元当中的 5 个码元, 因此, 输出 27 个未收缩编码码元。

接着, 参照图 5 描述(5,1)编码器的操作。参照图 5, 把一个输入位 a0 正常地提供给编码器, 并且, 其余的输入位 a1、a2、a3、a4、a5、a6、a7、a8 和 a9 都用‘0’来填充。把输入位 a0 施加到乘法器 510 上, 把输入位 a1 施加到乘法器 512 上, 把输入位 a2 施加到乘法器 514 上, 把输入位 a3 施加到乘法器 516 上, 把输入位 a4 施加到乘法器 518 上, 把输入位 a5 施加到乘法器 520 上, 把输入位 a6 施加到乘法器 522 上, 把输入位 a7 施加到乘法器 524 上, 把输入位 a8 施加到乘法器 526 上, 和把输入位 a9 施加到乘法器 528 上。同时, 沃尔什码发生器 500 生成基码字 $W1 = 101010101010110101010101010100$, 并且把生成的基码字 W1 提供给乘法器 510。然后, 乘法器 510 以码元为单位将输入位 a0 乘以基码字 W1, 并且把它的输出提供给异或(XOR)运算器 540。并且, 沃尔什码发生器 500 生成其它基码字 W2、W4、W8 和 W16, 并且把生成的基码字 W2、W4、W8 和 W16 分别提供给乘法器 512、514、516 和 518。全 1 代码发生器 502 生成长度为 32 的全 1 基码字, 并且把生成的全 1 基码字提供给乘法器 520。并且, 掩码发生器 504 生成基码字 M1、M2、M4 和 M8, 并且把生成的基码字 M1、M2、M4 和 M8 分别提供给乘法器 522、524、526 和 528。但是, 由于施加给乘法器 512、514、516、518、520、522、524、526 和 528 的输入位 a1、a2、a3、a4、a5、a6、a7、a8 和 a9 都是 0, 乘法器 512、514、516、518、520、522、524、526 和 528 把 0 输出

到异或运算器 540, 因此不影响异或运算器 540 的输出。也就是说, 由异或运算器 540 对乘法器 510、512、514、516、518、520、522、524、526 和 528 的输出值进行异或运算确定的值等于乘法器 510 的输出值。把从异或运算器 540 输出的 32 个码元提供给收缩器 560。此刻, 控制器 550 接收码长信息, 并且根据码长信息, 把指示收缩位置的控制信号提供给收缩器 560。然后, 收缩器 560 根据从控制器 550 输出的控制信号, 从由第 0 到第 31 码元组成的总共 32 个编码码元当中, 收缩掉第 1、3、5、7、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、和 31 编码码元。换句话说, 收缩器 560 收缩掉 32 个编码码元当中的 27 个码元, 因此, 输出 5 个未收缩编码码元。

尽管已经描述了只提高第一 TFCI 的编码率的方法, 但是, 对于本领域的普通技术人员来说, 显而易见, 可以类似地执行只提高第二 TFCI 的编码率的方法。

经过上面这些操作之后, 从编码器 400 和 405 输出的编码码元由多路复用 410 进行时分多路复用, 生成多路复用的 30-码元信号。

接着, 对多路复用 410 的多路复用编码操作加以描述。多路复用器 410 多路复用从编码器 400 和 405 输出的编码码元, 以便在一个无线电帧内尽可能均匀地排列编码码元。也就是说, 多路复用器 410 把信息位 a_k 映射成在现有技术的描述中定义的编码位 b_l 位。对于条件 A1、A2、A3 和 A4 的各种情况, 在实际无线电帧上发送之前把 b_l 位映射成 d_m 位。在条件 A2、A3 和 A4 下, 发送所有 32 个 b_l 位。但是, 在条件 A1 下, 不发送 $d_{30}(b_{30})$ 和 $d_{31}(b_{31})$, 因此, 有必要确定要被映射成位 $d_{30}(b_{30})$ 和 $d_{31}(b_{31})$ 的编码码元。下面给出把从编码器输出的编码码元映射成位 $d_{30}(b_{30})$ 和 $d_{31}(b_{31})$ 的规则。

- 规则 1: 把各自编码器的最后编码码元映射成 $d_{30}(b_{30})$ 和 $d_{31}(b_{31})$ 。
- 规则 2: 把各自编码器的任意一个编码码元映射成 $d_{30}(b_{30})$ 和 $d_{31}(b_{31})$ 。
- 规则 3: 把来自编码率增加了的一个编码器的两个任意编码码元映射成 $d_{30}(b_{30})$ 和 $d_{31}(b_{31})$ 。
- 规则 4: 把来自具有高编码率的一个编码器的两个任意编码码元映射成 $d_{30}(b_{30})$ 和 $d_{31}(b_{31})$ 。
- 规则 4: 把来自除了编码率增加了的一个编码器之外的另一个编码器的两个任意编码码元映射成 $d_{30}(b_{30})$ 和 $d_{31}(b_{31})$ 。

在应用规则 1、规则 2、规则 3、规则 4 和规则 5 的过程中，应该考虑如下情况。也就是说，当不发送每个代码的一个或两个编码码元时，应该考虑(1)用于第一 TFCI 或第二 TFCI 的代码的性能将如何改变？(2)第一 TFCI 和第二 TFCI 当中的哪个 TFCI 在可靠性(或性能)方面应该提高？(3)从各种编码器输出的哪个编码码元应该被映射成 $d_{30}(b_{30})$ 和 $d_{31}(b_{31})$ ，以使代码的性能变差降低最低程度？和(4)在发送期间应该强调第一 TFCI 和第二 TFCI 当中的哪个 TFCI？

在如下规则 1、规则 2、规则 3、规则 4 和规则 5 的描述中，假设在 HSM 下，第一 TFCI 与第二 TFCI 的信息位比是 3:7。并且，在规则 4 的描述中，假设对于条件 A1，第一 TFCI 与第二 TFCI 的信息位比是 3:7。

下面结合一个例子给出规则 1 的描述。根据第一 TFCI 与第二 TFCI 的信息位比，(9,3)代码和(23,7)代码或(11,3)代码和(21,7)代码是适用的。(9,3)代码和(23,7)代码用于提高第二 TFCI 的代码性能，而(11,3)代码和(21,7)代码用于提高第一 TFCI 的代码性能。当应用规则 1 时，不发送(9,3)代码的最后编码码元，因此，(9,3)代码的实际编码率变成(8,3)；不发送(23,7)代码的最后编码码元，因此，(23,7)代码的实际编码率变成(22,7)；不发送(11,3)代码的最后编码码元，因此，(11,3)代码的实际编码率变成(10,3)；和不发送(21,7)代码的最后编码码元，因此，(21,7)代码的实际编码率变成(20,7)。在规则 1 中，编码器把最后编码码元映射成 $d_{30}(b_{30})$ 和 $d_{31}(b_{31})$ ，有助于映射的简化。但是，在条件 A1 下，第一 TFCI 与第二 TFCI 的实际编码率下降了，导致第一 TFCI 和第二 TFCI 的代码性能变差。

下面结合一个例子给出规则 2 的描述。根据第一 TFCI 与第二 TFCI 的信息位比，(9,3)代码和(23,7)代码或(11,3)代码和(21,7)代码是适用的。当应用规则 2 时，不发送(9,3)代码的任意一个编码码元，因此，(9,3)代码的实际编码率变成(8,3)；不发送(23,7)代码的任意一个编码码元，因此，(23,7)代码的实际编码率变成(22,7)；不发送(11,3)代码的任意一个编码码元，因此，(11,3)代码的实际编码率变成(10,3)；和不发送(21,7)代码的任意一个编码码元，因此，(21,7)代码的实际编码率变成(20,7)。任意一个编码码元可以从 4 个代码中选择出来，以便尽管各自代码的实际编码率下降了，但实际代码性能并没有变差。但是，几个代码可能与所选任意编码码元无关地使性能变差。在映射方法方面规则 2 比规则 1 更复杂。但是，在条件 A1 下，对于第一 TFCI 与第二

TFCI, 可以与编码器的实际编码率下降无关地保持第一 TFCI 和第二 TFCI 的代码性能。

下面结合一个例子给出规则 3 的描述。根据第一 TFCI 与第二 TFCI 的信息位比, (9,3)代码和(23,7)代码或(11,3)代码和(21,7)代码是适用的。当应用规则 3 时, 不发送(23,7)代码的两个任意编码码元, 因此, (23,7)代码的实际编码率变成(21,7); 和不发送(11,3)代码的两个任意编码码元, 因此, (11,3)代码的实际编码率变成(9,3)。可以选择任意编码码元, 以便尽管各自代码的实际编码率下降了, 但实际代码性能并没有变差。但是, 大多数代码都使性能变差了。在规则 3 中, 各自代码的实际编码率变成(9,3)或(21,7), 因此, 对于条件 A1 的情况, 满足了 TFCI 码字具有实际编码率 1/3 的性能。然而, 尽管本来打算提高第一 TFCI 或第二 TFCI 的性能, 但是, TFCI 码元的个数的增加反而使编码码元在数量上增加了的代码的性能变差。规则 3 可以搜索不降低代码性能的任意码元。与规则 2 一样, 规则 3 也具有复杂的映射方法。为了简化映射方法, 把来自编码码元的个数增加了的编码器的编码码元当中的最后两个码元映射成 $d_{30}(b_{30})$ 和 $d_{31}(b_{31})$ 。

下面结合一个例子给出规则 4 的描述。根据第一 TFCI 与第二 TFCI 的信息位比, (23,7)代码和(9,3)代码或(21,7)代码和(11,3)代码是适用的。(21,7)代码和(11,3)代码用于提高第二 TFCI 的编码率, 而(23,7)代码和(9,3)代码用于提高第一 TFCI 的编码率。当应用规则 4 时, 不发送(23,7)代码的最后两个编码码元, 因此, (23,7)代码的实际编码率变成(21,7)和(9,3)代码的编码率保持不变; 和不发送(21,7)代码的最后两个编码码元, 因此, (21,7)代码的实际编码率变成(19,7)和(11,3)代码的编码率保持不变。当应用规则 4 时, 码字个数大的编码器把来自各自编码器的最后两个码元或任意两个码元映射成 $d_{30}(b_{30})$ 和 $d_{31}(b_{31})$ 。在规则 4 中, 不发送码字较长的代码的两个编码码元, 因此, 码字较长的代码的性能变差了, 但是, 保证了码字较短的代码的性能。

下面结合一个例子给出规则 5 的描述。如果假设第一 TFCI 与第二 TFCI 的信息位比是 3:7 和发送第二 TFCI 的码字的性能提高了, 那么, (9,3)代码和(23,7)代码是适用的。在规则 5 中, 为了高可靠性地发送第二 TFCI, 把(9,3)代码的两个任意编码码元映射成 $d_{30}(b_{30})$ 和 $d_{31}(b_{31})$, 因此, 实际编码率变成(7,3)。在规则 5 中, 第一 TFCI 编码器的性能变差了, 但是用于第二 TFCI 的编码码元没有受到损害, 因此, 可以安全地发送第二 TFCI 码字。

在上面规则 1、规则 2、规则 3 和规则 4 的描述中，只有在条件 A1 下把 a_k 位映射成 b_l 位。但是，在条件 A2、A3 和 A4 下，发送所有 32 个编码码元，或通过重复发送 32 个编码码元，因此，不需要独立的映射规则，可以原封不动地使用用于条件 A1 的映射规则。另外，可以根据环境适当地应用规则 1、
5 规则 2、规则 3、规则 4 和规则 5。

本发明通过举例提供了把 a_k 位映射成 b_l 位的方法。在如下的例子中，第一 TFCI 编码器和第二 TFCI 编码器，即，{(3,1)编码器和(29,9)编码器}、{(6,2)编码器和(26,8)编码器}、{(9,3)编码器和(23,7)编码器}、{(12,4)编码器和(20,6)编码器}、{(18,6)编码器和(14,4)编码器}、{(21,7)编码器和(11,3)编码器}、{(24,8)编码器
10 编码器和(8,2)编码器}、{(27,9)编码器和(5,1)编码器}，把第二 TFCI 编码器的最后两个编码码元映射成 $d_{30}(b_{30})$ 和 $d_{31}(b_{31})$ 。另外，由于用在 3GPP 中的传统 (16,5) 编码器可以等效地操作，(16,5) 编码器的最后两个编码码元也被映射成 $d_{30}(b_{30})$ 和 $d_{31}(b_{31})$ 和 (32,10) 编码器的最后两个编码码元也被映射成 $d_{30}(b_{30})$ 和 $d_{31}(b_{31})$ 。

15 当在条件 A1 下使用第二 TFCI 编码器时，所有 9 个可用编码器都具有 1/3 的实际编码率。但是，本发明提出的 9 个编码器，尽管它们具有编码率 1/3，但是被设计成在编码率 1/3 上具有最佳性能。另外，甚至在增加用于第一 TFCI 的编码码元的个数的方法中，编码器也被设计成尽管不发送两个编码码元，但是在编码率 1/3 上也具有最佳性能。

20 在描述把信息位 a_k 映射成编码位 b_l 的方法之前，先假设用于 DCH 的 m 个 TFCI 位(即，第一 TFCI 位)和用于 DSCH 的 n 个 TFCI 位(即，第二 TFCI 位)之和变成 $m+n=10$ 。另外，如上所述，第二 TFCI 编码器的最后编码码元被映射成 $d_{30}(b_{30})$ 和 $d_{31}(b_{31})$ ，和在各自编码器上，(16,5) 编码器把最后编码码元被映射成 $d_{30}(b_{30})$ 和 $d_{31}(b_{31})$ 。下面将针对 1:9、2:8、3:7、4:6、5:5、6:4、7:3、
25 8:2 和 9:1 的 $m:n$ 比对本发明加以描述。(32,10) 编码器依次排列编码码元。

首先，对 m 值大于 n 值的情况加以描述。即使 n 值大于 m 值，也可以以如下通过交换 n 值和 m 值的方式排列用于 DCH 的 TFCI 编码码元和用于 DSCH 的 TFCI 编码码元。

在如上所述的编码方法中，编码用于 DCH 的 m 个 TFCI 位和用于 DSCH 的 n 个 TFCI 位生成的编码位的个数分别是 $(m*3)$ 和 $(n*3+3)$ 。因此，为了选择发送生成的编码码元的位置，条件 A1、A2、A3 和 A4 使用不同的方法。
30

在条件 A1 下, 把第二 TFCI 编码器的最后编码码元映射成 $d_{30}(b_{30})$ 和 $d_{31}(b_{31})$, 将 30 个 b_i 位除以 10, 然后, 排列将用于第一 TFCI 编码器的 $m*3$ 个编码码元分成 3 等分确定的 m 个编码码元和将除了最后两个编码码元之外用于第二 TFCI 编码器的 $n*3$ 个编码码元分成 3 等分确定的 n 个编码码元。在条件 A2 下, 依次重复在条件 A1 下排列的 32 个 b_i 位 3 次, 然后, 将 b_0 到 b_{23} 多重复 1 次, 因此, 将它们映射成总共 120 个 d_m 位。在条件 A3 下, 在发送期间把在条件 A1 下排列的 32 个 b_i 位映射成 d_m 位。在条件 A4 下, 在发送期间将在条件 A1 下排列的 32 个 b_i 位重复 4 次, 将它们映射成 128 个 d_m 个位。因此, 在条件 A1 下, 本发明提供了把编码码元映射成 b_i 位的方法。在条件 A2、A3 和 A4 下, 本发明提供了利用在条件 A1 下排列的 b_i 位映射编码码元的方法。

下面对把用于 DCH 的 m 个编码码元和用于 DSCH 的 n 个编码码元排列到 10 个编码码元位置上的方法加以描述。

设 L 表示 10 个编码码元的第 L 编码码元。

$$F(k) = \left\lfloor \frac{m}{n} * k \right\rfloor, \quad k=0,1,2,\dots,n \quad \dots\dots(5)$$

$$G(k) = \left\lfloor \frac{F(k) - F(k-1)}{2} \right\rfloor, \quad k=0,1,2,\dots,n \quad \dots\dots(6)$$

在方程(5)和(6)中, $\lfloor x \rfloor$ 表示小于或等于给定值 x 的整数当中的最大值, 和 $\lceil x \rceil$ 表示大于或等于给定值 x 的整数当中的最小值。

在方程(6)中, $F(-1)$ 被定义为零(0)。也就是说, $F(-1) = 0$ 。利用上述公式排列用于 DCH 的 m 个位和用于 DSCH 的 n 个位的方法由如下方程(7)定义。

把用于 DSCH 的位依次排列成 $10L$ 个值当中的 nL 个值。

$$L = F(l-1) + G(l) + l \quad \dots\dots(7)$$

在方程(7)中, $l(1 \leq l \leq n)$ 表示用于 DSCH 的 n 个位当中的第 l 位。因此, 方程(7)用在计算与用于 DSCH 的 10 个位当中的第 l 位置相对应的值中。

把用于 DCH 的 m 个位排列成 $10L$ 个值当中除了方程(7)给出那些值之外的 L 值。这通过如下方程(8)定义。

$$F(l-2) + G(l-1) + l \leq L \leq F(l-1) + G(l) + l - 1 \quad \dots\dots(8)$$

下表 10 显示了对于 $m:n = 9:1$ 、 $8:2$ 、 $7:3$ 、 $6:4$ 和 $5:5$ 的各种情况的 $F(k)$ 和 $G(k)$ 。在表 10 中, DSCH 的编码码元位置在 b_i 上具有值 $(l-1)$ 。在条件 A1

下，本发明在一个时隙上发送之前把两个 b_1 位映射成两个 d_m 位。在除以 10 的 b_1 位上重复在表 10 中定义的位置 3 次，并且，在重复之后，把第二 TFCI 编码器的最后两个编码码元映射成最后两个位 b_{30} 和 b_{31} 。

表 10

m:n	F(k)	F(1)	F(2)	F(3)	F(4)	F(5)
	G(k)	G(1)	G(2)	G(3)	G(4)	G(5)
	DSCH 位置					
5:5		1	2	3	4	5
		1	1	1	1	1
		2	4	6	8	10
6:4		1	3	4	6	
		1	1	1	1	
		2	4	7	9	
7:3		2	4	7		
		1	1	1		
		2	5	8		
8:2		4	8			
		2	2			
		3	8			
9:1		9				
		4				
		5				

5

图 6 是显示在条件 A1 的情况下，对于 $m:n=6:4$ ，如何将用于 DCH 的 18 个 TFCI 编码码元和用于 DSCH 的 14 个 TFCI 编码码元与 DPCCH 的 30-位 TFCI 字段相匹配的图形。如表 10 所示，对于 $m:n=6:4$ ，DSCH 的位置对应于 L 值是 2、4、7 和 9 的情况。也就是说，发送 $d_1(b_1)$ 、 $d_3(b_3)$ 、 $d_6(b_6)$ 、 $d_8(b_8)$ 、 $d_{11}(b_{11})$ 、 $d_{13}(b_{13})$ 、 $d_{16}(b_{16})$ 、 $d_{18}(b_{18})$ 、 $d_{21}(b_{21})$ 、 $d_{23}(b_{23})$ 、 $d_{26}(b_{26})$ 、和 $d_{28}(b_{28})$ 。

10

然后，把多路复用的 TFCI 编码码元施加给图 4 所示的多路复用器 420，在多路复用器 420 中，将它们与传输功率控制(TPC)位、导频位、和物理信息进行时分多路复用。

图 7 显示了从节点 B 发送到 UE 的 DPCCH 的帧结构，其中，上部显示了时隙的结构，中部显示了无线电帧的结构，和下部显示了相继发送的无线电帧的结构。如图 7 所示，以时分为基础将多路复用的 DPCCH 与 DPDCH 多路复用成 DPCH。为了信道化，扩展器 430 以码元为单元，利用扩展码发生器 435 提供的扩展码，信道扩展多路复用码元，并且以码片为单位输出信道扩展信号。加扰器 440 利用加扰码发生器 445 提供的加扰码，加扰信道扩展信号。

20

B2. 接收器的结构和操作

现在描述与在以特定比率发送用于 DSCH 的 TFCI 位和用于 DCH 的 TFCI 位的过程中，以可变编码率进行编码的发送器相对应的接收器。接收器包括解码以可变编码率编码的接收码元的解码器。

- 5 图 8 显示了根据本发明实施例的与如图 4 所示的发送器相对应的接收器的结构。参照图 8，从节点 B 发送到 UE 的下行链路 DPCH 由解扰器 840 利用加扰码发生器 845 提供的加扰码解扰。解扰下行链路 DPCH 由解扩器 830 以码元为单位利用扩展码发生器 835 提供的扩展码解扩。解扩的 DPCH 码元由多路分用器 820 多路分用成 DPDCH、TPC 位、导频位和 TFCI 编码码元。
- 10 TFCI 编码码元由多路分用器 810 根据用于 DSCH 的 TFCI 与用于 DCH 的 TFCI 的信息位比，再次多路分用成取决于码长控制信息的用于 DSCH 的编码 TFCI 码元和用于 DCH 的编码 TFCI 码元，然后分别提供给相关解码器 800 和 805。取决于基于用于 DSCH 的 TFCI 位与用于 DCH 的 TFCI 位的信息位比的码长控制信息，解码器 800 和 805 分别解码用于 DSCH 的编码 TFCI
- 15 码元和用于 DCH 的编码 TFCI 码元，然后，分别输出用于 DSCH 的 TFCI 位和用于 DCH 的 TFCI 位。

从现在开始描述根据本发明几个实施例的解码器的结构和操作。图 8 所示的解码器 800 和 805 应该被构造成解码以可变编码率编码的、用于 DSCH 的 TFCI 编码码元和用于 DCH 的 TFCI 编码码元。

20 第一实施例(解码器)

- 图 9 显示了如图 8 所示的解码器 800 和 805 的详细结构。参照图 9，把接收码元 $r(t)$ 提供给零插入器 900，同时，把码长信息提供给控制器 930。控制器 930 根据码长信息确定确定收缩位置，并且把用于确定收缩位置的控制信息提供给零插入器 900。码长信息表示用在编码器中的码长或编码率，而
- 25 控制信息表示收缩位置。收缩位置代表为了获得与从编码器接收的位相对应的所需编码码元长度而删除掉的码元的位置。表 11 显示了与码长相联系存储的收缩位置。

表 11

码长信息(编码率)	收缩位置
(3,1)	F ₂₉
(5,1)	F ₂₇
(6,2)	F ₂₆
(8,2)	F ₂₄

(9,3)	F 23
(11,3)	F 21
(12,4)	F 20
(14,4)	F 18
(18,6)	F 14
(20,6)	F 12
(21,7)	F 11
(23,7)	F 9
(24,8)	F 8
(26,8)	F 6
(27,9)	F 5
(29,9)	F 3

在表 11 中, 假设码长信息表示用在编码器中的编码率。当编码率(k,n)表示把 n 个输入位编码成 k 个码元时, 接收码元具有编码长度 k。并且, 表 11 的 F_n 代表 n 个收缩位。从表 11 可以确定, 控制信息(收缩位置)使零插入器 900 能够与接收码元的码长无关地保持输出码元的个数(32)。

参照表 11, 控制器 930 对于编码率(3,1)输出与 29 个收缩位置有关的信息、对于编码率(5,1)输出与 27 个收缩位置有关的信息、对于编码率(6,2)输出与 26 个收缩位置有关的信息、对于编码率(8,2)输出与 24 个收缩位置有关的信息、对于编码率(9,3)输出与 23 个收缩位置有关的信息、对于编码率(11,3)输出与 21 个收缩位置有关的信息、对于编码率(12,4)输出与 20 个收缩位置有关的信息、对于编码率(14,4)输出与 18 个收缩位置有关的信息、对于编码率(18,6)输出与 14 个收缩位置有关的信息、对于编码率(20,6)输出与 12 个收缩位置有关的信息、对于编码率(21,7)输出与 11 个收缩位置有关的信息、对于编码率(23,7)输出与 9 个收缩位置有关的信息、对于编码率(24,8)输出与 8 个收缩位置有关的信息、对于编码率(26,8)输出与 6 个收缩位置有关的信息、对于编码率(27,9)输出与 5 个收缩位置有关的信息、和对于编码率(29,9)输出与 3 个收缩位置有关的信息。对于各种情况, 收缩位置与在编码器的描述中给出的收缩位置相同。

零插入器 900 根据控制信息, 把 0 插入接收码元的收缩位置中, 然后, 输出长度为 32 的码元流。把码元流提供给快速哈达玛逆变换器(IFHT)920 和乘法器 902、904 和 906。提供给乘法器 902、904 和 906 的码元流分别与掩码发生器 910 提供的掩码函数 M1、M2 和 M15 相乘。把乘法器 902、904 和 906 的输出码元分别提供给切换器 952、954 和 956。此刻, 控制器 930 根据码长信息, 把表示使用/不使用掩码函数的切换控制信息提供给切换器 952、

954 和 956。例如, 由于(3,1)、(5,1)、(6,2)、(8,2)、(9,3)、(11,3)、(12,4)、(14,4)、(18,6)和(20,6)编码器不使用掩码函数, 根据切换控制信息, 切换器 952、954 和 956 全都断开。但是, 由于(21,7)和(23,7)编码器使用一个基掩码函数时, 只有切换器 952 是连接的。这样, 控制器 930 依照根据编码率使用的掩码函数的个数, 控制切换器 952、954 和 956。然后, IFHT 920、922、924 和 926 分别对从零插入器 900 接收的 32 个码元进行快速哈达玛逆变换, 并且, 计算码元与可以用在发送器中的所有沃尔什码之间的相关值。并且, IFHT 确定相关值当中的最高相关值、和具有最高相关值的沃尔什码的指标。因此, IFHT 920、922、924 和 926 分别把乘以接收信号的掩码函数的指标、最高相关值、和具有最高相关值的沃尔什码的指标提供给相关值比较器 940。由于提供给 IFHT 920 的信号没有被任何掩码函数所乘, 因此, 掩码函数的标识符变成‘0’。相关值比较器 940 通过比较 IFHT 提供的相关值, 确定最高相关值, 并且把具有最高相关值的掩码指标的指标与沃尔什码的指标组合在一起。

第二实施例(解码器)

下面描述根据用在编码器中长度可变的代码自适应地进行解码操作的解码器。

首先, 对解码器起与长度可变的沃尔什编码器相对应的解码器作用时所需的 IFHT 加以描述。当解码器与(6,2)编码器和(8,2)编码器联系在一起进行操作时, 使用与长度为 $4(=2^2)$ 的沃尔什编码器有关的 IFHT。当解码器与(9,3)编码器和(11,3)编码器联系在一起进行操作时, 使用与长度为 $8(=2^3)$ 的沃尔什编码器有关的 IFHT。当解码器与(12,4)编码器和(14,4)编码器联系在一起进行操作时, 使用与长度为 $16(=2^4)$ 的沃尔什编码器有关的 IFHT。当解码器与(16,5)编码器联系在一起进行操作时, 使用与长度为 $32(=2^5)$ 的沃尔什编码器有关的 IFHT。此外, 当解码器与(18,6)、(20,6)、(21,7)、(23,7)、(24,8)、(26,8)、(27,9)、(29,9)、和(32,10)编码器联系在一起进行操作时, 使用与长度为 $32(2^5)$ 的沃尔什编码器有关的 IFHT。为了在解码器中进行操作, IFHT 应该能够对可变长度进行操作。本发明提供了可对可变长度进行操作的 IFHT 的结构。

在给出根据本发明实施例的 IFHT 的详细描述之前, 先参照图 10 描述一般 IFHT 的操作。

图 10 显示了与长度为 8 的沃尔什编码器有关的一般 IFHT 的操作。一般说来, 与长度为 2^n 的沃尔什编码器有关的 IFHT 包括 n 个级。在每一级中,

IFHT 进行与一行相联系接收的 2 个输入信号相加或相减的处理。

参照图 10, 第 1 级接收输入信号 r_1 、 r_2 、 r_3 、 r_4 、 r_5 、 r_6 、 r_7 和 r_8 , 然后, 对两个相邻输入信号进行相加和相减。在第 1 行中, 第 1 级通过对信号 r_1 和 r_2 进行相加和相减, 计算长度为 2 的沃尔什码之间的相关值。类似地, 第 1 级对于 r_3 和 r_4 , 输出 $r_3 + r_4$ 和 $r_3 - r_4$; 对于 r_5 和 r_6 , 输出 $r_5 + r_6$ 和 $r_5 - r_6$; 和对于 r_7 和 r_8 , 输出 $r_7 + r_8$ 和 $r_7 - r_8$ 。把第 1 级的 8 个输出信号提供给第 2 级。第 2 级通过相加 $r_1 + r_2$ 和 $r_3 + r_4$, 输出 $(r_1 + r_2) + (r_3 + r_4)$, 和通过相加 $r_1 - r_2$ 和 $r_3 - r_4$, 输出 $(r_1 - r_2) + (r_3 - r_4)$ 。并且, 第 2 级通过相减 $r_1 + r_2$ 和 $r_3 + r_4$, 输出 $(r_1 + r_2) - (r_3 + r_4)$, 和通过相减 $r_1 - r_2$ 和 $r_3 - r_4$, 输出 $(r_1 - r_2) - (r_3 - r_4)$ 。第 2 级根据这 4 个输出计算长度为 4 的沃尔什码之间的相关值。另外, 第 2 级通过相加 $r_5 + r_6$ 和 $r_7 + r_8$, 输出 $(r_5 + r_6) + (r_7 + r_8)$, 和通过相加 $r_5 - r_6$ 和 $r_7 - r_8$, 输出 $(r_5 - r_6) + (r_7 - r_8)$ 。并且, 第 2 级通过相减 $r_5 + r_6$ 和 $r_7 + r_8$, 输出 $(r_5 + r_6) - (r_7 + r_8)$, 和通过相减 $r_5 - r_6$ 和 $r_7 - r_8$, 输出 $(r_5 - r_6) - (r_7 - r_8)$ 。把第 2 级的 8 个输出信号提供给第 3 级, 在第 3 级中, 通过进行与在第 1 级和第 2 级中进行的相同运算, 计算长度为 8 的沃尔什码之间的所有相关值。

例如, 通过接收长度为 2^n 的信号, 输出长度为 2^i 的沃尔什码当中的所有相关值的操作可以概括如下。

把从 IFHT 的第 $(i-1)$ 级输出的 2^n 个工作信号 t_1 - t_n 施加到第 i 级上。按接收顺序把 2^n 个工作信号 t_1 - t_n 分成 2^{n-i} 个块, 每个块含有 2^i 个工作信号。也就是说, 第 1 块由工作信号 t_1 到 t_i 组成, 第 2 块由工作信号 t_{i+1} 到 t_{2i} 组成。这样, 最后第 2^{n-i} 块由工作信号 t_{n-i+1} 到 t_n 组成。对于构成各个块的工作信号, 通过特定的操作处理提供与所需相关值对应的工作信号。特定的操作处理包括把构成一个块的工作信号当中的第 k 个工作信号加入与它相关的第 $(k+2^{i-1})$ 个工作信号中的步骤和从第 k 个工作信号中减去第 $(k+2^{i-1})$ 个工作信号的步骤。

当第 i 级通过快速哈达玛逆变换操作输出 2^n 个工作信号 t_1' - t_n' 时, 2^n 个工作信号 t_1' - t_n' 当中的前面 2^i 个相继工作信号 t_1' - t_i' 成为所需的相关值。也就是说, 请注意, 依次输出 2^n 个输入信号 t_1 - t_n 当中的前面 2^i 个输入信号 t_1 - t_i 与长度为 2^i 的沃尔什码之间的所有相关值。

例如, 如果假定前面输入信号是 r_1 、 r_2 、 r_3 、 r_4 、 r_5 、 r_6 、 r_7 和 r_8 , $n=3$, 和 $i=2$, 那么, 输入第 i 级的工作信号可以定义为“ $r_1 + r_2$ ”、“ $r_1 - r_2$ ”、“ $r_3 +$

r_4 ”、“ $r_3 - r_4$ ”、“ $r_5 + r_6$ ”、“ $r_5 - r_6$ ”、“ $r_7 + r_8$ ”、和“ $r_7 - r_8$ ”。按接收顺序把输入工作信号分组成 $2^{n-i} = 2$ 个块，每个块包括 $2^i = 2^2 = 4$ 个输入信号。因此，第 1 块由“ $r_1 + r_2$ ”、“ $r_1 - r_2$ ”、“ $r_3 + r_4$ ”、和“ $r_3 - r_4$ ”组成，和第 2 块由“ $r_5 + r_6$ ”、“ $r_5 - r_6$ ”、“ $r_7 + r_8$ ”、和“ $r_7 - r_8$ ”组成。通过相加和相关每个块中的第 k 工作信号和第 $(k+2^{i-1})$ 工作信号，每个块输出 4 个工作信号。例如，如果 $k = 1$ ，把第 1 工作信号“ $r_1 + r_2$ ”与第 $(k+2^{i-1})$ 工作信号，即第 3 工作信号“ $r_3 + r_4$ ”相加和相减，从而输出两个工作信号“ $(r_1 + r_2) + (r_3 + r_4)$ ”和“ $(r_1 + r_2) - (r_3 + r_4)$ ”。因此，通过构成第 1 块的“ $r_1 + r_2$ ”、“ $r_1 - r_2$ ”、“ $r_3 + r_4$ ”、和“ $r_3 - r_4$ ”，输出“ $(r_1 + r_2) + (r_3 + r_4)$ ”、“ $(r_1 + r_2) - (r_3 + r_4)$ ”、“ $(r_1 - r_2) + (r_3 - r_4)$ ”、和“ $(r_1 - r_2) - (r_3 - r_4)$ ”，和通过构成第 2 块的“ $r_5 + r_6$ ”、“ $r_5 - r_6$ ”、“ $r_7 + r_8$ ”、和“ $r_7 - r_8$ ”，输出“ $(r_5 + r_6) + (r_7 + r_8)$ ”、“ $(r_5 + r_6) - (r_7 + r_8)$ ”、“ $(r_5 - r_6) + (r_7 - r_8)$ ”、和“ $(r_5 - r_6) - (r_7 - r_8)$ ”。但是，在这 8 个输出工作信号当中，通过第 i 级的快速哈达玛逆变换，只有由第 1 块输出的 4 个工作信号“ $(r_1 + r_2) + (r_3 + r_4)$ ”、“ $(r_1 + r_2) - (r_3 + r_4)$ ”、“ $(r_1 - r_2) + (r_3 - r_4)$ ”、和“ $(r_1 - r_2) - (r_3 - r_4)$ ”变成相关值。

图 11 显示了图 8 所示的第一和第二解码器 800 和 805 的结构。参照图 11，把从编码器接收的编码码元 $r(t)$ 提供给零插入器 1100，同时，把有关编码器在编码接收码元时使用的码长的信息提供给控制器 1130。控制器 1130 与适合于编码器的码长相联系地存储有关收缩位置的信息，并且把与码长信息相联系存储在其中的控制信息提供给零插入器 1100。与码长相联系存储的收缩位置显示在上表 11 中。

参照表 11，控制器 1130 对于编码率(3,1)输出与 29 个收缩位置有关的信息、对于编码率(5,1)输出与 29 个收缩位置有关的信息、对于编码率(6,2)输出与 26 个收缩位置有关的信息、对于编码率(8,2)输出与 24 个收缩位置有关的信息、对于编码率(9,3)输出与 23 个收缩位置有关的信息、对于编码率(11,3)输出与 21 个收缩位置有关的信息、对于编码率(12,4)输出与 20 个收缩位置有关的信息、对于编码率(14,4)输出与 18 个收缩位置有关的信息、对于编码率(18,6)输出与 14 个收缩位置有关的信息、对于编码率(20,6)输出与 12 个收缩位置有关的信息、对于编码率(21,7)输出与 11 个收缩位置有关的信息、对于编码率(23,7)输出与 9 个收缩位置有关的信息、对于编码率(24,8)输出与 8 个收缩位置有关的信息、对于编码率(26,8)输出与 6 个收缩位置有关的信息、对于编码率(27,9)输出与 5 个收缩位置有关的信息、和对于编码率(29,9)输出与 3

个收缩位置有关的信息。对于各种情况，收缩位置与在编码器的描述中给出的收缩位置相同。

零插入器 1100 根据来自控制器 1130 的控制信息，把 0 插入接收码元的收缩位置中，然后，输出长度为 32 的码元流。把码元流提供给快速哈达玛逆变换器(IFHT)1120 和乘法器 1102、1104 和 1106。提供给乘法器 1102、1104 和 1106 的信号分别与掩码发生器 1110 生成的掩码函数 M1、M2 和 M15 相乘。掩码发生器 1110 生成的掩码函数与用在编码器中的掩码函数相同。把乘法器 1102、1104 和 1106 的输出码元分别提供给切换器 1152、1154 和 1156。此刻，控制器 1130 根据接收的码长信息，把表示使用/不使用掩码函数的切换控制信息提供给切换器 1152、1154 和 1156。其结果是，切换器 1152、1154 和 1156 分别让乘法器 1102、1104 和 1106 的输出码元通过。例如，由于掩码函数没有以编码率(3,1)、(5,1)、(6,2)、(8,2)、(9,3)、(11,3)、(12,4)、(14,4)、(18,6)、和(20,6)使用，根据切换控制信息，切换器 1152、1154 和 1156 全都断开，从而，阻断乘法器 1102、1104 和 1106 的输出码元。由于只有一个掩码码元以编码率(21,7)和(23,7)使用，因此，根据切换控制信息，只有切换器 1152 是连接的，而其余的切换器 1104 和 1106 是断开的。这样，根据编码率确定正在使用之中的掩码函数的个数，和取决于正在使用之中的掩码函数的个数，控制切换器。因此，当图 8 所示的第一和第二解码器 800 和 805 用作(3,1)、(5,1)、(6,2)、(8,2)、(9,3)、(11,3)、(12,4)、(14,4)、(18,6)、和(20,6)解码器时，只启用 IFHT 1120。当输入信息位的个数小于 6 时，第一和第二解码器 800 和 805 用作(3,1)、(5,1)、(6,2)、(8,2)、(9,3)、(11,3)、(12,4)、(14,4)、(18,6)、和(20,6)解码器。因此，IFHT 11 应该自适应地对几种码长，即几种编码率进行操作。控制器 1130 生成表示相关沃尔什编码器的码长的控制信息，并且把控制信息提供给 IFHT 1120。然后，IFHT 1120、1124 和 1126 分别对从零插入器 1100 接收的 32 个码元进行快速哈达玛逆变换，并且计算码元与具有特定长度的沃尔什码之间的相关值。IFHT 1120 把掩码函数的指标、相关值当中的最高相关值、和具有最高相关值的沃尔什码的指标提供给相关值比较器 1140。IFHT 1120 把‘0’提供给相关值比较器 1140，作为掩码函数的指标。提供‘0’作为掩码函数的指标意味着，输入码元没有被掩码函数所乘。

一旦通过相关切换器 1152、1154 和 1156 接收到码元，其它 IFHT 1122、1124 和 1126 就分别进行快速哈达玛逆变换。并且计算经过哈达玛逆变换的沃

尔什码之间的相关值。在计算了相关值之后，IFHT 1122、1124 和 1126 每一个都把所使用的掩码函数的指标、相关值当中的最高相关值、和具有最高相关值的沃尔什码的指标提供给相关值比较器 1140。然后，相关值比较器 1140 比较 IFHT 提供的相关值，并且，把具有最高相关值的掩码指标与沃尔什码指标组合在一起。

图 12 显示了基于结合图 10 所述的快速哈达玛逆变换处理的、图 11 所示的 IFHT 1120 进行的操作。具体地说，图 12 显示了为了让解码器 800 和 805 用作(3,1)、(5,1)、(6,2)、(8,2)、(9,3)、(11,3)、(12,4)、(14,4)、(18,6)、和(20,6)解码器，IFHT 1120 进行操作的总体方案。

参照图 12，根据如图 10 所示的 IFHT 的工作特性详细描述能够对直到最大长度 2^n 的沃尔什码可变地进行快速哈达玛逆变换的 IFHT 的结构和操作。

一旦把 2^t 个输入信号施加到 IFHT 的第 1 级上，就同时把长度控制信号提供给所有切换器 1211、1212 和 1213。生成控制信号是为了只有达到第 t 级才对 2^t 个输入信号进行快速哈达玛逆变换。因此，切换第 1 级到第 $(t-1)$ 级的输出的切换器响应控制信号，把它们的输出切换到下一级。但是，切换最后第 t 级的输出的切换器响应控制信号，切换成提供它的输出作为最后相关值，而不是把它的输出提供给下一个第 $(t+1)$ 级。

例如，如果 $t=1$ 。把两个输入信号施加到第 1 级 1201 上。第 1 级进行与在图 10 的第 1 级中进行的操作相同的操作，从而输出 2 个工作信号。把工作信号提供给用于把第 1 级 1201 的输出切换到第 2 级 1202 的切换器 1211。在这种情况下，切换器 1211 响应控制信号，输出工作信号作为两个输入信号之间的相关值，而不是把工作信号提供给第 2 级 1202。

同时，如果像图 10 所示的那样， $t=3$ ，那么，切换器 1211 响应控制信号，把从第 1 级 1201 输出的八个工作信号施加到第 2 级 1202 上。第 2 级 1202 进行与在图 10 的第 2 级中对接收的 8 个工作信号进行的操作相同的操作，从而输出 8 个工作信号。切换器 1212 响应控制信号，把从第 2 级 1202 输出的工作信号施加到第 3 级 1203 上。第 3 级 1203 进行与在图 10 的第 3 级中对接收的 8 个工作信号进行的操作相同的操作。把从第 3 级输出的 8 个工作信号提供给切换器 1213。在这种情况下，切换器 1213 响应控制信号，输出工作信号作为 8 个输入信号之间的相关值，而不是把工作信号提供给第 4 级。

图 13 显示了根据本发明实施例的、如图 12 所示的第 k 级的硬件结构。

参照图 13, 减法器 1300 从存储器 1320 的输出码元中减去输入码元。加法器 1305 把输入码元加入存储器 1320 的输出码元中。第一切换器 1310 响应控制信号, 把输入码元或减法器 1300 的输出码元切换到存储器 1320 的输入端。第二切换器 1315 响应控制信号, 把存储器 1320 的输出码元或加法器 1305 的输出码元切换到存储器 1320 的输入端。存储器 1320 可以用具有特定长度的缓冲器来实现, 并且依次存储从第一切换器 1310 接收的、与它的长度一样多的码元。存储器 1320 的长度依构成输入信号的码元的个数而定。

在操作过程中, 首先把构成输入信号的 2^k 个码元的第 1 个码元施加在减法器 1300、加法器 1305 和第一切换器 1310 上。在这种状态下, 第一切换器 1310 切换到把输入码元施加在上面的节点, 从而把输入码元提供给存储器 1320。并且, 存储器 1320 的输出节点通过第二切换器 1315 与最后输出节点相连接。接着, 当把第 2 个码元输入第 k 级时, 把输入码元施加在减法器 1300、加法器 1305 和第一切换器 1310 上。然后, 第一切换器 1310 切换到把输入码元施加在上面的节点。因此, 以前存储在存储器 1320 中的第 1 个输入码元被移动到下一个存储区, 同时, 把第 2 个输入码元存储在以前存储第 1 个输入码元的存储区中。当按照这种方式, 把 2^{k-1} 个输入码元存储在存储器 1320 中之后, 接收到第 $(2^{k-1} + 1)$ 个输入码元时, 把第 $(2^{k-1} + 1)$ 个输入码元提供给减法器 1300、加法器 1305 和第一切换器 1310 上。然后, 第一切换器 1310 切换到减法器 1300, 和第二切换器 1315 切换到加法器 1305。并且, 把存储在存储器 1320 中的第 1 个输入码元提供给减法器 1300、加法器 1305 和第二切换器 1315。同时, 把存储在存储器 1320 中的第 2^{k-1} 个输入码元左移一个码元。然后, 减法器 1300 将从存储器 1320 输出的第 1 个输入码元与第 $(2^{k-1} + 1)$ 个新输入码元相减, 并且通过第一切换器 1310 把它的输出码元提供给存储器 1320。同时, 加法器 1305 把从存储器 1320 接收的第 1 个输入码元加入第 $(2^{k-1} + 1)$ 个新输入码元中, 并且通过第二切换器 1315 把它的输出码元提供给最后输出节点。当在上述操作被执行了 2^{k-1} 次之后接收到第 $(2^{k-1} + 1)$ 个输入码元时, 把第 $(2^{k-1} + 1)$ 个新输入码元提供给减法器 1300、加法器 1305 和第一切换器 1310 上。同时, 第二切换器 1315 切换到存储器 1320, 和第一切换器 1310 切换到输入信号节点。因此, 从存储器 1320 提供的第 1 个输入码元中减去第 $(2^{k-1} + 1)$ 个输入码元确定的码元通过第二切换器 1315 输出。同时, 把存储在存储器 1320 中的码元左移一个码元, 和通过第一切换器 1310 把第 $(2^{k-1} + 1)$ 个新输

入码元提供给存储器 1320 的最右边存储区。通过重复上述处理，存储输入码元，使码元数达到缓冲区长度那么多，从而完成第 k 级的操作。

如上所述，本发明的实施例利用具有多种收缩模式的单个编码器/解码器结构，可以编码/解码各种类型的 TFCI 位。并且，本发明的实施例可以提供
5 现有 TFCI(32,10)通过利用多种收缩模式，可以生成多种编码的解决方案。另外，该实施例多路复用利用不同编码技术编码的 TFCI 码元，致使 TFCI 码元在发送之前，应该是均匀分布的。对于 10 个输入信息位，取决于在 DSCH 和 DCH 上发送的数据的类型和特性，以 1:9、2:8、3:7、4:6、5:5、6:4、7:3、8:2 和 9:1 的比率的所选那一个进行 TFCI 编码，从而有助于就信令和时间延迟而言，
10 优于 LSM 的 HSM 的灵活性。

虽然通过参照本发明的某些优选实施例，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种各样的改变，而不偏离所附权利要求书所限定的本发明的精神和范围。虽然我们描述了基于 TFCI 位比的两个编码器，但是，只有一个编码器可以在不同
15 时间出现所有所述编码情况。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11




图 12




图 13