

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第4554292号
(P4554292)

(45) 発行日 平成22年9月29日 (2010.9.29)

(24) 登録日 平成22年7月23日 (2010.7.23)

(51) Int. Cl.

F I

H O 1 L 21/336 (2006.01)

H O 1 L 29/78 6 2 7 C

H O 1 L 29/786 (2006.01)

H O 1 L 29/78 6 1 6 K

G O 2 F 1/1368 (2006.01)

H O 1 L 29/78 6 1 8 B

H O 1 L 21/288 (2006.01)

G O 2 F 1/1368

H O 1 L 21/3205 (2006.01)

H O 1 L 21/288 Z

請求項の数 27 (全 42 頁) 最終頁に続く

(21) 出願番号 特願2004-211354 (P2004-211354)
 (22) 出願日 平成16年7月20日 (2004.7.20)
 (65) 公開番号 特開2005-150685 (P2005-150685A)
 (43) 公開日 平成17年6月9日 (2005.6.9)
 審査請求日 平成19年4月19日 (2007.4.19)
 (31) 優先権主張番号 特願2003-277144 (P2003-277144)
 (32) 優先日 平成15年7月18日 (2003.7.18)
 (33) 優先権主張国 日本国 (JP)
 (31) 優先権主張番号 特願2003-361289 (P2003-361289)
 (32) 優先日 平成15年10月21日 (2003.10.21)
 (33) 優先権主張国 日本国 (JP)

(73) 特許権者 000153878
 株式会社半導体エネルギー研究所
 神奈川県厚木市長谷398番地
 (72) 発明者 山崎 舜平
 神奈川県厚木市長谷398番地 株式会社
 半導体エネルギー研究所内
 (72) 発明者 今井 馨太郎
 神奈川県厚木市長谷398番地 株式会社
 半導体エネルギー研究所内
 (72) 発明者 前川 慎志
 神奈川県厚木市長谷398番地 株式会社
 半導体エネルギー研究所内
 (72) 発明者 古野 誠
 神奈川県厚木市長谷398番地 株式会社
 半導体エネルギー研究所内

最終頁に続く

(54) 【発明の名称】 薄膜トランジスタの作製方法

(57) 【特許請求の範囲】

【請求項1】

絶縁表面を有する基板上に、液滴吐出法でゲート電極を形成し、
 前記ゲート電極上に、ゲート絶縁層、セミアモルファス半導体層、一導電型の不純物を含有するセミアモルファス半導体層を積層形成し、
 前記ゲート電極と重なる位置に、液滴吐出法で第1の導電体層を形成し、
 前記第1の導電体層をマスクとして、前記セミアモルファス半導体層と、前記一導電型の不純物を含有するセミアモルファス半導体層とをエッチングし、
 前記第1の導電体層上に、液滴吐出法でソース配線又はドレイン配線として機能する第2の導電体層を形成し、
 前記第2の導電体層をマスクとして、前記第1の導電体層と、前記一導電型の不純物を含有するセミアモルファス半導体層とをエッチングし、
 前記セミアモルファス半導体層と、前記一導電型の不純物を含有するセミアモルファス半導体層は、プラズマCVD法により形成することを特徴とする薄膜トランジスタの作製方法。

【請求項2】

絶縁表面を有する基板上に、液滴吐出法でゲート電極を形成し、
 前記ゲート電極上に、ゲート絶縁層、第1のセミアモルファス半導体層を積層形成し、
 前記ゲート電極と重なる位置に、液滴吐出法で第1のマスクを形成し、
 前記第1のマスクを用いて、前記第1のセミアモルファス半導体層をエッチングして第

2のセミアモルファス半導体層を形成し、

前記第2のセミアモルファス半導体層上に絶縁体層を形成し、

前記絶縁体層上に、液滴吐出法で第2のマスクを形成し、

前記第2のマスクを用いて、前記絶縁体層をエッチングしてチャネル保護層を形成し、

前記第2のセミアモルファス半導体層上に、一導電型の不純物を含有するセミアモルファス半導体層を形成し、

前記一導電型の不純物を含有するセミアモルファス半導体層上に、液滴吐出法でソース配線又はドレイン配線として機能する導電体層を形成し、

前記導電体層をマスクとして、前記一導電型の不純物を含有するセミアモルファス半導体層をエッチングし、

前記第1のセミアモルファス半導体層と、前記一導電型の不純物を含有するセミアモルファス半導体層は、プラズマCVD法により形成することを特徴とする薄膜トランジスタの作製方法。

【請求項3】

請求項1において、

前記第1の導電体層と前記第2の導電層は、それぞれ、銀、金、又は銅を含む材料を用いて液滴吐出法により形成することを特徴とする薄膜トランジスタの作製方法。

【請求項4】

請求項1又は請求項3において、

前記セミアモルファス半導体層と、前記一導電型の不純物を含有するセミアモルファス半導体層はそれぞれ、酸素濃度が $5 \times 10^{19} \text{ atoms/cm}^3$ 以下であることを特徴とする薄膜トランジスタの作製方法。

【請求項5】

請求項1又は請求項3において、

前記セミアモルファス半導体層と、前記一導電型の不純物を含有するセミアモルファス半導体層はそれぞれ、酸素濃度が $1 \times 10^{19} \text{ atoms/cm}^3$ 以下であることを特徴とする薄膜トランジスタの作製方法。

【請求項6】

請求項1、請求項3乃至請求項5のいずれか一項において、

前記セミアモルファス半導体層と、前記一導電型の不純物を含有するセミアモルファス半導体層はそれぞれ、結晶粒が分散した非晶質半導体層であることを特徴とする薄膜トランジスタの作製方法。

【請求項7】

請求項1、請求項3乃至請求項5のいずれか一項において、

前記セミアモルファス半導体層と、前記一導電型の不純物を含有するセミアモルファス半導体層はそれぞれ、 $0.5 \sim 20 \text{ nm}$ の結晶粒が分散した非晶質半導体層であることを特徴とする薄膜トランジスタの作製方法。

【請求項8】

請求項1、請求項3乃至請求項7のいずれか一項において、

前記セミアモルファス半導体層と、前記一導電型の不純物を含有するセミアモルファス半導体層はそれぞれ、珪化物気体を用いてプラズマCVD法により形成することを特徴とする薄膜トランジスタの作製方法。

【請求項9】

請求項1、請求項3乃至請求項7のいずれか一項において、

前記セミアモルファス半導体層と、前記一導電型の不純物を含有するセミアモルファス半導体層はそれぞれ、珪化物気体を希ガス元素で希釈した気体を用いてプラズマCVD法により形成することを特徴とする薄膜トランジスタの作製方法。

【請求項10】

請求項1、請求項3乃至請求項7のいずれか一項において、

前記セミアモルファス半導体層と、前記一導電型の不純物を含有するセミアモルファス

10

20

30

40

50

半導体層はそれぞれ、珪化物気体に炭化物気体を混入させた気体を用いてプラズマCVD法により形成することを特徴とする薄膜トランジスタの作製方法。

【請求項 1 1】

請求項 1、請求項 3 乃至請求項 7 のいずれか一項において、

前記セミアモルファス半導体層と、前記一導電型の不純物を含有するセミアモルファス半導体層はそれぞれ、珪化物気体にゲルマニウム化気体を混入させた気体を用いてプラズマCVD法により形成することを特徴とする薄膜トランジスタの作製方法。

【請求項 1 2】

請求項 2 において、

前記導電体層は、銀、金、又は銅を含む材料を用いて液滴吐出法により形成することを特徴とする薄膜トランジスタの作製方法。

10

【請求項 1 3】

請求項 2 又は請求項 1 2 において、

前記第 1 のセミアモルファス半導体層と、前記一導電型の不純物を含有するセミアモルファス半導体層は、酸素濃度が $5 \times 10^{19} \text{ atoms/cm}^3$ 以下であることを特徴とする薄膜トランジスタの作製方法。

【請求項 1 4】

請求項 2 又は請求項 1 2 において、

前記第 1 のセミアモルファス半導体層と、前記一導電型の不純物を含有するセミアモルファス半導体層は、酸素濃度が $1 \times 10^{19} \text{ atoms/cm}^3$ 以下であることを特徴とする薄膜トランジスタの作製方法。

20

【請求項 1 5】

請求項 2、請求項 1 2 乃至請求項 1 4 のいずれか一項において、

前記第 1 のセミアモルファス半導体層と、前記一導電型の不純物を含有するセミアモルファス半導体層は、結晶粒が分散した非晶質半導体層であることを特徴とする薄膜トランジスタの作製方法。

【請求項 1 6】

請求項 2、請求項 1 2 乃至請求項 1 4 のいずれか一項において、

前記第 1 のセミアモルファス半導体層と、前記一導電型の不純物を含有するセミアモルファス半導体層は、 $0.5 \sim 20 \text{ nm}$ の結晶粒が分散した非晶質半導体層であることを特徴とする薄膜トランジスタの作製方法。

30

【請求項 1 7】

請求項 2、請求項 1 2 乃至請求項 1 6 のいずれか一項において、

前記第 1 のセミアモルファス半導体層と、前記一導電型の不純物を含有するセミアモルファス半導体層はそれぞれ、珪化物気体を用いてプラズマCVD法により形成することを特徴とする薄膜トランジスタの作製方法。

【請求項 1 8】

請求項 2、請求項 1 2 乃至請求項 1 6 のいずれか一項において、

前記第 1 のセミアモルファス半導体層と、前記一導電型の不純物を含有するセミアモルファス半導体層はそれぞれ、珪化物気体を希ガス元素で希釈した気体を用いてプラズマCVD法により形成することを特徴とする薄膜トランジスタの作製方法。

40

【請求項 1 9】

請求項 2、請求項 1 2 乃至請求項 1 6 のいずれか一項において、

前記第 1 のセミアモルファス半導体層と、前記一導電型の不純物を含有するセミアモルファス半導体層はそれぞれ、珪化物気体に炭化物気体を混入させた気体を用いてプラズマCVD法により形成することを特徴とする薄膜トランジスタの作製方法。

【請求項 2 0】

請求項 2、請求項 1 2 乃至請求項 1 6 のいずれか一項において、

前記第 1 のセミアモルファス半導体層と、前記一導電型の不純物を含有するセミアモルファス半導体層はそれぞれ、珪化物気体にゲルマニウム化気体を混入させた気体を用いて

50

プラズマCVD法により形成することを特徴とする薄膜トランジスタの作製方法。

【請求項 2 1】

請求項 8 乃至請求項 1 1、請求項 1 7 乃至請求項 2 0 のいずれか一項において、
前記珪化物気体は、 SiH_4 、 Si_2H_6 、 SiH_2Cl_2 、 SiHCl_3 、 SiCl_4 、又は SiF_4 であることを特徴とする薄膜トランジスタの作製方法。

【請求項 2 2】

請求項 9 又は請求項 1 8 において、
前記希ガス元素は、水素、ヘリウム、アルゴン、クリプトン及びネオンから選ばれた 1 種または複数種であることを特徴とする薄膜トランジスタの作製方法。

【請求項 2 3】

請求項 1 0 又は請求項 1 9 において、
前記ゲルマニウム化気体は、 GeH_4 又は GeF_4 であることを特徴とする薄膜トランジスタの作製方法。

【請求項 2 4】

請求項 1 1 又は請求項 2 0 において、
前記炭化物気体は、 CH_4 又は C_2H_6 であることを特徴とする薄膜トランジスタの作製方法。

【請求項 2 5】

請求項 1 乃至請求項 2 4 のいずれか一項において、
前記ゲート電極は、銀、金、又は銅を含む材料を用いて液滴吐出法により形成すること
を特徴とする薄膜トランジスタの作製方法。

【請求項 2 6】

請求項 1 乃至請求項 2 5 のいずれか一項において、
前記ゲート絶縁層は、窒化珪素層と、酸化珪素層とを順次積層して形成することを特徴
とする薄膜トランジスタの作製方法。

【請求項 2 7】

請求項 1 乃至請求項 2 5 のいずれか一項において、
前記ゲート絶縁層は、第 1 の窒化珪素層と、酸化珪素層と、第 2 の窒化珪素層とを順次
積層して形成することを特徴とする薄膜トランジスタの作製方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、液滴吐出法を用いた薄膜トランジスタの作製方法に関する。また、前記薄膜トランジスタを具備した表示装置の作製方法に関する。

【0002】

本発明は、液滴吐出法を用いた半導体装置の作製方法に関する。

【背景技術】

【0003】

近年、液滴吐出法（インクジェット法）によるパターン形成は、フラットパネルディスプレイの分野に応用され、活発に開発が進められている。液滴吐出法は、直接描画するためにマスクが不要、大型基板に適用しやすい、材料の利用効率が高等の多くの利点を有するため、EL 層やカラーフィルタ、プラズマディスプレイの電極等の作製に応用されている（例えば、非特許文献 1 参照。）。40

【0004】

また、安価なガラス基板を用いて形成される表示装置は、解像度が高くなるにつれて、実装に用いる画素部周辺の領域（額縁領域）の基板に占める割合が増大し、小型化が妨げられる傾向がある。そのため、単結晶のシリコンウエハを用いて形成された IC をガラス基板に実装する方式には限界があると考えられており、駆動回路を含む集積回路を画素部と同じガラス基板上に一体形成する技術、所謂システムオンパネル化が重要視されている。

【0005】

10

20

30

40

50

多結晶半導体を用いたトランジスタは、非晶質半導体を用いたトランジスタに比べて移動度が2桁以上高く、表示装置の画素部とその周辺の駆動回路を同一基板上に一体形成できるという利点を有している。しかし非晶質半導体を用いた場合に比べて、半導体の結晶化のために工程が複雑化するため、その分歩留まりが低減し、コストが高まるという難点がある。

【非特許文献1】T. Shimoda, Ink-jet Technology for Fabrication Processes of Flat Panel Displays, SID 03 DIGEST, p1178-1181

【0006】

また、一般的な半導体プロセスでは、フォトリソグラフィ工程が用いられるが、当該フォトリソグラフィ工程を用いると、材料の利用効率が悪く、さらに、工程が煩雑である。

【発明の開示】

【発明が解決しようとする課題】

【0007】

本発明は上述した問題に鑑み、結晶化のための工程を簡略化し、電界効果移動度を向上させた薄膜トランジスタの作製方法を提供することを課題とする。また、システムオンパネル化を実現した表示装置の作製方法を提供することを課題とする。

【0008】

上記の実情を鑑み、本発明は、材料の利用効率を向上させて、作製工程を簡略化した半導体装置の作製方法の提供を課題とする。また、作製時間の短縮及び作製費用の低減を実現した半導体装置の作製方法の提供を課題とする。

【課題を解決するための手段】

【0009】

上述した従来技術の課題を解決するために、本発明においては以下の手段を講じる。

【0010】

本発明は、非晶質半導体の中に結晶粒が分散するように存在しているセミアモルファス半導体（以下SASと表記）を用いた、薄膜トランジスタの作製方法を提供することを特徴とする。SASを用いたトランジスタは、その移動度が $2 \sim 10 \text{ cm}^2 / \text{V} \cdot \text{sec}$ と、非晶質半導体を用いたトランジスタの $2 \sim 20$ 倍の電界効果移動度を有する。従って、駆動回路の一部または全体を、画素部と同じ基板上に一体形成することができる。つまり、システムオンパネル化を実現した表示装置の作製方法を提供することができる。

【0011】

SASは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体である。この半導体は、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を $0.5 \sim 20 \text{ nm}$ として非単結晶半導体中に分散させて存在せしめることが可能である。また、未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なSASが得られる。このようなSASに関する記述は、例えば、特許3065528号公報で開示されている。

【0012】

また、SASは、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いN型の電気伝導性を示す。これは、SAS中に含まれる不純物によるもので、代表的には酸素がN型の伝導性を付与するものとして考えられている。SASに含まれる酸素は、成膜時の高周波電力密度に応じても変化する。本発明においては、SASの酸素濃度は $5 \times 10^{19} \text{ atoms} / \text{cm}^3$ 以下、好ましくは $1 \times 10^{19} \text{ atoms} / \text{cm}^3$ 以下とすることが望ましい。勿論、この酸素の全てがドナーとして機能する訳ではないので、導電性を制御するには、それに応じた量の不純物元素を添加することとなる。

【0013】

ここで、トランジスタのチャネル形成領域を設けるSASに対しては、P型を付与する不

10

20

30

40

50

純物元素を、この成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。P型を付与する不純物元素としては、代表的には硼素であり、 B_2H_6 、 BF_3 などの不純物気体を1ppm～1000ppmの割合で珪化物気体に混入させると良い。そしてボロンの濃度を $1 \times 10^{14} \sim 6 \times 10^{16} \text{ atoms/cm}^3$ とすると良い。

【0014】

上記のSASは、多結晶半導体と異なり、SASとして直接基板上に成膜することができる。具体的には、 SiH_4 を H_2 で流量比2～1000倍、好ましくは10～100倍に希釈して、プラズマCVD法を用いて成膜することができる。上記方法を用いて作製されたSASは、0.5nm～20nmの結晶粒を非晶質半導体中に含む微結晶半導体も含んでいる。よって、多結晶半導体を用いる場合と異なり、半導体の成膜後に結晶化の工程を設ける必要がない。そして、レーザ光を用いた結晶化のように、レーザビームの長軸の長さに限界があるために、基板の寸法に制限が生じるようなことがない。つまり、所謂第5世代以降の一边がメータ角の基板上にも簡単に作製することができる。また、トランジスタの作製における工程数を削減することができ、その分、表示装置の歩留まりを高め、コストを抑えることができる。

なお本発明では、SASは、少なくともチャネル形成領域に用いていけば良い。またチャネル形成領域は、その膜厚方向において全てセミアモルファス半導体である必要はなく、少なくとも一部にセミアモルファス半導体を含んでいけば良い。

【0015】

本発明は、薄膜トランジスタの作製に際し、液滴吐出法（インクジェット法）を用いることで、選択的に組成物を吐出してパターンを形成することを特徴とする。そして、液滴吐出法を用いることで、所望の領域のみに描画されたパターンを用いて、半導体層等のパターンニングを行うことを特徴とする。

【0016】

本発明は、ゲート電極に相当する第1の導電体層を形成し、前記第1の導電体層上にゲート絶縁膜に相当する絶縁体層並びに第1乃至第3の半導体層を積層形成し、前記第3の半導体層上に第2の導電体層を形成した後、前記第2の導電体層をマスクとして、前記第1乃至前記第3の半導体層をパターンニングする。そして、パターンニングされた前記第3の半導体層に接する第3の導電体層を形成した後、前記第3の導電体層をマスクとして、前記第2及び前記第3の半導体層をパターンニングして薄膜トランジスタが完成する。本発明は、前記第1乃至前記第3の半導体層として、セミアモルファス半導体を形成し、前記第1乃至前記第3の導電体層は、導電性材料を含む組成物を選択的に吐出して形成することを特徴とする。この薄膜トランジスタの作製方法については、形態1に詳述する。

【0017】

本発明は、ゲート電極に相当する第1の導電体層を形成し、前記第1の導電体層上に、ゲート絶縁膜に相当する第1の絶縁体層と第1の半導体層を積層形成した後、第1のパターンを用いて前記第1の半導体層をパターンニングし、パターンニングされた前記第1の半導体層上に、チャネル保護膜となる第2のパターンを形成し、前記第2のパターン上に第2及び第3の半導体層を積層形成し、前記第3の半導体層に接するように、第2の導電体層を形成した後、前記第2の導電体層をマスクとして、前記第2及び前記第3の半導体層をパターンニングして薄膜トランジスタが完成する。本発明は、前記第1乃至前記第3の半導体層としてセミアモルファス半導体を形成し、前記第1及び前記第2のパターンとして有機樹脂を含む組成物を選択的に吐出して形成し、前記第1及び前記第2の導電体層として導電性材料を含む組成物を選択的に吐出して形成することを特徴とする。この薄膜トランジスタの作製方法については、形態2に詳述する。

【0018】

なお、本発明では、チャネル保護膜となる第2のパターンは、液滴吐出法により形成したパターンをそのまま用いている。しかし、全面に絶縁体材料からなる薄膜を形成し、その後、液滴吐出法により形成されたパターンをマスクとして、該薄膜をパターンニングすることで、チャネル保護膜として用いてもよい。

10

20

30

40

50

【 0 0 1 9 】

本発明は、第 1 の基板上に第 1 の半導体素子を複数配置した画素領域、又は画素領域及び走査線駆動回路を形成し、前記第 1 の基板と第 2 の基板の間に液晶層又は電界発光層を挟持して貼り合わせる。次に、第 3 の基板上に第 2 の半導体素子を複数配置した駆動回路と、該駆動回路に従属する入力端子及び出力端子を含むドライバ IC を複数個形成した後、前記複数個のドライバ IC を各々に分割し、信号線駆動回路のみ、又は信号線駆動回路及び走査線駆動回路として前記ドライバ IC を前記第 1 の基板上に形成された前記画素領域の周辺に貼り合わせて表示装置を作製する。

本発明は、前記第 1 の半導体素子のチャネル部としてセミアモルファス半導体層を形成し、前記第 1 の半導体素子を構成する導電体層は、導電性材料を含む組成物を選択的に吐出して形成することを特徴とする。この表示装置の作製方法については、形態 3 に詳述する。

10

【 0 0 2 0 】

第 1 の基板上に実装されるこれらのドライバ IC は、結晶質半導体層により形成されることが好適であり、前記結晶質半導体層は連続発光のレーザ光を照射することで形成されることが好適である。従って、当該レーザ光を発生させる発振器としては、連続発光の固体レーザ又は気体レーザを用いる。連続発光のレーザを用いると、結晶欠陥が少なく、大粒径の多結晶半導体を用いて、トランジスタを作成することができることによる。さらに移動度や応答速度が良好なために高速駆動が可能で、従来よりも素子の動作周波数を向上させることができ、特性バラツキが少ないために高い信頼性を得ることができる。また、さらなる動作の周波数の向上を目的として、トランジスタのチャネル長方向とレーザ光の走査方向と一致させるとよい。

20

【 0 0 2 1 】

本発明は、非晶質半導体層（アモルファスシリコン、a - S i）を用いた半導体装置の作製方法を提供することを特徴とする。非晶質半導体層は、プラズマ C V D 法やスパッタリング法等の公知の方法により作製する。

【 0 0 2 2 】

本発明の半導体装置の作製方法は、絶縁表面を有する基板上に、液滴吐出法でゲート電極を形成する第 1 の段階と、前記ゲート電極上に、ゲート絶縁体層、半導体層、絶縁体層を積層形成する第 2 の段階と、前記ゲート電極と重なる位置に、液滴吐出法で第 1 のマスクを形成する第 3 の段階と、前記第 1 のマスクにより、前記絶縁体層をエッチングしてチャネル保護層を形成する第 4 の段階と、一導電型の不純物を含有する半導体層を形成する第 5 の段階と、前記ゲート電極を含む領域に、液滴吐出法で第 2 のマスクを形成する第 6 の段階と、前記一導電型の不純物を含有する半導体層と、前記半導体層とをエッチングする第 7 の段階と、液滴吐出法で、ソース及びドレイン配線を形成する第 8 の段階と、前記ソース及びドレイン配線をマスクとして、前記チャネル保護層上の前記一導電型の不純物を含有する半導体層をエッチングする第 9 の段階の各段階を含むことを特徴とする。

30

【 0 0 2 3 】

本発明の半導体装置の作製方法は、絶縁表面を有する基板上に、液滴吐出法でゲート電極と、接続配線を形成する第 1 の段階と、前記ゲート電極上に、ゲート絶縁体層、半導体層、絶縁体層を積層形成する第 2 の段階と、前記ゲート電極と重なる位置に、液滴吐出法で第 1 のマスクを形成する第 3 の段階と、前記第 1 のマスクにより、前記絶縁体層をエッチングしてチャネル保護層を形成する第 4 の段階と、一導電型の不純物を含有する半導体層を形成する第 5 の段階と、前記ゲート電極を含む領域に、液滴吐出法で第 2 のマスクを形成する第 6 の段階と、前記一導電型の不純物を含有する半導体層と、前記半導体層とをエッチングする第 7 の段階と、前記ゲート絶縁体層を選択的にエッチングして、前記接続配線を露出させる第 8 の段階と、液滴吐出法で、ソース及びドレイン配線を形成すると共に、少なくとも一方の配線を前記接続配線と接続する第 9 の段階と、前記ソース及びドレイン配線をマスクとして、前記チャネル保護層上の前記一導電型の不純物を含有する半導体層をエッチングする第 10 の段階の各段階を含むことを特徴とする。

40

50

【 0 0 2 4 】

本発明は、前記第 2 の段階は、大気に晒すことなく連続的に行うことを特徴とする。また本発明は、前記ゲート絶縁膜は、第 1 の窒化珪素膜と、酸化珪素膜と、第 2 の窒化珪素膜を順次積層することを特徴とする。

【 0 0 2 5 】

なお、上記半導体装置とは、基板上に形成された半導体層、該半導体層を用いた薄膜トランジスタが形成された T F T 基板、基板上に薄膜トランジスタ及び液晶が形成された液晶パネル用基板又は液晶モジュール用基板、基板上に薄膜トランジスタ及び発光素子が形成された E L (エレクトロルミネッセンス) パネル用基板又は E L モジュール用基板、基板上の薄膜トランジスタ及び液晶が封止材により封止された液晶パネル、基板上の薄膜トランジスタ及び発光素子が封止材により封止された E L パネル、これらパネルに F P C 等が取り付けられたモジュール、 F P C 等の先にドライバ I C が接続されたモジュール、パネルに C O G 方式等によりドライバ I C が実装されたモジュール等を含むものである。

【 発明の効果 】

【 0 0 2 6 】

本発明は、セミアモルファス半導体でチャネル形成領域を構成することにより、非晶質半導体を用いたトランジスタよりも向上させた $2 \sim 10 \text{ cm}^2 / \text{V} \cdot \text{sec}$ の電界効果移動度の薄膜トランジスタ及び表示装置の作製方法を提供することができる。従って、結晶化のための工程を簡略化することが可能となり、且つこのトランジスタを画素のスイッチング用素子として利用することが可能となり、さらに画素のスイッチング素子だけではなく、走査線 (ゲート線) 側の駆動回路を形成する素子として利用することができる。従って、システムオンパネル化を実現した表示装置を作製することができる。

また、本発明は、液滴吐出法を用いることにより、レジストによるマスクを全く用いない、又は数枚のみを用いるだけで、薄膜トランジスタを形成することが可能となる。従って、レジストの塗布、レジストの焼成、露光、現像、現像後の焼成、レジスト剥離等の工程を省略することができるため、工程の簡略化によるコストの大幅な低減や信頼性の向上が実現される。

【 0 0 2 7 】

上記構成を有する本発明は、材料の利用効率を向上させて、作製工程を簡略化した薄膜トランジスタ、表示装置の作製方法の提供、作製時間の短縮及び作製費用の低減を実現した薄膜トランジスタ、表示装置の作製方法の提供を可能とする。

【 発明を実施するための最良の形態 】

【 0 0 2 8 】

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。

(実施の形態 1)

【 0 0 2 9 】

本発明の実施の形態として、チャネルエッチ型のトランジスタの作製方法について、図 2 、 3 を用いて説明する。

ガラス、石英、プラスチック材料、ステンレスやアルミニウムなどの金属材料の上に絶縁膜を形成した基板 10 上にゲート電極及びゲート配線 (走査線) を形成するための導電体層 51 、 52 を形成する (図 2 (A)) 。この導電体層 51 、 52 は、液滴吐出法を用いて、導電性材料を含む組成物を基板 10 上に描画することで形成される。より詳しくは、導電体材料を含む組成物を選択的に吐出することで形成される。なお、図示しないが、この際、ゲート電極と接続する配線も同時に形成される。

【 0 0 3 0 】

導電体層 51 、 52 の形成の際には液滴吐出手段を用いるが、該液滴吐出手段が具備する

ノズルの径は、 $0.1 \sim 50 \mu\text{m}$ （好適には $0.6 \sim 26 \mu\text{m}$ ）に設定し、該ノズルから吐出される組成物の吐出量は $0.00001 \text{ pl} \sim 50 \text{ pl}$ （好適には $0.0001 \sim 10 \text{ pl}$ ）に設定する。この吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズル吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には $0.1 \sim 2 \text{ mm}$ 程度に設定する。

【0031】

吐出口から吐出する組成物は、導電体材料を溶媒に溶解又は分散させたものを用いる。導電体材料は、銀（Ag）、金（Au）、銅（Cu）、ニッケル（Ni）、白金（Pt）、鉛（Pb）、イリジウム（Ir）、ロジウム（Rh）、タングステン（W）、アルミニウム（Al）等の金属、カドミウム（Cd）、亜鉛（Zn）、鉄（Fe）、チタン（Ti）、ジルコニウム（Zr）、バリウム（Ba）等の金属、ハロゲン化銀の微粒子等、又は分散性ナノ粒子に相当する。または、透明導電体材料として用いられるインジウム錫酸化物（ITO、Indium Tin Oxide）、有機インジウム、有機スズ、 ZnO （Zinc Oxide）、 TiN （Titanium Nitride）等に相当する。なお、好適には、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適である。より好適には、低抵抗な銀、銅を用いるとよい。但し、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。

溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等に相当する。

【0032】

組成物の粘度は 300 cP 以下が好適であり、これは、乾燥が起こることを防止したり、吐出口から組成物を円滑に吐出できるようにしたりするためである。なお、用いる溶媒や、用途に合わせて、組成物の粘度、表面張力等は適宜調整するとよい。一例として、ITOや、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は $5 \sim 50 \text{ mPa} \cdot \text{S}$ 、銀を溶媒に溶解又は分散させた組成物の粘度は $5 \sim 20 \text{ mPa} \cdot \text{S}$ 、金を溶媒に溶解又は分散させた組成物の粘度は $10 \sim 20 \text{ mPa} \cdot \text{S}$ に調整する。

【0033】

各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電体材料の粒子の径はなるべく小さい方が好ましく、好適には粒径 $0.1 \mu\text{m}$ 以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約 $0.5 \sim 10 \mu\text{m}$ である。但し、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約 7 nm と微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。従って、被覆剤を用いることが好ましい。

【0034】

次に、導電体層51、52の上層に、CVD法やスパッタリング法等の公知の方法により、絶縁体層53、54を形成する（図2（B））。この絶縁体層53、54は、ゲート絶縁膜として機能する。好適には、絶縁体層53として酸化珪素膜、絶縁体層54として窒化珪素膜を形成するとよい。そうすると、所望の絶縁耐圧が得られる程度にゲート絶縁膜を厚く形成することができ、さらにトランジスタを構成する半導体とゲート電極の間の容量を適当な値にすることができる。これは、酸化珪素膜の誘電率が約3.5であり、窒化珪素膜の誘電率が約7.5であることによる。これらの絶縁体層はグロー放電分解法やスパッタリング法で形成することができる。特に、低い成膜温度でゲートリーク電流に少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。

【0035】

次に、絶縁体層53、54上に、第1の半導体層55を形成する。第1の半導体層55は、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体を含む材料で形成

10

20

30

40

50

する。この半導体は、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を0.5~20nmとして非単結晶半導体中に分散させて存在せしめることが可能である。また、未結合手(ダングリングボンド)の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。

本発明は、このような半導体をセミアモルファス半導体(以下、SASと表記)と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なSASが得られる。

【0036】

SASは珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、 SiH_4 であり、その他にも Si_2H_6 、 SiH_2Cl_2 、 SiHCl_3 、 SiCl_4 、 SiF_4 などを用いることができる。これら珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いることでSASの形成を容易なものとする事ができる。希釈率は10倍~1000倍の範囲で珪化物気体を希釈することが好ましい。勿論、グロー放電分解による被膜の反応生成は減圧下で行うが、圧力は概略0.1Pa~133Paの範囲で行えば良い。グロー放電を形成するための電源周波数は1MHz~120MHz、好ましくは13MHz~60MHzである。高周波電力は適宜設定すれば良い。基板加熱温度は300度以下が好ましく、100~200度の基板加熱温度が推奨される。また、珪化物気体中に、 CH_4 、 C_2H_6 などの炭化物気体、 GeH_4 、 GeF_4 などのゲルマニウム化気体を混入させて、エネルギーバンド幅を1.5~2.4eV、若しくは0.9~1.1eVに調節しても良い。

また、SASは、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いN型の電気伝導性を示す。これは、SAS中に含まれる不純物によるもので、代表的には酸素がN型の伝導性を付与するものとして考えられている。SASに含まれる酸素は、成膜時の高周波電力密度に応じて変化する。

【0037】

本発明では、第1の半導体層55中の酸素濃度は $5 \times 10^{19} \text{ atoms/cm}^3$ 以下、好ましくは $1 \times 10^{19} \text{ atoms/cm}^3$ 以下とすることが望ましい。勿論、この酸素の全てがドナーとして機能する訳ではないので、導電性を制御するには、それに応じた量の不純物元素を添加することとなる。これは、酸素はN型を付与する不純物であり、セミアモルファス半導体の場合、非晶質半導体よりもハイパワーで成膜するために、成膜時に酸素が入り込みやすく、N型が強まる傾向がある。そこで、ボロンのチャネルドープが重要であり、ボロンがドーピングすると、I型の半導体にすることができる。

【0038】

ここで、チャネル形成領域を具備する第1の半導体層55に対しては、P型を付与する不純物元素を、この成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。P型を付与する不純物元素としては、代表的には硼素であり、 B_2H_6 、 BF_3 などの不純物気体を1ppm~1000ppmの割合で珪化物気体に混入させると良い。そしてボロンの濃度を $1 \times 10^{14} \sim 6 \times 10^{16} \text{ atoms/cm}^3$ とすると良い。

【0039】

次に、第1の半導体層55上に、第2の半導体層56を形成する。第2の半導体層56は、価電子制御を目的とした不純物元素を意図的に添加しないで形成したものであり、第1の半導体層55と同様にSASで形成することが好ましい。第2の半導体層56は、ソース及びドレインを形成する一導電性を有する第3の半導体層57と第1の半導体層55との間に形成することで、バッファ層(緩衝層)的な働きを持っている。

従って、弱N型の電気伝導性を持つ第1の半導体層55に対して、同じ導電型で一導電性を有する第3の半導体層57を形成する場合には必ずしも必要ない。しきい値制御をする目的において、P型を付与する不純物元素を添加する場合には、第2の半導体層56は段階的に不純物濃度を変化させる効果を持ち、接合形成を良好にする上で好ましい形態とな

る。すなわち、形成されるトランジスタにおいては、チャネル形成領域とソースまたはドレイン領域の間に形成される低濃度不純物領域（LDD領域）としての機能を持たせることが可能となる。

【0040】

次に、第2の半導体層56上に、第3の半導体層57を形成する。一導電性を有する第3の半導体層57は、N型のトランジスタを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、珪化物気体に PH_3 などの不純物気体を加えれば良い。一導電性を有する第3の半導体層57は、価電子制御がされていることを除けば、SASのような半導体、非晶質半導体、または微結晶半導体で形成されるものである。

このようにして形成されるトランジスタは、チャネル形成領域がソースとドレインの間、およびLDD領域の間に挟まれて形成されず、電界集中や電流集中を緩和できる構造を有している。

【0041】

以上、絶縁体層53から一導電性を有する第3の半導体層57までは大気に触れさせることなく連続して形成することが可能である。すなわち、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各種層界面を形成することができるので、トランジスタの特性のばらつきを低減することができる。

【0042】

次に、液滴吐出法を用いて、導電性材料を含む組成物を選択的に吐出することで、ゲート電極として機能する導電体層51、52と重なる位置に、第3の半導体層57上に導電体層58、59を形成する。そして、形成された導電体層58、59をマスクとして、第1乃至第3の半導体層55～57を同時にパターン加工して島状に分離形成する（図2（C））。そうすると、島状に分離された第1の半導体層60、63、第2の半導体層61、64、第3の半導体層62、65が形成される。

【0043】

次に、再度、液滴吐出法を用いて、導電性材料を含む組成物を選択的に吐出することで、導電体層66～69を形成する（図3（A））。

続いて、導電体層66～69をマスクとして、第2の半導体層61、64、第3の半導体層62、65及び導電体層58、59をパターン加工する。この際、第1の半導体層60、63も少しエッチングされ、第1の半導体層70、74、第2の半導体層71、75、第3の半導体層72、76、導電体層73、77、88、89が形成される。この導電体層73及び77と、導電体層88及び89は、一方がソース配線であり、他方はドレイン配線に相当する。

以上の工程を経て、チャネルエッチ型のトランジスタが形成される。このトランジスタは、SASでチャネル形成領域を構成することにより $2 \sim 10 \text{ cm}^2 / \text{V} \cdot \text{sec}$ の電界効果移動度を得ることができる。従って、このTFTを画素のスイッチング用素子として利用することができる。さらに画素のスイッチング素子だけではなく、走査線（ゲート線）側の駆動回路を形成する素子として利用することができる。従って、システムオンパネル化を実現した表示装置を作製することができる。

また、特筆すべき点として、本工程では、レジストによるマスクを用いていない点が挙げられる。これは、液滴吐出法を用いているために可能となっており、より詳しくは、第1乃至第3の半導体層55～57は、導電体層58、59、又は導電体層66～69を用いてパターンニングを行っている。そのために、レジストの塗布、レジストの焼成、露光、現像、現像後の焼成、レジスト剥離等の工程を省略することができる。従って、工程の簡略化によるコストの大幅な低減や信頼性の向上が実現される。

【0044】

続いて、以上の工程を経て形成されたチャネルエッチ型のトランジスタを用いた、表示装置の作製方法について、図1（A）、図3（C）を用いて説明する。なお、以下には、液晶表示装置の作製方法について示すが、本発明はこれに限定されず、例えば、発光素子を用いた表示装置の作製に適用することもできる。

【0045】

まず、チャンネル形成領域の保護を目的とした絶縁体層78を形成する(図3(C))。好適には、窒化珪素膜で形成される。この薄膜は、スパッタリング法やグロー放電分解法で形成可能であるが、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜であることが要求される。この目的において、珪素をターゲットとして、窒素とアルゴンなどの希ガス元素を混合させたスパッタガスで高周波スパッタリングされた窒化珪素膜で、膜中の希ガス元素を含ませることにより緻密化が促進されることとなる。また、グロー放電分解法においても、珪化物気体をアルゴンなどの珪化物気体で100倍~500倍に希釈して形成された窒化珪素膜は、100度以下の低温においても緻密な膜を形成可能であり好ましい。さらに必要があれば絶縁膜を積層して形成してもよい。

10

【0046】

また、窒化珪素膜はプラズマCVD法を用いて形成してもよい。その場合、成膜時に成膜チャンバ内にシランと窒素と希ガス類のガスが供給され、反応圧力が0.01 Torr以上0.1 Torr以下の条件下で行うことが好適である。また、前記シランガスの前記窒素ガスと希ガス類のガスの和に対する流量比[シラン/(窒素+希ガス類)]が0.002以上0.006未満であることが好適である。さらに、希ガス類とはヘリウム、ネオン、アルゴン、クリプトン及びキセノンのうちいずれか一種であることが好適である。そうすると、反応温度が60以上85未満と低温で作製することができる。上記条件で作製した薄膜は、0.3 atomic %以上の希ガスを有し、HFが4.7%、NH₄Fが36.3%含まれたバッファードフッ酸における室温でのエッチングレートが30.0 nm/min以下の特性、又は0.3 atomic %以上の希ガスと25 atomic %未満の水素を有し、HFが4.7%、NH₄Fが36.3%含まれたバッファードフッ酸における室温でのエッチングレートが30.0 nm/min以下の特性、又は0.3 atomic %以上の希ガスと4.0 atomic %以上の酸素を有し、HFが4.7%、NH₄Fが36.3%含まれたバッファードフッ酸における室温でのエッチングレートが30.0 nm/min以下の特性、又は0.3 atomic %以上の希ガスと4.0 atomic %以上の酸素と25 atomic %未満の水素を有し、HFが4.7%、NH₄Fが36.3%含まれたバッファードフッ酸における室温でのエッチングレートが30.0 nm/min以下の特性を有する。このように、80度以下という低温で作製したにも関わらず、上記のようなエッチングレートを有する窒化珪素膜は、バリア性が高く、緻密で質のよい膜であることが分かる。

20

30

【0047】

また、平坦化の目的から絶縁体層78の材料として、有機材料を用いてもよい。但し、その場合には、脱ガス等の防止から、チタン、チタンナイトライド、チタンシリサイド(TiSi_x)やモリブデンシリサイド(MoSi_x)などのシリサイド膜、ポリシリコン膜、ニオブ(Nb)、酸化窒化チタン(TiON)、タングステン(W)、窒化タングステン(WN)、窒化チタンタングステン(TiWN)、タンタル(Ta)などの材料を用いて、バリア膜を形成してもよい。バリア膜は、単層又は積層構造のいずれでも構わない。このバリア膜は、密着性を高め、埋め込み性を付与し、さらにコンタクト抵抗の低減と安定化をもたらすものである。

40

【0048】

次に、絶縁体層78の所定の箇所に開口部を形成する。この開口部は、導電体層69と電気的な接続をとるものであり、レーザ照射を行って形成するか、又は液滴吐出法により、所定の箇所のみにエッチング溶液を吐出することで、形成するとよい。なお、液滴吐出法を用いる場合、ノズルから、ウェットエッチング液を吐出することで行う。但し、開口部のアスペクト比の制御のため、水などの溶媒で適宜洗浄する工程を追加するとよい。勿論、この洗浄の工程も、液滴吐出法を用いて、ノズルから吐出する液滴を水に交換するか、または、溶液が充填されたヘッドを交換すると、同一の装置で連続処理が可能となり、処理時間の観点から好ましい。上記のいずれかの方法によって開口部を形成すると、導電体

50

層 6 9 が露出した状態となる。

【 0 0 4 9 】

次に、導電性材料を含む組成物を選択的に吐出することで、開口部を充填させた導電体層 8 0 を形成する。なお、図 3 (C) では、導電体層 8 0 を透明導電体材料で形成し、透過型の液晶表示装置を作製する例を示すが、本発明はこれに限定されず、光の反射率が高い導電体材料を用いることで、反射型の液晶表示装置を作製してもよい。

【 0 0 5 0 】

次に、全面を覆うように、配向膜 7 9 を成膜して、ラビング処理を施す (図 1 (A)) 。続いて、液晶を封止するためのシール材 8 7 を形成する。また、透明導電膜からなる対向電極 8 3 と、ラビング処理が施された配向膜 8 2 とが形成された第 2 の基板 (対向基板) 8 4 を準備する。そして、シール材 8 7 で囲まれた領域に液晶 8 1 を滴下し、別途用意しておいた第 2 の基板 8 4 を、対向電極 8 3 と画素電極として機能する導電体層 8 0 とが向かい合うように、シール材 8 7 を用いて貼り合わせる。

【 0 0 5 1 】

上述した液晶の注入の方法は特に限定されず、ディスペンサ方式 (滴下方式) や、第 2 の基板を貼り合わせてから毛細管現象を用いて液晶を注入する方式を用いても良い。

なおシール材 8 7 にはフィラーが混入されていても良く、また、第 2 の基板 8 4 には、カラーフィルタや、ディスクリネーションを防ぐための遮蔽膜 (ブラックマトリクス) などが形成されていても良い。また、偏光板 8 5 、偏光板 8 6 を各基板 1 0 、 8 4 に貼り合わせておく。

【 0 0 5 2 】

なお上記の記載において、パターン加工とは、何らかのマスクにより、薄膜をエッチングして、所望の形状に加工することを意味する。

(実施の形態 2)

【 0 0 5 3 】

本発明の実施の形態として、チャネル保護タイプのトランジスタの作製方法について、図 4 、 5 を用いて説明する。

【 0 0 5 4 】

ガラスや石英などの基板 1 0 上に、ゲート電極及びゲート配線 (走査線) を形成するための導電体層 1 1 、 1 2 を形成する (図 4 (A)) 。この導電体層 1 1 、 1 2 は、液滴吐出法により、導電性材料を含む組成物を基板 1 0 上に描画することで形成される。次に、導電体層 1 1 、 1 2 の上層に、ゲート絶縁膜として機能する絶縁体層 1 3 、 1 4 を形成する (図 4 (B)) 。

【 0 0 5 5 】

続いて、絶縁体層 1 3 、 1 4 上に、第 1 の半導体層 1 5 を形成する。第 1 の半導体層 1 5 は、非晶質と結晶構造 (単結晶、多結晶を含む) の中間的な構造の半導体を含む膜 (S A S) で形成する。この膜には、さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好な S A S が得られる。

本発明は、第 1 の半導体層 1 5 中の酸素濃度は $5 \times 10^{19} \text{ atoms / cm}^3$ 以下、好ましくは $1 \times 10^{19} \text{ atoms / cm}^3$ 以下とすることが望ましい。また、チャネル形成領域を具備する第 1 の半導体層 1 5 に対しては、P 型を付与する不純物元素を、この成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。P 型を付与する不純物元素としては、代表的には硼素であり、 B_2H_6 、 BF_3 などの不純物気体を $1 \text{ ppm} \sim 1000 \text{ ppm}$ の割合で珪化物気体に混入させると良い。そしてボロンの濃度を $1 \times 10^{14} \sim 6 \times 10^{16} \text{ atoms / cm}^3$ とすると良い。

【 0 0 5 6 】

次に、液滴吐出法により、紫外線に反応するフォトレジストを含む組成物を選択的に吐出して、ゲート電極として機能する導電体層 1 1 、 1 2 と重なる位置に、マスクパターン 1 6 、 1 7 を形成する (図 4 (B)) 。このマスクパターン 1 6 、 1 7 には、感光剤を含む

組成物を用いればよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを、公知の溶媒に溶解又は分散させたものを用いる。また、レジスト材料ではなく、アクリル、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミド、シロキサンポリマーなどの有機材料を用いてもよい。

【0057】

次に、マスクパターン16、17をマスクとして、第1の半導体層15をパターン加工して、第1の半導体層18、19を形成する(図4(C))。続いて、全面にチャンネル保護膜となる絶縁体層20を形成する。

【0058】

次に、液滴吐出法により、マスクとなるマスクパターン21、22を再度形成する。そして、マスクパターン21、22を用いて、絶縁体層20をパターン加工して、絶縁体層23、24を形成する(図5(A))。この絶縁体層23、24は、チャンネル保護膜として機能する。

【0059】

なお、本実施の形態では、絶縁体層20をパターン加工した薄膜をチャンネル保護膜として用いるが、本発明はこれに限定されない。マスクパターン21、22をチャンネル保護膜として用いてもよい。そうすると、エッチングの工程や、マスクとして用いたマスクパターン21、22を除去する必要がないため、工程が簡略化され好適である。

また、マスクパターン21、22を形成せずに、導電体層11、12を用いて裏面露光することで、チャンネル保護膜を形成してもよい。

【0060】

続いて、第2の半導体層25を全面に形成する。第2の半導体層25は、価電子制御を目的とした不純物元素を意図的に添加しないで形成したものであり、第1の半導体層15と同様にSASで形成することが好ましい。第2の半導体層25は、ソース及びドレインを形成する一導電性を有する第3の半導体層26と第1の半導体層15との間に形成することで、バッファ層(緩衝層)的な働きを持っている。

【0061】

次に、第2の半導体層25上に、第3の半導体層26を形成する。一導電性を有する第3の半導体層26は、N型のトランジスタを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、珪化物気体に PH_3 などの不純物気体を加えれば良い。一導電性を有する第3の半導体層26は、価電子制御がされていることを除けば、SASのような半導体、非晶質半導体、または微結晶半導体で形成されるものである。このようにして形成されるトランジスタは、チャンネル形成領域がソースとドレインの間、およびLDD領域の間に挟まれて形成されず、電界集中や電流集中を緩和できる構造を有している。

【0062】

次に、第3の半導体層26上に、液滴吐出法により、導電体材料を含む組成物を選択的に吐出して、導電体層27~30を形成する。そして、導電体層27~30をマスクとして、第2、第3の半導体層25、26を同時にパターン加工して島状に分離形成する(図5(B))。そうすると、島状に分離された、第2の半導体層31~34、第3の半導体層35~38が形成される。

【0063】

導電体層27~30はソース配線又はドレイン配線として機能する。

【0064】

以上の工程を経て、チャンネル保護型のトランジスタが形成される。このトランジスタは、SASでチャンネル形成領域を構成することにより $2 \sim 10 \text{ cm}^2 / \text{V} \cdot \text{sec}$ の電界効果移動度を得ることができる。従って、このTFTを画素のスイッチング用素子として利用することができる。さらに画素のスイッチング素子だけではなく、走査線(ゲート線)側の駆動回路を形成する素子として利用することができる。従って、システムオンパネル化を実現した表示装置を作製することができる。

また、特筆すべき点として、本工程では、レジストによるマスクを液滴吐出法により形成する点が挙げられる。より詳しくは、第1の半導体層15は、液滴吐出法により形成されたマスクパターン16、17を用いてパターンニングを行っており、絶縁体層20はマスクパターン21、22を用いてパターンニングを行っており、第2及び第3の半導体層25、26は導電体層27～30を用いてパターンニングを行っている。そのために、レジストの塗布、レジストの焼成、露光、現像、現像後の焼成等の工程を省略することができる。従って、工程の簡略化によるコストの大幅な低減や信頼性の向上が実現される。

【0065】

続いて、以上の工程を経て形成されたチャネル保護型のトランジスタを用いた、表示装置の作製方法について、図1(B)、図5(C)を用いて説明する。なお、以下には、発光素子を用いた表示装置の作製方法について示すが、本発明はこれに限定されず、例えば、液晶表示装置の作製に適用することもできる。

10

【0066】

まず、公知の方法により、全面に絶縁体層39を形成する(図5(C))。次に、絶縁体層39の所定の箇所に、導電体層30が露出するように、開口部を形成する。これは、通常のフォトリソグラフィ法を用いて行うか、液滴吐出法により選択的にマスクとなるパターンを用いて行うか、いずれかの方法を用いて行う。

【0067】

次に、開口部を充填するように、選択的に組成物を吐出して、画素電極に相当する導電体層40を形成する。

20

次に、全面に絶縁体層41を形成し、続いて、導電体層40が露出するように、所定の箇所に開口部を設ける(図1(B))。

次に、液滴吐出法又は蒸着法等により、電界発光層42を形成する。電界発光層42は、無機材料や有機材料等の広汎に渡る材料により形成され、単層で形成されていても、複数の層が積層され形成されていてもどちらでもよい。次に、電界発光層42上に、対向電極となる導電体層43を液滴吐出法により形成する。この導電体層40、電界発光層42及び導電体層43の積層体が発光素子44に相当する。

【0068】

この発光素子44の形成では、ノズルから吐出する組成物を変更するか、又は組成物が充填されたヘッドを変更することで、電界発光層42と導電体層43の複数の薄膜を連続的に作製することができる。そうすると、スループットが向上し、生産性が向上するため好適である。

30

【0069】

本実施の形態は、上記の実施の形態と自由に組み合わせることができる。

(実施の形態3)

【0070】

本発明の表示装置の作製方法について、図6、7を用いて説明する。まず、COG方式を採用した表示装置について、図6を用いて説明する。第1の基板1001上に、文字や画像などの情報を表示する画素領域1002、駆動回路1003、1004、ドライバIC1007、1008を有する。第3の基板1006上には複数の駆動回路を有し、これらの駆動回路は短冊状又は矩形状に分断される。この分断された駆動回路(以下ドライバICとよぶ)は、第1の基板1001に貼り合わせる。図6(A)は、信号線駆動回路に相当するドライバIC1007、1008がCOG方式により実装される形態を示し、図6(B)は、ドライバIC1009がCOG方式により実装される形態を示す。

40

【0071】

次に、TAB方式を採用した表示装置について、図7を用いて説明する。TAB方式では、画素領域1002と駆動回路1003、1004に電氣的に接続した配線が露出しており、その露出した配線にFPC1011が接続し、該FPCにドライバICが接着される。図7(A)は、複数のFPC1011を配置し、該FPC1011にドライバICが接着された場合を示す。図7(B)は、1枚のFPC1012に、1つのドライバIC10

50

09を配置した場合を示し、これは、画素領域1002の長辺に対応した長さで形成されたドライバICを用いる。後者を採用する場合には、強度の問題から、ドライバIC1009を固定する金属片などを一緒に設けるとよい。

【0072】

これらの表示装置に実装されるドライバICは、矩形状の第3の基板1006上に複数個作り込むと、大量に形成することができるため、生産性を向上させる観点から好ましい。従って、第3の基板1006として、大面積の基板を用いることが好ましく、例えば、一边が300mmから1000mm以上の基板を用いることが好ましい。このドライバICは、駆動回路部と入出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して取り出すと完成するものであり、短辺の長さは1~6mm、長辺の長さは10~60mmとする。

10

【0073】

なお、用いる画素領域の解像度やその大きさによるが、ドライバICは、図6(B)、図7(B)に示すように画素領域の一边の長さに合わせて形成してもよいし、図6(A)、図7(A)に示すように長辺が15~80mm、短辺が1~6mmの矩形状または短冊状に形成して、複数個形成してもよい。但し、画素領域のサイズ、即ち画面サイズが大型化した場合、その一例として、20型では画面の一边の長さは443mmとなる。この長さに対応したドライバICを形成することは可能であるが、基板の強度を確保できるように工夫する必要がある。

20

【0074】

ドライバICのICチップに対する外形寸法の優位性はこの長辺の長さにある。このように、長辺が15~80mmで形成されたドライバICを用いることにより、画素領域に対応して実装するのに必要な数がICチップを用いる場合よりも少なく済むので、製造上の歩留まりを向上させることができる。また、ガラス基板上にドライバICを形成すると、母体として用いる基板の形状に限定されないで生産性を損なうことがない。これは、円形のシリコンウエハからICチップを取り出す場合と比較すると、大きな優位点である。

【0075】

図6(A)(B)、図7(A)(B)において、画素領域1002の外側の領域には、駆動回路が形成されたドライバIC1007、1008又は1009が実装される。これらのドライバIC1007~1009は、信号線側の駆動回路である。RGBフルカラーに対応した画素領域を形成するためには、XGAクラスで信号線の本数が3072本必要であり、UXGAクラスでは4800本が必要となる。このような本数で形成された信号線は、画素領域1002の端部で数ブロック毎に区分して引出線を形成し、ドライバIC1007~1009の出力端子のピッチに合わせて集められる。

30

【0076】

これらのドライバICとして、シリコン基板上に設けられたICを用いてもよいが、結晶質半導体層により形成されることが好適であり、前記結晶質半導体層は連続発光のレーザー光を照射することで形成されることが好適である。従って、当該レーザー光を発生させる発振器としては、連続発光の固体レーザー又は気体レーザーを用いる。連続発光のレーザーを用いると、結晶欠陥が少なく、大粒径の多結晶半導体層を用いて、トランジスタを作成することができることによる。さらに移動度や応答速度が良好なために高速駆動が可能で、従来よりも素子の動作周波数を向上させることができ、特性バラツキが少ないために高い信頼性を得ることができる。また、さらなる動作の周波数の向上を目的として、トランジスタのチャネル長方向とレーザー光の走査方向と一致させるとよい。これは、連続発光レーザーによるレーザー結晶化工程では、トランジスタのチャネル長方向とレーザー光の基板に対する走査方向とが概ね並行(好ましくは-30°~30°)であるときに、最も高い移動度を得られるためである。なおチャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電荷が移動する方向と一致する。このように作製したトランジスタは、結晶粒がチャネル方向に延在する多結晶半導体層によって構成される活性層を有し、この

40

50

ことは結晶粒界が概ねチャネル方向に沿って形成されていることを意味する。

【0077】

なお、レーザ結晶化を行うには、レーザ光の大幅な絞り込みを行うことが好ましく、そのビームスポットの幅は、ドライバICの短辺の同じ幅の1～3mm程度とすることが好適である。被照射体に対して、十分に且つ効率的なエネルギー密度を確保するために、レーザ光の照射領域は、線状であることが好ましい。但し、ここでいう線状とは、厳密な意味で線を意味しているのではなく、アスペクト比の大きい長方形もしくは長楕円形を意味する。例えば、アスペクト比が2以上（好ましくは10～10000）のものを指す。このように、レーザ光のビームスポットの幅をドライバICの短辺と同じ長さとするすることで、生産性を向上させた表示装置の作製方法を提供することができる。

10

【0078】

なお、図6、7では、走査線駆動回路は画素部と共に一体形成し、信号線駆動回路としてドライバICを実装した形態を示した。しかしながら、本発明はこれに限定されず、走査線駆動回路及び信号線駆動回路の両方として、ドライバICを実装してもよい。

その場合には、走査線側と信号線側で用いるドライバICの仕様を異なるものにすることが好適である。例えば、走査線側のドライバICを構成するトランジスタには30V程度の耐圧が要求されるものの、駆動周波数は100kHz以下であり、比較的高速動作は要求されない。従って、走査線側のドライバを構成するトランジスタのチャネル長(L)は十分大きく設定することが好適である。一方、信号線側のドライバICのトランジスタには、12V程度の耐圧があれば十分であるが、駆動周波数は3Vにて65MHz程度であり、高速動作が要求される。そのため、ドライバを構成するトランジスタのチャネル長などはミクロンルールで設定することが好適である。

20

【0079】

画素領域1002は、信号線と走査線が交差してマトリクスを形成し、各交差部に対応してトランジスタが配置される。本発明は、画素領域1002に配置されるトランジスタとして、セミアモルファスTFTを用いることを特徴とする。セミアモルファス半導体層は、プラズマCVD法で300以下の温度で形成することが可能であり、例えば、外寸550×650mmの無アルカリガラス基板であっても、トランジスタを形成するのに必要な膜厚を短時間で形成するという特徴を有する。このような製造技術の特徴は、大画面の表示装置を作製する上で有効である。また、セミアモルファスTFTは、SASでチャネル形成領域を構成することにより2～10cm²/V・secの電界効果移動度を得ることができる。従って、このTFTを画素のスイッチング用素子として利用することができる。さらに画素のスイッチング素子だけではなく、走査線（ゲート線）側の駆動回路を形成する素子として利用することができる。従って、システムオンパネル化を実現した表示装置を作製することができる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。

30

（実施の形態4）

【0080】

本発明の実施の形態として、チャネル保護型の薄膜トランジスタの作製方法について、図28、29を用いて説明し、また上記薄膜トランジスタを用いた表示装置の作製方法について、図26、27、30、31を用いて説明する。基板600は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、石英基板、シリコン基板、金属基板、ステンレス基板又は本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いる（図28（A）参照）。次に、基板600上に、導電体層601を形成する。導電体層601は、スパッタリング法、蒸着法等の公知の方法により、導電体層601は、Ti（チタン）、W（タングステン）、Cr（クロム）、Al（アルミニウム）、Ta（タンタル）、Ni（ニッケル）、Zr（ジルコニウム）、Hf（ハフニウム）、V（バナジウム）、Ir（イリジウム）、Nb（ニオブ）、Pd（パラジウム）、Pt（白金）、Mo（モリブデン）、Co（コバルト）又はRh（ロジウム）の高融点金属材料で形成する。なお、後に、導電体層601を自然酸化する工程を後に行う場合には、導電

40

50

体層 601 を 0.01 ~ 10 nm の厚さで形成する。但し、0.01 nm の厚さでは、非常に薄く、薄膜の形態をとっていない可能性もある。従って、ここによぶ導電体層 601 とは、薄膜の形態をとっていない状態も含むものとする。

【0081】

導電体層 601 上に、導電性材料を含む組成物を吐出して、導電体層 602 ~ 604 を形成する。導電体層 602 ~ 604 の形成は、液滴吐出法を用いて行う。導電体層 603、604 はゲート電極として機能する。導電性材料とは、銀 (Ag)、金 (Au)、銅 (Cu)、タングステン (W)、アルミニウム (Al) 等の金属、Cd (カドミウム)、Zn (亜鉛)、Fe (鉄)、Ti (チタン)、Zr (ジルコニウム)、Ba (バリウム) などに相当する。また、透光性を有するインジウム錫酸化物 (ITO)、インジウム錫酸化物と酸化珪素からなる ITSO、有機インジウム、有機スズ、酸化亜鉛、窒化チタン等に相当する。但し、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適である。より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。

溶媒は、酢酸ブチル等のエステル類、イソプロピルアルコール等のアルコール類、アセトン等の有機溶剤等に相当する。表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。

【0082】

液滴吐出法において用いるノズルの径は、0.02 ~ 100 μm (好適には 30 μm 以下) に設定し、該ノズルから吐出される組成物の吐出量は 0.001 p l ~ 100 p l (好適には 10 p l 以下) に設定する。液滴吐出法には、オンデマンド型とコンティニュアス型の 2 つの方式があるが、どちらの方式を用いてもよい。さらに液滴吐出法において用いるノズルには、圧電体の電圧印加により変形する性質を利用した圧電方式、ノズル内に設けられたヒータにより組成物を沸騰させ該組成物を吐出する加熱方式があるが、どちらの方式を用いてもよい。被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には 0.1 ~ 3 mm (好適には 1 mm 以下) 程度に設定する。ノズルと被処理物は、その相対的な距離を保ちながら、ノズル及び被処理物の一方が移動して、所望のパターンを描画する。また、組成物を吐出する前に、被処理物の表面にプラズマ処理を施してもよい。これは、プラズマ処理を施すと、被処理物の表面が親水性になったり、疎液性になったりすることを活用するためである。例えば、純水に対しては親水性になり、アルコールを溶媒したペーストに対しては疎液性になる。

【0083】

組成物を吐出する工程は、減圧下で行うことが好適であり、これは、組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略又は短くすることができるためである。組成物の吐出後は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉等により、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は 100 度で 3 分間、焼成は 200 ~ 350 度で 15 分間 ~ 120 分間で行うもので、その目的、温度と時間が異なるものである。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、100 ~ 800 度 (好ましくは 200 ~ 350 度) とする。本工程により、組成物中の溶媒の揮発又は化学的に分散剤を除去し、周囲の樹脂が硬化収縮することで、融合と融着を加速する。雰囲気は、酸素雰囲気、窒素雰囲気又は空気で行う。但し、金属元素を分解又は分散している溶媒が除去されやすい酸素雰囲気下で行うことが好適である。

【0084】

レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシマレーザ、YAG レーザ等が挙げられ、後者の固体レーザとしては、Cr、Nd 等がドーピングされた YAG、YVO₄ 等の結晶を使った

10

20

30

40

50

レーザ等が挙げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好ましい。また、パルス発振と連続発振を組み合わせた所謂ハイブリッドのレーザ照射方法を用いてもよい。但し、基板の耐熱性に依っては、レーザ光の照射による加熱処理は、数マイクロ秒から数十秒の間で瞬間に行うとよい。瞬間熱アニール(RTA)は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数マイクロ秒から数分の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えない。つまり、プラスチック基板等の耐熱性が弱い基板にも影響を与えない。

【0085】

次に、基板600上が導電体層601に覆われた状態のままだと、後に形成する素子や配線がショートする可能性がある場合には、下記の2つの工程のうち、どちらかの工程を行う。1つは、導電体層602~604と重ならない導電体層601を絶縁化して、絶縁体層605~607を形成する工程である(図28(B)参照)。より詳しくは、導電体層602~604と重ならない導電体層601を酸化して絶縁化する。このように、導電体層601を絶縁化する場合には、当該導電体層601を0.01~10nmの厚さで形成しておくことが好適であり、そうすると、自然酸化して絶縁体層となる。なお、酸化する方法としては、酸素雰囲気下に晒す方法を用いてもよいし、熱処理を行う方法を用いてもよい。もう1つは、導電体層602~604をマスクとして、導電体層601をエッチングして除去する工程である。この工程を用いる場合には、導電体層601の厚さに制約はない。

【0086】

なお、導電体層602~604上に、高融点金属からなる導電体層を新たに形成してもよい。そうすると、導電体層602~604をバリア体で挟む構造となり、不純物の侵入を防止する。

【0087】

次に、プラズマCVD法、スパッタリング法、グロー放電分解法等の公知の方法を用いて、ゲート絶縁膜として機能する絶縁体層を単層又は積層構造で形成する(図28(C)参照)。ここでは、窒化珪素からなる絶縁体層608、酸化珪素からなる絶縁体層609、窒化珪素からなる絶縁体層610の3層の積層体がゲート絶縁膜に相当する。上記構成により、所望の絶縁耐圧が得られる程度にゲート絶縁膜を厚く形成することができ、さらにトランジスタを構成する半導体層とゲート電極の間の容量を適当な値にすることができる。これは、酸化珪素膜の誘電率が約3.5、窒化珪素膜の誘電率が約7.5であることによる。なお、低い成膜温度でゲートリーク電流に少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。

【0088】

次に、絶縁体層610上に、半導体層611を形成する。半導体層611は、非晶質構造又は非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造を有する。非晶質半導体層(アモルファスシリコン、a-Si)は、プラズマCVD法、スパッタリング法等の公知の方法により形成する。一方、非晶質と結晶構造の中間的な構造を有する半導体層は、自由エネルギー的に安定な第3の状態を有する半導体層であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を0.5~20nmとして非単結晶半導体層中に分散させて存在せしめることが可能である。また、未結合手(ダングリングボンド)の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。ここでは、このような半導体層をセミアモルファス半導体層(以下、SASと表記)と呼ぶ。SASは、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増す。

【0089】

SASは珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、 SiH_4 であり、その他にも Si_2H_6 、 SiH_2Cl_2 、 SiHCl_3 、Si

10

20

30

40

50

Cl_4 、 SiF_4 などを用いることができる。これら珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いることでSASの形成を容易なものとすることができる。希釈率は10倍～1000倍の範囲で珪化物気体を希釈することが好ましい。また、 Si_2H_6 と GeF_4 のガス流量比を $\text{Si}_2\text{H}_6:\text{GeF}_4=20\sim40:0.9$ の範囲の条件下で形成すると、Siの組成比が80%以上である薄膜を得ることができる。勿論、グロー放電分解による被膜の反応生成は減圧下で行うが、圧力は概略0.1Pa～133Paの範囲で行えば良い。グロー放電を形成するための電源周波数は1MHz～120MHz、好ましくは13MHz～60MHzである。高周波電力は適宜設定すれば良い。基板加熱温度は300度以下が好ましく、100～200度の基板加熱温度が推奨される。また、珪化物気体中に、 CH_4 、 C_2H_6 などの炭化物気体、 GeH_4 、 GeF_4 などのゲルマニウム化気体を混入させて、エネルギーバンド幅を1.5～2.4eV、若しくは0.9～1.1eVに調節しても良い。また、SASは、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いN型の電気伝導性を示す。これは、SAS中に含まれる不純物によるもので、代表的には酸素がN型の伝導性を付与するものとして考えられている。SASに含まれる酸素は、成膜時の高周波電力密度に応じて変化する。

【0090】

次に、半導体層611上に、プラズマCVD法等の公知の方法で、絶縁体層612を形成する。この絶縁体層612は、スパッタリング法やグロー放電分解法で形成可能であるが、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜であることが要求される。この目的において、珪素をターゲットとして、窒素とアルゴンなどの希ガス元素を混合させたスパッタガスで高周波スパッタリングされた窒化珪素膜で、膜中の希ガス元素を含ませることにより緻密化が促進されることとなる。また、グロー放電分解法においても、珪化物気体をアルゴンなどの珪化物気体で100倍～500倍に希釈して形成された窒化珪素膜は、100度以下の低温においても緻密な膜を形成可能であり好ましい。さらに必要があれば絶縁膜を積層して形成してもよい。以上、絶縁体層608から絶縁体層612までは大気に触れさせることなく連続して形成することが可能である。すなわち、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、トランジスタの特性のばらつきを低減することができる。

【0091】

次に、ゲート電極として機能する導電体層603、604と重なる位置であって、絶縁体層612上に、組成物を選択的に吐出して、マスクとなる絶縁体層613を形成する。絶縁体層613を形成する組成物に含まれる材料としては、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いる。さらに、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。いずれの材料を用いても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。

【0092】

次に、絶縁体層613をマスクとして、絶縁体層612をエッチングして、チャネル保護層として機能する絶縁体層614を形成する(図29(A)参照)。続いて、マスクとして用いた絶縁体層613を除去後、半導体層611及び絶縁体層614上に、一導電型が付与された半導体層615を形成する。この一導電型が付与された半導体層615は、シランガスとフォスフィンガスを用いて形成したり、CVD法により半導体層を形成後に、ドーピング法により不純物元素を添加して形成したりする。次に、チャネル保護層として

機能する絶縁体層 6 1 4 と重なる位置であって、半導体層 6 1 5 上に、組成物を選択的に吐出して、マスクとなる絶縁体層 6 1 6 を形成する。

【 0 0 9 3 】

次に、絶縁体層 6 1 6 をマスクとして、半導体層 6 1 1 及び一導電型が付与された半導体層 6 1 5 を同時にエッチングして、半導体層 6 1 7 と一導電型を有する半導体層 6 1 8 を形成する（図 2 9（B）参照）。続いて、マスクとして用いた絶縁体層 6 1 6 を除去後、導電性材料を含む組成物を選択的に吐出して、ソース配線及びドレイン配線として機能する導電体層 6 1 9、6 2 0 を形成する。

【 0 0 9 4 】

次に、導電体層 6 1 9、6 2 0 をマスクとして、半導体層 6 1 8 をエッチングして、半導体層 6 2 1、6 2 2 を形成する（図 2 9（C）参照）。続いて、導電体層 6 2 0 と電氣的に接続するように、導電性材料を含む組成物を選択的に吐出して、画素電極に相当する導電体層 6 2 3 を形成する。なお、図 2 9（C）では、導電体層 6 2 3 を透光性材料で形成し、透過型の液晶表示装置を作製する例を示すが、本発明はこれに限定されない。光の反射率が高い導電体層を用いることで、反射型の液晶表示装置を作製してもよい。

【 0 0 9 5 】

次に、導電体層 6 2 3 を覆うように、印刷法やスピンコート法等の公知の方法により、配向膜として機能する絶縁体層 6 2 4 を形成する（図 3 0（A）参照）。なお、絶縁体層 6 2 4 は、スクリーン印刷法を用いれば、図示するように、選択的に形成することができる。続いて、シール材 6 2 5 を形成する（図 3 0（B）参照）。その後、配向膜として機能する絶縁体層 6 2 6、対向電極として機能する導電体層 6 2 7 が設けられた基板 6 2 8 と、基板 6 0 0 とをシール材 6 2 5 により貼り合わせ、その後、液晶 6 2 9 を注入する（図 3 0（C）参照）。なお、液晶を積層する方法として、ディスペンサ方式（滴下方式）や、第 2 の基板を貼り合わせてから毛細管現象を用いて液晶を注入する方式を用いても良い。

ここで、ディスペンサ方式を採用した場合、つまり、液晶滴下プロセスについて、図 2 6 を用いて説明する。基板 8 0 0 1 上に、TFT 等の素子が完成したら、まず、シール材として機能する閉ループ 8 0 0 2 を形成する（図 2 6（A）参照）。次に、閉ループ 8 0 0 2 の中にディスペンサにより液晶 8 0 0 3 を滴下する（図 2 6（B）参照）。続いて、真空中で基板 8 0 0 1 と基板 8 0 0 4 とを貼り合わせる（図 2 6（C）参照）。その後、UV 硬化を行うと、液晶 8 0 0 5 が充填された状態となり（図 2 6（D）参照）、続いてパネル毎に分断する（図 2 6（E）参照）。

【 0 0 9 6 】

なお、シール材 6 2 5 にはフィラーが混入されていても良く、さらに基板 6 2 8 には、カラーフィルタや、ディスクリネーションを防ぐための遮蔽膜（ブラックマトリクス）などが形成されていても良い。また、図示しないが、基板 6 0 0、6 2 8 の各々には、偏光板を貼り合わせておく。さらに、上述していないが、配向膜のラビング処理やスパーサの散布処理等、適宜必要な処理は、必要なタイミングで行う。

【 0 0 9 7 】

次に、大気圧又は大気圧近傍下で、酸素ガスを用いたアッシング処理により領域 6 3 0 の絶縁体層 6 0 8 ~ 6 1 0 を除去する（図 2 7（A）参照）。この処理は、酸素ガスと、水素、 CF_4 、 NF_3 、 H_2O 、 CHF_3 から選択された一つ又は複数とを用いて行う。本工程では、静電気による損傷や破壊を防止するために、対向基板を用いて封止した後に、アッシング処理を行っているが、静電気による影響が少ない場合には、どのタイミングで行っても構わない。続いて、異方性導電体層を介して、導電体層 6 0 2 が電氣的に接続するように、接続端子 6 3 1 を設ける。接続端子 6 3 1 は、外部からの信号や電位を伝達する役目を担う。上記工程を経て、チャンネル保護型のスイッチング用 TFT 6 3 2 と容量素子 6 3 3 を含む表示装置が完成する。このときの上面図は、図 2 1 に示す通りであり、図 2 1 の A - A' における断面図が図 2 7（A）に示す断面図に相当する。

【 0 0 9 8 】

上記工程では、ソースドレイン配線として機能する導電体層 6 2 0 に接続する導電体層 6 2 3 は、絶縁膜を介さずに直接積層形成している。しかしながら、一導電型が付与された半導体層 6 1 8 をエッチングする工程が終了したら、保護膜として機能する絶縁体層 6 4 0 を形成してもよい（図 3 1 (A) 参照）。この場合、絶縁体層 6 4 0 に開口部 6 4 1 を形成する必要性が生じ、該開口部 6 4 1 を介して、導電体層 6 2 0 と、後に形成する画素電極とを電氣的に接続させる。なお、開口部 6 4 1 の形成時には、後に接続端子を貼り付けるために必要な開口部 6 4 2 も同時に形成するとよい。開口部 6 4 1、6 4 2 の形成方法は特に限定されず、液滴吐出法や、フォトリソグラフィ法を用いて行う。液滴吐出法を用いる場合、ノズルからウエットエッチング液を吐出することで開口部を形成してもよいし、又は、マスクとして機能する絶縁体層のみを液滴吐出法により形成し、当該マスクを用いて開口部を形成してもよい。

10

次に、開口部 6 4 1 を充填するように、導電性材料を含む組成物を選択的に吐出して、画素電極として機能する導電体層 6 4 3 を形成する。続いて、配向膜として機能する絶縁体層 6 4 4 を形成する（図 3 1 (B) 参照）。その後、図 3 0 (B) (C) に示す工程と同様に、シール材を形成し、対向基板を貼り合わせて、液晶を注入すれば、表示機能を有する表示装置が完成する（図 2 7 (B) 参照）。上記工程を経て、図 2 7 (A) とは異なる構成のチャンネル保護型のスイッチング用 TFT 6 3 2 と容量素子 6 3 3 を含む表示装置が完成する。

本工程では、レジストによるマスクを用いていない点を特徴とし、本特徴により、レジストの塗布、レジストの焼成、露光、現像、現像後の焼成、レジスト剥離等の工程を省略することができる。従って、工程の簡略化による作製時間の短縮や作製費用の低減を実現する。

20

（実施の形態 5）

【 0 0 9 9 】

本発明の実施の形態として、チャンネル保護型の薄膜トランジスタの作製方法について、図 1 7、1 8、1 9 (A) (B) を用いて説明し、さらに、上記薄膜トランジスタを用いた表示装置の作製方法について、図 1 6、1 9 (C)、2 0 を用いて説明する。

【 0 1 0 0 】

ガラス基板、石英基板等の基板 6 5 0 上に、導電体層 6 5 1 を形成する（図 1 7 (A) 参照）。導電体層 6 5 1 は、スパッタリング法、蒸着法等の公知の方法により、Ti、W等の高融点金属材料で形成する。続いて、導電性材料を含む組成物を吐出して、ゲート電極、又は接続配線として機能する導電体層 6 5 2 ~ 6 5 5 を形成する。

30

【 0 1 0 1 】

基板 6 5 0 上が導電体層 6 5 1 に覆われた状態のままだと、後に形成する素子や配線がショートする可能性がある場合には、下記の 2 つの工程のうち、どちらかの工程を行う。1 つは、導電体層 6 5 2 ~ 6 5 5 と重ならない導電体層 6 5 1 を絶縁化して、絶縁体層 6 5 6 ~ 6 5 9 を形成する工程である（図 1 7 (B) 参照）。このように、導電体層 6 5 1 を絶縁化する場合には、当該導電体層 6 5 1 を 0 . 0 1 ~ 1 0 nm の厚さで形成しておくことが好適であり、そうすると、自然酸化して絶縁体層となる。もう 1 つは、導電体層 6 5 2 ~ 6 5 5 をマスクとして、導電体層 6 5 1 をエッチングして除去する工程である。

40

【 0 1 0 2 】

次に、プラズマ CVD 法、スパッタリング法、グロー放電分解法等の公知の方法を用いて、ゲート絶縁膜として機能する絶縁体層を単層又は積層構造で形成する（図 1 7 (C) 参照）。ここでは、窒化珪素からなる絶縁体層 6 6 0、酸化珪素からなる絶縁体層 6 6 1、窒化珪素からなる絶縁体層 6 6 2 の 3 層の積層体がゲート絶縁膜に相当する。次に、絶縁体層 6 6 2 上に、半導体層 6 6 3 を形成する。半導体層 6 6 3 は、非晶質構造又は非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有する。

【 0 1 0 3 】

次に、半導体層 6 6 3 上に、プラズマ CVD 法等の公知の方法で、絶縁体層 6 6 4 を形成する。以上、絶縁体層 6 6 0 から絶縁体層 6 6 4 までは大気に触れさせることなく連続し

50

て形成することが可能である。すなわち、大気成分や大気中に浮遊する汚染不純物元素に汚染されることがなく各積層界面を形成することができるので、トランジスタの特性のばらつきを低減することができる。次に、絶縁体層 664 上に、組成物を選択的に吐出して、ゲート電極として機能する導電体層 653、655 と重なる位置に、マスクとなる絶縁体層 665、666 を形成する。

【0104】

次に、絶縁体層 665、666 をマスクとして、絶縁体層 664 をエッチングして、チャネル保護層として機能する絶縁体層 667、668 を形成する（図 18（A）参照）。絶縁体層 665、666 を除去後、半導体層 663 及び絶縁体層 667、668 上に、一導電型を有する半導体層 669 を形成する。その後、半導体層 669 上に、組成物を選択的に吐出して、チャネル保護層として機能する絶縁体層 667、668 と重なる位置に、マスクとして機能する絶縁体層 670、671 を形成する。

10

【0105】

次に、絶縁体層 670、671 をマスクとして、半導体層 663 及び一導電型が付与された半導体層 669 を同時にエッチングして、半導体層 672、673 と一導電型が付与された半導体層 674、675 を形成する（図 18（B）参照）。続いて、導電体層 654 が露出するように、大気圧又は大気圧近傍下で、絶縁体層 660～662 をエッチングして、開口部 676 を形成する（図 18（C）参照）。このように、エッチング処理を行う場合には、 NF_3 、 CF_x （フロロカーボン）、 SF_6 、 CO_x などの原料ガスと、水素、酸素のうちのひとつと希ガスとの混合ガスを用いて、プラズマを発生させることにより行う。

20

【0106】

次に、一導電型が付与された半導体層 674、675 上に、導電性材料を含む組成物を選択的に吐出して、ソース配線及びドレイン配線として機能する導電体層 677～680 を形成する（図 19（A）参照）。導電体層 678 は、開口部 676 を充填するように形成することで、接続配線として機能する導電体層 654 と電氣的に接続する。続いて、導電体層 677～680 をマスクとして、半導体層 674、675 をエッチングして、半導体層 681～684 を形成する（図 19（B）参照）。

【0107】

その後、導電性材料を含む組成物を選択的に吐出して、画素電極として機能する導電体層 685 を形成する（図 19（C）参照）。次に、スピコート法やディップ法を用いて、全面に絶縁体層 686 を形成後、フォトリソグラフィ法や液滴吐出法等の公知の方法により開口部 687、688 を形成する。絶縁体層 686 は、土手として機能するものであり、珪素を含む材料、アクリル等の有機材料、シロキサンポリマー等の化合物材料を用いて形成する。但し、アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。なお、有機材料を用いる場合には、脱ガス等の防止から、Ti 等の金属膜、TiN 等の窒化膜、TiSix や MoSix 等のシリサイド膜を用いて、単層又は積層構造のバリア膜を形成する。このバリア膜は、密着性を高め、埋め込み性を付与し、さらにコンタクト抵抗の低減と安定化をもたらす。さらに、開口部の形成は、ノズルから、ウェットエッチング液を吐出することで行ってもよい。但し、開口部のアスペクト比制御のため、水などの溶媒で適宜洗浄する工程を追加するとよい。勿論、この洗浄の工程も、液滴吐出法を用いて、ノズルから吐出する液滴を水に交換するか、または、溶液が充填されたヘッドを交換すると、同一の装置で連続処理が可能となり、処理時間の観点から好ましい。また、開口部の形成は、フォトリソグラフィ法を用いてもよいが、最低限、マスクとなる絶縁体層の形成には、液滴吐出法を用いるとよい。そうすると、スピコート法等に比較して、材料の利用効率が格段に向上する。上記のいずれかの方法によって開口部 687、688 を形成すると、導電体層 652、685 が露出した状態になる。

30

40

【0108】

次に、導電体層 685 と電氣的に接続するように、電界発光層 689 を形成し、該電界発

50

光層 689 上に対向電極となる導電体層 690 を形成する（図 16 参照）。導電体層 685、電界発光層 689 及び導電体層 690 が発光素子に相当する。この発光素子の形成は、ノズルから吐出する組成物を変更するか、又は組成物が充填されたヘッドを変更することで、電界発光層 689 やその他の導電性を有する複数層の薄膜を連続的に作製することができる。そうすると、スループットが向上し、生産性が向上する。

【0109】

続いて、シール材 691 を形成し、基板 692 を用いて封止する。その後、導電体層 652 に電氣的に接続するように、異方性導電体を介して、接続端子 693 を取り付ける。接続端子 693 は、外部からの信号や電源電位を伝達する役目を担う。

【0110】

上記工程を経て、チャンネル保護型のスイッチング用 TFT 694、駆動用 TFT 695 及び容量素子 696 を含む表示装置が完成する。このときの上面図は、図 20 に示す通りであり、図 20 の A - A'、A' - A'' における断面図が図 16 に示す断面図に相当する。

【0111】

上記構成では、導電体層 685 が陰極、導電体層 690 が陽極であり、上記工程を経ると、陰極 / 電界発光層 / 陽極の逆積み素子が完成する。この場合、発光素子から発せられる光は、基板 692 側に出射する。従って、上面出射を行う表示装置が完成する。なお、基板 650 側に出射させたい場合には、導電体層 690 上に遮蔽体又は反射体を設けるとよい。さらに、両面出射を行いたい場合には、陽極となる導電体層と陰極となる導電体層を透光性材料又は光を透過する厚さで形成する。

【0112】

また、陰極に相当する導電体層は、仕事関数が小さい材料を用いることが好ましく、例えば、Ca、Al、CaF、MgAg、AlLi 等を用いる。電界発光層は、単層型、積層型、また層の界面がない混合型のいずれの型でもよく、シングレット材料、トリプレット材料又はそれらを組み合わせた材料や、低分子材料、高分子材料及び中分子材料を含む有機材料、電子注入性に優れる酸化モリブデン等に代表される無機材料、有機材料と無機材料の複合材料のいずれを用いてもよい。陽極に相当する導電体層は光を透過する透明導電体材料で形成するか、又は光を透過する厚さで形成することが好ましく、例えばITO、ITO の他、酸化インジウムに酸化亜鉛（ZnO）を混合した透明導電体材料を用いる。なお、陽極 / 電界発光層 / 陰極の順に形成する、所謂順積み素子を形成する場合には、陽極の形成前に、酸素雰囲気中でのプラズマ処理や真空雰囲気下での加熱処理を行うことが好ましく、これは、駆動電圧が低くなったり、寿命が向上したりする効果が得られるためである。また、発光素子から発せられる光が基板 650 側に向かう、下面出射を行う場合には、画素電極として機能する導電体層 685 は透光性を有することが必須である。この場合、導電体層 685 として、酸化珪素とITOからなるITOを用いて、その下層には、窒化珪素からなる絶縁体層 662 を形成するとよい。そうすると、導電体層 685 と絶縁体層 662 との屈折率が近いために、発光素子から発せられる光の取り出し効率が向上する。

【0113】

なお、透光性を有する導電体層と接する絶縁体層は、珪素（Si）と窒素（N）を含む層で形成することが好適であり、より具体的には窒素を 10 atomic % 以上、好適には 25 atomic % 以上含む層で形成するとよく、さらに具体的には窒化珪素膜（SiN）が挙げられる。また、窒素と酸素（O）を含み、窒素が酸素よりも多く含む層を形成するとよく、具体的には窒化酸化珪素膜（SiNO）が挙げられる。そして、透光性を有する導電体層と接する絶縁体層は、上記に挙げた構成の 2 つの薄膜を単層又は積層して形成する。上記構成とすると、電流効率を向上させ、同じ電流値でも輝度を向上させることで、明るい表示を得ることができる。

本工程では、レジストによるマスクを用いていない点を特徴とし、これは、液滴吐出法を用いているために可能となっている。従って、レジストの塗布、レジストの焼成、露光、

10

20

30

40

50

現像、現像後の焼成、レジスト剥離等の工程を省略することができる。従って、工程の簡略化による作製時間の短縮や作製費用の低減を実現する。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。

(実施の形態6)

【0114】

本発明の実施の形態として、チャネルエッチ型の薄膜トランジスタの作製方法について、図22を用いて説明し、さらに、上記薄膜トランジスタを用いた表示装置の作製方法について、図23を用いて説明する。

【0115】

基板600上にゲート電極として機能する導電体層602～604、ゲート絶縁膜として機能する絶縁体層608～610、活性層として機能する半導体層611まで形成する工程は、図28(A)～(C)を用いて実施の形態1に説明した通りであるので、ここでは省略する。

【0116】

半導体層611上に、一導電型が付与された半導体層701を形成する(図22(A)参照)。次に、半導体層701上に、組成物を選択的に吐出して、ゲート電極として機能する導電体層603と重なる位置に、マスクとして機能する絶縁体層702を形成する。続いて、絶縁体層702をマスクとして、半導体層611と一導電型が付与された半導体層701を同時にエッチングして、半導体層703と一導電型が付与された半導体層704を形成する(図22(B)参照)。その後、半導体層704上に、導電性材料を含む組成物を吐出して、導電体層705、706を形成する。次に、導電体層705、706をマスクとして、一導電型が付与された半導体層704をエッチングして、半導体層707、708を形成する。この際、半導体層703も少しエッチングされて、半導体層709が形成される。続いて、ソース・ドレイン配線として機能する導電体層706と電気的に接続するように、導電性材料を含む組成物を吐出して、画素電極として機能する導電体層710を形成する。

【0117】

次に、配向膜として機能する絶縁体層711を形成する(図23参照)。続いて、シール材712を形成し、該シール材712を用いて、基板600と、対向電極714と配向膜713が形成された基板715を貼り合わせる。その後、基板600と基板715の間に液晶716を注入する。次に、接続端子717を貼り付ける領域を大気圧又は大気圧近傍下でエッチングして露出させ、該接続端子717を貼り付けたら、表示機能を有する表示装置が完成する。

【実施例1】

【0118】

本実施例では、ドライバICを実装する方法について、図8を用いて説明する。ドライバICの実装方法としては、異方性導電材を用いた接続方法やワイヤボンディング方式等を採用すればよく、その一例について図8を用いて説明する。

【0119】

図8(A)は第1の基板201に、ドライバIC208が異方性導電材を用いて実装された例を示す。第1の基板201上には画素領域202、引出線206、接続配線及び入出力端子207を有する。第2の基板203は、シール材204で第1の基板201と接着されており、その間に液晶層205を有する。

【0120】

接続配線及び入出力端子207の一方の端には、FPC212が異方性導電材で接着されている。異方性導電材は樹脂215と表面にAuなどがメッキされた数十～数百μm径の導電性粒子214から成り、導電性粒子214により接続配線及び入出力端子207とFPC212に形成された配線213とが電気的に接続される。ドライバIC208も、異方性導電材で第1の基板201に接着され、樹脂211中に混入された導電性粒子210により、ドライバIC208に設けられた入出力端子209と引出線206または接続配

線及び入出力端子 207 と電氣的に接続される。

【0121】

この方式による実装方法について、図 8 (C) を用いて説明する。ドライバ IC 224 には、入出力端子 225 が設けられ、その周辺部には保護絶縁膜 226 が形成される。第 1 の基板 220 には第 1 の導電体層 221 と第 2 の導電体層 223 及び絶縁体層 222 が形成され、ここでは第 1 の導電体層 221 と第 2 の導電体層 223 とで引出線または接続配線を形成している。

【0122】

第 1 の基板 220 に形成されるこれらの導電体層及び絶縁体層は画素領域の画素 TFT と同じ工程で形成される。例えば、画素 TFT が逆スタガ型で形成される場合、第 1 の導電体層 221 はゲート電極と同じ層に形成され、Ta、Cr、Ti、Al などの材料で形成される。通常ゲート電極上にはゲート絶縁膜が形成され、絶縁体層 222 はこれと同じ層で形成されるものである。第 1 の導電体層 221 上に重ねて設ける第 2 の導電体層 223 は画素電極と同じ透明導電膜で形成されるものであり、導電性粒子 227 との接触を良好なものとする。樹脂 228 中に混入された導電性粒子 227 の大きさと密度を適したものとするにより、このような形態でドライバ IC と第 1 の基板 220 とは電氣的に接続する。

【0123】

図 8 (D) は樹脂の収縮力を用いた COG 方式の例であり、ドライバ IC 側に Ta や Ti などでバリア層 229 を形成し、その上に無電解メッキ法などにより Au を約 20 μm 形成しパンプ 230 とする。そして、ドライバ IC と第 1 の基板との間に光硬化性絶縁樹脂 231 を介在させ、光硬化して固まる樹脂の収縮力を利用して電極間を圧接して電氣的な接続を形成する。

【0124】

また、図 8 (E) で示すように、FPC 212 上の配線 213 と、導電性粒子 214 を介してドライバ IC 208 を設けてもよい。この構成は、携帯端末等の筐体の大きさが限られた電子機器に用いる場合に大変有効である。

【0125】

また、図 8 (B) で示すように、第 1 の基板 201 にドライバ IC 208 を接着材 216 で固定して、Au ワイヤ 217 によりドライバ IC 208 の入出力端子と引出線または接続配線とを接続しても良い。そして封止樹脂 218 で封止する。なお、ドライバ IC の実装方法は、特に限定されるものではなく、公知の COG 方法やワイヤボンディング方法、或いは TAB 方法を用いることができる。

【0126】

ドライバ IC の厚さは、対向電極が形成された第 2 の基板と同じ厚さとすることで、両者の間の高さはほぼ同じものとなり、表示装置全体としての薄型化に寄与する。また、それぞれの基板を同じ材質のもので作製することにより、この表示装置に温度変化が生じても熱応力が発生することなく、TFT で作製された回路の特性を損なうことはない。その他にも、本実施形態で示すように IC チップよりも長尺のドライバ IC で駆動回路を実装することにより、1 つの画素領域に対して、実装されるドライバ IC の個数を減らすことができる。本実施例は、上記の実施の形態と自由に組み合わせることができる。

【実施例 2】

【0127】

本実施例では、本発明の表示装置の構成について簡単に説明する。上述したように、ドライバ IC は、液晶表示装置や EL 表示装置などの駆動回路として利用する。図 9 はそのような表示装置のブロック図である。画素領域 1601 は複数の走査線と信号線で形成され、TFT が設けられたアクティブマトリクス型であっても良いし、パッシブマトリクス型であっても良い。その周辺には、ドライバ IC に相当する走査線駆動回路 1602 及び信号線駆動回路 1603 が配置される。

【0128】

10

20

30

40

50

外部から入力されるクロック、スタートパルス1607と、映像信号1608は、ドライバICの入力仕様に变换するためのコントロール回路1605に入力され、それぞれのタイミング仕様に变换される。また、電源1609、オペアンプから成る電源回路1606は外付けの回路で賄われる。このコントロール回路1605と電源回路1606もTAB方式で実装すると、表示装置の小型化に有効である。

【0129】

コントロール回路1605からは、走査線と信号線にそれぞれ信号が出力されるが、信号線には信号分割回路1604が設けられ、入力デジタル信号をm個に分割して供給する。分割数mは2以上の自然数で、実際的には2～16分割にするのが適当である。

【0130】

ドライバICの回路構成は、走査線側と信号線側とで異なる。図9(B)はその一例を示し、走査線側のドライバIC121は、シフトレジスタ回路123、レベルシフト回路124、バッファ回路125からなる。一方、データ線側のドライバICは、シフトレジスタ回路126、ラッチ回路127、レベルシフト回路128、D/A変換回路129からなる。なお、図12では、信号線側と走査線側の両方でドライバICを用いた形態を示したが、上述した通り、本発明はこれに限定されない。走査線側の駆動回路は、画素領域1601と同様に、同一基板上に作り込んでもよい。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。

【実施例3】

【0131】

本実施例では、液滴吐出装置の構成について、図10を用いて説明する。まず、液滴吐出装置の概略について図10(A)を用いて簡単に説明する。本装置の必須の構成要素としては、複数のノズルが一軸方向に配列されたヘッドを具備する液滴吐出手段(図示せず)、該液滴吐出手段を制御するコントローラ及びCPU(図示せず)、基板501を固定しXY方向に可動するステージ503等が挙げられる。502は、液滴吐出手段を設置する枠であり、図10(B)に図示する液滴吐出手段を嵌める構造になっている。ステージ503は、基板501を真空チャック等の手法で固定する機能を有する。そして、液滴吐出手段が有する各ノズルの吐出口から基板501の方向に組成物が吐出されて、基板501上にパターンが形成される。

【0132】

ステージ503と液滴吐出手段は、コントローラを介してCPUにより制御される。また、CCDカメラなどの撮像手段(図示せず)もCPUにより制御される。撮像手段は、マーカの位置を検出して、その検出した情報をCPUに供給する。なお、パターンの作製に際し、液滴吐出手段を移動してもよいし、液滴吐出手段を固定してステージ503を移動させてもよい。但し、液滴吐出手段を移動する場合には、組成物の加速度や、液滴吐出手段に具備されたノズルと被処理物との距離、その環境を考慮して行う必要がある。

【0133】

その他、図示しないが、付随する構成要素として、吐出した組成物の着弾精度を向上させるために、液滴吐出手段が上下に動く移動機構とその制御手段等を設けてもよい。そうすると、吐出する組成物の特性に応じて、ヘッドと基板501の距離を変えることができる。また、ガス供給手段とシャワーヘッドを設けてもよく、そうすると、組成物の溶媒と同じ気体の雰囲気下に置換することができるため、乾燥をある程度防止することができる。さらに、清浄な空気を供給し、作業領域の埃を低減するクリーンユニット等を設けてもよい。また、基板を加熱する手段、温度、圧力等、種々の物性値を測定する手段は、必要に応じて設置しても良く、これら手段は、筐体の外部に設置した制御手段によって一括制御することが可能である。さらに制御手段をLANケーブル、無線LAN、光ファイバ等で生産管理システム等に接続すれば、工程を外部から一律管理することが可能となり、生産性を向上させることに繋がる。なお、着弾した組成物の乾燥を早め、また組成物の溶媒成分を除去するために、真空排気を行って、減圧下1で動作させてもよい。

【0134】

図10(B)において、504は圧電素子であり、枠505、506は、図10(A)に示す枠502に嵌める際に用いるものであり、507は吐出口である。なお、図10(B)では、圧電素子を用いた、所謂ピエゾ方式の場合を図示したが、溶液の材料によっては、発熱体を発熱させ気泡を生じさせ溶液を押し出す方式を用いても良い。この場合、圧電素子を発熱体に置換した構造となる。また液滴吐出のためには、溶液と、液室流路、予備液室、流体抵抗部、加圧室、溶液吐出口との濡れ性が重要となる。そのため材質との濡れ性を調整するための炭素膜、樹脂膜等をそれぞれの流路に形成してもよい。また、枠505、506の内部には、配線や供給管等が設けられ、図10(A)に示す装置に図10(B)に示す液滴吐出手段が取り付けられた際には、該配線は圧電素子を制御するための駆動回路に接続され、該供給管は組成物が充填されたタンクに接続される。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。

10

【実施例4】

【0135】

本発明の必須の構成要素として、セミアモルファス半導体層をチャネル部としたTFTが挙げられ、該TFTは各画素に具備される。このようなTFTを各画素に含む場合、同一基板上に形成する駆動回路もセミアモルファス半導体層をチャネル部としたTFTにより形成することが好適である。但し、セミアモルファス半導体層を含むTFTはN型TFTしか形成できない。本実施例は、N型TFTのみでシフトレジスタを構成する例について説明する。

【0136】

図11(A)において、400で示すブロックが1段分のサンプリングパルスを出力するパルス出力回路に相当し、シフトレジスタはn個のパルス出力回路により構成される。図11(B)は、パルス出力回路400の具体的な構成を示したものであり、N型のTFT 401~406と、容量素子407を有する。このパルス出力回路は、ブートストラップ法を応用することで、N型TFTのみでの構成が可能となった回路である。詳しい動作については、特開2002-335153号公報に記載されているため、本公報を参考にするとよい。

20

【0137】

なお本実施例では、N型TFTのみで構成する例を示したが、本発明はこれに限定されない。また本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。

30

【実施例5】

【0138】

本発明は、セミアモルファス半導体層をチャネル部としたTFT、該TFTを含む画素を複数有する表示装置を提供するものであり、ここでは、該画素の構成について、図15を用いて説明する。

【0139】

図15(A)に示す画素は、列方向に信号線310及び電源線311~313、行方向に走査線314が配置される。また、スイッチング用TFT 301、駆動用TFT 303、電流制御用TFT 304、容量素子302及び発光素子305を有する。

【0140】

図15(C)に示す画素は、駆動用TFT 303のゲート電極が、行方向に配置された電源線312に接続される点が異なっており、それ以外は図15(A)に示す画素と同じ構成である。つまり、図15(A)(C)に示す両画素は、同じ等価回路図を示す。しかしながら、列方向に電源線312が配置される場合(図15(A))と行方向に電源線312が配置される場合(図15(C))では、各電源線は異なるレイヤーの導電体層で形成される。ここでは、駆動用TFT 303のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図15(A)(C)として分けて記載する。

40

【0141】

図15(A)(C)に示す画素の特徴として、画素内に駆動用TFT 303、電流制御用

50

TFT304が直列に接続されており、駆動用TFT303のチャンネル長 L_3 、チャンネル幅 W_3 、電流制御用TFT304のチャンネル長 L_4 、チャンネル幅 W_4 は、 $L_3/W_3:L_4/W_4=5\sim6000:1$ を満たすように設定される点が挙げられる。6000:1を満たす場合の一例としては、 L_3 が500 μm 、 W_3 が3 μm 、 L_4 が3 μm 、 W_4 が100 μm の場合がある。

【0142】

駆動用TFT303は、飽和領域で動作し発光素子305に流れる電流値を制御する役目を有し、電流制御用TFT304は線形領域で動作し発光素子305に対する電流の供給を制御する役目を有する。両TFTは同じ導電型を有していると作製工程上好ましい。また駆動用TFT303には、エンハンスメント型だけでなく、ディプリーション型のTFTを用いてもよい。上記構成を有する本発明は、駆動用TFT303が線形領域で動作するために、電流制御用TFT304の V_{GS} の僅かな変動は発光素子305の電流値に影響を及ぼさない。つまり、発光素子305の電流値は、飽和領域で動作する駆動用TFT303により決定される。上記構成を有する本発明は、TFTの特性バラツキに起因した発光素子の輝度ムラを改善して画質を向上させた表示装置を提供することができる。

【0143】

図15(A)~(D)に示す画素において、スイッチング用TFT301は、画素に対するビデオ信号の入力を制御するものであり、スイッチング用TFT301がオンして、画素内にビデオ信号が入力されると、容量素子302にそのビデオ信号が保持される。なお図15(A)(C)には、容量素子302を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などでまかなうことが可能な場合には、明示的に容量素子302を設けなくてもよい。

【0144】

発光素子305は、2つの電極間に電界発光層が挟まれた構造を有し、順バイアス方向の電圧が印加されるように、画素電極と対向電極の間(陽極と陰極の間)に電位差が設けられる。電界発光層は有機材料や無機材料等の広汎に渡る材料により構成され、この電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と、三重項励起状態から基底状態に戻る際の発光(リン光)とが含まれる。

【0145】

図15(B)に示す画素は、TFT306と走査線315を追加している以外は、図15(A)に示す画素構成と同じである。同様に、図15(D)に示す画素は、TFT306と走査線315を追加している以外は、図15(C)に示す画素構成と同じである。

【0146】

TFT306は、新たに配置された走査線315によりオン又はオフが制御される。TFT306がオンになると、容量素子302に保持された電荷は放電し、電流制御用TFT304がオフする。つまり、TFT306の配置により、強制的に発光素子305に電流が流れない状態を作ることができる。従って、図15(B)(D)の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、デューティ比を向上することが可能となる。

【0147】

図15(E)に示す画素は、列方向に信号線350、電源線351、352、行方向に走査線353が配置される。また、スイッチング用TFT341、駆動用TFT343、容量素子342及び発光素子344を有する。図15(F)に示す画素は、TFT345と走査線354を追加している以外は、図15(E)に示す画素構成と同じである。なお、図15(F)の構成も、TFT345の配置により、デューティ比を向上することが可能となる。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。

【実施例6】

【0148】

本実施例は、本発明の表示装置の一形態に相当するパネルの外観について、図12を用いて説明する。図12(A)は、第1の基板4001上に形成されたセミアモルファストラ

10

20

30

40

50

ンジスタ4010及び液晶素子4011aを、第2の基板4006との間にシール材4005によって封止した、パネルの上面図であり、図12(B)は、図12(A)のA-A'における断面図に相当する。

【0149】

第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられる。また画素部4002と、走査線駆動回路4004の上に第2の基板4006が設けられる。よって画素部4002と、走査線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006とによって、液晶4007aと共に封止される。また第1の基板4001上のシール材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に多結晶半導体層で形成された信号線駆動回路4003が実装される。

10

【0150】

なお本実施例では、多結晶半導体層を用いたトランジスタを有する信号線駆動回路を、第1の基板4001に貼り合わせる例について説明するが、単結晶半導体層を用いたトランジスタで信号線駆動回路を形成し、貼り合わせてもよい。図12では、信号線駆動回路4003に含まれる、多結晶半導体層で形成されたトランジスタ4009を例示する。

また図12では、信号線駆動回路4003を別途形成し、第1の基板4001に実装している例を示しているが、本実施例はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。

20

【0151】

第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は、トランジスタを複数有し、図12(B)では、画素部4002に含まれるトランジスタ4010とを例示している。トランジスタ4010はセミアモルファス半導体層を用いたトランジスタに相当する。

また、液晶素子4011aが有する画素電極4030は、トランジスタ4010と配線4040、配線4041を介して電氣的に接続されている。そして液晶素子4011aの対向電極4031は第2の基板4006上に形成される。画素電極4030、対向電極4031及び液晶4007aが重なっている部分が、液晶素子4011aに相当する。

4035は球状のスペーサであり、画素電極4030と対向電極4031との間の距離(セルギャップ)を制御するために設けられている。なお絶縁膜をパターンニングすることで得られるスペーサを用いても良い。

30

また別途形成された信号線駆動回路4003と、走査線駆動回路4004または画素部4002に与えられる各種信号及び電位は、図12(B)に示す断面図では図示されていないが、引き回し配線4014及び4015を介して、接続端子4016から供給されている。

【0152】

本実施例では、接続端子4016が、液晶素子4011aが有する画素電極4030と同じ導電膜から形成されている。また、引き回し配線4014は、配線4041と同じ導電膜で形成されている。また引き回し配線4015は、配線4040と同じ導電膜で形成されている。接続端子4016は、FPC4018が有する端子と、異方性導電膜4019を介して電氣的に接続されている。

40

【0153】

なお図示していないが、本実施例に示した液晶表示装置は配向膜、偏光板、カラーフィルタや遮蔽膜を有していても良い。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。

【実施例7】

【0154】

本実施例では、本発明の表示装置の一形態に相当するパネルの外観について、図13を用いて説明する。図12は、第1の基板上に形成されたセミアモルファストランジスタ及び

50

発光素子を、第2の基板との間にシール材によって封止した、パネルの上面図であり、図13は、図12(A)のA-A'における断面図に相当する。

【0155】

第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は、トランジスタを複数有し、図13では、画素部4002に含まれるトランジスタ4010を例示している。なおトランジスタ4010はセミアモルファス半導体層を用いたトランジスタに相当する。

【0156】

発光素子4011bが有する画素電極は、トランジスタ4010のドレインと、配線4017を介して電氣的に接続されている。そして、発光素子4011bの対向電極と透明導電膜4012が電氣的に接続されている。なお発光素子4011bの構成は、発光素子4011bから取り出す光の方向や、トランジスタ4010の導電型などに合わせて、発光素子4011bの構成は適宜変えることができる。

【0157】

また、別途形成された信号線駆動回路4003と、走査線駆動回路4004または画素部4002に与えられる各種信号及び電位は、図13に示す断面図では図示されていないが、引き回し配線4014及び4015を介して、接続端子4016から供給されている。

【0158】

本実施例では、接続端子4016が、発光素子4011bが有する画素電極と同じ導電膜から形成されている。また、引き回し配線4014は、配線4017と同じ導電膜から形成されている。また引き回し配線4015は、トランジスタ4010が有するゲート電極と、同じ導電膜から形成されている。接続端子4016は、FPC4018が有する端子と、異方性導電膜4019を介して電氣的に接続されている。

【0159】

充填材4007bとしては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。本実施例では充填材として窒素を用いた。

【0160】

また充填材4007bを吸湿性物質(好ましくは酸化バリウム)もしくは酸素を吸着する物質にさらしておくために、第2の基板4006に凹部を設けて、該凹部に吸湿性物質または酸素を吸着する物質を配置するとよい。第2の基板4006は目の細かいメッシュ状にすると、空気や水分は通し、吸湿性物質または酸素を吸着する物質は通さない構成になっている。吸湿性物質または酸素を吸着する物質を設けることで、発光素子4011bの劣化を抑制できる。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。

【実施例8】

【0161】

本発明を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話等)、記録媒体を備えた画像再生装置等の記録媒体を再生し、その画像を表示するディスプレイを備えた装置、テレビジョン装置(単にテレビ、また、テレビ受像機ともよぶ)などが挙げられる。本発明は、結晶化の工程を設ける必要がないため、比較的パネルの大型化が容易である。従って、10~50インチの大型のパネルを用いた電子機器に非常に有用である。それら電子機器の具体例を図14に示す。

【0162】

図14(A)は表示装置であり、筐体2001、表示部2003等を含む。図14(B)

10

20

30

40

50

はノート型パーソナルコンピュータであり、筐体 2 2 0 2、表示部 2 2 0 3 等を含む。図 1 4 (C) は記録媒体を備えた携帯型の画像再生装置であり、本体 2 4 0 1、筐体 2 4 0 2、表示部 A 2 4 0 3、表示部 B 2 4 0 4 等を含む。表示部 A 2 4 0 3 は主として画像情報を表示し、表示部 B 2 4 0 4 は主として文字情報を表示する。

【 0 1 6 3 】

本発明は、表示部 2 0 0 3、2 2 0 3、2 4 0 3、2 4 0 4 に適用することができる。また本発明は上記電子機器に限定されず、適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。

【 実施例 9 】

【 0 1 6 4 】

本発明が適用された表示装置の構成について、図 2 4 を用いて説明する。図 2 4 は、表示装置の概略を説明する上面図であり、基板 6 1 1 0 上に、画素部 (表示部) 6 1 0 2、保護回路 6 1 0 3、6 1 0 4 が設けられ、引き回し配線を介して、信号線側のドライバ IC 6 1 0 7、走査線側のドライバ IC 6 1 0 8 と接続する。画素部 6 1 0 2 を構成する素子として、非晶質半導体層又は微結晶半導体層を用いる場合、図示するように、COG 方式やTAB 方式等の公知の方式によりドライバ IC 6 1 0 7、6 1 0 8 を実装し、これらのドライバ IC を駆動回路として用いるとよい。なお、画素部 6 1 0 2 を構成する素子として、微結晶半導体層を用いる場合、走査線側の駆動回路を微結晶半導体層で構成し、信号線側にドライバ IC 6 1 0 7 を実装してもよい。上記とは別の構成として、走査側及び信号線側の駆動回路の一部を同一基板上に作り込み、一部をドライバ IC で代用した構成でもよい。つまり、ドライバ IC を実装するにあたり、その構成は様々であり、本発明はいずれの構成を用いてもよい。なお、画素部 6 1 0 2 とドライバ IC 6 1 0 7、6 1 0 8 を接続する引き回し配線 (図示せず) は、液滴吐出法で形成することができる。

【 0 1 6 5 】

次に、本発明の表示装置に具備される保護回路の一例について説明する。保護回路は、TFT、ダイオード、抵抗素子及び容量素子等から選択された 1 つ又は複数の素子によって構成されるものであり、以下にはいくつかの保護回路の構成とその動作について説明する。まず、外部回路と内部回路の間に配置される保護回路であって、1 つの入力端子に対応した保護回路の等価回路図の構成について、図 2 5 を用いて説明する。図 2 5 (A) に示す保護回路は、P 型 TFT 7 2 2 0、P 型 TFT 7 2 3 0、容量素子 7 2 1 0、容量素子 7 2 4 0、抵抗素子 7 2 5 0 を有する。抵抗素子 7 2 5 0 は 2 端子の抵抗であり、一端には入力電圧 V_{in} (以下、 V_{in} と表記) が、他端には低電位電圧 V_{SS} (以下、 V_{SS} と表記) が与えられる。抵抗素子 7 2 5 0 は、入力端子に V_{in} が与えられなくなったときに、配線の電位を V_{SS} におとすために設けられており、その抵抗値は配線の配線抵抗よりも十分に大きく設定する。

【 0 1 6 6 】

V_{in} が高電位電圧 V_{DD} (以下、 V_{DD} と表記) よりも高い場合、そのゲート・ソース間電圧の関係から、P 型 TFT 7 2 2 0 はオン、P 型 TFT 7 2 3 0 はオフとなる。そうすると、 V_{DD} が P 型 TFT 7 2 2 0 を介して、配線に与えられる。従って、雑音等により、 V_{in} が V_{DD} よりも高くなっても、配線に与えられる電圧は、 V_{DD} よりも高くなることはない。一方、 V_{in} が V_{SS} よりも低い場合、そのゲート・ソース間電圧の関係から、P 型 TFT 7 2 2 0 はオフ、P 型 TFT 7 2 3 0 はオンとなる。そうすると、 V_{SS} が配線に与えられる。従って、雑音等により、 V_{in} が V_{SS} よりも低くなっても、配線に与えられる電圧は、 V_{DD} よりも高くなることはない。さらに、容量素子 7 2 1 0、7 2 4 0 により、入力端子からの電圧にパルス状の雑音を鈍らせることができ、雑音による電圧の急峻な変化をある程度小さくすることができる。

【 0 1 6 7 】

上記構成の保護回路の配置により、配線の電圧は、 V_{SS} から V_{DD} 間の範囲に保たれ、この範囲外の異常に高いまたは低い電圧の印加から保護される。さらに、信号が入力され

10

20

30

40

50

る入力端子に保護回路を設けることで、信号が入力されていないときに、信号が与えられる全ての配線の電圧を、一定（ここではVSS）の高さに保つことができる。そのため、配線間での電圧差に起因する静電破壊を防ぐことができる。また、信号を入力しているときは、抵抗素子7250の抵抗値が十分に大きいので、配線に与えられる信号がVSSに引っ張られることがない。

【0168】

図25(B)に示す保護回路は、P型TF7220、P型TF7230を、整流性を有するダイオード7260、ダイオード7270で代用した等価回路図である。

図25(C)に示す保護回路は、P型TF7220、P型TF7230を、TF7350、TF7360、TF7370、TF7380で代用した等価回路図である

10

。また、上記とは別の構成の保護回路として、図25(D)に示す保護回路は、抵抗素子7280、抵抗素子7290と、N型TF7300を有する。

図25(E)に示す保護回路は、抵抗素子7280、7290、P型TF7310及びN型TF7320を有する。図25(D)(E)の両構成とも、端子7330には配線などが接続され、この配線などの電位が急激に変化した場合に、N型TF7300、又はP型TF7310及びN型TF7320がオンすることで、電流を端子7330から7340の方向に流す。そうすると、端子7330に接続された電位の急激な変動を緩和し、素子の損傷又は破壊を防止することができる。なお、上記保護回路を構成する素子は、耐圧に優れた非晶質半導体層により構成することが好ましい。本実施例は、上記の実

20

【図面の簡単な説明】

【0169】

【図1】本発明の表示装置の作製方法を説明する図。

【図2】本発明の薄膜トランジスタの作製方法を説明する図。

【図3】本発明の薄膜トランジスタの作製方法を説明する図。

【図4】本発明の表示装置の作製方法を説明する図。

【図5】本発明の薄膜トランジスタの作製方法、表示装置の作製方法を説明する図。

【図6】本発明の表示装置に具備されるドライバICの実装方式(COG方式)を説明する図。

30

【図7】本発明の表示装置に具備されるドライバICの実装方式(TAB方式)を説明する図。

【図8】画素領域、FPC及びドライバICの接続を説明する図。

【図9】本発明の表示装置の構成を説明する図。

【図10】液滴吐出装置の一例を示す図。

【図11】N型TFのみで構成されるシフトレジスタの回路図。

【図12】本発明の表示装置の一形態であるパネルの上面図と断面図。

【図13】本発明の表示装置の一形態であるパネルの断面図。

【図14】本発明が適用される電子機器を示す図。

【図15】表示装置の画素回路の一例を示す図。

40

【図16】本発明の表示装置の作製方法を説明する図。

【図17】本発明の薄膜トランジスタの作製方法を説明する図。

【図18】本発明の薄膜トランジスタの作製方法を説明する図。

【図19】本発明の薄膜トランジスタの作製方法、表示装置の作製方法を説明する図。

【図20】画素回路のレイアウト図。

【図21】画素回路のレイアウト図。

【図22】本発明の薄膜トランジスタの作製方法を説明する図。

【図23】本発明の表示装置の作製方法を説明する図。

【図24】本発明の表示装置を説明する図。

【図25】本発明の表示装置に具備される保護回路を説明する図。

50

【図 2 6】ディスペンサ方式（液晶滴下方式）を説明する図。

【図 2 7】本発明の表示装置の作製方法を説明する図。


【図 2 8】本発明の薄膜トランジスタの作製方法を説明する図。

【図 2 9】本発明の薄膜トランジスタの作製方法を説明する図。


【図 3 0】本発明の表示装置の作製方法を説明する図。

【図 3 1】本発明の薄膜トランジスタの作製方法、表示装置の作製方法を説明する図。


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【 図 1 1 】




【 図 1 2 】




【 図 1 3 】




【 図 1 4 】




【 図 1 5 】




【 図 1 6 】




【圖 17】




【 図 1 8 】




【図 19】




【図 20】




【図 21】




【図 22】




【図 23】




【図 24】




【図 25】




【図 26】




【図 27】




【図 28】




【図 29】



【図 30】



【図 31】



 フロントページの続き

(51)Int.Cl.		F I
<i>H 0 1 L 51/50 (2006.01)</i>	H 0 1 L 29/78	6 1 8 A
	H 0 1 L 21/88	B
	H 0 5 B 33/14	A

(72)発明者 中村 理
 神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究所内

審査官 棚田 一也

(56)参考文献 特開昭 6 1 - 5 1 8 7 8 (J P , A)
 特開 2 0 0 3 - 3 1 8 1 9 2 (J P , A)
 特開 2 0 0 0 - 3 5 7 7 9 7 (J P , A)
 特開平 9 - 3 2 1 3 1 5 (J P , A)
 特開平 1 1 - 3 3 0 4 7 2 (J P , A)
 特開平 8 - 8 7 0 3 3 (J P , A)

(58)調査した分野(Int.Cl. , D B 名)

H 0 1 L	2 1 / 3 3 6
G 0 2 F	1 / 1 3 6 8
H 0 1 L	2 1 / 2 8 8
H 0 1 L	2 1 / 3 2 0 5
H 0 1 L	2 9 / 7 8 6
H 0 1 L	5 1 / 5 0