

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4195032号
(P4195032)

(45) 発行日 平成20年12月10日(2008.12.10)

(24) 登録日 平成20年10月3日(2008.10.3)

(51) Int.Cl. F 1
 H02M 3/28 (2006.01) H02M 3/28 H

請求項の数 4 (全 12 頁)

<p>(21) 出願番号 特願2005-507395 (P2005-507395) (86) (22) 出願日 平成15年8月1日(2003.8.1) (86) 国際出願番号 PCT/JP2003/009817 (87) 国際公開番号 W02005/013469 (87) 国際公開日 平成17年2月10日(2005.2.10) 審査請求日 平成17年3月22日(2005.3.22)</p>	<p>(73) 特許権者 000237662 富士通テレコムネットワークス株式会社 神奈川県川崎市高津区坂戸1丁目17番3号 (74) 代理人 100072718 弁理士 古谷 史旺 (72) 発明者 桑原 恭雄 神奈川県川崎市高津区坂戸1丁目17番3号 富士通アクセス株式会社内 審査官 櫻田 正紀</p>
---	---

最終頁に続く

(54) 【発明の名称】 直流電源装置

(57) 【特許請求の範囲】

【請求項1】

交流電源からの交流出力を受け付けて全波整流する全波整流回路と、
 前記全波整流回路によって全波整流された出力のうち高周波成分を除去する高周波抑制回路と、

前記高周波抑制回路をオン/オフ制御することによって前記全波整流における力率を改善するICと、

前記高周波抑制回路の出力を平滑する平滑コンデンサと、

前記平滑コンデンサの両端の電圧を、補助巻線を有するトランスを用いて直流-直流変換することにより負荷に一定電圧を出力するDC-DCコンバータと、

前記補助巻線の端から電流を取り出し、抵抗を介してコンデンサに蓄積し、前記コンデンサに生じる電圧を前記ICのV_{cc}端子に印加するとともに、前記負荷にされる電力容量が所定の電力容量を超えている場合には前記ICを連続的に駆動をさせ、超えていない場合には前記ICを間欠的に駆動させるIC駆動回路と

から構成されていることを特徴とする直流電源装置。

【請求項2】

交流電源からの交流出力を受け付けて全波整流する全波整流回路と、

前記全波整流回路によって全波整流された出力のうち高周波成分を除去する高周波抑制回路と、

前記高周波抑制回路をオン/オフ制御することによって前記全波整流における力率を改

善する I C と、

前記高周波抑制回路の出力を平滑する平滑コンデンサと、
前記平滑コンデンサの両端の電圧を、補助巻線を有するトランスを用いて直流 - 直流変換することにより負荷に一定電圧を出力する D C - D C コンバータと、
前記補助巻線の端から電流を取り出し、ダイオードと抵抗との直列回路を介してコンデンサに蓄積し、前記コンデンサに生じる電圧を前記 I C の V c c 端子に印加するとともに、前記負荷に入力される電力容量が所定の電力容量を超えている場合には前記 I C を連続的に駆動をさせ、超えていない場合には前記 I C を間欠的に駆動させる I C 駆動回路と
から構成されていることを特徴とする直流電源装置。

【請求項 3】

交流電源からの交流出力を受け付けて全波整流する全波整流回路と、
前記全波整流回路によって全波整流された出力のうち高周波成分を除去する高周波抑制回路と、
前記高周波抑制回路をオン / オフ制御することによって前記全波整流における力率を改善する I C と、

前記高周波抑制回路の出力を平滑する平滑コンデンサと、
前記平滑コンデンサの両端の電圧を、補助巻線を有するトランスを用いて直流 - 直流変換することにより負荷に一定電圧を出力する D C - D C コンバータと、
前記補助巻線の間タップから電流を取り出し、ダイオードを介してコンデンサに蓄積し、前記コンデンサに生じる電圧を前記 I C の V c c 入力端子に印加するとともに、前記負荷に入力される電力容量が所定の電力容量を超えている場合には前記 I C を連続的に駆動をさせ、超えていない場合には前記 I C を間欠的に駆動させる I C 駆動回路と
から構成されていることを特徴とする直流電源装置。

【請求項 4】

請求項 1 ないし請求項 3 のいずれか 1 項に記載の直流電源装置において、
 前記コンデンサの前段にツェナーダイオードを設けたことを特徴とする直流電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、交流電源から出力される交流を全波整流回路で直流に変換し、高周波抑制回路と平滑回路を経た後、D C - D C コンバータを用いて安定した直流電圧を出力する直流電源装置に適用されるものである。

【0002】

特に、負荷が無負荷の場合、又は負荷の入力容量が予め定められた値未満のとき、高周波抑制回路における電力消費を抑制して、消費電力の削減を図るのに適した直流電源装置に関する。

【背景技術】

【0003】

前記した直流電源装置の一例として、ノートパソコンのアダプタを例にして説明する。

【0004】

ノートパソコンのアダプタ（以下、単にアダプタと称する）は、ノートパソコンが電源オフの状態でも、若干の電力を消費している。また、アダプタの出力電圧は、100 ~ 240 V に対応したワールドワイドの仕様が一般的である。

【0005】

このようなアダプタは、力率改善のため、高周波抑制回路（P F C 回路）を備えている。特に、入力容量が 75 ワット以上のノートパソコンは、高周波抑制回路を備えることが、社団法人日本情報技術産業協会（J E I T A : Japan Electronic and Information Technology Industries Association）の規定によって定められている。

【0006】

図 7 を用いて、従来のノートパソコンのアダプタを例にして説明する。

10

20

30

40

50

【 0 0 0 7 】

図7において、1は交流電源（コンセント）、2は全波整流回路、3は高周波抑制回路（PFC回路）、4は平滑用コンデンサ、5はDC-DCコンバータ、LPは全波整流回路2のプラスライン、LMは全波整流回路2のマイナスラインである。

【 0 0 0 8 】

ここで、高周波抑制回路3は、チョークコイル31と補助巻線32とFET33と抵抗R34と転流ダイオードD35から構成されている。

【 0 0 0 9 】

また、高周波抑制回路3において、プラスラインLPには、図示するように、起動抵抗R1、コンデンサ7を介して、IC8が接続されている。また、高周波抑制回路3の補助巻線32は、図示するように、ダイオードD1、抵抗R2を介してIC8に接続されている。

10

【 0 0 1 0 】

また、IC8は、予め定められた所定電圧が供給されると、FET33をオン/オフ制御するパルスを出力するように構成されている。

【 0 0 1 1 】

DC-DCコンバータ5は、トランスTとFET51を備えている。DC-DCコンバータ5は、フライバック式コンバータでも、フォワード式コンバータでも、他の方式のものでよい。したがって、DC-DCコンバータ5の詳細な構成は、図示を省略している。

20

【 0 0 1 2 】

DC-DCコンバータ5において、プラスラインLPは、図示するように、起動抵抗R3を介して、IC11に接続されている。また、DC-DCコンバータ5のトランスTには、図示するように、補助巻線（バックアップ巻線）12が設けられている。補助巻線12は、図示するように、ダイオードD2、コンデンサ10が設けられ、IC11に電力を供給するように構成されている。

【 0 0 1 3 】

また、IC11は、予め定められた所定電圧が供給されると、FET51をオン/オフ制御するパルスを出力するように構成されている。

【 0 0 1 4 】

次に、図7に示す従来のアダプタの動作を説明する。

30

【 0 0 1 5 】

使用者は、アダプタの電源コードを交流電源（コンセント）1に接続する。これにより、アダプタが起動する。

【 0 0 1 6 】

全波整流回路2は、入力される交流を全波整流し、高周波抑制回路3に出力する。

【 0 0 1 7 】

コンデンサ7は、アダプタの起動時に、プラスラインLPと起動抵抗R1とを介して充電される。これにより、コンデンサ7の両端に生じる電圧がIC8に電圧Vccとして供給され、電圧Vccが予め定められた電圧を超えると、IC8が動作を開始する。IC8が動作を開始すると、FET33のゲートにパルスを出力し、FET33をオン/オフ制御する。したがって、高周波抑制回路3のFET33が、オン/オフ動作を開始する。これにより、平滑コンデンサ4の両端に、高電圧が発生する。ただし、起動抵抗R1によるコンデンサ7への充電では、IC8は、数個のパルスしか出力できない。このパルスが無くなる前に、チョークコイル31の補助巻線32に電圧が誘起され、ダイオードD1と抵抗R2を介してIC8を動作させるための電圧Vccを確保する。これにより、IC8は、継続動作可能な安定した電圧Vccを確保し、FET33を継続してオン/オフ制御することができる。

40

【 0 0 1 8 】

同様に、DC-DCコンバータ5においては、プラスラインLPと起動抵抗R3を介し

50

てコンデンサ10を充電する。これにより、コンデンサ10の両端に生じる電圧がIC11に電圧Vccとして供給され、電圧Vccが予め定められた電圧を超えると、IC11が動作を開始する。IC11が動作を開始すると、FET51のゲートにパルスを出し、FET51をオン/オフ制御する。したがって、DC-DCコンバータ5のFET51が、オン/オフ動作を開始する。ただし、起動抵抗R3によるコンデンサ10への充電では、IC11は、数個のパルスしか出力できない。そこで、パルスが無くなる前に、トランスTの補助巻線12の出力をダイオードD2で整流し、コンデンサ10を充電して、IC11を継続して動作させるのに十分な電圧Vccを確保する。こうして、DC-DCコンバータ5は、図示しないノートパソコン(負荷)に電力を供給する。

【0019】

10

以上に説明したように、図7に示す従来のアダプタの高周波抑制回路3は、電源投入時においては、FET33を起動抵抗R1とコンデンサ7によって動作させ、その後、補助巻線32の電圧を用いて動作させている。同様に、DC-DCコンバータ5は、電源投入時においては、FET51を起動抵抗R3とコンデンサ10によって動作させ、その後、補助巻線12の出力を用いて動作させている。こうして、アダプタは、所定の直流電力を出力する。

【0020】

しかし、前記した従来技術には、次のような問題点がある。

【0021】

前記した直流電源装置は、無負荷の状態、又は負荷の入力容量が75ワット未満でも動作する。しかし、前記したように、無負荷の状態又は負荷の入力容量が75ワット未満の場合、直流電源装置には、高周波抑制回路を設けることが義務付けられていない。

20

【0022】

そこで、無負荷の状態、又は負荷の入力容量が75ワット未満の状態、高周波抑制回路を備えた直流電源装置を運転すると、不要な電力を消費することになり、電力損失になる。具体的には、高周波抑制回路3を動作させるFET33のスイッチング動作に必要な電力、およびIC8を動作させるために必要な電力等が無駄になるのである。なお、高周波抑制回路3が動作しなくても、図7に示す構成の直流電源装置は、AC-DC変換を支障なく行う。

【0023】

30

なお、高周波抑制回路における無駄な電力消費を抑制するため、負荷の入力容量が所定値以下の場合、高周波抑制回路の動作を停止させる回路を設けることを内容とする技術がある(特開2000333453号公報参照)。

【発明の開示】

【発明が解決しようとする課題】

【0024】

本発明の目的は、高周波抑制回路を備えた直流電源装置を運転する場合、無負荷の状態、又は入力容量が予め定められた一定容量未満(例えば、75ワット未満)の状態において、高周波抑制回路の運転を間欠的に行って、電力損失を抑制するようにした直流電源装置を提供することにある。

40

【0025】

ここで、高周波抑制回路の運転を間欠的に行うとは、無負荷の状態、又は負荷の入力容量が一定容量未満の状態において、第1の期間に亘って高周波抑制回路を運転した後、第2の期間に亘って高周波抑制回路の運転を停止し、第1の期間と第2の期間を繰り返すことを意味する。また、第1の期間における高周波抑制回路の運転とは、第1の期間に亘って高周波抑制回路内のスイッチング素子をオン/オフ制御する複数のパルスを出力することを意味する。

【課題を解決するための手段】

【0026】

具体的には、次のようにして、前記目的を達成する。

50

【 0 0 2 7 】

第1の発明は、交流電源からの交流出力を受け付けて全波整流する全波整流回路と、全波整流回路によって全波整流された出力のうち高周波成分を除去する高周波抑制回路と、高周波抑制回路をオン/オフ制御することによって全波整流における力率を改善するICと、高周波抑制回路の出力を平滑する平滑コンデンサと、平滑コンデンサの両端の電圧を、補助巻線を有するトランスを用いて直流-直流変換することにより負荷に一定電圧を出力するDC-DCコンバータと、補助巻線の端から電流を取り出し、抵抗を介してコンデンサに蓄積し、コンデンサに生じる電圧を前記ICのV_{cc}端子に印加するとともに、負荷に入力される電力容量が所定の電力容量を超えている場合にはICを連続的に駆動をさせ、超えていない場合にはICを間欠的に駆動させるIC駆動回路とから構成される。

10

【 0 0 2 8 】

第2の発明は、交流電源からの交流出力を受け付けて全波整流する全波整流回路と、全波整流回路によって全波整流された出力のうち高周波成分を除去する高周波抑制回路と、高周波抑制回路をオン/オフ制御することによって全波整流における力率を改善するICと、高周波抑制回路の出力を平滑する平滑コンデンサと、平滑コンデンサの両端の電圧を、補助巻線を有するトランスを用いて直流-直流変換することにより負荷に一定電圧を出力するDC-DCコンバータと、補助巻線の端から電流を取り出し、ダイオードと抵抗との直列回路を介してコンデンサに蓄積し、コンデンサに生じる電圧をICのV_{cc}端子に印加するとともに、負荷に入力される電力容量が所定の電力容量を超えている場合にはICを連続的に駆動をさせ、超えていない場合にはICを間欠的に駆動させるIC駆動回路とから構成されている。

20

【 0 0 2 9 】

第3の発明は、交流電源からの交流出力を受け付けて全波整流する全波整流回路と、全波整流回路によって全波整流された出力のうち高周波成分を除去する高周波抑制回路と、高周波抑制回路をオン/オフ制御することによって全波整流における力率を改善するICと、高周波抑制回路の出力を平滑する平滑コンデンサと、平滑コンデンサの両端の電圧を、補助巻線を有するトランスを用いて直流-直流変換することにより負荷に一定電圧を出力するDC-DCコンバータと、補助巻線の中間タップから電流を取り出し、ダイオードを介してコンデンサに蓄積し、コンデンサに生じる電圧をICのV_{cc}入力端子に印加するとともに、負荷に入力される電力容量が所定の電力容量を超えている場合にはICを連続的に駆動をさせ、超えていない場合にはICを間欠的に駆動させるIC駆動回路とから構成されている。

30

【 0 0 3 0 】

第4の発明は、コンデンサの前段にツェイオードを設けている。

【 発明の効果 】

【 0 0 3 1 】

第1の発明によれば、トランスの補助巻線からICを駆動するための電圧を取得することができる。ここで、トランスの補助巻線は、負荷の入力容量が一定容量未満の状態のとき、出力が小さくなる。したがって、トランスの補助巻線から取得できる電圧が低くなるため、ICが駆動する状態と、駆動しない状態が交互に生じる。これにより、高周波抑制回路に設けられているスイッチング素子がオン/オフ制御される期間と、スイッチング素子がオン/オフ制御されない期間が交互に生じる間欠発振を行うことができる。したがって、無負荷又は負荷に入力容量が一定容量未満のとき、電力損失を抑制するようにした直流電源装置を提供することができる。

40

【 0 0 3 2 】

第2の発明によれば、補助巻線に誘起される電圧が低い場合、ICが駆動する状態と駆動しない状態とを、交互に切り替えることができ、高周波抑制回路において間欠発振することができる。

【 0 0 3 3 】

50

第3の発明によれば、ICが駆動する状態と駆動しない状態とを、交互に切り替えることができ、高周波抑制回路において間欠発振することができる。

【0034】

第4の発明によれば、ツェナーダイオードは、ICの動作を安定化するため、高周波抑制回路を安定して間欠発振させることができる。

【発明を実施するための最良の形態】

【0035】

以下、本発明の実施形態について説明する。

[第1の実施形態]

図1は、本発明の第1の実施形態を示す回路図である。図1において、図7に示す従来技術と同一部分には同一符号を付してその説明を省略する。図1に示す第1の実施形態が、図7に示す従来技術と異なるのは、次の点である。

【0036】

第1に起動抵抗R1が設けられていないこと、第2に高周波抑制回路3に補助巻線32が設けられていないこと、第3にダイオードD1と抵抗R2が設けられていないことである。さらに、第4に補助巻線12のダイオードD2が接続された側に、図示するように、ダイオードD3と抵抗R4とコンデンサ13が設けられていることである。

【0037】

以下、図1に示す第1の実施形態の動作について、図2に示す波形図を参照して説明する。図2に示す波形図は、無負荷運転時(DC-DCコンバータ5の出力側に負荷がない状態)のものである。

【0038】

使用者は、アダプタの電源コードを交流電源(コンセント)1に接続する(図2の時刻t1参照)。これにより、アダプタが起動する。全波整流回路2は、入力される交流を全波整流し、高周波抑制回路3に出力する。これによって、コンセントからの入力電圧が、例えば交流電圧100Vの場合、平滑コンデンサ4の両端に直流電圧として141Vが発生する(図2(c)の時刻t1~t3参照)。平滑コンデンサ4の電圧は、図2に示す時刻t3まで約141Vを保持し、これによって、IC11に起動抵抗R3を介して予め定められた所定電圧(約20V、図2(b)参照)が、電圧Vccとして供給される。その結果、IC11が動作を開始する(図2(b)の時刻t1~t2参照)。

【0039】

IC11が動作を開始すると、IC11はDC-DCコンバータ5のFET51をオン/オフ制御するパルスを出力する。これによって、DC-DCコンバータ5のFET51がオン/オフ制御され、DC-DCコンバータ5が動作を開始する。

【0040】

DC-DCコンバータ5が動作を開始すると、DC-DCコンバータ5に出力電圧(約20V)が発生する(図2(d)の時刻t2参照)。

【0041】

起動抵抗R3を介してのIC11の動作は、従来技術と同様に、パルスを数個出力するだけで消滅し、このままではIC11の動作も停止する。

【0042】

しかし、DC-DCコンバータ5の動作開始と共に、補助巻線12に誘起された電流は、ダイオードD2によって整流され、コンデンサ10によって平滑され、IC11に電圧Vccとして供給される。これによって、DC-DCコンバータ5は、動作を継続する。

【0043】

また、補助巻線12に誘起された電流は、ダイオードD3と抵抗R4とを介してコンデンサ13に供給され、コンデンサ13を充電する。これにより、IC8が継続して動作させるのに十分な電圧(約18V、図2(a)参照)が確保され、電圧Vccとして供給される。したがって、IC8は、図2(a)の時刻t3に示すように、動作を開始して、高

10

20

30

40

50

周波抑制回路3のFET33のゲートにパルスを出力する。その結果、平滑コンデンサ4はその両端に約380Vの電圧を発生させる(図2(c)の時刻t3参照)。

【0044】

時間が経過して時刻t4になると、上述したように、この運転は無負荷運転であるから、補助巻線12の誘起電圧が小さくなる(誘起電流が小さくなる)。そのため、コンデンサ13にたまる電荷が少なくなり、コンデンサ13の両端の電圧はIC8を動作させるために必要な電圧値を超えたり、超えなかったりする状態を交互に繰り返す。そして、コンデンサ13の両端の電圧が必要な電圧値を超えたタイミングでは発振を行い、超えないタイミングでは発振を行わない。したがって、間欠発振を繰り返す(図2(a)の矢印A参照)。

10

【0045】

図3を用いて、間欠発振について詳しく説明する。時刻t4になると(図2(a)の矢印A以降)、前記したように、コンデンサ13の両端の電圧が必要な電圧値を超えたタイミングでは発振(図中のB~C間)を行い、超えないタイミング(図中のC~B間)では発振を行わない。図3はこの状態を示す波形図である。

【0046】

すなわち、IC8に供給される電圧VccがIC8を動作させるために必要な電圧値を超えると、IC8は高周波抑制回路3のFET33をオン/オフ制御するパルスの出力を開始する(図中のB参照)。その後、IC8に供給されるVccが減少してIC8の駆動が停止すると(図中のC参照)、IC8は高周波抑制回路3のFET33をオン/オフ制御するパルスの出力を停止する。なお、発振している期間(図中のB~C間)は、IC8は多数のパルスを出力し、FET33を多数回オン/オフ制御している。しかし、発振していない期間(図中のC~B間)が存在するため、電力を大幅に抑制することができる。

20

【0047】

図4は、第1の実施形態において、負荷側に電子負荷装置を取り付けて実験した結果を示す波形図である。

【0048】

図4において、時刻t0~t1の期間は、電子負荷装置が無負荷(出力電流が0A)に設定されている期間である。時刻t1において、電子負荷装置を用いて徐々に負荷を掛けると、図示するように、時刻t2において出力電流が0.2Aを超える。そして、時刻t0~t2の期間に亘って、高周波抑制回路3は、間欠発振を行う。

30

【0049】

時刻t2において出力電流が0.2Aを超えた時点で、高周波抑制回路3が通常運転に切り替わる。時刻t2~t3の期間(徐々に負荷を大きくし、その後負荷を徐々に小さくした期間)は、通常運転が行われる。

【0050】

時刻t3~t4において、出力電流が0.2A~0Aに減少すると、図示するように、高周波抑制回路3が間欠発振に切り替わる。

【0051】

なお、以上の説明では、無負荷時の出力電流を0Aとして説明したが、ノートパソコン等の場合、ノートパソコン等の電源を切った状態においても、通常20~30mA程度の入力電流が流れる。このような状態においても、高周波抑制回路3は間欠発振を行い、電力抑制に寄与する。

40

【0052】

以上の説明から明らかなように、第1の実施形態によれば、無負荷時又は負荷の入力容量が一定容量未満の時、高周波抑制回路が間欠発振を行うので、従来技術のように連続発振を行う場合よりも、電力の消費を大幅に抑制することができる。また、図7に示す直流電源装置と比較して、追加の部品も不要であるため、コストダウンになる。

【0053】

なお、第1の実施形態によれば、コンデンサ13の容量を変えることにより、発振期間

50

を可変することができる。

【 0 0 5 4 】

また、第 1 の実施形態によれば、抵抗 R 4 は、補助巻線 1 2 から出力される電圧のうち、一定電圧を常に負う。ゆえに、コンデンサ 1 3 の電圧 (V c c) が上昇したり、下降したりするのを可能にしている。

【 0 0 5 5 】

さらに、第 1 の実施形態によれば、従来技術と比較して、部品数が減少するという利点がある。

[第 2 の実施形態]

図 5 は、本発明の第 2 の実施形態を示す回路図である。図 5 において、図 1 に示す第 1 の実施形態と同一部分には同一符号を付してその説明を省略する。図 5 に示す第 2 の実施形態が、図 1 に示す第 1 の実施形態と異なるのは、次の点である。

【 0 0 5 6 】

第 1 に、図 1 に示す第 1 の実施形態では、補助巻線 1 2 の端部からダイオード D 3 にラインを引き出していたのに対し、図 5 に示す第 2 の実施形態では、補助巻線 1 2 の途中 (中間タップ) からダイオード D 3 にラインを引き出している点である。すなわち、巻数を減らしていることである。

【 0 0 5 7 】

第 2 に、図 1 に示す第 1 の実施形態において設けられていた抵抗 R 4 が、図 5 に示す第 2 の実施形態では、設けられていない点である。

【 0 0 5 8 】

具体的には、第 2 の実施形態は、抵抗 R 4 の抵抗成分を補助巻線 1 2 に負わせた点だけが第 1 の実施形態と異なる。すなわち、第 2 の実施形態は、補助巻線 1 2 から低い電圧を取り出し、抵抗 R 4 に相当する抵抗値を補助巻線 1 2 に負わせている。換言すれば、第 2 の実施形態は、補助巻線 1 2 の中の抵抗成分を使って、第 1 の実施形態の抵抗 1 4 の役割を果たしているものである。

【 0 0 5 9 】

第 2 の実施形態の動作は、第 1 の実施形態の動作と同様であるので、説明を省略する。

【 0 0 6 0 】

第 2 の実施形態によれば、無負荷時又は負荷の入力容量が一定容量未満の時、高周波抑制回路が間欠発振を行うので、従来技術のように連続発振を行う場合よりも、電力の消費を大幅に抑制することができる。また、図 7 に示す直流電源装置と比較して、追加の部品も不要であるため、コストダウンになる。

【 0 0 6 1 】

なお、第 2 の実施形態によれば、コンデンサ 1 3 の容量を変えることにより、発振期間を可変することができる。

さらに、第 2 の実施形態によれば、従来技術と比較して、部品数が減少するという利点がある。

[第 3 の実施形態]

図 6 は、本発明の第 3 の実施形態を示す回路図である。図 6 において、図 1 に示す第 1 の実施形態と同一部分には同一符号を付してその説明を省略する。図 6 に示す第 3 の実施形態が、図 1 に示す第 1 の実施形態と異なるのは、次の点である。

【 0 0 6 2 】

すなわち、図 1 に示す第 1 の実施形態では、抵抗 R 4 とコンデンサ 1 3 が直接接続されていた。しかし、図 6 に示す第 3 の実施形態においては、図示するように、コンデンサ 1 3 の前段に間にツェナーダイオード 1 4 が設けられている。ツェナーダイオード 1 4 は、動作を安定化するため、IC 8 に供給される電圧 V c c を一定にするものである。具体的には、ツェナーダイオード 1 4 に供給される電圧 V c c がツェナー電圧以上にならないと、IC 8 に電圧 V c c が供給されない。したがって、直流電源装置の負荷の値が、ある一定値を超えないと、高周波抑制回路 3 は起動しないため、無駄な電力消費を抑制すること

10

20

30

40

50

ができる。

【0063】

第3の実施形態は、第1、および第2の実施形態においても、コンデンサ13の前段にツェナーダイオード14を設けることにより、適用することができる。

【0064】

第3の実施形態の動作は、第1の実施形態の動作と同様であるので、説明を省略する。

【0065】

第3の実施形態によれば、無負荷時又は負荷の入力容量が一定容量未満の時、高周波抑制回路が間欠発振を行うので、従来技術のように連続発振を行う場合よりも、電力の消費を大幅に抑制することができる。また、図7に示す直流電源装置と比較して、追加の部品も不要であるため、コストダウンになる。

10

【0066】

なお、第3の実施形態によれば、コンデンサ13の容量を変えることにより、発振期間を可変することができる。

【0067】

また、第3の実施形態によれば、抵抗R4は、補助巻線12から出力される電圧のうち、一定電圧を常に負う。ゆえに、コンデンサ13の電圧(Vcc)が上昇したり、下降したりするのを可能にしている。

【0068】

さらに、第3の実施形態によれば、従来技術と比較して、部品数が減少するという利点がある。

20

【産業上の利用可能性】

【0069】

本発明によれば、高周波抑制回路を備えた直流電源装置を運転する場合、無負荷の状態、又は負荷の入力容量が予め定められた値未満のとき(例えば、入力容量が75ワット未満のとき)、高周波抑制回路を間欠発振させることにより、電力損失を抑制することができる。

【0070】

ここで、直流電源装置に用いられるDC-DCコンバータは、フライバック式コンバータでも、フォワード式コンバータでも、他の方式のものでもよい。

30

【0071】

さらに、高周波抑制回路に設けられているスイッチング素子は、FETに限らず、IGBT等でもよい。

【0072】

さらに、通常、高周波抑制回路の電力損失を抑制するためには、専用の回路を設ける必要があるため、部品数が増える。しかし、この発明では、従来技術と比較して部品数を減らして、高周波抑制回路の電力損失を抑制することができる。

【図面の簡単な説明】

【0073】

【図1】本発明の第1の実施形態を示す回路図

40

【図2】本発明の第1の実施形態の動作を説明するための波形図

【図3】本発明の第1の実施形態の動作を説明するための波形図


【図4】本発明の第1の実施形態の動作を説明するための波形図

【図5】本発明の第2の実施形態を示す回路図


【図6】本発明の第3の実施形態を示す回路図

【図7】従来のノートパソコンのアダプタの一例を示す図


【図1】




【図2】




【図3】




【図4】




【図5】



【図6】



【図7】



フロントページの続き

- (56)参考文献 特開平08 - 111975 (JP, A)
特開平07 - 135774 (JP, A)
特開2001 - 218467 (JP, A)
特開2001 - 016851 (JP, A)
特開平08 - 172773 (JP, A)
特開2000 - 333453 (JP, A)
特開2003 - 169478 (JP, A)
特開2001 - 157450 (JP, A)
特開平06 - 339267 (JP, A)
特開2001 - 103743 (JP, A)
特開平10 - 028372 (JP, A)

- (58)調査した分野(Int.Cl., DB名)

H02M 3/00-3/44