

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2020年2月6日(06.02.2020)



(10) 国際公開番号

WO 2020/026080 A1

(51) 国際特許分類:
H04N 5/374 (2011.01)

(21) 国際出願番号: PCT/IB2019/056306

(22) 国際出願日: 2019年7月24日(24.07.2019)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:
特願 2018-146486 2018年8月3日(03.08.2018) JP

(71) 出願人: 株式会社半導体エネルギー研究所
(SEMICONDUCTOR ENERGY LABORATORY
CO., LTD.) [JP/JP]; 〒2430036 神奈川県厚木
市長谷 3 9 8 Kanagawa (JP).


(72) 発明者: 渡 邊 一 徳 (WATANABE, Kazunori);
〒2430036 神奈川県厚木市長谷 3 9 8 株式会
社半導体エネルギー研究所内 Kanagawa (JP).
川 島 進 (KAWASHIMA, Susumu); 〒2430036 神
奈川県厚木市長谷 3 9 8 株式会社半導体エ
ネルギー研究所内 Kanagawa (JP).

(81) 指定国(表示のない限り、全ての種類の国内保
護が可能): AE, AG, AL, AM, AO, AT, AU, AZ,
BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH,
CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO,
DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT,
HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH,
KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY,
MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ,
NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT,

(54) Title: OPERATION METHOD OF IMAGE CAPTURING DEVICE

(54) 発明の名称: 撮像装置の動作方法

[図1]



(57) Abstract: Provided is an image capturing device having fine pixels. A pixel includes a photoelectric conversion element, first and second transistors, and a capacitor element. One electrode of the photoelectric conversion element is electrically connected to one of a source and a drain of the first transistor, the other of the source and the drain of the first transistor is electrically connected to the gate of the second transistor, and the gate of the second transistor is electrically connected to one electrode of the capacitor element. In the first period, image capture data corresponding to the illuminance

QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL,
SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA,
UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

— 国際調査報告 (条約第21条(3))

of light with which the photoelectric conversion element is irradiated are written to the pixel by supplying a first potential to the other electrode of the capacitor element and turning on the first transistor In the second period, image capture data are read from the pixel by supplying a second potential to the other electrode of the capacitor element.

(57) 要約: 要約書 微細化した画素を有する撮像装置を提供する。画素には光電変換素子と、第1及び第2のトランジスタと、容量素子と、が設けられる。光電変換素子の一方の電極は、第1のトランジスタのソース又はドレインの一方と電気的に接続され、第1のトランジスタのソース又はドレインの他方は、第2のトランジスタのゲートと電気的に接続され、第2のトランジスタのゲートは、容量素子の一方の電極と電気的に接続されている。第1の期間において、容量素子の他方の電極に第1の電位を供給し、また第1のトランジスタをオン状態とすることにより、光電変換素子に照射された光の照度に対応する撮像データを画素に書き込む。また、第2の期間において、容量素子の他方の電極に第2の電位を供給することにより、撮像データを画素から読み出す。

明細書

発明の名称
撮像装置の動作方法

技術分野

[0001]

本発明の一態様は、撮像装置、及びその動作方法に関する。

[0002]

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、又は、製造方法に関するものである。又は、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、又は、それらの製造方法、を一例として挙げることができる。

[0003]

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。

背景技術

[0004]

基板上に形成された酸化物半導体薄膜を用いてトランジスタを構成する技術が注目されている。例えば、オフ電流が極めて低いトランジスタである、酸化物半導体を有するトランジスタを画素回路に用いる構成の撮像装置が特許文献1に開示されている。

[0005]

また、画素を微細化した撮像装置が特許文献2に開示されている。

[先行技術文献]

[特許文献]

[0006]

[特許文献1] 特開2011-119711号公報

[特許文献2] 国際公開第2016/158439号

発明の概要

発明が解決しようとする課題

[0007]

撮像装置が有する画素の微細化により、高解像度の撮像データを取得することができるようになる。一方、特に表面照射型の撮像装置において、画素が有する光電変換素子の微細化により光電変換素子の受光面積が縮小し、画素の光検出感度が低下する場合がある。また、画素の微細化により、撮像データとして画素に保持できる電荷量が小さくなる場合がある。以上により、特に低照度下での撮像において、撮像データのS/N比が低下する場合がある。

[0008]

したがって、本発明の一態様では、微細化した画素を有する撮像装置の動作方法を提供することを課題の一つとする。又は、受光面積が大きい撮像装置の動作方法を提供することを課題の一つとする。

又は、光検出感度の高い撮像装置の動作方法を提供することを課題の一つとする。又は、S/N比の高い撮像装置の動作方法を提供することを課題の一つとする。又は、高品位な撮像データを取得することができる撮像装置の動作方法を提供することを課題の一つとする。又は、高ダイナミックレンジの撮像装置の動作方法を提供することを課題の一つとする。又は、誤動作の発生を抑制する撮像装置の動作方法を提供することを課題の一つとする。又は、信頼性の高い撮像装置の動作方法を提供することを課題の一つとする。又は、新規な撮像装置の動作方法を提供することを課題の一つとする。又は、新規な撮像装置等を提供することを課題の一つとする。又は、新規な半導体装置等を提供することを課題の一つとする。

[0009]

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項等の記載から、自ずと明らかとなるものであり、明細書、図面、請求項等の記載から、これら以外の課題を抽出することが可能である。

課題を解決するための手段

[0010]

本発明の一態様は、画素を有し、画素は、光電変換素子と、第1のトランジスタと、第2のトランジスタと、容量素子と、を有し、光電変換素子の一方の電極は、第1のトランジスタのソース又はドレインの一方と電気的に接続され、第1のトランジスタのソース又はドレインの他方は、第2のトランジスタのゲートと電気的に接続され、第2のトランジスタのゲートは、容量素子の一方の電極と電気的に接続されている撮像装置の動作方法であって、第1の期間において、容量素子の他方の電極に第1の電位を供給し、かつ第1のトランジスタをオン状態とすることにより、光電変換素子に照射された光の照度に対応する撮像データを画素に書き込み、第2の期間において、容量素子の他方の電極に第2の電位を供給することにより、撮像データを画素から読み出す撮像装置の動作方法である。

[0011]

又は、上記態様において、第1の期間において、第2のトランジスタはオフ状態であり、第2の期間において、第2のトランジスタはオン状態であってもよい。

[0012]

又は、上記態様において、第2のトランジスタは、nチャネル型トランジスタであり、第2の電位は、第1の電位より高くてもよい。

[0013]

又は、上記態様において、第2のトランジスタは、pチャネル型トランジスタであり、第2の電位は、第1の電位より低くてもよい。

[0014]

又は、本発明の一態様は、画素を有し、画素は、光電変換素子と、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、容量素子と、を有し、光電変換素子の一方の電極は、第1のトランジスタのソース又はドレインの一方と電気的に接続され、第1のトランジスタのソース又はドレインの他方は、第2のトランジスタのゲートと電気的に接続され、第2のトランジスタのゲートは、第3のトランジスタのソース又はドレインの一方と電気的に接続され、第3のトランジスタのソース又はドレインの一方は、容量素子の一方の電極と電気的に接続されている撮像装置の動作方法であって、第1の期間において、第3のトランジスタをオン状態とすることにより、第2のトランジ

スタのゲートの電位をリセットし、第2の期間において、容量素子の他方の電極に第1の電位を供給し、かつ第1のトランジスタをオン状態、第3のトランジスタをオフ状態とすることにより、光電変換素子に照射された光の照度に対応する撮像データを画素に書き込み、第3の期間において、容量素子の他方の電極に第2の電位を供給することにより、撮像データを画素から読み出す撮像装置の動作方法である。

[0015]

又は、上記態様において、第1及び第2の期間において、第2のトランジスタはオフ状態であり、第3の期間において、第2のトランジスタはオン状態であってもよい。

[0016]

又は、上記態様において、第2のトランジスタは、nチャネル型トランジスタであり、第2の電位は、第1の電位より高くてもよい。

[0017]

又は、上記態様において、第2のトランジスタは、pチャネル型トランジスタであり、第2の電位は、第1の電位より低くてもよい。

[0018]

又は、上記態様において、第1のトランジスタは、チャネル形成領域に金属酸化物を有し、金属酸化物は、 In と、 Zn と、 M (M は Al 、 Ti 、 Ga 、 Sn 、 Y 、 Zr 、 La 、 Ce 、 Nd 又は Hf)と、を有してもよい。

発明の効果

[0019]

本発明の一態様を用いることで、微細化した画素を有する撮像装置の動作方法を提供することができる。又は、受光面積が大きい撮像装置の動作方法を提供することができる。又は、光検出感度の高い撮像装置の動作方法を提供することができる。又は、 S/N 比の高い撮像装置の動作方法を提供することができる。又は、高品位な撮像データを取得することができる撮像装置の動作方法を提供することができる。又は、高ダイナミックレンジの撮像装置の動作方法を提供することができる。又は、誤動作の発生を抑制する撮像装置の動作方法を提供することができる。又は、信頼性の高い撮像装置の動作方法を提供することができる。又は、新規な撮像装置の動作方法を提供することができる。又は、新規な撮像装置等を提供することができる。又は、新規な半導体装置等を提供することができる。

図面の簡単な説明

[0020]

[図1] 図1(A)は、画素の構成例を説明する図である。図1(B)は、画素の動作の一例を説明する図である。

[図2] 図2(A)は、画素の構成例を説明する図である。図2(B)は、画素の動作の一例を説明する図である。

[図3] 図3は、撮像装置の構成例を説明する図である。

[図4] 図4は、撮像装置の構成例を説明する図である。

[図5] 図5は、撮像装置の構成例を説明する図である。

[図6] 図6は、撮像装置の構成例を説明する図である。

[図7] 図7は、撮像装置の構成例を説明する図である。

[図8] 図8は、撮像装置の動作の一例を説明する図である。

[図 9] 図 9 (A) 乃至図 9 (D) は、画素の構成例を説明する図である。

[図 10] 図 10 (A) 乃至図 10 (C) は、撮像装置の構成例を説明する図である。

[図 11] 図 11 (A) 乃至図 11 (E) は、撮像装置の構成例を説明する図である。

[図 12] 図 12 (A) 及び図 12 (B) は、撮像装置の構成例を説明する図である。

[図 13] 図 13 (A) 及び図 13 (B) は、撮像装置の構成例を説明する図である。

[図 14] 図 14 (A) 乃至図 14 (C) は、撮像装置の構成例を説明する図である。

[図 15] 図 15 (A 1) 乃至図 15 (A 3)、及び図 15 (B 1) 乃至図 15 (B 3) は、撮像装置を収めたパッケージ、モジュールの構成例を説明する斜視図である。

[図 16] 図 16 (A) 乃至図 16 (F) は、電子機器の一例を説明する図である。

発明を実施するための形態

[0021]

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、主旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

[0022]

また、以下に示される複数の実施の形態は、適宜組み合わせることが可能である。また、1つの実施の形態の中に複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。

[0023]

なお、本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。

[0024]

また、図面等において、大きさ、層の厚さ、領域等は、明瞭化のため誇張されている場合がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値等に限定されない。

[0025]

また、図面等において、同一の要素又は同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。

[0026]

また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。

[0027]

また、本明細書等において、「上」及び「下」等の配置を示す用語は、構成要素の位置関係が、「直上」又は「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。

[0028]

また、本明細書等において、「第1」、「第2」、「第3」等の序数詞は、構成要素の混同を避けるため

に付したものであり、数的に限定するものではない。

[0029]

また、本明細書等において、「電氣的に接続」とは、「何らかの電氣的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電氣的作用を有するもの」は、接続対象間での電氣信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電氣的作用を有するもの」には、電極及び配線をはじめ、トランジスタ等のスイッチング素子、抵抗素子、インダクタ、容量素子、その他の各種機能を有する素子等が含まれる。

[0030]

また、本明細書等において、「電圧」とは、ある電位と基準の電位（例えば、グラウンド電位）との電位差のことを示す場合が多い。よって、電圧と電位差とは言い換えることができる。なお、単に「電位」という意味で「電圧」という用語を用いる場合がある。また、「ある電位（基準電位、接地電位等）との電位差」という意味で「電位」という用語を用いる場合がある。よって、「電位」という用語と「電圧」という用語とは、互いに入れ替えることができる場合がある。

[0031]

また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む、少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域、又はドレイン電極）とソース（ソース端子、ソース領域、又はソース電極）の間にチャンネル形成領域を有しており、チャンネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャンネル形成領域とは、電流が主として流れる領域をいう。

[0032]

また、ソースの機能、及びドレインの機能は、異なる極性のトランジスタを採用する場合、及び回路動作において電流の方向が変化する場合等には入れ替わることがある。このため、本明細書等において、ソースという用語と、ドレインという用語は、入れ替えて用いることができるものとする。

[0033]

また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。また、当該オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソース電流をいう場合がある。また、オフ電流と同じ意味で、リーク電流という場合がある。また、本明細書等において、オフ電流とは、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。

[0034]

また、本明細書等において、金属酸化物（metal oxide）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Oxide Semiconductorともいう）等に分類される。

[0035]

例えば、トランジスタのチャンネル形成領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも1つを有する場合、当該金属酸化物を、金属酸化物半導体（metal oxide semiconductor）とすることができる。すなわち、チャンネル形成領域に金属酸化物を有するトランジスタを、「酸化物半導体トランジスタ」、「OSトランジスタ」ということができる。

[0036]

また、本明細書等において、窒素を有する金属酸化物も金属酸化物 (metal oxide) と呼称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物 (metal oxynitride) と呼称してもよい。金属酸化物の詳細については後述する。

[0037]

(実施の形態1)

本実施の形態では、本発明の一態様である撮像装置及びその動作方法について説明する。

[0038]

本発明の一態様は、選択トランジスタを有さない画素が設けられた撮像装置の動作方法である。当該画素は、書き込まれた撮像データを読み出す際に当該撮像データを増幅する機能を有する増幅トランジスタと、書き込まれた撮像データを電荷として保持する機能を有する容量素子と、を有する。増幅トランジスタのゲートは、容量素子の一方の電極と電気的に接続されている。

[0039]

本発明の一態様の撮像装置の動作方法では、画素に撮像データを書き込む期間と、画素から撮像データを読み出す期間と、で容量素子の他方の電極に供給する電位を異ならせる。具体的には、画素に撮像データを書き込む期間では、増幅トランジスタがオフ状態となり、画素から撮像データを読み出す期間では、増幅トランジスタがオン状態となるように、容量素子の他方の電極に供給する電位を調整する。これにより、画素に選択トランジスタを設けなくても、撮像装置を正常に動作させることができる。

[0040]

本明細書等において、nチャネル型トランジスタでは、例えばソースに対するゲートの電圧 V_{gs} がしきい値電圧未満である状態をオフ状態といい、ソースに対するゲートの電圧 V_{gs} がしきい値電圧以上である状態をオン状態という。また、pチャネル型トランジスタでは、例えばソースに対するゲートの電圧 V_{gs} がしきい値電圧より高い状態をオフ状態といい、ソースに対するゲートの電圧 V_{gs} がしきい値電圧以下である状態をオン状態という。

[0041]

画素に選択トランジスタを設けないことにより、画素に設けられるトランジスタの数を減少させることができるので、画素を微細化することができる。また、特に本発明の一態様の撮像装置が表面照射型の撮像装置である場合において、画素に設けられる光電変換素子の受光面積を増加させることができ、画素の光検出感度を増加させることができる。さらに、画素に設けられる容量素子、及び増幅トランジスタ等の占有面積を増加させることができるので、撮像データとして画素に保持できる電荷量を増加させることができる。以上により、画素を微細化しつつ、S/N比を高めることができる。よって、本発明の一態様の撮像装置は、高品位な撮像データを取得することができる。

[0042]

<画素の構成例1>

図1(A)は、本発明の一態様の撮像装置に用いることができる画素10の構成例を説明する図である。画素10は、光電変換素子11と、トランジスタ12と、トランジスタ13と、容量素子14と、トランジスタ15とを有する。ここで、トランジスタ12、トランジスタ13、及びトランジスタ15は、すべてnチャネル型トランジスタとすることができる。また、説明の便宜のため、図1(A)には画素10に含まれない電流源16を示している。なお、画素10の構成例を示す他の図でも、画

素 10 に含まれない電流源 16 を示している。

[0043]

光電変換素子 11 の一方の電極 (図 1 (A) ではアノード) は、トランジスタ 12 のソース又はドレインの一方と電氣的に接続されている。トランジスタ 12 のソース又はドレインの他方は、トランジスタ 13 のソース又はドレインの一方と電氣的に接続されている。トランジスタ 13 のソース又はドレインの一方は、容量素子 14 の一方の電極と電氣的に接続されている。容量素子 14 の一方の電極は、トランジスタ 15 のゲートと電氣的に接続されている。

[0044]

ここで、トランジスタ 12 のソース又はドレインの他方、トランジスタ 13 のソース又はドレインの一方、容量素子 14 の一方の電極、及びトランジスタ 15 のゲートが電氣的に接続されている配線をノード FD とする。

[0045]

トランジスタ 12 のゲートは、配線 22 と電氣的に接続されている。トランジスタ 13 のゲートは、配線 23 と電氣的に接続されている。容量素子 14 の他方の電極は、配線 24 と電氣的に接続されている。トランジスタ 15 のソース又はドレインの一方は、配線 25 と電氣的に接続されている。配線 25 は、電流源 16 の一方の電極と電氣的に接続されている。

[0046]

光電変換素子 11 の他方の電極 (図 1 (A) ではカソード) は、配線 31 と電氣的に接続されている。トランジスタ 13 のソース又はドレインの他方は、配線 33 と電氣的に接続されている。トランジスタ 15 のソース又はドレインの他方は、配線 35 と電氣的に接続されている。電流源 16 の他方の電極は、配線 36 と電氣的に接続されている。

[0047]

配線 22 及び配線 23 は、ゲート線としての機能を有し、トランジスタ 12 のオンオフを制御する信号が配線 22 を介してトランジスタ 12 に供給され、トランジスタ 13 のオンオフを制御する信号が配線 23 を介してトランジスタ 13 に供給される。配線 24 は、信号線としての機能を有し、配線 24 を介して容量素子 14 の他方の電極に信号が供給される。配線 25 は、データ線としての機能を有し、画素 10 に書き込まれた撮像データは、配線 25 を介して信号 OUT として画素 10 の外部に出力される。

[0048]

配線 31、配線 35、及び配線 36 は、電源線としての機能を有し、配線 31、配線 35、及び配線 36 には例えば定電位を供給することができる。ここで、配線 31 に供給される電位を電位 VPD、配線 35 に供給される電位を電位 VPI、配線 36 に供給される電位を電位 VPO とする。電位 VPD は、例えば高電位とすることができる。

[0049]

本明細書等において、低電位は、例えば接地電位、又は負電位とすることができる。また、高電位は、低電位より高い電位、例えば正電位とすることができる。なお、低電位を正電位とし、高電位を低電位より高い正電位としてもよい。

[0050]

配線 33 は、リセット電源線としての機能を有し、配線 33 にはリセット電位である電位 VRS を与えることができる。電位 VRS は、電位 VPD より低い電位とすることができ、例えば負電位とする

ことができる。

[0051]

光電変換素子11として、フォトダイオードを用いることができる。光電変換素子11には、光が照射されると当該光の照度に応じた電荷が蓄積される。

[0052]

トランジスタ12は、光電変換素子11への露光により光電変換素子11に蓄積された電荷の、ノードFDへの転送を制御する、転送トランジスタとしての機能を有する。トランジスタ12をオン状態とすることにより、光電変換素子11に蓄積された電荷がノードFDに転送される。これにより、ノードFDの電位が光電変換素子11に照射された光の照度に応じた電位となり、画素10に撮像データが書き込まれる。その後、トランジスタ12をオフ状態とすることにより、ノードFDに電荷が保持される。よって画素10に書き込まれた撮像データが保持される。

[0053]

トランジスタ13は、ノードFDの電位のリセットを制御する、リセットトランジスタとしての機能を有する。光電変換素子11への露光を開始する前に、トランジスタ12及びトランジスタ13をオン状態とすることにより、光電変換素子11及びノードFDに蓄積された電荷をリセットすることができる。これにより、ノードFDの電位をリセットすることができる。具体的には、ノードFDの電位を例えば電位VRSとすることができる。

[0054]

容量素子14は、光電変換素子11からノードFDに転送された電荷等を保持する機能を有する。トランジスタ15は、画素10に保持された撮像データを増幅して画素10の外部に読み出す、増幅トランジスタとしての機能を有する。

[0055]

電流源16は、配線25に流れる電流を一定値とする機能を有する。電流源16は、例えばトランジスタにより構成することができる。電流源16がトランジスタである場合、当該トランジスタのソース又はドレインの一方を配線25と電気的に接続し、当該トランジスタのソース又はドレインの他方を配線36と電気的に接続することができる。また、当該トランジスタのゲートにはバイアス電位を供給することができ、当該トランジスタはバイアストランジスタとしての機能を有するということができる。

[0056]

前述のように、配線35及び配線36には定電位が供給される。よって、トランジスタ15と、電流源16とにより、ソース接地増幅回路、又はソースフォロア回路が構成されるということができる。ここで、図1(A)に示す構成の画素10では、トランジスタ15はnチャネル型トランジスタである。よって、電位VPIが電位VPOより低い場合、ソース接地増幅回路が構成され、電位VPIが電位VPOより高い場合、ソースフォロア回路が構成されるということができる。例えば、電位VPIが低電位であり、電位VPOが高電位である場合、トランジスタ15と電流源16によりソース接地増幅回路が構成されるということができる。また、電位VPIが高電位であり、電位VPOが低電位である場合、トランジスタ15と電流源16によりソースフォロア回路が構成されるということができる。

[0057]

なお、図1(A)に示す電流源16には、トランジスタ15と電流源16によりソース接地増幅回路

が構成される場合に、電流源 16 を流れる電流の向きを矢印で示している。他の図でも、電流源には、当該電流源と増幅トランジスタによりソース接地増幅回路が構成される場合に、当該電流源を流れる電流の向きを矢印で示す。

[0058]

図 1 (A) に示すようにトランジスタ 15 が n チャネル型トランジスタであるとする、トランジスタ 15 と電流源 16 によりソース接地増幅回路が構成される場合は、トランジスタ 15 のゲート電圧、つまりノード FD の電位 V_{FD} が電位 " $V_{PI} + V_{th}$ " 以上となると、トランジスタ 15 がオン状態となり、配線 25 の電位は電位 " $V_{FD} + V_{th}$ " となる。また、トランジスタ 15 と電流源 16 によりソースフォロア回路が構成される場合は、トランジスタ 15 のゲート電圧が電位 " $V_{PO} + V_{th} + V_{CSN}$ " 以上となると、トランジスタ 15 がオン状態となり、配線 25 の電位は電位 " $V_{FD} - V_{th}$ " となる。ここで、電位 V_{th} は、トランジスタ 15 のしきい値電圧を示す。また、トランジスタ 15 が n チャネル型トランジスタであるとする、トランジスタ 15 と電流源 16 によりソースフォロア回路が構成される場合、電流源 16 の一方の電極の電位と、電流源 16 の他方の電極の電位と、の差が電位 V_{CSN} 以上である場合に、電流源 16 に電流が流れるものとする。

[0059]

トランジスタ 15 と電流源 16 によりソース接地増幅回路が構成される場合、画素 10 を高速に動作させることができる。一方、トランジスタ 15 と電流源 16 によりソースフォロア回路が構成される場合、信号 OUT の電位の精度を高いものとすることができる。

[0060]

図 1 (A) に示すように、画素 10 は、撮像データを読み出す画素 10 を選択する機能を有し、例えばソース又はドレインの一方がトランジスタ 15 のソース又はドレインの一方の電極と電氣的に接続され、ソース又はドレインの他方が配線 25 と電氣的に接続されるように設けることができる選択トランジスタが設けられていない。このため、増幅トランジスタとしての機能を有するトランジスタ 15 のソース又はドレインの一方は、データ線としての機能を有する配線 25 と電氣的に接続され、トランジスタ 15 のソース又はドレインの他方は、電源線としての機能を有する配線 35 と電氣的に接続されている。

[0061]

ここで、トランジスタ 12 及びトランジスタ 13 に、オフ電流が極めて小さいトランジスタを用いることにより、ノード FD で電荷を保持できる期間を極めて長くすることができる。よって、画素 10 に書き込まれた撮像データを極めて長い期間保持することができる。このため、詳細は後述するが、回路構成、及び／又は動作方法を複雑にすることなく、全画素で同時に電荷の蓄積動作を行うグローバルシャッタ方式を適用することができる。オフ電流が極めて小さいトランジスタとして、例えば OS トランジスタが挙げられる。

[0062]

なお、トランジスタ 15 に OS トランジスタを用いてもよい。本発明の一態様の撮像装置が有するトランジスタをすべて OS トランジスタとすることにより、簡易な方法で撮像装置を作製することができる。

[0063]

また、OS トランジスタと、チャネル形成領域にシリコンを用いたトランジスタ（以下、Si トランジスタ）と、を任意に組み合わせて適用してもよい。また、すべてのトランジスタを Si トランジスタ

タとしてもよい。Siトランジスタとしては、アモルファスシリコンを有するトランジスタ、結晶性のシリコン（代表的には、低温ポリシリコン）を有するトランジスタ、単結晶シリコンを有するトランジスタ等が挙げられる。

[0064]

図1(B)は、図1(A)に示す構成の画素10の動作の一例を説明するタイミングチャートである。なお、図1(B)等において、“H”は高電位を示し、“L”は低電位を示す。また、前述のように、電位 V_{th} はトランジスタ15のしきい値電圧を示す。

[0065]

ここで、トランジスタ15と、電流源16と、によりソース接地増幅回路が構成されているものとする。また、ノードFDの容量結合係数は k (k は0より大きく、かつ1以下の実数)とする。ここで、 k は容量素子14の容量、トランジスタ15のゲート容量、及び寄生容量等によって算出される。

[0066]

さらに、電位の分配、結合、又は損失といった、回路の構成又は動作タイミング等に起因する電位の詳細な変化は勘案しない。なお、以上述べた点は図1(B)以外のタイミングチャートにおいても同様とする。

[0067]

時刻 T_1 乃至時刻 T_2 において、配線22及び配線23の電位を高電位とし、配線24の電位を電位 V_{write} とすると、トランジスタ12及びトランジスタ13がオン状態となり、ノードFDの電位がリセット電位である電位 V_{RS} となる。これにより、光電変換素子11及びノードFDに蓄積された電荷がリセットされる。よって、時刻 T_1 乃至時刻 T_2 は、リセット動作を行う期間であるといえることができる。なお、電位 V_{write} については後述する。

[0068]

ここで、電位 V_{RS} は、電位“ $V_{PI} + V_{th}$ ”以下の電位とすることができ、また前述のようにトランジスタ15はnチャネル型のトランジスタである。よって、時刻 T_1 乃至時刻 T_2 において、トランジスタ15はオフ状態となる。

[0069]

時刻 T_2 乃至時刻 T_3 において、配線22の電位を高電位、配線23の電位を低電位とすると、トランジスタ12がオン状態、トランジスタ13がオフ状態となる。これにより、光電変換素子11に照射された光の照度に応じて光電変換素子11に蓄積された電荷が、ノードFDに転送される。ここで、例えば高電位とすることができる電位 V_{PD} は電位 V_{RS} より高いことから、光電変換素子11に照射された光の照度に応じてノードFDの電位が上昇する。以上により、画素10に撮像データが書き込まれる。よって、時刻 T_2 乃至時刻 T_3 は、書き込み動作を行う期間であるといえることができる。なお、配線24の電位は電位 V_{write} とする。

[0070]

時刻 T_3 乃至時刻 T_4 において、配線22及び配線23の電位を低電位とすると、トランジスタ12及びトランジスタ13がオフ状態となる。これにより、書き込み動作が終了し、ノードFDの電位が保持される。したがって、画素10に撮像データが保持される。よって、時刻 T_3 乃至時刻 T_4 は、保持動作を行う期間であるといえることができる。なお、配線24の電位は電位 V_{write} とする。

[0071]

ここで、電位 V_{RS} の高さは、時刻 T_2 乃至時刻 T_4 において、光電変換素子11に照射される光の

照度によらずにトランジスタ15がオフ状態となるように設定することが好ましい。具体的には、光電変換素子11に照射される光の照度として想定される最大限の照度の光が、光電変換素子11に照射された場合であっても、トランジスタ15のゲートの電位が電位“ $V_{PI} + V_{th}$ ”より低くなるように電位 V_{RS} の高さを設定することが好ましい。例えば、電位 V_{PI} が接地電位である場合、電位 V_{RS} は負電位とすることが好ましい。これにより、意図しない電流がトランジスタ15を介して配線25に流れることを抑制することができる。よって、本発明の一態様の撮像装置の誤動作を抑制することができる。

[0072]

時刻T4乃至時刻T5において、配線22及び配線23の電位を低電位とする。これにより、トランジスタ12及びトランジスタ13がオフ状態となる。また、配線24の電位を電位 V_{read} とする。ここで、電位 V_{read} は電位 V_{write} より高い電位とする。これにより、ノードFDの電位が容量結合によって電位“ $k(V_{read} - V_{write})$ ”だけ上昇し、トランジスタ15がオン状態となる。トランジスタ15がオン状態となることにより、データ線としての機能を有する配線25の電位が、ノードFDの電位に対応する電位となる。つまり、画素10に保持された撮像データが読み出される。よって、時刻T4乃至時刻T5は、読み出し動作を行う期間であるといえることができる。

[0073]

ここで、電位“ $V_{read} - V_{write}$ ”の高さは、電位“ $\{(V_{PI} + V_{th}) - V_{RS}\} / k$ ”以上であることが好ましい。これにより、光電変換素子11に照射される光の照度によらずにトランジスタ15をオン状態とすることができる。具体的には、時刻T3乃至時刻T4におけるノードFDの電位が電位 V_{RS} であっても、トランジスタ15のゲートの電位を電位“ $V_{PI} + V_{th}$ ”以上とすることができるので、トランジスタ15をオン状態とすることができる。これにより、光電変換素子11に照射される光の照度が低い場合であっても、画素10から撮像データを正しく読み出すことができるので、本発明の一態様の撮像装置のダイナミックレンジを高めることができる。

[0074]

時刻T5乃至時刻T6において、配線22及び配線23の電位を低電位とし、配線24の電位を電位 V_{write} とする。これにより、トランジスタ12、トランジスタ13、及びトランジスタ15がオフ状態となり、読み出し動作が終了する。以上が画素10の動作の一例である。なお、上記のように、配線24の電位は、書き込み動作を行う期間には電位 V_{write} とし、読み出し動作を行う期間には電位 V_{read} とする。よって、電位 V_{write} は、書き込み電位といえることができ、電位 V_{read} は、読み出し電位といえることができる。

[0075]

前述の通り、画素10は選択トランジスタを有していないが、図1(B)に示す方法により画素10を動作させることができる。画素10が選択トランジスタを有しない構成とすることにより、画素10に設けられるトランジスタの数を減少させることができるので、画素10を微細化することができる。また、特に本発明の一態様の撮像装置が表面照射型の撮像装置である場合において、光電変換素子11の受光面積を増加させることができ、画素10の光検出感度を増加させることができる。さらに、容量素子14、及びトランジスタ15等の占有面積を増加させ、ノードFDに保持できる電荷量を増加させることができる。以上により、画素10を微細化しつつ、S/N比を高めることができる。よって、本発明の一態様の撮像装置は、高品位な撮像データを取得することができる。

[0076]

<画素の構成例2>

図2 (A) は、画素10の構成例を説明する図であり、図1 (A) に示す構成の変形例である。図2 (A) に示す画素10の構成は、トランジスタ15がpチャネル型トランジスタである点が、図1 (A) に示す画素10の構成と異なる。

[0077]

図2 (A) に示す構成の画素10では、光電変換素子11のカソードをトランジスタ12のソース又はドレインの一方と電氣的に接続し、光電変換素子11のアノードを配線31と電氣的に接続することができる。また、電位VPDを例えば低電位とすることができる。さらに、電位VRSは電位VPDより高い電位とすることができる。

[0078]

画素10が図2 (A) に示す構成であっても、図1 (A) に示す構成の画素10と同様に、トランジスタ15と、電流源16とによりソース接地増幅回路、又はソースフォロア回路が構成されるということができる。ここで、図2 (A) に示す構成の画素10では、トランジスタ15はpチャネル型トランジスタである。よって、電位VPIが電位VPOより高い場合、ソース接地増幅回路が構成され、電位VPIが電位VPOより低い場合、ソースフォロア回路が構成されるということができる。例えば、電位VPIが高電位であり、電位VPOが低電位である場合、トランジスタ15と電流源16によりソース接地増幅回路が構成されるということができる。また、電位VPIが低電位であり、電位VPOが高電位である場合、トランジスタ15と電流源16によりソースフォロア回路が構成されるということができる。

[0079]

図2 (A) に示すようにトランジスタ15がpチャネル型トランジスタであるとする、トランジスタ15と電流源16によりソース接地増幅回路が構成される場合は、トランジスタ15のゲート電圧、つまりノードFDの電位VFDが電位“ $VPI + V_{th}$ ”以下となると、トランジスタ15がオン状態となり、配線25の電位は電位“ $VFD - V_{th}$ ”となる。また、トランジスタ15と電流源16によりソースフォロア回路が構成される場合は、トランジスタ15のゲート電圧が電位“ $VPO + V_{th} - V_{CSP}$ ”以下となると、トランジスタ15がオン状態となり、配線25の電位は電位“ $VFD + V_{th}$ ”となる。ここで、トランジスタ15がpチャネル型トランジスタであるとする、トランジスタ15と電流源16によりソースフォロア回路が構成される場合、電流源16の一方の電極の電位と、電流源16の他方の電極の電位と、の差が電位VCSF以下（電流源16の他方の電極の電位と、電流源16の一方の電極の電位と、の差が電位VCSF以上）である場合に、電流源16に電流が流れるものとする。

[0080]

図2 (B) は、図2 (A) に示す構成の画素10の動作の一例を説明するタイミングチャートである。

[0081]

時刻T1乃至時刻T2において、配線22及び配線23の電位を高電位とすると、トランジスタ12及びトランジスタ13がオン状態となり、ノードFDの電位がリセット電位である電位VRSとなる。これにより、光電変換素子11及びノードFDに蓄積された電荷がリセットされる。ここで、電位VRSは、電位“ $VPI + V_{th}$ ”以上の電位とすることができ、また前述のようにトランジスタ15はpチャネル型のトランジスタである。よって、時刻T1乃至時刻T2において、トランジスタ15はオフ状態となる。なお、配線24の電位は電位Vwriteとする。

[0082]

時刻T2乃至時刻T3において、配線22の電位を高電位、配線23の電位を低電位とすると、トランジスタ12がオン状態、トランジスタ13がオフ状態となる。これにより、光電変換素子11に照射された光の照度に応じて光電変換素子11に蓄積された電荷が、ノードFDに転送される。ここで、例えば低電位とすることができる電位VPDは電位VRSより低いことから、光電変換素子11に照射された光の照度に応じてノードFDの電位が低下する。以上により、画素10に撮像データが書き込まれる。なお、配線24の電位は電位Vwriteとする。

[0083]

時刻T3乃至時刻T4において、配線22及び配線23の電位を低電位とすると、トランジスタ12及びトランジスタ13がオフ状態となる。これにより、書き込み動作が終了し、ノードFDの電位が保持される。したがって、画素10に撮像データが保持される。なお、配線24の電位は電位Vwriteとする。

[0084]

ここで、電位VRSの高さは、時刻T2乃至時刻T4において、光電変換素子11に照射される光の照度によらずにトランジスタ15がオフ状態となるように設定することが好ましい。具体的には、光電変換素子11に照射される光の照度として想定される最大限の照度の光が、光電変換素子11に照射された場合であっても、トランジスタ15のゲートの電位が電位“VPI+Vth”より高くなるように電位VRSの高さを設定することが好ましい。これにより、意図しない電流がトランジスタ15を介して配線25に流れることを抑制することができる。よって、本発明の一態様の撮像装置の誤動作を抑制することができる。

[0085]

時刻T4乃至時刻T5において、配線22及び配線23の電位を低電位とする。これにより、トランジスタ12及びトランジスタ13がオフ状態となる。また、配線24の電位を電位Vreadとする。ここで、電位Vreadは、電位Vwriteより低い電位とする。これにより、ノードFDの電位が容量結合によって電位“ $k(Vwrite - Vread)$ ”だけ低下し、トランジスタ15がオン状態となる。トランジスタ15がオン状態となることにより、データ線としての機能を有する配線25の電位が、ノードFDの電位に対応する電位となる。つまり、画素10に保持された撮像データが読み出される。

[0086]

ここで、電位“ $Vwrite - Vread$ ”の高さは、電位“ $\{VRS - (VPI + Vth)\} / k$ ”以上であることが好ましい。これにより、光電変換素子11に照射される光の照度によらずにトランジスタ15をオン状態とすることができる。具体的には、時刻T3乃至時刻T4におけるノードFDの電位が電位VRSであっても、トランジスタ15のゲートの電位を電位“VPI+Vth”以下とすることができるので、トランジスタ15をオン状態とすることができる。これにより、光電変換素子11に照射される光の照度が低い場合であっても、画素10から撮像データを正しく読み出すことができるので、本発明の一態様の撮像装置のダイナミックレンジを高めることができる。

[0087]

時刻T5乃至時刻T6において、配線22及び配線23の電位を低電位とし、配線24の電位を電位Vwriteとする。これにより、トランジスタ12、トランジスタ13、及びトランジスタ15がオフ状態となり、読み出し動作が終了する。以上が図2(A)に示す構成の画素10の動作の一例で

ある。

[0088]

なお、図1 (A) に示す構成の画素10、図2 (A) に示す構成の画素10のいずれにおいても、トランジスタ12及びトランジスタ13の一方又は両方を、pチャネル型トランジスタとしてもよい。また、これ以降の図面に示す構成の画素10においても、トランジスタ12及びトランジスタ13の一方又は両方を、pチャネル型トランジスタとしてもよい。この場合であっても、必要に応じて電位の大小関係を入れ替えること等により、画素10の動作には図1 (B)、図2 (B) 等を参照することができる。

[0089]

<撮像装置の構成例1>

図3は、本発明の一態様の撮像装置の構成例を説明するブロック図である。当該撮像装置は、撮像部41と、信号生成回路44と、ゲートドライバ回路42と、CDS回路45と、データドライバ回路46と、A/D変換回路47と、電源回路48と、を有する。また、撮像部41には、画素10がマトリクス状に配列されている。

[0090]

前述のように、配線25は、電流源16の一方の電極と電氣的に接続されている。例えば、1本の配線25が、1個の電流源16と電氣的に接続されている構成とすることができる。なお、画素10が図2 (A) に示す構成である場合、電流源16を流れる電流の向きは、図3に矢印で示す向きとは逆となる。

[0091]

信号生成回路44は、信号線としての機能を有する配線24を介して、画素10と電氣的に接続されている。例えば、1行の画素10が、1本の配線24を介して信号生成回路44と電氣的に接続されている構成とすることができる。

[0092]

ゲートドライバ回路42は、ゲート線としての機能を有する配線22及び配線23を介して、画素10と電氣的に接続されている。例えば、1行の画素10が、1本の配線22、及び1本の配線23を介してゲートドライバ回路42と電氣的に接続されている構成とすることができる。

[0093]

CDS回路45は、データ線としての機能を有する配線25を介して、画素10と電氣的に接続されている。例えば、1列の画素10が、1本の配線25を介してCDS回路45と電氣的に接続されている構成とすることができる。

[0094]

データドライバ回路46は、CDS回路45と電氣的に接続され、A/D変換回路47は、データドライバ回路46と電氣的に接続されている。

[0095]

電源回路48は、電源線としての機能を有する配線31及び配線35、並びにリセット電源線としての機能を有する配線33を介して、画素10と電氣的に接続されている。例えば、すべての画素10が、1本の配線31、1本の配線33、及び1本の配線35を介して電源回路48と電氣的に接続されている構成とすることができる。

[0096]

信号生成回路44は、電位Vwrite及び電位Vreadを生成する機能を有する。つまり、信号生成回路44は、画素10が書き込み動作を行う場合に画素10に供給する信号である書き込み信号、及び画素10が読み出し動作を行う場合に画素10に供給する信号である読み出し信号を生成する機能を有する。

[0097]

ゲートドライバ回路42は、トランジスタ12のオンオフを制御する信号、及びトランジスタ13のオンオフを制御する信号を生成する機能を有する。例えば、トランジスタ12がnチャネル型トランジスタであるとする、トランジスタ12をオン状態とする場合は、高電位の信号をゲートドライバ回路42が生成して当該信号をトランジスタ12に供給することができる。

[0098]

図3に示す構成の撮像装置において、電位Vwrite及び電位Vreadを生成する機能を有する回路と、トランジスタ12及びトランジスタ13のオンオフを制御する信号を生成する機能を有する回路と、が異なっている。これにより、電位Vwrite及び電位Vreadと、トランジスタ12及びトランジスタ13のオンオフを制御する信号の電位と、を異ならせることができる。例えば、ゲートドライバ回路42が負電位を生成する機能を有しない場合であっても、電位Vwrite又は電位Vreadを負電位とすることができる。これにより、電位Vwrite及び電位Vreadを生成する機能を有する回路と、トランジスタ12及びトランジスタ13のオンオフを制御する信号を生成する機能を有する回路と、が同一である場合より、例えば電位Vwriteと電位Vreadとの差を広げることができる。したがって、本発明の一態様の撮像装置のダイナミックレンジを広げることができる。

[0099]

CDS回路45は、画素10から出力された撮像データである信号OUTに対して相関二重サンプリング等を行うことにより、撮像データのノイズを低減する機能を有する。データドライバ回路46は、保持された撮像データを読み出す画素10の列を選択する機能を有する。A/D変換回路47は、アナログデータである撮像データをデジタルデータに変換する機能を有する。電源回路48は、電位VPD、電位VRS、及び電位VPIを生成する機能を有する。

[0100]

<撮像装置の構成例2>

図4は、本発明の一態様の撮像装置の構成例を説明するブロック図であり、図3に示す構成の変形例である。図4に示す撮像装置の構成は、光センサ49が設けられている点が、図3に示す撮像装置の構成と異なる。

[0101]

光センサ49は、電源回路48と電氣的に接続されている。光センサ49は、外光の照度を検出する機能を有する。光センサ49は、光電変換素子11と同様の構成の素子を有する構成とすることができる。

[0102]

撮像装置を図4に示す構成とすることにより、リセット電位である電位VRSを、外光の照度に応じて変化させることができる。例えば、画素10が図1(A)に示す構成である場合、外光の照度が低い、つまり暗い環境下では電位VRSを高くし、外光の照度が高い、つまり明るい環境下では電位VRSを低くすることができる。また、例えば、画素10が図2(A)に示す構成である場合、暗い環

境下では電位VRSを低くし、明るい環境下では電位VRSを高くすることができる。以上により、黒潰れ及び白飛びを抑制し、本発明の一態様の撮像装置のダイナミックレンジを高めることができる。

[0103]

図5は、本発明の一態様の撮像装置の構成例を説明するブロック図であり、図4に示す構成の変形例である。図5に示す撮像装置の構成は、光センサ49が信号生成回路44と電氣的に接続されている点が、図4に示す撮像装置の構成と異なる。

[0104]

撮像装置を図5に示す構成とすることにより、電位Vwrite及び／又は電位Vreadを、外光の照度に応じて変化させることができる。例えば、暗い環境下では電位Vreadと電位Vwriteとの差を大きくし、明るい環境下では電位Vreadと電位Vwriteとの差を小さくすることができる。これにより、黒潰れ及び白飛びを抑制し、本発明の一態様の撮像装置のダイナミックレンジを高めることができる。

[0105]

<撮像装置の構成例3>

図6は、本発明の一態様の撮像装置の構成例を説明するブロック図であり、図3に示す構成の変形例である。図6に示す撮像装置の構成は、検出回路50が設けられている点が、図3に示す撮像装置の構成と異なる。

[0106]

検出回路50は、配線25と電氣的に接続されている。検出回路50は、配線25の電位を検出し、検出された電位に応じてゲートドライバ回路42、信号生成回路44、及び電源回路48の動作を制御する機能を有する。検出回路50を有する撮像装置では、例えば、読み出し動作時における配線25の電位の高さに応じて、電位VRS、電位Vread、又は電位Vwriteの高さを調整することができる。例えば、画素10が図1(A)に示す構成であるとする、読み出し動作時における配線25の電位が高い場合、電位VRSを低くすることができる。又は、電位Vreadと電位Vwriteとの差を小さくすることができる。これにより、ノードFDの電位を低下させることができるので、白飛びの発生を抑制することができる。

[0107]

また、例えば、画素10が図1(A)に示す構成であるとする、読み出し動作時における配線25の電位が低い場合、電位VRSを高くすることができる。又は、電位Vreadと電位Vwriteとの差を大きくすることができる。これにより、ノードFDの電位を上昇させることができるので、黒潰れの発生を抑制することができる。

[0108]

また、例えば、画素10が図2(A)に示す構成であるとする、読み出し動作時における配線25の電位が低い場合、電位VRSを高くすることができる。又は、電位Vwriteと電位Vreadとの差を小さくすることができる。これにより、ノードFDの電位を上昇させることができるので、白飛びの発生を抑制することができる。

[0109]

また、例えば、画素10が図2(A)に示す構成であるとする、読み出し動作時における配線25の電位が高い場合、電位VRSを低くすることができる。又は、電位Vwriteと電位Vread

との差を大きくすることができる。これにより、ノードFDの電位を低下させることができるので、黒潰れの発生を抑制することができる。

[0110]

そして、上記のように電位VRS、電位Vread、又は電位Vwriteの高さを調整した後、再度リセット動作、書き込み動作、及び読み出し動作を行うことができる。以上により、本発明の一態様の撮像装置において、白潰れ及び黒飛びの発生を抑制し、ダイナミックレンジを高めることができる。

[0111]

なお、検出回路50は、ゲートドライバ回路42、信号生成回路44、及び電源回路48のうちの全ての回路の動作を制御する機能を有していなくてもよい。例えば、電位VRSに対して、配線25の電位に応じた調整を行わない場合は、検出回路50は電源回路48を制御する機能を有していなくてもよい。

[0112]

<撮像装置の構成例4>

図7は、本発明の一態様の撮像装置の構成例を説明するブロック図であり、図3に示す構成の変形例である。図7に示す撮像装置の構成は、すべての画素10が、1本の配線22、及び1本の配線23を介してゲートドライバ回路42と電気的に接続されている点が、図3に示す撮像装置の構成と異なる。図7に示す構成の撮像装置において、撮像部41にはn行（nは2以上の整数）の画素10が設けられているとする。

[0113]

本明細書等において、例えば1行目の画素10を画素10[1]と、2行目の画素10を画素10[2]と、n行目の画素10を画素10[n]と表記する。また、例えば画素10[1]と電気的に接続されている配線24を配線24[1]と、画素10[2]と電気的に接続されている配線24を配線24[2]と、画素10[n]と電気的に接続されている配線24を配線24[n]と表記する。

[0114]

図7に示す構成の撮像装置では、画素10への撮像データの書き込みを、グローバルシャッタ方式により行うこととなる。これにより、撮像の同時性を確保することができ、被写体が高速に移動する場合であっても歪の小さい画像を容易に得ることができる。よって、図7に示す構成の撮像装置は、高品位な撮像データを取得することができる。

[0115]

図8は、図7に示す構成の撮像装置が有する、n行分の画素10の動作の一例を説明するタイミングチャートである。ここで、画素10は図1(A)に示す構成であるとする。また、電位Vreadは電位Vwriteより高いものとする。

[0116]

本明細書等において、例えば画素10[1]が有するノードFDをノードFD[1]と表記し、画素10[2]が有するノードFDをノードFD[2]と表記し、画素10[n]が有するノードFDをノードFD[n]と表記する。また、例えばノードFD[1]の容量結合係数kを容量結合係数 k_1 と表記し、ノードFD[2]の容量結合係数kを容量結合係数 k_2 と表記し、ノードFD[n]の容量結合係数kを容量結合係数 k_n と表記する。

[0117]

時刻T 1乃至時刻T 2において、配線2 2及び配線2 3の電位を高電位とすると、すべてのトランジスタ1 2、及びすべてのトランジスタ1 3がオン状態となり、ノードFD [1]乃至ノードFD [n]の電位がリセット電位である電位VRSとなる。これにより、すべての光電変換素子1 1、及びノードFD [1]乃至ノードFD [n]に蓄積された電荷がリセットされる。なお、配線2 4 [1]乃至配線2 4 [n]の電位は電位Vwriteとする。

[0 1 1 8]

ここで、電位VRSは、電位“VPI+Vth”以下の電位とすることができ、また前述のようにトランジスタ1 5はnチャネル型のトランジスタである。よって、時刻T 1乃至時刻T 2において、すべてのトランジスタ1 5はオフ状態となる。

[0 1 1 9]

時刻T 2乃至時刻T 3において、配線2 2の電位を高電位、配線2 3の電位を低電位とすると、すべてのトランジスタ1 2がオン状態となり、すべてのトランジスタ1 3がオフ状態となる。これにより、光電変換素子1 1に照射された光の照度に応じて光電変換素子1 1に蓄積された電荷が、ノードFDに転送される。ここで、例えば高電位とすることができる電位VPDは電位VRSより高いことから、光電変換素子1 1に照射された光の照度に応じてノードFD [1]乃至ノードFD [n]の電位が上昇する。以上により、画素1 0 [1]乃至画素1 0 [n]に、グローバルシャッタ方式で撮像データが書き込まれる。なお、配線2 4 [1]乃至配線2 4 [n]の電位は電位Vwriteとする。

[0 1 2 0]

時刻T 3乃至時刻T 4において、配線2 2及び配線2 3の電位を低電位とすると、すべてのトランジスタ1 2、及びすべてのトランジスタ1 3がオフ状態となる。これにより、書き込み動作が終了し、ノードFD [1]乃至ノードFD [n]の電位が保持される。したがって、画素1 0 [1]乃至画素1 0 [n]に撮像データが保持される。ここで、前述のように、電位VRSの高さは、時刻T 2乃至時刻T 4において、光電変換素子1 1に照射される光の照度によらずにトランジスタ1 5がオフ状態となるように設定することが好ましい。なお、配線2 4 [1]乃至配線2 4 [n]の電位は電位Vwriteとする。

[0 1 2 1]

時刻T 4乃至時刻T 5において、配線2 2及び配線2 3の電位を低電位とする。これにより、すべてのトランジスタ1 2、及びすべてのトランジスタ1 3がオフ状態となる。また、配線2 4 [1]の電位を電位Vread、配線2 4 [2]乃至配線2 4 [n]の電位を電位Vwriteとする。これにより、ノードFD [1]の電位が容量結合によって電位“ $k_1(Vread - Vwrite)$ ”だけ上昇し、画素1 0 [1]に設けられたトランジスタ1 5がオン状態となる。トランジスタ1 5がオン状態となることにより、データ線としての機能を有する配線2 5の電位が、ノードFD [1]の電位に対応する電位となる。つまり、画素1 0 [1]に保持された撮像データが読み出される。

[0 1 2 2]

時刻T 5乃至時刻T 6において、配線2 2及び配線2 3の電位を低電位とし、配線2 4 [1]乃至配線2 4 [n]の電位を電位Vwriteとする。これにより、すべてのトランジスタ1 2、すべてのトランジスタ1 3、及びすべてのトランジスタ1 5がオフ状態となり、画素1 0 [1]に保持された撮像データの読み出しが終了する。

[0 1 2 3]

時刻T 6乃至時刻T 7において、配線2 2及び配線2 3の電位を低電位とする。これにより、すべて

のトランジスタ12、及びすべてのトランジスタ13がオフ状態となる。また、配線24[2]の電位を電位Vread、配線24[1]、及び配線24[3]乃至配線24[n]の電位を電位Vwriteとする。これにより、ノードFD[2]の電位が容量結合によって電位“ $k_2(Vread - Vwrite)$ ”だけ上昇し、画素10[2]に設けられたトランジスタ15がオン状態となる。トランジスタ15がオン状態となることにより、データ線としての機能を有する配線25の電位が、ノードFD[2]の電位に対応する電位となる。つまり、画素10[2]に保持された撮像データが読み出される。

[0124]

時刻T7乃至時刻T8において、配線22及び配線23の電位を低電位とし、配線24[1]乃至配線24[n]の電位を電位Vwriteとする。これにより、すべてのトランジスタ12、すべてのトランジスタ13、及びすべてのトランジスタ15がオフ状態となり、画素10[2]に保持された撮像データの読み出しが終了する。

[0125]

また、画素10[2]に保持された撮像データの読み出しが終了した後、配線24[3]乃至配線24[n-1]の電位を順次電位Vreadとすることにより、画素10[3]乃至画素10[n-1]に保持された撮像データが順次読み出される。

[0126]

時刻T8乃至時刻T9において、配線22及び配線23の電位を低電位とする。これにより、すべてのトランジスタ12、及びすべてのトランジスタ13がオフ状態となる。また、配線24[n]の電位を電位Vread、配線24[1]乃至配線24[n-1]の電位を電位Vwriteとする。これにより、ノードFD[n]の電位が容量結合によって電位“ $k_n(Vread - Vwrite)$ ”だけ上昇し、画素10[n]に設けられたトランジスタ15がオン状態となる。トランジスタ15がオン状態となることにより、データ線としての機能を有する配線25の電位が、ノードFD[n]の電位に対応する電位となる。つまり、画素10[n]に保持された撮像データが読み出される。

[0127]

時刻T9乃至時刻T10において、配線22及び配線23の電位を低電位とし、配線24[1]乃至配線24[n]の電位を電位Vwriteとする。これにより、すべてのトランジスタ12、すべてのトランジスタ13、及びすべてのトランジスタ15がオフ状態となり、画素10[n]に保持された撮像データの読み出しが終了する。

[0128]

以上により、すべての画素10に保持された撮像データについて、読み出しが行われる。ここで、図8に示すように、書き込み動作の終了後、例えばノードFD[n]には長期間電荷を保持する必要がある。このため、前述のように、トランジスタ12及びトランジスタ13には、OSトランジスタ等のオフ電流が極めて小さいトランジスタを用いることが好ましい。

[0129]

<画素の構成例3>

図9(A)、(B)、(C)、(D)は、画素10の構成例を説明する図であり、図1(A)に示す構成の変形例である。図9(A)に示す画素10の構成は、トランジスタ13のソース又はドレインの一方が、光電変換素子11の一方の電極と電気的に接続されている点が、図1(A)に示す画素10の構成と異なる。

[0130]

また、図9（B）に示す画素10の構成は、トランジスタ13が設けられていない点が、図1（A）に示す画素10の構成と異なる。図9（B）に示す構成の画素10では、トランジスタ12をオン状態とし、また電位VPDと、ノードFDの電位と、の関係が光電変換素子11に対して順バイアスとなるようにすることで、ノードFDの電位をリセットすることができる。例えば、図1（A）に示す電位VRSと同様に、電位VPDを負電位とすることで、ノードFDの電位をリセットすることができる。

[0131]

また、図9（C）、（D）に示す画素10の構成は、トランジスタ12、トランジスタ13、及びトランジスタ15にバックゲートを設けている点が、図1（A）に示す画素10の構成と異なる。図9（C）に示す構成の画素10では、トランジスタ12、トランジスタ13、及びトランジスタ15のバックゲートに例えば正電位を供給することにより、当該トランジスタのオン電流を高くすることができ、負電位を供給することにより、当該トランジスタのオフ電流を低くすることができる。

[0132]

図9（D）に示す構成の画素10では、バックゲートがフロントゲートと電氣的に接続されている。これにより、バックゲートの電位の制御を簡易なものとしつつ、トランジスタのオン電流を高くし、オフ電流を低くすることができる。

[0133]

なお、図9（C）、（D）を組み合わせる等、それぞれのトランジスタが適切な動作が行えるような構成としてもよい。また、バックゲートが設けられないトランジスタを画素10が有していてもよい。

[0134]

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

[0135]

（実施の形態2）

本実施の形態では、本発明の一態様の撮像装置の構成例等について説明する。

[0136]

図10（A）は、本発明の一態様の撮像装置の構成例を説明する断面図である。図10（A）では、基板101に設けられた光電変換素子11と、基板101にチャネル形成領域が設けられたトランジスタ12及びトランジスタ15と、トランジスタ12及びトランジスタ15の上に設けられた容量素子14と、を示している。

[0137]

基板101として、例えばシリコン基板を用いることができる。例えば、単結晶シリコン、非晶質シリコン、微結晶シリコン、多結晶シリコン等を用いることができる。基板101としてシリコン基板を用いる場合、トランジスタ12及びトランジスタ15等は、Siトランジスタとなる。

[0138]

光電変換素子11において、層103aはp⁺型領域、層103bはp型領域、層103cはn⁺型領域とすることができる。また、層103bには、層103cと、配線31を構成する導電層107とを電氣的に接続するための領域105が設けられる。例えば、領域105はp⁺型領域とすることができる。なお、図10（A）に示す構成の撮像装置は、表面照射型の撮像装置とすることができる。

[0139]

図10(B)は、一点鎖線A1-A2における切断面の断面図であり、トランジスタ12のチャネル幅方向の断面図である。なお、トランジスタ15等、基板101に設けられた他のトランジスタのチャネル幅方向の断面も、図10(B)に示す構成と同様の構成とすることができる。

[0140]

図10(B)に示すように、トランジスタ12のチャネル形成領域は、基板101の凸部に設けられており、当該凸部を覆うようにゲート電極が設けられる。つまり、図10(A)、(B)に示す構成のトランジスタ12は、フィン型のトランジスタであるといえることができる。

[0141]

図10(C)は、本発明の一態様の撮像装置の構成例を説明する断面図であり、トランジスタ12及びトランジスタ15の構成が、図10(A)に示す構成の撮像装置と異なる。図10(C)では、平坦な基板101にトランジスタ12及びトランジスタ15が設けられている。よって、図10(C)に示す構成のトランジスタ12及びトランジスタ15等は、プレーナ型のトランジスタであるといえることができる。

[0142]

図11(A)は、本発明の一態様の撮像装置の構成例を説明する断面図であり、基板101に設けられたトランジスタ15の上に、トランジスタ12が設けられている。つまり、本発明の一態様の撮像装置を構成するトランジスタが、積層して設けられている。このような構成とすることにより、本発明の一態様の撮像装置が有する画素を微細化することができる。これにより、光電変換素子11の受光面積を増加させることができ、本発明の一態様の撮像装置が有する画素の光検出感度を増加させることができる。また、S/N比を高めることができる。以上により、本発明の一態様の撮像装置は、高品位な撮像データを取得することができる。なお、トランジスタ13等も、トランジスタ12と同一の構成とすることができる。

[0143]

ここで、図11(A)に示す構成の撮像装置において、トランジスタ12はOSトランジスタとすることができる。これにより、実施の形態1で説明したように容量素子14に長期間電荷を保持することができるようになるので、本発明の一態様の撮像装置が有する画素への撮像データの書き込みをグローバルシャッタ方式により行うことができる。

[0144]

図11(B)にOSトランジスタの詳細を示す。図11(B)に示すOSトランジスタは、金属酸化物層及び導電層の積層上に絶縁層を設け、当該金属酸化物層に達する溝を当該絶縁層に設けることでソース電極205及びドレイン電極206を形成する、セルフアライン型の構成である。

[0145]

OSトランジスタは、金属酸化物層207に形成されるチャネル形成領域113、ソース領域203及びドレイン領域204のほか、ゲート電極201、及びゲート絶縁膜202を有する構成とすることができる。当該溝には少なくともゲート絶縁膜202及びゲート電極201が設けられる。図11(B)に示す構成のOSトランジスタでは、金属酸化物層207aの上に金属酸化物層207bが設けられ、金属酸化物層207bの上に金属酸化物層207c、並びにソース電極205及びドレイン電極206が設けられている。なお、図11(B)等において、例えば金属酸化物層207a、金属酸化物層207b、及び金属酸化物層207cをまとめて金属酸化物層207と表記することができる。

[0146]

OSトランジスタは、図11(C)に示すように、ゲート電極201をマスクとして金属酸化物層207にソース領域203及びドレイン領域204を形成するセルフアライン型の構成としてもよい。

[0147]

又は、図11(D)に示すように、ソース電極205又はドレイン電極206とゲート電極201とが重なる領域を有するノンセルフアライン型のトップゲート型トランジスタであってもよい。

[0148]

図11(A)、(B)、(C)、(D)では、トランジスタ12がバックゲート電極111を有する構成を示している。バックゲート電極111に例えば正電位を供給することにより、トランジスタ12のオン電流を高くすることができ、負電位を供給することにより、トランジスタ12のオフ電流を低くすることができる。

[0149]

図11(E)は、図11(B)に示す一点鎖線B1-B2における切断面の断面図であり、トランジスタ12のチャンネル幅方向の断面図である。図11(E)に示すように、バックゲート電極111は、ゲート絶縁膜202等を挟んで対向して設けられるゲート電極201と電氣的に接続されていてもよい。これにより、バックゲート電極111の電位の制御を簡易なものとしつつ、トランジスタ12のオン電流を高くし、オフ電流を低くすることができる。なお、トランジスタ12がバックゲート電極111を有していなくてもよい。

[0150]

OSトランジスタが形成される領域とSiトランジスタが形成される領域との間には、水素の拡散を防止する機能を有する絶縁層109が設けられる。つまり、例えばトランジスタ15とトランジスタ12との間には、絶縁層109を設けることができる。Siトランジスタのチャンネル形成領域近傍に設けられる絶縁層中の水素は、シリコンのダングリングボンドを終端する。一方、OSトランジスタのチャンネル形成領域の近傍に設けられる絶縁層中の水素は、金属酸化物層中にキャリアを生成する要因の一つとなる。

[0151]

絶縁層109により、Siトランジスタが設けられている層に水素を閉じ込めることでSiトランジスタの信頼性を向上させることができる。また、Siトランジスタが設けられている層からOSトランジスタが設けられている層への水素の拡散が抑制されることでOSトランジスタの信頼性も向上させることができる。

[0152]

絶縁層109としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア(YSZ)等を用いることができる。

[0153]

図12(A)は、本発明の一態様の撮像装置の構成例を説明する断面図であり、図10(A)に示す構成の変形例である。図12(A)に示す撮像装置の構成は、トランジスタ12、容量素子14、及びトランジスタ15等と重なる領域を有するように光電変換素子11が設けられている点が、図10(A)に示す構成と異なる。ここで、トランジスタ12、容量素子14、及びトランジスタ15等が設けられる層を層131とし、光電変換素子11が設けられる層を層133とする。

[0154]

図12(A)では、層131が有する要素と層133が有する要素との電氣的な接続を貼り合わせ技術で得る構成例を示している。

[0155]

層131には、絶縁層123が設けられ、また絶縁層123に埋設された領域を有するように導電層115、及び導電層117が設けられる。導電層115は、トランジスタ12のソース又はドレインの一方と電氣的に接続されている。導電層117は、導電層107と電氣的に接続されている。また、絶縁層123、導電層115、及び導電層117は、それぞれ高さが一致するように平坦化されている。

[0156]

層133には、絶縁層125が設けられ、また絶縁層125に埋設された領域を有するように導電層119、及び導電層121が設けられる。絶縁層125は絶縁層123と接する領域を有し、導電層115は導電層119と接する領域を有し、導電層117は導電層121と接する領域を有する。以上により、トランジスタ12のソース又はドレインの一方は、導電層115及び導電層119を介して層103aと電氣的に接続され、導電層107は、導電層117、導電層121、及び領域105を介して層103cと電氣的に接続される。また、絶縁層125、導電層119、及び導電層121は、それぞれ高さが一致するように平坦化されている。

[0157]

ここで、導電層115及び導電層119は、主成分が同一の金属元素であることが好ましい。また、導電層117及び導電層121は、主成分が同一の金属元素であることが好ましい。さらに、絶縁層123及び絶縁層125は、同一の成分で構成されていることが好ましい。

[0158]

例えば、導電層115、導電層117、導電層119、及び導電層121には、Cu、Al、Sn、Zn、W、Ag、Pt又はAu等を用いることができる。接合のしやすさから、好ましくはCu、Al、W、又はAuを用いる。また、絶縁層123及び絶縁層125には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、窒化チタン等を用いることができる。

[0159]

つまり、導電層115及び導電層119の組み合わせと、導電層117及び導電層121の組み合わせのそれぞれに、上記に示す同一の金属材料を用いることが好ましい。また、絶縁層123及び絶縁層125のそれぞれに、上記に示す同一の絶縁材料を用いることが好ましい。当該構成とすることで、層131と層133の境を接合位置とする、貼り合わせを行うことができる。

[0160]

当該貼り合わせによって、導電層115及び導電層119の組み合わせと、導電層117及び導電層121の組み合わせのそれぞれの電氣的な接続を得ることができる。また、絶縁層123及び絶縁層125の機械的な強度を有する接続を得ることができる。

[0161]

金属層同士の接合には、表面の酸化膜及び不純物の吸着層等をスパッタリング処理等で除去し、清浄化及び活性化した表面同士を接触させて接合する表面活性化接合法を用いることができる。又は、温度と圧力を併用して表面同士を接合する拡散接合法等を用いることができる。どちらも原子レベルでの結合が起こるため、電氣的だけでなく機械的にも優れた接合を得ることができる。

[0162]

また、絶縁層同士の接合には、研磨等によって高い平坦性を得たのち、酸素プラズマ等で親水性処理をした表面同士を接触させて仮接合し、熱処理による脱水で本接合を行う親水性接合法等を用いることができる。親水性接合法も原子レベルでの結合が起こるため、機械的に優れた接合を得ることができる。

[0163]

層131と、層133を貼り合わせる場合、それぞれの接合面には絶縁層と金属層が混在するため、例えば、表面活性化接合法及び親水性接合法を組み合わせればよい。

[0164]

例えば、研磨後に表面を清浄化し、金属層の表面に酸化防止処理を行った後に親水性処理を行って接合する方法等を用いることができる。また、金属層の表面をAu等の難酸化性金属とし、親水性処理を行ってもよい。なお、上述した方法以外の接合方法を用いてもよい。

[0165]

図12(A)に示す構成の撮像装置では、矢印の方向から光を照射することができる。つまり、図12(A)に示す構成の撮像装置は、裏面照射型の撮像装置とすることができる。これにより、撮像装置に入射された光が、撮像装置に設けられた配線等によって遮られることを抑制することができる。これにより、光電変換素子11の受光面積を増加させることができ、本発明の一態様の撮像装置が有する画素の光検出感度を増加させることができる。また、S/N比を高めることができる。以上により、本発明の一態様の撮像装置は、高品位な撮像データを取得することができる。

[0166]

図12(B)は、本発明の一態様の撮像装置の構成例を説明する断面図であり、図12(A)に示す構成の変形例である。図12(B)に示す撮像装置の構成は、光電変換素子11が層104aと、層104bと、層104cと、層104dとの積層構成である点で、図12(A)に示す撮像装置の構成と異なる。層104a及び層104dは電極としての機能を有し、層104b及び層104cは光電変換部としての機能を有する。

[0167]

図12(B)に示す構成の撮像装置において、層133は層131上に直接形成することができる。層104aは、トランジスタ12のソース又はドレインの一方と電気的に接続されている。層104dは、導電層127を介して導電層107と電気的に接続されている。

[0168]

層104aは、低抵抗の金属層等とすることが好ましい。例えば、アルミニウム、チタン、タングステン、タンタル、銀、又はそれらの積層を用いることができる。

[0169]

層104dは、可視光に対して高い透光性を有する導電層を用いることが好ましい。例えば、インジウム酸化物、錫酸化物、亜鉛酸化物、インジウム-錫酸化物、ガリウム-亜鉛酸化物、インジウム-ガリウム-亜鉛酸化物、又はグラフェン等を用いることができる。なお、層104dを省く構成とすることもできる。

[0170]

光電変換部の層104b、及び層104cは、例えばセレン系材料を光電変換層としたpn接合型フォトダイオードの構成とすることができる。当該構成とする場合、層104bとしてはp型半導体で

あるセレン系材料を用い、層 1 0 4 c としては n 型半導体であるガリウム酸化物等を用いることが好ましい。

[0171]

セレン系材料を用いた光電変換素子は、可視光に対する外部量子効率が高いという特性を有する。当該光電変換素子では、アバランシェ増倍を利用することにより、入射される光量に対する電子の増幅を大きくすることができる。また、セレン系材料は光吸収係数が高いため、光電変換層を薄膜で作製できる等の生産上の利点を有する。セレン系材料の薄膜は、真空蒸着法又はスパッタ法等を用いて形成することができる。

[0172]

セレン系材料としては、例えば単結晶セレン及び多結晶セレン等の結晶性セレンを用いることができる。又は、非晶質セレンを用いることができる。又は、銅、インジウム、セレンの化合物 (C I S) を用いることができる。又は、銅、インジウム、ガリウム、セレンの化合物 (C I G S) を用いることができる。

[0173]

n 型半導体は、バンドギャップが広く、可視光に対して透光性を有する材料で形成することが好ましい。例えば、亜鉛酸化物、ガリウム酸化物、インジウム酸化物、錫酸化物、又はそれらが混在した酸化物等を用いることができる。また、これらの材料は正孔注入阻止層としての機能も有し、暗電流を小さくすることもできる。

[0174]

なお、光電変換素子 1 1 は、有機光導電膜を有する構成としてもよい。この場合、層 1 0 4 b は、ホール輸送層と、光電変換層と、電子輸送層と、が積層して設けられた構成とすることができる。ここで、ホール輸送層としては、例えば酸化モリブデン等を用いることができる。また、電子輸送層としては、例えば、C 6 0、C 7 0 等のフラーレン、又はそれらの誘導体等を用いることができる。さらに、光電変換層としては、n 型有機半導体及び p 型有機半導体の混合層 (バルクヘテロ接合構造) を用いることができる。

[0175]

図 1 3 (A) は、本発明の一態様の撮像装置の構成例を説明する断面図であり、図 1 1 (A) に示す構成の変形例である。図 1 3 (A) に示す撮像装置の構成は、トランジスタ 1 2、容量素子 1 4、及びトランジスタ 1 5 等と重なる領域を有するように光電変換素子 1 1 が設けられている点が、図 1 1 (A) に示す構成と異なる。つまり、容量素子 1 4 及びトランジスタ 1 5 等と、トランジスタ 1 2 等と、光電変換素子 1 1 と、がそれぞれ積層して設けられている点が、図 1 1 (A) に示す構成と異なる。ここで、容量素子 1 4 及びトランジスタ 1 5 等が設けられる層を層 1 3 1、トランジスタ 1 2 等が設けられる層を層 1 3 2、光電変換素子 1 1 が設けられる層を層 1 3 3 とする。

[0176]

図 1 3 (A) では、層 1 3 2 が有する要素と層 1 3 3 が有する要素との電気的な接続を貼り合わせ技術で得る構成例を示している。また、図 1 3 (A) に示す構成の撮像装置も、図 1 2 (A) に示す構成の撮像装置と同様に、矢印の方向から光を照射することができる。つまり、裏面照射型の撮像装置とすることができる。

[0177]

図 1 3 (B) は、本発明の一態様の撮像装置の構成例を説明する断面図であり、図 1 3 (A) に示す

構成の変形例である。図13(B)に示す撮像装置の構成は、光電変換素子11が図12(B)と同様に層104aと、層104bと、層104cと、層104dとの積層構成である点で、図13(A)に示す撮像装置の構成と異なる。

[0178]

図13(B)に示す構成の撮像装置において、層133は層132上に直接形成することができる。また、図12(B)に示す構成の撮像装置と同様に、層104aは、トランジスタ12のソース又はドレインの一方と電氣的に接続され、層104dは、導電層127を介して導電層107と電氣的に接続されている。

[0179]

図14(A)は、本発明の一態様の撮像装置の画素にカラーフィルタ等を付加した例を示す斜視図である。当該斜視図では、複数の画素の断面もあわせて図示している。光電変換素子11の上には、絶縁層180が形成される。絶縁層180は可視光に対して透光性の高い酸化シリコン膜等を用いることができる。また、パッシベーション膜として窒化シリコン膜を積層してもよい。また、反射防止膜として、酸化ハフニウム等の誘電体膜を積層してもよい。

[0180]

絶縁層180上には、遮光層181が形成されてもよい。遮光層181は、上部のカラーフィルタを通る光の混色を防止する機能を有する。遮光層181には、アルミニウム、タンゲステン等の金属層を用いることができる。また、当該金属層と、反射防止膜としての機能を有する誘電体膜とを積層してもよい。

[0181]

絶縁層180及び遮光層181上には、平坦化膜として有機樹脂層182を設けることができる。また、画素別にカラーフィルタ183(カラーフィルタ183a、カラーフィルタ183b、カラーフィルタ183c)が形成される。例えば、カラーフィルタ183a、カラーフィルタ183b、及びカラーフィルタ183cに、R(赤)、G(緑)、B(青)、Y(黄)、C(シアン)、M(マゼンタ)等の色を割り当てることにより、カラー画像を得ることができる。

[0182]

カラーフィルタ183上には、可視光に対して透光性を有する絶縁層186等を設けることができる。

[0183]

また、図14(B)に示すように、カラーフィルタ183の代わりに光学変換層185を用いてもよい。このような構成とすることで、様々な波長領域における画像が得られる撮像装置とすることができる。

[0184]

例えば、光学変換層185に可視光線の波長以下の光を遮るフィルタを用いれば、赤外線撮像装置とすることができる。また、光学変換層185に近赤外線の波長以下の光を遮るフィルタを用いれば、遠赤外線撮像装置とすることができる。また、光学変換層185に可視光線の波長以上の光を遮るフィルタを用いれば、紫外線撮像装置とすることができる。

[0185]

また、光学変換層185にシンチレータを用いれば、X線撮像装置等に用いる放射線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したX線等の放射線がシンチレータに

入射されると、フォトルミネッセンス現象により、可視光線又は紫外光線等の光（蛍光）に変換される。そして、当該光を光電変換素子 11 で検知することにより画像データを取得する。また、放射線検出器等に当該構成の撮像装置を用いてもよい。

[0186]

シンチレータは、X線又はガンマ線等の放射線が照射されると、そのエネルギーを吸収して可視光又は紫外光を発する物質を含む。例えば、 $Gd_2O_2S:Tb$ 、 $Gd_2O_2S:Pr$ 、 $Gd_2O_2S:Eu$ 、 $BaFCl:Eu$ 、 NaI 、 CsI 、 CaF_2 、 BaF_2 、 CeF_3 、 LiF 、 LiI 、 ZnO 等を樹脂又はセラミックスに分散させたものを用いることができる。

[0187]

なお、セレン系材料を用いた光電変換素子 11 においては、X線等の放射線を電荷に直接変換することができるため、シンチレータを不要とする構成とすることもできる。

[0188]

また、図 14 (C) に示すように、カラーフィルタ 183 上にマイクロレンズアレイ 184 を設けてもよい。マイクロレンズアレイ 184 が有する個々のレンズを通る光が直下のカラーフィルタ 183 を通り、光電変換素子 11 に照射されるようになる。また、図 14 (B) に示す光学変換層 185 上にマイクロレンズアレイ 184 を設けてもよい。

[0189]

以下では、イメージセンサチップを収めたパッケージ及びカメラモジュールの一例について説明する。当該イメージセンサチップには、上記撮像装置の構成を用いることができる。

[0190]

図 15 (A1) は、イメージセンサチップを収めたパッケージの上面側の外観斜視図である。当該パッケージは、イメージセンサチップを固定するパッケージ基板 410 及びカバーガラス 420、並びに両者を接着する接着剤 430 等を有する。

[0191]

図 15 (A2) は、当該パッケージの下面側の外観斜視図である。パッケージの下面には、半田ボールをバンプ 440 とした BGA (Ball grid array) を有する。なお、BGA に限らず、LGA (Land grid array)、又は PGA (Pin Grid Array) 等を有していてもよい。

[0192]

図 15 (A3) は、カバーガラス 420 の一部、及び接着剤 430 の一部を省いて図示したパッケージの斜視図である。パッケージ基板 410 上には電極パッド 460 が形成され、電極パッド 460 及びバンプ 440 はスルーホール 442 を介して電氣的に接続されている。電極パッド 460 は、イメージセンサチップ 450 とワイヤ 470 によって電氣的に接続されている。

[0193]

また、図 15 (B1) は、イメージセンサチップをレンズ一体型のパッケージに収めたカメラモジュールの上面側の外観斜視図である。当該カメラモジュールは、イメージセンサチップを固定するパッケージ基板 411、レンズカバー 421、及びレンズ 435 等を有する。

[0194]

図 15 (B2) は、当該カメラモジュールの下面側の外観斜視図である。パッケージの下面及び側面には、実装用のランド 441 が設けられた QFN (Quad flat no-lead pack

age)の構成を有する。なお、当該構成は一例であり、QFP (Quad flat package)、又は前述したBGAが設けられていてもよい。

[0195]

図15 (B3)は、レンズカバー421及びレンズ435の一部を省いて図示したモジュールの斜視図である。パッケージ基板411及びイメージセンサチップ451の間には撮像装置の駆動回路及び信号変換回路等の機能を有するICチップ490も設けられており、SiP (System in package)としての構成を有している。図15 (B3)には示していないが、ランド441は電極パッド461と電氣的に接続されている。また、電極パッド461はイメージセンサチップ451又はICチップ490と、ワイヤ471によって電氣的に接続されている。

[0196]

イメージセンサチップを上述したような形態のパッケージに収めることでプリント基板等への実装が容易になり、イメージセンサチップを様々な半導体装置、及び電子機器に組み込むことができる。

[0197]

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

[0198]

(実施の形態3)

本実施の形態は、本発明の一態様で開示されるトランジスタに用いることができるCAC (Cloud-Aligned Composite) -OSの構成について説明する。

[0199]

CAC-OSとは、例えば、金属酸化物を構成する元素が、0.5nm以上10nm以下、好ましくは、1nm以上2nm以下、又はその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、0.5nm以上10nm以下、好ましくは、1nm以上2nm以下、又はその近傍のサイズで混合した状態をモザイク状、又はパッチ状ともいう。

[0200]

なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種が含まれていてもよい。

[0201]

例えば、In-Ga-Zn酸化物におけるCAC-OS (CAC-OSの中でもIn-Ga-Zn酸化物を、特にCAC-IGZOと呼称してもよい。)とは、インジウム酸化物 (以下、 InO_{x1} ($x1$ は0よりも大きい実数)とする。)、又はインジウム亜鉛酸化物 (以下、 $\text{In}_{x2}\text{Zn}_{y2}\text{O}_{z2}$ ($x2$ 、 $y2$ 、及び $z2$ は0よりも大きい実数)とする。)等と、ガリウム酸化物 (以下、 GaO_{x3} ($x3$ は0よりも大きい実数)とする。)、又はガリウム亜鉛酸化物 (以下、 $\text{Ga}_{x4}\text{Zn}_{y4}\text{O}_{z4}$ ($x4$ 、 $y4$ 、及び $z4$ は0よりも大きい実数)とする。)等と、に材料が分離することでモザイク状となり、モザイク状の InO_{x1} 、又は $\text{In}_{x2}\text{Zn}_{y2}\text{O}_{z2}$ が、膜中に均一に分布した構成 (以下、クラウド状ともいう。)である。

[0202]

つまり、CAC-OSは、GaO_{x3}が主成分である領域と、In_{x2}Zn_{y2}O_{z2}、又はInO_{x1}が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第1の領域の元素Mに対するInの原子数比が、第2の領域の元素Mに対するInの原子数比よりも大きいことを、第1の領域は、第2の領域と比較して、Inの濃度が高いとする。

[0203]

なお、IGZOは通称であり、In、Ga、Zn、及びOによる1つの化合物をいう場合がある。代表例として、InGaO₃(ZnO)_{m1} (m1は自然数)、又はIn_(1+x0)Ga_(1-x0)O₃(ZnO)_{m0} (-1 ≤ x0 ≤ 1、m0は任意数) で表される結晶性の化合物が挙げられる。

[0204]

上記結晶性の化合物は、単結晶構造、多結晶構造、又はCAAC (C-Axis Aligned Crystalline) 構造を有する。なお、CAAC構造とは、複数のIGZOのナノ結晶がc軸配向を有し、かつa-b面においては配向せずに連結した結晶構造である。

[0205]

一方、CAC-OSは、金属酸化物の材料構成に関する。CAC-OSとは、In、Ga、Zn、及びOを含む材料構成において、一部にGaを主成分とするナノ粒子状に観察される領域と、一部にInを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、CAC-OSにおいて、結晶構造は副次的な要素である。

[0206]

なお、CAC-OSは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Inを主成分とする膜と、Gaを主成分とする膜との2層からなる構造は、含まない。

[0207]

なお、GaO_{x3}が主成分である領域と、In_{x2}Zn_{y2}O_{z2}、又はInO_{x1}が主成分である領域とは、明確な境界が観察できない場合がある。

[0208]

なお、ガリウム代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種が含まれている場合、CAC-OSは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にInを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。

[0209]

CAC-OSは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、CAC-OSをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス (代表的にはアルゴン)、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つ又は複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を0%以上30%未満、好ましくは0%以上10%以下とすることが好ましい。

[0210]

CAC-OSは、X線回折 (XRD: X-ray diffraction) 測定法のひとつであるOut-of-plane法によるθ/2θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、X線回折測定から、測定領域のa-b面方向、及びc軸

方向の配向は見られないことが分かる。

[0211]

またCAC-OSは、プローブ径が1nmの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域（リング領域）と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、CAC-OSの結晶構造が、平面方向、及び断面方向において、配向性を有さないnc（nanocrystal）構造を有することがわかる。

[0212]

また例えば、In-Ga-Zn酸化物におけるCAC-OSでは、エネルギー分散型X線分光法（EDX:Energy Dispersive X-ray spectroscopy）を用いて取得したEDXマッピングにより、GaO_{x3}が主成分である領域と、In_{x2}Zn_{y2}O_{z2}、又はInO_{x1}が主成分である領域とが、偏在し、混合している構造を有することが確認できる。

[0213]

CAC-OSは、金属元素が均一に分布したIGZO化合物とは異なる構造であり、IGZO化合物と異なる性質を有する。つまり、CAC-OSは、GaO_{x3}等が主成分である領域と、In_{x2}Zn_{y2}O_{z2}、又はInO_{x1}が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

[0214]

ここで、In_{x2}Zn_{y2}O_{z2}、又はInO_{x1}が主成分である領域は、GaO_{x3}等が主成分である領域と比較して、導電性が高い領域である。つまり、In_{x2}Zn_{y2}O_{z2}、又はInO_{x1}が主成分である領域を、キャリアが流れることにより、金属酸化物としての導電性が発現する。従って、In_{x2}Zn_{y2}O_{z2}、又はInO_{x1}が主成分である領域が、金属酸化物中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。

[0215]

一方、GaO_{x3}等が主成分である領域は、In_{x2}Zn_{y2}O_{z2}、又はInO_{x1}が主成分である領域と比較して、絶縁性が高い領域である。つまり、GaO_{x3}等が主成分である領域が、金属酸化物中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。

[0216]

従って、CAC-OSを半導体素子に用いた場合、GaO_{x3}等に起因する絶縁性と、In_{x2}Zn_{y2}O_{z2}、又はInO_{x1}に起因する導電性とが、相補的に作用することにより、高いオン電流（I_{on}）、及び高い電界効果移動度（μ）を実現することができる。

[0217]

また、CAC-OSを用いた半導体素子は、信頼性が高い。従って、CAC-OSは、ディスプレイをはじめとするさまざまな半導体装置に最適である。

[0218]

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

[0219]

（実施の形態4）

本実施の形態では、本発明の一態様の撮像装置を用いることができる電子機器について説明する。

[0220]

本発明の一態様の撮像装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置又は画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機等が挙げられる。これら電子機器の具体例を図１６（Ａ）乃至（Ｆ）に示す。

〔０２２１〕

図１６（Ａ）は、携帯電話機９１０の一例であり、筐体９１１、表示部９１２、操作ボタン９１３、外部接続ポート９１４、スピーカ９１５、差込口９１６、カメラ９１７、イヤホン差込口９１８等を有する。携帯電話機９１０は、表示部９１２にタッチセンサを設けることができる。電話を掛ける、或いは文字を入力する等のあらゆる操作は、指又はスタイラス等で表示部９１２に触れることで行うことができる。また、差込口９１６には、ＳＤカード等のメモリーカードをはじめとして、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置を差し込むことができる。

〔０２２２〕

携帯電話機９１０による撮像データ取得のための要素に本発明の一態様の撮像装置、及びその動作方法を適用することができる。これにより、携帯電話機９１０は、高品位な撮像データを取得することができる。

〔０２２３〕

図１６（Ｂ）は、携帯データ端末９２０の一例であり、筐体９２１、表示部９２２、スピーカ９２３、カメラ９２４等を有する。表示部９２２が有するタッチパネル機能により情報の入出力を行うことができる。また、カメラ９２４で取得した画像から文字等を認識し、スピーカ９２３で当該文字を音声出力することができる。

〔０２２４〕

携帯データ端末９２０による撮像データ取得のための要素に本発明の一態様の撮像装置、及びその動作方法を適用することができる。これにより、携帯データ端末９２０は、高品位な撮像データを取得することができる。

〔０２２５〕

図１６（Ｃ）は、腕時計型の情報端末９３０の一例であり、筐体兼リストバンド９３１、表示部９３２、操作ボタン９３３、外部接続ポート９３４、カメラ９３５等を有する。表示部９３２は、情報端末９３０の操作を行うためのタッチパネルが設けられる。筐体兼リストバンド９３１、及び表示部９３２は可撓性を有し、身体への装着性が優れている。

〔０２２６〕

情報端末９３０による撮像データ取得のための要素に本発明の一態様の撮像装置、及びその動作方法を適用することができる。これにより、情報端末９３０は、高品位な撮像データを取得することができる。

〔０２２７〕

図１６（Ｄ）は、ビデオカメラ９４０の一例であり、第１筐体９４１、第２筐体９４２、表示部９４３、操作キー９４４、レンズ９４５、接続部９４６、スピーカ９４７、マイク９４８等を有する。操

作キー 9 4 4 及びレンズ 9 4 5 は、第 1 筐体 9 4 1 に設けることができ、表示部 9 4 3 は、第 2 筐体 9 4 2 に設けることができる。

[0228]

ビデオカメラ 9 4 0 による撮像データ取得のための要素に本発明の一態様の撮像装置、及びその動作方法を適用することができる。これにより、ビデオカメラ 9 4 0 は、高品位な撮像データを取得することができる。

[0229]

図 1 6 (E) は、デジタルカメラ 9 5 0 の一例であり、筐体 9 5 1、シャッターボタン 9 5 2、発光部 9 5 3、レンズ 9 5 4 等を有する。デジタルカメラ 9 5 0 による撮像データ取得のための要素に本発明の一態様の撮像装置、及びその動作方法を適用することができる。これにより、デジタルカメラ 9 5 0 は、高品位な撮像データを取得することができる。

[0230]

図 1 6 (F) は、監視カメラ 9 6 0 の一例であり、取付具 9 6 1、筐体 9 6 2、レンズ 9 6 3 等を有する。監視カメラ 9 6 0 は、取付具 9 6 1 により壁又は天井等に取り付けることができる。なお、監視カメラとは慣用的な名称であり、用途を限定するものではない。例えば監視カメラとしての機能を有する機器はカメラ、又はビデオカメラとも呼ばれる。

[0231]

監視カメラ 9 6 0 による撮像データ取得のための要素に本発明の一態様の撮像装置、及びその動作方法を適用することができる。これにより、監視カメラ 9 6 0 は、高品位な撮像データを取得することができる。

[0232]

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

[符号の説明]

[0233]

1 0 : 画素、1 1 : 光電変換素子、1 2 : トランジスタ、1 3 : トランジスタ、1 4 : 容量素子、1 5 : トランジスタ、1 6 : 電流源、2 2 : 配線、2 3 : 配線、2 4 : 配線、2 5 : 配線、3 1 : 配線、3 3 : 配線、3 5 : 配線、3 6 : 配線、4 1 : 撮像部、4 2 : ゲートドライバ回路、4 4 : 信号生成回路、4 5 : CDS 回路、4 6 : データドライバ回路、4 7 : A/D 変換回路、4 8 : 電源回路、4 9 : 光センサ、5 0 : 検出回路、1 0 1 : 基板、1 0 3 a : 層、1 0 3 b : 層、1 0 3 c : 層、1 0 4 a : 層、1 0 4 b : 層、1 0 4 c : 層、1 0 4 d : 層、1 0 5 : 領域、1 0 7 : 導電層、1 0 9 : 絶縁層、1 1 1 : バックゲート電極、1 1 3 : チャンネル形成領域、1 1 5 : 導電層、1 1 7 : 導電層、1 1 9 : 導電層、1 2 1 : 導電層、1 2 3 : 絶縁層、1 2 5 : 絶縁層、1 2 7 : 導電層、1 3 1 : 層、1 3 2 : 層、1 3 3 : 層、1 8 0 : 絶縁層、1 8 1 : 遮光層、1 8 2 : 有機樹脂層、1 8 3 : カラーフィルタ、1 8 3 a : カラーフィルタ、1 8 3 b : カラーフィルタ、1 8 3 c : カラーフィルタ、1 8 4 : マイクロレンズアレイ、1 8 5 : 光学変換層、1 8 6 : 絶縁層、2 0 1 : ゲート電極、2 0 2 : ゲート絶縁膜、2 0 3 : ソース領域、2 0 4 : ドレイン領域、2 0 5 : ソース電極、2 0 6 : ドレイン電極、2 0 7 : 金属酸化物層、2 0 7 a : 金属酸化物層、2 0 7 b : 金属酸化物層、2 0 7 c : 金属酸化物層、4 1 0 : パッケージ基板、4 1 1 : パッケージ基板、4 2 0 : カバーガラス、4 2 1 : レンズカバー、4 3 0 : 接着剤、4 3 5 : レンズ、4 4 0 : バンプ、4 4 1 : ランド、4 4 2 : スルーホール、4 5 0 : イメージセンサチップ、4 5 1 : イメージセンサチップ、4 6 0 : 電極パッド、

461 : 電極パッド、470 : ワイヤ、471 : ワイヤ、490 : ICチップ、910 : 携帯電話機、
911 : 筐体、912 : 表示部、913 : 操作ボタン、914 : 外部接続ポート、915 : スピーカ、
916 : 差込口、917 : カメラ、918 : イヤホン差込口、920 : 携帯データ端末、921 : 筐
体、922 : 表示部、923 : スピーカ、924 : カメラ、930 : 情報端末、931 : 筐体兼リス
トバンド、932 : 表示部、933 : 操作ボタン、934 : 外部接続ポート、935 : カメラ、94
0 : ビデオカメラ、941 : 筐体、942 : 筐体、943 : 表示部、944 : 操作キー、945 : レ
ンズ、946 : 接続部、947 : スピーカ、948 : マイク、950 : デジタルカメラ、951 : 筐
体、952 : シャッターボタン、953 : 発光部、954 : レンズ、960 : 監視カメラ、961 :
取付具、962 : 筐体、963 : レンズ

請求の範囲

[請求項 1]

画素を有し、

前記画素は、光電変換素子と、第 1 のトランジスタと、第 2 のトランジスタと、容量素子と、を有し、

前記光電変換素子の一方の電極は、前記第 1 のトランジスタのソース又はドレインの一方と電氣的に接続され、

前記第 1 のトランジスタのソース又はドレインの他方は、前記第 2 のトランジスタのゲートと電氣的に接続され、

前記第 2 のトランジスタのゲートは、前記容量素子の一方の電極と電氣的に接続されている撮像装置の動作方法であって、

第 1 の期間において、前記容量素子の他方の電極に第 1 の電位を供給し、かつ前記第 1 のトランジスタをオン状態とすることにより、前記光電変換素子に照射された光の照度に対応する撮像データを前記画素に書き込み、

第 2 の期間において、前記容量素子の他方の電極に第 2 の電位を供給することにより、前記撮像データを前記画素から読み出す撮像装置の動作方法。

[請求項 2]

請求項 1 において、

前記第 1 の期間において、前記第 2 のトランジスタはオフ状態であり、

前記第 2 の期間において、前記第 2 のトランジスタはオン状態である撮像装置の動作方法。

[請求項 3]

請求項 1 又は 2 において、

前記第 2 のトランジスタは、n チャネル型トランジスタであり、

前記第 2 の電位は、前記第 1 の電位より高い撮像装置の動作方法。

[請求項 4]

請求項 1 又は 2 において、

前記第 2 のトランジスタは、p チャネル型トランジスタであり、

前記第 2 の電位は、前記第 1 の電位より低い撮像装置の動作方法。

[請求項 5]

画素を有し、

前記画素は、光電変換素子と、第 1 のトランジスタと、第 2 のトランジスタと、第 3 のトランジスタと、容量素子と、を有し、

前記光電変換素子の一方の電極は、前記第 1 のトランジスタのソース又はドレインの一方と電氣的に接続され、

前記第 1 のトランジスタのソース又はドレインの他方は、前記第 2 のトランジスタのゲートと電氣的に接続され、

前記第 2 のトランジスタのゲートは、前記第 3 のトランジスタのソース又はドレインの一方と電氣的に接続され、

前記第 3 のトランジスタのソース又はドレインの一方は、前記容量素子の一方の電極と電氣的に接続されている撮像装置の動作方法であって、

第1の期間において、前記第3のトランジスタをオン状態とすることにより、前記第2のトランジスタのゲートの電位をリセットし、

第2の期間において、前記容量素子の他方の電極に第1の電位を供給し、かつ前記第1のトランジスタをオン状態、前記第3のトランジスタをオフ状態とすることにより、前記光電変換素子に照射された光の照度に対応する撮像データを前記画素に書き込み、

第3の期間において、前記容量素子の他方の電極に第2の電位を供給することにより、前記撮像データを前記画素から読み出す撮像装置の動作方法。

[請求項6]

請求項5において、

前記第1及び第2の期間において、前記第2のトランジスタはオフ状態であり、

前記第3の期間において、前記第2のトランジスタはオン状態である撮像装置の動作方法。

[請求項7]

請求項5又は6において、

前記第2のトランジスタは、nチャネル型トランジスタであり、

前記第2の電位は、前記第1の電位より高い撮像装置の動作方法。

[請求項8]

請求項5又は6において、

前記第2のトランジスタは、pチャネル型トランジスタであり、

前記第2の電位は、前記第1の電位より低い撮像装置の動作方法。

[請求項9]


請求項1乃至8のいずれか一項において、

前記第1のトランジスタは、チャネル形成領域に金属酸化物を有し、

前記金属酸化物は、Inと、Znと、M（MはAl、Ti、Ga、Sn、Y、Zr、La、Ce、Nd又はHf）と、を有する撮像装置の動作方法。


[図 1]

1/16




[図2]

2/16




[図3]

3/16




[図4]

4/16




[図5]

5/16




[図6]

6/16




[図 7]

7/16



[圖8]


8/16



$\square$: 不定狀態


[図9]

9/16




[図10]

10/16



[図11]


11/16




[図 12]

(A)

12/16




(B)




[図] 13

13/16


(A)



(B)




[図14]




[図15]

15/16


(A1)




(B1)




(A2)




(B2)



(A3)




(B3)



[圖16]

16/16



INTERNATIONAL SEARCH REPORT

International application No.

PCT/IB2019/056306

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl. H04N5/374 (2011.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl. H04N5/374

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan	1922-1996
Published unexamined utility model applications of Japan	1971-2019
Registered utility model specifications of Japan	1996-2019
Published registered utility model applications of Japan	1994-2019

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2017-22706 A (SEMICONDUCTOR ENERGY LABORATORY CO., LTD.) 26 January 2017, paragraph [0040], fig. 1 & US 2017/0013214 A1, paragraph [0087], fig. 1	1-9
A	JP 2011-119711 A (SEMICONDUCTOR ENERGY LABORATORY CO., LTD.) 16 June 2011, fig. 13 & US 2011/0108836 A1, fig. 13 & EP 3051588 A1 & CN 102598269 A & KR 10-2012-0091294 A	1-9
A	WO 2016/158439 A1 (SONY CORP.) 06 October 2016, fig. 1 & US 2017/0110503 A1, fig. 1 & EP 3279943 A1 & CN 106463521 A & KR 10-2017-0134948 A	1-9

☐ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"I" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
04 October 2019 (04.10.2019)

Date of mailing of the international search report
15 October 2019 (15.10.2019)

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int.Cl. H04N5/374(2011.01)i

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int.Cl. H04N5/374

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2019年
日本国実用新案登録公報	1996-2019年
日本国登録実用新案公報	1994-2019年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2017-22706 A (株式会社半導体エネルギー研究所) 2017.01.26, 段落 [0040], 図 1 & US 2017/0013214 A1, 段落 [0087], 図 1	1-9
A	JP 2011-119711 A (株式会社半導体エネルギー研究所) 2011.06.16, 図 13 & US 2011/0108836 A1, 図 13 & EP 3051588 A1 & CN 102598269 A & KR 10-2012-0091294 A	1-9
A	WO 2016/158439 A1 (ソニー株式会社) 2016.10.06, 図 1 & US 2017/0110503 A1, 図 1 & EP 3279943 A1 & CN 106463521 A & KR 10-2017-0134948 A	1-9

C 欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」 特に関連のある文献ではなく、一般的技術水準を示すもの	「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの	「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)	「Y」 特に関連のある文献であって、当該文献と他の 1 以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「O」 口頭による開示、使用、展示等に言及する文献	「&」 同一パテントファミリー文献
「P」 国際出願日前で、かつ優先権の主張の基礎となる出願	

国際調査を完了した日

04.10.2019

国際調査報告の発送日

15.10.2019

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)

郵便番号 100-8915

東京都千代田区霞が関三丁目 4 番 3 号

特許庁審査官 (権限のある職員)

鈴木 明

5V

9185

電話番号 03-3581-1101 内線 3571