

(19)대한민국특허청(KR)

(12) 공개특허공보(A)

(51) 。 Int. Cl.⁸

H04B 1/06 (2006.01)

H04B 1/16 (2006.01)

(11) 공개번호 10-2006-0002953

(43) 공개일자 2006년01월09일

(21) 출원번호 10-2005-7019079

(22) 출원일자 2005년10월07일

번역문 제출일자 2005년10월07일

(86) 국제출원번호 PCT/IB2004/001045

국제출원일자 2004년03월30일

(87) 국제공개번호 WO 2004/091160

국제공개일자 2004년10월21일

(30) 우선권주장 0308168.4 2003년04월09일 영국(GB)

(71) 출원인 코닌클리크 필립스 일렉트로닉스 엔.브이.
네덜란드 엔엘-5621 베에이 아인드호펜 그로네보르세베그 1

(72) 발명자 페이네 아드리안 더블유
영국 알에이치1 5에이치에이 서레이 레드힐 크로스 오크 레인필립스 인
텔렉츄얼 프로퍼티 앤드 스탠다드

(74) 대리인 김창세
김원준


심사청구 : 없음

(54) 복조 신호의 d c 오프셋 전압 수정 방법 및 수신기

요약

수신기는 수신된 신호를 복조해서 수정되지 않은 복조 신호(Vin)를 생성하는 주파수 다운 변환 스테이지(14)와, 수정된 신호용 출력단(28)을 가진 dc 오프셋 전압 수정 회로(22)와, 출력단에 연결된 데이터 복원 회로(42)를 포함한다. dc 오프셋 전압 수정 회로(22)는 수정되지 않은 복조 신호(Vin)용 입력단과, 수신된 데이터를 검출하는 비트 슬라이서(30)와, 이 비트 슬라이서의 출력단에 연결되어서 노이즈 및 dc 오프셋을 뺀 복조 신호를 생성하는 필터(32)와, 수정되지 않은 복조 신호의 지연된 버전으로부터 이 생성된 복조 신호를 빼서 dc 오프셋 전압(Voff)을 생성하는 감산 스테이지(34)와, 이 dc 오프셋 전압을 비트 슬라이서로 피드백하는 피드백 회로를 포함한다.

대표도



명세서

기술분야

본 발명은 dc 오프셋 전압 수정 회로를 가진 수신기 및 복조 신호의 dc 오프셋 전압 수정 방법에 관한 것이다. 이 수신기는 Bluetooth™에 따라 동작하는 무선 시스템에 특정 애플리케이션을 가질 수 있지만, 이에 한정되는 것은 아니다.

배경기술

무선 수신기의 원치 않는 dc 오프셋의 문제는 잘 알려져 있으며, 이를 극복하기 위한 많은 제안이 있었다. 특허 명세서 WO 02/54692는 가변 임계 슬라이서 회로를 가진 수신기를 개시하고 있다. 이 명세서의 도 7은, 신호를 슬라이싱함으로써 복조 신호의 데이터가 더 정확하게 검출될 수 있도록 dc 오프셋 전압을 수정할 것을 제안하는 수신기의 실시예를 도시하고 있다. dc 오프셋 전압은 우선 차동 스테이지의 제 1 입력단에 복된 입력 신호를 공급함으로써 측정된다. 선택된 임계 전압의 디폴트 값이 차동 회로의 제 2 입력단에 인가되어서, dc 오프셋 전압 측정치와 노이즈의 합을 포함하는 출력 전압이 획득된다. 이 출력 전압은 평균화 회로에 인가되고, 여기서 전압은 이른바, 25비트 기간에 대응하는 기간에 대해 평균화된다.로우 패스 필터는 평균화 회로의 출력을 필터링해서 노이즈를 제거하고, 그 결과는 dc 오프셋 전압으로서 저장된다. 동작 시에, 저장된 dc 오프셋 전압은 선택된 임계 회로로부터 추출되어서 비트 슬라이서에 의해 사용되며, 차분 전압은 복조된 전압을 슬라이싱하는 비트 슬라이서에 의해 사용되는 수정된 임계 전압의 역할을 한다. 이 회로가 만족스럽게 동작하면서도, Bluetooth™와 같은 시스템에 의해 사용되는 주파수에서 동작하는 dc 오프셋 회로가 더 응답적(responsive)이어야 하는 것이 바람직하다.

신호 전송 경로에 대한 원치않는 왜곡 영향과 관련된 모든 dc 오프셋 전압, 기선 방황(baseline wander) 및 레벨 수정을 보상하는 다른 기술 US 특허 명세서 6,324,231 B1 및 6,175,728 B1, EP-A2-928215 및 EP-B1-16503에 개시되어 있다.

dc 오프셋 전압 보상 방법 중 일부는 1들 또는 0들과 같이, 긴 일련의 불변 데이터의 경우에 충분한 효율을 낼 수는 없다.

발명의 상세한 설명

본 발명의 목적은 긴 일련의 불변 데이터가 dc 오프셋 전압 측정에 영향을 미치는 일을 방지하고, 오프셋 측정이 주파수 드리프트에 반응하게 하는 것이다.

본 발명의 일 측면에 따라서, 수신된 신호를 복조해서 수정되지 않은 복조 신호를 생성하는 수단과, 수정된 신호용 출력단을 가진 dc 오프셋 전압 수정 회로와, 출력단에 연결된 데이터 복원 회로를 포함하는 수신기가 제공되며, 이 dc 오프셋 전압 수정 회로는 수정되지 않은 복조 신호용 입력단과, 수신된 데이터를 검출하는 비트 슬라이서와, 노이즈 및 dc 오프셋을 뺀 복조 신호를 생성하는 필터링 수단과, 수정되지 않은 복조 신호로부터 생성된 복조 신호를 빼서 dc 오프셋 전압(V_{off})을 생성하는 감산 수단과, dc 오프셋 전압을 비트 슬라이서로 피드백하는 피드백 회로를 포함한다.

본 발명의 두번째 측면에 따라서, 복조 신호의 dc 오프셋 전압 수정 방법이 제공되며, 이 방법은 복조 신호의 dc없는 측정값을 획득하는 단계와, 복조 신호의 동시(contemporaneous) 버전으로부터 이 복조 신호의 dc없는 측정값을 빼서 dc 오프셋 전압을 획득하는 단계와, 이 복조 신호로부터 dc 오프셋 전압을 빼는 단계를 포함한다.

본 발명은 입력 신호로부터 복조 신호를 제거함으로써 dc 오프셋 전압의 측정치를 제거한다는 개념에 기초한다. 이 측정치를 입력 신호로부터 빼서 슬라이싱에 의해 정확하게 데이터가 검출될 수 있는 신호를 제공할 수 있다. 이러한 아키텍처는 비교적 장시간 동안 일정값을 가진 필터의 사용을 방지함으로써, 긴 일련의 불변 데이터가 dc 오프셋 전압 측정치에 영향을 미치는 것을 방지하고, 주파수 드리프트에 대해서 오프셋 측정치가 응답하게 한다는 장점을 갖는다.

EP-B1-16503에 개시된 레벨 수정 회로 아키텍처는 텔레비전 텔레텍스트의 레벨을 수정하는 것과 관련되어 있으며, 파형 수정 신호가 레벨 수정 회로의 출력단에 연결된 비트 슬라이서로부터 유도된다는 점에서 본 발명에 따라 제조되는 수신기 회로에 사용되는 아키텍처와는 상이하다. 또한 파형 수정된 신호는 텔레비전 신호의 논리 1 레벨에 대응하는 "a" 레벨의 수정을 위해서 진폭 제어 회로에 인가되며, 이 회로로부터의 출력이 입력 신호로부터 감산되어서 에러 신호를 획득한다. 이 에러 신호는 적분 회로에서 적분되어서 레벨 수정 회로에 인가되는 레벨 제어 신호를 생성한다. 레벨 "a"에 대응하는 진폭 제어 신호는, 텔레비전 신호에서 블랙 레벨 "b"에 대응하는 논리 0 레벨과 레벨 "(b + a)"에 대응하는 논리 1값 사이의 차분을 획득함으로써, 입력 신호로부터 유도된다. 레벨 "b" 및 "(b + a)"는 전송 경로에 대한 왜곡 영향에 의해 야기되는 변화를 나타낼 수 있다. 이렇게 인용된 회로는 원치않는 dc 오프셋 전압의 영향을 극복하는 것과는 관련이 없다. 본 발명에 따라 제조된 수신기 회로는 2개의 논리 레벨 사이의 신호 레벨 제어를 위한 진폭 제어 회로를 필요로 하지 않는다.

본 발명은 첨부된 도면을 예로서 참조하면서 설명될 것이다.

도면의 간단한 설명

도 1은 본 발명에 따라 제조된 무선 수신기의 실시예의 개략 블록도,

도 2는 시뮬레이션된 Bluetooth™ 시스템의 데이터 신호를 도시하는 도면,

도 3은 도 2에 도시된 데이터 신호의 복조 버전을 도시하는 도면,

도 4는 도 1에 도시된 수신기에 포함된 dc 오프셋 전압 회로를 사용해서 획득된 dc 측정치를 도시하는 도면,

도 5 및 도 6은 각각 시뮬레이션된 "MaxMin" 회로 및 시뮬레이션된 10kHz 대역폭 로우 패스 필터를 사용해서 획득된 dc 오프셋 전압 측정치를, 단지 비교를 위해 도시하는 도면.

실시예

도 1을 참조하면, 도시된 무선 수신기는, 예컨대 랜덤 데이터 및 긴 일련의 불변 데이터, 즉 일련의 긴 1들 또는 0들을 포함할 수 있는 Bluetooth™ 신호를 수신하기 위한 안테나(10)를 포함한다. 수신된 신호는 rf 증폭기(12)에서 증폭되고, 증폭된 신호는 주파수 다운 변환 스테이지(14)에 인가된다. 주파수 다운 변환 스테이지(14)는 rf 증폭기(12)의 출력단에 연결

된 제 1 입력단 및 로컬 오실레이터 신호 생성 수단(18) 예컨대, 주파수 합성기에 연결된 제 2 입력단을 가진 믹서(또는 승산기:16)를 포함한다. 대역 통과 필터(20)는 주파수 다운 변환 스테이지(14)의 출력단에 연결되어서 dc 오프셋 전압 및 노이즈를 포함하는 수정되지 않은 복조 신호(Vin)를 선택한다.

수정되지 않은 복조 신호(Vin)는 dc 오프셋 전압 수정 회로(22)에 공급된다. 파형 도면이 제공되어서 dc 오프셋 전압 수정 회로(22)의 동작의 이해를 돕는다. 회로(22)는 수정되지 않은 복조 신호(Vin)용 제 1 입력단(25), 회로에 의해 복원되는 dc 오프셋 전압(Voff)용 제 2 입력단(26) 및 출력단(27)을 가진 제 1 감산 스테이지(24)를 포함한다. 출력단(27)의 신호는 수정되지 않은 복조 신호에서 dc 오프셋 전압을 뺀 것($V_{in}-V_{off}$)으로, 이는 비트 슬라이서(30)로 공급되고, 라인(28)을 통해서 데이터 복원 스테이지(42)로 공급된다. 비트 슬라이서(30)의 출력단은 복조 신호의 측정치를 포함하고, 이 신호는 로우 패스 필터(32)에 공급되어서 복조 신호의 dc 없는 측정치를 생성한다. 로우 패스 필터(32)는 전송 비트 샤프닝 필터 및 예컨대, 채널 필터 및 복조기를 포함하는 완전한 수신 체인의 전송 기능에 가까운 특성을 갖고 있다. Bluetooth™ 시스템의 경우에, 로우 패스 필터(32)는 300kHz 대역폭 5차 차비셰프 0.5dB 리플 필터로서 모델링될 수 있다.

제 2 감산 스테이지(34)는 로우 패스 필터(32)의 출력단에 연결된 제 1 입력단(35) 및 회로 스테이지(24, 30, 32)를 통한 신호 투과에 대응하는 시간만큼 수정되지 않은 복조 신호(Vin)를 지연시키는 시간 지연 스테이지(38)에 연결된 제 2 입력단(36) 및 출력단을 구비한다. 제 2 감산 스테이지(34)로부터의 출력 신호는 동시 dc 오프셋 전압과 노이즈의 합이다. 이 노이즈는 로우 패스 필터(40)를 사용해서 제거되어서 dc 오프셋 전압(Voff)을 제공하고, 이는 제 1 감산 스테이지(24)의 제 1 입력단(26)으로 피드백된다. 로우 패스 필터(40)의 시간 상수는 실제 가능한 한 짧아져야 한다.

dc 오프셋 전압 수정 회로(22)를 구현할 때, 그 성능은 지능형 비트 슬라이서(30)를 사용해서 그리고 로우 패스 필터(40) 대신 측정된 드리프트 레이트에 의해 제어되는 가변 대역폭 필터를 사용해서 강화될 수 있다.

dc 오프셋 전압을 수정하는 이러한 방법의 성능 개선은 특히 데이터가 완전히 랜덤하지 않고 도 2 내지 4에 도시된 바와 같은 긴 일련의 불변 데이터를 포함하는 경우에 분명해진다. 더 상세하게는 Bluetooth™ 시스템의 시뮬레이션 결과를 도시한다. 일정한 0.03의 DC 에러가 적용되었으며, 이는 약 100kHz 에러와 같다. 도 2는 데이터를 도시하고 있고, 도 3은 복조 신호를 도시하고 있으며, 도 4는 dc 오프셋 전압 측정치를 도시하고 있다.

단지 비교를 위해서, 도 5 및 도 6은 dc 오프셋 전압이 신호의 최대값과 최소값의 평균인 이른바 "MaxMin" 회로 및 10kHz 대역폭 로우 패스 필터를 이용하는 종래의 집적 기술을 사용하는 신호 상쇄 피드백 dc 오프셋 측정의 결과를 각각 도시하고 있다. 이들 기술의 상대적인 성능이 필터의 최적화에 의존하고 있지만, "MaxMin" 회로가 긴 일련의 불변 데이터에 사용될 때 특히 우수하고, 집적 기술이 발달함에 따라서 원하는 dc 오프셋 전압 수정 회로를 사용해서 획득되는 결과보다 더 우수하다.

본 발명이 dc 오프셋 전압 수정을 가진 수신기를 기준으로 설명되었지만, 본 발명의 기술은 수신기를 통한 지연보다 더 빠른 dc 오프셋 전압 측정에 사용되는 자동 주파수 제어(AFC)에 적용될 수 있으며, AFC 루프는 원치않는 오실레이션이 유도되는 것을 방지한다.

본 상세한 설명과 특허 청구 범위에서 용어 "하나의"는 그러한 구성 요소가 복수개 존재할 가능성을 배제하지 않는다. 또한, 용어 "포함한다"는 여기에 열거되지 않은 소자 또는 단계의 존재를 배제하지 않는다.

본 명세서를 읽음으로써, 다른 수정이 당업자에게는 자명할 것이다. 이러한 수정은 무선 수신기 및 그 구성 요소의 설계, 제조 및 사용에 이미 알려져 있으며, 여기서 설명된 특성 대신에 혹은 이에 더해서 사용될 수 있는 다른 특성을 포함할 수 있다.

(57) 청구의 범위

청구항 1.

수신된 신호를 복조해서 수정되지 않은 복조 신호를 생성하는 수단(14)과,

수정된 신호용 출력단(28)을 가진 dc 오프셋 전압 수정 회로(22)와,

상기 출력단에 연결된 데이터 복원 회로(42)를 포함하되,

상기 dc 오프셋 전압 수정 회로(22)는
 상기 수정되지 않은 복조 신호(Vin)용 입력단과,
 수신된 데이터를 검출하는 비트 슬라이서(30)와,
 노이즈 및 dc 오프셋을 뺀 복조 신호를 생성하는 필터링 수단(32)과,
 상기 수정되지 않은 복조 신호로부터 상기 생성된 복조 신호를 빼서 dc 오프셋 전압(Voff)을 생성하는 감산 수단(34)과,
 상기 dc 오프셋 전압을 상기 비트 슬라이서로 피드백하는 피드백 회로
 를 포함하는
 수신기.

청구항 2.

제 1 항에 있어서,
 상기 필터링 수단(32)은 적어도 완전한 수신기 체인의 전송 기능과 실질적으로 같은 특성을 가진 로우 패스 필터인
 수신기.

청구항 3.

제 2 항에 있어서,
 적어도 상기 필터링 수단을 통한 신호 전송으로 인한 지연 시간만큼 상기 수정되지 않은 복조 신호를 지연시키는 지연 수
 단(38)을 포함하는
 수신기.

청구항 4.

제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
 상기 피드백 회로는 로우 패스 필터(40)를 포함하는
 수신기.

청구항 5.

제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
 상기 피드백 회로는 측정된 드리프트의 레이트에 의해 제어되는 가변 대역폭 필터를 포함하는
 수신기.

청구항 6.

제 1 항 내지 제 5 항 중 어느 한 항에 있어서,

다른 감산 스테이지(24)를 더 포함하되,

상기 감산 스테이지(24)는

상기 수정되지 않은 복조 신호(Vin)용 제 1 입력단(25), 상기 dc 오프셋 전압(Voff)용 제 2 입력단(26) 및 상기 비트 슬라이서(30) 및 상기 데이터 복원 회로(42)에 연결된 출력단(27)을 구비한

수신기.

청구항 7.

복조 신호의 dc 오프셋 전압 수정 방법에 있어서,

상기 복조 신호의 dc없는 측정값을 획득하는 단계와,

상기 복조 신호의 실질적인 동시(contemporaneous) 버전으로부터 상기 복조 신호의 dc없는 측정값을 빼서 dc 오프셋 전압을 획득하는 단계와,

상기 복조 신호로부터 상기 dc 오프셋 전압을 빼는 단계

를 포함하는 복조 신호의 dc 오프셋 전압 수정 방법.

청구항 8.

제 7 항에 있어서,

상기 복조 신호로부터 상기 dc 오프셋 전압을 빼서 상기 복조 신호의 측정치를 제공하고, 상기 복조 신호의 측정치를 필터링해서 상기 복조 신호의 dc 없는 측정치를 획득함으로써 차분 신호를 비트 슬라이싱하는 단계를 더 포함하는

복조 신호의 dc 오프셋 전압 수정 방법.

청구항 9.

제 7 항 또는 제 8 항에 있어서,

상기 dc 오프셋 전압을 필터링하는 단계를 더 포함하는

복조 신호의 dc 오프셋 전압 수정 방법.


청구항 10.

제 7 항 또는 제 8 항에 있어서,


상기 복조 신호의 dc 없는 측정치를 빼기 전에 상기 복조 신호를 지연시키는 단계를 더 포함하는
복조 신호의 dc 오프셋 전압 수정 방법.

도면


도면1




도면2




도면3



도면4



도면5



도면6

