




СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК

(19) SU (11) 1444776 A1

(51) 4 G 06 F 11/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ



(21) 4236257/24-24

(22) 27.04.87

(46) 15.12.88. Бюл. № 46

(71) Харьковское научно-производственное объединение по системам автоматизированного управления

(72) Ю.А. Ванжула, К.В. Кувшинов,
Ю.В. Розен, В.Н. Тупкало и К.М. Усенко

(53) 681.3(088.8)


(56) Авторское свидетельство СССР
№ 1048475, кл. G 06 F 11/00, 1982.

Авторское свидетельство СССР
№ 1141415, кл. G 06 F 11/26, 1981.

(54) СИГНАТУРНЫЙ АНАЛИЗАТОР

(57) Изобретение относится к вычислительной технике и может быть использовано для контроля и диагностики дискретных блоков. Цель изобретения – повышение достоверности контроля за счет обеспечения заданной величины сдвига между активными фронтами син-

хронизирующего сигнала и фронтами контролируемого сигнала. Сигнатурный анализатор содержит формирователь сигнатур, состоящий из сумматора 1 по модулю два и регистра 2 сдвига, первый блок 3 индикации, формирователь 4 коротких импульсов, группу элементов 5 задержки, мультиплексор 6, два элемента 7, 8 задержки, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 9, элемент И 10, счетчик 11 импульсов, первый переключатель 12, коммутатор 13, второй переключатель 14, дешифратор 15, второй блок 16 индикации. Сущность изобретения состоит в обеспечении оптимального выбора величины задержки сигнала синхронизации относительно контролируемого сигнала, при котором устраняется возможность различного восприятия одного и того же перепада контролируемого сигнала в смежных циклах измерения сигнатуры. 2 ил.



SU (11) 1444776 A1

Изобретение относится к вычислительной технике и может быть использовано для контроля и диагностики дискретных блоков.

Цель изобретения - повышение достоверности контроля.

На фиг. 1 изображена структурная схема сигнатурного анализатора; на фиг. 2 - временные диаграммы его работы.

Сигнатурный анализатор содержит формирователь сигнатур, состоящий из сумматора 1 по модулю два и регистра 2 сдвига, первый блок 3 индикации, формирователь 4 коротких импульсов, группу элементов 5₁-5_n, задержки, мультиплексор 6, элементы 7 и 8 задержки, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 9, элемент И 10, счетчик 11 импульсов, первый переключатель 12, коммутатор 13, второй переключатель 14, дешифратор 15, второй блок 16 индикации, синхровход 17, установочный 18 и информационный 19 входы.

Сигнатурный анализатор работает следующим образом.

При работе сигнатурного анализа-
тора используются два режима проверок: режимы "Эталон" и "Работа". Вы-
бор режима проверок осуществляется
с помощью переключателя 14 режима
работы путем установки на его выходе
соответствующего логического сигнала
управления коммутатором 13.

Режим "Эталон" используется для снятия сигнатур в контрольных точках эталонного (заведомо исправного) объекта диагностирования. Эталонная сигнатура формируется в виде пятизначного числа: четыре цифры - это собственно сигнатура данной контрольной точки, а пятая цифра - формализованное значение кода временной задержки, вводимой вручную оператором по каналу синхронизации сигнатурного анализатора, при которой обеспечивается устойчивое отображение значения сигнатуры первым блоком З индикации. Режим "Работа" используется для поиска неисправностей в отказавшем дискретном блоке. В этом режиме предварительно необходимо с помощью переключателя 12 задержки набрать код задержки эталонной сигнатуры для выбранной точки. После этого производится измерение самой сигнатуры.

В режиме "Эталон" непосредственно перед измерением сигнатуры на вход 18

выдается сигнал "Установка" и происходит обнуление счетчика 11 импульсов. Через синхровход 17 сигнатурного анализатора на вход формирователя 4 коротких импульсов поступает сигнал синхронизации (фиг. 2а), с выхода которого короткие синхроимпульсы (фиг. 2б), сформированные по активному положительному перепаду синхро-сигнала, поступают на $(n+1)$ -вход селектора импульсов и на вход первого элемента задержки. Задержанные синхроимпульсы с соответствующими выходов первого и второго элементов задержки (фиг. 2в и фиг. 2г) поступают на соответствующие входы мультиплексора 6. Код задержки с выходов счетчика 11 импульсов через коммутатор 13 поступает на входы второго блока 16 индикации и дешифратора 15. При нулевом коде задержки на выходе дешифратора 15 формируется сигнал управления, который откроет мультиплексор по первому его входу, в результате чего на синхровход регистра 2 сдвига поступают синхроимпульсы, имеющие нулевую задержку относительно синхроимпульсов, поступающих на синхровход 17 сигнального анализатора. Данные импульсы с задержкой, равной $\frac{T}{2}$, где T - номинальная задержка контролируемого сигнала, с выхода элемента 7 задержки поступают на первый вход элемента И 10, а контролируемый сигнал через информационный вход 19 (фиг. 2е) поступает на информационный вход сумматора 1 по модулю два, на первый (через элемент 8 задержки с задержкой на время (фиг. 2ж)) и на второй входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9. На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9 формируется импульс длительностью $\frac{T}{2}$, передний фронт которого совпадает с фронтом контролируемого сигнала (фиг. 2з). Этот импульс поступает на второй вход элемента И 10 и на его выходе формируется импульс (фиг. 2к), факт существования которого означает, что активный фронт синхроимпульса, по которому произошло занесение информации в регистр 2 сдвига, дежит в области возможных флуктуаций фронта информационного сигнала, поэтому для устойчивого (однозначного) формирования значения сигнатуры для данной контрольной точки объекта диагностирования необходимо увеличить задержку сигнала синхронизации относительно

входного контролируемого (информационного) сигнала.

Сформированный импульс с выхода элемента И 10 поступает на счетный вход счетчика 11 импульсов и увеличивает значение счетчика 11 на единицу. На этом первый цикл установки задержки заканчивается. Очередной цикл начинается с того, что дешифратор 15 в зависимости от значения кода на выходе счетчика 11 импульсов вырабатывает соответствующий управляющий сигнал (соответствующий унитарный выходной код), который инициирует прохождение через мультиплексор 6 импульсов, поступающих с первого выхода элементов 5 задержки, т.е. импульсов с задержкой, равной $\frac{1}{n}$ относительно активного фронта синхросигнала, поступающего на синхровход 17 (фиг. 2д), т.е. второй цикл. Аналогичным образом снова происходит анализ попадания активного фронта, задержанного на время $\frac{1}{n}$, синхроимпульса в область возможных флуктуаций фронта контролируемого (информационного) сигнала. Если задержка синхроимпульсов снова окажется недостаточной, то содержание счетчика 11 импульсов снова увеличится на единицу. В случае установления оптимальной задержки подсчет импульсов прекращается и вторым блоком 16 индикации отображается неизменное значение кода оптимальной задержки, а после окончания последующего цикла измерения сигнатуры на табло первого блока 3 индикации фиксируется истинное (эталонное) значение сигнатуры, характеризующей выбранную контрольную точку объекта диагностирования.

В режиме "Работа" сигнатурный анализатор работает следующим образом. Выбор режима "Работа" осуществляется с помощью переключателя 14 режима работы. В результате данного выбора на выход коммутатора 13 подключается вторая группа его входов, соединенная с выходами переключателя 12 задержки. Непосредственно перед измерением сигнатуры в выбранной контрольной точке с помощью двереключателя 12 задержки набирается соответствующий эталонный код задержки, контроль установки которого осуществляется с помощью второго блока 16 индикации. В результате срабатывания дешифратора 15 на выход мультиплекс-

сора 6 подключается тот его вход, который соответствует эталонному коду задержки. Необходимо отметить, что выбор значения временной задержки (области возможных флуктуаций фронтов контролируемых сигналов объекта диагностирования) производится с некоторым запасом относительно расчетного значения, поэтому в режиме "Работа" исключается возможность совпадения фронтов контролируемых сигналов с активными фронтами сигнала синхронизации.


Таким образом, в предлагаемом сигнатурном анализаторе исключается совпадение активных фронтов синхронизирующего сигнала с фронтами контролируемых сигналов, в результате чего повышается достоверность контроля.

Ф о р м у л а из об р е т е н и я

25 Сигнатурный анализатор, содержащий формирователь сигнатур, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И, первый элемент задержки и первый блок индикации, причем информационный вход формирователя сигнатур соединен с входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и является информационным входом анализатора, выход элемента исключающее ИЛИ соединен с первым входом элемента И, второй вход которого соединен с выходом первого элемента задержки, группа информационных выходов формирования сигнатур соединена с группой информационных входов первого блока индикации, отличаясь тем, что, с целью повышения достоверности контроля, анализатор содержит формирователь коротких импульсов, группу из n последовательно соединенных элементов задержки, мультиплексор, второй элемент задержки, счетчик импульсов, коммутатор, два переключателя, дешифратор и второй блок индикации, причем вход формирователя коротких импульсов является синхровходом анализатора, выход формирователя коротких импульсов соединен с $(n+1)$ -ым информационным входом мультиплексора и выходом первого элемента задержки группы, выходы элементов задержки группы соединены с первого, по n -й информационными входами мультиплексора, группа управляющих входов которого соединена с

группой выходов дешифратора, выход мультиплексора соединен с синхро- входом формирователя сигнатур и входом первого элемента задержки, информационный вход анализатора через второй элемент задержки соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, счетный вход счетчика импульсов соединен с выходом элемента И, установочный вход счетчика импульсов является установочным входом анали-

затора, группа разрядных выходов счетчика импульсов соединена с первой группой информационных входов коммутатора, вторая группа информационных входов которого соединена с группой выходов первого переключателя, управляющий вход коммутатора соединен с выходом второго переключателя, группа выходов коммутатора соединена с группами входов дешифратора и второго блока индикации.



Фиг.2

Составитель С. Старчихин

Редактор А. Ревин

Техред Л.Олийнык

Корректор М. Васильева

Заказ 6482/48

Тираж 704

Подписьное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4