

(19) 日本国特許庁(JP)

(12) 公表特許公報(A)

(11) 特許出願公表番号

特表2006-513633

(P2006-513633A)

(43) 公表日 平成18年4月20日(2006.4.20)

(51) Int.C1.

HO4N 7/26 (2006.01)
HO4L 1/00 (2006.01)

F 1

HO4N 7/13
HO4L 1/00

テーマコード(参考)

5C059
5K014

審査請求 未請求 予備審査請求 有 (全 11 頁)

(21) 出願番号 特願2004-566418 (P2004-566418)
 (86) (22) 出願日 平成15年7月9日 (2003.7.9)
 (85) 翻訳文提出日 平成17年7月8日 (2005.7.8)
 (86) 國際出願番号 PCT/US2003/021329
 (87) 國際公開番号 WO2004/064396
 (87) 國際公開日 平成16年7月29日 (2004.7.29)
 (31) 優先権主張番号 60/439,312
 (32) 優先日 平成15年1月10日 (2003.1.10)
 (33) 優先権主張国 米国(US)


(71) 出願人 501263810
 トムソン ライセンシング
 Thomson Licensing
 フランス国、エフ-92100 プロ
 ニュ ビヤンクール、ケ アルフォンス
 ル ガロ、46番地
 46 Quai A. Le Gall
 , F-92100 Boulogne-
 Billancourt, France
 (74) 代理人 100070150
 弁理士 伊東 忠彦
 (74) 代理人 100091214
 弁理士 大貫 進介
 (74) 代理人 100107766
 弁理士 伊東 忠重

最終頁に続く

(54) 【発明の名称】エラー隠蔽中に生成されるアーチファクトをスムージングするデコーダ装置及び方法

(57) 【要約】

符号化されたマクロブロックにおけるエラーが、デコーダに与えられるエラー隠蔽段階による復号化中に隠蔽される。エラー隠蔽段階により生成されるエラー隠蔽されたマクロブロックは、誤った画素値の拡散を回避するため、デコーダにより出力される前にデブロッキングフィルタによるデブロッキングフィルタリングを受ける。エラー隠蔽段階は、損失したマクロブロックの復元により人工的に生成される遷移の最大強度を強制するため、デブロッキングフィルタの強度を変更するエラー隠蔽技術に従ってデブロッキングフィルタを制御する。



【特許請求の範囲】**【請求項 1】**

デブロッキングフィルタを有する I S O / I T U H . 2 6 4 に準拠した映像デコーダであって、

エラー隠蔽されたマクロブロックをデブロッキングすることにより誤った画素値の拡散を回避する前記デブロッキングフィルタに入力するためのエラー隠蔽されたマクロブロックを生成するため、以前に送信されたマクロブロックから画素値を推定することにより、欠落／損傷したデータを有するマクロブロックのエラーを隠蔽する復号されたマクロブロックを受け取るエラー隠蔽段階を有することを特徴とするデコーダ。

【請求項 2】

請求項 1 記載のデコーダであって、

前記エラー隠蔽段階は、前記デブロッキングフィルタにより実行されるデブロッキングの強度をエラー隠蔽に従って変化させることを特徴とするデコーダ。

【請求項 3】

請求項 2 記載のデコーダであって、

前記エラー隠蔽段階は、隠蔽されたマクロブロックとエラーのない（正確に受信された）マクロブロックとの間の遷移の境界強度を変更することにより、前記デブロッキングフィルタの強度を変更することを特徴とするデコーダ。

【請求項 4】

請求項 2 記載のデコーダであって、

前記エラー隠蔽段階は、隠蔽されたマクロブロックのペア間の遷移の境界強度を変更することにより、前記デブロッキングフィルタの強度を変更することを特徴とするデコーダ。

【請求項 5】

請求項 2 記載のデコーダであって、

前記エラー隠蔽段階は、隠蔽されたマクロブロックと正確に受け取られたマクロブロックとの間の前記デブロッキングフィルタの量子化パラメータ（Q P）平均を変更することを特徴とするデコーダ。

【請求項 6】

請求項 2 記載のデコーダであって、

前記エラー隠蔽段階は、隠蔽されたマクロブロックのペア間の前記デブロッキングフィルタの量子化パラメータ（Q P）平均を変更することを特徴とするデコーダ。

【請求項 7】

請求項 3 記載のデコーダであって、

前記エラー隠蔽段階は、隠蔽されたマクロブロックと正確に受け取られたマクロブロックとの間の前記デブロッキングフィルタの量子化パラメータ（Q P）平均を変更することを特徴とするデコーダ。

【請求項 8】

請求項 4 記載のデコーダであって、

前記エラー隠蔽段階は、隠蔽されたマクロブロックのペア間の前記デブロッキングフィルタの量子化パラメータ（Q P）平均を変更することを特徴とするデコーダ。

【請求項 9】

請求項 2 記載のデコーダであって、

前記エラー隠蔽段階は、前記デブロッキングフィルタのオフセット値 A 及び B のペアの各々を変化させることを特徴とするデコーダ。

【請求項 10】

請求項 9 記載のデコーダであって、

前記エラー隠蔽段階は、隠蔽されたマクロブロックとエラーのない（正確に受け取られた）マクロブロックとの間の遷移の境界強度を変更することにより、前記デブロッキングフィルタの強度を変更することを特徴とするデコーダ。

10

20

30

40

50

【請求項 1 1】

請求項 9 記載のデコーダであって、

前記エラー隠蔽段階は、隠蔽されたマクロブロックのペア間の遷移の境界強度を変更することにより、前記デブロッキングフィルタの強度を変更することを特徴とするデコーダ。

【請求項 1 2】

請求項 9 記載のデコーダであって、

前記エラー隠蔽段階は、隠蔽されたマクロブロックと正確に受け取られたマクロブロックとの間の前記デブロッキングフィルタの量子化パラメータ (Q P) 平均を変更することを特徴とするデコーダ。

10

【請求項 1 3】

請求項 9 記載のデコーダであって、

前記エラー隠蔽段階は、隠蔽されたマクロブロックのペア間の遷移の境界強度を変更することにより、前記デブロッキングフィルタの強度を変更することを特徴とするデコーダ。

【請求項 1 4】

請求項 1 0 記載のデコーダであって、

前記エラー隠蔽段階は、隠蔽されたマクロブロックと正確に受け取られたマクロブロックとの間の前記デブロッキングフィルタの量子化パラメータ (Q P) 平均を変更することを特徴とするデコーダ。

20

【請求項 1 5】

請求項 1 0 記載のデコーダであって、

前記エラー隠蔽段階は、隠蔽されたマクロブロックのペア間の遷移の境界強度を変更することにより、前記デブロッキングフィルタの強度を変更することを特徴とするデコーダ。

【請求項 1 6】

復号化されたマクロブロックにおける遷移をスムージングする方法であって、

復号化されたマクロブロックが欠落 / 損傷した画素値に起因するエラーを有するか検出するステップと、

前記エラーが検出された場合、エラー隠蔽されたマクロブロックを生成するため、以前に送信されたマクロブロックから欠落 / 損傷した画素値を推定することによりエラーを隠蔽するステップと、

エラー隠蔽アルゴリズムにより人工的に生成された遷移をスムージングするため、デブロッキングフィルタにより前記エラー隠蔽されたマクロブロックをフィルタリングするステップと、

から構成されることを特徴とする方法。

30

【請求項 1 7】

請求項 1 6 記載の方法であって、さらに、

エラー隠蔽に従って前記デブロッキングフィルタにより実行される前記デブロッキングの強度を変化させるステップを有することを特徴とする方法。

40

【請求項 1 8】

請求項 1 7 記載の方法であって、

前記デブロッキングフィルタの強度を変化させるステップは、隠蔽されたマクロブロックとエラーのない (正確に受け取られた) マクロブロックとの間の遷移の境界強度を変更することから構成されることを特徴とする方法。

【請求項 1 9】

請求項 1 7 記載の方法であって、

前記デブロッキングフィルタの強度を変化させるステップは、隠蔽されたマクロブロックのペア間の遷移の境界強度を変更することから構成されることを特徴とする方法。

【請求項 2 0】

50

請求項 17 記載の方法であって、さらに、
隠蔽されたマクロブロックと正確に受け取られたマクロブロックとの間の前記デブロッキングフィルタの量子化 (Q P) 平均を変更するステップを有することを特徴とする方法。
。

【請求項 21】

請求項 17 記載の方法であって、さらに、
隠蔽されたマクロブロックのペア間の前記デブロッキングフィルタの量子化 (Q P) 平均を変更するステップを有することを特徴とする方法。

【請求項 22】

請求項 17 記載の方法であって、
前記エラー隠蔽段階は、隠蔽されたマクロブロックと正確に受け取られたマクロブロックとの間の前記デブロッキングフィルタの量子化 (Q P) 平均を変更することを特徴とする方法。

【請求項 23】

請求項 18 記載の方法であって、さらに、
隠蔽されたマクロブロックのペア間の前記デブロッキングフィルタの量子化 (Q P) 平均を変更するステップを有することを特徴とする方法。

【請求項 24】

請求項 17 記載の方法であって、さらに、
前記デブロッキングフィルタのオフセット値 A 及び B のペアの各々を変化させるステップを有することを特徴とする方法。

【発明の詳細な説明】

【発明の詳細な説明】

【0001】

【関連出願の相互参照】

本出願は、2003年1月10日に出願された米国仮特許出願第 60/439,312 号に対する 35 U. S. C. 119 (e) の優先権を主張するものであり、その教示がここに含まれる。

【技術分野】

本発明は、データの欠落または損傷により生じるエラーを軽減するのにエラー隠蔽を実行する映像デコーダに関する。

【背景技術】

多くの場面において、映像ストリームは格納及び送信を容易にするため、圧縮（符号化）が行われる。しばしば、このような符号化された映像ストリームには、チャネルエラー及び／またはネットワーク混雑のため、送信中にデータ損失や損傷が発生する。復号されると、データの損失／損傷は、画素値の欠落として明らかにされる。このような欠落／損傷した画素値に起因するアーチファクトを抑制するため、デコーダは、同じ画像の他のマクロブロックや他の画像から推定することにより、このような欠落／損傷した画素値を「隠蔽」する。「隠蔽」という用語は、デコーダが欠落または損傷した画素値を実際に隠すものではないため、やや誤った名称である。

【0002】

エラー隠蔽の重要性にも関わらず、大部分のデコーダは通常は、リアルタイムアプリケーションのため最もシンプルかつ高速な隠蔽アルゴリズムのみを実現する。大部分のリアルタイムアプリケーションでは、エラー隠蔽を実現するのに 2 つのアプローチがある。1 つのアプローチは、正確に復号された近隣の 1 つをコピーすることにより、欠落したマクロブロックの置換を提案するものである。このアプローチは、再構成された画像に出現するブロッキングアーチファクトが顕著である低質のシステム上のアプリケーションにおいて検出される。第 2 のアプローチは、正確に復号された近隣のマクロブロックの境界上の画素値に基づき、欠落したマクロブロックのコンテンツを補間することによりブロッキングアーチファクトをスムージングしようとするものである。以下の 2 つのスキーム、(1)

) 共通の平均値を有するマクロブロック / ブロック内部のすべての画素の置換と、(2) マクロブロック / ブロック境界への画素距離に基づく加重予測による各画素値の置換とが、後者のカテゴリに適合する。フラット領域と輪郭領域とを識別する基準がない場合、この隠蔽アプローチは、反対のアーチファクトを生成する再構成された画像をぼやけたものとする傾向がある。

【0003】

従って、欠落 / 損傷した画素値の導出プロセスにより生成されるブロッキングアーチファクトを低減するとき、シンプルさと高パフォーマンスを実現する隠蔽アプローチが必要とされる。

[発明の概要]

本原理の好適な実施例によると、ISO / ITU H.264 映像圧縮規格に準拠した映像デコーダは、欠落 / 損傷した画素値を有する復号されたマクロブロックにエラーを隠蔽するエラー隠蔽段階を有する。このエラー隠蔽段階は、以前に送信されたエラーのないマクロブロックから欠落 / 損傷した画素値を推定することにより、そのようなエラー隠蔽を実行する。エラー隠蔽段階により生成されるマクロブロックは、エラー隠蔽プロセスの不正確さにより人工的に生成される遷移をデブロックするデコーダのデブロッキングフィルタに入力される。言い換えると、エラー隠蔽段階は、デブロッキングフィルタによるフィルタリングの前にエラー隠蔽を実行する。このようなアプローチの効果は2つある。第1に、デブロッキングフィルタを利用してエラー隠蔽方法の結果を向上させることにより、低い複雑さの要求により高いクオリティを達成することができる。第2に、デブロッキング前のエラー隠蔽は、エラーを有するブロックと性格に復号化されたブロックとの間の遷移をスムージングしようとするとき、エラー画素値の拡散を回避することができる。

【0004】

本原理の他の特徴によると、エラー隠蔽段階は、デブロッキングフィルタのパラメータを変動させる。特に、エラー隠蔽段階は、損失したマクロブロックの復元により人工的に生成される遷移に対する最大フィルタ強度を強制するようデブロッキングフィルタのパラメータを変動させる。

[詳細な説明]

図1は、本原理によるエラー隠蔽を実現するISO / ITU H.264圧縮規格に準拠した映像デコーダ10のブロック図を示す。デコーダ10は、H.264圧縮規格による上流のエンコーダ(図示せず)により圧縮(符号化)された映像信号を表す入力ビットストリームを受信するエントロピー復号化段階12を含む。エントロピー復号化段階12は、入力ストリームを復号し、(a)変換係数、(b)動きベクトルと基準フレームインデックス、及び(c)制御データを生成する。スケーリング / 逆変換段階14は、予測エラーを再生成するため、逆変換及びスケーリングのための変換係数を受信する。この予測エラーは、エンコーダのオリジナル画像と以前に送信されたデータに基づきデコーダにより取得可能な推定画像との間の差を反映している。スケーリング / 逆変換段階14により生成される予測エラーは、インターまたはイントラ予測により取得される推定画像との加算に対し加算ブロック18にわたされる。

【0005】

インター予測モードにより符号化された入力マクロブロックでは、動き補償段階16は、入力ビットストリームにより送信された動きベクトルと基準フレームインデックスを含む入力情報とデコーダバッファに以前に格納された対応する基準フレームとから、推定画像を生成するのに利用される。動き補償段階16からの出力は、再構成された画像を生成するため、スケーリング / 逆変換段階14により生成されるエラー予測と加算する加算ブロック18にわたされる。加算ブロック18から出力された再構成された画像の各マクロブロックは、当該マクロブロックが欠落または損傷画素値を有するか検出するエラー隠蔽段階20にわたされる。当該マクロブロックが欠落または損傷した画素値を有する場合、エラー隠蔽段階20は、欠落または損傷した画素値の代わりに、推定画素値に置換する。本原理によると、デブロッキングフィルタ22は、隠蔽された画像に対し実行されるフィ

ルタリングの強度を可変とする調整可能なパラメータを有する。デブロッキングフィルタ22は、デコーダ10の出力画像を生成する。この時点において、ビットストリームの基準画像としてマークされたこれらの画像は、動き補償ブロック16への入力の1つとして用いられるよう基準フレームバッファに格納される。

【0006】

イントラ予測モードにより符号化された入力マクロブロックでは、イントラ予測段階24により、符号化された入力ビットストリームに対し送信されたイントラ予測モードに従い推定画像を生成する。このイントラ予測段階24により生成された推定画像は、再構成された画像を生成するため、スケーリング/逆変換段階14により生成されたエラー予測と加算する加算ブロック18にわたされる。加算ブロックにより出力される各イントラ予測マクロブロックと同様に、加算ブロック18により出力された各インター予測マクロブロックは、エラー隠蔽段階20においてエラー隠蔽され、デブロッキングフィルタ22によりデブロッキングされる。

【0007】

図2は、エラー隠蔽から生じる遷移に対し最大フィルタリングを実現するため、デブロッキングフィルタ22のパラメータを調整し、エラー隠蔽を実現する図1のデコーダ10のエラー隠蔽段階20により行われるステップをフローチャートにより示す。エラー隠蔽段階20は、図2のステップ100において、図1の加算ブロック18から受け取った連続する各入力マクロブロックに対してエラー検出を実行することにより、エラー隠蔽を開始する。ステップ120においてエラーを検出しなければ、エラー隠蔽段階はエラー隠蔽プロセスを終了し(図2のステップ125)、訂正することなく、受信したマクロブロックをデブロッキングフィルタ22に出力する。受信したマクロブロックにエラー隠蔽を実行しない場合、エラー隠蔽段階は、図1のデブロッキングフィルタ22のパラメータを調節しない。

【0008】

ステップ120において判断されるように、エラーが存在する場合、図1のエラー隠蔽段階20は、図2のステップ140において、図1の加算ブロック18から受信したマクロブロックがイントラ符号化されているか判断する。エラーを有するイントラ符号化ブロックは、ステップ160において空間エラー隠蔽を実行し、インター符号化ブロックはステップ180において時間隠蔽を行う。

【0009】

空間エラー隠蔽には様々な手法が存在する。

・ブロックコピー(BC)

このアプローチによると、欠落/損傷したマクロブロックの置換が、その正確に復号化された近隣の1つから取得される。

・画素領域補間(PDI)

欠落/損傷したマクロブロックデータが、正確に復号化された近隣の境界における画素値から補間される。PDIを実現するのに2つのアプローチが存在する。例えば、あるマクロブロックの内部のすべての画素は、共通の平均値に補間することが可能である。あるいは、マクロブロック境界との画素距離に基づき、加重予測により各画素値が取得される。

・多方向補間(MDI)

多方向補間技術は、エッジ方向の補間を提供するため、PDI技術の改良版である。MDIの実現には、方向補間前に欠落/損傷した画素値の近隣の主輪郭の方向を推定することが求められる。

・最大スムース復元(MSR)

離散コサイン変換(DCT)領域では、低周波数要素がエラー隠蔽に利用され、画素とのスムースな結合を提供する。データ分割符号化が利用されるとき、損傷したマクロブロック/ブロック内部のすべてのデータを破棄する代わりに、MSR技術は正確に受信したDCT係数を利用する。

10

20

30

40

50

・凸集合上の投影（P O C S）

当該技術によると、欠落／損傷した画素値を有するマクロブロックを包囲するより大きな領域の分類に基づき、適応的フィルタリングが高速フーリエ変換（F F T）領域において実行される。このような適応的フィルタリングは、シャープ領域上のエッジフィルタを適用する一方、スムース領域に対するローパスフィルタリングが適用される。この手続きはフィルタリングの繰り返しを含むものであり、いくつかの事前的制約が処理画像に適用される。

【0010】

上記技術に加えて、空間エラー隠蔽が以下のように効果的に実現することができる。特定された各マクロブロックに対し、少なくとも1つのイントラ予測モードが近隣マクロブロックから導出される。画像がI S O / I T U H . 2 6 4 映像圧縮規格に従い符号化されると、各マクロブロックの符号化に対し、（1）I n t r a _ 1 6 × 1 6 タイプには、単一のイントラ予測モードがマクロブロック全体に導出され、（2）I n t r a _ 4 × 4 タイプには、イントラ予測モードがマクロブロック内の4 × 4の画素の各サブマクロブロックに導出される、という2つのイントラ符号化タイプが利用可能である（この場合、符号化された各マクロブロックに16のイントラ予測モードが存在する）。その後、導出されたイントラ予測モードが、欠落した画素値を生成するのに適用される。導出されたイントラ予測モードが欠落または損傷した画素値を推定するのに適用されるプロセスは、符号化作業を減少させるのに非符号化値を推定（予測）ため、復号化中に利用される導出プロセスに対応する。言い換えると、本技術は、空間エラー隠蔽のために符号化において通常用いられるイントラ予測モード情報を利用する。あるマクロブロックを参照する符号化データが損失または損傷しているとき、近隣のマクロブロックから導出されたイントラ予測モードが空間エラー隠蔽に対する最善の補間方向に関する重要な情報を提供することができる。空間エラー隠蔽にこのようなイントラ予測モードを利用することにより、同様の複雑さを有する従来の空間エラー隠蔽技術と比較して、かなり良好なパフォーマンスを実現することができる。

【0011】

空間エラー隠蔽と対照的に、時間隠蔽は欠落した画素値を以前に送信したマクロブロックから推定するため、符号化された動き情報、すなわち、基準画像インデックスと動きベクトルの復元を試みる。同一のマクロブロックからの予測エラーの復元は、冗長性なく符号化される。空間隠蔽と異なり、時間隠蔽の基本は公開されているアルゴリズムのほとんどにおいて同一である。1以上の基準フレームの欠落したマクロブロックの欠落した動きベクトルを検索することは大きな計算量を要するため、典型的には、限定された候補群のみが考慮される。考慮される可能な動きベクトルは以下を含む。

・ゼロモーション：損失したブロックが2つの連続するフレーム間ににおいてその位置を変位していないと仮定し、前のフレーム上の連結したブロックを単にコピーすることにより時間隠蔽を実行する。

・グローバルモーション：損失したブロックにはグローバルモーションが行われ、カメラ動きパラメータを推定することにより、ほとんどの場合に正確に近似されると仮定する。

・ローカルモーション：空間的に隣接したブロックの動きは高く相關すると仮定し、欠落したブロックの動きはそれの近隣に関して利用可能なローカル動き情報から復元することが可能である。

【0012】

ステップ160の空間エラー隠蔽あるいはステップ180の時間隠蔽に従って、図1のエラー隠蔽段階20は、損失したマクロブロックの復元により人工的に生成された遷移に対する最大強度フィルタリングを強制するため、図1のデブロッキングフィルタ22のパラメータを調整する。H . 2 6 4 規格により規定されるように、デブロッキングフィルタ22の強度は、4 × 4画素のブロック間の各エッジの特性に適応する。この適応化は以下のパラメータに応じて実行される。

・デコーダ10において計算される境界強度（B s）

10

20

30

40

50

・デブロッキングフィルタ22による影響を受けるブロックペア間のデコーダ10において計算される量子化パラメータ(QP)平均

・ライスヘッダにおいて送信されるフィルタオフセットAとB

境界強度は0～4の値をとり、2つの4×4画素ブロック間のエッジに適用されるフィルタリングの強度を指定するものである。Bs=0のとき、当該エッジはフィルタリングされない。Bs=4のとき、当該エッジは最も高いフィルタ強度によりスムージングされる。その他のパラメータ、すなわち、QP平均とフィルタオフセットAとBは、人工的遷移と実際の輪郭を区別する閾値を決定するのに一緒に利用される。これらのパラメータが大きな値をとることにより、フィルタリングされた遷移数が増える。

【0013】

本原理によると、選択されたエラー隠蔽アルゴリズムは境界強度を変化させたり、あるいは計算後に所望の境界強度を返す入力パラメータの何れかを変化させる。強度の変更は、隠蔽されたブロックペア間のエッジ及び/または隠蔽されたブロックと正確に受信されたブロックとの間のエッジに対して実行することができる。最終的には、デブロッキングフィルタの強度をどの値まで増やすことが適當かということは、エラー隠蔽に対し選択された技術に依存する。

【0014】

例示的な実施例では、(4)の最大境界強度が隠蔽されたブロックペア間のエッジに対し独立に選択された。エラー隠蔽技術はまた、ブロックペア間のQP平均の値及び/または損傷したライスのヘッダにおいて送信されたオフセット値を変更することが可能である。QP平均値の変更は、フィルタリングされた遷移の遷移数を増やすであろう。例示された実施例では、すべてのパラメータがそれらの最大値、すなわち、QP平均には51、オフセットAとBには6に強制される。

【0015】

以上、H.264に準拠したデコーダにおけるエラー隠蔽を実現し、実行されたエラー隠蔽のタイプに従ってデブロッキング強度を変更する技術が説明された。

【図面の簡単な説明】

【0016】

【図1】図1は、本原理によるエラー隠蔽を提供するデコーダのブロック図を示す。


【図2】図2は、エラー隠蔽を実行するため図1のデコーダにより処理されるプロセスのフローチャートを示す。

10


20

30


【図1】



【図2】



【国際調査報告】

INTERNATIONAL SEARCH REPORT		International application No. PCT/US03/21329												
A. CLASSIFICATION OF SUBJECT MATTER IPC(7) : H04N 7/12 US CL : 375/240.24, 240.25, 240.27, 240.29 According to International Patent Classification (IPC) or to both national classification and IPC														
B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) U.S. : 375/240.24, 240.25, 240.27, 240.29														
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched														
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)														
C. DOCUMENTS CONSIDERED TO BE RELEVANT <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th style="text-align: left; padding: 2px;">Category *</th> <th style="text-align: left; padding: 2px;">Citation of document, with indication, where appropriate, of the relevant passages</th> <th style="text-align: left; padding: 2px;">Relevant to claim No.</th> </tr> </thead> <tbody> <tr> <td style="padding: 2px;">X</td> <td style="padding: 2px;">US 2001/0019634 A1 (LAINEEMA ET AL) 06 SEPTEMBER 2001, FIGS. 1, 5, AND 6.</td> <td style="padding: 2px;">1-24</td> </tr> <tr> <td style="padding: 2px;">X,E</td> <td style="padding: 2px;">US 2003/0185305 A1 (MACINNIS ET AL) 02 OCTOBER 2003, FIGS. 3, 5, AND 6.</td> <td style="padding: 2px;">1-24</td> </tr> <tr> <td style="padding: 2px;">X,B</td> <td style="padding: 2px;">US 2003/0206664 A1 (GOMILA ET AL) 06 NOVEMBER 2003, FIGS. 1-3.</td> <td style="padding: 2px;">1-24</td> </tr> </tbody> </table>			Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.	X	US 2001/0019634 A1 (LAINEEMA ET AL) 06 SEPTEMBER 2001, FIGS. 1, 5, AND 6.	1-24	X,E	US 2003/0185305 A1 (MACINNIS ET AL) 02 OCTOBER 2003, FIGS. 3, 5, AND 6.	1-24	X,B	US 2003/0206664 A1 (GOMILA ET AL) 06 NOVEMBER 2003, FIGS. 1-3.	1-24
Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.												
X	US 2001/0019634 A1 (LAINEEMA ET AL) 06 SEPTEMBER 2001, FIGS. 1, 5, AND 6.	1-24												
X,E	US 2003/0185305 A1 (MACINNIS ET AL) 02 OCTOBER 2003, FIGS. 3, 5, AND 6.	1-24												
X,B	US 2003/0206664 A1 (GOMILA ET AL) 06 NOVEMBER 2003, FIGS. 1-3.	1-24												
<input type="checkbox"/> Further documents are listed in the continuation of Box C.		<input type="checkbox"/> See patent family annex.												
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed														
Date of the actual completion of the international search 22 December 2003 (22.12.2003)		Date of mailing of the international search report 23 FEB 2004												
Name and mailing address of the ISA/US Mail Stop PCT, Attn: ISA/US Commissioner for Patents P.O. Box 1450 Alexandria, Virginia 22313-1450 Facsimile No. (703) 305-3230		Authorized officer  Y. Lee Telephone No. (703) 305-4700												

フロントページの続き

(81)指定国 AP(GH,GM,KE,LS,MW,MZ,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,MD,RU,TJ,TM),EP(AT, BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HU,IE,IT,LU,MC,NL,PT,RO,SE,SI,SK,TR),OA(BF,BJ,CF,CG,CI,CM,GA, GN,GQ,GW,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AT,AU,AZ,BA,BB,BG,BR,BY,BZ,CA,CH,CN,CO,CR,CU,CZ,DE,DK,DM,DZ, EC,EE,ES,FI,GB,GD,GE,GH,GM,HR,HU,ID,IL,IN,IS,JP,KE,KG,KP,KR,KZ,LC,LK,LR,LS,LT,LU,LV,MA,MD,MG,MK,MN,M W,MX,MZ,NI,NO,NZ,OM,PG,PH,PL,PT,RO,RU,SC,SD,SE,SG,SK,SL,SY,TJ,TM,TN,TR,TT,TZ,UA,UG,US,UZ,VC,VN,YU,ZA ,ZM,ZW

(72)発明者 ゴミラ,クリスティーナ

アメリカ合衆国,ニュージャージー州 08540,プリンストン,チエスナット・コート 25
シー

F ターム(参考) 5C059 KK03 MA00 MC11 MC38 ME01 NN21 RF09 TA69 TB07 TC02
TC22 TD03 UA05 UA11
5K014 AA01 FA06