

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5065575号
(P5065575)

(45) 発行日 平成24年11月7日(2012.11.7)

(24) 登録日 平成24年8月17日(2012.8.17)

(51) Int.Cl.	F I
G09G 3/30 (2006.01)	G09G 3/30 K
G09G 3/20 (2006.01)	G09G 3/20 612F
H03M 1/76 (2006.01)	G09G 3/20 612U
H01L 51/50 (2006.01)	G09G 3/20 621M
	G09G 3/20 623F
請求項の数 4 (全 31 頁) 最終頁に続く	

(21) 出願番号	特願2005-29381 (P2005-29381)	(73) 特許権者	501426046
(22) 出願日	平成17年2月4日(2005.2.4)		エルジー ディスプレイ カンパニー リ
(65) 公開番号	特開2005-222063 (P2005-222063A)		ミテッド
(43) 公開日	平成17年8月18日(2005.8.18)		大韓民国 ソウル、ヨンドゥンポグ、ヨ
審査請求日	平成20年2月4日(2008.2.4)		ウィーテロ 128
(31) 優先権主張番号	2004-007244	(74) 代理人	100110423
(32) 優先日	平成16年2月4日(2004.2.4)		弁理士 曾我 道治
(33) 優先権主張国	韓国 (KR)	(74) 代理人	100084010
(31) 優先権主張番号	2004-007247		弁理士 古川 秀利
(32) 優先日	平成16年2月4日(2004.2.4)	(74) 代理人	100094695
(33) 優先権主張国	韓国 (KR)		弁理士 鈴木 憲七
(31) 優先権主張番号	2004-007248	(74) 代理人	100111648
(32) 優先日	平成16年2月4日(2004.2.4)		弁理士 梶並 順
(33) 優先権主張国	韓国 (KR)	(74) 代理人	100122437
			弁理士 大宅 一宏
最終頁に続く			

(54) 【発明の名称】 エレクトロールミネセンス表示装置

(57) 【特許請求の範囲】

【請求項1】

低グラデーションの基準ガンマ電圧及び高グラデーションの基準ガンマ電圧を生成するために、それぞれ三つ以上のデジタル - アナログ変換器を含む赤色の基準ガンマ生成部、緑色の基準ガンマ生成部及び青色の基準ガンマ生成部と、
前記低グラデーション及び高グラデーションの基準ガンマ電圧を使用して、アナログデータ信号を生成するための少なくとも一つ以上の集積回路と、
を備え、
前記赤色、緑色及び青色の基準ガンマ生成部のそれぞれは、
自分に供給される電圧を分圧して i (i は自然数) 個の電圧レベルを生成し、第 1 制御データのビットに対応して前記 i 個の電圧レベルの中のいずれか一つの電圧を、前記低グラデーションの基準ガンマ電圧として選択し、前記集積回路に供給する第 1 デジタル - アナログ変換器と、
自分に供給される電圧を分圧して、 j (j は i より小さい自然数) 個の電圧レベルを生成し、前記 j 個の電圧レベルの中の互に隣接した二つの電圧レベルを、第 2 制御データに従って出力するための第 2 デジタル - アナログ変換器と、
前記第 2 デジタル - アナログ変換器から二つの電圧レベルを受けて、前記二つの電圧レベルを j 個の電圧レベルに分圧し、第 3 制御データのビットに対応して前記分圧された j 個の電圧レベルの中のいずれか一つの電圧を、前記高グラデーションの基準ガンマ電圧として選択し、前記集積回路に供給する第 3 デジタル - アナログ変換器と、

10

20

を備える

ことを特徴とするエレクトロ - ルミネセンス表示装置。

【請求項 2】

前記赤色、緑色及び青色の基準ガンマ生成部のそれぞれは、

前記第 1 デジタル - アナログ変換器、第 2 デジタル - アナログ変換器及び第 3 デジタル - アナログ変換器の出力をそれぞれ制御する前記第 1、第 2 及び第 3 制御データを貯蔵するレジスタを、更に備えることを特徴とする請求項 1 記載のエレクトロ - ルミネセンス表示装置。

【請求項 3】

前記レジスタに貯蔵される前記第 1 ないし第 3 制御データは、多数の前記エレクトロ - ルミネセンス表示装置が、均一な輝度を表示することができるように設定されることを特徴とする請求項 2 記載のエレクトロ - ルミネセンス表示装置。

10

【請求項 4】

前記赤色の基準ガンマ生成部、緑色の基準ガンマ生成部及び青色の基準ガンマ生成部は、前記集積回路の内部に実装されることを特徴とする請求項 1 記載のエレクトロ - ルミネセンス表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はエレクトロ - ルミネセンス表示装置に関するものであり、特に工程時間を短縮すると共に、製造費用を節減することができるようにしたエレクトロ - ルミネセンス表示装置に関するものである。

20

【背景技術】

【0002】

最近、陰極線管の短所である重さと、大きさを減らすことができる各種の平板表示装置（フラットパネルディスプレイ）が開発されている。このようなフラットパネルディスプレイとしては、液晶表示装置、電界放出型表示装置、プラズマ表示パネル及びエレクトロ - ルミネセンス（Electro - Luminescence、以下、「EL」という）表示装置などがある。

【0003】

これらの中で EL 表示装置は、電子と正孔の再結合によって蛍光体を発光させる自発光素子であり、その蛍光体は無機化合物を使用する無機 EL と、有機化合物を使用する有機 EL に大別される。このような EL 表示装置は、液晶表示装置のように別途の光源を必要とする受身型の発光素子に比べて、応答速度が陰極線管のように速い長所を有している。また、EL 表示装置は、低電圧の駆動、自己発光、厚さが薄いこと、広い視野角、速い応答速度、高いコントラストなどの多い長所を有して次世代の表示装置として期待されている。

30

【0004】

図 1 は EL 表示装置の発光原理を説明するための、一般的な有機 EL 構造を示した断面図である。有機 EL は、陰極（2）と陽極（14）の間に積層された電子注入層（4）、電子輸送層（6）、発光層（8）、正孔輸送層（10）、正孔注入層（12）とを備えている。

40

【0005】

透明電極である陽極（14）と金属電極である陰極（2）の間に電圧を印可すると、陰極（2）から発生された電子は、電子注入層（4）及び電子輸送層（6）を通過して発光層（8）側に移動する。また、陽極（14）から発生された正孔は、正孔注入層（12）及び正孔輸送層（10）を通過して発光層（8）側に移動する。したがって、発光層（8）では電子輸送層（6）と正孔輸送層（10）から供給された電子と正孔が衝突して再結合し、光を発生する。この光は、透明電極である陽極（14）を介して、外部に放出され、画像が表示される。このような EL 有機素子の発光輝度は、素子の両端にかかる電圧に比例するのではなく、通常、定電流源に接続される陽極（14）の供給電流に比例する。

50

【0006】

図2は、一般的なEL表示装置を示す図面である。

図2Aに示されるEL表示装置は、スキャン電極ライン(SL)とデータ電極ライン(DL)の交差部毎に配列されたELセル(28)を含むEL表示パネル(20)と、スキャン電極ラインなど(SL)を駆動するためのスキャン・ドライバ(22)と、データ電極ライン(DL)を駆動するためのデータ・ドライバ(24)と、データ・ドライバ(24)へ基準ガンマ電圧を供給するガンマ電圧源(26)とを備えている。

【0007】

ELセル(28)のそれぞれは、陰極であるスキャン電極ライン(SL)にスキャンパルスが印可される際に選択され、陽極であるデータ電極ライン(DL)に供給される画素信号、即ち、データ信号あるいは電流信号に相応する光を発生する。ELセル(28)のそれぞれは、等価的に、データ電極ライン(DL)とスキャン電極ライン(SL)の間に接続されたダイオードと同様に作動する。従って、ELセル(28)のそれぞれは、スキャン電極ライン(SL)に負極性のスキャンパルスが供給すると同時に、データ電極ライン(DL)にデータ信号による正極性の電流を供給し、それによって順方向の電圧がかかる場合に発光する。これとは異なり、選択されないスキャンラインに含まれるELセル(28)は、逆方向のバイアス電圧によって発光しない。

【0008】

スキャン・ドライバ(22)は、多数のスキャン電極ライン(SL)に負極性のスキャンパルスを順次、供給する。

データ・ドライバ(24)は、一つ以上のデータ集積回路(30)を含む。EL表示パネル(20)が大型化されるほど、データ・ドライバ(24)を構成するデータ集積回路(30)の個数も多くなる。一方、EL表示パネル(20)が携帯用の電話機の表示パネルのように小型パネルからなる時は、図2Bのように、一つのデータ集積回路(30)からデータ・ドライバ(24)を構成することができる。

【0009】

データ集積回路(30)は、外部から入力されたデジタルデータ信号を、ガンマ電圧源(26)からの基準ガンマ電圧を使用して、アナログデータに変換する。そしてデータ集積回路(30)は、アナログデータをスキャンパルスが供給される毎に、データライン(DL)に供給する。

【0010】

このように従来のEL表示装置は、入力データに比例する電流信号をELセル(28)のそれぞれに供給し、そのELセル(28)を発光させることによって画像を表示する。ELセル(28)はカラー化するために、赤色(以下、Rという)蛍光体を有するRセルと、緑色(以下、Gという)蛍光体を有するGセルと、青色(以下、Bという)蛍光体を有するBセルで構成される。

【0011】

R, G, B蛍光体のそれぞれは、互いに異なる発光効率を有している。言いかえれば、R, G, Bセルに同一レベルのデータ信号を供給する場合、そのR, G, Bセルの輝度レベルは互いに異なる。従って、ガンマ電圧は、ホワイト・バランスをあわせるために、同一の輝度で対比すれば、R, G, B別に互いに異なるように設定されている。ガンマ電圧源(26)は、R, G, B別に異なる基準ガンマ電圧を発生する。

【0012】

図3は、図2A及び図2Bに示されたガンマ電圧源(26)を詳細に表す回路図である。

図3を参照すると、従来のガンマ電圧源(26)は、R, G, Bセル別に異なる基準ガンマ電圧をそれぞれ供給するために、Rガンマ電圧源(32)、Gガンマ電圧源(34)及びBガンマ電圧源(36)とを備えている。

【0013】

Rガンマ電圧源(32)は、供給電圧源(VDD)と接地電圧源(GND)の間に直列に

10

20

30

40

50

接続された分圧抵抗 (r_{R1} 、 r_{R2} 、 r_{R3}) を含んでいる。分圧抵抗 (r_{R1} 、 r_{R2} 、 r_{R3}) 間のノード ($n1$ 、 $n2$) で発生される分圧電圧は、基準ガンマ電圧としてデータ・ドライバ (24) に供給される。第1ノード ($n1$) の電圧は、低グレイレベル (グラデーション) のR基準ガンマ電圧 (V_{H_R}) として使用され、第2ノード ($n2$) の電圧は、高グレイレベルのR基準ガンマ電圧 (V_{H_R}) として使用される。

【0014】

Gガンマ電圧源 (34) は、供給電圧源 (VDD) と接地電圧源 (GND) の間に直列に接続された分圧抵抗 (r_{G1} 、 r_{G2} 、 r_{G3}) を含んでいる。分圧抵抗 (r_{G1} 、 r_{G2} 、 r_{G3}) 間のノード ($n3$ 、 $n4$) で発生される分圧電圧は、基準ガンマ電圧としてデータ・ドライバ (24) に供給される。第3ノード ($n3$) の電圧が、低グレイレベルのG基準ガンマ電圧 (V_{H_G}) として使用され、第4ノード ($n4$) の電圧が、高グレイレベルのG基準ガンマ電圧 (V_{H_G}) として使用される。

10

【0015】

Bガンマ電圧源 (36) は、供給電圧源 (VDD) と接地電圧源 (GND) の間に直列に接続された分圧抵抗 (r_{B1} 、 r_{B2} 、 r_{B3}) を含んでいる。分圧抵抗 (r_{B1} 、 r_{B2} 、 r_{B3}) 間のノード ($n5$ 、 $n6$) で発生される分圧電圧は、基準ガンマ電圧としてデータ・ドライバ (24) に供給される。第5ノード ($n5$) の電圧が、低グレイレベルのB基準ガンマ電圧 (V_{H_B}) に使用され、第6ノード ($n6$) の電圧が高グレイレベルのB基準ガンマ電圧 (V_{H_B}) に使用される。

20

【0016】

即ち、従来のガンマ電圧源 (26) は、データ・ドライバ (24) にRセル、Gセル及びBセルのそれぞれに対応する基準ガンマ電圧を、互いに異ならせて供給することによって、Rセル、Gセル及びBセルのホワイト・バランスを合わせている。一方、ガンマ電圧源 (26) は、外部環境に対応して互いに異なる輝度の光が発生できるように、図3のように、Rガンマ電圧源 (32)、Gガンマ電圧源 (34) 及びBガンマ電圧源 (36) を複数備える。

【0017】

例えば、ガンマ電圧源 (26) を、夜、昼及び外部環境に対応して三つのモードの基準ガンマ電圧が供給することができるように、Rガンマ電圧源 (32)、Gガンマ電圧源 (34) 及びBガンマ電圧源 (36) を、それぞれ三つずつ備えることができる。この場合、ガンマ電圧源 (26) に含まれる総抵抗の個数は、27個に増加するしかない。

30

【0018】

データ集積回路 (30) は、ガンマ電圧源 (26) から供給される基準ガンマ電圧を、表現可能のグラデーションレベルに分圧し、各グラデーションに対応するアナログデータを発生する。このために、データ集積回路 (30) は、図4のように、シフト・レジスタ (40)、第1ラッチ・アレイ (42)、第2ラッチ・アレイ (44)、デジタル・アナログ変換器 (Digital Analog Converter、以下「DAC」という) (46) 及び出力アレイ (48) を備える。

【0019】

シフト・レジスタ部 (40) は、スタート・パルスを実シフト・クロックにしたがってシフトさせながら、データのサンプリングのためのサンプリング信号を発生する。

40

【0020】

第1ラッチ・アレイ (42) は、第1Rラッチ・アレイ (42a)、第1Gラッチ・アレイ (42b) 及び第1Bラッチ・アレイ (42c) を備える。第1Rラッチ・アレイ (42a) は、シフト・レジスタ (40) から供給されるサンプリング信号にしたがってRデータをサンプリングし、そのRデータを一時貯蔵する。第1Gラッチ・アレイ (42b) は、シフト・レジスタ (40) から供給されるサンプリング信号にしたがってGデータをサンプリングし、そのGデータを一時貯蔵する。第1Bラッチ・アレイ (42c) は、シフト・レジスタ (40) から供給されるサンプリング信号にしたがってBデータをサンプリングし、そのBデータを一時貯蔵する。

50

リングし、そのBデータを一時貯蔵する。

【0021】

第2ラッチ・アレイ(44)は、第1ラッチ・アレイ(42)からのデータを、出力イネーブル信号に応答してDAC(46)に供給する。このために、第2ラッチ・アレイ(44)は、第2Rラッチ・アレイ(44a)、第2Gラッチ・アレイ(44b)及び第2Bラッチ・アレイ(44c)を備える。第2Rラッチ・アレイ(44a)は、第1Rラッチ・アレイ(42a)からのデータを、出力イネーブル信号に応答してDAC(46)に供給する。第2Gラッチ・アレイ(44b)は、第1Gラッチ・アレイ(42b)からのデータを、出力イネーブル信号に応答してDAC(46)に供給する。第2Bラッチ・アレイ(44c)は、第1Bラッチ・アレイ(42c)からのデータを、出力イネーブル信号

10

【0022】

DAC(46)は、第2ラッチ・アレイ(44)からのデータをアナログデータに変換し、変換されたデータを基準ガンマ電圧(VH_R、VL_R、VH_G、VL_G、VH_B、VL_B)を使用して、出力アレイ(48)に出力する。このため、DAC(46)は、R DAC(46a)、G DAC(46b)及びB DAC(46c)を備える。

【0023】

R DAC(46a)は、ガンマ電圧源(26)から、低グレイレベルのR基準ガンマ電圧(VH_R)及び高グレイレベルのR基準ガンマ電圧(VL_R)を供給される。そして、R DAC(46a)は、低グレイレベルのR基準ガンマ電圧(VH_R)及び高グレイレベルのR基準ガンマ電圧(VL_R)を使用して、多数のガンマ電圧を発生する。例えば、R DAC(46a)は、6bitの入力データと仮定して、64個のアナログガンマ電圧を発生する。そして、R DAC(46a)は、第2Rラッチアレイ(44a)からのデジタルデータに対応するアナログガンマ電圧を、データライン(DL)に供給されるアナログデータとして選択する。

20

【0024】

G DAC(46b)は、ガンマ電圧源(26)から、低グレイレベルのG基準ガンマ電圧(VH_G)及び高グレイレベルのG基準ガンマ電圧(VL_G)を供給される。そして、G DAC(46b)は、低グレイレベルのG基準ガンマ電圧(VH_G)及び高グレイレベルのG基準ガンマ電圧(VL_G)を使用して、多数のガンマ電圧を発生する。例えば、G DAC(46b)は、6bitの入力データと仮定して、64個のアナログガンマ電圧を発生する。そして、G DAC(46b)は、第2Gラッチ部(44b)からのデジタルデータに対応するアナログガンマ電圧を、データライン(DL)に供給されるアナログデータとして選択する。

30

【0025】

B DAC(46c)は、ガンマ電圧源(26)から、低グレイレベルのB基準ガンマ電圧(VH_B)及び高グレイレベルのB基準ガンマ電圧(VL_B)を供給受ける。そして、B DAC(46c)は、低グレイレベルのB基準ガンマ電圧(VH_B)及び高グレイレベルのB基準ガンマ電圧(VL_B)を使用し、多数のガンマ電圧を発生する。例えば、B DAC(46c)は、6bitの入力データと仮定して、64個のアナログガンマ電圧を発生する。そして、B DAC(46c)は、第2Bラッチ部(44c)からのデジタルデータに対応するアナログガンマ電圧を、データライン(DL)に供給されるアナログデータとして選択する。

40

【0026】

出力アレイ(48)は、DAC(46)から供給されたアナログデータをデータ電極ラインなど(DL)に供給する。このため、出力アレイ(48)は、第1出力部(48a)、第2出力部(48b)及び第3出力部(48c)を含む。第1出力部(48a)は、R DAC(46a)からのアナログデータを、Rセルにデータを供給するためのデータ電極ライン(DL)に供給する。第2出力部(48b)は、G DAC(46b)からのアナ

50

ログデータを、Gセルにデータを供給するためのデータ電極ライン(DL)に供給する。第3出力部(48c)は、B DAC(46c)からのアナログデータを、Bセルにデータを供給するためのデータ電極ライン(DL)に供給する。

【0027】

結果的に、ガンマ電圧源(26)は、Rセル、Gセル及びBセルに対応する互いに異なる基準ガンマ電圧を、データ・ドライバ(24)に供給し、データ・ドライバ(24)は、互いに異なる基準ガンマ電圧を使用して、Rセル、Gセル及びBセルに供給されるデータ信号を生成する。

【0028】

しかし、従来のEL表示装置は、製造工程上の偏差などによって、EL表示パネル(20)の間に輝度の偏差が発生することがあった。いかにすれば、同一のデータが、EL表示パネル(20)によって輝度が異なってくることがある。このような輝度の偏差を減らすために、従来、ガンマ電圧源(26)に含まれる抵抗の抵抗値を調節し、EL表示パネル(20)の間の輝度偏差を減らすように制御されている。しかし、抵抗の抵抗値で輝度偏差が補償されると、その抵抗値の最適化に必要な調整の時間または抵抗の交替時間によって、工程時間が延びるようになり、抵抗値の調節だけで正確な輝度の偏差を補償することは不可能である。

【0029】

データ集積回路(30)は、図5のようにCOF(Chip on Film)(50)に実装されており、ガンマ電圧源26はCOF(50)に実装が困難な多くの抵抗によって、FPC(Flexible Printed Circuit)(52)に実装されている。このようにガンマ電圧の供給部(26)の多くの抵抗のため、FPCの設計マージンを確保することが難しい。FPC(52)の側の端子は、COF(50)に接続され、他側端子は図示されない印刷回路基板(PCB)に接続される。このようなFPC(52)とCOF(50)によると、従来のEL表示装置は、前記FPC(52)によって製造費用が高くなり、FPC(52)とCOF(50)の配置のための時間が必要となる。

【発明の開示】

【発明が解決しようとする課題】

【0030】

従って、本発明の目的は、工程時間を短縮すると共に、製造費用を節減することができるようにしたエレクトロ・ルミネセンス表示装置を提供することである。

【課題を解決するための手段】

【0031】

前記目的を達成するために、本発明に係るエレクトロ・ルミネセンス表示装置は、低グラデーションの基準ガンマ電圧及び高グラデーションの基準ガンマ電圧を生成するために、それぞれ三つ以上のデジタル・アナログ変換器を含む赤色の基準ガンマ生成部、緑色の基準ガンマ生成部及び青色の基準ガンマ生成部と、前記低グラデーション及び高グラデーションの基準ガンマ電圧を使用して、アナログデータ信号を生成するための少なくとも一つ以上の集積回路と、を備え、前記赤色、緑色及び青色の基準ガンマ生成部のそれぞれは、自分に供給される電圧を分圧して i (i は自然数)個の電圧レベルを生成し、第1制御データのビットに対応して前記 i 個の電圧レベルの中のいずれか一つの電圧を、前記低グラデーションの基準ガンマ電圧として選択し、前記集積回路に供給する第1デジタル・アナログ変換器と、自分に供給される電圧を分圧して、 j (j は i より小さい自然数)個の電圧レベルを生成し、前記 j 個の電圧レベルの中の互に隣接した二つの電圧レベルを、第2制御データに従って出力するための第2デジタル・アナログ変換器と、前記第2デジタル・アナログ変換器から二つの電圧レベルを受けて、前記二つの電圧レベルを j 個の電圧レベルに分圧し、第3制御データのビットに対応して前記分圧された j 個の電圧レベルの中のいずれか一つの電圧を、前記高グラデーションの基準ガンマ電圧として選択し、前記集積回路に供給する第3デジタル・アナログ変換器と、を備えることを特徴とする。

【発明の効果】

10

20

30

40

50

【 0 0 6 9 】

本発明によるエレクトロ・ルミネセンス表示装置によると、レジスタに貯蔵される制御データを使用して基準ガンマ電圧を調節することができるために、グラデーション表現能力が向上する。また、表示パネル間の輝度の偏差を短い時間の間に補償することができて、ガンマ調整の時間と工程時間を短縮させることができる。

【 発明を実施するための最良の形態 】

【 0 0 7 0 】

以下、図 6 乃至図 2 5 を参照して本発明の好ましい実施形態を説明する。

図 6 は、本発明の第 1 実施形態による E L 表示装置を示す図面である。この実施形態では、データ・ドライバ (6 4) に少なくとも二つ以上のデータ集積回路 (6 6) が実装されてい

10

【 0 0 7 1 】

図 6 を参照すると、本発明の第 1 実施形態による E L 表示装置は、スキャン電極ライン (S L) とデータ電極ライン (D L) の交差部毎に配列された E L セル (7 0) を含む E L 表示パネル (6 0) と、スキャン電極ライン (S L) を駆動するためのスキャン・ドライバ (6 2) と、データ電極ライン (D L) を駆動するためのデータ・ドライバ (6 4) とを備える。

【 0 0 7 2 】

E L セル (7 0) のそれぞれは、スキャン電極ライン (S L) にスキャンパルスが印可される際に選択されて、データ電極ライン (D L) に供給されるデータ信号に相応する光を発生する。即ち、 E L セル (7 0) のそれぞれでデータ信号に相応する所定の光を発生するので、 E L 表示パネル (6 0) で所定の画像が表示される。

20

【 0 0 7 3 】

スキャン・ドライバ (6 2) は、多数のスキャン電極ライン (S L) にスキャンパルスを順次に供給する。

【 0 0 7 4 】

データ・ドライバ (6 4) は、多数のデータ集積回路 (6 6) 及びガンマ生成部 (電圧源) (1 0 0) とを含む。

【 0 0 7 5 】

データ集積回路 (6 6) は、図 4 のように構成されており、ガンマ生成部 (1 0 0) から供給される基準ガンマ電圧を多数の電圧レベルに分圧してデータ信号を生成し、生成されたデータ信号をデータ電極ライン (D L) に供給する。言いかえれば、データのビット数に対応する電圧レベルを選択してデータ信号を生成し、生成されたデータ信号をスキャンパルスに同期するように供給する。

30

【 0 0 7 6 】

ガンマ生成部 (1 0 0) は、データ集積回路 (6 6) に基準ガンマ電圧を供給する。このために、ガンマ生成部 (1 0 0) は、 R 基準ガンマ生成部 (電圧源) (6 8 R)、 G 基準ガンマ生成部 (電圧源) (6 8 G) 及び B 基準ガンマ生成部 (電圧源) (6 8 B) を備える。

【 0 0 7 7 】

R 基準ガンマ生成部 (6 8 R) は、低グラデーション (低グレイレベルともいう) の R 基準ガンマ電圧 (V H _ R) 及び高グラデーション (高グレイレベルともいう) の R 基準ガンマ電圧 (V L _ R) を生成し、データ集積回路 (6 6) に供給する。 G 基準ガンマ生成部 (6 8 G) は、低グラデーションの G 基準ガンマ電圧 (V H _ G) 及び高グラデーションの G 基準ガンマ電圧 (V L _ G) を生成し、データ集積回路 (6 6) に供給する。 B 基準ガンマ生成部 (6 8 B) は、低グラデーションの B 基準ガンマ電圧 (V H _ B) 及び高グラデーションの B 基準ガンマ電圧 (V L _ B) を生成してデータ集積回路 (6 6) に供給する。

40

【 0 0 7 8 】

このために、 R 基準ガンマ生成部 (6 8 R) は、図 7 A のように、抵抗部 (8 0 , 8 2)

50

、DAC(84, 86)及びレジスタ(88)を備える。

【0079】

抵抗部(80, 82)は、第1抵抗部(80)及び第2抵抗部(82)を備える。第1抵抗部(80)は、供給電圧源(VDD)と接地電圧源(GND)の間に設置される分圧抵抗(r_{R1_H} 、 r_{R2_H} 、 r_{R3_H})を備える。分圧抵抗(r_{R1_H} 、 r_{R2_H} 、 r_{R3_H})によって分圧された第1及び第2電圧は、DAC(84)に供給される。第2抵抗部(82)は、供給電圧源(VDD)と接地電圧源(GND)の間に設置される分圧抵抗(r_{R1_L} 、 r_{R2_L} 、 r_{R3_L})を備える。分圧抵抗(r_{R1_L} 、 r_{R2_L} 、 r_{R3_L})によって分圧された第3及び第4電圧は、DAC(86)に供給される。

10

【0080】

DAC(84, 86)は、第1DAC(84)及び第2DAC(86)を備える。第1DAC(84)は、第1電圧及び第2電圧を多数の電圧レベルに分圧する。例えば、レジスタ(88)から i (i は自然数)ビットが入力されると、第1及び第2電圧は 2^i 個に電圧レベルに分圧される。そして、第1DAC(84)は、レジスタ(88)から供給される制御データのビット数に対応して、分圧された多数の電圧レベルの中のいずれか一つの電圧を、低グラデーションのR基準ガンマ電圧(V_{H_R})としてデータ集積回路(66)に供給する。

【0081】

第2DAC(86)は、第3電圧及び第4電圧を多数の電圧レベルに分圧する。例えば、レジスタ(88)から i (i は自然数)ビットが入力されると、第1及び第2電圧は 2^i 個に電圧レベルに分圧される。そして、第2DAC(86)は、レジスタ(88)から供給される制御データのビット数に対応して、分圧された多数の電圧レベルの中のいずれか一つの電圧を、高グラデーションのR基準ガンマ電圧(V_{L_R})としてデータ集積回路(66)に供給する。

20

【0082】

第1DAC(84)及び第2DAC(86)のそれぞれの出力電圧値を制御するために、レジスタ(88)には、 i ビットの制御データが貯蔵される。言い換えれば、レジスタ(88)の第1制御データは、第1DAC(84)に供給され、第1DAC(84)を制御する。そして、レジスタ(88)の第2制御データは、第2DAC(86)に供給され、第2DAC(86)を制御する。ここで、レジスタ(88)に入力される第1及び第2制御データのビット数は、使用者によって決定される。例えば、レジスタ(88)には、EL表示パネル(60)間に発生する輝度の偏差を補償することができる制御データ値を、貯蔵することができる。

30

【0083】

これを詳細に説明すると、EL表示パネル(60)間に輝度の偏差が存在する際に、使用者はレジスタ(88)に貯蔵される第1及び第2データ値を調整することによって、EL表示パネル(60)間の輝度偏差を補償することができる。

【0084】

レジスタ(88)の入力段には、図示しないモード制御部が設置されている。レジスタ(88)は、そのモード制御部から第1及び第2制御データの供給を受けて、第1及び第2DAC(84, 86)の出力値を制御することによって、外部環境(例えば、昼、夜、雨、雪など)に対応する適切な輝度の画像が表示されるように制御することができる。

40

【0085】

一方、本発明ではGガンマ生成部(68G)及びBガンマ生成部(68B)は、図7B及び図7Cのように構成される。Gガンマ生成部(68G)及びBガンマ生成部(68B)に含まれるレジスタ(88)に貯蔵される値は、Rセル、Gセル及びBセルのホワイト・バランスが均一になるように設定される。動作過程は前述したRガンマ生成部(68R)と実質的に同一であるので、詳細な説明は省略する。

【0086】

50

ガンマ生成部(100)は、図3に示される従来のガンマ電圧供給部(26)より、抵抗の数は少ない。従って、本発明のガンマ生成部(100)は、図8に示されるように、データ集積回路(66)と共にCOF(102)に実装することができる。このようにデータ集積回路(66)と共にCOF(102)に実装されると、製造費用を節減することができる。

【0087】

図9は本発明の第2実施形態によるEL表示装置を示した図面である。この実施形態では、データ・ドライバ(64)に一つのデータ集積回路(200)が実装されるものと仮定する。図9において、図6と同一の構成に対しては同一の図面符号をつけてそれに対する詳細な説明を省略する。

10

【0088】

図9を参照すると、本発明の第2実施形態によるEL表示装置は、スキャン電極ライン(SL)とデータ電極ライン(DL)の交差部毎に配列されたELセル(70)を含むEL表示パネル(60)と、スキャン電極ライン(SL)を駆動するためのスキャン・ドライバ(62)と、データ電極ライン(DL)を駆動するためのデータ・ドライバ(64)を備える。

【0089】

ELセル(70)のそれぞれは、スキャン電極ライン(SL)にスキャンパルスが印可される際に選択され、データ電極ライン(DL)に供給されるデータ信号に相応する光を発生する。即ち、ELセル(70)のそれぞれでデータ信号に相応して、所定の光を発生するので、EL表示パネル(60)で所定の画像が表示される。

20

【0090】

スキャン・ドライバ(62)は、多数のスキャン電極ライン(SL)に、スキャンパルスを順次に供給する。

【0091】

データ・ドライバ(64)は、一つのデータ集積回路(200)を備える。データ集積回路(200)には、基準ガンマ生成部(100)が内蔵されている。そしてその他の構成は図4のように構成される。

【0092】

基準ガンマ生成部(100)は、R基準ガンマ生成部(68R)、G基準ガンマ生成部(68G)及びB基準ガンマ生成部(68B)を備える。R基準ガンマ生成部(68R)は、低グラデーションのR基準ガンマ電圧(VH_R)及び高グラデーションのR基準ガンマ電圧(VL_R)を生成し、R DAC(200a)に供給する。G基準ガンマ生成部(68G)は、低グラデーションのG基準ガンマ電圧(VH_G)及び高グラデーションのG基準ガンマ電圧(VL_G)を生成し、G DAC(200b)に供給する。B基準ガンマ生成部(68B)は、低グラデーションのB基準ガンマ電圧(VH_B)及び高グラデーションのB基準ガンマ電圧(VL_B)を生成し、B DAC(200c)に供給する。

30

【0093】

ここで、R基準ガンマ生成部(68R)、G基準ガンマ生成部(68G)及びB基準ガンマ生成部(68B)のそれぞれの構成は、図7A乃至図7Cと同一であるので詳細な動作の説明を省略する。

40

【0094】

この第2実施形態は第1実施形態と異なり、ガンマ生成部(100)が集積回路(200)の内部に集積される。このようにガンマ生成部(100)がデータ集積回路(200)の内部に集積されると、データ集積回路とガンマ生成部が分離される場合に比べて実装時間が短縮される。

【0095】

図10は、本発明の第3実施形態によるEL表示装置を示した図面である。

図10を参照すると、本発明の実施形態によるEL表示装置は、スキャン電極ライン(

50

SL)とデータ電極ライン(DL)の交差部毎に配列されたELセル(170)を含むEL表示パネル(160)と、スキャン電極ライン(SL)を駆動するためのスキャン・ドライバ(162)と、データ電極ライン(DL)を駆動するためのデータ・ドライバ(164)にガンマ生成電圧を供給するためのガンマ生成電圧の供給部(172)を備える。

【0096】

ELセル(70)のそれぞれは、スキャン電極ライン(SL)にスキャンパルスが印可される際に選択され、データ電極ライン(DL)に供給されるデータ信号に相応して光を発生する。即ち、ELセル(170)のそれぞれでデータ信号に相応して所定の光を発生するので、EL表示パネル(160)ではデータ信号に対応する所定の画像が表示される。

10

【0097】

スキャン・ドライバ(162)は、多数のスキャン電極ライン(SL)にスキャンパルスを順次に供給する。

【0098】

ガンマ生成電圧源(172)は、データ・ドライバ(164)で基準ガンマ電圧が生成されるように、多数のガンマ生成電圧をデータ・ドライバ(164)に供給する。ここで、Rセル、Gセル、Bセル別に、互いに異なる基準ガンマ電圧が生成されるように、図11のようにRガンマ生成の電圧部(110)、Gガンマ生成の電圧部(112)及びBガンマ生成の電圧部(114)とを備える。それぞれのガンマ生成の電圧部(110, 112, 114)は、供給電圧源(VDD)の電圧を分圧するために、分圧する抵抗で構成されている。

20

【0099】

Rガンマ生成の電圧部(110)は、低グラデーションのRガンマ生成電圧(VHL_R)を生成するための、供給電圧源(VDD)と接地電圧源(GND)の間に直列に設けられる二つの第1分圧抵抗(r_{R1H} , r_{R2H})を備え、高グラデーションのRガンマ生成電圧(VLL_R)を生成するための、供給電圧源(VDD)と接地電圧源(GND)の間に直列に設けられる二つの第2分圧抵抗(r_{R1L} , r_{R2L})を備える。同じく、Gガンマ生成の電圧部(112)は、第1分圧抵抗(r_{G1H} , r_{G2H})及び第2分圧抵抗(r_{G1L} , r_{G2L})で構成され、低グラデーションのGガンマ生成電圧(VHL_G)及び高グラデーションのGガンマ生成電圧(VLL_G)を生成する。そして、Bガンマ生成の電圧部(114)は、第1分圧抵抗(r_{B1H} , r_{B2H})及び第2分圧抵抗(r_{B1L} , r_{B2L})で構成され、低グラデーションのBガンマ生成電圧(VHL_B)及び高グラデーションのBガンマ生成電圧(VLL_B)を生成する。

30

【0100】

データ・ドライバ(164)は、基準ガンマ電圧源(1100)及び多数のデータ集積回路(166)を備える。データ集積回路(166)は、図4のように構成され、基準ガンマ電圧源(1100)から供給される基準ガンマ電圧を多数の電圧レベルに分圧してデータ信号を生成し、生成されたデータ信号をデータ電極ライン(DL)に供給する。

【0101】

基準ガンマ電圧源(1100)は、ガンマ生成電圧電圧源(172)から供給されるガンマ生成電圧を使用して基準ガンマ電圧を生成する。このために、基準ガンマ電圧源(生成部)(1100)は、R基準ガンマ生成部(168R, 268R)、G基準ガンマ生成部(168G, 268G)及びB基準ガンマ生成部(168B, 268B)を備える。

40

【0102】

図10は、基準ガンマの生成部(1100)の第1実施形態を示す。

R基準ガンマ生成部(168R)は、低グラデーションのRガンマ生成電圧(VHL_R)及び高グラデーションのRガンマ生成電圧(VLL_R)を使用して、低グラデーションのR基準ガンマ電圧(VH_R)及び高グラデーションのR基準ガンマ電圧(VL_R)を生成する。

50

【0103】

G基準ガンマ生成部(168G)は、低グラデーションのGガンマ生成電圧(VHL_G)及び高グラデーションのGガンマ生成電圧(VLL_G)を使用して、低グラデーションのG基準ガンマ電圧(VH_G)及び高グラデーションのG基準ガンマ電圧(VL_G)を生成する。

【0104】

B基準ガンマ生成部(168B)は、低グラデーションのBガンマ生成電圧(VHL_B)及び高グラデーションのBガンマ生成電圧(VLL_B)を使用して、低グラデーションのB基準ガンマ電圧(VH_B)及び高グラデーションのB基準ガンマ電圧(VL_B)を生成する。

10

【0105】

R基準ガンマ生成部(168R)、G基準ガンマ生成部(168G)及びB基準ガンマ生成部(168B)は、異なる抵抗値、異なるレジスタ内の制御データ値を有するが、実質的に同一の回路構成を有する。R基準ガンマ生成部(168R)を中心に基準ガンマ生成部(168R、168G、168B)の動作を説明する。

R基準ガンマ生成部(168R)は、図12のように第1DAC(184)、第2DAC(186)及びレジスタ(188)を備える。

【0106】

第1DAC(184)は、外部から第1基準電圧(VH)の供給を受け、Rガンマ生成電圧部(110)から低グラデーションのRガンマ生成電圧(VHL_R)の供給を受ける。ここで、第1基準電圧(VH)は、低グラデーションのRガンマ生成電圧(VHL_R)より高い電圧である。第1DAC(184)は、 i (i は自然数)ビットで構成され、第1基準電圧(VH)及び低グラデーションのRガンマ生成電圧(VHL_R)を、 2^i 個の電圧レベルに分圧される。そして、第1DAC(184)はレジスタ(188)から供給される第1制御データのビット数に対応し、多数の電圧などの中のいずれか一つの電圧を低グラデーションのR基準ガンマ電圧(VH_R)としてデータ集積回路など(66)に供給する。

20

【0107】

第2DAC(186)は、外部から第2基準電圧(VL)の供給を受け、Rガンマ生成電圧部(100)から高グラデーションのRガンマ生成電圧(VLL_R)の供給を受ける。ここで、第2基準電圧(VL)は、第1基準電圧VHと、高グラデーションのRガンマ生成電圧(VLL_R)との間の電圧である。この第2DAC(186)は、 j ($j > i$ 、 j は自然数)ビットで構成され、第2基準電圧(VL)及び高グラデーションのRガンマ生成電圧(VLL_R)を 2^j 個の電圧レベルに分圧する。そして、第2DAC(186)は、レジスタ(188)から供給される第2制御データのビットに対応し、多数の電圧などの中のいずれか一つの電圧を高グラデーションのR基準ガンマ電圧(VL_R)にデータ集積回路(166)として供給する。

30

【0108】

一方、本発明では、第2DAC(186)は第1DAC(184)より多い電圧レベルを有するように構成される。言い換えれば、第2DAC(186)は、 2^j 個の電圧レベルの基準ガンマ電圧の中のいずれか一つを出力するのに比べて、第1DAC(184)はこれより小さく 2^i 個の電圧レベルの基準ガンマ電圧の中のいずれか一つを出力する。このように第2DAC(186)が、より多くの電圧レベルの基準ガンマ電圧の中で、基準ガンマ電圧を選択するために、本発明は高グラデーションのR基準ガンマ電圧(VL_R)を、従来に比べて更に細密に調整することができ、したがって表示パネル(160)の間の輝度偏差を最小化することができる。

40

【0109】

これを詳細に説明すると、表示パネル(160)の輝度は、図13のように表わされる。即ち、低グラデーションのR基準ガンマ電圧(VH_R)が供給される際にブラックが表示されて、高グラデーションのR基準ガンマ電圧(VL_R)が供給される際にホワイト

50

が表示される。ここで、低グラデーション間の輝度差は、肉眼で容易に区分できないために、ガンマ基準電圧を所定値ずつ調整することによって、表示パネル(160)の間のブラック輝度を類似に調整することが、比較的、容易である。これに比べて、高グラデーションの間の輝度差は肉眼に容易にわかるので、ガンマ基準電圧を多くの電圧レベルに分割して、その中のいずれか一つを選択することで、表示パネル(160)の間のホワイト輝度を類似に設定することができる。

【0110】

実験結果によると、低グラデーションの輝度を表示パネル(160)の間で類似に設定するためには、大略3Vの範囲でガンマ電圧を調整すべきである。例えば、第1基準電圧(VH):1.4V、Rガンマ生成電圧(VHL_R):1.1Vにそれぞれ設定され、その第1基準電圧(VH)とRガンマ生成電圧(VHL_R)の間の電圧は大略0.2Vの電圧に細分化されれば、低グラデーションの輝度差が表示パネル(160)の間で類似に設定することができる。ここで、第1DAC(184)が4bitに設定されると、3V電圧は大略0.1875Vの電圧差を有するように細分化され、低グラデーションの輝度を多数の表示パネル(160)の間で類似、または同一に設定することができる。

10

【0111】

また、高グラデーションの輝度を表示パネル(160)の間で類似に設定するためには、大略5Vの範囲で電圧値を調整すべきである。例えば、第2基準電圧(VL):6V、Rガンマ生成電圧(VLL_R):1Vにそれぞれ設定して、その第2基準電圧(VL)とRガンマ生成電圧(VLL_R)の間の電圧は、大略0.1Vの電圧値に細分化されれば、高グラデーションの輝度差が表示パネル(160)の間で類似に設定することができる。ここで、第2DAC(186)が6bitに設定されると、5V電圧は大略0.078125Vの電圧差を有するように細分化され、高グラデーションの輝度が多数の表示パネル(160)の間で類似、または同一に設定することができる。

20

【0112】

レジスタ(188)には、iビットの第1制御データが貯蔵されて、第1DAC(184)の出力電圧値を制御する。そして、レジスタ(188)には、jビットの第2制御データが貯蔵されて、第2DAC(186)の出力電圧値を制御する。ここで、レジスタ(188)に入力される第1及び第2制御データのビット数は、使用者によって決定される。例えば、レジスタ(188)には、EL表示パネル(60)の間に発生される輝度偏差を補償することができる第1及び第2制御データ値が貯蔵される。EL表示パネル(160)の間に輝度偏差が発生する際に、使用者はレジスタ(188)に入力される第1及び第2データ値を調整することでEL表示パネル(60)の間の輝度偏差を補償することができる。

30

【0113】

また、レジスタ(188)の入力段には、図示しないモード制御部が設置されて、レジスタ(188)はモード制御部から第1及び第2制御データの供給を受けて、第1及び第2DAC(184,186)の出力を制御することによって、外部環境(例えば、昼、夜、雨、雪など)に対応する適切な輝度の画像が表示されるように制御することができる。

【0114】

G基準ガンマの生成部(168G)及びB基準ガンマの生成部(168B)に含まれるレジスタ(188)に貯蔵される値は、Bセル、Gセル及びBセルのホワイト・バランスが均一になるように設定される。

40

【0115】

一方、本発明のガンマ生成電圧源(172)は、多様な方法で実現できる。例えば、ガンマ生成電圧源(172)は、図14のように構成されることができる。図14を参照すると、Rガンマ生成電圧部(190)は、供給電圧源(VDD)と接地電圧源(GND)の間に直列に接続された第1分圧抵抗(r_{R1H} 、 r_{R2H} 、 r_{R3H})及び第2分圧抵抗(r_{R1L} 、 r_{R2L} 、 r_{R3L})を備える。第1及び第2分圧抵抗のそれぞれは、三つの抵抗を含む。このRガンマ生成電圧部(190)を図12

50

のRガンマ生成の電圧部(110)と比べると、図12に示されたRガンマ生成の電圧部(110)は第1及び第2分圧抵抗のそれぞれが、二つの抵抗を含めて低グラデーションのRガンマ生成電圧(VHL_R)及び高グラデーションのRガンマ生成電圧(VLL_R)を生成するのに比べて、図14のRガンマ生成電圧部(190)は、第1及び第2分圧抵抗のそれぞれが、三つの抵抗を含めて第1基準電圧(VH)、低グラデーションのRガンマ生成電圧(VHL_R)、第2基準電圧(VL)及び高グラデーションのRガンマ生成電圧(VLL_R)を生成する。

【0116】

即ち、図14のRガンマ生成電圧部(190)は、第1基準電圧(VH)を付加して生成し、第1DAC(184)に供給すると共に、第2基準電圧(VL)を付加して生成し、第2DAC(186)に供給する。このように、Rガンマ生成電圧部(190)で第1基準電圧(VH)及び第2基準電圧(VL)が付加されて生成されると、表示パネル(160)の輝度をよりたやすく制御することができる長所がある。

10

【0117】

そして、本発明では図15のようにデータ・ドライバ(164)が、一つのデータ集積回路(1200)を含む。基準ガンマ生成部(1100)は、データ集積回路(1200)の内部に集積される。ここで、R基準ガンマ生成部(168R)は、低グラデーションのRガンマ電圧(VH_R)及び高グラデーションのRガンマ電圧(VL_R)を生成し、R DAC(1200a)に供給する。G基準ガンマ生成部(168G)は、低グラデーションのGガンマ電圧(VH_G)及び高グラデーションのGガンマ電圧(VL_G)を生成し、G DAC(1200b)に供給する。B基準ガンマ生成部(168B)は、低グラデーションのBガンマ電圧(VH_B)及び高グラデーションのBガンマ電圧(VL_B)を生成してB DAC(1200c)に供給する。

20

【0118】

R基準ガンマ生成部(168R)、G基準ガンマ生成部(168G)及びB基準ガンマ生成部(168B)のそれぞれの構成は、図12の実施形態と実質的に同一である。

【0119】

このようにガンマ生成部(1100)が、データ集積回路(1200)内部に集積されると、実装時間が短縮される付加的な効果が得られる。

【0120】

図16はガンマ生成電圧源(172)の異なる実施形態を表す。

図16を参照すると、ガンマ電圧源(172)は、データ・ドライバ(164)で基準ガンマ電圧が生成されることができるよう、多数のガンマ生成電圧をデータ・ドライバ(164)に供給する。

30

このガンマ生成電圧源(172)は、Rセル、Gセル及びBセル別に相異なる基準ガンマ電圧が生成されるように、Rガンマ生成電圧部(2110)、Gガンマ生成電圧部(2112)及びBガンマ生成電圧部(2114)を備える。ここで、それぞれのガンマ生成電圧部(2110、2112、2114)は、多数の分圧抵抗で構成され、供給電圧源(VDD)の電圧を分圧する。

【0121】

Rガンマ生成電圧部(2110)は、低グラデーションのR基準ガンマ電圧(VH_R)が生成されるように、第1ガンマ生成電圧(V1)及び第2ガンマ生成電圧(V2)をデータ・ドライバ(64)に供給し、さらに、高グラデーションのR基準ガンマ電圧(VL_R)が生成されるように、第3ガンマ生成電圧(V3)及び第4ガンマ生成電圧(V4)をデータ・ドライバ(164)に供給する。ここで、第3ガンマ生成電圧(V3)及び第4ガンマ生成電圧(V4)は、第1ガンマ生成電圧(V1)より低い電圧値を有する。

40

【0122】

Gガンマ生成電圧部(2112)は、低グラデーションのG基準ガンマ電圧(VH_G)が生成されるように、第5ガンマ生成電圧(V5)及び第6ガンマ生成電圧(V6)を

50

データ・ドライバ(164)に供給し、さらに、低グラデーションのG基準ガンマ電圧(VL_G)が生成されるように、第7ガンマ生成電圧(V7)及び第8ガンマ生成電圧(V8)をデータ・ドライバ(164)に供給する。ここで、第7ガンマ生成電圧(V7)及び第8ガンマ生成電圧(V8)は、第5ガンマ生成電圧(V5)より低い電圧値を有する。

【0123】

Bガンマ生成電圧部(2114)は、低グラデーションのB基準ガンマ電圧(VH_B)が生成されるように、第9ガンマ生成電圧(V9)及び第10ガンマ生成電圧(V10)をデータ・ドライバ(164)に供給し、さらに、低グラデーションのB基準ガンマ電圧(VL_B)が生成されるように、第11ガンマ生成電圧(V11)及び第12ガンマ生成電圧(V12)を、データ・ドライバ(164)に供給する。ここで、第11ガンマ生成電圧(V11)及び第12ガンマ生成電圧(V12)は、第9ガンマ生成電圧(V9)より低い電圧値を有する。

10

【0124】

図10に示された基準ガンマ生成部(1100)の第2実施形態は、図17A乃至図17Cに示される。

基準ガンマ生成部(1100)は、R基準ガンマ生成部(268R)、G基準ガンマ生成部(268G)及びB基準ガンマ生成部(268B)を備える。

R基準ガンマ生成部(268R)は、第1ガンマ生成電圧(V1)及び第2ガンマ生成電圧(V2)を使用して低グラデーションのR基準ガンマ電圧(VH_R)を生成し、第3ガンマ生成電圧(V3)及び第4ガンマ生成電圧(V4)を使用して高グラデーションのR基準ガンマ電圧(VL_R)を生成する。

20

【0125】

G基準ガンマ生成部(268G)は、第5ガンマ生成電圧(V5)及び第6ガンマ生成電圧(V6)を使用して低グラデーションのG基準ガンマ電圧(VH_G)を生成し、第7ガンマ生成電圧(V7)及び第8ガンマ生成電圧(V8)を使用して高グラデーションのG基準ガンマ電圧(VL_G)を生成する。

【0126】

B基準ガンマ生成部(268B)は、第9ガンマ生成電圧(V9)及び第10ガンマ生成電圧(V10)を使用して低グラデーションのB基準ガンマ電圧(VH_B)を生成し、第11ガンマ生成電圧(V11)及び第12ガンマ生成電圧(V12)を使用して高グラデーションのB基準ガンマ電圧(VL_B)を生成する。

30

【0127】

R基準ガンマ生成部(268R)、G基準ガンマ生成部(268G)及びB基準ガンマ生成部(268B)は、実質的に同一の回路構成を有するのでR基準ガンマ生成部(268R)を中心に各基準ガンマ生成部(268R, 268G, 268B)の動作を説明する。

【0128】

R基準ガンマ生成部(368R)は、図17Aのように、第1DAC(284R)、第2DAC(286R)及びレジスタ(188)を備える。第1DAC(284R)は、ガンマ生成電圧源(172)から供給される第1ガンマ生成電圧(V1)及び第2ガンマ生成電圧(V2)を、多数の電圧レベルに分圧する。

40

【0129】

第1DAC(284R)は、第1ガンマ生成電圧(V1)及び第2ガンマ生成電圧(V2)を、 2^i (i は自然数)個の電圧レベルに分圧する。そして、第1DAC(284R)は、レジスタ(288)から供給される*i*ビットの第1制御データにตอบสนองして、 2^i 個の電圧などの中のいずれか一つの電圧を、低グラデーションのR基準ガンマ電圧(VH_R)として、データ集積回路など(166)に供給する。

【0130】

第2DAC(286R)は、ガンマ生成電圧源(272)から供給される第3ガンマ生

50

成電圧 (V3) 及び第4ガンマ生成電圧 (V4) を、 2^j ($j > i$ 、 j は自然数) 個の電圧レベルに分圧する。そして、第2DAC (286R) は、レジスタ (288) から供給される j ビットの第1制御データにตอบสนองして、 2^j 個の電圧の中のいずれか一つの電圧を、高グラデーションのR基準ガンマ電圧 (VL_R) として、データ集積回路 (166) に供給する。

【0131】

このように第2DAC (286R) は、第1DAC (284R) より多い電圧レベルにガンマ基準電圧を分圧する。換言すれば、第2DAC (286R) は 2^j 個の電圧レベルを有し、第1DAC (284R) はこれより小さい 2^i 個の電圧レベルを有する。このように、第2DAC (286R) が多い電圧レベルを有するようになると、高グラデーションのRガンマ生成電圧 (VL_R) を細かく調整することができ、これによって肉眼でグラデーションの差が認識されやすい高グラデーションで、表示パネル (60) 間の輝度偏差を精密に調整することができる。

10

【0132】

第1DAC (284R) の出力値を制御するために、レジスタ (288R) には i ビットの第1制御データが貯蔵される。そして、第2DAC (286R) の出力値を制御するために、レジスタ (288R) には j ビットの第2制御データが貯蔵される。ここで、レジスタ (288R) に入力される第1及び第2制御データのビット値は、使用者によって決定される。例えば、レジスタ (288R) には、EL表示パネル (160) 間に発生する輝度偏差を補償することができる、第1及び第2制御データが貯蔵される。

20

【0133】

図17BのG基準ガンマ生成部 (268R) は、第5乃至第8ガンマ生成電圧 (V5乃至V8) を使用し、低グラデーションのG基準ガンマ電圧 (VH_G) 及び高グラデーションのG基準ガンマ電圧 (VL_G) を生成する。そして、図17CのB基準ガンマ生成部 (268B) は、第9乃至第12ガンマ生成電圧 (V9乃至V12) を使用し、低グラデーションのB基準ガンマ電圧 (VH_B) 及び高グラデーションのB基準ガンマ電圧 (VL_B) を生成する。

【0134】

本発明は、レジスタ (288R, 288G, 288B) に貯蔵される制御データを使用し、基準ガンマ電圧を精密に調節することができるために、表示パネル (60) の輝度を微細に調整することができる。従って、本発明は、表示パネル間の輝度偏差に能動的に対処することができ、このため工程時間を短縮させることができる。

30

【0135】

一方、第2DAC (286R, 286G, 286B) に貯蔵される制御データのビット数が大きくなると、第2DAC (286R, 286G, 286B) のサイズが大きくなる問題点が発生される。例えば、第2DAC (286R, 286G, 286B) は、64個の相異なる電圧を生成するために、図18のように64個の抵抗 (R1乃至R64) が含まれるばかりでなく、第2制御データに対応して64個の電圧レベルの中の、いずれか一つの電圧を出力するためのセレクタ (71) を備える。

【0136】

第2DAC (286R, 286G, 286B) のそれぞれに、64個の抵抗 (R1乃至R64) 及び64個の電圧レベルの中の、いずれか一つの電圧を出力するためのセレクタ (71) が含まれると、第2DAC (286R, 286G, 286B) のサイズが大きくなるために回路費用がその分大きくなり、設計の自由度を確保することが難しくなる。特にこのような問題点は、第2DAC (286R, 286G, 286B) をデータ集積回路 (266) 内に集積する際に、より大きくなる。

40

【0137】

このような問題点を克服するために、基準ガンマ生成部 (1100) は図19A乃至図19Cのように構成され、R基準ガンマ生成部 (268R)、G基準ガンマ生成部 (268G) 及びB基準ガンマ生成部 (268B) を備える。R基準ガンマ生成部 (268R)、

50

G基準ガンマ生成部(268G)及びB基準ガンマ生成部(268B)は、実質的に同一な回路構成を有するので、R基準ガンマ生成部(268R)を中心に、各基準ガンマ生成部(268R, 268G, 268B)の動作を説明する。

【0138】

R基準ガンマ生成部(268R)は、図19Aのように、第1DAC(290R)、第2DAC(292R)及び第3DAC(294R)及びレジスタ(296R)を備える。

【0139】

第1DAC(290R)は、ガンマ生成電圧源(172)から供給される第1ガンマ生成電圧(V1)及び第2ガンマ生成電圧(V2)を、多数の電圧レベルに分圧する。例えば、第1DAC(290R)は、第1ガンマ生成電圧(V1)及び第2ガンマ生成電圧(V2)を、 2^i 個の電圧レベルに分圧する。そして、第1DAC(290R)は、レジスタ(288)から供給される第1制御データのビットに対応して、多数の電圧などの中のいずれか一つの電圧を、低グラデーションのR基準ガンマ電圧(VH_R)としてデータ集積回路(166)に供給する。

【0140】

第2DAC(292R)は、ガンマ生成電圧源(172)から供給される第3ガンマ生成電圧(V3)及び第4ガンマ生成電圧(V4)を、多数の電圧レベルに分圧する。例えば、第2DAC(292R)は、 $j/2$ ($j > i$, $j/2 < i$: 例えて、 $j/2$ は「3」に設定される)ビットの制御データによって選択可能であるように、第3ガンマ生成電圧(V3)及び第4ガンマ生成電圧(V4)を、 $2^j/2$ 個の電圧レベルに分圧する。そして、第2DAC(292R)は、レジスタ(296R)から供給される第2制御データのビットに対応して、多数の電圧の中の隣接する第1分圧電圧(VL1)及び第2分圧電圧(VL2)を、第3DAC(294R)に供給する。例えば、図20のように、第2DAC(292R)は、第3ガンマ生成電圧(V3)及び第4ガンマ生成電圧(V4)を8段階の電圧に分圧し、第2制御データに対応して分圧された電圧の中の相互に隣接した電圧を、第1分圧電圧(VL1)及び第2分圧電圧(VL2)を第3DAC(294R)に供給する。そうすると、第3DAC(294R)は、第2DAC(292R)から供給される第1分圧電圧(VL1)及び第2分圧電圧(VL2)を、 $2^j/2$ 個の電圧レベル(8個の電圧レベル)に分圧する。そして、第3DAC(294R)は、レジスタ(296R)から供給される第3制御データのビットに対応して、多数の電圧の中のいずれか一つの電圧を、高グラデーションのR基準ガンマ電圧(VL_R)としてデータ集積回路(166)に供給する。

【0141】

このように本発明によって、出力電圧が選択可能な第2及び第3DAC(92, 94)を使用して、図17A乃至図17Cの実施形態に比べて、そのサイズが1/2以下に減少し、設計の自由度をより広く確保することができる。例えば、 j が6ビットであると仮定すると、第2DAC(292R)及び第3DAC(294R)のそれぞれには8個の抵抗が含まれる。従って、図17Aに示された第2DAC(286R)に含まれた64個の抵抗よりその数が大幅減少し、したがって、そのサイズが小さくなる。

【0142】

第1DAC(290R)の出力値を制御するために、レジスタ(296R)には、 i ビットの第1制御データが貯蔵される。そして、第2DAC(292R)及び第3DAC(294R)の出力値を制御するために、レジスタ(296R)には $j/2$ ビットの第2及び第3制御データが貯蔵される。ここで、レジスタ(296R)に入力される第1乃至第3制御データのビット値は、EL表示パネル(160)間に発生する輝度偏差を補償することができるように設定される。

【0143】

図19BのG基準ガンマ生成部(268G)は、第5乃至第8ガンマ生成電圧(V5乃至V8)を使用して、低グラデーションのG基準ガンマ電圧(VH_G)及び高グラデーションのG基準ガンマ電圧(VL_G)を生成する。そして図19CのB基準ガンマ生成

10

20

30

40

50

部(268B)は、第9乃至第12ガンマ生成電圧(V9乃至V12)を使用して、低グラデーションのB基準ガンマ電圧(VH_B)及び高グラデーションのB基準ガンマ電圧(VL_B)を生成する。

【0144】

このような基準ガンマ生成部(268R, 268G, 268B)を含む基準ガンマ生成部(1100)は、図15のようにデータ集積回路(1200)の内部に集積することができる。また、基準ガンマ生成部(1100)と共にガンマ生成電圧源(172)が、図21のようにデータ集積回路(1200)内に集積することができる。図21において、図面符号「1200a」、「1200b」、「1200c」は、それぞれR DAC、G DAC、B DACを表す。

10

【0145】

図22は、本発明のさらに異なる実施形態によるEL表示装置を表す。

図22を参照すると、本発明の実施形態によるEL表示装置は、スキャン電極ライン(SL)とデータ電極ライン(DL)の交差部毎に配列されたELセル(370)を含むEL表示パネル(360)と、スキャン電極ライン(SL)を駆動するためのスキャン・ドライバ(362)と、データ電極ライン(DL)を駆動するためのデータ・ドライバ(364)と、ガンマ生成電圧を生成するためのガンマ生成電圧源(372)を備える。

【0146】

ガンマ生成電圧源(372)は、低グラデーションの基準ガンマ電圧(VH_R、VH_G、VH_B)を生成して、データ集積回路(366)に供給する。そして、ガンマ生成電圧源(372)は、高グラデーションの基準ガンマ電圧(VH_R、VH_G、VH_B)を生成されることができるよう、多数のガンマ生成電圧をデータ・ドライバ(364)に含まれた基準ガンマ生成部(3100)に供給する。このガンマ生成電圧源(372)は、Rセル、Gセル及びBセル別に相異なる基準ガンマ電圧(VH_R、VH_G、VH_B)及びガンマ生成電圧が生成されることができるよう、図23のようにRガンマ生成電圧部(3110)、Gガンマ生成電圧部(3112)及びBガンマ生成の電圧部(3114)を備える。

20

【0147】

Rガンマ生成電圧部(3110)は、基準ガンマ電圧(VH_R)を生成するための第1可変抵抗(VR1)と、低グラデーションの基準ガンマ電圧(VH_R)を分圧して第1及び第2ガンマ生成電圧(V1, V2)を生成するための分圧抵抗(r_{R1}、r_{R2}、r_{R3})を備える。ここで、低グラデーションの基準ガンマ電圧(VH_R)は、データ集積回路(366)に供給され、第1及び第2ガンマ生成電圧(V1, V2)は、基準ガンマ生成部(3100)に供給される。

30

【0148】

Gガンマ生成電圧部(3112)は、基準ガンマ電圧(VH_G)を生成するための第2可変抵抗(VG2)と、低グラデーションの基準ガンマ電圧(VH_G)を分圧して第3及び第4ガンマ生成電圧(V3, V4)を生成するための分圧抵抗(r_{G1}、r_{G2}、r_{G3})を備える。ここで、低グラデーションの基準ガンマ電圧(VH_G)は、データ集積回路(366)に供給され、第3及び第4ガンマ生成電圧(V3, V4)は基準ガンマ生成部(3100)に供給される。

40

【0149】

Bガンマ生成電圧部(3114)は、基準ガンマ電圧(VH_B)を生成するための第3可変抵抗(VB3)と、低グラデーションの基準ガンマ電圧(VH_B)を分圧して、第5及び第6ガンマ生成電圧(V5, V6)を生成するための分圧抵抗(r_{B1}、r_{B2}、r_{B3})を備える。ここで、低グラデーションの基準ガンマ電圧(VH_B)は、データ集積回路(366)に供給され、第5及び第6ガンマ生成電圧(V5, V6)は基準ガンマ生成部(3100)に供給される。

【0150】

データ・ドライバ(364)は、基準ガンマ生成部(3100)及び少なくとも一つ以

50

上のデータ集積回路(366)を備える。データ集積回路(366)は、図4のように構成され、ガンマ生成電圧源(372)及び基準ガンマ生成部(3100)から供給される基準ガンマ電圧を、多数の電圧レベルに分圧してデータ信号を生成し、そのデータ信号をデータ電極ラインなど(DL)に供給する。

【0151】

基準ガンマ生成部(3100)は、ガンマ生成電圧源(372)から供給されるガンマ生成の電圧を使用して、高グラデーションの基準ガンマ電圧を生成する。このために、基準ガンマ生成部(3100)は、R基準ガンマ生成部(368R)、G基準ガンマ生成部(368G)及びB基準ガンマ生成部(368B)を備える。

【0152】

R基準ガンマ生成部(368R)は、第1ガンマ生成電圧(V1)及び第2ガンマ生成電圧(V2)を使用して、高グラデーションの基準ガンマ電圧(VL_R)を生成する。G基準ガンマ生成部(368G)は、第3ガンマ生成電圧(V3)及び第4ガンマ生成電圧(V4)を使用して、高グラデーションの基準ガンマ電圧(VL_G)を生成する。B基準ガンマ生成部(368B)は、第5ガンマ生成電圧(V5)及び第6ガンマ生成電圧(V6)を使用して、高グラデーションの基準ガンマ電圧(VL_B)を生成する。ここで、R基準ガンマ生成部(368R)、G基準ガンマ生成部(368G)及びB基準ガンマ生成部(368B)は、実質的に同一の回路構成を有するので、R基準ガンマ生成部(368R)を中心に各基準ガンマ生成部(368R, 368G, 368B)の動作を説明する。

【0153】

R基準ガンマ生成部(368R)は、図24Aのように、DAC(386R)及びレジスタ(388R)を備える。DAC(386R)は、ガンマ生成電圧源(372)から供給される第1ガンマ生成電圧(V1)及び第2ガンマ生成電圧(V2)を、多数の電圧レベルに分圧する。例えば、DAC(386R)は、 i (i は自然数)ビットで構成され、第1ガンマ生成電圧(V1)及び第2ガンマ生成電圧(V2)を、 2^i 個の電圧レベルに分圧する。そして、DAC(386R)は、レジスタ(388R)から供給される制御データに対応して、 2^i 個の電圧レベルの中のいずれか一つの電圧を、高グラデーションの基準ガンマ電圧(VL_R)としてデータ集積回路(366)に供給する。

【0154】

この実施形態で、R基準ガンマ生成部(368R)は、図24Aのように、DAC(386R)及び低グラデーションの基準ガンマ電圧(VH)を、可変抵抗(VR1, VR2, VR3)を使用して電圧値を調節し、また、高グラデーションの基準ガンマ電圧(VL)を使用して電圧値を調節する。このような高グラデーションの基準ガンマ電圧(VL)が、DAC(386R)によって細かく調整されると、表示パネル(360)間の輝度偏差が最小化になる。

【0155】

DAC(386R)の出力値を制御するために、レジスタ(388R)には i ビットの制御データが貯蔵される。ここで、レジスタ(388R)に入力される制御データのビット値は、使用者によって決定される。例えば、レジスタ(388R)には、表示パネル(360)間に発生する輝度偏差を補償することができるように、ビット値が設定された制御データが貯蔵することができる。EL表示パネル(60)の間の輝度偏差が存在する際、使用者は第1乃至第3可変抵抗(VR1乃至VR3)の可変抵抗値を使用して、低グラデーションの輝度を調整すると共に、制御データのビット値を調節することで、表示パネル(360)の間の輝度偏差を補償することができる。また、レジスタ(388R)の入力段には図示されないモード制御部が設けられ、レジスタ(388R)は、モード制御部から制御データの供給を受けて、DAC(386R)の出力値を制御することにより、外部環境(例えば、昼、夜、雨、雪など)に対応する適切な輝度の画像を、表示するように制御することができる。

【0156】

本発明では、G基準ガンマ生成部(368G)及びB基準ガンマ生成部(368B)は、図24B及び図24Cのように構成される。G基準ガンマ生成部(368G)は第3及び第4ガンマ生成電圧(V3, V4)を使用して、高グラデーションの基準ガンマ電圧(VL_G)を生成する。B基準ガンマ生成部(368B)は、第5及び第6ガンマ生成電圧(V5, V6)を使用して、高グラデーションの基準ガンマ電圧(VL_B)を生成する。図24B及び図24Cにおいて、図面符号「3200a」、「3200b」、「3200c」は、DACを表す。

【0157】

本発明では、図25のように、データ集積回路(366)内に基準ガンマの生成部の回路(386R, 388R, 368G, 388G, 386B, 388B)を集積することができる。図25において、図面符号「3200a」、「3200b」、「3200c」はDACを表す。

10

【0158】

上述したように、本発明によるエレクトロ・ルミネセンス表示装置によると、レジスタに貯蔵される制御データを使用して基準ガンマ電圧を調節することができるので、グラデーション表現能力が向上し、表示パネル間の輝度偏差を短い時間内に補償することができる。更に、本発明は、基準ガンマ電圧が多数の電圧レベルの中のいずれか一つに選択されるために、輝度偏差を正確に補償することができる。また、本発明では、ガンマ電圧生成部はCOFに実装されるためにFPCが除去可能であり、FPCに実装される抵抗数を減少により、FPCの面積を減少させることができ、その設計マージンを広く確保することができる。さらに、本発明は、COFとFPCの位置調整時間が短縮されるために、工程時間を短縮することができる付加的な効果が得られる。

20

【図面の簡単な説明】

【0159】

【図1】一般的な有機エレクトロ・ルミネセンスの構造を示した断面図である。

【図2A】従来のエレクトロ・ルミネセンス表示装置を示した図である

【図2B】従来のエレクトロ・ルミネセンス表示装置を示した図である。

【図3】図2A及び図2Bに示されたガンマ電圧源の構造を表す回路図である。

【図4】図2A及び図2Bに示されたデータ集積回路を詳細に表す図面である。

30

【図5】図2A及び図2Bに示されたガンマ電圧源及びデータ集積回路の実装を表す図面である。

【図6】本発明の第1実施形態によるエレクトロ・ルミネセンス表示装置を示す図面である。

【図7A】図6に示されたガンマ生成部の構造を表す図面である。

【図7B】図6に示されたガンマ生成部の構造を表す図面である。

【図7C】図6に示されたガンマ生成部の構造を表す図面である。

【図8】図6に示されたガンマ生成部及びデータ集積回路の実装を表す図面である。

【図9】本発明の第2実施形態によるエレクトロ・ルミネセンス表示装置を示す図面である。

40

【図10】本発明の第3実施形態によるエレクトロ・ルミネセンス表示装置を示す図面である。

【図11】図10に示されたガンマ生成電圧源を詳細に表す回路図である。

【図12】図10に示された基準ガンマ生成部を詳細に表す図面である。

【図13】電圧値に対応する輝度変化を概略的に表すグラフである。

【図14】ガンマ生成電圧部の異なる実施形態を表す回路図である。

【図15】基準ガンマ生成部がデータ集積回路の内部に集積される実施形態を表す図面である。

【図16】ガンマ生成電圧源の異なる実施形態を表す回路図である。

【図17A】基準ガンマ生成部の異なる実施形態を表す回路図である。

50

【図17B】基準ガンマ生成部の異なる実施形態を表す回路図である。

【図17C】基準ガンマ生成部の異なる実施形態を表す回路図である。

【図18】図17A乃至図17Cの第2DACを詳細に表す回路図である。

【図19A】第2DACの異なる実施形態を表す回路図である。

【図19B】第2DACの異なる実施形態を表す回路図である。

【図19C】第2DACの異なる実施形態を表す回路図である。

【図20】第2及び第3DACの動作を説明するための図面である。

【図21】基準ガンマ生成部と共にガンマ生成電圧源が、データ集積回路に内蔵される例を示す図面である。

【図22】本発明の第4実施形態によるエレクトロ・ルミネセンス表示装置を示す図面である。 10

【図23】図22に示されたガンマ生成電圧源を詳細に表す回路図である。

【図24A】図22に示された基準ガンマ生成部を詳細に表す図面である。

【図24B】図22に示された基準ガンマ生成部を詳細に表す図面である。

【図24C】図22に示された基準ガンマ生成部を詳細に表す図面である。

【図25】図22に示された基準ガンマ生成部が集積回路に内蔵される回路を現す図面である。

【符号の説明】

【0160】

20, 60, 160, 360 : 表示パネル 20

22, 62, 162, 362 : スキャン・ドライバ

24, 64, 164, 364 : データ・ドライバ

26 : ガンマ電圧源

28, 70, 170, 370 : セル

30, 66, 166 : データ集積回路

40 : シフト・レジスタ部

42, 44 : ラッチ・アレイ

46, 86, 200, 284, 286, 292, 294, 386 : DAC

48 : 出力アレイ

48 : 出力部 30

68R, 68G, 68B, 168, 100, 368 : 基準ガンマ生成部

71 : セレクタ


72, 172, 372 : ガンマ生成電圧源

88, 188, 288, 296, 388 : レジスタ

200 : データ集積回路


【図1】

従来技術




【図2A】

従来技術




【図2B】

従来技術




【図3】


従来技術




【図4】




【図5】




【図6】




【図7A】




【図7B】




【図7C】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17A】




【図17B】




【図17C】




【図18】




【図19A】




【図19B】




【図19C】




【図20】




【図21】




【図22】




【図23】




【図24A】




【図24B】



【図24C】



【図25】



フロントページの続き

(51)Int.Cl.	F I		
	G 0 9 G	3/20	6 2 3 N
	G 0 9 G	3/20	6 2 3 R
	G 0 9 G	3/20	6 3 1 V
	G 0 9 G	3/20	6 4 1 Q
	G 0 9 G	3/20	6 4 2 J
	G 0 9 G	3/20	6 4 2 L
	G 0 9 G	3/20	6 8 0 G
	H 0 3 M	1/76	
	H 0 5 B	33/14	A

(31)優先権主張番号 2004-007249

(32)優先日 平成16年2月4日(2004.2.4)

(33)優先権主張国 韓国(KR)

(74)代理人 100147566

弁理士 上田 俊一

(72)発明者 チョン ミン ソ

大韓民国 デグクワンヨッシ ナムグ テミョン10ドン ガナリ アパートメント ナ - 4 1 6

(72)発明者 キム ヒョン ジョン

大韓民国 デグクワンヨッシ スソング パドン 2 9 0 - 5

(72)発明者 ハ ウオン ギョ

大韓民国 ギョンサンブッド ヨンドックン カングミョン オポ2リ 4 9 - 8

(72)発明者 キム ハク ソ

大韓民国 ソウル カンブック ミア7ドン エスケイ ブッカンサン シティ アパートメント
1 4 3 - 9 0 3

(72)発明者 パク ゲン ベ

大韓民国 キョンサンナムド チンジユン チャンゲドン 8 0 8

(72)発明者 パク ユン ミョン

大韓民国 デグクワンヨッシ スソング プミョ2ドン 3 9 4 - 1 5

(72)発明者 シン キ モク

大韓民国 デグクワンヨッシ スソング スソン4ガ 1 0 9 0 - 6 ボサン アパートメント
1 0 9 - 7 1 5

審査官 福村 拓

(56)参考文献 特開昭62-227224(JP,A)

特開2002-366112(JP,A)

特開2003-255900(JP,A)

特開2002-041004(JP,A)

特開2004-354625(JP,A)

特開2004-151501(JP,A)

特開2004-085806(JP,A)

特開2003-228332(JP,A)

国際公開第03/081567(WO,A1)

特開2002-108312(JP,A)

(58)調査した分野(Int.Cl.,DB名)

G 0 9 G 3 / 3 0
G 0 9 G 3 / 2 0