

[19] 中华人民共和国国家知识产权局



[12] 发明专利申请公布说明书

[21] 申请号 200810085743.8

[51] Int. Cl.

H01L 21/60 (2006.01)

H01L 21/48 (2006.01)

H01L 23/485 (2006.01)

H01L 23/488 (2006.01)

[43] 公开日 2008 年 9 月 24 日

[11] 公开号 CN 101271853A

[22] 申请日 2008.3.20

[21] 申请号 200810085743.8

[30] 优先权

[32] 2007.3.20 [33] JP [31] 2007-072706

[71] 申请人 新光电气工业株式会社

地址 日本长野县

[72] 发明人 町田洋弘

[74] 专利代理机构 北京天昊联合知识产权代理有限公司

代理人 陈源 张天舒


权利要求书 2 页 说明书 12 页 附图 8 页

[54] 发明名称

制造电子器件、基板和半导体器件的方法

[57] 摘要

本发明涉及一种制造电子器件、基板和半导体器件的方法，其包含：在半导体芯片(101)提供的电极焊盘(103)上形成具有突出物(104B)的凸块(104)的步骤；从半导体芯片(101)上形成的绝缘层(105)的上表面露出突出物(104B)的一部分的步骤；在绝缘层(105)的上表面和顶端部分(104D)的露出部分上形成导电层(107A)的步骤；通过磨辊(112)把导电层(107A)上与顶端部分(104D)相对的凸出部分移除从而从导电层(107A)上露出突出物的步骤；以及通过使用导电层(107A)作为馈电层的电解电镀来形成导电层(108A)并且形成导电(108A)的图形的步骤。



1. 一种制造电子器件的方法，其包含：

第一步，在基板主体上提供的电极焊盘上形成具有突出物的凸块；

第二步，在基板主体上形成绝缘层并使突出物的一部分从绝缘层的上表面露出；

第三步，在绝缘层的上表面和突出物的露出部分上形成导电层；

第四步，通过机械加工把导电层的与突出物相对的凸出部分移除并且从导电层上露出突出物；以及

第五步，通过用导电层作为馈电层的电解电镀来形成布线层，并且形成布线层的图形以形成连接到凸块的导电图形。

2. 如权利要求 1 所述的制造电子器件的方法，其中所述基板主体是半导体基板。

3. 如权利要求 1 所述的制造电子器件的方法，其中在第四步执行的机械加工是打磨处理。

4. 如权利要求 3 所述的制造电子器件的方法，其中在打磨处理中要使用的磨石的切削位置被设置得比导电层与突出物不相对的位置更高而比导电层与突出物相对的位置更低。

5. 如权利要求 1 所述的制造电子器件的方法，其中在第一步中通过焊线形成凸块。

6. 一种基板，其包含：

基板主体，其具有电极焊盘；

凸块，其具有突出物并形成在电极焊盘上；

绝缘层，其形成在基板主体上；

导电层，其形成在绝缘层上；以及
导电图形，其形成在导电层上并且连接到凸块，其中
突出物的顶端面与导电层的上表面等高。

7. 一种半导体器件，其包含：

半导体芯片，其具有电极焊盘；

凸块，其具有突出物并形成在电极焊盘上；

绝缘层，其形成在半导体芯片上；

导电层，其形成在绝缘层上；以及

导电图形，其形成在导电层上并且连接到凸块，其中
突出物的顶端面与导电层的上表面等高。

制造电子器件、基板和半导体器件的方法

技术领域

本发明涉及一种制造电子器件、基板和半导体器件的方法，尤其是制造结构为通过使用凸块来把基板主体和通过绝缘层形成在基板主体上的导电图形彼此连接的电子器件、基板和半导体器件的方法。

背景技术

例如，提供有各种电子设备，其中电极和导电图形形成在基板（如半导体基板或者玻璃板）上。作为所述电子设备之一，提供称为芯片尺寸封装的半导体器件（例如，参见专利文献1）。

芯片尺寸封装具有这样的结构，其中，在通过将晶片切割为半导体基板而获得的半导体芯片的器件形成表面上通过钝化层（保护层）形成重新布线（用于封装的布线）。

此外，为制造专利文献1中说明的芯片尺寸封装，多个电极首先在半导体晶片的半导体芯片区上形成并且在每个电极上形成凸块。

凸块是使用焊接装置通过焊线形成的。对于特殊的形成工序，在焊接装置中，从毛细管延伸出的焊线首先焊接到电极焊盘上，并且随后当焊线放出时毛细管抬起，这样放出的焊线被切割以形成凸块。

由于这个原因，通过焊线形成的凸块与形成有凸块的表面（电极焊盘）高度不同，并且难以在此状态下形成连接到凸块的重新布线。因此，下一个步骤是执行把负载一次性地施加到每个凸块上的处理（平整处理），来大体上平整凸块的上部。

之后，其上形成有凸块的半导体晶片被树脂覆盖，而且，打磨树脂以从树脂中露出凸块的上表面。之后，焊料球形成在每个从树脂中露出的凸块上，然后，半导体晶片经过对每个半导体芯片区进行分割处理（切割处理），这样制造芯片尺寸封装。

[专利文献 1]

JP-A-2002-313985

但是，在专利文献 1 的方法中，必需执行平整处理来把负载一次性地施加到每个凸块上，因此要平整凸块的上部以修正凸块的高度变化。由于这个原因，存在着制造过程复杂的问题。

此外，在专利文献 1 的方法中，形成绝缘层以覆盖凸块。因此，需要打磨绝缘层以露出凸块的打磨步骤。此外，为了在打磨步骤后形成重新布线，当使用非电解电镀方法时，需要执行如使绝缘层的表面粗糙化的处理（所谓的去钻污处理，desmear processing）。由于这个原因，形成电镀层的处理是复杂的。结果，增加了半导体器件的制造成本。

而且，通过溅射方法或 CVD 方法也可以形成导电层。但是由于这些方法需要昂贵的具有真空处理容器的薄膜形成设备，因此增加了制造成本。由于这个原因，它们不实用。

发明内容

在考虑各个方面后，本发明的目的是提供能够在低成本下制造并具有高可靠性的电子器件的制造方法、基板和半导体器件。

为了解决所述的问题，本发明的特点是采用了下面的方法。

根据本发明的第一个方面，提供的制造电子器件的方法包含：

第一步，在基板主体上提供的电极焊盘上形成具有突出物的凸块；

第二步，在基板主体上形成绝缘层并使突出物的一部分从绝缘层的上表面露出；

第三步，在绝缘层的上表面和突出物的露出部分上形成导电层；

第四步，通过机械加工把导电层的与突出物相对的凸出部分移除，并且从导电层上露出突出物；以及

第五步，通过用导电层作为馈电层的电解电镀来形成布线层，并且形成布线层的图形以形成连接到凸块的导电图形。

此外，根据本发明的第二个方面，提供根据本发明的第一个方面

的制造电子器件的方法，其中

基板主体是半导体基板。

此外，根据本发明的第三个方面，提供根据本发明的第一或者第二个方面的制造电子器件的方法，其中

在第四步执行的机械加工是打磨处理。

此外，根据本发明的第四个方面，提供根据本发明的第三个方面的制造电子器件的方法，其中

在打磨处理中要使用的磨石的切削位置被设置得比导电层与突出物不相对的位置更高而比导电层与突出物相对的位置更低。

此外，根据本发明的第五个方面，提供根据本发明的第一个到第四个方面的任意一个的制造电子器件的方法，其中

在第一步中通过焊线形成凸块。

此外，根据本发明的第六个方面，提供一种基板，其包含：

基板主体，其具有电极焊盘；

凸块，其具有突出物并形成在电极焊盘上；

绝缘层，其形成在基板主体上；

导电层，其形成在绝缘层上；以及

导电图形，其形成在导电层上并且连接到凸块，其中突出物的顶端面与导电层的上表面等高。

此外，根据本发明的第七个方面，提供了一种半导体器件，其包含：

半导体芯片，其具有电极焊盘；

凸块，其具有突出物并形成在电极焊盘上；

绝缘层，其形成在半导体芯片上；

导电层，其形成在绝缘层上；以及

导电图形，其形成在导电层上并且连接到凸块，其中突出物的顶端面与导电层的上表面等高。

根据本发明，导电层在绝缘层的上表面和突出物的露出部分的上部上形成，并且通过机械加工移除与突出物相对的凸出部分来从导电层中露出突出物。因此从基板主体伸出的每个突出物的高度是均匀

的并且与导电层的上表面等高。从而传统上要求的平整处理不是必需的并且从绝缘层中露出凸块的突出物的打磨步骤也不是必需的。这样能够简化制造处理并且也能够降低制造成本。

而且，当通过机械加工移除与突出物相对的导电层的凸出部分时，突出物的顶端与导电层的上表面变成等高。因此，可以在执行第四步后立即形成导电图形。从而能够简化制造处理。

附图说明

图 1A 是示出本发明的示例的半导体器件的截面图；

图 1B 是示出图 1A 中凸块的周围的放大的截面图；

图 2 是示出本发明的示例的电路板的截面图；

图 3A 是示出说明本发明的示例的制造半导体器件的方法的截面图（第一幅）；

图 3B 是示出说明本发明的示例的制造半导体器件的方法的截面图（第二幅）；

图 3C 是示出说明本发明的示例的制造半导体器件的方法的截面图（第三幅）；

图 3D 是示出说明本发明的示例的制造半导体器件的方法的截面图（第四幅）；

图 3E 是示出说明本发明的示例的制造半导体器件的方法的截面图（第五幅）；

图 3F 是示出说明本发明的示例的制造半导体器件的方法的截面图（第六幅）；

图 3G 是示出说明本发明的示例的制造半导体器件的方法的截面图（第七幅）；

图 3H 是示出说明本发明的示例的制造半导体器件的方法的截面图（第八幅）；

图 3I 是示出说明本发明的示例的制造半导体器件的方法的截面图（第九幅）；

图 3J 是示出说明本发明的示例的制造半导体器件的方法的截面

图（第十幅）；

图 3K 是示出说明本发明的示例的制造半导体器件的方法的截面图（第十一幅）；

图 3L 是示出说明本发明的示例的制造半导体器件的方法的截面图（第十二幅）；

图 3M 是示出说明本发明的示例的制造半导体器件的方法的截面图（第十三幅）；

图 4A 是示出说明本发明的示例的制造半导体器件的方法的截面图（第十四幅）；

图 4B 是示出说明本发明的示例的制造半导体器件的方法的截面图（第十五幅）；

图 4C 是示出说明本发明的示例的制造半导体器件的方法的截面图（第十六幅）；

图 4D 是示出说明本发明的示例的制造半导体器件的方法的截面图（第十七幅）；

图 4E 是示出说明本发明的示例的制造半导体器件的方法的截面图（第十八幅）；

图 5 是示出说明本发明的示例的制造半导体器件的不同方法的截面图（第一幅）；

图 6 是示出说明本发明的示例的制造半导体器件的不同方法的截面图（第二幅）；

具体实施方式

下面将参照附图说明执行本发明的最好方式。

图 1A 是示出本发明的示例的半导体器件 100 的截面图。参照图 1A，本示例的半导体器件 100 具有示意性结构，其中绝缘层 105 和导电图形 106 被设置在形成有电极焊盘 103 的半导体芯片 101 的保护层（钝化层）102 上。

导电图形 106 在一些情况中称为所谓的重新布线，并且其用在对半导体芯片 101 的封装中。绝缘层 105 通过如环氧基树脂构成。导

电图形 106 具有这样的结构,其中由铜形成的第一导电图形 107 和第二导电图形 108 是层压的。

在绝缘层 105 上形成的导电图形 106 连接到如由金形成并且在电极焊盘 103 上提供的凸块 104 的突出物(将在下文中说明)上。更具体地讲,导电图形 106 通过凸块 104 连接到半导体芯片 101 的电子电路上。凸块 104 如使用丝焊装置通过焊线形成。

而且焊料球 110 在导电图形 106 上形成。此外,阻焊层(绝缘层) 109 被形成以覆盖绝缘层 105 和导电图形 106 在焊料球 110 周围的部分。

图 1B 示出放大的半导体器件 100 的 A 部分(凸块 104 的周围)。如图 1B 所示,凸块 104 由连接(焊接)到电极焊盘 103 上的块体 104A 和从块体 104A 中突出的突出物 104B 构成。

使用丝焊装置通过如由金构成的焊线形成凸块 104。丝焊装置连续地把焊线焊接到电极焊盘 103 上,并且在焊接后切断焊线,从而形成要焊接到电极焊盘 103 上的块体 104A 和从块体 104A 中突出的突出物 104B。

在本示例的半导体器件 100 中,形成突出物 104B 以包含形成在突出物 104B 的顶端上的水平的顶端部分 104D、和在顶端部分 104D 和块体 104A 之间的连接部分 104C。本示例的半导体器件 100 具有这样的结构,其中突出物 104B 插入到导电图形 106 中,并且其特点是插入的突出物 104B 的顶端部分 104D 与第一导电图形 107 的上表面 107B 等高(同一平面上)。

通过这种结构,第一导电图形 107 和在顶端部分 104D 上形成的第二导电图形 108 能够是一个没有台阶的均匀的并且水平的导电层。从而第二导电图形 108 的电气特性能够稳定化并且要在其上形成的焊料球 110 的高度能够保持均匀。此外,突出物 104B 的顶端部分 104D 与第一导电图形 107 的上表面 107B 等高(在同一平面上),这样可以获得良好的布线。

在另一方面,图 2 示出本发明的示例的电路板 120。在图 2 中,与图 1A 和 1B 中所示结构相对应的结构具有相同的标号并且其说明将

部分省略。

本示例的电路板 120 具有这样的示意性结构，其中绝缘层 105 和导电图形 106 层压在形成有表面电极 122 的玻璃板 121 上。并且凸块 104 形成在玻璃板 121 的上表面上形成的表面电极 122 的预定位置处。

在示例中，绝缘层 105 通过如环氧基树脂形成，并且导电图形 106 具有这样的结构：其中由铜形成的第一导电图形 107 和第二导电图形 108 是层压的。

在绝缘层 105 上形成的导电图形 106 连接到在表面电极 122 上形成的凸块 104 的顶端部分 104D。更具体地讲，导电图形 106 通过凸块 104 连接到表面电极 122 上。此外阻焊层（绝缘层）109 在绝缘层 105 和导电图形 106 每一个的顶端上形成，并且其预定部分开口，这样导电图形 106 露出并且外部电极 123 形成。

在本示例的电路板 120 中，突出物 104B 的顶端部分 104D 与第一导电图形 107 的上表面 107B 保持等高（同一平面上）。通过这种结构，第一导电图形 107 和在顶端部分 104D 上形成的第二导电图形 108 能够设置成没有凸凹部分的光滑图形。这样，能够稳定电气特性。

尽管每个示例中的第一导电图形 107 和第二导电图形 108 都是由铜形成，但是也可以用除铜以外的材料来形成它们。此外，第一导电图形 107 和第二导电图形 108 可以通过不同的金属材料（合金材料）来形成并且导电图形 106 可以具有不同材料的层压结构。

接下来，将参照图 3A 到 3M 和图 4A 到 4D 来说明本发明的示例的制造电子器件的方法。

通过把图 1A 中所示的半导体器件 100 作为电子器件的示例，对制造半导体器件 100 的方法进行说明。而且，在下面说明中使用的图 3A 到 3M 和图 4A 到 4D 中，与说明中使用的图 1A、1B 和 2 中所示的结构相对应的结构具有相同的标号并且说明的一部分将省略。

为了制造半导体器件 100，在图 3A 所示的步骤中，首先通过众所周知的方法制造半导体基板 101A（其是晶片并且在后文中将称为基板 101A），其具有带有电子电路（比如像栅网）的多个区域 101a。

区域 101a 对应于半导体芯片 101。在区域 101a 中电极焊盘 103 在形成有电子电路的器件形成表面 101b 上形成。并且在器件形成表面 101b 中除电极焊盘 103 以外的部分上提供由 $\text{SiN}(\text{Si}_3\text{N}_4)$ 形成的保护层（钝化层）102。从而能够保护器件形成表面 101b。

图 3B 示出放大的图 3A 中所示的基板 101A 的区域 101a。在图 3B 和随后的附图中，为显示和说明的简化，只显示放大的区域 101a。

在图 3C 所示的步骤中，通过使用如丝焊装置在电极焊盘 103 上形成凸块 104。通过由金构成的焊线形成凸块 104。

图 4A 示出图 3C 中放大的 C 部分（凸块 104）。丝焊装置连续地把焊线焊接到电极焊盘 103 上并且切断这样焊接的焊线，从而形成要焊接到电极焊盘 103 上的块体 104A 和从块体 104A 中突出的突出物 104B。

接下来，在图 3D 所示的步骤中，在基板 101A（保护层 102）上提供由如环氧基树脂材料形成的绝缘层 105。绝缘层 105 通过如层压（涂贴）或者敷贴形成。在这种情况下，绝缘层 105 以这样的方式形成：凸块 104 的突出物 104B 从绝缘层 105 的上表面中露出。

由于这个原因，对于绝缘层 105，优选使用极少添加有硬度调节材料（如称为 NCF 的填充物）的软树脂材料。通过使用软树脂材料，可以可靠地从绝缘层 105 中露出突出物 104B。而且，绝缘层 105 的厚度也以这样的方式选择，即在绝缘层 105 的形成过程中突出物 104B 从绝缘层 105 的上表面可靠地突出。

绝缘层 105 不只限于上述的材料，也能够通过使用不同的绝缘材料（树脂材料）来形成。比如对于绝缘层 105 也可以使用通常使用的所谓的合成树脂（包含填充物的环氧树脂）或者称为 ACF 的树脂材料。

接下来，在图 3E 所示的步骤中，如由细铜箔形成的导电层 107A 粘贴到绝缘层 105 上。导电层 107A 例如在由铜形成的支承层 111 层压到其上的状态（在导电层 107A 由支承层 111 所支承的状态）下粘贴到绝缘层 105 上。

图 4B 示出图 3E 中放大的 E 部分（凸块 104 的周围）。如图 4B

中所示,在该步骤中,导电层 107A 被凸块 104 抬高,这样产生向支承层 111 一侧隆起的状态。

接下来,移除支承导电层 107A 的支承层 111。图 3F 示出移除支承层 111 的状态。而且图 4C 示出图 3F 中放大的 F 部分(凸块 104 的周围)。通过把支承层 111 移除,产生了这样的状态,其中只有导电层 107A 在绝缘层 105 上形成。在这种情况下,水平表面在导电层 107A 上与凸块 104 不相对的位置处(不相对位置即是不突出的)形成,并且导电层 107A 由凸块 104 抬高,这样其在与凸块 104 相对的位置处如上所述是鼓起的(相对位置即是突出的)。

而且,图 4C 所示的箭头 H1 指示在非相对位置处从基板 101A 的上表面到导电层 107A 的上表面间的高度。此外,图 4C 所示的箭头 H2 指示从基板 101A 的上表面到凸块 104 的顶端部分 104D 间的高度。在示例中,高度 H1 和 H2 设置为 $H1 < H2$ 。

当如上所述移除支承层 111 时,由机器完成的打磨处理在基板 101A 的上表面上执行。图 3F 示出基板 101A 连接到打磨设备上的状态。在连接状态中,基板 101A 通过吸附台(未示出)吸住这样来固定。因此,磨辊 112 被使用并且在附图中箭头的方向上移动以执行打磨处理。

通过烘烤和硬化磨粒来获得磨辊 112。通过旋转和移动磨辊 112,可以在工件的表面上执行打磨处理。在本示例中,在磨辊 112 的打磨操作执行的位置(其称为打磨位置)处,距基板 101A 的上表面的高度(由 H 表示)设置为等于或者略微大于在导电层 107A 的非相对位置处从基板 101A 的上表面到上表面 107B 间的高度 H1(其在后文中将称为上表面高度 H1),并且设置为小于从基板 101A 的上表面到凸块 104 的顶端部分 104D 间的高度 H2(其在后文中将称为突出物高度 H2) ($H1 \leq H < H2$)。

这样,设置磨辊 112 的打磨位置并且磨辊 112 从图 3F 所示的位置移动到图 3G 所示的位置。从而,导电层 107A 上与凸块 104(突出物 104B)相对并且这样鼓起的部分由磨辊 112 打磨掉。

在这种情况下,如上所述,打磨位置 H 是比上表面的高度 H1 更

高并且比突出物的高度 H_2 更低 ($H_1 \leq H < H_2$) 的。因此, 打磨处理很少在导电层 107A 的上表面 107B 上执行。在另一方面, 在导电层 107A 上从上表面 107B 鼓起的相对位置处, 导电层 107A 与突出物 104B 通过磨辊 112 被打磨掉 (移除)。

图 3G 示出如上所述的执行了磨辊 112 的打磨处理的状态。而且, 图 4D 示出图 3G 放大的 G 部分 (凸块 104 的周围)。如每个附图所示, 由磨辊 112 在上述的条件下执行打磨处理。这样在相对位置处导电层 107A 和凸块 104 的顶端部分 104D 通过打磨处理被移除。从而凸块 104 的顶端部分 104D 从导电层 107A 中露出, 并且露出的顶端部分 104D 和导电层 107A 的上表面 107B 不具有凹凸部分并且彼此在同一平面上。

如上述的图 3C 的装配, 有多个凸块 104 在基板 101A 上形成。所有的凸块 104 都通过磨辊 112 的打磨处理, 保持打磨位置 H 是不变的。从而每个凸块 104 的顶端部分 104D 的突出物高度 H_2 (其是相对于基板 101A 的上表面的高度) 都是彼此相等的。这样在本示例中, 可以使所有凸块 104 的突出物高度 H_2 都是彼此相等的, 而不用执行在传统方法上要执行的平整处理。

众所周知, 通过使用丝焊方法 (焊线) 形成的凸块 104 具有高生产率和在高度上相当大的变化范围。而且在凸块 104 中, 通过使用本示例的制造方法在简单步骤下可以容易地使凸块 104 的突出物高度 H_2 彼此相等。这样可以增强制造的半导体器件 100 的可靠性。导电层 107A 在后文中说明的电解电镀步骤中用作馈电层 (种子层)。

接下来, 在图 3H 到 3J 所示的步骤中, 通过用导电层 107A 作馈电层 (种子层) 的电解电镀来形成要连接到凸块 104 的导电图形 106。

比如, 形成导电图形 106 的方法包含所谓的减成法 (subtractive process) 和所谓的半添加法。在本示例中, 将说明使用减成法的示例。

首先, 在图 3H 所示的步骤中, 通过用导电层 107A 作馈电层的电解电镀把如由铜形成的导电层 108A 层压在导电层 107A 和顶端部分 104D 上。如上所述, 顶端部分 104D 与导电层 107A 的上表面 107B 等

高。因此，这样形成的导电层 108A 是水平的并且是不具有凸凹部分的极好的层。图 4E 示出放大的图 3H 的 H 部分（凸块 104 的周围）。

接下来，在图 3I 所示的步骤中，具有开口部分 Ra 的掩模图案 R1 在导电层 108A 上形成。能够通过薄膜的敷贴或粘贴来形成抗蚀层并且使用光刻蚀法形成抗蚀层的图案来提供掩模图案 R1。

之后，在图 3J 所示的步骤中，对导电层 107A 和 108A 进行使用掩模图案 R1 作为掩模的图形刻蚀。因此，第一导电层 107 和第二导电层 108 是层叠的，并且连接到凸块 104 上的导电图形 106 被形成。

尽管第一导电图形 107 具有如大约 2 到 3 μm 的厚度并且第二导电图形 108 具有如大约 30 到 40 μm 的厚度，但是该数值只是用于演示，本发明不仅限于上述的数值。

在导电图形 106 的形成过程中，导电层 107A 用作馈电层，这样能够容易地使用电解电镀。比如，在通过非电解电镀形成馈电层（种子层）的情况下，需要对绝缘层的表面进行粗糙化的处理（所谓的去钻污处理）。结果形成镀层的处理是复杂的。此外，在通过溅射形成馈电层的情况下，需要具有真空处理容器的昂贵的薄膜形成设备。这样增加了制造成本。

在另一方面，在本示例的方法中，不需要在真空室中执行的去钻污处理和溅射处理，并且能够通过简单的方法容易地形成馈电层（导电层 107A）。因此，根据本方法，能够简单地制造半导体器件，这样能够降低制造成本。

在图 3K 所示的步骤中，如果需要，导电图形 106（铜）的表面可以经过粗糙化处理，并且之后在绝缘层 105 上形成具有开口部分 109A 的阻焊层（绝缘层）109。导电图形 106 的一部分从开口部分 109A 露出。

在图 3L 所示的步骤中，基板 101A 的背表面被打磨，并且如果需要，可使基板 101A 具有预定的厚度。

之后，在图 3M 所示的步骤中，如果需要，焊料球 110 可在从开口部分 109A 露出的导电图形 106 上形成。此外，基板 101A 受到切割以把半导体芯片分成不同的片。从而可以制造图 1A 所示的半导体器

件 100。

尽管在本制造方法中导电图形 106 通过减成法形成，但是导电图形 106 也可以通过半添加法来形成。在这种情况下，例如优选的是在图 3A 到 3G 中所示的步骤应该在制造方法中执行，并且将在后文中说明的步骤应该替代图 3H 到 3J 中所示的步骤在之后执行。

更具体地讲，如图 5 所示，具有开口部分 Rb 的掩模图案 R2 在导电层 107A 上形成。能够通过薄膜的敷贴或粘贴形成抗蚀层并且使用光刻蚀法形成抗蚀层的图案来提供掩模图案 R2。

接下来，执行用导电层 107A 作为馈电层（种子层）的电解电镀以在从开口部分 Rb 露出的导电层 107A 上形成第二导电图形。其后掩模图案 R2 被剥落，并且由于剥落掩模图案 R2 而露出的过多的馈电层 107A 通过刻蚀被进一步移除。因此，可以形成图 3J 所示的导电图形 106。

此外，当制造方法中图 3D 和 3E 所示的步骤中绝缘层 105 在基板 101A 上形成并且之后导电层 107A 粘贴到绝缘层 105 上时，由绝缘层 105 和导电层 107A 预先形成的层叠可以粘贴到基板 101A 上。

如在这种情况下，优选地是图 3A 到 3C 中所示的步骤应该被执行，并且将在下面说明的步骤替代制造方法中图 3D 和 3E 中所示的步骤在之后执行。

更具体地讲，如图 6 所示，层压在支承层 111 上的绝缘层 105 和导电层 107A 可以粘贴到基板 101A 上。通过执行上述的图 3F 和随后的附图中所示的步骤，其后可以形成半导体器件 100。

上面根据优选的示例说明了本发明，但本发明不仅限于特定示例，各种修改和改变能够在不脱离权利声明的范围内得到。更具体地讲，对于基板 101A，也可以使用玻璃板或者多层布线板来替代半导体基板。从而，可能应用到使用所述基板的各种电子器件中。




图 1A




图 1B




图 2




图 3A




图 3B




图 3C




图 3D




图 3E




图 3F




图 3G




图 3H




图 3I




图 3J




图 3K




图 3L




图 3M




图 4A




图 4B




图 4C




图 4D




图 4E

