

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第5183199号
(P5183199)

(45) 発行日 平成25年4月17日 (2013. 4. 17)

(24) 登録日 平成25年1月25日 (2013. 1. 25)

(51) Int. Cl.	F I
HO 1 L 21/822 (2006. 01)	HO 1 L 27/04 V
HO 1 L 27/04 (2006. 01)	HO 1 L 27/04 P

請求項の数 19 (全 8 頁)

(21) 出願番号	特願2007-525836 (P2007-525836)	(73) 特許権者	503455363
(86) (22) 出願日	平成17年8月11日 (2005. 8. 11)		レイセオン カンパニー
(65) 公表番号	特表2008-510308 (P2008-510308A)		アメリカ合衆国 マサチューセッツ州 O
(43) 公表日	平成20年4月3日 (2008. 4. 3)		2451 ウォルサム ウィンター スト
(86) 国際出願番号	PCT/US2005/028776		リート 870
(87) 国際公開番号	W02006/020887	(74) 代理人	100070150
(87) 国際公開日	平成18年2月23日 (2006. 2. 23)		弁理士 伊東 忠彦
審査請求日	平成20年8月7日 (2008. 8. 7)	(74) 代理人	100091214
(31) 優先権主張番号	10/917, 935		弁理士 大貫 進介
(32) 優先日	平成16年8月13日 (2004. 8. 13)	(74) 代理人	100107766
(33) 優先権主張国	米国 (US)		弁理士 伊東 忠重
		(72) 発明者	ヘストン, デイヴィッド, ディー
			アメリカ合衆国 テキサス州 75231
			ダラス ヒルヴュー 9418

最終頁に続く

(54) 【発明の名称】 集積回路抵抗器

(57) 【特許請求の範囲】

【請求項 1】

第 1 外側表面を有する半導体基板；

前記第 1 外側表面の外側に形成され、第 2 外側表面を有し、かつ前記第 2 外側表面内に第 1 凹部と、該第 1 凹部の底部に第 2 凹部を画定する、半導体層；及び

前記第 2 外側表面の外側に形成される第 1 コンタクト及び第 2 コンタクト；

を有し、

前記第 1 コンタクトと前記第 2 コンタクトとの間には抵抗領域が画定され、

前記抵抗領域の電気抵抗は、前記半導体層の選択部分の除去によって前記第 1 凹部と前記第 2 凹部が形成されることによって増大する、

集積回路素子。

【請求項 2】

前記半導体層が第 1 エッチストップ層を有する、請求項 1 に記載の素子。

【請求項 3】

前記半導体層が、該半導体層内部に設けられている第 2 エッチストップ層を有し、

前記第 2 エッチストップ層は前記第 1 エッチストップ層と平行でかつ間隔を空けて設けられている、

請求項 2 に記載の素子。

【請求項 4】

前記抵抗領域の抵抗値が、前記半導体基板の一部を除去することによってさらに増大す

る、請求項 1 に記載の素子。

【請求項 5】

前記半導体基板がガリウムヒ素を有する、請求項 1 に記載の素子。

【請求項 6】

前記半導体層がガリウムヒ素を有する、請求項 1 に記載の素子。

【請求項 7】

集積回路素子の作製方法であって：

半導体基板の外側表面に半導体層を形成する工程；

前記半導体層の前記外側表面に第 1 コンタクト及び第 2 コンタクトを形成する工程であって、前記第 1 コンタクト及び前記第 2 コンタクトは相互に距離をおいて設けられ、かつ前記第 1 コンタクトと前記第 2 コンタクトとの間には抵抗領域が画定される、コンタクト形成工程；及び

前記抵抗領域内の前記半導体層の一部を選択的に除去して前記半導体層の前記外側表面に第 1 凹部と該第 1 凹部の底部に第 2 凹部を形成することによって、前記抵抗領域を介した前記コンタクト間の電気抵抗を増大させる、凹部形成工程；

を有する方法。

【請求項 8】

前記半導体層の選択部分を除去する工程が、前記半導体層内部のエッチストップ層に到達するまで、前記半導体層を選択的にエッチングすることによって前記第 1 凹部を形成する工程を有する、請求項 7 に記載の方法。

【請求項 9】

第 2 エッチング段階において、前記エッチストップ層の下方に設けられた第 2 エッチストップ層に到達するまで、さらに前記エッチストップ層と前記第 2 エッチストップ層との間に挟まれた前記半導体層の一部をエッチングすることによって前記第 2 凹部を形成する工程をさらに有する、請求項 8 に記載の方法。

【請求項 10】

前記半導体基板の一部を除去して前記第 1 凹部及び前記第 2 凹部を形成することによって、前記コンタクト間の電気抵抗をさらに増大させる工程をさらに有する、請求項 7 に記載の方法。

【請求項 11】

半導体層を形成する工程が、複数の異なる層を有する 1 層を形成する工程を有し、

前記複数の異なる層の一部は半導体材料を有し、

前記複数の異なる層は、エピタキシャルプロセスによって形成される、

請求項 7 に記載の方法。

【請求項 12】

電気コンタクトを形成する工程が、高濃度ドーピングされた半導体材料、銅、金及びアルミニウムからなる群から選択される材料を有する 1 組の構成体を形成する工程を有する、請求項 7 に記載の方法。

【請求項 13】

請求項 7 に記載の方法によって製造される集積回路素子。

【請求項 14】

集積回路素子の作製方法であって：

第 1 エッチストップ層及び該第 1 エッチストップ層の上方に位置する第 2 エッチストップ層を内部に有する半導体層を半導体基板の外側表面に形成する工程であって、前記半導体層の一部は前記第 1 エッチストップ層と第 2 エッチストップ層との間に挟まれている、工程；

前記半導体層の前記外側表面に電気コンタクトを形成する工程であって、前記コンタクトは相互に距離をおいて設けられ、かつ前記コンタクト間には抵抗領域が画定される、コンタクト形成工程；

前記抵抗領域内でかつ前記第 2 エッチストップ層外側に設けられた前記半導体層の一部

10

20

30

40

50

をエッチングして前記半導体層の前記外側表面に第1凹部を形成することによって、前記抵抗領域を介した前記コンタクト間の電気抵抗を増大させる、第1凹部形成工程；及び

前記抵抗領域内でかつ前記第1エッチストップ層外側に設けられた前記半導体層の外側表面に形成された前記第1凹部の底部に第2凹部を形成することによって、前記第1凹部内の前記抵抗領域を介した前記コンタクト間の電気抵抗をさらに増大させる、第2凹部形成工程；

を有する方法。

【請求項15】

前記半導体基板の一部を除去して前記第1凹部及び前記第2凹部を形成することで前記電気コンタクト間の抵抗をさらに増大させる工程をさらに有する、請求項14に記載の方法。

10

【請求項16】

半導体層を形成する工程がガリウムヒ素を有する層を形成する工程を有する、請求項14に記載の方法。

【請求項17】

半導体層を形成する工程が、複数の異なる層を一の積層体として有する層を形成する工程を有し、

前記複数の異なる層の一部は半導体材料を有し、

前記複数の異なる層は、エピタキシャルプロセスによって形成される、

請求項14に記載の方法。

20

【請求項18】

電気コンタクトを形成する工程が、高濃度ドーピングされた半導体材料、銅、金及びアルミニウムからなる群から選択される材料を有する1組の構成体を形成する工程を有する、請求項14に記載の方法。

【請求項19】

請求項14に記載の方法によって製造される集積回路素子。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は一般的に電子素子の分野に関し、より詳細には、改良された集積回路抵抗器及び当該集積回路抵抗器の製造方法に関する。

30

【背景技術】

【0002】

今日の集積エレクトロニクス市場に対応するのに求められる複雑なシステムを形成するため、集積回路は、1つの共通の基板に、様々な能動素子及び受動素子をすべて含まなければならない。用途によっては、比較的大きな抵抗値を有する抵抗器が、集積素子の全体サイズを減少させる試みに対する制限要因となっている。

【発明の開示】

【発明が解決しようとする課題】

【0003】

40

抵抗器及び集積回路を構築する典型的な方法には、半導体基板又は外側の層の外側表面上への半導体膜の堆積すなわち成長が含まれる。続いて膜にコンタクトポイントが形成され、膜の領域及びコンタクト間の間隔は、抵抗器の抵抗値を調節するのに用いられる。これらの方法は、数 Ω から数百 Ω のオーダーである、比較的低い抵抗値を有する抵抗器を作製するのに用いられる。しかし特定の電子回路が、何千 Ω もの抵抗を有する抵抗器を必要とする場合、これらの方法は、これらの抵抗器を作製するのに、基板領域の大部分を必要とする。

【課題を解決するための手段】

【0004】

従って、従来方法及び構造に係る問題及び欠点を実質的に除去又は緩和する、集積回路

50

抵抗器を構築する新たな方法が供される。

【0005】

本発明の一実施例に従うと、半導体基板表面の外側面に素子が形成される。半導体層は、半導体基板の外側表面上に形成される。第1コンタクト及び第2コンタクトが、所定の間隔を空けて、半導体層上に形成される。半導体層の一部が、その外側表面から除去されることで、互いに間隔を空けて設けられた、第1コンタクトと第2コンタクトとの間に凹部を形成する。それにより、半導体層を介した、第1コンタクトと第2コンタクトとの間の電気抵抗は所定量まで増加する。

【0006】

本発明の一の特別な実施例に従うと、半導体層は、エピタキシャル層の一部の除去を可能にするエッチストップを有する複数の層の有する。

10

【0007】

第1コンタクトポイントと第2コンタクトポイントとの間の抵抗を増大させる、半導体層の一部の除去は、少なくとも2つのエッチストップによって、第1コンタクトと第2コンタクトとの間であって、エピタキシャル層中に少なくとも2つの凹部が形成されることで実現される。この方法では、第1凹部及び第2凹部のサイズを調節することで、第1コンタクトと第2コンタクトとの間の抵抗値を非常に厳密に調節することが可能となる。

【発明を実施するための最良の形態】

【0008】

図1を参照すると、半導体基板10が図示されている。基板10は、シリコン、ゲルマニウム、ガリウムヒ素、シリコンゲルマニウム、インジウムリン、窒化ガリウム、インジウムガリウムリン、シリコンカーバイド又は他の適切な材料を有して良い。半導体材料のエピタキシャル層12は、基板10の外側表面上に、従来のエピタキシャル法を用いて形成される。エピタキシャル層12は、それぞれが異なる材料を有する、連続して形成される層を何層有しても良い。本明細書で論じられているように、エピタキシャル層12は、層間に設けられるエッチストップ層を有して良い。エッチストップ層は、後のエッチング処理で用いられて良い。後のエッチング処理では、非常に厳密なエッチング深さの制御が可能である。たとえば、エピタキシャル層12を形成する1つの考えられ得る手順は、最初に、 $15\text{ \AA}$ のガリウムヒ素層と $200\text{ \AA}$ のアルミニウムガリウムヒ素層の繰り返し構造を有する超格子バッファ層を形成する工程を有する。この繰り返し手順は10回繰り返されることで、厚さ約 $2150\text{ \AA}$ の超格子バッファ層の形成が可能となる。続いて超格子バッファ層の外側表面は、適切な底部シリコンパルスドーピング処理がなされて良い。

20

30

【0009】

続いて、厚さ約 $50\text{ \AA}$ のアルミニウムガリウムヒ素スペーサ層が形成されて良い。次に、厚さ約 $135\text{ \AA}$ のインジウムガリウムヒ素チャンネル層が形成されて良い。続いて、さらに $30\text{ \AA}$ のアルミニウムガリウムヒ素スペーサ層が形成されて良く、その後第2シリコンパルスドーピング工程が実行される。次に、濃度 $3 \times 10^{17} / \text{cm}^3$ のn型イオンを有する、 $500\text{ \AA}$ のアルミニウムガリウムヒ素層がエピタキシャル成長する。次に、同一濃度である $3 \times 10^{17} / \text{cm}^3$ のn型ドーピングされた、 $150\text{ \AA}$ のガリウムヒ素層が形成されて良い。次に、アルミニウムヒ素エッチストップ層が、 $10\text{ \AA} \sim 20\text{ \AA}$ のオーダーの厚さで形成され、濃度 $2 \times 10^{18} / \text{cm}^3$ のn型イオンがドーピングされる。アルミニウムヒ素エッチストップ層は、後でエピタキシャル層12をエッチングする工程でのエッチストップとして機能する。エピタキシャル層12は、濃度 $3 \times 10^{17} / \text{cm}^3$ のn型イオンがドーピングされる、厚さ約 $150\text{ \AA}$ のガリウムヒ素層の形成によって完成して良い。最終的には、 $500\text{ \AA}$ のガリウムヒ素層が層12の外側表面上に形成され、濃度 $3 \times 10^{18} / \text{cm}^3$ のn型イオンがドーピングされる。

40

【0010】

単一のエッチストップ層を使用しているため、これまでに説明した方法及びイオン濃度では、本明細書で述べているように、エピタキシャル層12へは単一の凹部の形成が可能となる。後の工程で説明するように、エピタキシャル層12への凹部を形成することは、

50

高抵抗及び厳密に制御された抵抗器を作製するのに用いられる。

【0011】

さらに大きな抵抗得ること、及び抵抗値を制御するのに、2つの凹部を形成するエッチングが望ましい場合、2つのエッチストップ層を有するのに、それぞれ異なる製造手順が用いられて良い。この状況では、先述した第2シリコンパルスドーピング工程後、濃度 $3 \times 10^{17} / \text{cm}^3$ のn型イオンがドーピング可能な、厚さ約 $220 \text{ \AA}$ のアルミニウムガリウムヒ素層の形成によって開始される、各異なるプロセスが続いて良い。続いて、 $10 \text{ \AA}$ から $20 \text{ \AA}$ のオーダーの厚さを有する、アルミニウムヒ素又はインジウムガリウム燐からなる第1エッチストップ層が形成されて良い。第1エッチストップ層の後、厚さ約 $430 \text{ \AA}$ のアルミニウムガリウムヒ素層が形成され、続いて濃度 $3 \times 10^{17} / \text{cm}^3$ のn型イオンがドーピングされて良い。 $50 \text{ \AA}$ のオーダーの厚さを有する、アルミニウムヒ素又はインジウムガリウム燐からなる第2エッチストップ層が形成されて良い。続いて層12の構造は、濃度 $3 \times 10^{18} / \text{cm}^3$ のn型イオンがドーピングされる、厚さ $550 \text{ \AA}$ のガリウムヒ素層の形成によって完成して良い。

10

【0012】

この第2の代替プロセスを用いると、2つの連続するエッチング工程を用いることで2つの凹部を有する構造を形成するために、2つのエッチストップ層が用いられて良い。高品質、高抵抗値、及び非常に厳密な値を有する集積回路抵抗器の作製に、これらの連続するエッチング工程を用いることについては以降で論じる。

【0013】

20

図1Bを参照すると、層12からメサ領域14を形成するのに、従来のフォトリソグラフィ及びエッチング法が用いられている。あるいはその代わりに、周辺領域を逆注入することによって、ドーピングされた半導体の絶縁領域が作製されて良い。続いて導電性材料層が、メサ14から外側へ堆積され、従来のフォトリソグラフィ法によってパターニング及びエッチングされることで、第1コンタクト16及び第2コンタクト18が形成される。コンタクト16及びコンタクト18は、高濃度ドーピングされた半導体材料又はアルミニウム、銅若しくは金のような適切な金属材料を有して良い。コンタクト16及びコンタクト18は、層12及び特にメサ14と、低抵抗のオーミックコンタクトを形成する。

【0014】

図1Cを参照すると、フォトリソグラフィ法を用いた第1エッチングプロセスが実行される。フォトリソグラフィ法では、メサ14の外側表面の選択された領域を除く全外側表面がマスクされる。このエッチングプロセスの結果、図1Cの20で一般的に示された第1凹部領域が形成される。上述した、層12の典型的な形成方法を用いると、凹部20の形成方法は、上述のエッチストップ層が位置する最も外側までエッチングする工程を有する。このエッチングプロセスはたとえば、フッ酸又は塩酸のような適切な活性水溶液を用いて良い。凹部20は、 $500 \text{ \AA}$ – $550 \text{ \AA}$ オーダーの深さであって良い。

30

【0015】

図1Dを参照すると、同様のフォトリソグラフィプロセスが、上述した第1凹部領域20内に第2凹部領域22を形成するのに用いられる。第2凹部領域22は、深さは第1凹部領域20からさらに $430 \text{ \AA}$ – $440 \text{ \AA}$ であって、先に凹部20を形成するのに用いられたのと同じ化学物質及び方法が用いられることによって形成されて良い。

40

【0016】

コンタクト16とコンタクト18との間の電流経路はメサ14を通過する。上述の凹部20及び凹部22を生成する際に、材料を選択的に除去することによって、コンタクト16とコンタクト18との間の経路の電気抵抗値は増大する。エッチストップ層を用いることで、凹部20及び凹部22の深さは、数 $\text{\AA}$ 内で制御可能である。凹部の横方向サイズは、従来のフォトリソグラフィ用のマスクを用いることによって容易に制御可能である。重要なことは、抵抗値は、メサ14内部での凹部20及び凹部22の厳密な位置設定よりも除去された材料の量とより密接に関連するので、コンタクト16とコンタクト18との間での凹部20及び凹部22の厳密な位置設定は重要ではないことである。

50

【0017】

たとえば本発明が様々な層を形成するのに用いることのできる特別な材料を参照しながら説明されているとしても、本発明はまた、他の種類の材料を用いて適切な構造を実現しても良い。たとえば素子は、ガリウムヒ素、シリコン、ゲルマニウム、インジウム燐、窒化ガリウム、インジウムガリウム燐、シリコンカーバイド、アルミニウムガリウムヒ素、シリコンゲルマニウム、インジウムアルミニウムヒ素又は窒化アルミニウムの層を有して良い。

【0018】

たとえば本発明の重要な点が、2層のエッチストップ層を有する構造及び2つの凹部領域を形成することによって抵抗値を調節していることに基づいて説明されているとしても、
10 本発明の重要な点が、このような構造又は如何なる特別な構造に限定されるべきではない。たとえば、メサ14から材料を厳密に除去するのにエッチストップ層は必要ない。たとえば、特定量の材料を厳密に除去するのに、厳密な時間エッチング、又はメカニカルエッチングすなわちプラズマエッチングが用いられて良い。それに加えて、たとえ2つの凹部が形成されているのが図示されているとしても、本発明の特定実施例を実装するのに、如何なる数の凹部が用いられても良い。たとえば1つの凹部又は3つ以上の凹部も、2つの凹部と同様に機能する。

【0019】

図1Eを参照すると、本発明に従って構築された集積回路抵抗器の最終構造が図示されている。コンタクト16とコンタクト18との間でかつメサ14の外側に、絶縁層24が
20 堆積されている。続いて、先に形成されたコンタクト16及びコンタクト18とのコンタクトが取れるように、導電性コンタクト26及び導電性コンタクト28が形成される。たとえば絶縁層24は適切な酸化物層又は窒化物層を有して良い。コンタクト26及びコンタクト28はたとえば、たとえばアルミニウム、金又は銅のような適切な金属層を有して良い。

【0020】

それに加えて、たとえ上述の実施例の重要な点がエピタキシャル層から材料を除去することのみについて言及しているとしても、本発明の重要な点はこの点に限定されない。たとえば、外側の層を介して基本となる基板層中の材料を除去するエッチング法もまた、コンタクトポイント間の抵抗に影響を及ぼす。たとえ本発明の詳細が図示された実施例を参
30 照して説明されているとしても、本発明はこれらの特別実施例に限定されてはならない。本発明は添付の請求項によってのみ限定される。

【0021】


さらに、本明細書で説明されたエッチングプロセスの制御は、エッチストップ層を用いることによって実現される。しかし、本発明の重要な点は、このようなエッチング制御に限定されない。限定ではなく例示すると、エッチングプロセスの時間を注意深く制御することでエッチング深さが制御できるエッチングプロセスを用いても良い。このエッチングプロセスは適切な有効性を有する。

【図面の簡単な説明】


【0022】

【図1】A-Eは、本発明の一実施例に従った、集積回路抵抗器の作製方法を図示する、一連の大きく拡大された断面図である。
40


【図 1 A】




【図 1 B】




【図 1 C】



【図 1 D】



【図 1 E】



フロントページの続き

(72)発明者 ムーニー, ジョン, イー
 アメリカ合衆国 テキサス州 7 5 2 3 8 ダラス チスウェル・ロード 9 3 5 1

審査官 棚田 一也

(56)参考文献 特開平10-012630 (JP, A)
 特開2000-101067 (JP, A)
 特開平09-321063 (JP, A)
 特開昭62-217671 (JP, A)
 特開2004-193273 (JP, A)

(58)調査した分野(Int.Cl., DB名)
 H01L 21/822
 H01L 27/04