#### (19) 日本国特許庁(JP)

(51) Int. Cl.

# (12) 特 許 公 報(B2)

 $\mathbf{F}$  L

(11) 特許番号

特許第4529262号 (P4529262)

最終頁に続く

(45) 発行日 平成22年8月25日(2010.8.25)

(24) 登録日 平成22年6月18日 (2010.6.18)

HO5K 3/46 HO1L 23/12 HO5K 1/02	(2006.01) HO5K (2006.01) HO5K (2006.01) HO5K HO5K HO5K	3/46 3/46 3/46 3/46 3/46	Q B Z T L 請求項の数 12 (全 22 頁) 最終頁に続く
(21) 出願番号 (22) 出願日 (65) 公開番号 (43) 公開日 審査請求日	特願2000-280632 (P2000-280632) 平成12年9月14日 (2000. 9.14) 特開2002-94247 (P2002-94247A) 平成14年3月29日 (2002. 3.29) 平成19年2月14日 (2007. 2.14)	(73) 特許権 (74) 代理人 (74) 代理人 (74) 代理人 (72) 発明者 (72) 発明者	弁理士小池晃100086335弁理士田村祭一100096677弁理士伊賀誠司京奥洞明彦東京都品川区北品川6丁目7番35号ソニー株式会社内

(54) 【発明の名称】高周波モジュール装置及びその製造方法

## (57)【特許請求の範囲】

## 【請求項1】

ポリフェニールエチレン、ビスマレイドトリアジン、ポリイミド、液晶ポリマ或いはポリノルボルネンから選択した有機材料によって形成された基材からなる両面基板又はエポキシ系両面基板を用いた。コア基板の第1の主面上に所定の配線パターンを有する上部配線層を形成するとともにこの上部配線層の上面が平坦化処理を施されて高周波素子層形成面として構成され、上記コア基板の第2の主面上に所定の配線パターンを有しかつ上記コア基板を貫通するビアを介して上記上部配線層と接続された下部配線層を形成するとともにこの下部配線層の下面がパターン配列された実装用端子を有して入出力端子面を構成してなるベース基板部と、

ベンゾシクロブテン、ポリイミド、ポリノルボルネン、液晶ポリマ、エポキシ樹脂或いはアクリル系樹脂から選択された誘電絶縁材が用いられて上記ベース基板部の上記高周波素子層形成面上に薄膜成膜法により成膜形成した誘電絶縁層と、この誘電絶縁層上に形成した金属薄膜層にパターニング処理を施して所定の配線パターンを形成するとともに厚膜技術や薄膜技術により抵抗体、キャパシタ及びレジスタの受動素子を形成してなる薄膜配線層とを多層に積層形成してなる高周波配線層を形成するとともに、最上層の薄膜配線層がパターン配列された回路素子実装用端子を有して回路素子実装部を構成してなる高周波素子層部と、

上記高周波素子層部の上記回路素子実装部上に、上記回路素子実装用端子を介して直接 搭載された少なくとも1個以上の高周波集積回路素子とから構成され、

上記ベース基板部が、上記コア基板の第2の主面側を実装面として上記入出力端子面を介してマザー基板上に直接実装されるとともに、上記下部配線層と上記上部配線層が上記高周波素子層部及び上記高周波集積回路素子に対する電源や信号の供給部及びグランドとして機能する高周波モジュール装置。

#### 【請求項2】

上記高周波素子層部は、最上層の上記回路素子実装部が上記回路素子実装用端子を露出させて上部コーティング層により被覆されるとともに、上記下部配線層が上記実装用端子を露出させて下部コーティング層により被覆される請求項1に記載の高周波モジュール装置。

## 【請求項3】

上記高周波素子層部には、上記回路素子実装部を覆ってシールドカバーが、その内面と 上記高周波集積回路素子の上面との間に熱伝導性樹脂材を介在させて取り付けられる請求 項1に記載の高周波モジュール装置。

### 【請求項4】

上記高周波素子層部には、上記高周波集積回路素子の搭載領域に対応して、各層を貫通 して上記べース基板部の上記上部配線層に形成した放熱パターンと接続される放熱ビアが 形成される請求項1に記載の高周波モジュール装置。

#### 【請求項5】

上記ベース基板部には、上記上部配線層に 5 0 μ m 以上の厚みを有する上記放熱パターンが形成される請求項 4 に記載の高周波モジュール装置。

#### 【請求項6】

ポリフェニールエチレン、ビスマレイドトリアジン、ポリイミド、液晶ポリマ或いはポリノルボルネンから選択した有機材料によって形成された基材からなる両面基板又はエポキシ系両面基板を用い、このコア基板の第1の主面に上部配線層を形成するとともに第2の主面に下部配線層を形成してなるベース基板部を製作するベース基板部製作工程と、上記ベース基板部の上記上部配線層上に高周波素子層部を積層形成する高周波素子層部製作工程と、上記高周波素子層部上に高周波集積回路素子を直接搭載する高周波集積回路素子搭載工程を有し、

上記ベース基板部製作工程が、

上記コア基板の上記第1の主面上に所定の配線パターンを有する上記上部配線層を形成する上部配線層形成工程と、上記コア基板の上記第2の主面上に所定の配線パターンを有する上記下部配線層を形成する下部配線層形成工程と、上記コア基板を貫通して上記上部配線層と上記下部配線層を接続するビアを形成するビア形成工程と、上記上部配線層の上面に平坦化処理を施して高周波素子層形成面を形成する高周波素子層形成面形成工程と、上記下部配線層の下面にパターン配列された実装用端子を形成して入出力端子面として構成する入出力面形成工程を有する工程であり、

上記高周波素子層部製作工程が、

上記ベース基板部の上記高周波素子層形成面上に、ベンゾシクロブテン、ポリイミド、ポリノルボルネン、液晶ポリマ、エポキシ樹脂或いはアクリル系樹脂から選択された誘電絶縁材を用いて上記ベース基板部の上記高周波素子層形成面上に薄膜成膜法により少なくとも2層の誘電絶縁層を成膜形成する誘電絶縁層形成工程と、上記誘電絶縁層上にスパッタ法や化学蒸着法により形成した金属薄膜層にパターニング処理を施して所定の配線パターンを形成するとともに薄膜技術や厚膜技術により抵抗体、キャパシタ及びレジスタの受動素子を形成してなる薄膜配線層を形成する薄膜配線層形成工程とを繰り返して多層の高周波配線層を形成する高周波配線層形成工程と、

上記誘電絶縁層形成工程と上記薄膜配線層形成工程を繰り返す上記高周波配線層形成工程において、上下の薄膜配線層間を接続するビアを形成するビア形成工程と、

<u>最上層の上記薄膜配線層にパターン配列された回路素子実装用端子を形成して回路素子</u> 実装面として構成する回路素子実装面形成工程を有する工程であり、

上記高周波集積回路素子搭載工程が、

10

30

20

40

上記高周波素子層部製作工程の上記回路素子実装面形成工程により形成された最上層の 上記薄膜配線層の上記回路素子実装面上に、上記回路素子実装用端子を介して少なくとも 1個以上の高周波集積回路素子を直接搭載する工程であり、

上記ベース基板部が、上記コア基板の第2の主面側を実装面として上記入出力端子面の上記実装用端子を実装端子に接続されることによりマザー基板上に直接実装されるとともに、上記下部配線層と上記上部配線層が上記高周波素子層部及び上記高周波集積回路素子に対する電源や信号の供給部及びグランドとして機能する高周波モジュール装置を製造する高周波モジュール装置の製造方法。

## 【請求項7】

上記ベース基板部製作工程は、コーティング樹脂により上記上部配線層の上面を被覆する上部コーティング樹脂層及び上記下部配線層の下面を被覆する下部コーティング樹脂層を形成するコーティング樹脂層形成工程と、上記上部コーティング樹脂層を研削する第 1 研削工程及び上記下部コーティング樹脂層を研削する第 2 研削工程を有し、

上記上部コーティング樹脂層形成工程と上記第1研削工程が、上記上部コーティング樹脂層を上記上部配線層の上記配線パターンを露出させるまで研削することにより上記配線パターン間に上記上部コーティング樹脂層が残されて全体として平坦化された上記高周波素子層形成面を形成する上記高周波素子層形成面形成工程を構成し、

上記高周波素子層形成面形成工程の後工程として施される上記第2研削工程が、上記下部配線層の上記実装用端子を露出させるまで上記下部コーティング樹脂層を研磨することにより上記入出力端子面を形成する上記入出力面形成工程を構成する請求項6に記載の高周波モジュール装置の製造方法。

#### 【請求項8】

上記高周波素子層部製作工程の上記高周波配線層形成工程は、

上記高周波素子層形成面上に第1誘電絶縁層を形成する第1誘電絶縁層形成工程と、

上記第1誘電絶縁層上に形成した第1金属薄膜層にパターン処理を施して所定の配線パターンと受動素子として抵抗体及びキャパシタを形成してなる第1薄膜配線層を形成する 第1薄膜配線層形成工程と、

上記第1薄膜配線層上に第2誘電絶縁層を形成する第2誘電絶縁層形成工程と、

上記第2誘電絶縁層上に形成した第2金属薄膜層にパターン処理を施して所定の配線パターンと受動素子としてインダクタを形成してなる第2薄膜配線層を形成する第2薄膜配線層形成工程と

からなる請求項6に記載の高周波モジュール装置の製造方法。

#### 【請求項9】

上記第1薄膜配線層形成工程は、パターン処理を施した上記第1金属薄膜層の所定部位 に陽極酸化処理を施して上記キャパシタを形成するキャパシタ形成工程を有する請求項8 に記載の高周波モジュール装置の製造方法。

### 【請求項10】

上記高周波集積回路素子搭載工程の後工程として、上記高周波素子層部の最上層に搭載 した上記高周波集積回路素子の上面に熱伝導性樹脂材を設ける工程と、上記熱伝導性樹脂 材を内面に密着させた状態で上記高周波素子層部を覆ってシールドカバーを取り付ける工 程を施す請求項6に記載の高周波モジュール装置の製造方法。

#### 【請求項11】

上記高周波素子層部製作工程の上記ビア形成工程は、各薄膜配線層間を接続するビアを 形成する工程と、上記高周波集積回路素子の搭載領域に対応して各薄膜配線層を貫通して 上記ベース基板部の上記上部配線層に形成した放熱パターンと接続される放熱ビアを形成 する工程からなる請求項6に記載の高周波モジュール装置の製造方法。

#### 【請求項12】

上記ベース基板部製作工程の上記上部配線層形成工程は、上記配線パターンとともに上記放熱ビアが接続される 5 0 μ m以上の厚みを有する上記放熱パターンを形成する請求項 1 1 に記載の高周波モジュール装置の製造方法。

10

20

30

40

#### 【発明の詳細な説明】

#### [0001]

#### 【発明の属する技術分野】

本発明は、例えばパーソナルコンピュータ、携帯電話機、オーディオ機器等の各種電子機器に好適に搭載され、情報通信機能やストレージ機能等を有して超小型通信機能モジュールを構成する高周波モジュール装置及びその製造方法に関する。

#### [00002]

#### 【従来の技術】

例えば、音楽、音声或いは画像等の各種情報は、近年、データのデジタル化に伴ってパーソナルコンピュータやモバイルコンピュータ等によっても手軽に扱えるようになっている。また、これらの情報は、音声コーデック技術や画像コーデック技術により帯域圧縮が図られて、デジタル通信やデジタル放送により各種の通信端末機器に対して容易にかつ効率的に配信される環境が整いつつある。例えば、オーディオ・ビデオデータ(AVデータ)は、携帯電話機によって屋外での受信も可能である。

#### [0003]

ところで、データ等の送受信システムは、家庭を始めとして小規模な地域内においても好適なネットワークシステムの提案によって、様々に活用されるようになっている。ネットワークシステムとしては、例えばIEEE802.1aで提案されているような5GHz帯域の狭域無線通信システム、IEEE802.1bで提案されているような2.45帯域の無線LANシステム或いはBluetoohと称される近距離無線通信システム等の種々の次世代ワイヤレスシステムが注目されている。データ等の送受信システムは、かかるワイヤレスネットワークシステムを有効に利用して、家庭内や屋外等の様々な場所において手軽にかつ中継装置等を介することなく様々なデータの授受、インターネット網へのアクセスやデータの送受信が可能となる。

#### [0004]

一方、データ等の送受信システムにおいては、小型軽量で携帯可能であり上述した通信機能を有する通信端末機器の実現が必須となる。通信端末機器においては、送受信部においてアナログの高周波信号の変復調処理を行うことが必要であることから、一般に図23に示すような送受信信号からいったん中間周波数に変換するようにしたスーパーヘテロダイン方式による高周波送受信回路100が備えられる。

#### [0005]

高周波送受信回路100には、アンテナや切替スイッチを有して情報信号を受信或いは送信するアンテナ部101と、送信と受信との切替を行う送受信切替器102とが備えられる。高周波送受信回路100には、周波数変換回路部103や復調回路部104等からなる受信回路部105が備えられる。高周波送受信回路100には、パワーアンプ106やドライブアンプ107及び変調回路部108等からなる送信回路部109が備えられる。高周波送受信回路100には、受信回路部105や送信回路部109に基準周波数を供給する基準周波数生成回路部が備えられる。

#### [0006]

かかる高周波送受信回路100においては、詳細を省略するが、各段間にそれぞれ介挿された種々のフィルタ、局発装置(VCO)、SAWフィルタ等の大型機能部品や、整合回路或いはバイアス回路等の高周波アナログ回路に特有なインダクタ、抵抗、キャパシタ等の受動部品の点数が非常に多い構成となっている。高周波送受信回路100は、各回路部のIC化が図られるが、各段間に介挿されるフィルタをIC中に取り込めず、またこのために整合回路も外付けとして必要となる。したがって、高周波送受信回路100は、全体に大型となり、通信端末機器の小型軽量化に大きな障害となっていた。

#### [0007]

一方、通信端末機器には、図24に示すように中間周波数への変換を行わずに情報信号の送受信を行うようにしたダイレクトコンバージョン方式による高周波送受信回路110 も用いられる。高周波送受信回路110においては、アンテナ部111によって受信され 10

20

30

40

た情報信号が送受信切替器112を介して復調回路部113に供給されて直接ベースバンド処理が行われる。高周波送受信回路110においては、ソース源で生成された情報信号が変調回路部114において中間周波数に変換されることなく直接所定の周波数帯域に変調され、アンプ115と送受信切替器112を介してアンテナ部111から送信される。

## [0008]

かかる高周波送受信回路110は、情報信号について中間周波数の変換を行うことなくダイレクト検波を行うことによって送受信する構成であることから、フィルタ等の部品点数が低減されて全体構成の簡易化が図られ、より1チップ化に近い構成が見込まれるようになる。しかしながら、高周波送受信回路110においても、後段に配置されたフィルタ或いは整合回路の対応が必要となる。また、高周波送受信回路110は、高周波段で一度の増幅を行うことから充分なゲインを得ることが困難となり、ベースバンド部でも増幅操作を行う必要がある。したがって、高周波送受信回路110は、DCオフセットのキャンセル回路や余分なローパスフィルタを必要とし、さらに全体の消費電力が大きくなるといった問題がある。

#### [0009]

#### 【発明が解決しようとする課題】

従来の高周波送受信回路は、上述したようにスーパーへテロダイン方式及びダイレクトコンバージョン方式のいずれにおいても、通信端末機器の小型軽量化等の要求仕様に対して充分な特性を満足し得ないものであった。このため、高周波送受信回路については、例えばSi‐CMS回路等をベースとして簡易な構成によって小型化を図ったモジュール化について種々の試みが図られている。すなわち、試みの1つは、例えば特性の良い受動素子をSi基板上に形成するとともにフィルタ回路や共振器等をLSI上に作り込み、さらにベースバンド部分のロジックLSIも集積化することで、いわゆる1チップ化高周波送受信モジュールを製作する方法である。

#### [0010]

しかしながら、かかるSi基板高周波送受信モジュールにおいては、いかにして性能の良い受動素子をLSI上に形成するかが極めて重要となる。高周波送受信モジュール120においては、このために例えば図25に示すように、Si基板121及び<u>SiO2</u>絶縁層122のインダクタ形成部位123に対応して大きな凹部124を形成する。高周波送受信モジュール120は、凹部124に臨ませて第1の配線層125を形成するとともに凹部124を閉塞する第2の配線層126が形成されてインダクタ部127を構成する。また、高周波送受信モジュールは、他の対応として配線パターンの一部を基板表面から立ち上げて空中に浮かすといった対応を図ることによってインダクタ部が形成されていた。しかしながら、かかる高周波送受信モジュールは、いずれもインダクタ部を形成する工程が極めて面倒であり、工程の増加によってコストがアップするといった問題があった。

#### [0011]

一方、1チップ化高周波送受信モジュールにおいては、アナログ回路の高周波回路部と、デジタル回路のベースバンド回路部との間に介在するSi基板の電気的干渉が大きな問題となる。高周波送受信モジュールについては、例えば図26に示したSi基板高周波送受信モジュール130や、図27に示したガラス基板高周波送受信モジュール140が提案されている。高周波送受信モジュール130は、Si基板131上にSiO2層132を形成した後に、リソグラフィ技術によって受動素子形成層133が成膜形成されてなる

## [0012]

受動素子形成層133には、詳細を省略するが、その内部に配線パターンとともにインダクタ部、抵抗体部或いはキャパシタ部等の受動素子が薄膜形成技術や厚膜形成技術によって多層に形成されている。高周波送受信モジュール130は、受動素子形成層133上にビア(中継スルーホール)等を介して内部配線パターンと接続された端子部が形成され、これら端子部にフリップチップ実装法等により高周波ICやLSI等の回路素子134が直接実装されて構成される。

10

20

30

#### [0013]

高周波送受信モジュール130は、例えばマザー基板等に実装することで、高周波回路部とベースバンド回路部とを区分して両者の電気的干渉を抑制することが可能とされる。ところで、かかる高周波送受信モジュール130においては、導電性を有するSi基板131が、受動素子形成層133内に各受動素子を形成する際に機能するが、各受動素子の良好な高周波特性にとって邪魔になるといった問題がある。

#### [0014]

一方、高周波送受信モジュール140は、上述した<u>Si基板131を用いた</u>高周波送受信モジュール13<u>0の</u>問題を解決するために、ベース基板にガラス基板141が用いられている。高周波送受信モジュール140も、ガラス基板141上にリソグラフィ技術によって受動素子形成層142が成膜形成されてなる。受動素子形成層142には、詳細を省略するが、その内部に配線パターンとともにインダクタ部、抵抗体部或いはキャパシタ部等の受動素子が薄膜形成技術や厚膜形成技術によって多層に形成されている。高周波送受信モジュール140は、受動素子形成層142上にビア等を介して内部配線パターンと接続された端子部が形成され、これら端子部にフリップチップ実装法等により高周波ICやLSI等の回路素子133が直接実装されて構成される。

#### [0015]

高周波送受信モジュール140は、導電性を有しないガラス基板141を用いることで、ガラス基板141と受動素子形成層142との容量的結合度が抑制され受動素子形成層142内に良好な高周波特性を有する受動素子を形成することが可能である。しかしながら、高周波送受信モジュール140は、例えばマザー基板等に実装するために、受動素子形成層142の表面に端子パターンを形成するとともにワイヤボンディング法等によってマザー基板との接続が行われる。したがって、高周波送受信モジュール140は、端子パターン形成工程やワイヤボンディング工程が必要となる。

#### [0016]

1 チップ化高周波送受信モジュールにおいては、上述したようにベース基板上に高精度の受動素子形成層が形成される。ベース基板には、受動素子形成層<u>を形</u>成する際に、スパッタリング時の表面温度の上昇に対する耐熱特性、リソグラフィ時の焦点深度の保持、マスキング時のコンタクトアライメント特性が必要となる。ベース基板は、このために高精度の平坦性が必要とされるとともに、絶縁性、耐熱性或いは耐薬品性等が要求される。

#### [0017]

Si基板131やガラス基板141は、かかる特性を有しておりLSIと別プロセスにより低コストで低損失な受動素子の形成を可能とする。また、Si基板131やガラス基板141は、従来のセラミックモジュール技術で用いられる印刷によるパターン等の形成方法或いはプリント配線基板に配線パターンを形成する湿式エッチング法等と比較して、高精度の受動素子の形成が可能であるとともに、素子サイズをその面積が1/100程度まで縮小することを可能とする。さらに、Si基板131やガラス基板141は、受動素子の使用限界周波数帯域を20GHzまで高めることも可能とする。

#### [0018]

しかしながら、かかる高周波送受信モジュールにおいては、上述したようなSi基板131やガラス基板141上に形成した配線層を介して高周波信号系のパターン形成と、電源やグランドの供給配線或いは制御系信号配線が行われる。高周波送受信モジュールにおいては、このために各配線間に電気的干渉が生じるとともに、配線層を多層に形成することによるコストアップの問題が生じる。

#### [0019]

さらに、高周波送受信モジュール130、140は、図28に示すようなパッケージ化が図られる。パッケージ150は、インターポーザ基板151の一方主面上に高周波送受信モジュール130を搭載するとともに全体を絶縁樹脂156によって封装してなる。インターポーザ基板151は、表裏主面<u>に配</u>線層152、153がそれぞれ形成されるとともに、高周波送受信モジュール130の搭載領域の周囲に多数のランド154が形成され

10

20

30

40

てなる。

#### [0020]

パッケージ150は、インターポーザ基板151上に高周波送受信モジュール130を搭載した状態で、この高周波送受信モジュール130とランド154とをワイヤボンディング155によって電気的に接続して電源供給や信号の送受を行うようにする。したがって、高周波送受信モジュール130には、高周波IC134やチップ部品135等を実装した表面層に、これら実装部品を接続する配線パターン136やワイヤボンディング155との接続端子137等が形成される。なお、高周波送受信モジュール140についても、同様にしてパッケージ化が図られる。

## [0021]

高周波送受信モジュール 1 3 0 、 1 4 0 は、上述したようにインターポーザ基板 1 5 1 を介してパッケージ化が図られるために、パッケージ 1 5 0 の厚みや面積を大きくさせるといった問題がある。また、高周波送受信モジュール 1 3 0 、 1 4 0 は、パッケージ 1 5 0 のコストをアップさせるといった問題もある。

#### [0022]

また、Si基板或いはガラス基板高周波送受信モジュールにおいては、搭載した高周波 ICやLSI等の回路素子を覆ってシールドカバーが設けられるが、これら回路素子から 発生する熱の放熱構造によって大型化するといった問題もある。さらに、高周波送受信モ ジュールにおいては、比較的高価なSi基板121やガラス基板131を用いることで、 コストがアップするといった問題があった。

#### [0023]

したがって、本発明は、ベース基板として低価格<u>の基</u>板が用いられるが、このベース基板上に高精度の受動素子や高密度配線層を形成することにより、高機能及び薄型化、小型化、低価格を図った高周波モジュール装置及びその製造方法を提供することを目的に提案されたものである。

#### [0024]

## 【課題を解決するための手段】

上述した目的を達成する本発明にかかる高周波モジュール装置は、ベース基板部と、こ のベース基板部上に積層形成された高周波素子層部と、この高周波素子層部上に直接搭載 された少なくとも1個以上の高周波集積回路素子とから構成される。高周波モジュール装 置は、ベース基板部が、ポリフェニールエチレン、ビスマレイドトリアジン、ポリイミド 液晶ポリマ或いはポリノルボルネンから選択した耐熱特性及び高周波特性を有する有機 材料により形成した両面基板又はエポキシ系両面基板を用いたコア基板の第1の主面上に 所定の配線パターンを有する上部配線層を形成するとともにこの上部配線層の上面が平坦 化処理を施されて高周波素子層形成面として構成され、コア基板の第2の主面上に所定の 配線パターンを有しかつコア基板を貫通するビアを介して上部配線層と接続された下部配 線層を形成するとともにこの下部配線層の下面がパターン配列された実装用端子を有して 入出力端子面を構成してなる。高周波モジュール装置は、高周波素子層部が、ベース基板 部の高周波素子層形成面上に、ベンゾシクロブテン、ポリイミド、ポリノルボルネン、液 晶ポリマ、エポキシ樹脂或いはアクリル系樹脂から選択された耐熱特性と高周波特性と耐 薬品性を有する誘電絶縁材を用いて塗布均一性や厚み制御特性を保持する薄膜成膜法によ り成膜形成した誘電絶縁層と、この誘電絶縁層上に形成した金属薄膜層にパターニング処 理を施して所定の配線パターンを形成するとともに厚膜技術や薄膜技術により抵抗体、キ ャパシタ及びレジスタの受動素子を形成してなる薄膜配線層とを多層に積層形成してなる 高周波配線層とともに、最上層の薄膜配線層がパターン配列された回路素子実装用端子を 有して回路素子実装部を構成してなる。高周波モジュール装置は、ベース基板部が、コア 基板の第2の主面側を実装面として入出力端子面を介してマザー基板上に直接実装される とともに、下部配線層と上部配線層が高周波素子層部及び高周波集積回路素子に対する電 源や信号の供給部及びグランドとして機能する。

[0025]

10

20

30

20

30

40

50

本発明にかかる高周波モジュール装置は、上述したように廉価な基材を用いるコア基板に簡易な工程のいわゆる多層配線基板プロセスを施して廉価に製作されるベース基板部の上部配線層に平坦化処理を施して高周波素子層形成面を構成し、この高周波素子層形成面上にいわゆる半導体技術により誘電絶縁層と所定の配線パターンや抵抗体、キャパシタ及びレジスタ等の受動素子を作り込んだ薄膜配線層とを多層に積層形成してなる高周波配線層を形成する。高周波モジュール装置によれば、ベース基板として比較的高価でビア形成が困難なSi基板やガラス基板を用いることなく高周波素子層部の層内に高精度でかつ高周波特性が良好な受動素子や配線層が形成される。高周波モジュール装置によれば、ベース基板部に電源やグランドの配線部や制御系の配線部が構成されるとともに高周波素子層部に受動素子を有する高周波信号回路部が構成されることで、両者の電気的分離が図られて受動素子を有する高周波信号回路部が構成されることで、両者の電気的分離が図られて気力になる。高周波モジュール装置によれば、ベース基板部に充分な面積を有する電源やグランドの配線を形成することが可能であることから、高周波素子層部に対してレギュレーションの高い電源供給が行われるようになる。

#### [0026]

また、上述した目的を達成する本発明にかかる高周波モジュール装置の製造方法は、ポ リフェニールエチレン、ビスマレイドトリアジン、ポリイミド、液晶ポリマ或いはポリノ ルボルネンから選択した耐熱特性及び高周波特性を有する有機材料により形成した両面基 板又はエポキシ系両面基板からなるコア基板を用い、このコア基板の第1の主面に上部配 線層を形成するとともに第2の主面に下部配線層を形成してなるベース基板部を製作する ベース基板部製作工程と、ベース基板部の上部配線層上に高周波素子層部を積層形成する 高周波素子層部製作工程と、高周波素子層部上に高周波集積回路素子を直接搭載する高周 波集積回路素子搭載工程を有する。高周波モジュール装置の製造方法は、ベース基板部製 作工程が、コア基板の第1の主面上に所定の配線パターンを有する上部配線層を形成する 上部配線層形成工程と、コア基板の第2の主面上に所定の配線パターンを有する下部配線 層を形成する下部配線層形成工程と、コア基板を貫通して上部配線層と下部配線層を接続 するビアを形成するビア形成工程と、上部配線層の上面に平坦化処理を施して高周波素子 層形成面を形成する高周波素子層形成面形成工程と、下部配線層の下面にパターン配列さ れた実装用端子を形成して入出力端子面として構成する入出力面形成工程を有する。高周 波モジュール装置の製造方法は、高周波素子層部製作工程が、ベース基板部の高周波素子 層形成面上にベンゾシクロブテン、ポリイミド、ポリノルボルネン、液晶ポリマ、エポキ シ樹脂或いはアクリル系樹脂から選択された高周波特性と耐熱特性と耐薬品性を有する誘 電絶縁材を用いて塗布均一性や厚み制御特性を保持する薄膜成膜法により少なくとも2層 の誘電絶縁層を成膜形成する誘電絶縁層形成工程と、誘電絶縁層上にスバッタ法や化学蒸 着法により形成した金属薄膜層にパターニング処理を施して所定の配線パターンを形成す るとともに薄膜技術や厚膜技術により抵抗体、キャパシタ及びレジスタの受動素子を形成 してなる薄膜配線層を形成する薄膜配線層形成工程を繰り返して高周波配線層を形成する 高周波配線層形成工程と、この高周波配線層形成工程において上下の薄膜配線層間を接続 するビアを形成するビア形成工程と、最上層の薄膜配線層にパターン配列された回路素子 実装用端子を形成して回路素子実装面として構成する回路素子実装面形成工程を有する。 高周波モジュール装置の製造方法は、高周波集積回路素子搭載工程が、高周波素子層部の 最上層の回路素子実装面上に、回路素子実装用端子を介して少なくとも1個以上の高周波 集積回路素子を直接搭載する。高周波モジュール装置の製造方法は、ベース基板部が、コ ア基板の第2の主面側を実装面として入出力端子面の実装用端子を実装端子に接続するこ とによりマザー基板上に直接実装されるとともに、下部配線層と上部配線層が高周波素子 層部及び高周波集積回路素子に対する電源や信号の供給部及びグランドとして機能する高 周波モジュール装置を製造する。

## [0027]

上述した工程を有する本発明にかかる高周波モジュール装置の製造方法によれば、<u>上述</u>したように廉価な基材を用いるコア基板に簡易な工程のいわゆる多層配線基板プロセスを

20

30

40

50

施して 展価に製作されるベース基板部の上部配線層に平坦化処理を施して高周波素子層形成面を構成し、この高周波素子層形成面上にいわゆる半導体技術により誘電絶縁層と所定の配線パターンや抵抗体、キャパシタ及びレジスタ等の受動素子を作り込んだ薄膜配線層とを多層に積層形成してなる高周波配線層を形成する。高周波モジュール装置の製造方法によれば、ベース基板として比較的高価でビア形成が困難なSi基板やガラス基板を用いることなく高周波素子層部の層内に高精度でかつ高周波特性が良好な受動素子や配線層を形成する。高周波モジュール装置の製造方法によれば、ベース基板部に電源やグランドの配線部や制御系の配線部が構成されるとともに高周波素子層部に受動素子を有する高周波信号回路部が構成されることで、両者の電気的分離が図られ電気的干渉の発生が抑制されて特性の向上が図られた高周波モジュール装置を製造する。高周波モジュール装置の製造方法によれば、ベース基板部に充分な面積を有する電源やグランドの配線を形成することが可能であることから、高周波素子層部に対してレギュレーションの高い電源供給が行われる高周波モジュール装置を製造する。

[0028]

#### 【発明の実施の形態】

以下、本発明の実施の形態について、図面を参照して詳細に説明する。実施の形態として図1に示した高周波モジュール装置1は、詳細を後述するベース基板部製作工程により最上層が高精度の平坦面からなる高周波素子層形成面3として構成されたベース基板部2を製作工程によって高周波素子層形成面3として詳細を後述する高周波素子層部製作工程によって高周波素子層形成面3上に高周波素子層部4が形成されてなる。高周波モジュール装置1は、ベース基板部2が、上層に形成された高周波素子層部4に対する電源系の配線部や制御系の配線部或いはグランドを構成する。高周波モジュール装置1は、高周波素子層部4の最上層が回路素子実装部29を構成してなり、詳細を後述する高周波集積回路素子搭載工程により図1に示すように高周波IC90やチップ部品91が実装されるとともにシールドカバー92によって封装される。高周波モジュール装置1は、いわゆる1チップ部品としてマザー基板93上に実装される。

[0029]

ベース基板部 2 は、両面基板からなるコア基板 5 と、このコア基板 5 をコアとしてその第 1 の主面 5 a 側に形成された上部配線層 6 と、第 2 の主面 5 b 側に形成された下部配線層 7 とからなる。ベース基板部 2 には、後述するようにコア基板 5 に対して第 1 の樹脂付銅箔 8 乃至第 4 の樹脂付銅箔 1 1 が接合される。第 1 の樹脂付銅箔 8 は、コア基板 5 の第 1 の主面 5 a 側に接合されて 2 層からなる上部配線層 6 を形成する。第 2 の樹脂付銅箔 9 は、コア基板 5 の第 2 の主面 5 b 側に接合されて 2 層からなる下部配線層 7 を形成する。

[0030]

ベース基板部2の構成並びに製作工程について、以下図2乃至図10に示した製作工程図も参照しながら詳細に説明する。ベース基板部製作工程は、図2に示すように、コア基板5の第1の主面5aと第2の主面5bに上部配線層6を構成する上部第1配線層12及び下部配線層7を構成する下部第1配線層13や、コア基板5を貫通して上部第1配線層12と下部第1配線層13を接続する複数のビア21を形成する第1配線層形成工程s-1を有する。ベース基板部製作工程は、コア基板5の第1の主面5aと第2の主面5bに第1の樹脂付銅箔8と第2の樹脂付銅箔9をそれぞれ接合する第1銅箔接合工程s-2を有する。ベース基板部製作工程は、これら第1の樹脂付銅箔8と第2の樹脂付銅箔9にビア15、16を形成するビア形成工程s-3を有する。ベース基板部製作工程は、これら第1の樹脂付銅箔8と第2の樹脂付銅箔9にビア15、16を形成するビア形成工程s-3を有する。ベース基板部製作工程は、第1の樹脂付銅箔8と第2の樹脂付銅箔9に上部配線層6を構成する上部第2配線層17及び下部配線層7を構成する下部第2配線層18を形成する第2配線層形成工程s-4とを経て、ベース基板中間体19を製作する。

[0031]

ベース基板<u>部製</u>作工程は、ベース基板中間体 1 9 に対して<u>上部第 2 配線層</u> 1 7 及び<u>下部第 2 配線層</u> 1 8 を被覆する第 3 の樹脂付銅箔 1 0 と第 <u>4</u> の樹脂付銅箔 1 1 とをそれぞれ接合する第 2 銅箔接合工程 s - 5 を有する。ベース基板部製作工程は、第 3 の樹脂付銅箔 1

20

30

40

50

0に研磨処理を施して上部配線層6を露出させて最上層に後述する高周波素子層形成面3 を形成するとともに第4の樹脂付銅箔11を所定量研削する研磨処理を施す研磨工程s-6を経てベース基板部2を製作する。

#### [0032]

コア基板 5 には、低誘電率で低いTan 、すなわち高周波特性に優れた基材、例えばポリフェニールエチレン(PPE)、ビスマレイドトリアジン(BT-resin)、ポリテトラフルオロエチレン(商標名テフロン)、ポリイミド、液晶ポリマ(LCP)或いはポリノルボルネン(PNB)から選択した有機材料を基材とした両面基板或いはエポキシ系両面基板が用いられる。コア基板 5 は、機械的剛性とともに耐熱性、耐薬品性を有し、例えば上述した両面基板よりもさらに廉価なエポキシ系基板FR-5等も用いられる。コア基板 5 は、上述した有機材料によって形成される配線基板を用いることで、高精度に形成されることによって比較的高価となるSi基板やガラス基板と比較して廉価であり、材料コストの低減が図られる。

## [0033]

コア基板 5 には、図3に示すように第1の主面5 a と第2の主面5 b の全面に<u>亘って</u>銅箔層20a、20bが形成されている。コア基板5には、第<u>1配線層</u>形成工程s - 1が施される。コア基板5は、ドリルやレーザによる孔穿加工が施されて所定の位置にそれぞれビアホール14が形成される。コア基板5には、メッキ等によって内壁に導通処理が施されたビアホール14内に、導電ペーストを埋め込んだ後にメッキ法によって蓋形成が行われて上部第1配線層12と下部第1配線層13とを接続するビア21が形成される。コア基板5は、銅箔層20a、20bに対してフォトリソグラフ処理が施されることによって、図4に示すように第1の主面5aに所定の上部第1配線層12が形成されるとともに第2の主面5bに所定の下部第1配線層13が形成される。

#### [0034]

以上の工程を経たコア基板 5 には、第<u>1銅</u>箔接合工程 s - 2 によって、図 5 に示すように、<u>上部第 1 配線層</u> 1 2 <u>を被覆して第 1 の樹脂付銅箔 8 が接合されるとともに、下部第 1</u>配線層 1 3 <u>を被</u>覆して第 2 の樹脂付銅箔 9 <u>が</u>接合される。第 1 の樹脂付銅箔 8 と第 2 の樹脂付銅箔 9 には、それぞれ銅箔層 8 a、 9 a の一方主面の全体に樹脂層 8 b、 9 b が裏打ちされたいわゆる樹脂付銅箔が用いられる。

## [0035]

第1の樹脂付銅箔8及び第2の樹脂付銅箔9は、樹脂層8b、9b側を接合面として、コア基板5の第1の主面5aと第2の主面5<u>bに</u>接着樹脂(プリプレグ)によって接合される。なお、これら第1の樹脂付銅箔8及び第2の樹脂付銅箔9は、樹脂層8b、9bが熱可塑性樹脂によって形成される場合には、加熱圧着処理を施すことにより接着樹脂を不要としてコア基板5に接合される。第1の樹脂付銅箔8と第2樹脂付銅箔9には、コア基板5に接合された状態においてビア形成工程s・3が施されて、図6に示すように上部第1配線層12と下部第1配線層13の所定部位に対応する部位にそれぞれビア15、16が形成される。ビア形成工程s・3は、第1の樹脂付銅箔8と第2樹脂付銅箔9に対してビア15、16の形成部位にフォトリソグラフ処理を施した後に湿式エッチングを行って銅箔層8a、9aに開口を形成し、これら開口をマスクとしてレーザ加工を施こすことによって上部第1配線層12或いは下部第1配線層13のランド部が受けとなってそれぞれにビアホール22a、22bを形成する。

#### [0036]

第1の樹脂付銅箔8と第2樹脂付銅箔9には、ビアメッキ等により<u>ビアホール22a、22b</u>の内壁に導通処理が施されるとともにメッキ法や導電ペーストの埋め込みにより導電<u>材が</u>充填されて<u>ビア15、16が形成される。</u>第1の樹脂付銅箔8及び第2樹脂付銅箔9には、第<u>2配線層</u>形成工程s-4により、銅箔層8a、9aにそれぞれ所定のパターンニングが施されて、図7に示すように<u>上部第2配線層</u>17及び<u>下部第2配線層</u>18とが形成される。第<u>2配線層</u>形成工程s-4は、上述した第<u>1配線層</u>形成工程s-1と同様に、銅箔層8a、9aに対してフォトリソグラフ処理を施こすことにより樹脂層8b、9b上

にそれぞれ<u>上部第2配線層</u>17と<u>下部第2配線層</u>18とを形成してベース基板中間体19 を製作する。

## [0037]

ベース基板部製作工程においては、ベース基板部 2 に後述する高周波素子層部 4 を形成するために、ベース基板中間体 1 9 <u>の上部配線層 6</u> に対して高精度の平坦性を有する高周波素子層形成面 3 を形成するとともに下部配線層 7 に対して入出力端子部 2 4 を形成する工程が施される。ベース基板中間体 1 9 には、第<u>2 銅</u>箔接合工程 s - 5 により、図 8 に示すように上部配線層 6 の上部第 2 配線層 1 7 を被覆して第 3 の樹脂付銅箔 1 0 が接合されるとともに下部配線層 7 の下部第 2 配線層 1 8 を被覆して第 4 の樹脂付銅箔 1 1 が接合される。

## [0038]

第3の樹脂付銅箔10及び第4の樹脂付銅箔11も、上述した第1の樹脂付銅箔8や第2の樹脂付銅箔9と同様に、それぞれ銅箔層10a、11aの一方主面の全体に亘って樹脂層10b、11bが裏打ちされたいわゆる樹脂付銅箔が用いられる。第3の樹脂付銅箔10及び第4の樹脂付銅箔11は、図9に示すように樹脂層10b、11bを接合面として、ベース基板中間体19の上部第2配線層17と下部第2配線層18を被覆して接着樹脂(プリプレグ)によって接合される。なお、第3の樹脂付銅箔10及び第4の樹脂付銅箔11も、樹脂層10b、11bが熱可塑性樹脂によって形成される場合には、接着樹脂を不要としてベース基板中間体19に接合される。

## [0039]

ベース基板中間体19には、研磨工程s-6により、接合した第3の樹脂付銅箔10と第4の樹脂付銅箔1<u>1</u>とに対して研磨処理が施される。研磨工程s-6は、例えばアルミナとシリカの混合液からなる研磨材により第3の樹脂付銅箔10と第4の樹脂付銅箔11の全体を研磨することによってベース基板中間体19の両面を精度の高い平坦面に形成する。研磨工程s-6においては、図10に示すように、第3の樹脂付銅箔10<u>側に</u>ついては上部第2配線層 17が<u>露出</u>するまでの研磨を施す。また、研磨工程s-6においては、第4の樹脂付銅箔11側については下部第2配線層 18を<u>露出</u>させずに樹脂層11bが所定の厚み ×を残すようにして研磨を施す。

#### [0040]

ベース基板部製作工程は、上述した各工程によりコア基板5からベース基板中間体19を経て、上部配線層6の最上層に高平坦精度を有する高周波素子層形成面3が形成されてなるベース基板部2を製作する。ベース基板部製作工程は、ベース基板中間体19を製作する工程を従来の多層基板の製作工程と同様とすることで、多層基板の製作プロセスをそのまま適用可能であるとともに、量産性も高い。なお、ベース基板部製作工程については、上述した工程に限定されるものではなく、従来採用されている種々の多層基板の製作工程が採用されてもよいことは勿論である。

## [0041]

ベース基板部 2 には、上述したようにコア基板 5 の第 2 の主面 5 b 側に接合された第 2 の樹脂付銅箔 9 によって、下部第 1 配線層 1 3 が形成されている。ベース基板部 2 は、この下部第 1 配線層 1 3 が、第 4 の樹脂付銅箔 1 1 の樹脂層 1 1 b の研削量を制限することによって露出されない構造となっている。ベース基板部 2 は、かかる構成によって後述する高周波素子層部製作工程において、下部配線層 7 が第 4 の樹脂付銅箔 1 1 の残された樹脂層 1 1 b によって薬品や機械的或いは熱的負荷から保護される。下部配線層 7 は、高周波素子層部 4 を形成した後に、上述した樹脂層 1 1 b が除去されることで露出されて入出力端子(実装用端子) 2 3 を有する入出力端子部 2 4 を構成する。

## [0042]

以上のようにして製作されたベース基板部 2 には、後述する高周波素子層形成工程を経て高周波素子層形成面 3 上に高周波素子層部 4 が積層形成される。高周波素子層部 4 には、平坦化されたベース基板部 2 の高周波素子層形成面 3 上に、いわゆる半導体技術の薄膜形成技術や厚膜形成技術を用いてインダクタ 2 5、キャパシタ 2 6 及びレジスタ 2 7 等の

10

20

30

40

20

40

50

受動素子が内蔵される複数層の薄膜配線層と誘電絶縁層からなる高周波配線層40と、この高周波配線層40上に回路素子実装用端子43を有する最上層の回路素子実装部29が形成されてなる。高周波配線層40は、詳細を後述するように第1誘電絶縁層30と、第1薄膜配線層28と、第2誘電絶縁層31と、第2薄膜配線層32とから構成される。高周波素子層部4には、回路素子実装部29上に高周波IC<u>(高周波集積回路素子)</u>90やチップ部品91が実装されるとともに、全体がシールドカバー92によって覆われる。

[0043]

なお、ベース基板部製作工程においては、<u>コア</u>基板 5 に対して第 2 の樹脂付銅箔 9 を介して接合される第 4 の樹脂付銅箔 1 1 が、銅箔部 1 1 a を研磨されることになる。ベース基板部製作工程においては、接合された各構成部材がプレス機によってプレスされて一体化される。ベース基板部製作工程においては、金属製のプレス面と第 4 の樹脂付銅箔 1 1 とのなじみがよく、精度のよいプレスが行われるようになる。したがって、第 4 の樹脂付銀箔 1 1 については、銅箔部が配線層を構成しないことから、銅貼りでなく他の樹脂付金属箔であってもよい。

[0044]

高周波素子層部4の構成並びに製作工程について、以下図2及び図11乃至図17に示した製作工程図も参照しながら詳細に説明する。高周波素子層部4の製作工程は、上述した工程を経て製作されたベース基板部2の平坦化された高周波素子層形成面3上に、第1誘電絶縁層30を成膜形成する第1誘電絶縁層形成工程s-7と、第1誘電絶縁層30上に第1薄膜配線層28を形成するための下地処理を施す下地処理工程s-8と、受動素子を有する第1薄膜配線層28を形成する第1薄膜配線層形成工程s-9との工程を経る。高周波素子層部4の製作工程は、第1薄膜配線層形成工程s-9との工程を経る。高周波素子層部4の製作工程は、第1薄膜配線層28を被覆するとともに回路素子実装部29を形成するための第2誘電絶縁層形成工程s-10と、回路素子実装部29に所定の配線パターンや受動素子を有する第2薄膜配線層32を形成する第2薄膜配線層形成工程s-11と、回路素子実装部29を被覆するレジスト層33aとベース基板部2の第2の主面5b側の入出力端子部24を被覆するレジスト層33bを形成するレジスト層形成工程s-12とを経て、高周波モジュール装置1を製作する。

[0045]

ベース基板部 2 には、第 1 <u>誘電絶</u>縁層形成工程 s - 7 において高周波素子層形成面 3 上に絶縁性誘電材が供給されて第 1 <u>誘電</u>絶縁層 3 0 が成膜形成される。絶縁性誘電材には、コア基板 5 と同様に低誘電率で低いTan 、すなわち高周波特性に優れかつ耐熱性や耐薬品性に優れた<u>液状の</u>基材が用いられる。絶縁性誘電材には、具体的には、ベンゾシクロブテン(B C B )、ポリイミド、ポリノルボルネン(P N B )、液晶ポリマ(L C P )或いはエポキシ樹脂やアクリル系樹脂が用いられる。成膜方法としては、塗布均一性、厚み制御性が保持されるスピンコート法、カーテンコート法、ロールコート法或いはディップコート法等が適用される。

[0046]

第 1 <u>誘電</u>絶縁層形成工程 s - 7 においては、図 1 1 に示すようにベース基板部 2 上に成膜された第 1 <u>誘電</u>絶縁層 3 0 に対して多数のビア<u>ホール</u> 3 4 が形成される。各ビア<u>ホール</u> 3 4 は、高周波素子層形成面 3 に<u>露出</u>された<u>上部第 2 配線層</u> 1 7 の所定のランド 1 7 a に対応して形成され、ランド 1 7 a を外方に臨ませる。各ビア<u>ホール</u> 3 4 は、絶縁性誘電材として感光性樹脂を用いた場合には、所定のパターンニングに形成されたマスクを第 1 <u>誘</u>電絶縁層 3 0 に取り付けてフォトリソグラフ法により形成される。各ビア<u>ホール</u> 3 4 は、その他適宜の方法によっても形成される。

[0047]

下地処理工程 s - 8 においては、図 1 2 に示すように各ビアホール 3 4 を含む第 1 誘電絶縁層 3 0 の表面上に、例えばスパッタリング法等によって全面に亘って例えばニッケル層と銅層とからなる金属薄膜層 3 5 が成膜形成される。金属薄膜層 3 5 は、ニッケル層と銅層の厚みがそれぞれ 5 0  $\mu$  m  $\mu$ 

20

30

40

50

8 においては、レジスタ2 7 の形成部位を含む所定箇所をレジストでマスキングした状態で硝酸 / 硫酸 / 酢酸の混合液からなるエッチング液によってエッチング処理を施すことにより、不要な金属薄膜を除去して第 1 薄膜配線層 2 8 を形成するための処理を行う。

## [0048]

金属薄膜層 3 5 には、第 1 薄膜配線層 形成工程 s - 9 が施されてレジスタ 2 7 やキャパシタ 2 6 が形成される。金属薄膜層 3 5 には、図 1 2 に示すように、レジスタ 2 7 の形成部位に対応して金属薄膜が除去された部位にリフトオフ法によって窒化タンタル層 3 6 が形成される。この窒化タンタル層 3 6 には、レジスト処理された状態で全面に窒化タンタル(TaN)がスパッタリングされ、レジスト層部分の窒化タンタルが除去されることにより金属薄膜が除去されたレジスタ 2 7 の対応部位にのみ形成される。

## [0049]

金属薄膜層 3 5 には、図 1 2 に示すようにキャパシタ 2 6 の形成部位にも窒化タンタル層 3 7 が形成される。金属薄膜層 3 5 には、キャパシタ形成部位を除く全面にレジストコーティングが行われた状態で、ホウ酸アンモニウム等の電解液中で窒化タンタルが陽極となるように電界を印加する、いわゆる陽極酸化処理が施される。この陽極酸化処理は、100 V、30分程度の電界印加により行われることにより、窒化タンタル層 3 7 が酸化して、タンタルオキサイト(Ta〇₂)層 3 8 を形成する。

#### [0050]

金属薄膜層 3 5 には、必要な配線パターンだけを残すようにフォトリソグラフ処理によってレジストパターンニングが行われる。タンタルオキサイト層 3 8 には、レジストを取り去った後にマスキングが施され、例えばリフトオフ法によってニッケル層と銅層とからなる上部電極 3 9 が形成される。高周波素子層部製作工程においては、以上の工程を経て、図 1 3 に示すベース基板部 2 上に<u>所定の配線パターンとレジスタ 2 7 やキャパシタ 2 6を有する第 1 薄膜配線層 2 8</u>が形成された高周波送受信モジュール基板中間体 4 1 が製作される。

## [0051]

高周波素子層部製作工程においては、以上の工程を経て製作された高周波送受信モジュール基板中間体 4 1 に対して、第 2 <u>誘電</u>絶縁層形成工程 s - 1 0 によって図 1 4 に示すように第 2 <u>誘電</u>絶縁層 3 1 が成膜形成される。第 2 の絶縁層形成工程 s - 1 0 は、上述した第 1 <u>誘電</u>絶縁層 3 0 と同様の方法によって<u>第 1 薄膜配線層 2 8 上に</u>第 2 <u>誘電</u>絶縁層 3 1 を形成するとともに、この第 2 <u>誘電</u>絶縁層 3 1 に<u>第 1 薄膜配線層 2 8</u> に形成された所定の<u>配</u>線パターンやキャパシタ 2 6 の上部電極 3 9 を外方に臨ませる複数のビア<u>ホール</u> 4 2 を形成する。

## [0052]

高周波素子層部製作工程においては、 $\frac{92}{10}$  2 薄膜配線層形成工程 s-1 1 により、第 2 <u>誘電</u> 絶縁層 3 1 上に  $\frac{9}{10}$  3 2 が形成される。  $\frac{9}{10}$  2 薄膜配線層形成工程 s-1 1 は、具体的にはスパッタリング法等によって第 2 <u>誘電</u> 絶縁層 3 1 上にニッケル層及び銅層とからなるスパッタ層 (金属薄膜層)を成膜形成し、このスパッタ層に対してフォトリソグラフ処理を施して所定のパターンニングを行う。  $\frac{9}{10}$  2 薄膜配線層形成工程 s-1 1 は、さらにスパッタ層に対して電界メッキにより数  $\frac{9}{10}$  m程度の厚みを有する銅メッキを選択的に行った後に、メッキ用レジストを除去しさらにスパッタ層を全面的にエッチングすることによって図  $\frac{9}{10}$  1 5 に示すように  $\frac{9}{10}$  2 を構成する第 2 薄膜配線層  $\frac{9}{10}$  2 を形成する。

## [0053]

第2薄膜配線層32には、この際にその一部にインダクタ25が形成される。インダクタ25は、直列抵抗値が問題となるが、上述したようにスパッタ層に対して電解メッキを施す厚膜形成技術によって形成することで充分な厚みを以って形成され、損失の低下が抑制される。

#### [0054]

高周波素子層部製作工程においては、上述した工程を経ることによってベース基板部 2

20

30

40

50

上に高周波素子層部 4 を形成することで、<u>下部配線層 7 の下部第 2 配線層 1 8</u>を薬品、機械的或いは熱的負荷から保護する樹脂層 1 1 b が不要となる。高周波素子層部製作工程においては、<u>所定の厚み x で残された</u>樹脂層 1 1 b に対して研磨加工を施すことにより、下部第 2 配線層 1 8 を露出させる。

#### [0055]

高周波素子層部製作工程においては、レジスト層形成工程 s - 1 2 により、高周波素子層部 4 の表面全体とベース基板部 2 側の下部第 2 配線層 1 8 上にレジスト層 3 3 a 、 3 3 b をそれぞれコーティングする。高周波素子層部製作工程においては、これらレジスト層 3 3 a 、 3 3 b に対してマスクパターンを介してフォトリソグラフ処理を施し、図 1 6 に示すように所定の位置にビアホール 4 2 a 、 4 2 b を形成する。高周波素子層部製作工程においては、これらビアホール 4 2 a 、 4 2 b に無電解ニッケル / 銅メッキを施して電極端子を形成し、図 1 7 に示す高周波モジュール装置 1 を製作する。

#### [0056]

高周波モジュール装置1は、高周波素子層部4側<u>の第2薄膜配線層32</u>に形成された電極端<u>子が</u>、高周波IC90やチップ部品91を搭載して接続する<u>回路素子実装用</u>端子43を構成する。高周波モジュール装置1は、ベース基板部2側の<u>下部第2配線層18</u>に形成された電極端<u>子が</u>、例えばマザー基板93に搭載される際の<u>入出力端子部24の</u>接続端子及び入出力端子<u>23</u>を構成する。高周波IC90は、<u>図1に示すように</u>例えばフリップチップ94を介するフリップチップ法によって入出力端子部24上に直接実装される。

## [0057]

上述した高周波モジュール装置1においては、両面基板からなるコア基板5をコアとしてその第1の主面5aと第2の主面5bとに第1の樹脂付銅箔8乃至第4の樹脂付銅箔11とを接合して4層構成のベース基板部2を製作する工程を採用したが、本発明はかかるベース基板部の製作工程に限定されるものではないことは勿論である。第2の実施の形態として図18に示したベース基板部製作工程は、2枚の両面基板51a、51bを用いて上述したベース基板部2と同様の4層構成のベース基板部50を製作する。なお、ベース基板部製作工程は、個別の工程を上述したベース基板部2の各製作工程と同様とすることから、その詳細な説明を省略する。

#### [0058]

ベース基板部製作工程は、図18(a)に示した両面基板51に対して、その表裏主面の導体部52a、52bにフォトリソグラフ処理を施すことにより所定のパターンニングを行い、エッチング処理を施すことにより同図(b)に示すように配線パターン53a、53bを形成する。ベース基板部製作工程は、同図(c)に示すように2枚の両面基板51a、51bを例えば中間樹脂材54を介して接合する。ベース基板部製作工程は、同図(d)に示すように両面基板51a、51bの各配線パターン53a、53bについてビア接続を行ってベース基板中間体55を製作する。

## [0059]

ベース基板部製作工程においては、図18(e)に示すようにベース基板中間体55の表裏主面にそれぞれ熱プレスにより第1の樹脂付銅箔56と第2の樹脂付銅箔57<u>を</u>接合する。ベース基板部製作工程においては、これら第1の樹脂付銅箔56と第2の樹脂付銅箔57<u>で</u>対して研磨加工が施される。ベース基板部製作工程においては、第1の両面基板51a側については、配線パターン53aが外方に<u>露出</u>するように第1の樹脂付銅箔56の研磨加工を施すことによって配線パターン53a間に樹脂が充填されて全体として高精度に平坦化された高周波素子層形成面58を構成する。ベース基板部製作工程においては、第2の両面基板51b側については、配線パターン53bが外方に<u>露出</u>されないように樹脂部分を残して第2の樹脂付銅箔57の研磨加工が行われる。ベース基板部製作工程においては、上述した工程を経て、同図(f)に示すベース基板部50を製作する。

#### [0060]

第3の実施の形態として図19に示したベース基板部製作工程は、例えば上述した第2の実施の形態によって製作した同図(a)に示すベース基板中間体55について、ディッ

20

30

40

50

プコート法によって液状樹脂材 6 0 を<u>表裏前面に</u>塗布する工程を特徴とする。すなわち、ベース基板部製作工程においては、適当な溶媒によって溶かされた液状樹脂材 6 0 がディップ槽 6 1 内に貯められおり、同図(b)に示すようにこのディップ槽 6 1 内にベース基板中間体 5 5 が漬けられる。

#### [0061]

ベース基板部製作工程においては、ベース基板中間体55が、適当な漬置き時間と引上げ速度とを以ってディップ槽61から取り出される。ベース基板部製作工程においては、図19(c)に示すようにベース基板中間体55の表裏主面に液状樹脂材60の樹脂層62a、62bが同時に形成される。ベース基板部製作工程においては、このようにして樹脂層62を形成したベース基板中間体55を水平状態に保持してベーキング処理を施し、余分な有機成分を蒸発させる。ベース基板部製作工程においては、ベース基板中間体55に対して上述した研磨加工を施して各樹脂層62a、62bを所定量研磨することで、同図(d)に示したベース基板部63を製作する。

## [0062]

ベース基板部製作工程においては、液状樹脂材 6 0 の濃度、漬置き時間或いは引上げ速度を制御することによって樹脂層 6 2 の膜厚精度を得ることが可能とされる。なお、樹脂層 6 2 については、例えば方向性化学エッチング法(RIE:Reactive Ion Etching)やプラズマエッチング法(PE:Plasma Etching)等のドライエッチング法により、その平坦化を行うようにしてもよい。

## [0063]

ところで、高周波モジュール装置1は、図1に示すように高周波素子層部4の回路素子 実装部29上にフリップチップ法等によって回路素子実装用端子43を介して高周波IC 90やチップ部品91が直接搭載されるとともに、シールドカバー92によって高周波素 子層部4の全体が覆われている。このため、高周波モジュール装置1においては、高周波 IC90やチップ部品91からの発熱がシールドカバー92内に<u>籠もる</u>ために、放熱構造を設けることが好ましい。

## [0064]

高周波モジュール装置1においては、例えば図20に示すように発熱量が大きな高周波 I C 9 0 の上面とシールドカバー9 2 の内面との間に介在して熱伝導性樹脂材70が充填される。高周波モジュール装置1においては、この熱伝導性樹脂材70を介して高周波 I C 9 0 からの発熱がシールドカバー9 2 へと伝達され、このシールドカバー9 2 を介して外部へと放熱される。なお、高周波モジュール装置1においては、比較的大型の高周波 I C 9 0 が熱伝導性樹脂材70とシールドカバー9 2 とによって保持されることで、機械的剛性の向上も図られる。

## [0065]

高周波モジュール装置1においては、例えば図21に示すように、高周波IC90の搭載領域に対応してベース基板部2と高周波素子層部4とを連通する多数の冷却用ビア71を形成してもよい。冷却用ビア71は、ベース基板部2や高周波素子層部4に接続用ビアを形成する際に同様の工程によって形成される。高周波モジュール装置1においては、高周波IC90からの発熱が冷却用ビア71を介してベース基板部2の底面に伝達されて外部へと放熱される。高周波モジュール装置1は、同図に示すように上述した放熱用の<u>熱伝</u>導性樹脂材70と兼用することで、上下からの放熱が行われて放熱作用の向上が図られるようになる。

## [0066]

また、高周波モジュール装置 1 は、図 2 1 に示すようにコア基板 5 に形成される銅箔部 7 2 が例えば 5 0 μ m と厚みを大きくして形成したものを用いるようにしてもよい。高周波モジュール装置 1 は、この銅箔部 7 2 に対して冷却用ビア 7 1 がそれぞれ接続されるようにすることによってコア基板 5 からの放熱が行われるようになる。

#### [0067]

高周波モジュール装置1においては、例えば図22に示すように、ベース基板部2を構

成するコア基板 7 3 を熱伝導性基材によって形成するようにしてもよい。コア基板 7 2 は 、例えば銅や42アロイ等の熱伝導性が良好なメタルコアが用いられ、上述した多数の冷 却用ビア71が接続されるように構成する。高周波モジュール装置1は、上述した放熱用 の熱伝導性樹脂材70や冷却用ビア71とともに、コア基板73からの放熱も行われてよ り効率的な放熱が行われるようになり信頼性の向上が図られる。

[0068]

#### 【発明の効果】

以上詳細に説明したように、本発明によれば、廉価な基材を用いて簡易な工程の多層配 線基板プロセスにより廉価に製作されるベース基板部の上部配線層に平坦化処理を施して 高周波素子層形成面を構成し、この高周波素子層形成面上に半導体技術の薄膜技術或いは 厚膜技術により薄膜配線層や受動素子を有する高周波素子層部を直接形成することから、 高周波素子層部の層内に高精度でかつ高周波特性が良好な受動素子が簡易な工程によって 形成される。本発明によれば、廉価な材料からなるコア基板上に従来の多層基板のプロセ スと同様にして多層の配線層を形成してベース基板部が低コストで形成されることで、全 体コストの低減が図られた高周波モジュール装置が得られるようになる。本発明によれば 、ベース基板部に電源やグランドの配線部や制御系の配線部が構成されるとともに高周波 素子層部に高周波信号回路部が構成されることで、両者の電気的分離が図られ電気的干渉 の発生が抑制されて特性の向上が図られた廉価な高周波モジュール装置が得られるように なる。本発明によれば、ベース基板部に充分な面積を有する電源やグランドの配線を形成 することが可能であることから、レギュレーションの高い電源供給が行われる高周波モジ ュール装置が得られるようになる。

【図面の簡単な説明】

- 【図1】本発明にかかる高周波モジュール装置の縦断面図である。
- 【図2】同高周波モジュール装置の製造工程図である。
- 【図3】同高周波モジュール装置に用いられるコア基板の縦断面図である。
- 【図4】コア基板にパタンーンニング処理を施して上部第1配線部と下部第1配線部を形 成する工程説明図である。
- 【図5】第1の樹脂付銅箔及び第2の樹脂付銅箔の接合工程説明図である。
- 【図6】ビア形成の工程説明図である。
- 【図7】上部第2配線部と下部第2配線部を形成する工程説明図である。
- 【図8】第3の樹脂付銅箔及び第4の樹脂付銅箔の接合工程説明図である。
- 【図9】第3の樹脂付銅箔及び第4の樹脂付銅箔を接合した状態の工程説明図である。
- 【図10】第3の樹脂付銅箔及び第4の樹脂付銅箔の研磨工程説明図である。
- 【図11】第1誘電樹脂層の形成工程説明図である。
- 【図12】第1薄膜配線層の形成工程説明図である。
- 【図13】受動素子の形成工程説明図である。
- 【図14】第2誘電樹脂層の形成工程説明図である。
- 【図15】第2薄膜配線層の形成工程説明図である。
- 【図16】レジスト層の形成工程説明図である。
- 【図17】高周波モジュール装置の縦断面図である。
- 【図18】ベース基板部の他の製造工程の説明図である。
- 【図19】ディップコート法によるベース基板部の製造工程の説明図である。
- 【図20】放熱構造を備えた高周波モジュール装置の縦断面図である。
- 【図21】他の放熱構造を備えた高周波モジュール装置の縦断面図である。
- 【図22】他の放熱構造を備えた高周波モジュール装置の縦断面図である。
- 【図23】スーパーヘテロダイン方式による高周波送受信回路の構成図である。
- 【図24】ダイレクトコンバージョン方式による高周波送受信回路の構成図である。
- 【図25】従来の高周波送受信モジュールに備えられるインダクタ部の説明図であり、同 図(a)は要部斜視図、同図(b)は要部縦断面図である。
- 【図26】従来のシリコン基板を用いた高周波送受信モジュールの縦断面図である。

10

20

30

50


【図27】従来のガラス基板を用いた高周波送受信モジュールの縦断面図である。

【図28】従来の高周波モジュール装置をインターポーザ基板に実装したパッケージの縦 断面図である。


#### 【符号の説明】

1 高周波モジュール装置、 2 ベース基板部、 3 高周波素子層形成面、 4 高周波素子層部、 5 コア基板、 6 上部配線層、 7 下部配線層、 8 第 1 の樹脂付銅箔、 9 第 2 の樹脂付銅箔、 1 0 第 3 の樹脂付銅箔、 1 1 第 4 の樹脂付銅箔、 1 2 上部第1 配線層、 1 3 下部第 1 配線層、 1 5 , 1 6 ビア、 1 7 上部第 2 配線層、 1 8 下部第 2 配線層、 1 9 ベース基板中間体、 2 1 ビア、 2 3 入出力端子(実装用端子)、 2 4 入出力端子部、 2 5 インダクタ、 2 6 キャパシタ、 2 7 レジスタ、 2 8 第 1 薄膜配線層、 2 9 回路素子実装部、 3 0 第 1 該電 絶縁層、 3 1 第 2 該電 地縁層、 3 2 第 2 薄膜配線層、 3 8 タンタルオキサイト層、 3 9 上部電極、 4 0 高周波配線層、 4 1 高周波送受信モジュール基板中間体、 4 3 回路素子実装用端子、 5 0 次一ス基板部、 5 1 両面基板、 5 4 中間樹脂材、 5 5 ベース基板中間体、 6 0 液状樹脂材、 6 1 ディップ槽、 7 0 熱伝導性樹脂材、 7 1 放熱用ビア、 7 2 放熱パターン、 7 3 コア基板、 9 0 高周波IC(高周波回路素子)、 9 1 チップ部品、 9 2 シールドカバー、 9 3 マザー基板、 9 4 フリップチップ


## 【図1】




## 【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図12】




【図10】




【図13】




【図11】




【図14】




# 【図15】




# 【図16】




## 【図17】




# 【図18】




# 【図19】




# 【図20】




【図21】




【図22】




【図23】




【図24】




【図25】







【図26】



【図27】



【図28】



## フロントページの続き

(51) Int.CI.

H 0 1 L 23/12 B H 0 1 L 23/12 3 0 1 C H 0 5 K 1/02 F

(72)発明者 中山 浩和

東京都品川区北品川6丁目7番35号 ソニー株式会社内

FΙ

(72)発明者 大矢 洋一

東京都品川区北品川6丁目7番35号 ソニー株式会社内

## 審査官 貞光 大樹

(56)参考文献 特開2000-208941(JP,A)

特開平7-106767(JP,A)

特開2000-13016(JP,A)

特開平4-211191(JP,A)

特開平10-125830(JP,A)

特開平9-82857(JP,A)

特開平6-169189(JP,A)

特開平8-167672(JP,A)

特開平10-256081(JP,A)

## (58)調査した分野(Int.CI., DB名)

H05K 3/46

H01L 23/12

H05K 1/02

H05K 1/16